JP3542320B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP3542320B2 JP3542320B2 JP2000215103A JP2000215103A JP3542320B2 JP 3542320 B2 JP3542320 B2 JP 3542320B2 JP 2000215103 A JP2000215103 A JP 2000215103A JP 2000215103 A JP2000215103 A JP 2000215103A JP 3542320 B2 JP3542320 B2 JP 3542320B2
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- substrate bias
- imaging device
- solid
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 claims description 64
- 238000012937 correction Methods 0.000 claims description 40
- 238000007792 addition Methods 0.000 description 74
- 238000012546 transfer Methods 0.000 description 46
- 238000000034 method Methods 0.000 description 13
- 230000003595 spectral effect Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009500 colour coating Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の属する技術分野】
本発明はCCD等の固体撮像素子を用いた撮像装置に関し、特に撮像素子の基板電圧を可変する撮像装置に関する。
【0002】
【従来の技術】
近年、CCD等の固体撮像素子を用いた電子カメラが種々開発されている。この種の電子カメラにおいては、CCD撮像素子によって被写体像を光電変換することにより撮像画像信号を得る。また、CCD撮像素子からの画素電荷の読み出しには、通常、各画素電荷をライン毎に個別に読み出す駆動方式が用いられるが、これ以外にも種々の特殊駆動方式が知られている。
【0003】
代表的な特殊駆動方式の一例として、高速・高感度読み出しのための駆動方式である、いわゆる「n倍速垂直加算駆動(n加算駆動)方式」が知られている。このn加算駆動方式は毎回の水平(H)ブランキング期間毎に垂直(V)転送路から水平転送路に転送する画素数(転送クロック数)を通常の“1”ではなく“2”以上の整数値nとすることで、n画素分(nライン分)の電荷を水平転送路に順次転送し、そして水平転送路で加算されたn画素分(nライン分)の電荷を1画素(1ライン)として読み出すものである。
【0004】
これにより、1画面に対応する垂直ライン数は1/nとなるので、結果的に1画面の読み出し時間が1/nとなり、高速読み出しが可能となる。また転送時の電荷加算によって電荷量がn倍に増大するので、それに対応した感度増大効果が得られるという特徴を持つ。
【0005】
しかし、上述のような「n加算駆動」を行った場合には、感度増大効果は得られるが、高輝度被写体を撮像した場合にはこれに際して水平方向に白筋状の擬似信号(ブルーミングやスミアのようなカブリノイズ)を生ずるという新たな画質劣化を伴う場合がある。この現象について以下に説明する。
【0006】
電荷が加算される水平転送路の飽和レベル(転送可能な最大電荷量)が無限にあれば問題は無いが、実際にはこの飽和レベルは有限である。したがって、この飽和レベルSatHは、通常の場合、非n加算駆動である通常駆動の状態における光電変換部の飽和レベルに対応できるように設計されている。光電変換部の飽和レベルとは、換言すれば、その電荷蓄積部のオーバーフローレベルであって、これを超える光電荷が発生してもオーバーフロードレインに排出されてしまい蓄積されない。このオーバーフローレベルOFLは後述する基板バイアス電圧VSUBの設定値によって可変できるが、このオーバーフローレベルOFLを高くしすぎるとブルーミングが発生し易くなるため、通常はブルーミング特性上の許容限界の範囲でなるべく高くなるように設定されている。
【0007】
すなわち、上記水平転送路の飽和レベルSatHは電荷蓄積部のオーバーフローレベルOFLの標準的設定に対して若干の設計余裕あるいは調整余裕を見込んだ程度の値となっているのが一般的であり、それ以上の値に設定されることはまれである。これを記号的に記すと、
SatH=k×OFL(k=1.1−1.5程度、但し理論的な下限値は1)
となる。
【0008】
したがって「n加算駆動」を行なったとすれば、画素信号は加算によってn倍になり飽和レベルSatHを超える電荷が水平転送路に入力されてしまう。具体的には1画素当たりの加算前の電荷量が
SatH/n(<OFL)
を超える場合に関して生じる。
【0009】
このような過剰電荷の入力があったとしても、水平転送路に充分な過剰電荷対策、例えばオーバーフロードレインの設定等、が施されていれば単に飽和レベルSatHでクリップされるだけで問題とはならないが、現実のCCD撮像素子においてはこの水平転送路の過剰電荷対策が不充分なものが存在しており、この種のCCD撮像素子を用いた場合、過剰電荷は水平転送路の隣接した領域に溢れ出てしまうため水平ラインに沿ってブルーミングと同様のカブリ現象を生じてしまう虞があった。
【0010】
この問題に対し、本出願人はn加算モードを使用する場合には固体撮像素子の基板バイアス電圧VSUBの設定値を可変制御することにより、対応する電荷蓄積部のオーバーフローレベルを下げて水平転送路に過剰電荷を入力しないようにしてこのカブリ現象を生じないようにする技術を先に提案している。(特願2000−069154)
【0011】
【発明が解決しようとする課題】
ところで、上述した本出願人による特願2000−069154に係る発明は、上述したように水平転送路に過剰電荷を入力しないようにしてカブリ現象の発生を防止するという、非常に有用な発明であるが、n加算モードにおいては非加算モードに対して色バランスが変化してしまうという不具合を生じる。これは基板バイアス電圧VSUBの設定を大幅に変化させることに起因する。すなわち、光電変換蓄積部の感度特性は基板バイアス電圧VSUBに対する依存性を持っており、しかもその依存性が長波長側でより大きいことから、分光特性もVSUB依存性を持つことになる。これは撮像素子のRGBの相対感度が変化することを意味する。
【0012】
図6(横軸の数値は波長:単位nm)に示すように、通常状態のカメラの分光特性を実線とすれば相対分光特性は画素加算時(基板バイアス電圧VSUBを上げた時)にはGを基準にしてBは増加、Rは減少する。
【0013】
従来、基板バイアス電圧VSUBはカメラ製造工程の調整の際に微調整することはあっても、これ以降はほぼ固定的に使用しているケースが多く、この場合上述の如き分光特性の変化は無視できるか、または基礎的な調整時に吸収可能であった。ところが本出願人による上記先願技術のように大幅な基板バイアス電圧VSUBの設定変更をカメラの使用時に行なう際にはこれが問題となる。
【0014】
本発明はかかる問題点に鑑みてなされたものであり、基板バイアス電圧を可変する場合においても色バランス等の色再現が変化せず、特に画質劣化の無い画素加算駆動を実現する撮像装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記の目的を達成するために本発明の第1の撮像装置は、固体撮像素子と、この固体撮像素子を駆動する駆動手段と、上記固体撮像素子の基板バイアス電圧の値を可変設定する基板バイアス電圧設定手段と、上記固体撮像素子の出力した撮像信号に対して、異なる光源種類に対しても出力信号の色が適正となるように、当該撮像信号に適用すべく予め準備された上記光源種類によって異なる値のプリセットデータを用いて色に関する演算を施して色補正を行なう色補正手段と、を具備し、上記プリセットデータは、同じ光源種類に対しても上記基板バイアス電圧設定手段が設定した基板バイアス電圧の値に応じて異なる値に設定されていることを特徴とする。
【0016】
上記の目的を達成するために本発明の第2の撮像装置は、上記第1の撮像装置において、上記色補正は、上記撮像信号に対するホワイトバランス調整を補正するものであることを特徴とする。
【0017】
上記の目的を達成するために本発明の第3の撮像装置は、上記第1または第2の撮像装置において、上記駆動手段により固体撮像素子を駆動して画素電荷を出力信号として読み出す際に該固体撮像素子の各画素電荷を個別に読み出す通常駆動モード、および、同固体撮像素子の各画素電荷を垂直方向に所定数nだけ加算して読み出すn加算駆動モードでの読み出しを可能とする画素電荷読み出し制御手段を有し、上記基板バイアス電圧設定手段は、上記画素電荷読み出し制御手段による読み出しが上記通常駆動モードである場合と上記n加算駆動モードである場合とで上記基板バイアス電圧を異なる設定値に制御することを特徴とする。
【0018】
上記の目的を達成するために本発明の第4の撮像装置は、上記第1または第2の撮像装置において、上記駆動手段により固体撮像素子を駆動して画素電荷を出力信号として読み出す際に該固体撮像素子の各画素電荷を垂直方向に所定数nだけ加算して読み出すn加算駆動モードでの読み出しを可能とする画素電荷読み出し制御手段を有し、上記基板バイアス電圧設定手段は、上記画素電荷読み出し制御手段による読み出しにおけるnの値に応じて、上記基板バイアス電圧を異なる設定値に制御することを特徴とする。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0020】
図1は、本発明の一実施形態である撮像装置の概略構成を示したブロック図である。なお、ここでは、デジタルカメラとして実現した場合を例示して説明する。
【0021】
図1に示すように、本実施形態のデジタルカメラ100は、各種レンズからなるレンズ系101と、このレンズ系101を駆動するためのレンズ駆動機構102と、レンズ系101の絞りを制御するための露出制御機構103と、ローパスおよび赤外カット用の光学フィルタ104と、色フィルタ付きのCCDカラー撮像素子105と、この撮像素子105を駆動するためのCCDドライバ106と、A/D変換器等を含むプリプロセス回路107と、色信号生成処理,マトリックス変換処理,その他各種のデジタル処理を行うためのデジタルプロセス回路108と、外部のメモリカード110を着脱可能とするカードインターフェース109と、LCD画像表示系111と、を備えている。
【0022】
また、当該デジタルカメラ100は、各部を統括的に制御するためのシステムコントローラ(CPU)112を備え、さらに、各種操作ボタンからなる操作スイッチ系113、操作状態及びモード状態等を表示するための操作表示系114、発光手段としてのストロボ115、上記レンズ駆動機構102を制御するためのレンズドライバ116、ストロボ115および露出制御機構103を制御するための露出制御ドライバ117、各種設定情報等を記憶するための不揮発性メモリ(EEPROM)118を備えている。
【0023】
本実施形態のデジタルカメラ100は、システムコントローラ112が全ての制御を統括的に行っており、CCDドライバ106によりCCD撮像素子105の駆動を制御して露光(電荷蓄積)及び信号の読み出しを行い、この読み出し信号をプリプロセス回路107を介してデジタルプロセス回路108に取込んで、各種信号処理を施した後にカードインターフェース109を介して着脱可能なメモリカード110に記録するようになっている。
【0024】
また、上記露光に際してストロボ115を使用する場合には、システムコントローラ112の制御下に、露出制御ドライバ117を制御してストロボ115に発光開始、停止の各制御信号を送ることによりストロボ115を発光させるものである。
【0025】
なお、CCD撮像素子105の駆動制御は、CCDドライバ106から出力される各種駆動信号(電荷移送パルスTG、垂直駆動パルス、水平駆動パルス、さらには基板バイアス電圧VSUB等)を用いて行われる。
【0026】
本実施形態においてCCDカラー撮像素子105は、例えば、縦型オーバーフロードレイン構造を用いたインターライン型のものを採用する。すなわち、マトリクス配置された電荷蓄積部と、水平および垂直にそれぞれ配置された電荷転送部(垂直電荷転送路、水平電荷転送路)とを備えている。
【0027】
電荷移送パルスTGが出力されると、各電荷蓄積部と垂直電荷転送路との間に設けられた転送ゲートが開き、各電荷蓄積部から対応する垂直電荷転送路に電荷が移送される。その際、基板バイアス電圧VSUBに重畳される電荷排出パルスと電荷移送パルスTGの出力タイミングの相対関係により、実質的な露光時間の制御が行われる。垂直電荷転送路の駆動は垂直駆動パルスによって行われる。また基板バイアス電圧VSUBは電荷蓄積部のオーバーフローレベルを規定するために用いられる。オーバーフローレベルを越える過剰電荷はオーバーフロードレインに排出される。
【0028】
本実施形態のデジタルカメラ100においては、以下に詳述する基板バイアス電圧VSUBの可変設定制御およびこれに対応する色補正に関する動作を除けば、通常のデジタルカメラと同様の動作および制御が行われるものであって、かかる公知の部分については、ここでの説明を省略する。
【0029】
システムコントローラ112には、本実施形態の特徴とする基板バイアス電圧VSUBの可変設定制御を行うための機能として、駆動モード制御部201およびVSUB設定部202、ホワイトバランス(WB)設定及び色補正部(以下、ホワイトバランス設定部)203が設けられている。
【0030】
上記駆動モード制御部201は、CCD撮像素子105からの画素電荷の読み出しを制御するためのものであり、当該デジタルカメラ100を通常駆動モードとn加算駆動モードとに制御する。ここで上記通常駆動モードは、CCD撮像素子105の各画素電荷を個別に読み出すための駆動制御モードであり、またn加算駆動モードはCCD撮像素子105の各画素電荷を垂直方向に所定数nだけ加算して読み出す駆動制御モードである。これら通常駆動モードおよびn加算駆動モードの駆動制御の様子を図2に示す。
【0031】
図2(a)は通常駆動モードにおける駆動タイミングを示している。図に示すように、水平ブランキング期間(HBLK)毎に垂直駆動パルスφVを用いた1回の転送駆動が実行され、垂直転送路から水平転送路に1ライン分の電荷が転送される(垂直転送路毎に1画素)。なお、垂直転送路の転送には、例えば、周知の4相駆動方式などを用いることができる。
【0032】
一方、図2(b)はn加算駆動モード(ここではn=4)における駆動タイミングを示している。水平ブランキング期間(HBLK)毎に垂直駆動パルスφVを用いた4回の転送駆動が実行され、垂直転送路から水平転送路に4ライン分の電荷が転送される(各垂直転送路の縦方向の4画素)。
【0033】
ところで、水平転送路の駆動はn加算駆動モードにおいても通常駆動モードと同様に実行される。これによりn加算駆動モードでは垂直方向に1/nに圧縮された画像が高速に読み出されることになる。本実施形態では、n加算駆動モードによる読み出し制御は、当該撮影に先立って行われる、例えばAF(自動合焦点)やAE(自動露出補正)処理等のために利用される。もちろん、LCD画像表示系111への撮像画像の動画表示(EVF)に利用することもできる。
【0034】
なお、n加算駆動モードの発展形として、CCD撮像素子105における色コーティングパターンを考慮したり、感度を適当に調節する目的で、垂直転送に先立って行われる電荷蓄積部から垂直転送路への電荷移送に際して、垂直転送路から水平転送路への転送時に加算されるnラインのうちの特定のm(≦n)ラインだけを選択的に移送する「m/n加算駆動」を使用することもできる(「n加算駆動」を特殊な場合すなわちm=nの「n/n加算駆動」として含む)が、本実施形態ではこれらの駆動を使用する際の画素電荷加算数が本質的な意味をもつため、m/n加算駆動を用いる場合にはmに着目すれば良いことから、以下、本明細書では説明を簡単化するためにm=nの場合、すなわち上記n加算駆動のみを取り上げて説明するものとする。したがって、m/n加算駆動に対して本発明を適用する場合は、mをもってnに読み替える。
【0035】
上記VSUB設定部202は、前述の基板バイアス電圧VSUBにより定まる電荷蓄積部のオーバーフローレベルOFLを可変設定するためのものであり、通常駆動モード時とn加算駆動モード時とで基板バイアス電圧VSUBを異なる値に設定する制御を行う。さらに、n加算駆動モードにおいては、そのnの値に応じて、基板バイアス電圧VSUBの設定値が可変設定されることになる。
【0036】
図3は、本実施形態のデジタルカメラにおけるCCD撮像素子105として利用される、縦型オーバーフロードレイン構造のインターライン型CCDの断面構造を示した説明図である。
【0037】
図3に示すように、N型半導体基板400は接合の浅いPウェルの第1領域401と接合の深いPウェルの第2領域402とで形成されている。第1領域401の接合N型領域が形成された領域部分はフォトダイオード、いわゆる光電変換領域(電荷蓄積部)403として作用する。
【0038】
第2領域402は埋込みチャネル404からなる垂直シフトレジスタ、すなわち転送電極405が形成される。その主面は絶縁層406を介して転送電極405が配置されている。光電変換領域403と埋込みチャネル404は高いP型不純物層からなるチャネルストップ領域407によって分離されている。
【0039】
また光電変換領域403と対応する埋込みチャネル404は間にトランスファーゲート領域408が配置されている。さらに、光電変換領域403以外は金属層409で遮光されている。ブルーミング抑制はN型半導体基板400と、Pウェルの第1領域401及び第2領域402との接合に逆バイアス電圧である基板バイアス電圧VSUB411を印加し、光電変換領域403直下のPウェルの第1領域401を完全に空乏化(空乏層化)することにより実現される。
【0040】
図4は、本実施形態のデジタルカメラにおける、基板バイアス電圧VSUBに対する電荷蓄積部の飽和信号量(オーバーフローレベルOFL)の変化特性を示した線図である。
【0041】
図に示すように、基板バイアス電圧VSUBの絶対値を大きくすることにより、オーバーフローレベルOFLを低下させることができる。
【0042】
次に、表1を参照して、画素加算数(n)と基板バイアス電圧VSUBの設定値との具体的な関係について説明する。
【0043】
【表1】
今、非加算時、すなわちn=1の通常駆動モード時におけるデフォルトの基板バイアス電圧VSUB値を“9V”とし、このVSUB値に対応するオーバーフローレベルOFLを“740mV”として、これを基準値とする。
【0044】
表1は、本実施形態のデジタルカメラ100において予めプリセットデータとして記憶される、n加算駆動モード時(例として2画素加算、4画素加算)における基板バイアス電圧VSUBの設定値を示している。
【0045】
上記通常駆動モード時(基板バイアス電圧VSUB=9V、オーバーフローレベルOFL=740mV)に対して、まず、n=2、すなわち2画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の1/2の値(370mV)となるような基板バイアス電圧VSUBの値(12.2V)が図4の特性から算出され、本実施形態では、この値を基板バイアス電圧VSUBの設定値として使用する。同様に、n=4、すなわち、4画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の1/4の値(185mV)となるような基板バイアス電圧VSUBの値(14.5V)を設定値として使用する。
【0046】
本実施形態のデジタルカメラ100は、求めた上記各画素加算時における基板バイアス電圧VSUBの設定値すなわち上記表1の内容を、予めプリセットデータとして所定メモリ(例えばEEPROM118)に記憶するようになっている。
【0047】
なお、水平転送路の飽和レベルは少なくとも電荷蓄積部のオーバーフローレベルOFLの標準的設定値(740mV)以上であるのが一般的であるので、このように非加算時のオーバーフローレベルOFL(740mV)を基準に、非加算時と加算時の画素加算数の比のみで基板バイアス電圧VSUBの設定値を決定しても、水平カブリノイズの発生を確実に防止することができる。
【0048】
上記ホワイトバランス設定部203は、オートホワイトバランスを含む通常のホワイトバランス機能の他、n加算駆動モード時(本実施形態においては2画素加算、4画素加算)において設定される基板バイアス電圧VSUBの値に応じて色補正を行う機能を有する。
【0049】
ここで、上記ホワイトバランス設定部203の機能として本実施形態で採用するホワイトバランス回路の動作原理(上記通常のホワイトバランス機能)について簡単に説明する。
【0050】
すなわち、当該ホワイトバランス設定部203は、被写体の色温度情報やその他の情報(例えばユーザの設定や「ストロボ使用」情報も含む)により光源種類(例えば「デーライト」「白熱ランプ」「蛍光燈」「ストロボ」等)を検出して、この検出結果に応じて予め所定メモリにプリセット(例えば、EEPROM118に記憶)された所定のゲイン値をR、Bの各信号に乗じることにより、ホワイトバランスをとるようになっている。従って、プリセットされるR、Bのゲイン値の組(ホワイトバランスプリセットデータ)は、想定する光源種類の数だけ存在している。(この時、例えば同じ白熱ランプでも色温度が異なる場合には必要に応じて異なる光源として取扱われることは言うまでも無い。)
そして、光源種類を自動検出する場合にはいわゆるオートホワイトバランスとして機能し、また、光源種類を例えば手動設定で「デーライト」と指定する場合にはこれはいわゆるマニュアル(プリセット選択)ホワイトバランスとして機能するものである。なお、上記ホワイトバランスプリセットデータの値の例示は省略する。
【0051】
ところで、今、撮像素子の分光感度の変化を考慮せずに、各光源種類に対して1通りのみのプリセットデータに基づいてホワイトバランス機能を実行する場合を考える。この場合、撮像素子の分光感度が変化すると、この変化によりR、G、Bのバランスが崩れてしまう。すなわち各プリセットデータは、通常(非加算)駆動モードにおける信号出力に対してその最適値が設定されているから、本実施形態のデジタルカメラ100の如く、通常駆動モード時とn加算駆動モード時とで基板バイアス電圧VSUBを変化させる場合、非加算時(通常駆動モード時)に対してn画素加算時(n加算駆動モード時)では分光感度が変化するので、何等対策を施さないまま非加算時のプリセットデータのままでホワイトバランス機能を実行すると、そのまま色が変化してしまう。
【0052】
そこで、本実施形態のデジタルカメラ100のホワイトバランス設定手段203は、かかる事情に対応すべく、非加算時(通常駆動モード時)に対して基板バイアス電圧VSUBを変化させるn画素加算時(n加算駆動モード時)において、基板バイアス電圧VSUBに応じた色補正(B補正、R補正)を行うように構成されている。
【0053】
表2に、非加算時(通常駆動モード時)、2画素加算時、4画素加算時(n加算駆動モード時)における、基板バイアス電圧VSUB値、変化する該基板バイアス電圧VSUBによるR、G、B特性、色補正量(R、Bの各プリセットデータに乗ずるべきR、Bの各数値であるR補正量、B補正量)を示す。
【0054】
【表2】
すなわち表2の中列に示したB/G/Rとは、図6に例示した、本実施形態のカメラの分光特性の変化に対応した各RGB色信号出力の相対強度(図6の各曲線と横軸に囲まれた部分の面積に相当)を、G=100として示したものである。ホワイトバランス調整前のRGBの出力は一般には必ずしも等しく無いことを反映して非加算状態ではB:G:R=92:100:96となっている。
【0055】
プリセットデータは、上記したとおり、この非加算状態を基準として(各想定光源に対してそれぞれ)最適化されているから、この非加算状態においては補正は必要無いことは勿論であって、R、Bの各補正量はいずれも1である。これに対して例えば2画素加算時はBの出力は100/92倍になるからこれを打ち消すために乗ずるべきB補正量は92/100=0.92となり、またRの出力は92/96倍になるからこれを打ち消すために乗ずるべきR補正量は96/92=1.04となる。4画素加算時も同様である。
【0056】
また、図5は、本実施形態のデジタルカメラ100における、基板バイアス電圧VSUBの設定値に対して色補正を行うルーチンを示したフローチャートである。
【0057】
図5のフローチャートに示すように、システムコントローラ112は、まず、被写体の色温度情報やその他の情報を入力する(ステップS1)。この情報により所定メモリに予め記憶された非加算時のプリセットデータを選択する(ステップS2)と共に、基板バイアス電圧VSUBが可変されるか否か、すなわち、n画素加算されるか否かを検出する(ステップS3)。ここで、基板バイアス電圧VSUBが可変されない非加算時の場合は、上記選択されたプリセットデータをそのまま採用してホワイトバランスを設定する(ステップS5)。すなわち、通常のホワイトバランス設定を行なう。(なおR、Bの各補正量が1であるから図5では補正を行なわない形で表現しているが、ステップS3での分岐を避けて処理を共通化する場合には補正量1を乗じても良いことは自明である。)
一方、基板バイアス電圧VSUBが可変されるn加算時の場合は、上記選択されたプリセットデータに、例えば2画素加算時の場合は表2の2段目の補正量を、また、4画素加算時の場合は3段目の補正量を乗じることで色補正を行った(ステップS4)後、ホワイトバランスを設定する(ステップS5)。すなわち、通常のホワイトバランス設定に対してB補正、R補正を施してホワイトバランスを実行する。
【0058】
なお以上では非加算時のプリセットデータにR、Bの各補正量を乗ずる形で基板バイアス値に対応したホワイトバランスの補正を実現しているが、このような補正を施した後のデータを予めプリセットデータとして記憶しておき、必要に応じてこれらを選択するという方法によっても、本発明は等しく実現可能であることは言うまでも無い。
【0059】
このように、本実施形態のデジタルカメラによると、基板バイアス電圧VSUBを可変する場合においても色バランスなど色再現が変化しない。したがって、特に画質劣化の無い画素加算駆動を実現することができる。
【0060】
なお、本実施形態においては、色補正としてホワイトバランスを調整することとしたが、これに限らず、分光感度の変化は色再現の変化を生じ得ることに着目して、たとえばマトリクス係数を変更することでこの色再現の変化を生じないように補正することもできる。この場合、ホワイトバランスずれとは異なり全ての色に関して補正できない場合もあるが、少なくとも、例えば肌色と緑など着目した特定の色については補正可能である。
【0061】
また、本発明の技術思想は、画素加算のみを使用する(すなわち非加算モードを有しない)カメラに対しても適用することができる。
【0062】
さらに、基板バイアス電圧VSUBに対応する色補正データ(上記色補正量)は、機器毎の性能ばらつきに起因してその必要な設定値が個々に異なる場合も考えられるが、この場合、製造工程等における調整時に、その個別に必要な設定値を補正データをEEPROM118に書き込むようにすることがさらに望ましい。すなわちこれによって本発明の要部である、基板バイアス電圧VSUBに対応する色補正が、いわゆる電子調整(結果においてばらつきを生じないように、個々の設定データを機器毎に適応的に異ならしめる)を含めた形で実現可能となるものである。
【0063】
【発明の効果】
以上説明したように本発明によれば、基板バイアス電圧を可変する場合においても色バランス等の色再現が変化せず、特に画質劣化の無い画素加算駆動を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態である撮像装置の概略構成を示したブロック図である。
【図2】上記実施形態において、通常駆動モードにおける駆動タイミングを示した図である。
【図3】上記実施形態において、n加算駆動モード(ここではn=4)における駆動タイミングを示した図である。
【図4】上記実施形態における、基板バイアス電圧VSUBに対する電荷蓄積部の飽和信号量(オーバーフローレベルOFL)の変化特性を示した線図である。
【図5】上記実施形態における、基板バイアス電圧VSUBの設定値に対して色補正を行うルーチンを示したフローチャートである。
【図6】通常状態におけるカメラの分光特性(実線)と、画素加算時における相対分光特性(破線)を示した線図である。
【符号の説明】
105…CCD撮像素子
112…システムコントローラ
118…EEPROM
201…駆動モード制御部
202…基板バイアス電圧VSUB設定部
203…ホワイトバランス設定及び色補正部
Claims (4)
- 固体撮像素子と、
この固体撮像素子を駆動する駆動手段と、
上記固体撮像素子の基板バイアス電圧の値を可変設定する基板バイアス電圧設定手段と、
上記固体撮像素子の出力した撮像信号に対して、異なる光源種類に対しても出力信号の色が適正となるように、当該撮像信号に適用すべく予め準備された上記光源種類によって異なる値のプリセットデータを用いて色に関する演算を施して色補正を行なう色補正手段と、
を具備し、
上記プリセットデータは、同じ光源種類に対しても上記基板バイアス電圧設定手段が設定した基板バイアス電圧の値に応じて異なる値に設定されていることを特徴とする撮像装置。 - 上記色補正は、上記撮像信号に対するホワイトバランス調整を補正するものであることを特徴とする請求項1に記載の撮像装置。
- 上記駆動手段により固体撮像素子を駆動して画素電荷を出力信号として読み出す際に該固体撮像素子の各画素電荷を個別に読み出す通常駆動モード、および、同固体撮像素子の各画素電荷を垂直方向に所定数nだけ加算して読み出すn加算駆動モードでの読み出しを可能とする画素電荷読み出し制御手段を有し、
上記基板バイアス電圧設定手段は、上記画素電荷読み出し制御手段による読み出しが上記通常駆動モードである場合と上記n加算駆動モードである場合とで上記基板バイアス電圧を異なる設定値に制御することを特徴とする請求項1または2に記載の撮像装置。 - 上記駆動手段により固体撮像素子を駆動して画素電荷を出力信号として読み出す際に該固体撮像素子の各画素電荷を垂直方向に所定数nだけ加算して読み出すn加算駆動モードでの読み出しを可能とする画素電荷読み出し制御手段を有し、
上記基板バイアス電圧設定手段は、上記画素電荷読み出し制御手段による読み出しにおけるnの値に応じて、上記基板バイアス電圧を異なる設定値に制御することを特徴とする請求項1または2に記載の撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215103A JP3542320B2 (ja) | 2000-07-14 | 2000-07-14 | 撮像装置 |
US09/803,391 US7102680B2 (en) | 2000-03-13 | 2001-06-15 | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode |
US11/491,712 US20060256206A1 (en) | 2000-03-13 | 2006-07-24 | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215103A JP3542320B2 (ja) | 2000-07-14 | 2000-07-14 | 撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003122831A Division JP2003333605A (ja) | 2003-04-25 | 2003-04-25 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002034048A JP2002034048A (ja) | 2002-01-31 |
JP3542320B2 true JP3542320B2 (ja) | 2004-07-14 |
Family
ID=18710580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000215103A Expired - Fee Related JP3542320B2 (ja) | 2000-03-13 | 2000-07-14 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3542320B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4309737B2 (ja) | 2003-10-03 | 2009-08-05 | パナソニック株式会社 | 撮像素子を駆動する駆動装置 |
JP4642580B2 (ja) * | 2005-07-14 | 2011-03-02 | キヤノン株式会社 | 撮像装置 |
JP4692887B2 (ja) * | 2006-01-19 | 2011-06-01 | 富士フイルム株式会社 | 撮像装置および撮像方法 |
JP2016201400A (ja) * | 2015-04-07 | 2016-12-01 | リコーイメージング株式会社 | 撮像素子および撮像装置 |
-
2000
- 2000-07-14 JP JP2000215103A patent/JP3542320B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002034048A (ja) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060256206A1 (en) | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode | |
US7872680B2 (en) | Method and imaging apparatus for correcting defective pixel of solid-state image sensor, and method for creating pixel information | |
US7245322B2 (en) | Imaging apparatus | |
US20070096238A1 (en) | Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus | |
JP3838222B2 (ja) | 撮像装置 | |
JPH07298142A (ja) | 階調制御機能を有する撮像装置 | |
US7659933B2 (en) | Imaging device and driving method for solid-state imaging device | |
JP3113406B2 (ja) | スチルビデオカメラの撮像素子制御装置 | |
JP3878575B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP3542320B2 (ja) | 撮像装置 | |
KR20050053342A (ko) | 고체 촬상 장치, 고체 촬상 시스템과, 고체 촬상 장치의구동 장치 및 방법 | |
JP4051701B2 (ja) | 固体撮像素子の欠陥画素補正方法及び撮影装置 | |
JP3639491B2 (ja) | 撮像装置 | |
JP2004222134A (ja) | 撮像装置 | |
JP6564239B2 (ja) | 高ダイナミックレンジ撮像装置及び撮像方法 | |
JP2970496B2 (ja) | 固体撮像カメラ | |
JP2003333605A (ja) | 撮像装置 | |
JP2751126B2 (ja) | 階調制御機能を有する撮像装置 | |
JP4812247B2 (ja) | 撮像装置 | |
JP4296025B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP2695521B2 (ja) | 階調制御機能を有する撮像装置 | |
JPH04168895A (ja) | 階調制御機能を有する撮像装置 | |
JP2647550B2 (ja) | 階調制御機能を有する撮像装置 | |
JP2695522B2 (ja) | 撮像装置。 | |
US7456869B2 (en) | Imaging device and imaging device adjusting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |