JP2695522B2

JP2695522B2 - 撮像装置。

Info

Publication number: JP2695522B2
Application number: JP2293673A
Authority: JP
Inventors: 宏爾高橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-11-01
Filing date: 1990-11-01
Publication date: 1997-12-24
Anticipated expiration: 2012-12-24
Also published as: JPH04168889A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、例えば、映像信号を撮像するもので、特に
逆光補正などに用いて好適な撮像装置に関するものであ
る。

［従来の技術］ビデオカメラ等で、被写体を撮像するに当たり、照度
が強い逆光撮影の場合など、一画面中の階調は極めて広
いものとなる。

ビデオカメラ等で用いられる、固体撮像素子等を用い
た撮像装置は、このように広い階調をすべて映像信号に
変換できるほどのダイナミツクレンジ幅を有していない
ため、明るさのレベルの上下で各々クリツプを発生して
しまう。これが、「白飛び」、「黒つぶれ」と呼ばれる
現象で、一画面中で、極端に明るい部分や暗い部分の階
調が表現できないものである。

特に、逆光撮影の場合などは、背景の明るさに比較し
て、主たる被写体が陰になって極端に暗くなるため、
「黒つぶれ」を起こしてしまう。

この対策として、従来、BLC（バツク・ライト・コン
トロール）という露光量を増加して逆光補正を行う手法
が用いられていた。以下、図面を参照して、従来の手法
による逆光補正について詳しく説明する。

まず、アイリスを用いた露光量調節機構におけるBLC
の動作について、第17図に示した逆光補正回路構成図を
用いて説明する。

光学系10より入射した被写体よりの光線はアイリス11
により、光量制限されて、撮像素子12上に結像する。結
像状態に応じた光電変換信号が、撮像素子12より出力さ
れ、信号処理回路13にて、映像信号化され、映像信号と
して出力される。

一方、AE回路14にも上述の映像信号は供給されてお
り、AE回路14は、映像信号に応じたアイリス制御信号を
発生する。ドライバー16は、加算器15経由でAE回路14か
らのアイリス制御信号を受けてigメータ17を駆動する駆
動信号を発生させ、アイリスによる光量の自動調節を実
現している。

上述した光量の自動調節の考え方においては、一般
に、映像信号の輝度レベルの一画面分の積分値に応じて
光量を調節するようにしているので、一画面全体の平均
的な明るさだけに着目していることになる。そのため、
逆光撮影の場合などは、非常に明るい背景に合わせて撮
像素子12への入射光量の調節が行われるため、主たる被
写体が極端に暗くなつて、「黒つぶれ」を起こしてしま
う。

このような場合には、BLCをONにして、撮影者が逆光
補正指示を出す必要がある。第17図の回路構成図では、
BLCスイツチ19をONにすることにより、補正信号発生器1
8から、アイリスを「開」側へ向ける信号が、加算器15
を経てドライバー16に供給される。ドライバー16は、ig
メータ17を開く方向に駆動し、撮像素子12への入射光量
が増加されて、逆光補正が行なわれる。

このようにBLCスイツチ19をONにして従来の手法によ
る逆光補正を行なうことにより、画像は、第18図（ａ）
に示したBLC−OFF（逆光補正前）の状態から、（ｂ）に
示したBLC−ON（逆光補正後）の状態に変化する。図を
見て分かる通り、BLC−OFFでは、背景は良く写つている
が、主たる被写体は「黒つぶれ」を起こして、うまく写
つていない。これに対し、BLC−ONでは、主たる被写体
の階調が表現され良く写つている。

［発明が解決しようとする課題］しかしながら、上記の従来例の撮像装置においては、
第18図（ｂ）を見れば分かる通り、逆光補正を行なうこ
とにより、撮像素子の受光量が多くなるため、主たる被
写体は良く写る様になるものの、背景は、「白飛び」を
起こしてうまく写すことができない。

つまり、従来の手法による逆光補正では、撮像素子の
ダイナミツクレンジの制約から、上下どちらか一方のレ
ベルで、クリツプしてしまい、主たる被写体と背景の双
方を良好に撮像することができないという問題点があつ
た。

従つて、本発明の撮像装置は、上述の問題点に鑑みて
なされたものであり、その目的とするところは、主たる
被写体と背景の双方に良好な露光を実現でき、見かけ
上、広い階調表現の可能な撮像装置を提供することにあ
る。

［課題を解決するための手段］上述の課題を解決し目的を達成するために、本発明の
撮像装置は、撮像手段と、該撮像手段から得られた撮像
信号に基づき高輝度部分を検出する高輝度部分検出手段
と、前記撮像手段から得られた撮像信号に基づき低輝度
部分を検出する低輝度部分検出手段と、前記高輝度部分
検出手段の出力に基づき前記撮像信号における露出状態
を制御する第１の露出制御手段と、前記低輝度部分検出
手段の出力に基づき前記撮像手段における露出状態を前
記第１の露出制御手段とは独立して制御する第２の露出
制御手段とを具備することを特徴としている。

［作用］上記の構成において、高輝度部分検出手段の出力に基
づいて撮像手段における露出状態を制御する第１の露出
制御手段と、低輝度部分検出手段の出力に基づいて撮像
手段における露出状態を制御する第２の露出制御手段と
が、撮像手段における露出状態を夫々独立して制御する
ので、高輝度の被写体と低輝度の被写体の双方に良好な
露光を実現することができる。

［実施例］以下、本発明の好適な一実施例について図面を参照し
て、詳細に説明する。

第１図は、一実施例の構成を示したブロツク図であ
る。図中、中心より下側半分は、第17図に示した従来例
の回路構成と同様である。第１図をもとに、本実施例の
動作の概念を説明する。

光学系10より入射した被写体よりの光線は、アイリス
11により光量を調節され、撮像素子１上に被写体像を結
像する。撮像素子１にて光電変換され出力された信号
は、信号処理回路13にて映像信号に変換処理され、映像
信号として外部へ出力される一方で、AE回路14及び、画
像分析回路２へ供給される。

画像分析回路２は、映像信号の輝度情報等の分析を行
い、例えば輝度ヒストグラム等をコントローラ３に供給
する。被写体の条件に応じて、モード切り替えスイツチ
５を切り替えることにより、NORMAL−MODE（通常撮影モ
ード）とBLC−ON−MODE（逆光補正モード）のうち一方
の撮影モードが選択される。コントローラ３は、モード
切り替えスイツチ５からの撮影モード選択信号と、画像
分析回路２からの輝度ヒストグラム等の情報を受けて、
それらの情報に応じて、撮像素子１の駆動制御を行う。

一方、AE回路14からは、映像信号に応じたアイリス制
御信号が発生され、加算器15経由で、ドライバー16に加
えられる。ドライバー16は、アイリス制御信号を受け
て、igメータ17を駆動する駆動信号を発生させ、アイリ
スによる光量自動調節を行う。

逆光等の状態で使用される補正信号は、補正信号発生
器４にて生成される。BLCスイツチ19は、前述したモー
ド切り替えスイツチ５と連動しており、被写体が逆光状
態のとき、つまりモード切り替えスイツチ５により、BL
C−ON−MODE（逆光補正モード）が選択されたとき、ON
状態となる。BLCスイツチ19がONになると、従来の逆光
補正の場合と同様に、補正信号発生器４からの補正信号
が加算器15に加えられ、アイリス11が開く方向にAE回路
14の出力をシフトさせる。

従つて、本実施例は、逆光状態のときに従来の逆光補
正と同様のアイリス制御を行い、撮像素子１への入射光
量を増加させた状態（BLCスイツチ19がONの状態）で、
コントローラ３により、撮像素子１に所定の駆動制御を
加えて、第２図（ｂ）に示したような、主たる被写体と
背景の双方に良好な露光状態を得ようとするものであ
る。

ちなみに、BLC−OFFの場合には、従来技術で説明した
BLC−OFFの場合と同様に、第２図（ｅ）に示す、「黒つ
ぶれ」が発生している。

次に、コントローラ３により制御される撮像素子１に
ついて、以下説明する。

撮像素子としては、CCD,MOS,BASIS等、光電変換の原
理により、多くの方式がある。現在ビデオカメラ用とし
てもっとも一般的に用いられているCCDを例にとり説明
を進める。

CCDの中でもFT型（フレームトランスフアー型）,IT型
（インターライントランスフアー型）,FIT型（フレーム
インターライントランスフアー型）等の電荷読み出し方
式の違いや、VOD型等の不要電荷処理の違いによる半導
体デバイス構造での分類がなされている。ここで、VOD
とは縦型オーバーフロードレイン（Vertical Overflow
Drain）の略称である。

まず、インターライントランスフア型（IT型）CCDの
基本構造について説明すると同時に、CCDの基本動作の
ひとつである高速シヤツター動作について説明する。

第４図（ａ）はインターライントランスフア型（IT
型）CCDの概念図で、41は光電変換をするセンサ部（セ
ンシング手段）、42は垂直転送レジスタ、44は水平転送
レジスタ、45は出力アンプである。図中のＡ−Ａ′線に
沿つた断面図及びポテンシヤル図が第４図（ｂ）であ
る。

第４図（ｂ）中、46は画素分離用のチヤネルストツプ
（CS）、47はセンサ部41に蓄積された電荷を垂直転送レ
ジスタ42に移すためのリードアウトゲート（ROG）、48
はサブストレート、49は酸化膜である。

高速シヤツター時の動作を第４図及び第５図を用いて
説明する。第５図は、標準テレビジヨン信号の１フイー
ルド分（例えばNTSCでは約1/60秒）における図であり、
φROGはリードアウトゲート47に印加されるパルスで、
論理レベル“H"のときに、リードアウトゲート47のポテ
ンシヤルが下がり、センサ部41の電荷を垂直転送レジス
タ42に移す。除去パルスφSUBは、サブストリート48に
印加されるパルスであり、“H"のときにセンサ部41に蓄
積された電荷を、φSUB端子を通して外部に掃き出す
（除去する）。

この例では第５図において、φROGが垂直帰線期間中
にあり、φSUBは、水平帰線期間中にある。時刻t0でセ
ンサ部41の電荷を読み出した後、次の期間が始まるが、
時刻t1での水平帰線期間中に、φSUB＝“H"となるの
で、t0からt1までの電荷はセンサ部41には残つていな
い。時刻t1からt2までの間はφSUB＝“L"なので、この
期間の電荷はセンサ部41に蓄積され、時刻t2のφROG＝
“H"パルスで、垂直転送レジスタ２に移される。結局、
この場合の露光時間は（t2−t1）となる。

このようにして、IT型CCDの高速シヤツター動作が実
現される。

次に、フレームインターライントランスフア型（FIT
型）CCDの動作について説明する。

第６図が、フレームインターライントランスフア型
（FIT型）CCDの概念図である。第４図（ａ）に示したイ
ンターライントランスフア型CCDとの相違点は記憶部63
があることである。記憶部63の記憶セルの数は、センサ
部（センシング手段）61のセルの数と同じである。セン
サ部61からの電荷は垂直転送レジスタ62に移された後、
垂直帰線期間中に記憶部63に転送され、その後、所定の
タイミングで水平転送レジスタ64に移され、出力アンプ
65を通して読み出されて行く。

また、第６図のＡ−Ａ′線に沿う断面図及びポテンシ
ヤル図は、第４図（ｂ）と同様であり、前述の電荷掃き
出しの機構及びセンサ部61から垂直転送レジスタ62への
電荷読出しの機構も同様である。

以上がFIT型CCDの動作である。

次に、第３図に示すVOD型CCDイメージセンサーの動作
について説明する。上部矢印で示す被写体光を酸化層
（SiO₂）32及び暗電流低減のためのホール蓄積層経由で
センサー部33のフオトダイオード（PD）で受け取る。セ
ンサー部以外へは不要光が入射しないようアルミ層（A
1）36にて遮光している。この遮光により、CCDとしての
受光面積が有効活用されず、開口率が低下する。本実施
例では、開口率低下を補うための集光レンズ31を、各画
素ごとに設けてある。

光電変換により発生した電荷は、垂直転送用Ｖ−CCD
（垂直転送レジスタ）38に移され、二次元平面で、順次
転送され、読み出しアンプより、電圧値として出力され
る。

各画素ごとにチヤネルストツプ部39が設けられてお
り、各画素で発生された電荷が混入しないように分離さ
れる。センサー部33の下方にＰ層34、Ｎ−SUB層35があ
り、この両層にかけるサブストレート・バイアス電位Vs
ub30により、不要電荷の処理を行う。

第７図は、VOD型CCDの電荷排出動作をポテンシヤル電
位で示した概念図である。「CHARGE」と示した線が光電
荷の蓄積状態におけるポテンシヤル電位図で、「DISCHA
RGE」と示した線が不要電荷排出状態におけるポテンシ
ヤル電位図である。「CHARGE」状態で電位図上部の凹部
に電荷を蓄積する。「DISCHARGE」状態で、ΔVsubをサ
ブストレート電圧Vsubに更に印加し、Vsub＋ΔVsubとし
て、前述の凹部を消滅させ、蓄積された電荷を下部へ排
出する。

ちなみに、不要電荷排出時に、再結合時間の長い不要
電荷が下部より回り込んで垂直転送レジスタ38へノイズ
として混入するのを防ぐためにＰ層をＮ型Ｖ−CCD下層
に配してある。

第８図は、前述の高速シヤツター動作時のVsub電位の
変化をタイミングチヤートに示したものである。まず、
標準テレビジヨン信号の１フイールド期間内において、
（ｃ）に示すように、所定の時間間隔でVsub電位をパル
ス的に変化させ、センサ部61に蓄積された不要電荷の排
出を所定の時間までくり返す。その後、１フイールド期
間（１画面）の後半において光電荷蓄積を時間ｔだけ行
い、（ｂ）に示した読み出しパルスにて、「HIGH」と示
された蓄積電荷を画像情報として読み出す。このように
して、時間ｔの蓄積を行う高速シヤツター効果が得られ
る。また、通常蓄積時を「NORMAL」、高速シヤツター動
作時を「HIGH」として、電荷の蓄積の様子の違いを
（ａ）に示した。

以上説明したCCDの基本動作を元に、本実施例の特徴
的動作について以下に述べる。

VOD型CCDにおいてサブストレート電圧Vsubを変化させ
ることで、ポテンシヤル電位の凹部の形状を可変できる
ことをすでに述べたが、パルス的にΔVsubを大幅に変化
させるだけでなく、微小な電位変化を与えることで、凹
部の光電荷の蓄積可能量を制御することができる。第10
図に、Vsub電位のレベルを複数設定し、選択的に制御す
る様子を示す。LEVEL1に比べてLEVEL2ではポテンシヤル
電位の凹部を深く設定し、LEVEL1よりも多くの電荷を蓄
積可能としている。

概念的には、Vsub電位を制御することで電荷のあふれ
やすさを制御し、図の黒丸がLEVEL1とLEVEL2の差とな
り、あふれ出している様子がわかる。蓄積可能量は、LE
VEL1では白丸で示す電荷で、LEVEL2では白丸で示す電荷
に加え黒丸で示す電荷の合計となる。このように、Vsub
電位を制御することで、意図的に飽和電荷レベル（蓄積
可能電荷量）を可変とすることができる。

上述のVsub電位の制御を行い、１画面内の所定のタイ
ミングで、LEVEL1の状態とLEVEL2の状態を切り替えた例
を第11図のタイミングチヤートで示す。

不要電荷排出後、LEVEL1状態にて、時間t1だけ光電荷
蓄積をMAXの飽和電荷レベルまで行い、次にLEVEL2状
態にて、時間t2だけMAXのレベル引き上げ状態の飽和
電荷レベルまで光電荷蓄積を行い、読み出す。ここで、
は、Vsubの電位がLEVEL1の状態のときの飽和電荷レベ
ル（蓄積可能電荷量）であり、は、LEVEL2の状態のと
きの飽和電荷レベルである。

上述の動作によれば、１画面内の初めのt1の時間内で
は、飽和電荷レベルを上回る電荷は、あふれ出し、第
11図（ａ）の実線で示すフラツト部分の特性のように、
高輝度部分で、クリツプが発生する。例えば飽和電荷レ
ベルを100％とすると、これ以上の輝度を持つ被写体
光は、すべてクリツプされる。次に１画面内の後半で制
御を切り替え、Vsub電位をLEVEL2状態とし、飽和電荷レ
ベルもまで引き上げ、蓄積余裕をもたせた状態でt2の
時間だけ、光電荷の蓄積を継続して行う。

ここで、例えばNTSC方式のテレビジヨン信号として、
t1＋t2＝1/60秒とすると、t2＝1/500秒の場合、t1＝1/6
0−1/500≒1/60秒とみなせる。

これは、カメラの露光では、通常、1/60秒,1/125秒,1
/250秒,1/500秒という段階が、絞り換算で各々１ステツ
プ（一絞り）に対応していることから考えると、t1で適
正露光の被写体に対して、３絞り分だけ高輝度の被写体
に対して適正な露光がt2により与えられることを示して
いる。

ここで仮に、逆光状態において主たる被写体と背景部
の間に、３絞り分の輝度差があるとする。t1時間中で
は、従来例のBLC−ONの状態（逆光補正状態）に相当す
る画面が撮像され、主たる被写体は適正露光となり、背
景部は、高輝度のためクリツプしてしまう。t2時間中の
露光では、従来例のBLC−OFFの状態（逆光補正されてい
ない状態）に相当する画面が撮像され、主たる被写体よ
りも３絞り分明るい背景部が適正露光となり、主たる被
写体はほとんど撮像されない。このt1時間中に蓄積され
る電荷とt2時間中に蓄積される電荷が、各画素の光電荷
蓄積部にて加算され、結果として、第２図（ｂ）に示す
ような画面が得られる。

次に、第１図において説明したコントローラ３の構成
例を第９図に示す。前述したように、コントローラ３
は、画像分析回路２より、例えば輝度ヒストグラム情報
などを供給され、これに加えて、モード切り替えスイツ
チ５により選択されたモード状態に応じて、撮像素子１
の駆動制御を行う。

モード切り替えスイツチ５の選択信号を受けて、制御
モード切り替え器301はコントローラ３の駆動モードをN
ORMAL−MODE（通常撮影モード）とBLC−ON−MODE（逆光
補正モード）のうちの一方に設定する。

NORMAL−MODE（通常撮影モード）の場合には、Vsub電
位（サブストレート電圧値）を撮像素子１自身の性能で
決まる飽和電荷量の最大値となるよう、第10図のLEVEL2
で示した状態に設定する。

BLC−ON−MODE（逆光補正モード）の場合には、Vsub
を第10図のLEVEL1とLEVEL2の間で、１画面撮影途中で切
り替える。ここで、切り替えのタイミング（t1とt2）の
設定及びLEVEL1の飽和電荷レベルの設定は、前述の輝度
ヒストグラム等の画像分析結果に基づき、それぞれ、タ
イミング制御回路303と、レベル制御回路302にて行われ
る。レベルとタイミングの設定により変化する総合の光
電変換特性は、第12図に示すごとく、非線形特性とな
る。レベル設定により変化する様子を白矢印で、タイミ
ング設定により変化する様子を黒矢印でそれぞれ示す。

次に、輝度ヒストグラムの例を示した第13図を用い
て、本実施例による逆光補正効果と画像分析の関連につ
いて説明する。

ビデオカメラ等の自動露光調節機構は、通常、映像信
号１画面分の輝度信号の積分値を、所定の値に近づける
ようにアイリス等を制御している。そのため、第13図
（ａ）に示す輝度ヒストグラムの曲線イとロのように１
画面内での明るさの分布が違つていても、１画面分の輝
度信号の積分値が同じになる場合には、アイリス11は同
じ様に制御される。曲線イは、逆光撮影時に発生しやす
い輝度発生頻度分布パターンで、曲線ロは、順光撮影時
に発生しやすい輝度発生頻度分布パターンである。

逆光補正のためにモード切替スイツチ５により、BLC
−ON−MODE（逆光補正モード）が選択されると、BLCス
イツチ19がONになり、曲線イから、（ｂ）に示すような
曲線ハへと変化する。「黒つぶれ」していた撮像信号の
底上げをして全体に適正露光の目安である前述の所定の
値（一点鎖線で示す）に近づけたため、明部の撮像信号
は高輝度クリツプを起こし、発生頻度としては、明部へ
偏ったパターンになっている。

次に、曲線ハの白飛び部分を第12図の非線形処理によ
り、適正露光状態へ変換する。その結果、（ｂ）の斜線
部は不感帯のごとく、（ａ）の曲線ロにおける明部の斜
線部へと変換され、結果として、順光状態に近い画像が
得られることとなる。

したがって、上述のような画像分析の特徴を利用し、
タイミング制御回路303及びレベル制御回路302内で、所
定の演算処理を適宜行えば、前述のLEVEL1とLEVEL2の切
替のタイミング、及びLEVEL1の飽和電荷レベルの設定が
可能となる。

逆光補正後、輝度レベルの不連続あるいはレベル反転
が一部で発生する可能性もあるが、逆光時には、極めて
発生確率が低いので問題にならない。

以上、１画面全体の画像情報を元に、低輝度領域映像
用の露光制御（上述したアイリス制御）と高輝度領域映
像用の露光制御（上述したt2期間の設定）を行う方法に
ついて述べたが、次に、上述の２つの露光制御に１画面
内の別々の領域から切り出した映像信号をそれぞれ用い
る方法について説明する。

第14図に複数エリアに画像を分割した例を示す。本例
は36の等面積の分割である。この36の画像分割を、逆光
撮影時に適用した例を示したものが第15図である。高輝
度部分から、代表的な領域としてエリアＡ（3,4,5）を
選択し、低輝度部分から、代表的な領域として、エリア
Ｂ（22,28,34）を選択した。ここでは、エリアＡとエリ
アＢとで同ブロツク数にしているが（どちらも３ブロツ
ク）異なるブロツク数の場合には、おもみ付け係数にて
補充すれば良い。

これらのエリアの信号を用いて、低輝度部分と高輝度
部分について、それぞれ独立した露光量制御を行うこと
で、画面全体として、適切なダイナミツクレンジに圧縮
された映像信号が撮影可能となる。

第16図に画像分割による露光制御の具体的な回路構成
例を示す。撮像信号は、前述の輝度ヒストグラム分析手
段等の画像分析回路２により分析され、低輝度と高輝度
の出現頻度の高いエリアを上位から数ブロツク選択す
る。その数ブロツクのエリアの映像信号をもとに、ゲー
ト信号発生器161は、エリアＡとエリアＢに各々対応す
るゲート162とゲート163をON−OFFするための制御
信号を発生する。

このゲートにより選択された映像信号を用いて、露光
制御回路AE162とAE165は各々、次のドライバー166,
16への制御信号を発生する。簡単な例では、AE164はt
2を設定するためのもので、高輝度領域のためのシヤツ
タースピードによるAEであり、AE165は低輝度領域の
ためのアイリスによるAEである。もっとも簡単な例のみ
示したが、他にも、AE手法は、数々あるので、これらの
既存の手法を各々の領域の制御に利用することができ
る。

以上説明したように、現在主流になりつつあるVOD型C
CDに簡単な制御処理回路を付加することで、ビデオカメ
ラ撮影時の大きな問題点とされている逆光補正を効果的
に行うことが可能となる。

従来の補正時に白く飛んでしまい再現のできなかった
背景部分までも主たる被写体と同時に撮像可能となるも
ので、その効果は絶大なものである。

広い階調を圧縮するに当たり、１画面内で、輝度の最
も低い部分と輝度の最も高い部分を画面分割により把握
し、制御することで、安定した系が構成できる。具体的
には、画面内で階調のレンジが変わった場合、例えば室
内の人物と窓越しの風景を同時に撮っていて、室内に明
かりをつけた場合に、明暗比が狭まり、圧縮比を変える
べくt2が変更されると、本来変化していない窓越しの風
景の調子の方が変化してしまうが、本実施例の場合にお
いては、エリアＢの系がアイリスを補正して対応するの
で、t2の変更は抑えられ、極力不自然な変化にならない
ような系を実現できるという効果を有する。

また、本発明は、その主旨を逸脱しない範囲で上記実
施例を修正もしくは変形したものに適用可能である。

［発明の効果］以上述べた様に、本発明の撮像装置によれば、高輝度
部分検出手段の出力に基づいて撮像手段における露出状
態を制御する第１の露出制御手段と、低輝度部分検出手
段の出力に基づいて撮像手段における露出状態を制御す
る第２の露出制御手段とが、撮像手段における露出状態
を夫々独立して制御するので、高輝度の被写体と低輝度
の被写体の双方に良好な露光を実現することができる。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示したブロツク図、第２図（ａ），（ｂ）は逆光状態での撮像例を示した
図、第３図はVOD型CCDの構成例を示した図、第４図はインターライントランスフア型CCDの概念図、第５図は高速シヤツター動作を示した図、第６図はフレームインターライントランスフア型CCDの
概念図、第７図はVOD型CCDの縦抜きリセット動作概念図、第８図はVOD型CCDの縦抜きリセット動作のタイミングチ
ヤート、第９図はコントローラの詳細構成図、第10図はポテンシヤル・レベル制御の概念図、第11図はポテンシヤル・レベル制御のタイミングチヤー
トを示した図、第12図は光電変換の非線形特性図、第13図（ａ），（ｂ）は輝度ヒストグラムの例を示した
図、第14図は複数エリアに画像を分割した例を示した図、第15図は画像分割を、逆光撮影時に適用した例を示した
図、第16図は画像分割による露光制御の具体的な回路構成例
を示した図、第17図は従来の逆光補正回路の構成図、第18図は従来の逆光補正の効果を示した概念図である。図中、５…モード切り替えスイツチ、10…光学系、11…
アイリス、15…加算器、17…igメータ、19…BLCスイツ
チである。

Claims

(57)【特許請求の範囲】

【請求項１】撮像手段と、該撮像手段から得られた撮像信号に基づき高輝度部分を
検出する高輝度部分検出手段と、前記撮像手段から得られた撮像信号に基づき低輝度部分
を検出する低輝度部分検出手段と、前記高輝度部分検出手段の出力に基づき前記撮像手段に
おける露出状態を制御する第１の露出制御手段と、前記低輝度部分検出手段の出力に基づき前記撮像手段に
おける露出状態を前記第１の露出制御手段とは独立して
制御する第２の露出制御手段とを具備することを特徴と
する撮像装置。