JP3540807B2 - 加算器，乗算器，及び集積回路 - Google Patents
加算器，乗算器，及び集積回路 Download PDFInfo
- Publication number
- JP3540807B2 JP3540807B2 JP2002246629A JP2002246629A JP3540807B2 JP 3540807 B2 JP3540807 B2 JP 3540807B2 JP 2002246629 A JP2002246629 A JP 2002246629A JP 2002246629 A JP2002246629 A JP 2002246629A JP 3540807 B2 JP3540807 B2 JP 3540807B2
- Authority
- JP
- Japan
- Prior art keywords
- carry
- adder
- input
- output
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 230000014509 gene expression Effects 0.000 description 10
- 230000003044 adaptive effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013479 data entry Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
- G06F7/507—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using selection between two conditionally calculated carry or sum values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
- G06F7/5318—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with column wise addition of partial products, e.g. using Wallace tree, Dadda counters
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，加算器，乗算器，及びこれらのいずれかを用いた集積回路に関し，特に，従来のキャリセレクト方式を改良して回路量を減らし，かつ，高速化した加算器，乗算器，及びこれを用いた集積回路に関する。
【０００２】
【従来の技術】
近年のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）の発達はめざましく，その中核技術として３２ビット乗算器等が採用されている。その構成には全加算器をＮ２個用いた単純な乗算器は採用されず，多くは２次ブース乗算器（Ｂｏｏｔｈ Ｍｕｌｔｉｐｌｉｅｒ）が採用される。加算器を経由するキャリ（Ｃａｒｒｙ）の遅れが大きいことから，部分積（ブース積；Ｂｏｏｔｈ Ｍｕｘｅｓ）の個数を減らして，回路量の削減や乗算速度の向上を追求するためである。部分積の寄せ集めについては，ＣＰＡ（Ｃａｒｒｙ Ｐｒｏｐａｇａｔｉｏｎ Ａｄｄｅｒ）を用いる方法もあるが，キャリの遅れを考慮して，ワレスツリー（Ｗａｌｌａｃｅ Ｔｒｅｅ）を採用することが多い。
【０００３】
ワレスツリーは，ＣＳＡ（Ｃａｒｒｙ Ｓａｖｅ Ａｄｄｅｒ）のツリー構造で構成される。ＣＳＡはキャリ別加算を行うのでキャリの伝搬が起こらず，キャリの遅延も少なくて済む。しかし，寄せ集めたブース積は最終段で６５ビット加算器により通常の加算が行われるので，その部分のキャリの遅れが乗算器の高速化のネックになっていた。また，６４ビット乗算器においても１２９ビットの高速加算器が要求されるため，このことが６４ビット乗算器を実現する際の障害になっていた。
【０００４】
この事情は暗号の分野では特に深刻である。暗号の秘匿性を向上させるためには多ビットの加減乗除を行う必要があり，場合により剰余演算も必要である。今日では，ＲＳＡ方式の暗号では１０２４ビットの数を，楕円曲線暗号方式では２２４ビットの数を扱う必要がある。暗号を生成し，若しくは復号し，更に署名やその検証を行うためには，このような多ビットの計算を高速で行わなければならない。
【０００５】
加算器を高速化する方法には様々なものが知られている。なかでも，キャリルックアヘッド方式加算器（Ｃａｒｒｙ Ｌｏｏｋ−Ａｈｅａｄ Ａｄｄｅｒ），キャリスキップ方式加算器（Ｃａｒｒｙ−Ｓｋｉｐ Ａｄｄｅｒ），及び，キャリセレクト方式加算器（Ｃａｒｒｙ−ｓｅｌｅｃｔ Ａｄｄｅｒ）がよく知られている。これらの方式は，いずれも加算器を経由するキャリの遅れが大きいことに着目し，これを高速化するアイデアを採用している。このうち「キャリセレクト方式加算器」は，従来あまり採用されていなかった。この方式では，回路量が増大してＬＳＩのコストが高くなり，多ビットの加算器に向いていなかったからである。
【０００６】
従来の４ビットのキャリセレクト方式加算器は，仮想キャリＶＣ０を入力とする４ビット加算器と，仮想キャリＶＣ１を入力とする４ビット加算器と，これら２つの４ビット加算器のそれぞれの加算値Ｓ１とＳ２とを選択する第１のマルチプレクサと，これら２つの４ビット加算器のそれぞれのキャリ出力Ｃ１とＣ２とを選択する第２のマルチプレクサとで構成される。
【０００７】
２つの４ビット加算器の構成については特に制約はなく，上記キャリルックアヘッド方式加算器等を採用することができる。仮想キャリＶＣ０は‘０’，仮想キャリＶＣ１は‘１’と定めることができるが，その逆であっても良い。
【０００８】
この従来のキャリセレクト方式加算器では，真のキャリ入力Ｃｉｎを第１，第２のマルチプレクサの選択信号とし，真の加算値Ｓ，若しくはキャリ出力Ｃｏｕｔを選択する。２つの４ビット加算器は，いずれも４ビット入力Ｐ及びＱを共通にするので，必ず加算値Ｓ１若しくはＳ２のいずれかが真の加算値Ｓになり，対応するキャリ出力Ｃ１若しくはＣ２のいずれかが真のキャリ出力Ｃｏｕｔになる。
【０００９】
このような構成の従来のキャリセレクト方式加算器は，計算速度の面では大きな利点を有している。予め入力Ｐ及びＱが確定していると，この加算器を継続接続した場合には，ほぼ同時に計算が終了する。このため，その後は真のキャリを選択するだけで済み，加算に要する計算時間を節約できる。即ち，キャリの伝搬を考慮しなくてもよい。
【００１０】
【発明が解決しようとする課題】
しかし，従来のキャリセレクト方式加算器は，単なる４ビット加算器と比べると２倍以上の回路量を必要とした。
【００１１】
従来のキャリセレクト方式加算器で使用される２つの全加算器（Ｆｕｌｌ Ａｄｄｅｒ）は，同一の入力値Ｐｋ及びＱｋを入力し，それぞれ加算値Ｓ１またはＳ２及びキャリＣｏｕｔ１またはＣｏｕｔ２を出力する。加算の際のキャリ入力は，Ｃｉｎ１またはＣｉｎ２であって，上記キャリ出力Ｃｏｕｔ１またはＣｏｕｔ２に対応して互いに独立したキャリの経路を作る。そして，マルチプレクサにより，上記加算値Ｓ１またはＳ２のいずれかをキャリ選択信号Ｃｓに従って選択し，加算値Ｓｋとして出力する。このような従来のキャリセレクト方式加算器の回路は，全加算器の加算後に，上記マルチプレクサでそれらの加算値を選択するので，回路の無駄が多かった。
【００１２】
そこで，本発明の第１の目的は，従来のキャリセレクト方式加算器を改良して，必要とする回路量を減らし，多ビット乗算器や暗号技術などにおける多ビットの加算に最適な回路構成を提供することにある。また，本発明の第２の目的は，従来の単純なキャリセレクト方式加算器を改良してより高速な加算器を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の第１の目的を達成するために，本発明では加算値の選択をそれぞれの加算器で加算した後に行うのではなく，先に選択したキャリを使って加算する方式を採用し，併せて共通する回路を削減する。
【００１４】
また，本発明の第２の目的を達成するために，本発明では「適応キャリセレクト方式（Ａｄａｐｔｉｖｅ Ｃａｒｒｙ Ｓｅｌｅｃｔ Ａｄｄｅｒ）」と呼ぶ新しい方式を採用し，多ビット値の高速加算を達成する。
【００１５】
即ち，上記目的を達成するための本発明の加算器は，第１と第２の２つのデータ入力と，第１と第２の２つのキャリ入力と，キャリ選択入力とを入力とし，第１と第２の２つのデータ入力のＸＯＲ出力を生成する第１のＸＯＲ素子と，このＸＯＲ出力を選択信号として第１のキャリ入力と第１のデータ入力とのいずれかを選択する第１のマルチプレクサと，第２のキャリ入力と第２のデータ入力とのいずれかを選択する第２のマルチプレクサと，キャリ選択入力を選択信号として第１と第２の２つのキャリ入力のいずれかを選択する第３のマルチプレクサと，第３のマルチプレクサの出力とＸＯＲ出力とのＸＯＲ出力を生成する第２のＸＯＲ素子とを有する。そして，第１のマルチプレクサの出力を第１のキャリ出力とし，第２のマルチプレクサの出力を第２のキャリ出力とし，第３のマルチプレクサの出力を加算値としたことを特徴とする。
【００１６】
このような構成により，従来のキャリセレクト方式加算器よりも必要とする回路量（ゲート数）が少なく，しかも演算速度が高速なキャリセレクト方式の加算器が得られる。
【００１７】
また，上記目的を達成するための本発明の他の加算器は，上記構成の加算器が複数段継続接続され，前段の第１のキャリ出力を後段の第１のキャリ入力とし，前段の第２のキャリ出力を後段の第２のキャリ入力とし，複数の加算器のキャリ選択入力を全段で共通とし，初段の加算器の真のキャリ入力をキャリ選択入力とし，第１のキャリ入力を第１の仮想キャリとし，第２のキャリ入力を第２の仮想キャリとしている。そして，キャリ選択入力により最終段の加算器の第１と第２の２つのキャリ出力のいずれかを選択する第４のマルチプレクサを有し，第４のマルチプレクサの出力をキャリ出力としたことを特徴とする。
【００１８】
上記構成では，初段の加算器の第３のマルチプレクサを省き，初段の加算器の第３のマルチプレクサの出力の替わりにキャリ選択入力を用いることができる。
【００１９】
また，上記目的を達成するための本発明の他の加算器は，上記いずれかの構成の加算器を複数個継続接続し，前段のキャリ出力を後段のキャリ入力とする構成の加算器であって，最終段の加算器を除き，各段の加算器の処理可能なビット数は，その１つ前段の加算器の処理可能なビット数と等しいか，または大きくしたことを特徴とする。
【００２０】
上記構成の加算器では，初段の加算器を除き，各段の加算器の処理可能なビット数と，その１つ前段の加算器の処理可能なビット数との差を一定にすることが望ましい。
【００２１】
また，上記目的を達成するための本発明のブース乗算器は，ツリー構造で構成されるブース乗算器であって，最終段の加算器に，上記複数段の構成の加算器のうちのいずれかを用いたことを特徴とする。
【００２２】
【発明の実施の形態】
以下に，本発明のいくつかの実施の形態を，図面を用いて説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２３】
図１は，本発明の第１の実施の形態によるキャリセレクト方式加算器の１ビット分の構成を示すブロック回路図である。以下，図１に示す構成単位を，ＲＣＳＡ（Ｒｅｄｕｃｅｄ Ｃａｒｒｙ Ｓｅｌｅｃｔ Ａｄｄｅｒ）という。
【００２４】
本発明の第１の実施の形態によるキャリセレクト方式加算器（ＲＣＳＡ）（１００）は，第１と第２の２つのデータ入力（Ｐｋ，Ｑｋ）と，第１と第２の２つのキャリ入力（Ｃｉｎ１，Ｃｉｎ２）と，キャリ選択入力（Ｃｓ）とを入力とする。
【００２５】
そして，第１と第２の２つのデータ入力（Ｐｋ，Ｑｋ）のＸＯＲ出力（Ｐｋ＠Ｑｋ）を生成する第１のＸＯＲ素子（ＸＯＲ１）（１０２）と，このＸＯＲ出力（Ｐｋ＠Ｑｋ）を選択信号として第１のキャリ入力（Ｃｉｎ１）と第１のデータ入力（Ｐｋ）とのいずれかを選択する第１のマルチプレクサ（ＭＰＸ１）（１０４）と，第２のキャリ入力（Ｃｉｎ２）と第２のデータ入力（Ｑｋ）とのいずれかを選択する第２のマルチプレクサ（ＭＰＸ２）（１０５）と，キャリ選択入力（Ｃｓ）を選択信号として第１と第２の２つのキャリ入力（Ｃｉｎ１，Ｃｉｎ２）のいずれかを選択する第３のマルチプレクサ（ＭＰＸ３）（１０１）と，第３のマルチプレクサ（ＭＰＸ３）（１０１）の出力（Ｃｋ）とＸＯＲ出力（Ｐｋ＠Ｑｋ）とのＸＯＲ出力を生成する第２のＸＯＲ素子（ＸＯＲ２）（１０３）とを有する。
【００２６】
そして，第１のマルチプレクサ（ＭＰＸ１）（１０４）の出力を第１のキャリ出力（Ｃｏｕｔ１）とし，第２のマルチプレクサ（ＭＰＸ２）（１０５）の出力を第２のキャリ出力（Ｃｏｕｔ２）とし，第３のマルチプレクサ（ＭＰＸ３）（１０１）の出力を加算値（Ｓｋ）とする（図１）。なお，ここで記号「＠」は，ＸＯＲ（ｅＸｃｌｕｓｉｖｅ ＯＲ）論理演算子である。
【００２７】
図１に示す本発明の第１の実施の形態によるキャリセレクト方式加算器ＲＣＳＡ（１００）では，先にキャリを選択し，その後，選択されたキャリを用いて加算値を計算する方式を採用する。図１に示すように，素子ＸＯＲ１（１０２）によって出力される，入力Ｐｋと入力Ｑｋとの排他論理和Ｐｋ＠Ｑｋは，第１のマルチプレクサＭＰＸ１（１０４）と第２のマルチプレクサＭＰＸ２（１０５）のキャリ選択信号として機能する。他方，第３のマルチプレクサＭＰＸ３（１０１）は，キャリ入力Ｃｉｎ１またはＣｉｎ２のいずれかを選択し，その選択には，キャリ選択信号Ｃｓが用いられる。
【００２８】
選択されたキャリＣｋは，上記出力Ｐｋ＠Ｑｋと共に素子ＸＯＲ２（１０３）への入力となり，当該ビットにおける加算値Ｓｋを出力する。また，第１のマルチプレクサＭＰＸ１（１０４）は，キャリ入力Ｃｉｎ１または入力Ｑｋのいずれかを選択してキャリＣｏｕｔ１として出力する。そして，第２のマルチプレクサＭＰＸ２（１０５）は，キャリ入力Ｃｉｎ２または入力Ｑｋのうちのいずれかを選択してキャリＣｏｕｔ２として出力する。
【００２９】
論理記号で考察した場合，通常，加算値ＳとキャリＣｏｕｔとの関係は，
Ｓ＝Ｐ＠Ｑ＠Ｃｉｎ ・・・ 式１
Ｃｏｕｔ＝ＰＱ＋ＱＣｉｎ＋ＰＣｉｎ ・・・ 式２
と表現される。しかし，Ｃｏｕｔについては上記の式２ではなく，次式の，
Ｃｏｕｔ＝Ｃｉｎ（Ｐ＠Ｑ）＋Ｐ（Ｐ＠Ｑ）＿ ・・・ 式３
若しくは，
Ｃｏｕｔ＝Ｃｉｎ（Ｐ＠Ｑ）＋Ｑ（Ｐ＠Ｑ）＿ ・・・ 式４
を使用する方がよい。但し，ここで記号「＿」は否定論理である。
【００３０】
その第１の理由は，式２では，３入力ＡＮＤＯＲ論理を取る必要があり，回路が複雑化するからである。そして第２の理由は，図１のマルチプレクサＭＰＸ１（１０４）と第２のマルチプレクサＭＰＸ２（１０５）のキャリ選択信号として排他論理和Ｐｋ＠Ｑｋを用いることに関連するが，キャリセレクト方式加算器では，入力ＰやＱはキャリＣｉｎより先に定まるので，マルチプレクサで選択する方式が速度的にも回路量的にも有利だからである。
【００３１】
図１の回路を実際にＬＳＩで実現する場合には，トランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｇａｔｅ）を用いれば回路量が削減できることが知られている。トランスミッションゲートを用いる論理（以下，「ＴＧ論理」という。）では，見かけ上ゲート数が少なくて済む。しかし，ドライブ能力を欠くことがあるので，設計上注意が必要である。例えば，必要に応じてインバータを追加し，若しくは負論理で動作させるなどの工夫が効果的である。
【００３２】
図２は，ＴＧ論理によるＸＯＲ論理回路であって，図１の素子ＸＯＲ１（１０２）で使用することができる。回路的には，２つのインバータと１つのＴＧから構成されるが，一方のインバータＩＮＶは，そのソース側が入力Ｑｋ若しくはＱｋ＿に接続されるのが通常と異なる点である。図２で，基盤に矢印を持つトタンジスタがＰチャンネルＭＯＳであり，矢印のないものがＮチャンネルＭＯＳである。この様にＴＧ論理を使うとゲート数を削減できるのは，トランスミッションゲートとトグルスイッチとの類似性にあると考えられる。図２の回路では，式１の前半部分，及び，式３，若しくは，式４の選択信号Ｐｋ＠Ｑｋを計算することができる。
【００３３】
図３は，ＴＧ論理によるＸＯＲ論理回路であって，図１の素子ＸＯＲ２（１０３）で使用することができる。回路的には，２つのインバータと２つのＴＧから構成される。キャリ選択信号Ｐｋ＠Ｑｋにより，キャリＣｋ若しくはＣｋ＿が選択されるので，結果的に式１の加算値Ｓｋを計算することができる。
【００３４】
図４は，ＴＧ論理によるマルチプレクサであって，図１のマルチプレクサＭＰＸ１（１０４），または，マルチプレクサＭＰＸ２（１０５）で使用することができる。回路的には，キャリ選択信号Ｐｋ＠Ｑｋによりキャリ入力Ｃｉｎ１若しくはキャリ入力Ｃｉｎ２かＱｋかを選択することにより，式４によるキャリ出力Ｃｏｕｔ１若しくはＣｏｕｔ２を計算することができる。入力をＱｋではなくＰｋとすることにより，式３へ適用することもできる。
【００３５】
図５は，ＴＧ論理によるマルチプレクサであって，図１の第３のマルチプレクサＭＰＸ３（１０１）で使用することができる。真のキャリＣｓをキャリ選択信号として用いて，仮想キャリ入力Ｃｉｎ１若しくはＣｉｎ２のいずれかを真のキャリＣｋとして選択することができる。
【００３６】
本発明の第１の実施の形態による図１の回路構成の加算器を，従来の回路構成の加算器と比較した場合に，単純にＴＧ論理で構成したとするときの対照表を表１に示す。単なる加算器は２０ゲートで構成できるで，ＴＧ論理の優秀性は明らかである。但し，配線容量で遅延量が大きく，ドライブ能力が欠けることがあるので設計上は注意が必要である。表１に示すように，従来の回路構成による加算器では４６ゲートを要したが，本発明の第１の実施の形態による図１の回路構成による加算器では，３２ゲートで済ませることができ，３割程度の回路量を削減することができた。また，従来の回路構成による４ビット加算器では１９０ゲートを要したが，本発明の第１の実施の形態の回路構成による４ビット加算器では，１３４ゲートで済ませることができ，ここでも３割程度の回路量を削減することができた。
【００３７】
【表１】
【００３８】
計算速度の面では，キャリ入力からキャリ出力に至るまでにマルチプレクサ１段分の遅延しか要しないことは重要である。この事実は，後述する本発明の第２の実施の形態の基礎を与える。キャリセレクト方式加算器では，入力ＰやＱはキャリＣｉｎより先に定まるので，マルチプレクサのキャリ選択信号Ｐ＠Ｑは，キャリの伝搬に殆ど関与しない。ＴＧ論理によれば，わずか１段分のゲート遅延でキャリは１つの加算器を伝搬することができる。インバータを追加し，若しくは負論理で動作させたとしても，ゲート遅延２段分で十分である。
【００３９】
図１の本発明の第１の実施の形態によるキャリセレクト方式加算器の１ビット分の回路から，多ビットの加算器を容易に構成することができる。図６は，本発明の第１の実施の形態によるＲＣＳＡ（１００）を採用した，４ビットキャリセレクト方式加算器の構成図である。この加算器（２０４）は，第１の実施の形態によるＲＣＳＡ（２０１〜２０４）が，４ビット分継続接続されている。キャリセレクト方式加算器では真のキャリＣｉｎの値は’０’または’１’のいずれかであるので，仮想キャリを用いて加算を先に進めておき，最後に真のキャリ入力Ｃｉｎで真のキャリ出力Ｃｏｕｔ，及び加算値Ｓ０，Ｓ２，またはＳ３を選択する。このような構成では，加算値Ｓ０，Ｓ２，またはＳ３の選択がそれらの加算後に行われるのではなく，選択されたキャリＣｋを使う加算が行われるところが従来と異なる。これは，加算値の計算はキャリの生成と比べて遅くても良いと言う事情を利用している。
【００４０】
図６において，ＲＣＳＡ０（２０１），ＲＣＳＡ１（２０２），ＲＣＳＡ２（２０３），及びＲＣＳＡ３（２０４）は，図１の構成を持つ本発明の実施の形態による簡易キャリセレクト方式加算器であり，ＲＣＳＡ０〜ＲＣＳＡ３（２０１〜２０４）は，順に継続接続されている。この加算器では，仮想キャリを定めて仮のキャリ出力Ｃｏｕｔ１若しくはＣｏｕｔ２を計算し，真のキャリ入力Ｃｉｎであるキャリ選択信号Ｃｓを用いて，マルチプレクサＭＰＸ（２０５）において真のキャリ出力Ｃｏｕｔを選択する。なお，初段の加算器ＲＣＳＡ０（２０１）において，図１の第３のマルチプレクサＭＰＸ３（１０１）を省略し，直接真のキャリ入力Ｃｉｎを選択後のキャリＣｋとすることができる。また，仮想キャリＶＣ０は，値’０’，仮想キャリＶＣ１は値’１’と決めておくが，その逆であってもよい。ＶＣ０とＶＣ１の値を逆にしたときはマルチプレクサＭＰＸ（２０５）において，上記と逆の選択をすればよい。
【００４１】
図７は，本発明の第１の実施の形態による４ビット加算器を採用した１６ビットキャリセレクト方式加算器の一実施形態である。この加算器は図７に示すように，図６の４ビットキャリセレクト方式加算器（４ＲＣＳＡ）を継続接続して，１６ビットキャリセレクト方式加算器を構成している。この実施形態では，継続する４ＲＣＳＡは３段のみで，初段は通常の４ビット加算器（３０１）を使用している。この実施形態は４ビット加算器による一種の並列演算であって，初段の加算器はキャリ選択回路が不要なことから回路量を減らす工夫をしている。従って，４ビット加算器（３０１）の方式は特に制限されず，通常のＣＰＡであっても，キャリルックアヘッド方式加算器，若しくは，キャリスキップ方式加算器であってもよい。
【００４２】
４ビット加算器（３０１）において，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ３：０（０ビットから３ビットまでの入力を表す。以下同様。）と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ３：０とを，キャリ入力Ｃｉｎを受けて加算し，加算値として４ビット出力Ｓ３：０と，キャリを出力する。この出力されたキャリは，次段の加算器４ＲＣＳＡ１（３０２）のキャリ入力となる。次段の加算器４ＲＣＳＡ１（３０２）は，図６のキャリセレクト方式加算器であって，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ７：４と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ７：４とを，キャリ入力Ｃｉを受けて加算し，加算値として４ビット出力Ｓ７：４と，キャリＣ０を出力する。このキャリＣ０は，３段目の加算器４ＲＣＳＡ２（３０３）のキャリ入力となる。
【００４３】
３段目の加算器４ＲＣＳＡ２（３０３）は，図６のキャリセレクト方式加算器であって，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ１１：８と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ１１：８とを，キャリ入力Ｃｉを受けて加算し，加算値として４ビット出力Ｓ１１：８と，キャリＣ０を出力する。このキャリＣ０は，３段目の加算器４ＲＣＳＡ２（３０３）のキャリ入力となる。４段目の加算器４ＲＣＳＡ３（３０４）は，図６のキャリセレクト方式加算器であって，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ１５：１２と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ１５：１２とを，キャリ入力Ｃｉを受けて加算し，加算値として４ビット出力Ｓ１５：１２と，キャリ出力Ｃｏｕｔを出力する。
【００４４】
図８は，図７に示す本発明の実施形態によるキャリセレクト方式加算器を用いた１６ビット加算器の動作を説明するための，出力端子等の波形変化の形で遅延時間を表示したタイムチャートである。図８では，ＲＤ＿信号によってＸｂｕｓとＹｂｕｓのデータが確定し，加算結果が遅延時間Ｔｄの後，Ｚｂｕｓ上に現れるまでの変化により，本実施形態によるキャリセレクト方式加算器の高速性が示されている。図８で加算キャリの遅延時間をＴａとした場合，４ビット加算器４ＲＣＳＡ０（３０１）の出力Ｓ３：０（０ビットから３ビットまでの出力を表す。以下同様。）は，遅延時間４Ｔａで加算が終了する。また，選択キャリのマルチプレクサでの遅延時間をＴｓとした場合，加算器４ＲＣＳＡ１（３０２）の出力Ｓ７：４は，遅延時間４Ｔａ＋Ｔｓで加算が終了する。また，加算器４ＲＣＳＡ２（３０３）の出力Ｓ１１：８は，遅延時間４Ｔａ＋２Ｔｓで加算が終了する。また，加算器４ＲＣＳＡ３（３０４）の出力Ｓ１５：１２は，遅延時間４Ｔａ＋３Ｔｓで加算が終了する。従って，加算結果がＺｂｕｓ上に現れるまでの遅延時間Ｔｄは，最大で４Ｔａ＋３Ｔｓ程度である。なお，通常の１６ビット加算器の出力の加算時間は，１６Ｔａである。
【００４５】
本実施形態のポイントは，データが確定した後に，４つの加算器（３０１〜３０４）が仮想キャリによって同時に加算を始めることができる点にある。このようなことが可能になった結果，４ビット分の加算に要する時間はとられてしまうが，その後は選択キャリがマルチプレクサを通過する遅延時間Ｔｓだけで桁数の多い加算を実行することができるという利点を享受できる。本実施形態では，キャリは加算器上ではなく，マルチプレクサ上を伝搬して行くと捉えることもできる。
【００４６】
以上示したように，本発明の第１の実施の形態によれば，ＲＣＳＡの簡易なキャリセレクト方式加算器によって，従来のキャリセレクト方式加算器と比べて３割程度回路量を削減することができる。計算速度の面では，キャリ入力からキャリ出力に至るのにマルチプレクサ１段分の遅延しか要しない。
【００４７】
（第２の実施の形態）
本発明による第２の実施の形態は，本明細書で適応キャリセレクト方式（Ａｄａｐｔｉｖｅ Ｃａｒｒｙ−ｓｅｌｅｃｔ Ａｄｄｅｒ）と呼ぶ新しい方式に関する。この方式は，キャリ選択信号Ｃｓを用いるマルチプレクサ（例えば，図６のＭＰＸ）の遅延時間Ｔｓと，本実施形態によるキャリセレクト方式加算器のキャリ遅延時間Ｔａとが，ほぼ同等である事実に基礎をおいている。これは加算器を通過するキャリ（以下，加算キャリという。）が，図１の第１のマルチプレクサＭＰＸ１または第２のマルチプレクサＭＰＸ２の１段分の遅延（Ｔａ）を有し，キャリ選択信号Ｃｓが，図６のマルチプレクサＭＰＸの１段分の遅延（Ｔｓ）を有し，ＴａとＴｓがほぼ同等である。このことから，多ビットの加算において，次段のキャリセレクト方式加算器のビット数を増やしても，キャリ生成の遅延時間は変わらないことを利用している。この遅延時間は変わらないが，処理できるビット数は漸次増やしていけるので，全体の加算時間は短縮することになる。
【００４８】
図９は，本発明の第２の実施の形態による多ビット加算器の回路構成である。この加算器は，上述の適応キャリセレクト方式で構成したことを特徴とする。この加算器は，第１の実施の形態による加算器（Ａ０〜Ａｎ）が複数段継続接続されている。前段の第１のキャリ出力を後段の第１のキャリ入力とし，前段の第２のキャリ出力を後段の第２のキャリ入力とし，複数の加算器のキャリ選択入力を全段で共通とする。そして，初段の加算器の真のキャリ入力をキャリ選択入力とし，第１のキャリ入力を第１の仮想キャリとし，第２のキャリ入力を第２の仮想キャリとし，キャリ選択入力により最終段の加算器の第１と第２の２つのキャリ出力のいずれかを選択する第４のマルチプレクサを有する。そして，第４のマルチプレクサの出力をキャリ出力としている。なお，初段の加算器の第３のマルチプレクサは省かれ，初段の加算器の第３のマルチプレクサの出力の替わりにキャリ選択入力を用いている。
【００４９】
図９で，初段のＭ０ビット加算器Ａ０は，第１の実施の形態によるＲＣＳＡである。そして，次段のＭ１ビット加算器Ａ１〜最終段のＭｎビット加算器Ａｎも，全て第１の実施の形態によるＲＣＳＡで構成されている。
【００５０】
従って，Ｎビット加算器を対象とした場合，
Ｎ＝ΣＭｋ （ｋ＝０，・・・，ｎ） ・・・ 式５
が成立する。但し，最終段加算器Ａｎのビット数Ｍｎは，必ずしも前段のビット数より大きいとは限らない。数Ｎが丁度良い値でなければ，通常はＭｎは端数になるからである。
【００５１】
ここで，Ｍ１＝Ｍ０のように構成すると，最初のマルチプレクサに加算器Ａ０とＡ１のキャリをほぼ同時に入力することができる。これは入力側での最適化を意味する。また，最終段加算器の１つ手前の加算器Ａｎ−１において，その出力側のマルチプレクサに加算器を経由したキャリとキャリセレクト信号が同時に入力することができれば，全体の加算時間（Ｔｔ）を最適化することができる。これは出力側での最適化を意味し，上記入力側での最適化と区別できる。最終段加算器Ａｎを対象にしなかったのは，そのビット数Ｍｎが通常端数になるからである。
【００５２】
上記選択キャリ，即ち，加算器Ａｎ−１に至るキャリセレクト信号Ｃｓの遅れＴｄは，
Ｔｄ＝Ｍ０Ｔａ＋（ｎ−２）Ｔｓ ・・・ 式６
で与えられる。他方，加算器Ａｎ−１を経由した前記加算キャリの遅れが同じくＴｄであれば，出力側での最適化を達成することができ，
Ｔｄ＝Ｍｎ−１・Ｔａ ・・・ 式７
で与えられる。なお，全体の加算時間Ｔｔは，
Ｔｔ＝Ｔｄ＋２Ｔｓ ・・・ 式８
である。
【００５３】
第２の実施の形態において，漸次増やした加算器のビット数を等差数列で構成してみる。すると，公差をｈビットとした場合，
Ｍｋ＝Ｍ０＋ｈ（ｋ−１）（ｋ＝ｌ，・・・，ｎ−１） ・・・ 式９
と表現することができる。
【００５４】
式６及び式７より公差ｈを求めると，
ｈ＝Ｔｓ／Ｔａ ・・・ 式１０
となる。そして，式５及び式９よりｎを求めると，
ｎ＝｛−（２Ｍ０−３ｈ）＋√｛（２Ｍ０−３ｈ）２＋８ｈ（Ｎ−Ｍｎ−ｈ）｝｝／２ｈ ・・・ 式１１
となる。
【００５５】
また，全体の加算時間Ｔｔを最小化するために初期値Ｍ０をどのように定めるのが良いかを計算すると，
Ｍ０＝３ｈ／２ ・・・ 式１２
となり，このときキャリを選択するマルチプレクサの個数ｎは，
ｎ＝√｛２（Ｎ−Ｍｎ−ｈ）／ｈ｝ ・・・ 式１３
と求まる。そして，Ｔｔの最小値（Ｔｔ）ｍｉｎは，式１３のｎを用いて，
（Ｔｔ）ｍｉｎ＝（ｎ＋３／２）ｈ・Ｔａ ・・・ 式１４
で与えられる。
【００５６】
公差ｈは式１０で与えられるので，上記考察に基づき１に近い値であると推定できる。第１の実施の形態によるＲＣＳＡを採用した場合には，選択キャリのファンアウトが多いので，加算キャリの遅延時間Ｔａよりも選択キャリの遅延時間Ｔｓの方が大きくなることがある。従って，公差ｈは１に近く，かつ，１より大きい数になることがある。しかし，第１の実施の形態によるＲＣＳＡを採用しない場合は，加算キャリが選択キャリよりも遅いのが通常で，従ってｈは通常１よりも小さくなる。
【００５７】
実際の回路では必ずしも全体の加算時間Ｔｔを最小化するように上記変数を定めることはできない。変数ｈは，１とか，２とか，０．５とか，整数若しくは整数分の１を採用しなければならず，また，初段の加算器Ａ０のビット数Ｍ０も整数でなければならない。従って，上記最適化に沿った最善の設計が必要になる。
【００５８】
図１０，図１１は，上記観点から，多ビット加算器での本実施形態による具体的構成を例示したものである。図１０（ａ）は，６４ビット加算器及び１２８ビット加算器について従来の構成法を例示してある。ここでは単純に４ビット加算器を継続接続し，その都度真のキャリを選択する。この方式では，選択キャリの遅延時間が単純に加算されていくので無駄が多い。
【００５９】
図１０（ｂ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝１で，公差ｈ＝１の場合である。初期値Ｍ０＝１であることから，初段の加算器Ａ０は１ビット，次段の加算器Ａ１も１ビットである。以下，公差１で加算器のビット数が増加する構成を採用する。６４ビット加算器の場合（Ｎ＝６４），ｎ＝１０．７であるので，Ａ１０は１０ビット加算器で，最後の加算器Ａ１１は端数ビット，Ｍｎ＝８になる。６４ビット加算器の場合（Ｎ＝１２８），ｎ＝１５．４であるので，Ａ１５は１５ビット加算器で，最後の加算器Ａ１６は端数ビット，Ｍｎ＝７になる。Ｍｎを最初から定めることができないので，実際には式１１からｎを求めることはできず，およそのｎの値しか知ることはできない。実際にＭｎを定めるには，ｎを求めた後，式５により再計算することになる。
【００６０】
図１０（ｃ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝１で，公差ｈ＝０．５の場合である。公差ｈ＝０．５を実現するために加算器のビット数を加算器２個毎に１ビットづつ増加させている。公差が１／２の場合は，３番目の加算器Ａ２の出力側のマルチプレクサにおいて，選択キャリよりも加算器Ａ２の加算キャリの方が遅くなり，この事情は後段の加算器でも同様である。そこで，全体の計算時間Ｔｔを求めるに際し，端数Ｍｎが出る場合は加算器Ａｎ−１の遅延時間に基づいて計算し，その値はＭｎ−１・Ｔａ＋２Ｔｓである。幸いにして，キャリセレクト方式加算器においては遅延時間の累積は起こらない。即ち，一種の並列計算であるので，前段の計算で生じた遅延が後段の計算時間を積み増すことはない。
【００６１】
図１１（ｄ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝１で，公差ｈ＝２の場合である。公差ｈ＝２，即ち選択キャリの方が加算キャリよりも倍も遅いという事態は，本実施の形態の構成を採用する限り，余り起こらない。但し，キャリ選択信号ＣＳのファンアウトが大きく，長い配線が想定されるので，全く起こらないとも言い切れない。ここでは比較のために例示した。
【００６２】
図１１（ｅ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝２で，公差ｈ＝１の場合である。上述の如く，全加算時間Ｔｔを最小化するための初期値Ｍ０の値は式１２で与えられ，公差ｈ＝１の場合Ｍ０＝１．５とするのが最適である。しかし，Ｍ０は整数を選ばなければならないので，初期値Ｍ０＝２とする設計を採用することもできる。図１０（ｂ）のＭ０＝１の場合と比べると，全加算時間Ｔｔは殆ど同じである。図１１（ｆ）や図１１（ｇ）でも同様のことが言える。表２では，全加算時間Ｔｔに関し，例えばｈ＝１の場合，理論上の最適値と最善の設計の値との差は１％以下であり，この様な設計の有効性を示している。
【００６３】
表２に，図１０，図１１で掲げた本発明の第２の実施の形態について，全加算時間Ｔｔを計算した値を列挙した。図１０（ａ）の従来例と比べると，６４ビット加算器で４割程度，１２８ビット加算器で５割程度，全加算時間Ｔｔを減らすことができる。勿論通常のＣＰＡと比べると格段に速い。全加算時間Ｔｔは最終段の１つ手前の加算器Ａｎ−１の加算キャリの遅延時間程度であり，より正確には，ｈ＝１の場合ＣＰＡの全加算時間との比はおよそ， Ｎ／（Ｍｎ−１−２）である。この値は６４ビット加算器で８倍，１２８ビット加算器で１０倍程度である。
【００６４】
【表２】
【００６５】
表２において，公差ｈが１／２の場合は，３番目の加算器Ａ２の出力側のマルチプレクサにおいて，選択キャリよりも加算器Ａ２の加算キャリの方が遅くなる。この事情は後段の加算器でも同様である。
【００６６】
回路量でみた場合，図１０（ａ）の従来例と比べると，加算器の総ビット数Ｎは同じであるが，キャリの選択に要するマルチプレクサの数を減らせることができる。具体的には，６４ビット加算器で４個程度，１２８ビット加算器で１５個程度減らせる。
【００６７】
以上示したように，本発明の第２の実施の形態によれば，本明細書で適応キャリセレクト方式と呼ぶ新しい方式を採用し，多ビット値の高速加算が達成され，併せて回路量の削減をすることができる。
【００６８】
（第３の実施の形態）
図１２は，本発明の第２の実施形態の適応キャリセレクト方式を，３２ビットブース乗算器（Ｂｏｏｔｈ Ｍｕｌｔｉｐｌｉｅｒ）に応用した第３の実施の形態の構成を示すブロック回路図である。図１２では，２次ブース乗算器のワレスツリー（Ｗａｌｌａｃｅ Ｔｒｅｅ）を，ＣＳＡ（Ｃａｒｒｙ Ｓａｖｅ Ａｄｄｅｒ）で構成している。Ｐ１６〜Ｐ０の１７個の値は，２次ブース乗算器の部分積であって，それぞれ３３ビットで構成される。３−２ＣＳＡ（１４８）は，３つの数値を２つにまとめることができるＣＳＡであり，これによって加算に要する数値の削減を行う。また，４−２ＣＳＡ（１４１，１４２，１４３，１４４，１４５，１４６，１４７）は，４つの数値を２つにまとめることができるＣＳＡであり，３−２ＣＳＡを継続接続して構成する。
【００６９】
通常の２次ブース乗算器のワレスツリーでは，最終段加算器の位置にはＡＣＳＡ（１４９）ではなく，ＣＰＡ（Ｃａｒｒｙ Ｐｒｏｐａｇａｔｉｏｎ Ａｄｄｅｒ）が用いられ，２つの数値の加算が行われる。このＣＰＡは最終的に残った２つの６４ビット値を加算するためのもので，６５ビット構成であり，唯一キャリの伝搬で大きな遅延が発生し，乗算器の高速化のネックとなっていた部分である。第３の実施形態は，適応キャリセレクト方式加算器（ＡＣＳＡ）をこのＣＰＡの替わりに採用したもので，３２ビット乗算器の高速化に著しい寄与をなしている。なお，２の補数表示により３２ビット値の先頭ビット（ＭＳＢ）を符号にした場合も同様である。
【００７０】
将来の６４ビット乗算器等を視野に入れた場合に，多ビット値の高速加算は必須の技術に成りつつあり，本発明の第３の実施の形態によるＡＣＳＡを採用した高速乗算器は，単なる構成要素の置き換えに留まらない効果を発揮する。例えば，６４ビット乗算器を２次のブース乗算器で構成した場合，上記ＡＣＳＡ（１４９）は，３２ビット乗算器の場合のおよそ２倍の多ビット値を取り扱うことになる。これを従来通りのＣＰＡで構成した場合，そのキャリの遅延時間は乗算器の高速化の大きな障害となるであろうし，６４ビット乗算器そのものの採用意義を失わせることにもなりかねない。
【００７１】
以上示したように，本発明の第３の実施の形態によれば，２次ブース乗算器のワレスツリーへの応用により，乗算器の高速化に著しく寄与することができる。
【００７２】
なお，上記説明した実施形態の加算器，乗算器は，単独ではもちろん，集積回路の一部として組み込まれてもその効果を発揮することはいうまでもない。
【００７３】
以上，添付図面を参照しながら本発明の加算器，乗算器，及びこれを用いた集積回路の好適な実施形態について説明したが，本発明はこれらの例に限定されない。いわゆる当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７４】
【発明の効果】
本発明により，従来のキャリセレクト方式加算器を改良して，多ビット乗算器や暗号技術などにおける多ビットの加算に最適な，回路量を減らし，より高速とした加算器，乗算器の回路構成が提供できた。
【図面の簡単な説明】
【図１】図１は，本発明の第１の実施の形態によるキャリセレクト方式加算器の１ビット分の構成を示すブロック回路図である。
【図２】図２は，ＴＧ論理によるＸＯＲ論理回路である。
【図３】図３は，ＴＧ論理によるＸＯＲ論理回路である。
【図４】図４は，ＴＧ論理によるマルチプレクサである。
【図５】図５は，ＴＧ論理によるマルチプレクサである。
【図６】図６は，本発明の第１の実施の形態によるＲＣＳＡを採用した４ビットキャリセレクト方式加算器の構成図である。
【図７】図７は，本発明の第１の実施形態による４ビット加算器を採用した１６ビットキャリセレクト方式加算器の回路構成図である。
【図８】図８は，図７に示すキャリセレクト方式加算器を用いた１６ビット加算器の動作を説明するための，出力端子等の波形変化の形で遅延時間を表示したタイムチャートである。
【図９】図９は，本発明の第２の実施の形態による多ビット加算器の回路構成図である。
【図１０】図１０は，（ａ）従来の構成と，（ｂ），（ｃ）本発明の第２の実施の形態による多ビット加算器の具体的構成を例示した回路図である。
【図１１】図１１（ｄ）〜（ｇ）は，本発明の第２の実施の形態による多ビット加算器の具体的構成を例示した回路図である。
【図１２】図１２は，本発明の第３の実施の形態による３２ビットブース乗算器の一例を示す構成図である。
【符号の説明】
１００ ＲＣＳＡ
Ｐｋ 第１のデータ入力
Ｑｋ 第２のデータ入力
Ｃｉｎ１ 第１のキャリ入力
Ｃｉｎ２ 第２のキャリ入力
Ｃｓ キャリ選択入力
Ｃｏｕｔ キャリ出力
１０１ 第３のマルチプレクサ（ＭＰＸ３）
１０２ 第１のＸＯＲ素子（ＸＯＲ１）
１０３ 第２のＸＯＲ素子（ＸＯＲ２）
１０４ 第１のマルチプレクサ（ＭＰＸ１）
１０５ 第２のマルチプレクサ（ＭＰＸ２）
２０１ ＲＣＳＡ０
２０２ ＲＣＳＡ１
２０３ ＲＣＳＡ２
２０４ ＲＣＳＡ３
２０５ マルチプレクサ
Ｓ 加算値
Ｃｏｕｔ１，Ｃｏｕｔ２ 仮のキャリ出力
３０１ 通常の４ビット加算器
３０２ 加算器４ＲＣＳＡ１
３０３ 加算器４ＲＣＳＡ２
３０４ 加算器４ＲＣＳＡ３
３０５ Ｘｂｕｓ
３０６ Ｙｂｕｓ
３０７ Ｚｂｕｓ
Ｃ０ キャリ
Ａ０〜Ａｎ 加算器
４００ ４ビットキャリセレクト方式加算器
４０１，４０２ ４ビット加算器
４０３，４０４ マルチプレクサ
５００ １ビット分の回路
５０１，５０２ 全加算器
５０３ マルチプレクサ
１４１〜１４７ ４−２ＣＳＡ
１４８ ３−２ＣＳＡ
１４９ ＡＣＳＡ
【発明の属する技術分野】
本発明は，加算器，乗算器，及びこれらのいずれかを用いた集積回路に関し，特に，従来のキャリセレクト方式を改良して回路量を減らし，かつ，高速化した加算器，乗算器，及びこれを用いた集積回路に関する。
【０００２】
【従来の技術】
近年のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）の発達はめざましく，その中核技術として３２ビット乗算器等が採用されている。その構成には全加算器をＮ２個用いた単純な乗算器は採用されず，多くは２次ブース乗算器（Ｂｏｏｔｈ Ｍｕｌｔｉｐｌｉｅｒ）が採用される。加算器を経由するキャリ（Ｃａｒｒｙ）の遅れが大きいことから，部分積（ブース積；Ｂｏｏｔｈ Ｍｕｘｅｓ）の個数を減らして，回路量の削減や乗算速度の向上を追求するためである。部分積の寄せ集めについては，ＣＰＡ（Ｃａｒｒｙ Ｐｒｏｐａｇａｔｉｏｎ Ａｄｄｅｒ）を用いる方法もあるが，キャリの遅れを考慮して，ワレスツリー（Ｗａｌｌａｃｅ Ｔｒｅｅ）を採用することが多い。
【０００３】
ワレスツリーは，ＣＳＡ（Ｃａｒｒｙ Ｓａｖｅ Ａｄｄｅｒ）のツリー構造で構成される。ＣＳＡはキャリ別加算を行うのでキャリの伝搬が起こらず，キャリの遅延も少なくて済む。しかし，寄せ集めたブース積は最終段で６５ビット加算器により通常の加算が行われるので，その部分のキャリの遅れが乗算器の高速化のネックになっていた。また，６４ビット乗算器においても１２９ビットの高速加算器が要求されるため，このことが６４ビット乗算器を実現する際の障害になっていた。
【０００４】
この事情は暗号の分野では特に深刻である。暗号の秘匿性を向上させるためには多ビットの加減乗除を行う必要があり，場合により剰余演算も必要である。今日では，ＲＳＡ方式の暗号では１０２４ビットの数を，楕円曲線暗号方式では２２４ビットの数を扱う必要がある。暗号を生成し，若しくは復号し，更に署名やその検証を行うためには，このような多ビットの計算を高速で行わなければならない。
【０００５】
加算器を高速化する方法には様々なものが知られている。なかでも，キャリルックアヘッド方式加算器（Ｃａｒｒｙ Ｌｏｏｋ−Ａｈｅａｄ Ａｄｄｅｒ），キャリスキップ方式加算器（Ｃａｒｒｙ−Ｓｋｉｐ Ａｄｄｅｒ），及び，キャリセレクト方式加算器（Ｃａｒｒｙ−ｓｅｌｅｃｔ Ａｄｄｅｒ）がよく知られている。これらの方式は，いずれも加算器を経由するキャリの遅れが大きいことに着目し，これを高速化するアイデアを採用している。このうち「キャリセレクト方式加算器」は，従来あまり採用されていなかった。この方式では，回路量が増大してＬＳＩのコストが高くなり，多ビットの加算器に向いていなかったからである。
【０００６】
従来の４ビットのキャリセレクト方式加算器は，仮想キャリＶＣ０を入力とする４ビット加算器と，仮想キャリＶＣ１を入力とする４ビット加算器と，これら２つの４ビット加算器のそれぞれの加算値Ｓ１とＳ２とを選択する第１のマルチプレクサと，これら２つの４ビット加算器のそれぞれのキャリ出力Ｃ１とＣ２とを選択する第２のマルチプレクサとで構成される。
【０００７】
２つの４ビット加算器の構成については特に制約はなく，上記キャリルックアヘッド方式加算器等を採用することができる。仮想キャリＶＣ０は‘０’，仮想キャリＶＣ１は‘１’と定めることができるが，その逆であっても良い。
【０００８】
この従来のキャリセレクト方式加算器では，真のキャリ入力Ｃｉｎを第１，第２のマルチプレクサの選択信号とし，真の加算値Ｓ，若しくはキャリ出力Ｃｏｕｔを選択する。２つの４ビット加算器は，いずれも４ビット入力Ｐ及びＱを共通にするので，必ず加算値Ｓ１若しくはＳ２のいずれかが真の加算値Ｓになり，対応するキャリ出力Ｃ１若しくはＣ２のいずれかが真のキャリ出力Ｃｏｕｔになる。
【０００９】
このような構成の従来のキャリセレクト方式加算器は，計算速度の面では大きな利点を有している。予め入力Ｐ及びＱが確定していると，この加算器を継続接続した場合には，ほぼ同時に計算が終了する。このため，その後は真のキャリを選択するだけで済み，加算に要する計算時間を節約できる。即ち，キャリの伝搬を考慮しなくてもよい。
【００１０】
【発明が解決しようとする課題】
しかし，従来のキャリセレクト方式加算器は，単なる４ビット加算器と比べると２倍以上の回路量を必要とした。
【００１１】
従来のキャリセレクト方式加算器で使用される２つの全加算器（Ｆｕｌｌ Ａｄｄｅｒ）は，同一の入力値Ｐｋ及びＱｋを入力し，それぞれ加算値Ｓ１またはＳ２及びキャリＣｏｕｔ１またはＣｏｕｔ２を出力する。加算の際のキャリ入力は，Ｃｉｎ１またはＣｉｎ２であって，上記キャリ出力Ｃｏｕｔ１またはＣｏｕｔ２に対応して互いに独立したキャリの経路を作る。そして，マルチプレクサにより，上記加算値Ｓ１またはＳ２のいずれかをキャリ選択信号Ｃｓに従って選択し，加算値Ｓｋとして出力する。このような従来のキャリセレクト方式加算器の回路は，全加算器の加算後に，上記マルチプレクサでそれらの加算値を選択するので，回路の無駄が多かった。
【００１２】
そこで，本発明の第１の目的は，従来のキャリセレクト方式加算器を改良して，必要とする回路量を減らし，多ビット乗算器や暗号技術などにおける多ビットの加算に最適な回路構成を提供することにある。また，本発明の第２の目的は，従来の単純なキャリセレクト方式加算器を改良してより高速な加算器を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の第１の目的を達成するために，本発明では加算値の選択をそれぞれの加算器で加算した後に行うのではなく，先に選択したキャリを使って加算する方式を採用し，併せて共通する回路を削減する。
【００１４】
また，本発明の第２の目的を達成するために，本発明では「適応キャリセレクト方式（Ａｄａｐｔｉｖｅ Ｃａｒｒｙ Ｓｅｌｅｃｔ Ａｄｄｅｒ）」と呼ぶ新しい方式を採用し，多ビット値の高速加算を達成する。
【００１５】
即ち，上記目的を達成するための本発明の加算器は，第１と第２の２つのデータ入力と，第１と第２の２つのキャリ入力と，キャリ選択入力とを入力とし，第１と第２の２つのデータ入力のＸＯＲ出力を生成する第１のＸＯＲ素子と，このＸＯＲ出力を選択信号として第１のキャリ入力と第１のデータ入力とのいずれかを選択する第１のマルチプレクサと，第２のキャリ入力と第２のデータ入力とのいずれかを選択する第２のマルチプレクサと，キャリ選択入力を選択信号として第１と第２の２つのキャリ入力のいずれかを選択する第３のマルチプレクサと，第３のマルチプレクサの出力とＸＯＲ出力とのＸＯＲ出力を生成する第２のＸＯＲ素子とを有する。そして，第１のマルチプレクサの出力を第１のキャリ出力とし，第２のマルチプレクサの出力を第２のキャリ出力とし，第３のマルチプレクサの出力を加算値としたことを特徴とする。
【００１６】
このような構成により，従来のキャリセレクト方式加算器よりも必要とする回路量（ゲート数）が少なく，しかも演算速度が高速なキャリセレクト方式の加算器が得られる。
【００１７】
また，上記目的を達成するための本発明の他の加算器は，上記構成の加算器が複数段継続接続され，前段の第１のキャリ出力を後段の第１のキャリ入力とし，前段の第２のキャリ出力を後段の第２のキャリ入力とし，複数の加算器のキャリ選択入力を全段で共通とし，初段の加算器の真のキャリ入力をキャリ選択入力とし，第１のキャリ入力を第１の仮想キャリとし，第２のキャリ入力を第２の仮想キャリとしている。そして，キャリ選択入力により最終段の加算器の第１と第２の２つのキャリ出力のいずれかを選択する第４のマルチプレクサを有し，第４のマルチプレクサの出力をキャリ出力としたことを特徴とする。
【００１８】
上記構成では，初段の加算器の第３のマルチプレクサを省き，初段の加算器の第３のマルチプレクサの出力の替わりにキャリ選択入力を用いることができる。
【００１９】
また，上記目的を達成するための本発明の他の加算器は，上記いずれかの構成の加算器を複数個継続接続し，前段のキャリ出力を後段のキャリ入力とする構成の加算器であって，最終段の加算器を除き，各段の加算器の処理可能なビット数は，その１つ前段の加算器の処理可能なビット数と等しいか，または大きくしたことを特徴とする。
【００２０】
上記構成の加算器では，初段の加算器を除き，各段の加算器の処理可能なビット数と，その１つ前段の加算器の処理可能なビット数との差を一定にすることが望ましい。
【００２１】
また，上記目的を達成するための本発明のブース乗算器は，ツリー構造で構成されるブース乗算器であって，最終段の加算器に，上記複数段の構成の加算器のうちのいずれかを用いたことを特徴とする。
【００２２】
【発明の実施の形態】
以下に，本発明のいくつかの実施の形態を，図面を用いて説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２３】
図１は，本発明の第１の実施の形態によるキャリセレクト方式加算器の１ビット分の構成を示すブロック回路図である。以下，図１に示す構成単位を，ＲＣＳＡ（Ｒｅｄｕｃｅｄ Ｃａｒｒｙ Ｓｅｌｅｃｔ Ａｄｄｅｒ）という。
【００２４】
本発明の第１の実施の形態によるキャリセレクト方式加算器（ＲＣＳＡ）（１００）は，第１と第２の２つのデータ入力（Ｐｋ，Ｑｋ）と，第１と第２の２つのキャリ入力（Ｃｉｎ１，Ｃｉｎ２）と，キャリ選択入力（Ｃｓ）とを入力とする。
【００２５】
そして，第１と第２の２つのデータ入力（Ｐｋ，Ｑｋ）のＸＯＲ出力（Ｐｋ＠Ｑｋ）を生成する第１のＸＯＲ素子（ＸＯＲ１）（１０２）と，このＸＯＲ出力（Ｐｋ＠Ｑｋ）を選択信号として第１のキャリ入力（Ｃｉｎ１）と第１のデータ入力（Ｐｋ）とのいずれかを選択する第１のマルチプレクサ（ＭＰＸ１）（１０４）と，第２のキャリ入力（Ｃｉｎ２）と第２のデータ入力（Ｑｋ）とのいずれかを選択する第２のマルチプレクサ（ＭＰＸ２）（１０５）と，キャリ選択入力（Ｃｓ）を選択信号として第１と第２の２つのキャリ入力（Ｃｉｎ１，Ｃｉｎ２）のいずれかを選択する第３のマルチプレクサ（ＭＰＸ３）（１０１）と，第３のマルチプレクサ（ＭＰＸ３）（１０１）の出力（Ｃｋ）とＸＯＲ出力（Ｐｋ＠Ｑｋ）とのＸＯＲ出力を生成する第２のＸＯＲ素子（ＸＯＲ２）（１０３）とを有する。
【００２６】
そして，第１のマルチプレクサ（ＭＰＸ１）（１０４）の出力を第１のキャリ出力（Ｃｏｕｔ１）とし，第２のマルチプレクサ（ＭＰＸ２）（１０５）の出力を第２のキャリ出力（Ｃｏｕｔ２）とし，第３のマルチプレクサ（ＭＰＸ３）（１０１）の出力を加算値（Ｓｋ）とする（図１）。なお，ここで記号「＠」は，ＸＯＲ（ｅＸｃｌｕｓｉｖｅ ＯＲ）論理演算子である。
【００２７】
図１に示す本発明の第１の実施の形態によるキャリセレクト方式加算器ＲＣＳＡ（１００）では，先にキャリを選択し，その後，選択されたキャリを用いて加算値を計算する方式を採用する。図１に示すように，素子ＸＯＲ１（１０２）によって出力される，入力Ｐｋと入力Ｑｋとの排他論理和Ｐｋ＠Ｑｋは，第１のマルチプレクサＭＰＸ１（１０４）と第２のマルチプレクサＭＰＸ２（１０５）のキャリ選択信号として機能する。他方，第３のマルチプレクサＭＰＸ３（１０１）は，キャリ入力Ｃｉｎ１またはＣｉｎ２のいずれかを選択し，その選択には，キャリ選択信号Ｃｓが用いられる。
【００２８】
選択されたキャリＣｋは，上記出力Ｐｋ＠Ｑｋと共に素子ＸＯＲ２（１０３）への入力となり，当該ビットにおける加算値Ｓｋを出力する。また，第１のマルチプレクサＭＰＸ１（１０４）は，キャリ入力Ｃｉｎ１または入力Ｑｋのいずれかを選択してキャリＣｏｕｔ１として出力する。そして，第２のマルチプレクサＭＰＸ２（１０５）は，キャリ入力Ｃｉｎ２または入力Ｑｋのうちのいずれかを選択してキャリＣｏｕｔ２として出力する。
【００２９】
論理記号で考察した場合，通常，加算値ＳとキャリＣｏｕｔとの関係は，
Ｓ＝Ｐ＠Ｑ＠Ｃｉｎ ・・・ 式１
Ｃｏｕｔ＝ＰＱ＋ＱＣｉｎ＋ＰＣｉｎ ・・・ 式２
と表現される。しかし，Ｃｏｕｔについては上記の式２ではなく，次式の，
Ｃｏｕｔ＝Ｃｉｎ（Ｐ＠Ｑ）＋Ｐ（Ｐ＠Ｑ）＿ ・・・ 式３
若しくは，
Ｃｏｕｔ＝Ｃｉｎ（Ｐ＠Ｑ）＋Ｑ（Ｐ＠Ｑ）＿ ・・・ 式４
を使用する方がよい。但し，ここで記号「＿」は否定論理である。
【００３０】
その第１の理由は，式２では，３入力ＡＮＤＯＲ論理を取る必要があり，回路が複雑化するからである。そして第２の理由は，図１のマルチプレクサＭＰＸ１（１０４）と第２のマルチプレクサＭＰＸ２（１０５）のキャリ選択信号として排他論理和Ｐｋ＠Ｑｋを用いることに関連するが，キャリセレクト方式加算器では，入力ＰやＱはキャリＣｉｎより先に定まるので，マルチプレクサで選択する方式が速度的にも回路量的にも有利だからである。
【００３１】
図１の回路を実際にＬＳＩで実現する場合には，トランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｇａｔｅ）を用いれば回路量が削減できることが知られている。トランスミッションゲートを用いる論理（以下，「ＴＧ論理」という。）では，見かけ上ゲート数が少なくて済む。しかし，ドライブ能力を欠くことがあるので，設計上注意が必要である。例えば，必要に応じてインバータを追加し，若しくは負論理で動作させるなどの工夫が効果的である。
【００３２】
図２は，ＴＧ論理によるＸＯＲ論理回路であって，図１の素子ＸＯＲ１（１０２）で使用することができる。回路的には，２つのインバータと１つのＴＧから構成されるが，一方のインバータＩＮＶは，そのソース側が入力Ｑｋ若しくはＱｋ＿に接続されるのが通常と異なる点である。図２で，基盤に矢印を持つトタンジスタがＰチャンネルＭＯＳであり，矢印のないものがＮチャンネルＭＯＳである。この様にＴＧ論理を使うとゲート数を削減できるのは，トランスミッションゲートとトグルスイッチとの類似性にあると考えられる。図２の回路では，式１の前半部分，及び，式３，若しくは，式４の選択信号Ｐｋ＠Ｑｋを計算することができる。
【００３３】
図３は，ＴＧ論理によるＸＯＲ論理回路であって，図１の素子ＸＯＲ２（１０３）で使用することができる。回路的には，２つのインバータと２つのＴＧから構成される。キャリ選択信号Ｐｋ＠Ｑｋにより，キャリＣｋ若しくはＣｋ＿が選択されるので，結果的に式１の加算値Ｓｋを計算することができる。
【００３４】
図４は，ＴＧ論理によるマルチプレクサであって，図１のマルチプレクサＭＰＸ１（１０４），または，マルチプレクサＭＰＸ２（１０５）で使用することができる。回路的には，キャリ選択信号Ｐｋ＠Ｑｋによりキャリ入力Ｃｉｎ１若しくはキャリ入力Ｃｉｎ２かＱｋかを選択することにより，式４によるキャリ出力Ｃｏｕｔ１若しくはＣｏｕｔ２を計算することができる。入力をＱｋではなくＰｋとすることにより，式３へ適用することもできる。
【００３５】
図５は，ＴＧ論理によるマルチプレクサであって，図１の第３のマルチプレクサＭＰＸ３（１０１）で使用することができる。真のキャリＣｓをキャリ選択信号として用いて，仮想キャリ入力Ｃｉｎ１若しくはＣｉｎ２のいずれかを真のキャリＣｋとして選択することができる。
【００３６】
本発明の第１の実施の形態による図１の回路構成の加算器を，従来の回路構成の加算器と比較した場合に，単純にＴＧ論理で構成したとするときの対照表を表１に示す。単なる加算器は２０ゲートで構成できるで，ＴＧ論理の優秀性は明らかである。但し，配線容量で遅延量が大きく，ドライブ能力が欠けることがあるので設計上は注意が必要である。表１に示すように，従来の回路構成による加算器では４６ゲートを要したが，本発明の第１の実施の形態による図１の回路構成による加算器では，３２ゲートで済ませることができ，３割程度の回路量を削減することができた。また，従来の回路構成による４ビット加算器では１９０ゲートを要したが，本発明の第１の実施の形態の回路構成による４ビット加算器では，１３４ゲートで済ませることができ，ここでも３割程度の回路量を削減することができた。
【００３７】
【表１】
計算速度の面では，キャリ入力からキャリ出力に至るまでにマルチプレクサ１段分の遅延しか要しないことは重要である。この事実は，後述する本発明の第２の実施の形態の基礎を与える。キャリセレクト方式加算器では，入力ＰやＱはキャリＣｉｎより先に定まるので，マルチプレクサのキャリ選択信号Ｐ＠Ｑは，キャリの伝搬に殆ど関与しない。ＴＧ論理によれば，わずか１段分のゲート遅延でキャリは１つの加算器を伝搬することができる。インバータを追加し，若しくは負論理で動作させたとしても，ゲート遅延２段分で十分である。
【００３９】
図１の本発明の第１の実施の形態によるキャリセレクト方式加算器の１ビット分の回路から，多ビットの加算器を容易に構成することができる。図６は，本発明の第１の実施の形態によるＲＣＳＡ（１００）を採用した，４ビットキャリセレクト方式加算器の構成図である。この加算器（２０４）は，第１の実施の形態によるＲＣＳＡ（２０１〜２０４）が，４ビット分継続接続されている。キャリセレクト方式加算器では真のキャリＣｉｎの値は’０’または’１’のいずれかであるので，仮想キャリを用いて加算を先に進めておき，最後に真のキャリ入力Ｃｉｎで真のキャリ出力Ｃｏｕｔ，及び加算値Ｓ０，Ｓ２，またはＳ３を選択する。このような構成では，加算値Ｓ０，Ｓ２，またはＳ３の選択がそれらの加算後に行われるのではなく，選択されたキャリＣｋを使う加算が行われるところが従来と異なる。これは，加算値の計算はキャリの生成と比べて遅くても良いと言う事情を利用している。
【００４０】
図６において，ＲＣＳＡ０（２０１），ＲＣＳＡ１（２０２），ＲＣＳＡ２（２０３），及びＲＣＳＡ３（２０４）は，図１の構成を持つ本発明の実施の形態による簡易キャリセレクト方式加算器であり，ＲＣＳＡ０〜ＲＣＳＡ３（２０１〜２０４）は，順に継続接続されている。この加算器では，仮想キャリを定めて仮のキャリ出力Ｃｏｕｔ１若しくはＣｏｕｔ２を計算し，真のキャリ入力Ｃｉｎであるキャリ選択信号Ｃｓを用いて，マルチプレクサＭＰＸ（２０５）において真のキャリ出力Ｃｏｕｔを選択する。なお，初段の加算器ＲＣＳＡ０（２０１）において，図１の第３のマルチプレクサＭＰＸ３（１０１）を省略し，直接真のキャリ入力Ｃｉｎを選択後のキャリＣｋとすることができる。また，仮想キャリＶＣ０は，値’０’，仮想キャリＶＣ１は値’１’と決めておくが，その逆であってもよい。ＶＣ０とＶＣ１の値を逆にしたときはマルチプレクサＭＰＸ（２０５）において，上記と逆の選択をすればよい。
【００４１】
図７は，本発明の第１の実施の形態による４ビット加算器を採用した１６ビットキャリセレクト方式加算器の一実施形態である。この加算器は図７に示すように，図６の４ビットキャリセレクト方式加算器（４ＲＣＳＡ）を継続接続して，１６ビットキャリセレクト方式加算器を構成している。この実施形態では，継続する４ＲＣＳＡは３段のみで，初段は通常の４ビット加算器（３０１）を使用している。この実施形態は４ビット加算器による一種の並列演算であって，初段の加算器はキャリ選択回路が不要なことから回路量を減らす工夫をしている。従って，４ビット加算器（３０１）の方式は特に制限されず，通常のＣＰＡであっても，キャリルックアヘッド方式加算器，若しくは，キャリスキップ方式加算器であってもよい。
【００４２】
４ビット加算器（３０１）において，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ３：０（０ビットから３ビットまでの入力を表す。以下同様。）と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ３：０とを，キャリ入力Ｃｉｎを受けて加算し，加算値として４ビット出力Ｓ３：０と，キャリを出力する。この出力されたキャリは，次段の加算器４ＲＣＳＡ１（３０２）のキャリ入力となる。次段の加算器４ＲＣＳＡ１（３０２）は，図６のキャリセレクト方式加算器であって，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ７：４と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ７：４とを，キャリ入力Ｃｉを受けて加算し，加算値として４ビット出力Ｓ７：４と，キャリＣ０を出力する。このキャリＣ０は，３段目の加算器４ＲＣＳＡ２（３０３）のキャリ入力となる。
【００４３】
３段目の加算器４ＲＣＳＡ２（３０３）は，図６のキャリセレクト方式加算器であって，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ１１：８と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ１１：８とを，キャリ入力Ｃｉを受けて加算し，加算値として４ビット出力Ｓ１１：８と，キャリＣ０を出力する。このキャリＣ０は，３段目の加算器４ＲＣＳＡ２（３０３）のキャリ入力となる。４段目の加算器４ＲＣＳＡ３（３０４）は，図６のキャリセレクト方式加算器であって，Ｘｂｕｓ（３０５）からの４ビット入力Ｐ１５：１２と，Ｙｂｕｓ（３０６）からの４ビット入力Ｑ１５：１２とを，キャリ入力Ｃｉを受けて加算し，加算値として４ビット出力Ｓ１５：１２と，キャリ出力Ｃｏｕｔを出力する。
【００４４】
図８は，図７に示す本発明の実施形態によるキャリセレクト方式加算器を用いた１６ビット加算器の動作を説明するための，出力端子等の波形変化の形で遅延時間を表示したタイムチャートである。図８では，ＲＤ＿信号によってＸｂｕｓとＹｂｕｓのデータが確定し，加算結果が遅延時間Ｔｄの後，Ｚｂｕｓ上に現れるまでの変化により，本実施形態によるキャリセレクト方式加算器の高速性が示されている。図８で加算キャリの遅延時間をＴａとした場合，４ビット加算器４ＲＣＳＡ０（３０１）の出力Ｓ３：０（０ビットから３ビットまでの出力を表す。以下同様。）は，遅延時間４Ｔａで加算が終了する。また，選択キャリのマルチプレクサでの遅延時間をＴｓとした場合，加算器４ＲＣＳＡ１（３０２）の出力Ｓ７：４は，遅延時間４Ｔａ＋Ｔｓで加算が終了する。また，加算器４ＲＣＳＡ２（３０３）の出力Ｓ１１：８は，遅延時間４Ｔａ＋２Ｔｓで加算が終了する。また，加算器４ＲＣＳＡ３（３０４）の出力Ｓ１５：１２は，遅延時間４Ｔａ＋３Ｔｓで加算が終了する。従って，加算結果がＺｂｕｓ上に現れるまでの遅延時間Ｔｄは，最大で４Ｔａ＋３Ｔｓ程度である。なお，通常の１６ビット加算器の出力の加算時間は，１６Ｔａである。
【００４５】
本実施形態のポイントは，データが確定した後に，４つの加算器（３０１〜３０４）が仮想キャリによって同時に加算を始めることができる点にある。このようなことが可能になった結果，４ビット分の加算に要する時間はとられてしまうが，その後は選択キャリがマルチプレクサを通過する遅延時間Ｔｓだけで桁数の多い加算を実行することができるという利点を享受できる。本実施形態では，キャリは加算器上ではなく，マルチプレクサ上を伝搬して行くと捉えることもできる。
【００４６】
以上示したように，本発明の第１の実施の形態によれば，ＲＣＳＡの簡易なキャリセレクト方式加算器によって，従来のキャリセレクト方式加算器と比べて３割程度回路量を削減することができる。計算速度の面では，キャリ入力からキャリ出力に至るのにマルチプレクサ１段分の遅延しか要しない。
【００４７】
（第２の実施の形態）
本発明による第２の実施の形態は，本明細書で適応キャリセレクト方式（Ａｄａｐｔｉｖｅ Ｃａｒｒｙ−ｓｅｌｅｃｔ Ａｄｄｅｒ）と呼ぶ新しい方式に関する。この方式は，キャリ選択信号Ｃｓを用いるマルチプレクサ（例えば，図６のＭＰＸ）の遅延時間Ｔｓと，本実施形態によるキャリセレクト方式加算器のキャリ遅延時間Ｔａとが，ほぼ同等である事実に基礎をおいている。これは加算器を通過するキャリ（以下，加算キャリという。）が，図１の第１のマルチプレクサＭＰＸ１または第２のマルチプレクサＭＰＸ２の１段分の遅延（Ｔａ）を有し，キャリ選択信号Ｃｓが，図６のマルチプレクサＭＰＸの１段分の遅延（Ｔｓ）を有し，ＴａとＴｓがほぼ同等である。このことから，多ビットの加算において，次段のキャリセレクト方式加算器のビット数を増やしても，キャリ生成の遅延時間は変わらないことを利用している。この遅延時間は変わらないが，処理できるビット数は漸次増やしていけるので，全体の加算時間は短縮することになる。
【００４８】
図９は，本発明の第２の実施の形態による多ビット加算器の回路構成である。この加算器は，上述の適応キャリセレクト方式で構成したことを特徴とする。この加算器は，第１の実施の形態による加算器（Ａ０〜Ａｎ）が複数段継続接続されている。前段の第１のキャリ出力を後段の第１のキャリ入力とし，前段の第２のキャリ出力を後段の第２のキャリ入力とし，複数の加算器のキャリ選択入力を全段で共通とする。そして，初段の加算器の真のキャリ入力をキャリ選択入力とし，第１のキャリ入力を第１の仮想キャリとし，第２のキャリ入力を第２の仮想キャリとし，キャリ選択入力により最終段の加算器の第１と第２の２つのキャリ出力のいずれかを選択する第４のマルチプレクサを有する。そして，第４のマルチプレクサの出力をキャリ出力としている。なお，初段の加算器の第３のマルチプレクサは省かれ，初段の加算器の第３のマルチプレクサの出力の替わりにキャリ選択入力を用いている。
【００４９】
図９で，初段のＭ０ビット加算器Ａ０は，第１の実施の形態によるＲＣＳＡである。そして，次段のＭ１ビット加算器Ａ１〜最終段のＭｎビット加算器Ａｎも，全て第１の実施の形態によるＲＣＳＡで構成されている。
【００５０】
従って，Ｎビット加算器を対象とした場合，
Ｎ＝ΣＭｋ （ｋ＝０，・・・，ｎ） ・・・ 式５
が成立する。但し，最終段加算器Ａｎのビット数Ｍｎは，必ずしも前段のビット数より大きいとは限らない。数Ｎが丁度良い値でなければ，通常はＭｎは端数になるからである。
【００５１】
ここで，Ｍ１＝Ｍ０のように構成すると，最初のマルチプレクサに加算器Ａ０とＡ１のキャリをほぼ同時に入力することができる。これは入力側での最適化を意味する。また，最終段加算器の１つ手前の加算器Ａｎ−１において，その出力側のマルチプレクサに加算器を経由したキャリとキャリセレクト信号が同時に入力することができれば，全体の加算時間（Ｔｔ）を最適化することができる。これは出力側での最適化を意味し，上記入力側での最適化と区別できる。最終段加算器Ａｎを対象にしなかったのは，そのビット数Ｍｎが通常端数になるからである。
【００５２】
上記選択キャリ，即ち，加算器Ａｎ−１に至るキャリセレクト信号Ｃｓの遅れＴｄは，
Ｔｄ＝Ｍ０Ｔａ＋（ｎ−２）Ｔｓ ・・・ 式６
で与えられる。他方，加算器Ａｎ−１を経由した前記加算キャリの遅れが同じくＴｄであれば，出力側での最適化を達成することができ，
Ｔｄ＝Ｍｎ−１・Ｔａ ・・・ 式７
で与えられる。なお，全体の加算時間Ｔｔは，
Ｔｔ＝Ｔｄ＋２Ｔｓ ・・・ 式８
である。
【００５３】
第２の実施の形態において，漸次増やした加算器のビット数を等差数列で構成してみる。すると，公差をｈビットとした場合，
Ｍｋ＝Ｍ０＋ｈ（ｋ−１）（ｋ＝ｌ，・・・，ｎ−１） ・・・ 式９
と表現することができる。
【００５４】
式６及び式７より公差ｈを求めると，
ｈ＝Ｔｓ／Ｔａ ・・・ 式１０
となる。そして，式５及び式９よりｎを求めると，
ｎ＝｛−（２Ｍ０−３ｈ）＋√｛（２Ｍ０−３ｈ）２＋８ｈ（Ｎ−Ｍｎ−ｈ）｝｝／２ｈ ・・・ 式１１
となる。
【００５５】
また，全体の加算時間Ｔｔを最小化するために初期値Ｍ０をどのように定めるのが良いかを計算すると，
Ｍ０＝３ｈ／２ ・・・ 式１２
となり，このときキャリを選択するマルチプレクサの個数ｎは，
ｎ＝√｛２（Ｎ−Ｍｎ−ｈ）／ｈ｝ ・・・ 式１３
と求まる。そして，Ｔｔの最小値（Ｔｔ）ｍｉｎは，式１３のｎを用いて，
（Ｔｔ）ｍｉｎ＝（ｎ＋３／２）ｈ・Ｔａ ・・・ 式１４
で与えられる。
【００５６】
公差ｈは式１０で与えられるので，上記考察に基づき１に近い値であると推定できる。第１の実施の形態によるＲＣＳＡを採用した場合には，選択キャリのファンアウトが多いので，加算キャリの遅延時間Ｔａよりも選択キャリの遅延時間Ｔｓの方が大きくなることがある。従って，公差ｈは１に近く，かつ，１より大きい数になることがある。しかし，第１の実施の形態によるＲＣＳＡを採用しない場合は，加算キャリが選択キャリよりも遅いのが通常で，従ってｈは通常１よりも小さくなる。
【００５７】
実際の回路では必ずしも全体の加算時間Ｔｔを最小化するように上記変数を定めることはできない。変数ｈは，１とか，２とか，０．５とか，整数若しくは整数分の１を採用しなければならず，また，初段の加算器Ａ０のビット数Ｍ０も整数でなければならない。従って，上記最適化に沿った最善の設計が必要になる。
【００５８】
図１０，図１１は，上記観点から，多ビット加算器での本実施形態による具体的構成を例示したものである。図１０（ａ）は，６４ビット加算器及び１２８ビット加算器について従来の構成法を例示してある。ここでは単純に４ビット加算器を継続接続し，その都度真のキャリを選択する。この方式では，選択キャリの遅延時間が単純に加算されていくので無駄が多い。
【００５９】
図１０（ｂ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝１で，公差ｈ＝１の場合である。初期値Ｍ０＝１であることから，初段の加算器Ａ０は１ビット，次段の加算器Ａ１も１ビットである。以下，公差１で加算器のビット数が増加する構成を採用する。６４ビット加算器の場合（Ｎ＝６４），ｎ＝１０．７であるので，Ａ１０は１０ビット加算器で，最後の加算器Ａ１１は端数ビット，Ｍｎ＝８になる。６４ビット加算器の場合（Ｎ＝１２８），ｎ＝１５．４であるので，Ａ１５は１５ビット加算器で，最後の加算器Ａ１６は端数ビット，Ｍｎ＝７になる。Ｍｎを最初から定めることができないので，実際には式１１からｎを求めることはできず，およそのｎの値しか知ることはできない。実際にＭｎを定めるには，ｎを求めた後，式５により再計算することになる。
【００６０】
図１０（ｃ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝１で，公差ｈ＝０．５の場合である。公差ｈ＝０．５を実現するために加算器のビット数を加算器２個毎に１ビットづつ増加させている。公差が１／２の場合は，３番目の加算器Ａ２の出力側のマルチプレクサにおいて，選択キャリよりも加算器Ａ２の加算キャリの方が遅くなり，この事情は後段の加算器でも同様である。そこで，全体の計算時間Ｔｔを求めるに際し，端数Ｍｎが出る場合は加算器Ａｎ−１の遅延時間に基づいて計算し，その値はＭｎ−１・Ｔａ＋２Ｔｓである。幸いにして，キャリセレクト方式加算器においては遅延時間の累積は起こらない。即ち，一種の並列計算であるので，前段の計算で生じた遅延が後段の計算時間を積み増すことはない。
【００６１】
図１１（ｄ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝１で，公差ｈ＝２の場合である。公差ｈ＝２，即ち選択キャリの方が加算キャリよりも倍も遅いという事態は，本実施の形態の構成を採用する限り，余り起こらない。但し，キャリ選択信号ＣＳのファンアウトが大きく，長い配線が想定されるので，全く起こらないとも言い切れない。ここでは比較のために例示した。
【００６２】
図１１（ｅ）は，本発明の第２の実施の形態であって，初期値Ｍ０＝２で，公差ｈ＝１の場合である。上述の如く，全加算時間Ｔｔを最小化するための初期値Ｍ０の値は式１２で与えられ，公差ｈ＝１の場合Ｍ０＝１．５とするのが最適である。しかし，Ｍ０は整数を選ばなければならないので，初期値Ｍ０＝２とする設計を採用することもできる。図１０（ｂ）のＭ０＝１の場合と比べると，全加算時間Ｔｔは殆ど同じである。図１１（ｆ）や図１１（ｇ）でも同様のことが言える。表２では，全加算時間Ｔｔに関し，例えばｈ＝１の場合，理論上の最適値と最善の設計の値との差は１％以下であり，この様な設計の有効性を示している。
【００６３】
表２に，図１０，図１１で掲げた本発明の第２の実施の形態について，全加算時間Ｔｔを計算した値を列挙した。図１０（ａ）の従来例と比べると，６４ビット加算器で４割程度，１２８ビット加算器で５割程度，全加算時間Ｔｔを減らすことができる。勿論通常のＣＰＡと比べると格段に速い。全加算時間Ｔｔは最終段の１つ手前の加算器Ａｎ−１の加算キャリの遅延時間程度であり，より正確には，ｈ＝１の場合ＣＰＡの全加算時間との比はおよそ， Ｎ／（Ｍｎ−１−２）である。この値は６４ビット加算器で８倍，１２８ビット加算器で１０倍程度である。
【００６４】
【表２】
表２において，公差ｈが１／２の場合は，３番目の加算器Ａ２の出力側のマルチプレクサにおいて，選択キャリよりも加算器Ａ２の加算キャリの方が遅くなる。この事情は後段の加算器でも同様である。
【００６６】
回路量でみた場合，図１０（ａ）の従来例と比べると，加算器の総ビット数Ｎは同じであるが，キャリの選択に要するマルチプレクサの数を減らせることができる。具体的には，６４ビット加算器で４個程度，１２８ビット加算器で１５個程度減らせる。
【００６７】
以上示したように，本発明の第２の実施の形態によれば，本明細書で適応キャリセレクト方式と呼ぶ新しい方式を採用し，多ビット値の高速加算が達成され，併せて回路量の削減をすることができる。
【００６８】
（第３の実施の形態）
図１２は，本発明の第２の実施形態の適応キャリセレクト方式を，３２ビットブース乗算器（Ｂｏｏｔｈ Ｍｕｌｔｉｐｌｉｅｒ）に応用した第３の実施の形態の構成を示すブロック回路図である。図１２では，２次ブース乗算器のワレスツリー（Ｗａｌｌａｃｅ Ｔｒｅｅ）を，ＣＳＡ（Ｃａｒｒｙ Ｓａｖｅ Ａｄｄｅｒ）で構成している。Ｐ１６〜Ｐ０の１７個の値は，２次ブース乗算器の部分積であって，それぞれ３３ビットで構成される。３−２ＣＳＡ（１４８）は，３つの数値を２つにまとめることができるＣＳＡであり，これによって加算に要する数値の削減を行う。また，４−２ＣＳＡ（１４１，１４２，１４３，１４４，１４５，１４６，１４７）は，４つの数値を２つにまとめることができるＣＳＡであり，３−２ＣＳＡを継続接続して構成する。
【００６９】
通常の２次ブース乗算器のワレスツリーでは，最終段加算器の位置にはＡＣＳＡ（１４９）ではなく，ＣＰＡ（Ｃａｒｒｙ Ｐｒｏｐａｇａｔｉｏｎ Ａｄｄｅｒ）が用いられ，２つの数値の加算が行われる。このＣＰＡは最終的に残った２つの６４ビット値を加算するためのもので，６５ビット構成であり，唯一キャリの伝搬で大きな遅延が発生し，乗算器の高速化のネックとなっていた部分である。第３の実施形態は，適応キャリセレクト方式加算器（ＡＣＳＡ）をこのＣＰＡの替わりに採用したもので，３２ビット乗算器の高速化に著しい寄与をなしている。なお，２の補数表示により３２ビット値の先頭ビット（ＭＳＢ）を符号にした場合も同様である。
【００７０】
将来の６４ビット乗算器等を視野に入れた場合に，多ビット値の高速加算は必須の技術に成りつつあり，本発明の第３の実施の形態によるＡＣＳＡを採用した高速乗算器は，単なる構成要素の置き換えに留まらない効果を発揮する。例えば，６４ビット乗算器を２次のブース乗算器で構成した場合，上記ＡＣＳＡ（１４９）は，３２ビット乗算器の場合のおよそ２倍の多ビット値を取り扱うことになる。これを従来通りのＣＰＡで構成した場合，そのキャリの遅延時間は乗算器の高速化の大きな障害となるであろうし，６４ビット乗算器そのものの採用意義を失わせることにもなりかねない。
【００７１】
以上示したように，本発明の第３の実施の形態によれば，２次ブース乗算器のワレスツリーへの応用により，乗算器の高速化に著しく寄与することができる。
【００７２】
なお，上記説明した実施形態の加算器，乗算器は，単独ではもちろん，集積回路の一部として組み込まれてもその効果を発揮することはいうまでもない。
【００７３】
以上，添付図面を参照しながら本発明の加算器，乗算器，及びこれを用いた集積回路の好適な実施形態について説明したが，本発明はこれらの例に限定されない。いわゆる当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００７４】
【発明の効果】
本発明により，従来のキャリセレクト方式加算器を改良して，多ビット乗算器や暗号技術などにおける多ビットの加算に最適な，回路量を減らし，より高速とした加算器，乗算器の回路構成が提供できた。
【図面の簡単な説明】
【図１】図１は，本発明の第１の実施の形態によるキャリセレクト方式加算器の１ビット分の構成を示すブロック回路図である。
【図２】図２は，ＴＧ論理によるＸＯＲ論理回路である。
【図３】図３は，ＴＧ論理によるＸＯＲ論理回路である。
【図４】図４は，ＴＧ論理によるマルチプレクサである。
【図５】図５は，ＴＧ論理によるマルチプレクサである。
【図６】図６は，本発明の第１の実施の形態によるＲＣＳＡを採用した４ビットキャリセレクト方式加算器の構成図である。
【図７】図７は，本発明の第１の実施形態による４ビット加算器を採用した１６ビットキャリセレクト方式加算器の回路構成図である。
【図８】図８は，図７に示すキャリセレクト方式加算器を用いた１６ビット加算器の動作を説明するための，出力端子等の波形変化の形で遅延時間を表示したタイムチャートである。
【図９】図９は，本発明の第２の実施の形態による多ビット加算器の回路構成図である。
【図１０】図１０は，（ａ）従来の構成と，（ｂ），（ｃ）本発明の第２の実施の形態による多ビット加算器の具体的構成を例示した回路図である。
【図１１】図１１（ｄ）〜（ｇ）は，本発明の第２の実施の形態による多ビット加算器の具体的構成を例示した回路図である。
【図１２】図１２は，本発明の第３の実施の形態による３２ビットブース乗算器の一例を示す構成図である。
【符号の説明】
１００ ＲＣＳＡ
Ｐｋ 第１のデータ入力
Ｑｋ 第２のデータ入力
Ｃｉｎ１ 第１のキャリ入力
Ｃｉｎ２ 第２のキャリ入力
Ｃｓ キャリ選択入力
Ｃｏｕｔ キャリ出力
１０１ 第３のマルチプレクサ（ＭＰＸ３）
１０２ 第１のＸＯＲ素子（ＸＯＲ１）
１０３ 第２のＸＯＲ素子（ＸＯＲ２）
１０４ 第１のマルチプレクサ（ＭＰＸ１）
１０５ 第２のマルチプレクサ（ＭＰＸ２）
２０１ ＲＣＳＡ０
２０２ ＲＣＳＡ１
２０３ ＲＣＳＡ２
２０４ ＲＣＳＡ３
２０５ マルチプレクサ
Ｓ 加算値
Ｃｏｕｔ１，Ｃｏｕｔ２ 仮のキャリ出力
３０１ 通常の４ビット加算器
３０２ 加算器４ＲＣＳＡ１
３０３ 加算器４ＲＣＳＡ２
３０４ 加算器４ＲＣＳＡ３
３０５ Ｘｂｕｓ
３０６ Ｙｂｕｓ
３０７ Ｚｂｕｓ
Ｃ０ キャリ
Ａ０〜Ａｎ 加算器
４００ ４ビットキャリセレクト方式加算器
４０１，４０２ ４ビット加算器
４０３，４０４ マルチプレクサ
５００ １ビット分の回路
５０１，５０２ 全加算器
５０３ マルチプレクサ
１４１〜１４７ ４−２ＣＳＡ
１４８ ３−２ＣＳＡ
１４９ ＡＣＳＡ
Claims (8)
- 第１と第２の２つのデータ入力と，第１と第２の２つのキャリ入力と，キャリ選択入力とを入力とし，
前記第１と第２の２つのデータ入力のＸＯＲ出力を生成する第１のＸＯＲ素子と，
前記ＸＯＲ出力を選択信号として前記第１のキャリ入力と前記第１のデータ入力とのいずれかを選択する第１のマルチプレクサと，
前記第２のキャリ入力と前記第２のデータ入力とのいずれかを選択する第２のマルチプレクサと，
前記キャリ選択入力を選択信号として前記第１と第２の２つのキャリ入力のいずれかを選択する第３のマルチプレクサと，
前記第３のマルチプレクサの出力と前記ＸＯＲ出力とのＸＯＲ出力を生成する第２のＸＯＲ素子とを有し，
前記第１のマルチプレクサの出力を第１のキャリ出力とし，
前記第２のマルチプレクサの出力を第２のキャリ出力とし，
前記第３のマルチプレクサの出力を加算値としたことを特徴とする加算器。 - 請求項１に記載の加算器が複数段継続接続され，
前段の第１のキャリ出力を後段の第１のキャリ入力とし，
前段の第２のキャリ出力を後段の第２のキャリ入力とし，
前記複数の加算器のキャリ選択入力を全段で共通とし，
初段の加算器の真のキャリ入力を前記キャリ選択入力とし，第１のキャリ入力を第１の仮想キャリとし，第２のキャリ入力を第２の仮想キャリとし，
前記キャリ選択入力により最終段の加算器の第１と第２の２つのキャリ出力のいずれかを選択する第４のマルチプレクサを有し，
前記第４のマルチプレクサの出力をキャリ出力としたことを特徴とする加算器。 - 前記初段の加算器の前記第３のマルチプレクサを省き，前記初段の加算器の前記第３のマルチプレクサの出力の替わりに前記キャリ選択入力を用いることを特徴とする請求項２に記載の加算器。
- 請求項２または請求項３のうちのいずれか１項に記載の加算器を複数個継続接続し，前段のキャリ出力を後段のキャリ入力とする構成の加算器であって，
最終段の加算器を除き，各段の加算器の処理可能なビット数は，その１つ前段の加算器の処理可能なビット数と等しいか，または大きくしたことを特徴とする加算器。 - 初段の加算器を除き，各段の加算器の処理可能なビット数と，その１つ前段の加算器の処理可能なビット数との差が一定であることを特徴とする請求項４に記載の加算器。
- ツリー構造で構成されるブース乗算器であって，最終段の加算器に，請求項４または請求項５に記載の加算器を用いたことを特徴とするブース乗算器。
- 請求項１，２，３，４，または５のうちのいずれか１項に記載の加算器を含む集積回路。
- 請求項６に記載の乗算器を含む集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002246629A JP3540807B2 (ja) | 2002-08-27 | 2002-08-27 | 加算器，乗算器，及び集積回路 |
| US10/648,373 US7159004B2 (en) | 2002-08-27 | 2003-08-27 | Adder, multiplier and integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002246629A JP3540807B2 (ja) | 2002-08-27 | 2002-08-27 | 加算器，乗算器，及び集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004086561A JP2004086561A (ja) | 2004-03-18 |
| JP3540807B2 true JP3540807B2 (ja) | 2004-07-07 |
Family
ID=32054475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002246629A Expired - Fee Related JP3540807B2 (ja) | 2002-08-27 | 2002-08-27 | 加算器，乗算器，及び集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7159004B2 (ja) |
| JP (1) | JP3540807B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9626325B2 (en) * | 2000-10-06 | 2017-04-18 | Pact Xpp Technologies Ag | Array processor having a segmented bus system |
| KR100935858B1 (ko) * | 2007-12-05 | 2010-01-07 | 한국전자통신연구원 | 재구성 가능한 산술연산기 및 이를 구비한 고효율 프로세서 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3323607A1 (de) * | 1983-06-30 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Digitales rechenwerk |
| US4707800A (en) * | 1985-03-04 | 1987-11-17 | Raytheon Company | Adder/substractor for variable length numbers |
| US5027311A (en) * | 1989-10-31 | 1991-06-25 | Intel Corporation | Carry select multiplexer |
| US5337269A (en) | 1993-03-05 | 1994-08-09 | Cyrix Corporation | Carry skip adder with independent carry-in and carry skip paths |
| US5581497A (en) | 1994-10-17 | 1996-12-03 | Intel Corporation | Carry skip adder with enhanced grouping scheme |
| US5875123A (en) | 1995-04-18 | 1999-02-23 | International Business Machines Corporation | Carry-select adder with pre-counting of leading zero digits |
| US5898596A (en) | 1996-01-24 | 1999-04-27 | Synopsys, Inc. | Adder which employs both carry look-ahead and carry select techniques |
| JPH11143685A (ja) | 1997-06-24 | 1999-05-28 | Internatl Business Mach Corp <Ibm> | キャリー・スキップ・アダー |
-
2002
- 2002-08-27 JP JP2002246629A patent/JP3540807B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-27 US US10/648,373 patent/US7159004B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050076074A1 (en) | 2005-04-07 |
| US7159004B2 (en) | 2007-01-02 |
| JP2004086561A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ding et al. | High-speed ECC processor over NIST prime fields applied with Toom–Cook multiplication | |
| Saxena et al. | Analysis of low power, area-efficient and high speed fast adder | |
| Gudala et al. | Implementation of high speed and low power carry select adder with BEC | |
| CN110633068A (zh) | 行波进位加法器 | |
| US20050203983A1 (en) | Arithmetic circuit with balanced logic levels for low-power operation | |
| JP3540807B2 (ja) | 加算器，乗算器，及び集積回路 | |
| JPH09501528A (ja) | 高速算術演算装置のけた上げ先見加算器段の数を減少させる構造及び方法 | |
| Timarchi et al. | A unified addition structure for moduli set {2 n− 1, 2 n, 2 n+ 1} based on a novel RNS representation | |
| JP2700876B2 (ja) | 並列乗算器 | |
| Armand et al. | Low power design of binary signed digit residue number system adder | |
| US9405730B1 (en) | Systems and methods for a signed magnitude adder in one's complement logic | |
| JPH0467213B2 (ja) | ||
| JP4290203B2 (ja) | リダクションアレイの装置および方法 | |
| Gupta et al. | Design and Implementation of Area-Power Efficient Generic Modular Adder using Flagged Prefix Addition Approach | |
| Manjunatha et al. | Low Power VLSI Design for Power and Area Effective Utilisation of Carry Select Adder | |
| JP2002014804A (ja) | 三値ディジタル回路 | |
| Kamalakannnan et al. | Low power and reduced area carry select adder | |
| Thamizharasi | Design and implementation of efficient carry select adder using novel logic algorithm | |
| KR970001370B1 (ko) | 54비트 곱셈기 | |
| Veeramachaneni | Design of efficient VLSI arithmetic circuits | |
| Rao et al. | An area efficient Q-format multiplier with high performance for digital processing applications | |
| Aathilakshmi et al. | FPGA implementation of energy efficient Vedic multiplier using CSA architecture | |
| Chen et al. | Enhancing parallel-prefix structures using carry-save notation | |
| Meruguboina | Efficient Design of Carry Select Adder Using Domino Manchester Carry Chain | |
| Jose et al. | Redundant binary partial product generators for compact accumulation in Booth multipliers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040206 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |