JP3540802B2 - 命令生成方法、命令生成方法及び情報処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、並列実行可能な複数の処理を指定するＬＩＷ命令又はＶＬＩＷ命令に基づいて、複数の演算回路で処理を並列実行する情報処理装置に関する。
【０００２】
【従来の技術】
近年、ＬＩＷ（Long Instruction Word）型や、ＶＬＩＷ（Very LongInstruction Word）型など、並列実行可能な複数の処理の指定を、静的に命令コード中に記述しておき、実行時に、複数の演算回路を用いて、指定された処理を並列実行する情報処理装置が多用されるようになっている。このような情報処理装置における従来の動作について、以下に簡単に説明する。
【０００３】
図７は、従来のＬＩＷ型情報処理装置の構成の一例を示すブロック図である。同図に示される情報処理装置は、割り込み制御部１、命令メモリ２、命令解読部３、レジスタ部４、演算回路Ａ５、演算回路Ｂ６を備える。
割り込み制御部１は、割り込み信号入力線１００を通じて送られる外部からの割り込み信号を受け付けて情報処理装置に対する割り込み制御を行う。
【０００４】
命令解読部３は、命令メモリ２に格納されている命令コード（以下「ＬＩＷ命令」と呼ぶ）を解読し、解読した結果に従って演算回路Ａ５、演算回路Ｂ６の制御及びレジスタ部４のリード・ライトの制御を行う。
レジスタ部４は、複数のレジスタから構成され、命令解読部３に従い、データデータバス１０３を通じて演算回路Ａ５及び演算回路Ｂ６にデータを伝える。
【０００５】
演算回路Ａ５及び演算回路Ｂ６は、データバス１０３から送られてきたデータに基づいて、演算を実行する。演算結果は、データバス１０５を通じてレジスタ部４に書き戻される。
演算回路Ａ５と、演算回路Ｂ６の入力側には、レジスタ部４から読み出されたデータをラッチするパイプラインラッチ２０１、２０２がそれぞれ備えられており、また、演算回路Ａ５と、演算回路Ｂ６との間には、演算回路Ａ５での演算結果を用いて演算回路Ｂ６が演算を実行できるように、演算結果をバイパスして伝える信号線１０４が備えられている。パイプラインラッチ２０２に、レジスタ部４からのデータと、演算回路Ａ５の演算結果とのどちらがラッチされるかは、セレクタ２０３にて制御される。セレクタ２０３の選択は、命令解読部３の解読結果に基づいて制御されるように構成されている。
【０００６】
以上のように構成された情報処理装置について、以下その動作を説明する。
図８は、演算回路Ａ５、演算回路Ｂ６で実行されるＬＩＷ命令の一例を示す。このＬＩＷ命令は上から順番に実行され、横一列の命令は前記二つの演算回路で並列して実行される。
add, sub, mul, nopはそれぞれの演算回路で実行される命令の演算種類である。なお、nopは演算回路において何も実行されないことを示す。
【０００７】
%g0〜%g7はレジスタ部４に備えられているレジスタ名を示す。また、%pは演算回路Ａ５の演算結果が信号線１０４を介してパイプラインラッチ２０２に供給されることを示している。即ち、このＬＩＷ命令において、例えば演算回路Ａ５にて実行される"add %g0,%g1,%p"という記述は、レジスタ%g0の値と、レジスタ%g1の値とを加算し、演算結果をバイパスしてパイプラインラッチ２０２に供給する処理を表す。ここで、前記記述における第１の記述子であるaddは、処理の種類を示すコード（以下「オペコード」と呼ぶ）であり、第２、第３の記述子である%g0及び%g1は、演算のソースレジスタを示し、第４の記述子%pは演算の結果を格納するディスティネーションレジスタを示している。この記述子の並びによる意味付けは他の命令においても同様であるものとする。
【０００８】
なお、以下の説明のために、前記第１〜第４の記述子からなる記述を「命令」と称することとし、addから始まる命令をadd命令、subから始まる命令をsub命令、mulから始まる命令をmul命令、nopをnop命令と呼ぶこととする。ただし、nop命令は演算が行われないことを示す命令であるので、ソースレジスタもディスティネーションレジスタも存在しない。
【０００９】
図９は、図８に示されるＬＩＷ命令を実行する際に各々のパイプラインサイクルで実行される処理を示すタイムチャートである。
同図のサイクル１では、命令解読部３において、add命令、nop命令が解読される。このサイクルにおいて、add命令はレジスタ部４より%g0,%g1のレジスタのデータを読み出す。またnop命令はレジスタの読み出しを行わない。
【００１０】
サイクル２では、サイクル１でデータバス１０３を通じて伝えられたデータをパイプラインラッチ２０１、２０２にラッチし演算回路Ａ５、及び演算回路Ｂ６において演算を行う。この例においては、演算回路Ａ５においてはadd命令が実行されるが、演算回路Ｂ６では実行すべき演算が存在しない。
また、サイクル２においては、次の命令であるsub命令、mul命令の解読も行われる。図８に示されるようにmul命令のソースレジスタは%pであるので、セレクタ２０３の制御によりバイパス用の信号線１０４を通じて供給された演算回路Ａ５の演算結果がパイプラインラッチ２０２にラッチされる。
【００１１】
サイクル３では、sub命令、mul命令が演算回路Ａ５及び演算回路Ｂ６で実行される。サイクル４は、sub命令の演算結果をレジスタ部４のレジスタ%g7に実際に書き戻す。
以上のようなＬＩＷ命令の実行中に、割り込みが発生した場合の処理について以下に説明する。
【００１２】
割り込み発生時には、割り込みとともに通常のプログラムの実行を一旦停止させ、割り込みの種類に対応した所定の割り込みルーチンの実行を行う。この際、割り込み終了時に、割り込みが発生した時点からの実行再開を可能とするために、割り込みが発生した時点のプロセッサの状態（以下「コンテキスト」と呼ぶ）を退避する必要がある。一般的には、ＰＣやプロセッサの状態を示すプロセッサステータスレジスタ（以下「ＰＳＲ」と略称する）を割り込み処理により更新されない格納場所に退避し、割り込み処理終了後にこれらを元の状態に戻すという処理が必要となる。
【００１３】
さらに、割り込み処理においてレジスタを用いた演算を行う場合には、割り込み処理において使用されるレジスタについても退避を行う必要が生じる。
ここで、図９のようなパイプライン処理において、例えばサイクル１において割り込みが発生したとする。前述のとおり、サイクル１においては、add命令、nop命令が命令解読部３において解読されている段階であり、演算回路上では、両命令はまだ実行されていない状態にある。従って、これらの命令は割り込みルーチンの終了後に再度命令解読部３にて解読され、演算回路Ａ５及び演算回路Ｂ６において実行されることになる。
【００１４】
一方、サイクル２において割り込みが発生したとすると、sub命令、mul命令については、割り込みルーチン終了後再度命令解読部３により解読を行い、演算回路Ａ５及び演算回路Ｂ６にて演算処理を行えばよいが、サイクル１にて解読の行われたadd命令については、割り込みルーチン終了後に再度演算処理は行われないため、命令の演算結果を退避しておく必要が生じる。これは、add命令の演算結果を退避しておかないと、割り込みルーチン終了後にmul命令を実行するときにソースレジスタの値が消失してしまうからである。このような場合に対処するため、図７の情報処理装置においてはパイプラインラッチ２０２を二重化し、割り込み発生時に切り替えて使用できるように構成してある。
【００１５】
また、割り込み発生時の退避処理のオーバーヘッドを削減し、かつ退避に必要な資源の増大を抑制するため、特に演算装置が一つしかない情報処理装置において、割り込みマスクを使用する方法が用いられている。この方法では、命令メモリ２に格納されるＬＩＷ命令の中に、割り込みマスクの設定及び解除を行う命令を記述しておくことにより、資源の退避が不要な状況でのみ割り込みを受け付けるように制御する。このような方法を用いた、ＬＩＷ型情報処理装置の構成の一例を図１０に示す。
【００１６】
同図の情報処理装置の構成は図７に示したものとほとんど同一であるが、パイプラインラッチ２０２が二重化されていない点、データバス１０３から信号線１０６を介して、割り込み制御部１に備えられた制御レジスタ１１に割り込み制御信号が送られている点が異なっている。
即ち、命令解読部３において、割り込みマスクの設定命令が解読されると、割り込み制御部１に備えられている制御レジスタ１１に割り込みマスクを設定する旨の指示がなされ、制御レジスタ１１のマスクビットがオンとなる。その後、命令解読部３において割り込みマスク解除の命令が解読されると前記制御レジスタ１１のマスクビットがオフとなり、割り込みマスクが解除される。
【００１７】
以上のような制御を行うことにより、ＰＳＲ及びパイプラインラッチの内容等の退避に必要な資源の増大を伴うことなく、割り込みに対処することが可能である。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記従来の技術において、割り込み発生時に必要な情報を退避する方法を使用すると、前述の如く、並列実行可能な演算回路が増加するに従って、切り換えを行うためのパイプラインラッチも増加させる必要があり、パイプラインラッチ等の情報の退避に必要な資源の量が膨大になるという問題点が生じる。一方、資源の増大を防止するために割り込みマスクを利用する方法は、ＬＩＷ型やＶＬＩＷ型の情報処理装置においてパイプライン処理のサイクル単位で割り込みマスクの制御を行うとすると、頻繁に割り込みマスクの設定命令、解除命令を実行しなければならず、命令量が増大するため命令メモリ２のサイズを大きくしなければならなくなる他、割り込みマスクの制御命令実行のためのオーバーヘッドも無視できず、演算処理の実行速度に悪影響を与える場合があるという問題点を有していた。
【００１９】
本発明は上記の問題点に鑑み、資源の増加を伴うことなく、また、実行速度に影響を与えることなく、サイクル単位の割り込みマスク制御を行うことが可能な情報処理装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明は判断手段と生成手段とからなる第一の情報処理装置における命令列生成方法であって、前記判断手段は、命令列を実行する第二の情報処理装置の処理内容に基いて、割り込みマスクを要するか判断し、前記生成手段は、割り込みマスクを要する命令が所定期間以上に連続する場合に、所定期間以内の割り込みマスクを要する命令列と、割り込みマスクを要しない命令からなる命令列を生成することを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は、本実施の形態の情報処理装置の構成を示すブロック図である。同図の情報処理装置は、割り込み制御部１、命令メモリ２、命令解読部３、レジスタ部４、演算回路Ａ５、演算回路Ｂ６、ＡＮＤ回路７を備える。演算回路Ａ５、演算回路Ｂ６には、それぞれパイプラインラッチ２０１、２０２が接続されており、パイプラインラッチ２０２にはセレクタ２０３が接続されている。
【００２２】
また、図中の１００は、外部からの割り込み信号が入力される割り込み信号入力線、１０１は、命令解読部３が出力するマスク信号を伝える信号線、１０２は命令解読部３の解読結果をレジスタ部４に送る信号線、１０３、１０５はデータバス、１０４は、演算回路Ａ５の演算結果を演算回路Ｂ６に接続されているパイプラインラッチ２０２に送るための信号線である。
【００２３】
割り込み制御部１は、ＡＮＤ回路７の出力に基づいて情報処理装置に対する割り込み制御を行う。具体的には、ＡＮＤ回路７の出力信号がオンの時に情報処理装置に対する割り込み信号が発生したと検知する。即ち、割り込み信号入力線１００を通じて送られる割り込み信号がオンとなっても、信号線１０１を通じて送られる命令解読部３からのマスク信号がオンとなっていれば情報処理装置に対する割り込み要求を受け付けないことになる。
【００２４】
命令解読部３は、命令メモリ２に格納されているＬＩＷ命令を解読し、解読した結果を信号線１０２を通じてレジスタ部４に送るほか、解読された命令の内容に基づいて、割り込みマスクを行う旨を指示するマスク信号を、信号線１０１を通じてＡＮＤ回路７に送る。同図の命令解読部３は、割り込みマスクを行う場合にマスク信号をオンとするように構成されている。
【００２５】
レジスタ部４は、複数のレジスタから構成され、信号線１０２を通じて送られてきた命令解読情報に従い、データバス１０３を通じて、演算回路Ａ５及び演算回路Ｂ６にデータを伝える。
演算回路Ａ５及び演算回路Ｂ６は、データバス１０３、信号線１０４を通じて送られてきたデータに基づいて、演算を実行し、演算結果をデータバス１０５を通じてレジスタ部４に書き戻す。演算回路Ａ５と、演算回路Ｂ６の入力側には、レジスタ部４から読み出されたデータをラッチするパイプラインラッチ２０１、２０２がそれぞれ備えられている。また、演算回路Ａ５、演算回路Ｂ６との間には、演算回路Ａ５での演算結果を用いて演算回路Ｂ６が演算を実行できるように、演算結果をバイパスして伝える信号線１０４が備えられている。パイプラインラッチ２０２に、レジスタ部４からのデータと、演算回路Ａ５の演算結果とのどちらがラッチされるかは、セレクタ２０３にて制御されるように構成されている。セレクタ２０３の選択は、命令解読部３の解読結果に基づいて行われる。
【００２６】
以上のように構成された情報処理装置について、以下その動作を説明する。
図８に示すようなＬＩＷ命令を実行する場合に、図２に示すようにＬＩＷ命令に割り込みマスクを行うか否かを示す１ビットの指示ビットを加えておく。例えば、ＬＩＷ命令ごとの指示ビットとして、当該命令の実行時に割り込みマスクを行う必要がある場合には、指示ビットを「１」としておき、割り込みを許容する命令であれば、指示ビットを「０」としておいて、命令アセンブラにより指示ビットを含む機械語プログラムに変換する。
【００２７】
そして、実行時に命令解読部３において命令の解読を行う際、即ち、各々のＬＩＷ命令のDECODEフェーズにおいて、前記指示ビットが「１」であれば、信号線１０１に出力するマスク信号をオンとし、指示ビットが「０」であれば、前記マスク信号をオフとする。
ここで、指示ビットの設定についてより具体的に説明すると、例えば、演算回路Ａ５の演算結果を演算回路Ｂ６で使用するためにバイパスを行う場合、即ち命令シーケンスにおいてディスティネーションレジスタとして%pが指定されている場合に指示ビットを「１」とし、以後、バイパスされたデータを用いた演算回路Ｂ６における演算が終了するまで、制御ビットを「１」としておき、演算回路Ｂ６における当該演算が終了すると指示ビットを「０」とするようにプログラミングの段階で考慮してＬＩＷ命令を作成する。指示ビットの設定は任意の位置に行うことが可能であり、バイパスによる演算の実行時以外に割り込みマスクを行うこともできる。
【００２８】
以上のような処理を行うことにより、例えば無制限に割り込みを認める場合において、演算回路の増加に伴いバイパス用パイプラインラッチを増加させることによる情報退避用資源の増大を抑制することができるとともに、割り込み制御命令をＬＩＷ命令中に記述することによる命令メモリ２のサイズの膨張を防ぐことができ、かつ、パイプラインサイクルごとの細かい処理単位における割り込み制御が可能となる。
（実施の形態２）
図３は、本発明の第２の実施の形態における情報処理装置の構成を示すブロック図である。
【００２９】
同図の情報処理装置の構成は、実施の形態１で説明したものとほぼ同一であるが、命令解読部３に中に、判定部３１が備えられているところが異なっている。以下、異なっている部分を中心にして説明を行う。
実施の形態１においては、ＬＩＷ命令の中に指示ビットを記述したが、本実施の形態では指示ビットは設けない。代わりに判定部３１において、例えば、信号線１０４を用いたバイパス処理を行うか否かを判定し、判定結果に基づいて、割り込みマスクを行うか否かを指示するマスク信号を信号線１０１に出力する。
【００３０】
例えば図８に示すようなＬＩＷ命令であれば、ディスティネーションレジスタとして、%pが指定されたことが判定部３１において検出された場合に、信号線１０１に出力するマスク信号をオンとし、その後、バイパスされたデータを用いた演算の終了まで割り込みマスクを行う。
なお、判定部３１による判定の基準としては、上記のようにディスティネーションレジスタの指定を参照して、バイパス処理を行うか否かにより判定を行う他にも、オペコードの種類により判定しても良いし、また、オペコードとオペランドとを複合して判定に用いることも可能である。
【００３１】
以上のような構成をとることにより、命令ごとに指示ビットの設定を行うことなく、パイプラインサイクルごとに割り込み制御を行うことが可能となる。
（実施の形態３）
図４は、本発明の第３の実施の形態における情報処理装置の構成を示すブロック図である。
【００３２】
同図の情報処理装置の構成は、実施の形態２で説明したものとほぼ同一であるが、制御レジスタ８及びＡＮＤ回路９が設けられている点と、データバス１０３から制御レジスタ８に制御信号を出力する信号線１０６が備えられているところが異なっている。以下、異なっている部分を中心にして説明を行う。
実施の形態２において、判定部３１による判定の結果に基づいて制御信号を出力する方法を用いたが、処理の内容によっては、同種の処理であっても、割り込みマスクを行うべき場合と、行わなくてもよい場合とが混在するものが有り得る。例えば、バイパスを用いた演算であっても必ずしも割り込みマスクを行う必要がない場合も考えられることから、本実施の形態の情報処理装置では、そのような場合に割り込みマスクを行わない旨の指定を行う命令の使用を可能としている。即ち、制御レジスタ８を設置し、命令解読部３において、判定部３１の出力するマスク信号を無効とする旨の指示を行う命令が検出された場合は、前記制御レジスタ８に含まれる制御ビット８ａに「０」を設定する。そしてＡＮＤ回路９の出力をＡＮＤ回路７への入力とすることにより、判定部３１の判定に関係なく割り込みマスクを禁止することが可能となる。以後、マスク信号の無効を解除する命令が検出され、前記制御ビット８ａに「１」が設定されると、再び判定部３１の判定により割り込みマスクの制御が行われるようになる。
【００３３】
以上のような処理を行うことにより、例えば、通常の状態であれば割り込みマスクを行うべき命令であるが、処理内容の全体から判断した場合に割り込みマスクを行う必要がないというような場合にも対処することが可能となる。
（実施の形態４）
本実施の形態の情報処理装置の処理内容は、実施の形態１〜実施の形態３において既に説明した情報処理装置の構成の何れにおいても適用可能な内容である。即ち、本実施の形態の情報処理装置においては、情報処理装置に備えられた命令アセンブラにより、割り込みマスクが連続して所定の期間に渡って行われるであろうことが検知された場合に、割り込みを許容するための命令を自動的に挿入することにより、ＬＩＷ命令から生成される機械語プログラムに修正を加える。
【００３４】
以下、本実施の形態の情報処理装置に備えられる命令アセンブラの処理内容について説明する。
図５は、本実施の形態の情報処理装置に備えられる命令アセンブラの処理内容を示すフロ−チャ−トである。
まず、命令アセンブラは割り込みマスクが行われる期間を計測するためのカウンタをリセットし（Ｓ５０１）、ＬＩＷ命令を読む（Ｓ５０２）。ここで、全てのＬＩＷ命令について処理を終了していれば命令アセンブラの処理を終了する（Ｓ５０３：Ｙｅｓ）。終了していなければ命令アセンブラは、読み取ったＬＩＷ命令が、割り込みマスクを必要とする命令か否かを判定し（Ｓ５０４）、割り込みマスクを必要としない命令であればステップＳ５０１へと戻る。割り込みマスクが必要な命令であれば、カウンタの値に１を加算する（Ｓ５０５）。割り込みマスクが必要であるか否かの判定は、機械語プログラムへの変換後、情報処理装置において処理を実行する際の命令解読回路３の処理内容に基づいて行う。
【００３５】
ステップＳ５０５でカウンタの値の加算を行った後、カウンタの値が所定の値を超えたか否かを判定し（Ｓ５０６）、所定の値を超えていない場合は、次の命令を読むべくステップＳ５０２へと戻るが、所定の値を超えている場合は、割り込みマスクを許容する命令を挿入する（Ｓ５０７）。具体的には割り込みマスクが行われないような形でnop命令を挿入する。
【００３６】
以上のような処理を行う命令アセンブラについて、以下、その動作を具体例を用いて説明する。
図６（ａ）のようなＬＩＷ命令を本実施の形態の命令アセンブラを用いて機械語プログラムに変換する場合に、以下のような条件で変換を行うものとする。即ち、ＬＩＷ命令に含まれる中の少なくとも一つの処理で、演算結果のバイパスを行う処理（ディスティネーションレジスタとして%pが指定されている場合）に、割り込みマスクが必要な命令であると判定してカウンタの加算を行い、カウンタの値が３を超えるとnop命令を挿入するものとする。
【００３７】
この場合、図６（ａ）のＬＩＷ命令から出力される機械語プログラムの処理内容は図６（ｂ）に示すようなものとなる。即ち、行（ｄ）のＬＩＷ命令を読み取った際に、カウンタの値が３を超えるので、図６（ｂ）の行（ｄ’）と行（ｄ”）とに示されるような形でnop命令の挿入が行われる。
以上のような処理を行うことにより、例えば、機器の制御のための命令を実行する場合等、どうしても割り込みを行う必要があるような処理が、長時間の割り込みマスクのために実行できないという事態の発生を回避することができる。
【００３８】
なお、本実施の形態の説明では、演算回路が二つであるＬＩＷ型の情報処理装置への適用例について説明したが、演算回路がさらに増加したＶＬＩＷ型の装置においても同様の適用が可能である。
また、本実施の形態では二つのＡＮＤ回路を用いて割り込みマスクの制御を実現したが、割り込みマスク制御の方法はこれに限定されるものではない。
【００３９】
【発明の効果】
以上の説明から明らかなように、本発明は判断手段と生成手段とからなる第一の情報処理装置における命令列生成方法であって、前記判断手段は、命令列を実行する第二の情報処理装置の処理内容に基いて、割り込みマスクを要するか判断し、前記生成手段は、割り込みマスクを要する命令が所定期間以上に連続する場合に、所定期間以内の割り込みマスクを要する命令列と、割り込みマスクを要しない命令からなる命令列を生成することを特徴とする。
【００４０】
これにより、長いサイクルに渡って割り込みマスクが行われないようにするという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態で用いられるＬＩＷ命令の一例を示す図である。
【図３】本発明の第２の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図４】本発明の第３の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図５】本発明の第４の実施の形態に係る情報処理装置に備えられる命令アセンブラの処理内容を示すフロ−チャ−トである。
【図６】（ａ） 本発明の第４の実施の形態で用いられる命令アセンブラに入力されるＬＩＷ命令の一例を示す図である。
（ｂ） 図６（ａ）に示されるＬＩＷ命令を、第４の実施の形態の命令アセンブラにより処理した場合に出力される機械語プログラムの処理内容の一例を示す図である。
【図７】従来の情報処理装置において、パイプラインラッチを二重化した場合の構成を示すブロック図である。
【図８】ＬＩＷ命令の一例を示す図である。
【図９】図８に示されるＬＩＷ命令を実行した場合に、それぞれのパイプラインサイクルで実行される命令を示すタイムチャートである。
【図１０】従来の情報処理装置において、制御レジスタを使用する場合の構成を示すブロック図である。
【符号の説明】
１ 割り込み制御部
２ 命令メモリ
３ 命令解読部
３１ 判定部
４ レジスタ部
５ 演算回路Ａ
６ 演算回路Ｂ
７ ＡＮＤ回路
８ 制御レジスタ
８ａ 制御ビット
９ ＡＮＤ回路
１００ 割り込み信号入力線
１０１〜１０２ 信号線
１０３、１０５ データバス
１０４、１０６ 信号線
２０１〜２０２ パイプラインラッチ
２０３ セレクタ

Claims (4)

1. 判断手段と生成手段とからなる第一の情報処理装置における命令列生成方法であって、
   前記判断手段は、命令列を実行する第二の情報処理装置の処理内容に基いて、割り込みマスクを要するか判断し、
   前記生成手段は、割り込みマスクを要する命令が所定期間以上に連続する場合に、所定期間以内の割り込みマスクを要する命令列と、割り込みマスクを要しない命令からなる命令列を生成する命令列生成方法。
2. 連続して割り込みマスクされるサイクル数を計測し、前記サイクル数を所定の値と比較し、前記比較の結果に基いて命令列を生成する請求項１に記載の命令列生成方法。
3. 判断手段と生成手段とからなる第一の情報処理装置であって、
   前記判断手段は、命令列を実行する第二の情報処理装置の処理内容に基いて、割り込みマスクを要するか判断し、
   前記生成手段は、割り込みマスクを必要とする命令が所定期間以上に連続する場合に、所定期間以内の割り込みマスクを要する命令列と、割り込みマスクを要しない命令からなる命令列を生成する情報処理装置。
4. 請求項１記載の第一の情報処理装置における命令列生成方法を用いて命令列を生成する生成ステップと、第二の情報処理装置の実行手段が前記ステップによって生成された命令列を実行する実行ステップとからなる方法。

Images