JP3540639B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP3540639B2
JP3540639B2 JP36414698A JP36414698A JP3540639B2 JP 3540639 B2 JP3540639 B2 JP 3540639B2 JP 36414698 A JP36414698 A JP 36414698A JP 36414698 A JP36414698 A JP 36414698A JP 3540639 B2 JP3540639 B2 JP 3540639B2
Authority
JP
Japan
Prior art keywords
electrode
layer
reference signal
pixel
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36414698A
Other languages
Japanese (ja)
Other versions
JP2000187240A (en
Inventor
康伸 田草
恵一 田中
晃継 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP36414698A priority Critical patent/JP3540639B2/en
Publication of JP2000187240A publication Critical patent/JP2000187240A/en
Application granted granted Critical
Publication of JP3540639B2 publication Critical patent/JP3540639B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等のスイッチング素子を備えた液晶表示装置の電極の構造に関する。
【0002】
【従来の技術】
アクティブマトリクス型液晶表示装置は、液晶層に電圧を印加するための複数の画素電極がマトリクス状に形成されている。この画素電極を選択的に駆動するために、スイッチング素子がアクティブマトリクス基板に形成されて画素電極に接続されている。
【0003】
特開平7−128687号公報には、図6に示すように、マトリクス状に設けられたスイッチング素子1と、該スイッチング素子1のゲート電極を各列毎に接続する走査線3と、該スイッチング素子のドレイン電極と接続された画素電極8と、該スイッチング素子1のソース電極を各列毎に接続する基準信号線6と、走査線3またはゲート電極または基準信号線6を絶縁保護するゲート絶縁膜を有する画素基板22画素電極8の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線24を有する対向基板23該対向基板23と画素基板22の間に封入された液晶層21とからなる、液晶表示装置が開示されている。
【0004】
このような構造の液晶表示装置は、同一の基板上で、走査線3と基準信号線6が交差することが無いため、短絡や断線が発生しにくい特長を有しており、製造工程で使用する生産設備の投資金額を大幅に圧縮することができる。しかし、ゲート電極の不良率を1桁%以下に抑えなければならないために、アルミニウムや、タンタルを走査線材料に用いる場合は、これらの金属陽極酸化をおこない、2層ゲート絶縁膜構造を行うことにより歩留向上を図ることを行っていた。
【0005】
【発明が解決しようとする課題】
しかしながら、特開平7−128687号公報に記載されている構造では、スイッチング素子から電流が出力される第3の端子をN型半導体基板で共通にするか、または透明基板上に共通電極として配列するために、透過型液晶表示装置の開口率を低下させるか、もしくは共通電極を具備しているため開口率が低下する問題点があった。
【0006】
本発明は、マトリクス状に設けられたスイッチング素子1と、該スイッチング素子1のゲート電極2を各列毎に接続する走査線3と、該スイッチング素子1のドレイン電極7と接続された画素電極8と、該スイッチング素子1のソース電極4を各列毎に接続する基準信号線6と、該走査線3または該ゲート電極2または該基準信号線6を絶縁保護するゲート絶縁膜9を有する画素基板と、該画素電極8の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、配線のロスをなくしスイッチング素子1を突出させずに開口率の高い液晶表示装置を実現することを目的とする。
【0007】
【課題を解決するための手段】
本発明の請求項1記載の液晶表示装置は、マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、該画素電極の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、該走査線および該ゲート電極が一直線で交互に接続されかつ該ゲート電極は該走査線の幅より小さく、該ゲート電極への電圧印加によって、該ドレイン電極と該ソース電極との間を電流が該ゲート電極の幅方向に流れることを特徴とする。
【0008】
本発明の請求項2記載の液晶表示装置は、マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、該画素電極の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、該基準信号線は、該走査線と同一の材料からなる第1層と、該画素電極と同一の材料からなる第2層との2層以上の構造であり、該第2層の該走査線側の一部と該第1層には該ゲート絶縁膜の段差部が介在し、該第2層の該走査線側は、該ゲート絶縁膜の該段差部を覆って、該第1層の該走査線側の端と該走査線との平面の間まで延在し、該第1層と該第2層とは、該第1層の中央側で上下コンタクトがとられていることを特徴とする。
【0009】
本発明の請求項3記載の液晶表示装置は、マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、該基準信号線は、該走査線と同一の材料からなる第1層と、該画素電極と同一の材料からなる第2層との2層以上の構造であり、該走査線に対して該第1層の反対側は該ゲート絶縁膜の段差部で覆われ、該走査線に対して該第2層の反対側は、該第1層よりも該第1層の平面の中側にあり、該ゲート絶縁膜の該段差部の端部とほぼ一致することを特徴とする。
【0010】
本発明の請求項4記載の液晶表示装置は、該画基板上に複数の基準信号線を接続する連結線を備えたことを特徴とする。
【0011】
本発明の請求項5記載の液晶表示装置は、該画素電極の一方方向に対応する走査線が隣接し、かつ該対応走査線に対して、上記方向と同一方向に対応する基準信号線が隣接することを特徴とする。本発明の請求項6記載の液晶表示装置は、該ゲート絶縁膜が陽極酸化膜を含まない単層からなることを特徴とする。
【0012】
以下、上記構成による作用を説明する。本発明の請求項1記載のアクティブマトリクス型液晶表示装置においては、走査線ライン上のゲート電極にくびれを設けることにより、ゲート電極を走査線より細くして液晶表示装置の開口率を向上させることができる。
【0013】
また、本発明の請求項2または請求項3記載のアクティブマトリクス型液晶表示装置においては、基準信号線の線幅を走査線の線幅より小さくし開口率を向上できる。また、基準信号線幅を走査線幅より小さくしても、断線不良を生じることが少なく、配線幅を小さくしても抵抗値が小さくできるため開口率を向上することができる。本発明の請求項4記載の液晶表示装置は、画素基板上に複数の基準信号線を接続する連結線を設けることにより、基準信号線の引回し部分を含めた全体の抵抗値を小さくした状態で配線幅を縮小し開口率を向上させる。
【0014】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。
(実施の形態1)本発明の液晶表示装置のスイッチング素子1周辺の構造を図1および図2に示す。尚、図2は図1のA−A’断面を示す。マトリクス状に設けられたアモルファスシリコン半導体などの3端子のスイッチング素子1、該スイッチング素子1のN型微結晶シリコンからなるゲート電極2に対し、各列毎のゲート電極2の間をつなぐ走査線3が配置されている。該スイッチング素子1の各列毎の別の端子であるN型微結晶シリコンからなるソース電極4にITOからなる接続線5を介して基準信号線6が接続され、該スイッチング素子1には各々の別の端子であるドレイン電極7に180nm厚のITOからなる画素電極8が画素電極の最短延長線8aを介して接続されている。
【0015】
走査線3と基準信号線6は、同一材料でタンタル系やアルミニウム系の金属材料が通常用いられるが、これに限るものではない。本発明の実施の形態1では、TaN/Ta/TaNの3層構造にて試作を行い、各層の厚みを各々60nm/260nm/40nmとした。
【0016】
本実施の形態1では、ゲート電極2の上に窒化シリコン膜を厚さ200nmの単層からなるゲート絶縁膜9を介して、アモルファスシリコン半導体層10を形成した。ゲート絶縁膜9として従来の液晶表示装置と異なり、Ta膜の上に陽極酸化膜を形成しないことが望ましいことが判った。
【0017】
その理由は下記(1) (3) に示す通りである。(1) プロセスを簡素化できる。(2) 本構造では断線等の不良が殆ど発生しないために陽極酸化膜を必要としない。(3) 陽極酸化膜の約半分の厚さを電極層として活用できるため配線抵抗の低抵抗化が可能となる。電極層として活用しない場合は、配線の線幅を更に小さくできるために、液晶表示装置の開口率を更に上げることが可能となる。また、このような構造の液晶表示装置を実現するためには、走査線3の側壁部分のテーパ角が10°〜30°となるなだらかな形状を形成し上部に積層する膜のステップカバレッジが充分に行われるように配慮しておく必要がある。
【0018】
また、プロセスを更に短縮する目的で、図2に示すようにゲート絶縁膜9とアモルファスシリコンからなる半導体層10とソース電極4およびドレイン電極7を形成するN型微結晶シリコンの3層の外形パターンを1回のプロセスで一気に形成することができる。さらに、上層のITOからなるパターンをマスクにしてソース電極4とドレイン電極7の分離を行うこともできる。また、図2には、ゲート電極2と走査線3のセンターが同一の直線上に配置した実施の形態1を示しているが、ゲート電極2の幅が走査線3の幅より小さい条件を満足すれば、本目的は達成できるために、必ずしもそれぞれのセンターが同一の直線上になるようパターンの配置を行う必要はない。
【0019】
このようにして、マトリクス状に設けられたスイッチング素子1と、スイッチング素子1のゲート電極2を各列毎に接続する走査線3と、スイッチング素子1のドレイン電極7と接続された画素電極8とスイッチング素子1のソース電極4を各列毎に接続する基準信号線6と、走査線3または該ゲート電極2または該基準信号線6を絶縁保護するゲート絶縁膜9を有する画素基板と、該画素電極8の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置を、15インチ型XGA表示装置として試作した。
【0020】
その結果、画素基板の歩留として90%以上が得られ、この結果から推定される見積原価は、従来型のアクティブマトリクス基板に対し30〜40%程度の大幅なコスト低減を図ることが可能となる見通が得られた。上記試作品では、ゲート電極2の長さを10μm、幅を9μm、走査線3の幅を15μm、基準信号線6の幅を15μm、基準信号線6と走査線3の間のギャップを15μmした。さらに開口率を向上させるためには、比抵抗の低い銅系の配線材料を用いることにより、配線幅をさらに小さくすることができた。この場合、特に基準信号線6と走査線3の間のギャップを15μm以下にすることができる。上記のように、走査線3上のゲート電極2をくびらせて異なった幅として、ゲート電極2を走査線3より細くすることにより、配線部分から生じる光学的なロスをなくして開口率を向上させた液晶表示装置を実現できた。
【0021】
前述したように、ゲート絶縁膜9として従来の液晶表示装置と異なり、陽極酸化膜を形成しないことが開口率向上の点で望ましいが、ゲート絶縁膜の一部に陽極酸化膜があってもよい。尚、本実施形態1に示す液晶表示装置の対向基板は、図に示した構造と殆ど変わらない対向基板を使用した。
【0022】
(実施の形態2)本発明の液晶表示装置のスイッチング素子1周辺の構造を図3および図4に示す。尚、図4は図3のA−A’断面図である。マトリクス状に設けられたアモルファスシリコン半導体などの3端子のスイッチング素子1のゲート電極2に走査線3がほぼ同一直線上に接続され、該スイッチング素子1の各列毎のソース電極4に基準信号線6が接続され、該スイッチング素子1の各々の別の端子であるドレイン電極7に画素電極8が接続されている。
【0023】
本実施の形態2では、基準信号線6の一方の側に窒化シリコンなどからなるゲート絶縁膜9を介して走査線3が近接している。また、基準信号線6の他方の側に隣接する画素電極8が近接している。
【0024】
基準信号6は、走査線3と同一材料で、TaN/Ta/TaNの3層構造の他Ta系やAl系などの単層または多層の金属膜からなる下層基準信号線11と画素電極と同一材料で、ITOなど透明導電膜からなる上層基準信号線12の2層以上の構造である。上層基準信号線12と下層基準信号線11の一部にはゲート絶縁膜9が介在し、基準信号線6の中央側で上下コンタクトをとっている。上層基準信号線12の一方の側12aは下層基準信号線11の一方の端11aと走査線3の平面の間まで延在し、一方の側のゲート絶縁膜9の段差部9aを上層基準信号線12が覆っている。上層基準信号線12の他方の側12bは、下層基準信号線11の他方の端11bより下層基準信号線11の平面の中側にありゲート絶縁膜9の他方の側の段差部9b覆わずに、ほぼゲート絶縁膜9の端部9cと一致させて配置する。また隣接を含む全画素電極8、8の周縁部や基準信号線6の上部には200nm厚さの窒化シリコンなどからなる保護膜13を形成し、配線の保護と異物などによる短絡防止を図った。
【0025】
このように、上層基準信号線12の一方の側12aが下層基準信号線11の一方の端11aと走査線3の平面の間まで延在することにより、配線抵抗を低減しソース電極4と基準信号線6の間で生じる短絡不良を大幅に低減することができた。また、上層基準信号線12他方の側12bは、下層基準信号線11の他方の側11bより下層基準信号線11の平面の中側にあり、ゲート絶縁膜9の他方の側の段差部9bを覆わず、ほぼゲート絶縁膜9の端部9cに一致して配置する。このように配置することにより、パターンを形成する際に上層のITOの2箇所の段差部分16a,16bでのエッチングレートが速いために隣接する画素電極8bとの短絡不良を防止する効果が認められた。
【0026】
さらに図5に示すように、数百本ある基準信号線6を互いに接続する連結線14を1本〜数本以下設けることが望ましい。本実施の形態2では、基準信号線6の中央側で上下コンタクトをとった。上層基準信号線12の一方の側12aは下層基準信号線11の一方の端11aと走査線3の平面の間まで延在し、一方の側のゲート絶縁膜9の段差部9aを上層基準信号線12が覆っている。上層基準信号線12の他方の側12bは、下層基準信号線11の他方の端11bより下層基準信号線11の平面の中側にありゲート絶縁膜9の他方の側の段差部9b覆わずに、ほぼゲート絶縁膜9の端部9c一致させて配置する。また隣接を含む画素電極8の周縁部や基準信号線6の上部には200nm厚さの窒化シリコンなどからなる保護膜13を形成し、配線の保護と異物などによる短絡防止を図った。
【0027】
数百本ある基準信号線6を互いに接続する短絡線(連結線)14を1本から数本設けることにより、基準信号線6の配線抵抗を格段に小さくすることができる。ただし短絡線14と走査線3の交差部分での短絡不良を防止するために、短絡線14の本数は数本以下の方が望ましい。また基準信号線6の外部からの信号入力端子17は、数10本以上の走査線3の外部からの走査信号入力端子19に対し1箇所程度走査信号入力端子19の並びに設け、外部部品との端子間の接続を基準信号線6の端子17と走査線3の端子19とで一括処理し、走査線3の走査信号入力端子19の接続ピッチを確保しかつ基準信号線6への引き回し配線抵抗値を低減させた。
【0028】
本実施の形態2では、基準信号線6の幅を10μm、基準信号線6と走査線3の間のギャップを10μm、基準信号線6と隣接する画素電極8との間のギャップを5μmとし、基準信号線6の幅、基準信号線6と走査線3の間のギャップおよび基準信号線6と隣接する画素電極8bとの間のギャップを実施の形態1より小さくし、その分、画素電極8を大きくできた。上記のような設計寸法で、基準信号線6を走査線3より線幅を細くすることにより配線のロスをなくし、15インチ型XGA液晶表示装置を試作した結果、画素基板の歩留は90%以上が得られ、従来型のアクティブマトリクス基板の製造原価に対し30〜40%程度の大幅なコスト低減を図り、更に開口率も大幅に向上させることができた。
【0029】
【発明の効果】
以上説明したように、本発明の請求項1記載のアクティブマトリクス型液晶表示装置においては、走査線ライン上のゲート電極にくびれを設けることにより、ゲート電極を走査線より細くして、液晶表示装置の開口率を向上させることができる効果を奏する。また、本発明の請求項2記載のアクティブマトリクス型液晶表示装置においては、基準信号線の線幅をより小さくし開口率を向上できる効果を奏する。また、本発明の請求項2または請求項3記載のアクティブマトリクス型液晶表示装置においては、基準信号線の線幅を走査線の線幅より小さくし開口率を向上できる効果を奏する。
【0030】
また、本発明の請求項2または請求項3記載の液晶表示装置は、基準信号線幅を走査線幅より小さくしても、断線不良を生じることがなく抵抗値と配線幅のどちらも小さくできるため開口率を更に向上させることができる。本発明の請求項4記載の液晶表示装置は、画素基板上に複数の基準信号線を接続する連結線を設けることにより、基準信号線の引き回し部分を含めた全体の抵抗値を小さくして、配線幅を縮小してもなお、開口率の向上を図る効果を奏する。本発明の請求項5記載の液晶表示装置は、最短距離でゲート電極と基準信号線とを接続することから接続線と基準信号線を最小寸法とすることができ開口率を向上させる効果を奏する。
【0031】
本発明の請求項6記載の液晶表示装置は、該ゲート絶縁膜が陽極酸化膜を含まない単層からなるので、プロセスを簡素化できる。また、陽極酸化膜の約半分の厚さを電極層として活用できるので、配線抵抗の低抵抗化が可能となる。電極層として活用しない場合は、配線の線幅を更に小さくできるので、液晶表示装置の開口率を更に上げることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係わるスイッチング素子近傍の平面図である。
【図2】図1のA−A′線による断面図である。
【図3】本発明の実施形態2に係わるスイッチング素子近傍の平面図である。
【図4】図3のA−A′線による断面図である。
【図5】本発明の基準信号線のパターンの一例を示す平面図である。
【図6】従来技術に係わる改良された液晶表示装置の構成を示す斜視図である。
【符号の説明】
1 スイッチング素子
2 ゲート電極
3 走査線
4 ソース電極
5 接続線
6 基準信号線
7 ドレイン電極
8 画素電極
8a 最短延長線
9 ゲート絶縁膜
9a ゲート絶縁膜の一方側の段差部
9b ゲート絶縁膜の他方側の段差部
9c ゲート絶縁膜の端部
10 半導体層
11 下層基準信号線
11a 下層基準信号線の一方端
11b 下層基準信号線の他方端
12 上層基準信号線
12a 上層基準信号線の一方側
12b 上層基準信号線の他方側
13 保護膜
14 連結線
16a 段差部
16b 段差部
17 信号入力端子
19 走査信号入力端子
21 液晶層
22 画素基板
23 対向基板
24 表示信号線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a structure of an electrode of a liquid crystal display device provided with a switching element such as a thin film transistor.
[0002]
[Prior art]
Active matrix liquid crystal display device, a plurality of pixels electrodes for applying a voltage to the liquid crystal layer is formed in a matrix. In order to drive the pixel electrodes to the selected択的, switching element is connected is formed on the active matrix substrate with the pixel electrodes.
[0003]
JP-A-7-128687, as shown in FIG. 6, the switching element 1 provided in a matrix, a scanning line 3 connecting the gate electrode of the switching element 1 in each column, the switching element a pixel electrode 8 connected to the drain electrode of the reference signal line 6 connecting the source electrodes of the switching elements 1 in each column, the insulation protects the scanning lines 3 or the reference signal line 6 is gate electrode interpolar pixel substrate 22 having the gate insulating film, a counter electrode opposed to each pixel electrode 8, a counter substrate 23 having a display signal line 24 connecting the counter electrode in each row, the counter substrate 23 and the pixel substrate A liquid crystal display device including a liquid crystal layer 21 sealed between the liquid crystal display devices 22 is disclosed.
[0004]
Since the scanning line 3 and the reference signal line 6 do not cross on the same substrate, the liquid crystal display device having such a structure has a feature that short-circuiting and disconnection are unlikely to occur. The amount of investment in production equipment can be greatly reduced. However, in order to be kept defective constant of the gate electrodes in the following order of magnitude%, aluminum or, in the case of using the tantalum to the scan line material, subjected to anodic oxidation of these metals, a two-layer gate insulating film structure By doing so, the yield was improved.
[0005]
[Problems to be solved by the invention]
However, in the structure described in Japanese Patent Application Laid-Open No. 7-128687, the third terminal from which a current is output from the switching element is made common to the N-type semiconductor substrate, or arranged as a common electrode on a transparent substrate. For this reason, there is a problem that the aperture ratio of the transmission type liquid crystal display device is reduced, or the aperture ratio is reduced due to the provision of the common electrode.
[0006]
The present invention relates to a switching element 1 provided in a matrix, a scanning line 3 connecting a gate electrode 2 of the switching element 1 for each column, and a pixel electrode 8 connected to a drain electrode 7 of the switching element 1. And a reference signal line 6 for connecting the source electrode 4 of the switching element 1 for each column, and a gate insulating film 9 for insulating and protecting the scanning line 3 or the gate electrode 2 or the reference signal line 6 consisting When a counter electrode opposed to each of the pixel electrodes 8, and a counter substrate having a display signal line connecting the counter electrode for each row, and the counter substrate and a liquid crystal layer sealed between the pixel substrate in the liquid crystal display device, and to realize a liquid crystal display device with high aperture ratio without protruding the switching element 1 without loss of wiring.
[0007]
[Means for Solving the Problems]
In the liquid crystal display device according to the first aspect of the present invention, the switching elements provided in a matrix, the scanning lines connecting the gate electrodes of the switching elements for each column, and the drain electrodes of the switching elements are connected. A pixel substrate having a pixel electrode, a reference signal line connecting a source electrode of the switching element for each column, a gate insulating film for insulating and protecting the scan line or the gate electrode or the reference signal line, a counter electrode opposed to each consists of a counter substrate having a display signal line connecting the counter electrode in each row, is sealed between the counter substrate and the pixel substrate and a liquid crystal layer, the liquid crystal display device, the scanning lines and the gate electrodes are connected alternately in a straight line and the gate electrode is minor than the width of the scan line, by applying a voltage to said gate electrode, said drain electrode and said source Between the electrode current, characterized in that the flow in the width direction of the gate electrode.
[0008]
In the liquid crystal display device according to the second aspect of the present invention, the switching elements provided in a matrix, the scanning lines connecting the gate electrodes of the switching elements for each column, and the drain electrodes of the switching elements are connected. A pixel substrate having a pixel electrode, a reference signal line connecting a source electrode of the switching element for each column, a gate insulating film for insulating and protecting the scan line or the gate electrode or the reference signal line, a counter electrode opposed to each consists of a counter substrate having a display signal line connecting the counter electrode in each row, is sealed between the counter substrate and the pixel substrate and a liquid crystal layer, the liquid crystal display device, The reference signal line has a structure of two or more layers including a first layer made of the same material as the scanning line and a second layer made of the same material as the pixel electrode. Part of the side and the A step portion of the gate insulating film is interposed in the layer, and the scanning line side of the second layer covers the step portion of the gate insulating film, and an end of the first layer on the scanning line side. The first layer and the second layer extend up to a plane between the scan line and the upper and lower contacts of the first layer and the second layer at the center of the first layer .
[0009]
According to a third aspect of the present invention, in the liquid crystal display device, the switching elements provided in a matrix, the scanning lines connecting the gate electrodes of the switching elements for each column, and the drain electrodes of the switching elements are connected. A pixel substrate having a pixel electrode, a reference signal line connecting a source electrode of the switching element for each column, a gate insulating film for insulating and protecting the scan line or the gate electrode or the reference signal line, A liquid crystal display device comprising a counter electrode having a display signal line connecting the counter electrode for each row, and a liquid crystal layer sealed between the counter substrate and the pixel substrate. The reference signal line has a structure of two or more layers, that is, a first layer made of the same material as the scanning line and a second layer made of the same material as the pixel electrode. Opposite one layer The gate insulating film is covered with a stepped portion, and the opposite side of the second layer with respect to the scanning line is located on the middle side of the plane of the first layer with respect to the first layer. wherein the substantially matches to Rukoto with the end of the step portion.
[0010]
The liquid crystal display device according to claim 4 of the present invention is characterized in that a connecting line for connecting a plurality of the reference signal line to the pixel on the substrate.
[0011]
The liquid crystal display device according to claim 5 of the present invention, in one direction of the pixel electrode with respect to the corresponding said scan line adjacent and the corresponding scan line, in the direction the same direction, corresponding the reference The signal lines are adjacent to each other. The liquid crystal display device according to claim 6 of the present invention is characterized in that the gate insulating film is formed of a single layer not including an anodic oxide film.
[0012]
Hereinafter, the operation of the above configuration will be described. In an active matrix liquid crystal display device according to a first aspect of the present invention, by providing a constriction in the gate electrode on the line of the scanning lines, thereby improving the aperture ratio of the liquid crystal display device using the gate electrode narrower than the scanning line be able to.
[0013]
Further, in the active matrix type liquid crystal display device according to the second or third aspect of the present invention, the line width of the reference signal line is made smaller than the line width of the scanning line, so that the aperture ratio can be improved. Further, even if less than査線width run the reference signal line width, less likely to cause disconnection failure, the resistance value even by reducing the wiring width can be reduced, thereby improving the aperture ratio. In the liquid crystal display device according to a fourth aspect of the present invention, a connection line connecting a plurality of reference signal lines is provided on the pixel substrate, so that the entire resistance value including the routing portion of the reference signal line is reduced. Reduces the wiring width and improves the aperture ratio.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below.
(Embodiment 1) FIGS. 1 and 2 show a structure around a switching element 1 of a liquid crystal display device of the present invention. FIG. 2 shows a cross section taken along line AA ′ of FIG. A scanning line connecting between the gate electrodes 2 of each column with respect to a three-terminal switching element 1 such as an amorphous silicon semiconductor provided in a matrix and a gate electrode 2 of N-type microcrystalline silicon of the switching element 1 3 are disposed. A reference signal line 6 is connected to a source electrode 4 made of N-type microcrystalline silicon, which is another terminal of each column of the switching element 1 via a connection line 5 made of ITO. A pixel electrode 8 made of ITO having a thickness of 180 nm is connected to a drain electrode 7 serving as another terminal via a shortest extension line 8a of the pixel electrode.
[0015]
The scanning line 3 and the reference signal line 6 are usually made of the same material, such as a tantalum-based or aluminum-based metal material. However, the present invention is not limited to this. In the first embodiment of the present invention, a prototype was manufactured with a three-layer structure of TaN / Ta / TaN, and the thickness of each layer was set to 60 nm / 260 nm / 40 nm.
[0016]
In the first embodiment, the amorphous silicon semiconductor layer 10 is formed on the gate electrode 2 via the gate insulating film 9 made of a single layer of a 200 nm-thick silicon nitride film. It has been found that, unlike the conventional liquid crystal display device, it is desirable not to form an anodic oxide film on the Ta film as the gate insulating film 9.
[0017]
The reason is as shown in the following (1) to (3) . (1) The process can be simplified. (2) This structure does not require an anodic oxide film because defects such as disconnection hardly occur. (3) Since about half the thickness of the anodic oxide film can be used as the electrode layer, the wiring resistance can be reduced. If you do not use as an electrode layer, in order that can further small Kude the line width of the wiring, it is possible to further increase the aperture ratio of the liquid crystal display device. Further, in order to realize a liquid crystal display device having such a structure, a tapered angle of the side wall portion of the scanning line 3 is formed in a gentle shape of 10 ° to 30 °, and the step coverage of the film stacked on the upper portion is reduced . it is necessary to conscious as well done.
[0018]
For the purpose of further shortening the process, as shown in FIG. 2, a three-layer external pattern of a gate insulating film 9, a semiconductor layer 10 made of amorphous silicon, and N-type microcrystalline silicon forming source electrode 4 and drain electrode 7 is formed. Can be formed at once in one process. Further, the source electrode 4 and the drain electrode 7 can be separated by using a pattern made of the upper layer ITO as a mask. FIG. 2 shows the first embodiment in which the center of the gate electrode 2 and the center of the scanning line 3 are arranged on the same straight line, but the condition that the width of the gate electrode 2 is smaller than the width of the scanning line 3 is satisfied. Then, in order to achieve the object, it is not always necessary to arrange the patterns so that each center is on the same straight line.
[0019]
Thus, the switching elements 1 provided in a matrix, the scanning lines 3 connecting the gate electrodes 2 of the switching elements 1 for each column, and the pixel electrodes 8 connected to the drain electrodes 7 of the switching elements 1 A pixel substrate having a reference signal line 6 connecting the source electrode 4 of the switching element 1 for each column, and a gate insulating film 9 for insulating and protecting the scanning line 3 or the gate electrode 2 or the reference signal line 6; composed of a counter electrode opposed to each pixel electrode 8, and a counter substrate having a display signal line connecting the counter electrode for each row, and a liquid crystal layer sealed between the the counter substrate and the pixel substrate, a liquid crystal display The device was prototyped as a 15-inch XGA display.
[0020]
As a result, a yield of 90% or more is obtained as the yield of the pixel substrate, and the estimated cost estimated from this result can achieve a significant cost reduction of about 30 to 40% compared to the conventional active matrix substrate. I got some insight. In the above prototype, the length of the gate electrode 2 is 10 μm, the width is 9 μm, the width of the scanning line 3 is 15 μm, the width of the reference signal line 6 is 15 μm, and the gap between the reference signal line 6 and the scanning line 3 is 15 μm . did. In order to further improve the aperture ratio, the wiring width can be further reduced by using a copper-based wiring material having a low specific resistance. In this case, in particular, the gap between the reference signal line 6 and the scanning line 3 can be reduced to 15 μm or less. As described above, the gate electrode 2 on the scanning line 3 is narrowed to have a different width, and the gate electrode 2 is made thinner than the scanning line 3, thereby eliminating the optical loss generated from the wiring portion and reducing the aperture ratio. It could be realized with improved liquid Akirahyo shows apparatus.
[0021]
As described above, unlike the conventional liquid crystal display device, it is desirable not to form an anodic oxide film as the gate insulating film 9 from the viewpoint of improving the aperture ratio. However, the anodic oxide film may be part of the gate insulating film. . Incidentally, a counter substrate of a liquid crystal display device shown in Embodiment 1, using the counter substrate hardly different structure shown in FIG.
[0022]
(Embodiment 2) FIGS. 3 and 4 show the structure around the switching element 1 of the liquid crystal display device of the present invention. FIG. 4 is a sectional view taken along line AA ′ of FIG. A scanning line 3 is connected to a gate electrode 2 of a three-terminal switching element 1 made of an amorphous silicon semiconductor or the like provided in a matrix in substantially the same straight line, and a source electrode 4 of each column of the switching element 1 is connected to a reference signal line. 6 is connected, and a pixel electrode 8 is connected to a drain electrode 7 which is another terminal of each of the switching elements 1.
[0023]
In the second embodiment, on one side of the reference signal line 6, via a gate insulating film 9 made of silicon nitride, the scanning lines 3 are close. Further, an adjacent pixel electrode 8b is close to the other side of the reference signal line 6 .
[0024]
The reference signal line 6 is made of the same material as the scanning line 3, and has a three-layer structure of TaN / Ta / TaN and a lower-layer reference signal line 11 made of a single-layer or multi-layer metal film of Ta-based or Al-based , 8 has a structure of two or more upper reference signal lines 12 made of a transparent conductive film such as ITO. A gate insulating film 9 is interposed in a part of the upper reference signal line 12 and a part of the lower reference signal line 11, and an upper and lower contact is made at the center side of the reference signal line 6. One side 12a of the upper-layer reference signal line 12 extends between a plane between one end 11a of the lower-layer reference signal line 11 and the scanning line 3, and the step portion 9a of the gate insulating film 9 on one side is connected to the upper-layer reference signal line 11. The signal line 12 is covered. The other side 12b of the upper reference signal line 12 is in the middle side of the plane of the other end 11b by Ri lower layer reference signal line 11 of the lower reference signal line 11, the step portion 9b of the other side of the gate insulating film 9 And is arranged so as to substantially coincide with the end 9 c of the gate insulating film 9. Further, a protective film 13 made of silicon nitride having a thickness of 200 nm is formed on the periphery of all the pixel electrodes 8 and 8b including the adjacent one and on the upper part of the reference signal line 6 so as to protect the wiring and to prevent short-circuit due to foreign matter. Was.
[0025]
As described above, one side 12a of the upper-layer reference signal line 12 extends to between the plane between the one end 11a of the lower-layer reference signal line 11 and the scanning line 3 , so that the wiring resistance is reduced and the source electrode 4 Short-circuit defects generated between the reference signal lines 6 were significantly reduced. The other side 12b of the upper reference signal line 12 is in the middle side of the plane of the other side 11b by Ri lower layer reference signal line 11 of the lower reference signal line 11, on the other side of the gate insulating film 9 step The portion 9b is not covered, and is arranged substantially coincident with the end 9c of the gate insulating film 9 . With this arrangement, when forming the pattern, the upper layer of the ITO of the two positions of the stepped portions 16a, due to the higher etch rate in 16b, to prevent the short circuit between the adjacent pixel electrodes 8 b effect Was observed.
[0026]
Further, as shown in FIG. 5, it is desirable to provide one to several connecting lines 14 for connecting the hundreds of reference signal lines 6 to each other. In the second embodiment, the upper and lower contacts are made at the center of the reference signal line 6. One side 12a of the upper-layer reference signal line 12 extends between a plane between one end 11a of the lower-layer reference signal line 11 and the scanning line 3, and the step portion 9a of the gate insulating film 9 on one side is connected to the upper-layer reference signal line 11. The signal line 12 is covered. The other side 12b of the upper reference signal line 12 is in the middle side of the plane of the other end 11b by Ri lower layer reference signal line 11 of the lower reference signal line 11, the step portion 9b of the other side of the gate insulating film 9 And is arranged so as to substantially coincide with the end 9 c of the gate insulating film 9. Further, a protective film 13 made of silicon nitride having a thickness of 200 nm was formed on the peripheral portion of the pixel electrode 8b including the adjacent region and on the reference signal line 6 to protect the wiring and to prevent short-circuit due to foreign matter.
[0027]
By providing one to several short-circuit lines (connection lines) 14 for connecting several hundred reference signal lines 6 to each other, the wiring resistance of the reference signal lines 6 can be significantly reduced. However, in order to prevent a short-circuit failure at the intersection between the short-circuit line 14 and the scanning line 3, it is desirable that the number of short-circuit lines 14 be several or less. The signal input terminal 17 from an external reference signal line 6 is about one point with respect to the scan signal input terminal 19 from the outside of a few ten or more scanning lines 3, provided sequence of scan signal input terminals 19, external components argument of the connection between the terminals collectively processed by the terminal 17 of the reference signal line 6 and the terminal 19 of the scanning line 3, to ensure the connection pitch of the scan signal input terminal 19 of the scanning line 3, and the reference signal line 6 The wiring wiring resistance has been reduced.
[0028]
In the second embodiment, the width of the reference signal line 6 is 10 μm, the gap between the reference signal line 6 and the scanning line 3 is 10 μm, and the gap between the reference signal line 6 and the adjacent pixel electrode 8 b is 5 μm. , The width of the reference signal line 6, the gap between the reference signal line 6 and the scanning line 3, and the gap between the reference signal line 6 and the adjacent pixel electrode 8b are made smaller than in the first embodiment, and the pixel electrode 8 could be enlarged. With the design dimensions as described above, the reference signal line 6 is made narrower than the scanning line 3 to eliminate wiring loss, and a 15-inch XGA liquid crystal display device is prototyped. As a result, the pixel substrate yield is 90%. above is obtained, Traditional achieving significant cost reduction of about 30-40% with respect to manufacturing cost of the active matrix substrate could be further aperture rate greatly improved.
[0029]
【The invention's effect】
As described above, in the active matrix liquid crystal display device according to the first aspect of the present invention, by providing a constriction in the gate electrode on the line of the scanning line, the gate electrode is narrower than the scanning lines, the liquid crystal display There is an effect that the aperture ratio of the device can be improved. Further, in the active matrix type liquid crystal display device according to the second aspect of the present invention, there is an effect that the line width of the reference signal line can be reduced and the aperture ratio can be improved. Further, in the active matrix type liquid crystal display device according to the second or third aspect of the present invention, there is an effect that the line width of the reference signal line is made smaller than the line width of the scanning line to improve the aperture ratio.
[0030]
The liquid crystal display device according to claim 2 or claim 3, wherein the present invention, be smaller than the査線width run the reference signal line width, without causing a disconnection failure, both the resistance value and the wiring width because can be reduced, it is Rukoto further improve the aperture ratio. In the liquid crystal display device according to the fourth aspect of the present invention, by providing a connection line connecting a plurality of reference signal lines on the pixel substrate, the entire resistance value including the routing portion of the reference signal line is reduced, Even if the wiring width is reduced, the effect of improving the aperture ratio can be obtained. In the liquid crystal display device according to the fifth aspect of the present invention, since the gate electrode and the reference signal line are connected at the shortest distance , the connection line and the reference signal line can be made the minimum size, thereby improving the aperture ratio. To play.
[0031]
In the liquid crystal display device according to claim 6 of the present invention, since the gate insulating film is formed of a single layer not including the anodic oxide film, the process can be simplified. Further, since about half the thickness of the anodic oxide film can be used as the electrode layer, it is possible to reduce the wiring resistance. When not used as an electrode layer, the line width of the wiring can be further reduced, so that the aperture ratio of the liquid crystal display device can be further increased.
[Brief description of the drawings]
FIG. 1 is a plan view showing the vicinity of a switching element according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA 'of FIG.
FIG. 3 is a plan view showing the vicinity of a switching element according to a second embodiment of the present invention.
FIG. 4 is a sectional view taken along line AA ′ of FIG. 3;
FIG. 5 is a plan view showing an example of a pattern of a reference signal line according to the present invention.
FIG. 6 is a perspective view showing a configuration of an improved liquid crystal display device according to the related art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Switching element 2 Gate electrode 3 Scanning line 4 Source electrode 5 Connection line 6 Reference signal line 7 Drain electrode 8 Pixel electrode 8a Shortest extension line 9 Gate insulating film
9a Step on One Side of Gate Insulating Film
9b Step portion on the other side of gate insulating film
9c Edge 10 of gate insulating film Semiconductor layer 11 Lower reference signal line
11a One end of lower layer reference signal line
11b The other end of the lower-layer reference signal line 12 The upper-layer reference signal line
12a One side of upper layer reference signal line
The other side 13 protective film 14 connecting wire 16a stepped portion component 16b stepped portions min 17 signal input terminal 12b upper reference signal line
19 Scanning signal input terminal
21 Liquid crystal layer
22 Pixel substrate
23 Counter substrate
24 Display signal line

Claims (6)

マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、
該画素電極の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線を有する対向基板と、
該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、
該走査線および該ゲート電極が一直線で交互に接続されかつ該ゲート電極は該走査線の幅より小さく、
該ゲート電極への電圧印加によって、該ドレイン電極と該ソース電極との間を電流が該ゲート電極の幅方向に流れることを特徴とする液晶表示装置。
A switching element provided in a matrix, a scanning line connecting a gate electrode of the switching element for each column, a pixel electrode connected to a drain electrode of the switching element, and a source electrode of the switching element are arranged in each column. A reference signal line connected to each pixel, a pixel substrate having a gate insulating film for insulating and protecting the scanning line or the gate electrode or the reference signal line,
A counter substrate having a counter electrode opposed to each of the pixel electrodes, the display signal lines for connecting the counter electrode in each row,
In a liquid crystal display device, comprising a liquid crystal layer sealed between the counter substrate and the pixel substrate,
The scanning lines and the gate electrodes are connected alternately in a straight line and the gate electrode is minor than the width of the scanning lines,
A liquid crystal display device wherein a current flows between the drain electrode and the source electrode in the width direction of the gate electrode by applying a voltage to the gate electrode .
マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、
該画素電極の各々に対向する対向電極と該対向電極を行毎に接続する表示信号線を有する対向基板と、
該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、
該基準信号線は、該走査線と同一の材料からなる第1層と、該画素電極と同一の材料からなる第2層との2層以上の構造であり、
該第2層の該走査線側の一部と該第1層には該ゲート絶縁膜の段差部が介在し、
該第2層の該走査線側は、該ゲート絶縁膜の該段差部を覆って、該第1層の該走査線側の端と該走査線との平面の間まで延在し、
該第1層と該第2層とは、該第1層の中央側で上下コンタクトがとられていることを特徴とする液晶表示装置。
A switching element provided in a matrix, a scanning line connecting a gate electrode of the switching element for each column, a pixel electrode connected to a drain electrode of the switching element, and a source electrode of the switching element are arranged in each column. A reference signal line connected to each pixel, a pixel substrate having a gate insulating film for insulating and protecting the scanning line or the gate electrode or the reference signal line,
A counter substrate having a counter electrode opposed to each of the pixel electrodes, the display signal lines for connecting the counter electrode in each row,
In a liquid crystal display device, comprising a liquid crystal layer sealed between the counter substrate and the pixel substrate,
The reference signal line has a structure of two or more layers including a first layer made of the same material as the scanning line and a second layer made of the same material as the pixel electrode.
A step portion of the gate insulating film is interposed between a part of the second layer on the scanning line side and the first layer;
The scanning line side of the second layer covers the step portion of the gate insulating film, and extends to between a plane between the scanning line side end of the first layer and the scanning line;
The liquid crystal display device, wherein the first layer and the second layer are in vertical contact at the center of the first layer .
マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、
該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、
該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、
該基準信号線は、該走査線と同一の材料からなる第1層と、該画素電極と同一の材料からなる第2層との2層以上の構造であり、
該走査線に対して該第1層の反対側は該ゲート絶縁膜の段差部で覆われ、
該走査線に対して該第2層の反対側は、該第1層よりも該第1層の平面の中側にあり、該ゲート絶縁膜の該段差部の端部とほぼ一致することを特徴とする液晶表示装置。
A switching element provided in a matrix, a scanning line connecting a gate electrode of the switching element for each column, a pixel electrode connected to a drain electrode of the switching element, and a source electrode of the switching element are arranged in each column. A reference signal line connected to each pixel, a pixel substrate having a gate insulating film for insulating and protecting the scanning line or the gate electrode or the reference signal line,
A counter electrode facing each of the pixel electrodes, a counter substrate having a display signal line connecting the counter electrode for each row,
In a liquid crystal display device, comprising a liquid crystal layer sealed between the counter substrate and the pixel substrate,
The reference signal line has a structure of two or more layers including a first layer made of the same material as the scanning line and a second layer made of the same material as the pixel electrode.
The opposite side of the first layer with respect to the scanning line is covered with a step portion of the gate insulating film,
The opposite side of the second layer with respect to the scanning line is located on the middle side of the plane of the first layer with respect to the first layer, and substantially coincides with the end of the step portion of the gate insulating film. Characteristic liquid crystal display device.
該画基板上に、複数の基準信号線を接続する連結線を備えたことを特徴とする請求項1から3のいずれか1項に記載の液晶表示装置。To the pixel on the substrate, a liquid crystal display device according to any one of claims 1 3, characterized in that a connecting line for connecting a plurality of the reference signal line. 該画素電極の一方方向に対応する走査線が隣接し、かつ該対応走査線に対して、上記方向と同一方向に対応する基準信号線が隣接することを特徴とする請求項1から4のいずれか1項に記載の液晶表示装置。In one direction of the pixel electrode with respect to the corresponding said scan line adjacent and the corresponding scan line, in the direction the same direction, corresponding the reference signal lines, characterized in that adjacent claim 1 5. The liquid crystal display device according to any one of items 1 to 4 . 該ゲート絶縁膜は陽極酸化膜を含まない単層からなることを特徴とする請求項1に記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein said gate insulating film is formed of a single layer not including an anodic oxide film.
JP36414698A 1998-12-22 1998-12-22 Liquid crystal display Expired - Fee Related JP3540639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36414698A JP3540639B2 (en) 1998-12-22 1998-12-22 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36414698A JP3540639B2 (en) 1998-12-22 1998-12-22 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2000187240A JP2000187240A (en) 2000-07-04
JP3540639B2 true JP3540639B2 (en) 2004-07-07

Family

ID=18481093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36414698A Expired - Fee Related JP3540639B2 (en) 1998-12-22 1998-12-22 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3540639B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device

Also Published As

Publication number Publication date
JP2000187240A (en) 2000-07-04

Similar Documents

Publication Publication Date Title
TWI578388B (en) Semiconductor device
KR100668567B1 (en) Substrate for display device, manufacturing method for same and display device
US20080198108A1 (en) Array substrate and display unit using it and production method for array substrate
KR101434452B1 (en) Array substrate for display device and method of fabricating the same
JP5450802B2 (en) Display device and manufacturing method thereof
JP2007114360A (en) Liquid crystal display provided with thin film transistor and its manufacturing method
KR930005549B1 (en) Display panel and display panel making method
US8111342B2 (en) Display substrate, method of manufacturing the same and display device using the display substrate
JP3540639B2 (en) Liquid crystal display
KR101254479B1 (en) Semiconductor device and process for production thereof
JP2010128323A (en) Active matrix substrate and liquid crystal display
JP3300336B2 (en) Liquid crystal display
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
JPH08213631A (en) Thin film semiconductor device
JPH05323375A (en) Liquid crystal display device
KR102024158B1 (en) Display device
KR100229610B1 (en) Lcd device and its manufacturing method
JP4019325B2 (en) Liquid crystal display
JP3736105B2 (en) Active matrix substrate, manufacturing method thereof, and liquid crystal panel
KR100777698B1 (en) thin film transistor array panel for a liquid crystal display and a manufacturing method thereof
KR100623987B1 (en) Thin film transistor array panels, and methods for manufacturing and repairing the same
TWI754323B (en) Device array substrate and manufacturing method thereof
JP3101109B2 (en) Thin film transistor array and method of manufacturing the same
JP2003161954A (en) Method for manufacturing liquid crystal display device
JP3773834B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040325

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees