JP3538529B2 - Detector - Google Patents
DetectorInfo
- Publication number
- JP3538529B2 JP3538529B2 JP25177897A JP25177897A JP3538529B2 JP 3538529 B2 JP3538529 B2 JP 3538529B2 JP 25177897 A JP25177897 A JP 25177897A JP 25177897 A JP25177897 A JP 25177897A JP 3538529 B2 JP3538529 B2 JP 3538529B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- counting
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Geophysics And Detection Of Objects (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は検出装置に関し、特
に、被検出体が接近したことを検出して変化する交流信
号を出力し、この交流信号に基づき動作するスイッチン
グ手段を備えた検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a detecting device, and more particularly, to a detecting device which outputs a changing AC signal upon detecting that an object to be detected approaches, and has a switching means which operates based on the AC signal. .
【0002】[0002]
【従来の技術】従来の検出装置の一例として、図5に一
般的な近接スイッチの回路図を示す。2. Description of the Related Art FIG. 5 shows a circuit diagram of a general proximity switch as an example of a conventional detection device.
【0003】図5において、被検出体の接近を検出する
検出コイルLが付随する発振回路2の出力電圧を整流・
平滑回路3で整流・平滑し、平滑した直流出力のレベル
をコンパレータ4で弁別している。1はタイマ回路で、
この出力はコンパレータ4の2値出力とともにアンド回
路6に入力されて論理積演算され、この演算出力により
出力トランジスタQoutのスイッチングを制御してい
る。[0005] In FIG. 5, an output voltage of an oscillation circuit 2 having a detection coil L for detecting approach of an object to be detected is rectified.
The level of the DC output that has been rectified and smoothed by the smoothing circuit 3 is discriminated by the comparator 4. 1 is a timer circuit,
This output is input to the AND circuit 6 together with the binary output of the comparator 4, and is subjected to AND operation. The operation output controls the switching of the output transistor Qout.
【0004】一般に近接スイッチは、電源回路10を介
して電源(Vin)が投入された時、発振回路2の発振
振幅が十分増大するまでに数ms〜数十ms程度の時間
を必要とする。すなわち、この間は被検出体が検出面近
傍に無いにもかかわらず、コンパレータ4の弁別出力は
あたかも検出している状態と同じ値になってしまい、ア
ンド回路6の他方の入力がハイレベルになっていると出
力トランジスタQoutをオンさせてしまう。In general, the proximity switch requires several milliseconds to several tens of milliseconds when the power (Vin) is turned on via the power supply circuit 10 until the oscillation amplitude of the oscillation circuit 2 is sufficiently increased. That is, during this time, although the object to be detected is not near the detection surface, the discrimination output of the comparator 4 has the same value as in the state where detection is being performed, and the other input of the AND circuit 6 becomes high level. If so, the output transistor Qout is turned on.
【0005】前述したタイマ回路1は電源投入時の所定
時間は出力トランジスタQoutのオン動作を禁止する
ためのものであり、抵抗R1、時限用の積分コンデンサ
C、充電検出回路5で構成される。The above-mentioned timer circuit 1 is for prohibiting the ON operation of the output transistor Qout for a predetermined time when the power is turned on, and includes a resistor R 1, an integration capacitor C for time limit, and a charge detection circuit 5.
【0006】電源投入により抵抗R1を介してコンデン
サCに充電が開始され、充電検出回路5の入力電圧が所
定の電圧値に達するまでは、アンド回路6には充電検出
回路5からハイレベル信号が入力されず、出力トランジ
スタQoutはコンパレータ4の出力値にかかわらず強
制的にオフされたまま動作しない。When the power is turned on, charging of the capacitor C via the resistor R1 is started, and until the input voltage of the charge detection circuit 5 reaches a predetermined voltage value, the AND circuit 6 receives a high-level signal from the charge detection circuit 5. No input is made, and the output transistor Qout does not operate while being forced off regardless of the output value of the comparator 4.
【0007】充電検出回路5はコンデンサCの充電電圧
が所定のレベルに達したことを検出するとアンド回路6
にハイレベル信号を出力し、コンパレータ4からの出力
値を出力トランジスタQoutに伝達可能な状態とな
る。When the charge detection circuit 5 detects that the charge voltage of the capacitor C has reached a predetermined level, the AND circuit 6
To output a high-level signal to enable the output value from the comparator 4 to be transmitted to the output transistor Qout.
【0008】一方、8は短絡検出回路で、出力トランジ
スタQoutに過電流が流れて抵抗R3の上端電位が上
昇したことを検出するとトランジスタQ5をオンさせ、
タイマ回路5のコンデンサCを放電させることにより充
電検出回路5の出力をローレベルとし、コンパレータ4
からの出力信号にかかわらず出力トランジスタQout
を強制的にオフさせるものである。抵抗R2はトランジ
スタQ5がオンしたときコンデンサCの放電に時定数を
もたせるための抵抗で、これにより出力トランジスタQ
outに瞬時的な過電流が流れたときには短絡検出回路
8を動作させないようにしている。On the other hand, a short-circuit detection circuit 8 turns on the transistor Q5 when it detects that an overcurrent has flown through the output transistor Qout and the potential at the upper end of the resistor R3 has risen.
By discharging the capacitor C of the timer circuit 5, the output of the charge detection circuit 5 is set to low level,
Output transistor Qout regardless of the output signal from
Is forcibly turned off. The resistor R2 is a resistor for giving a time constant to the discharge of the capacitor C when the transistor Q5 is turned on.
When an instantaneous overcurrent flows out, the short circuit detection circuit 8 is not operated.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、上記の
ような従来の検出装置である近接スイッチはタイマ回路
にコンデンサを用いているため、集積回路化することが
困難で、小形化に不利であるという課題があった。However, since the proximity switch which is the conventional detection device as described above uses a capacitor in the timer circuit, it is difficult to form an integrated circuit, which is disadvantageous for miniaturization. There were challenges.
【0010】そこで、本発明は上述の点に鑑みて成され
たものであって、電源投入時の誤動作防止と定常動作時
の過負荷に対する適切なスイッチングを行うことのでき
る、集積化、小形化が容易な検出装置を提供することを
目的とする。In view of the above, the present invention has been made in view of the above points, and has an integrated and miniaturized structure capable of preventing malfunction at power-on and performing appropriate switching against overload during steady-state operation. It is an object of the present invention to provide a detection device that is easy to use.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の本発明の装置では、被検出体を検
出するための交流信号を出力する交流出力手段と、当該
交流信号に応じたレベルの直流信号を出力する直流出力
手段と、当該直流信号レベルに応じた2値信号を出力す
る2値信号出力手段と、該2値信号を制御信号によって
ゲートするゲート手段と、該ゲート手段の出力に応じて
スイッチするスイッチング手段とを備えた検出装置であ
って、電源投入とほぼ同時に生成される前記交流信号を
整形して該交流信号に同期した矩形波を出力する整形手
段と、該矩形波を計数し前記制御信号を出力する計数手
段とを備え、前記計数手段が前記矩形波を所定数計数す
るまでは前記制御信号により前記ゲート手段が前記2値
信号を前記スイッチング手段に出力しないようにするこ
とで、前記交流信号の振幅が所定振幅に達するまでの間
は前記スイッチング手段の動作を禁止したことを特徴と
する。According to a first aspect of the present invention, there is provided an apparatus for outputting an AC signal for detecting an object to be detected, and an AC output means for outputting an AC signal for detecting an object to be detected. DC output means for outputting a DC signal having a level corresponding to the DC signal level, binary signal output means for outputting a binary signal corresponding to the DC signal level, gating means for gating the binary signal with a control signal, A detection device comprising switching means for switching in accordance with the output of the gate means, wherein the shaping means for shaping the AC signal generated almost simultaneously with power-on and outputting a rectangular wave synchronized with the AC signal; and Counting means for counting the rectangular waves and outputting the control signal, and the gate means switches the binary signal according to the control signal until the counting means counts the rectangular waves by a predetermined number. It is not output to the ring means, until the amplitude of the AC signal reaches a predetermined amplitude, characterized in that prohibited the operation of the switching means.
【0012】ここで、請求項2に記載の本発明の装置で
は、前記スイッチング手段に過電流が流れたことを検出
する過電流検出手段と、前記過電流を検出して前記計数
手段をリセットするリセット手段とをさらに備えること
もできる。Here, in the apparatus according to the present invention, the overcurrent detecting means for detecting that an overcurrent has flowed in the switching means, and the counting means is reset by detecting the overcurrent. Reset means may be further provided.
【0013】ここで、請求項3に記載の本発明の装置で
は、前記リセット手段は、前記過電流検出手段が検出信
号を出力すると前記整形手段からの前記矩形波を計数す
る他の計数手段を備え、該他の計数手段により前記矩形
波を他の所定数計数すると前記計数手段をリセットする
ことにより、瞬時的な前記過電流に対しては前記計数手
段をリセットしないようにすることもできる。In this case, in the apparatus according to the third aspect of the present invention, when the overcurrent detection unit outputs a detection signal, the reset unit includes another counting unit that counts the rectangular wave from the shaping unit. When the other counting means counts the rectangular wave by another predetermined number, the counting means is reset, so that the counting means is not reset for the instantaneous overcurrent.
【0014】ここで、請求項4に記載の本発明の装置で
は、電源電圧を検出し、該電源電圧が所定値以下のとき
に前記計数手段または前記他の計数手段をリセットする
他のリセット手段をさらに備えることもできる。Here, in the apparatus according to the present invention, the power supply voltage is detected, and when the power supply voltage is equal to or less than a predetermined value, the other reset means resets the counting means or the other counting means. May be further provided.
【0015】[0015]
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0016】(第1の実施の形態)図1は本発明の検出
装置の第1の実施の形態を示すブロック図であり、一例
として近接スイッチによる実施の形態を示している。図
1において、図5中のものと同一構成要素には同一の符
号を付し、その説明を適宜省略する。(First Embodiment) FIG. 1 is a block diagram showing a first embodiment of a detection apparatus according to the present invention, and shows an embodiment using a proximity switch as an example. 1, the same components as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
【0017】2は被検出体を検出するための交流信号を
電源投入とほぼ同時に発振出力する発振回路であり、付
随するコイルLに外部から被検出体が接近するとこれを
検出する。この発振回路2は、被検出体の接近により発
振振幅の減衰時発振が完全に停止しないようになってい
る。この発振回路2の発振出力電圧は整流・平滑回路3
によって整流・平滑されるので、整流・平滑回路3の出
力は発振回路2の発振電力に応じたレベルの直流信号と
される。この直流信号はコンパレータ4により所定の閾
値で弁別され、その信号レベルに応じた2値論理のオン
/オフ信号が出力される。Reference numeral 2 denotes an oscillation circuit which oscillates and outputs an AC signal for detecting the object to be detected almost at the same time as the power is turned on. When the object to be detected approaches the associated coil L from outside, this is detected. The oscillation circuit 2 does not completely stop oscillation when the oscillation amplitude is attenuated due to the approach of the object to be detected. The oscillating output voltage of the oscillating circuit 2
Therefore, the output of the rectification / smoothing circuit 3 is a DC signal having a level corresponding to the oscillation power of the oscillation circuit 2. The DC signal is discriminated by the comparator 4 at a predetermined threshold, and a binary logic ON / OFF signal corresponding to the signal level is output.
【0018】一方、11は波形整形回路であり、発振回
路2の交流発振電圧を波形整形し、発振周波数に同期し
た矩形波信号として変換出力する。この矩形波とされた
波形整形回路11からの出力はカウンタ回路12に入力
され、所定の計数動作が行われる。On the other hand, reference numeral 11 denotes a waveform shaping circuit, which shapes the waveform of the AC oscillation voltage of the oscillation circuit 2 and converts and outputs it as a rectangular wave signal synchronized with the oscillation frequency. The output from the waveform shaping circuit 11 which has been made into a rectangular wave is input to the counter circuit 12, and a predetermined counting operation is performed.
【0019】カウンタ回路12の計数出力と前述したコ
ンパレータ4の2値信号出力はアンド回路6に入力され
て論理積演算される。すなわち、アンド回路6は、コン
パレータ4の出力をカウンタ回路12の計数出力を制御
信号としてゲートしている。そして、出力トランジスタ
Qoutはアンド回路6の出力に応じてスイッチング動
作を行い、被検出体を検出したか否かにより検出信号を
そのコレクタ端(OUT)に出力する。The count output of the counter circuit 12 and the above-described binary signal output of the comparator 4 are input to an AND circuit 6 to perform a logical product operation. That is, the AND circuit 6 gates the output of the comparator 4 using the count output of the counter circuit 12 as a control signal. Then, the output transistor Qout performs a switching operation in accordance with the output of the AND circuit 6, and outputs a detection signal to its collector terminal (OUT) depending on whether or not an object to be detected has been detected.
【0020】また、13は電源電圧を検出する電圧検出
回路であり、電源電圧が所定値以下のときにカウンタ回
路12をリセットする。A voltage detection circuit 13 detects a power supply voltage, and resets the counter circuit 12 when the power supply voltage is lower than a predetermined value.
【0021】図2は電圧検出回路13の具体例を示す回
路図である。FIG. 2 is a circuit diagram showing a specific example of the voltage detection circuit 13.
【0022】電圧検出回路13は、ツェナーダイオード
ZDと抵抗R4の直列回路と、抵抗R4の両端にベース
とエミッタを接続されたトランジスタQ2で構成され
る。The voltage detection circuit 13 comprises a series circuit of a Zener diode ZD and a resistor R4, and a transistor Q2 having a base and an emitter connected to both ends of the resistor R4.
【0023】電源回路10の出力電圧がツェナーダイオ
ードZDのツェナー電圧を超えているときはトランジス
タQ2をオンさせてカウンタ回路12をイネーブルに
し、電源回路10の出力電圧がツェナー電圧以下の場合
はトランジスタQ2がオフし、カウンタ回路12をリセ
ットする。これは、たとえば電源投入時や、電源電圧が
定格値より低い時などに、検出部の回路が正常に作動し
ない恐れがあるためカウンタ回路12をリセット状態に
して出力トランジスタQoutの動作を強制的に禁止す
るものである。When the output voltage of the power supply circuit 10 exceeds the Zener voltage of the Zener diode ZD, the transistor Q2 is turned on to enable the counter circuit 12, and when the output voltage of the power supply circuit 10 is lower than the Zener voltage, the transistor Q2 Is turned off, and the counter circuit 12 is reset. This is because, for example, when the power is turned on or when the power supply voltage is lower than the rated value, the circuit of the detection unit may not operate normally, so that the counter circuit 12 is reset and the operation of the output transistor Qout is forcibly performed. It is prohibited.
【0024】図1に戻って説明すると、今、電源回路1
0を介して電源電圧Vinが投入されると、ほぼ同時に
発振回路2は発振を開始するが、この発振出力の電圧振
幅は電源Vinの投入直後は当然0Vである。そして、
0Vから徐々に増大して、定常状態の飽和レベルに達す
るまではおおよそ数ms〜数十ms程度の時間を要す
る。この間にコンパレータ4は、被検出体を検知してい
る状態と同じ値の2値信号をアンド回路6に出力するこ
とになる。Returning to FIG. 1, the power supply circuit 1 will now be described.
Oscillation circuit 2 starts oscillating almost at the same time when power supply voltage Vin is applied through 0, but the voltage amplitude of the oscillation output is naturally 0 V immediately after power-on Vin is applied. And
It takes about several milliseconds to several tens of milliseconds to gradually increase from 0 V and reach the steady state saturation level. During this time, the comparator 4 outputs to the AND circuit 6 a binary signal having the same value as the state in which the detection target is being detected.
【0025】一方、波形整形回路11は発振回路2の発
振電圧が徐々に増大している過渡状態においても波形整
形を行ない、発振周波数に同期した矩形波信号をカウン
タ回路12に出力する。カウンタ回路12はこの信号を
所定数に達するまで計数し、所定数に達するとアンド回
路6にハイレベル信号を出力する。このカウンタ回路1
2は、電源を投入してから所定数を計数するまではロー
レベルを出力している。On the other hand, the waveform shaping circuit 11 performs waveform shaping even in a transient state in which the oscillation voltage of the oscillation circuit 2 is gradually increasing, and outputs a rectangular wave signal synchronized with the oscillation frequency to the counter circuit 12. The counter circuit 12 counts this signal until it reaches a predetermined number, and outputs a high-level signal to the AND circuit 6 when the signal reaches the predetermined number. This counter circuit 1
No. 2 outputs a low level from when the power is turned on until a predetermined number is counted.
【0026】すなわち、アンド回路6がコンパレータ4
の2値信号出力をカウンタ回路12の計数出力を制御信
号としてゲートしているので、このカウンタ回路12が
所定数の計数を完了するまではコンパレータ4からの2
値信号出力は出力トランジスタQoutに伝達されず、
発振電圧の振幅が所定振幅に達するまでの間は出力トラ
ンジスタQoutを強制的にオフ状態としたままスイッ
チング動作を禁止する。このため、電源Vin投入時の
出力トランジスタQoutの誤動作を防止できる。That is, the AND circuit 6 is connected to the comparator 4
Is gated using the count output of the counter circuit 12 as a control signal. Therefore, until the counter circuit 12 completes a predetermined number of counts, 2
The value signal output is not transmitted to the output transistor Qout,
Until the amplitude of the oscillation voltage reaches the predetermined amplitude, the switching operation is prohibited while the output transistor Qout is forcibly turned off. Therefore, malfunction of the output transistor Qout when the power supply Vin is turned on can be prevented.
【0027】図3は前述した第1の実施の形態の装置の
電源投入時の動作を示すタイミングチャートである。FIG. 3 is a timing chart showing the operation of the apparatus according to the first embodiment when the power is turned on.
【0028】時間t0において電源Vin(図3
(A))投入後、発振回路2の発振電圧(図3(B))
は徐々に増大して所定時間経過した時間t3でほぼ一定
の飽和レベルに達する。この発振電圧のエンベロープに
相似の直流電圧が整流・平滑回路3の出力となる。した
がって、この直流電圧(ここでは(B)のエンベロープ
を参照)がコンパレータ4の所定の閾値V2に達する時
間t2までは、コンパレータ4からは検出状態のハイレ
ベル信号を出力している(図3(C))。At time t0, the power supply Vin (FIG. 3)
(A)) After being turned on, the oscillation voltage of the oscillation circuit 2 (FIG. 3 (B))
Gradually increases and reaches a substantially constant saturation level at time t3 after a predetermined time has elapsed. A DC voltage similar to the envelope of the oscillation voltage is output from the rectifying / smoothing circuit 3. Therefore, the comparator 4 outputs a high-level signal in the detected state until the time t2 when this DC voltage (here, the envelope of (B)) reaches the predetermined threshold value V2 of the comparator 4 (FIG. 3 ( C)).
【0029】一方、波形整形回路11は、発振回路2の
発振電圧が微小レベルで整流・平滑回路3の直流出力が
V1のとき、矩形波出力(図3(D))をカウンタ回路
12に送出するが、カウンタ回路12は時間t4におい
て所定の計数を完了するまではハイレベル信号を出力し
ない(図3(E))。On the other hand, when the oscillating voltage of the oscillating circuit 2 is a minute level and the DC output of the rectifying / smoothing circuit 3 is V1, the waveform shaping circuit 11 sends a rectangular wave output (FIG. 3D) to the counter circuit 12. However, the counter circuit 12 does not output a high-level signal until the predetermined count is completed at time t4 (FIG. 3E).
【0030】図3において、波形整形回路11がカウン
タ回路12に矩形波出力を送出し始めるときの整流・平
滑回路3の直流出力V1に相当する発振回路2の発振電
圧は、ここでは図示はしていないが、当然のことながら
本願発明検出装置の検出面に被検出体が接近し密着した
時の発振電圧よりも低いレベルとされている。なお、発
振電圧が増大して直流出力がV1に達するまでの時間t
1は、この回路の動作上なんら支障のないものである。In FIG. 3, the oscillation voltage of the oscillation circuit 2 corresponding to the DC output V1 of the rectifying / smoothing circuit 3 when the waveform shaping circuit 11 starts sending a rectangular wave output to the counter circuit 12 is not shown here. However, it is needless to say that the oscillation voltage is lower than the oscillation voltage when the object to be detected approaches and comes close to the detection surface of the detection device of the present invention. The time t until the oscillation voltage increases and the DC output reaches V1 is t
No. 1 has no problem in the operation of this circuit.
【0031】次に、図1に戻って定常動作状態で出力ト
ランジスタQoutが過負荷となったときの動作を説明
する。Next, returning to FIG. 1, the operation when the output transistor Qout is overloaded in the steady operation state will be described.
【0032】外部に接続される負荷の短絡などにより出
力トランジスタQoutに過電流が流れると、抵抗R3
の上端電位が所定レベルに上昇したことを短絡検出回路
8が検知する。このとき、短絡検出回路8からカウンタ
回路12にリセット信号が出力されるように構成してい
る。したがって、出力トランジスタQoutに過電流が
流れるとカウンタ回路12がリセットされ、電源投入直
後と同様に出力トランジスタQoutは入力が停止され
てオフしたままとなり、過電流から保護される。When an overcurrent flows through the output transistor Qout due to a short circuit of a load connected to the outside, the resistance R3
The short-circuit detection circuit 8 detects that the upper end potential has risen to a predetermined level. At this time, the configuration is such that the reset signal is output from the short circuit detection circuit 8 to the counter circuit 12. Therefore, when an overcurrent flows through the output transistor Qout, the counter circuit 12 is reset, and the input of the output transistor Qout is stopped and remains off as in immediately after the power is turned on, thereby protecting the output transistor Qout from overcurrent.
【0033】なおこの時、カウンタ回路12がリセット
され出力トランジスタQoutがオフすると抵抗R3に
は電流が流れなくなり、短絡検出回路8は正常伏態に戻
る。すなわち、短絡検出回路8がカウンタ回路12にリ
セット信号を出力するのは瞬時的で、カウンタ回路12
はリセット直後から再び電源投入直後と同様に波形整形
回路11からの矩形波信号を計数し、所定数計数するま
で出力トランジスタQoutをオフ状態にし、その後は
コンパレータ4からの2値信号によって出力トランジス
タQoutはスイッチングする。At this time, when the counter circuit 12 is reset and the output transistor Qout is turned off, no current flows through the resistor R3, and the short circuit detecting circuit 8 returns to the normal state. That is, it is instantaneous that the short-circuit detection circuit 8 outputs the reset signal to the counter circuit 12,
Counts the rectangular wave signal from the waveform shaping circuit 11 immediately after reset and immediately after power-on, turns off the output transistor Qout until a predetermined number is counted, and thereafter outputs the output transistor Qout by the binary signal from the comparator 4. Switches.
【0034】本実施の形態によれば、被検出体を検出す
るための発振回路2の発振電圧を波形整形して矩形波信
号とし、この信号をカウンタ回路12で所定数計数して
等価的に時限回路を構成したので、従来のタイマ回路で
用いていた積分用のコンデンサを無くすことができる。
また検出のための発振回路2の発振電圧をカウンタ回路
12の計数信号にしているので、別のパルス発生回路を
必要とすることもない。したがって、集積化、小形化が
容易になるという効果がある。According to this embodiment, the oscillating voltage of the oscillating circuit 2 for detecting the object to be detected is shaped into a rectangular wave signal, and this signal is equivalently counted by the counter circuit 12 by a predetermined number. Since the timed circuit is configured, the integrating capacitor used in the conventional timer circuit can be eliminated.
Further, since the oscillation voltage of the oscillation circuit 2 for detection is used as the count signal of the counter circuit 12, another pulse generation circuit is not required. Therefore, there is an effect that integration and miniaturization are facilitated.
【0035】(第2の実施の形態)図4に示す第2の実
施の形態は、短絡検出回路8が過負荷を検出して動作し
てから所定時間遅延してカウンタ回路12がリセットさ
れるようにしたものである。電源投入時の動作は図1の
ものと同様(図3参照)であるので説明を省略する。(Second Embodiment) In a second embodiment shown in FIG. 4, the counter circuit 12 is reset after a predetermined time delay from the time when the short-circuit detection circuit 8 detects an overload and operates. It is like that. The operation at the time of turning on the power is the same as that of FIG. 1 (see FIG. 3), and the description is omitted.
【0036】図4において14はカウンタ回路で、短絡
検出回路8が過負荷検出信号を出力していないときはリ
セット状態、短絡検出回路8が過負荷検出信号を出力す
るとイネーブルとされる。過負荷を検出するとカウンタ
回路14は波形整形回路11からの矩形波の計数を開始
し、所定数を計数するとリセット信号を出力してカウン
タ回路12をリセットするように構成している。In FIG. 4, reference numeral 14 denotes a counter circuit which is reset when the short circuit detection circuit 8 does not output an overload detection signal, and is enabled when the short circuit detection circuit 8 outputs an overload detection signal. When an overload is detected, the counter circuit 14 starts counting the rectangular waves from the waveform shaping circuit 11, and when a predetermined number is counted, outputs a reset signal to reset the counter circuit 12.
【0037】図4の構成では、出力トランジスタQou
tに過電流が流れて短絡検出回路8が過負荷を検出して
も、カウンタ回路14が波形整形回路11からの矩形波
を所定数計数するまでの所定時間はカウンタ回路12は
リセットされず、この間出力トランジスタQoutはオ
ン状態を継続する。これにより、出力トランジスタQo
utに瞬時的な過電流が流れても正常状態と見なし出力
がオフされることがない。In the configuration of FIG. 4, the output transistor Qou
Even if an overcurrent flows at t and the short circuit detection circuit 8 detects an overload, the counter circuit 12 is not reset for a predetermined time until the counter circuit 14 counts a predetermined number of rectangular waves from the waveform shaping circuit 11, During this time, the output transistor Qout keeps on. Thereby, the output transistor Qo
Even if an instantaneous overcurrent flows in ut, it is regarded as a normal state and the output is not turned off.
【0038】また、上記のカウンタ回路14は、電源電
圧が所定値よりも低下すると前述した電圧検出回路13
によってカウンタ回路12とともにリセットされる。When the power supply voltage falls below a predetermined value, the counter circuit 14 operates as described above.
Is reset together with the counter circuit 12.
【0039】本実施の形態によれば、電源投入時には第
1の実施の形態と同様の効果が得られるとともに、定常
状態でも瞬時的な過負荷に対して誤動作することがない
検出装置を容易に集積化、小形化できる。According to the present embodiment, the same effect as that of the first embodiment can be obtained when the power is turned on, and a detection device that does not malfunction due to instantaneous overload even in a steady state can be easily provided. It can be integrated and miniaturized.
【0040】[0040]
【発明の効果】以上説明した通り本発明によれば、計数
手段が矩形波を所定数計数するまでは計数手段出力の制
御信号によりゲート手段が2値信号をスイッチング手段
に出力しないようにすることで、交流出力手段出力の交
流信号の振幅が所定振幅に達するまでの間はスイッチン
グ手段の動作を禁止したので、交流出力手段の他にパル
ス発生回路等の別の発振器を必要とすることもなく、コ
ンデンサを用いたタイマ回路を必要としない構成により
電源投入時のスイッチング手段の誤動作を防止すること
ができ、集積化、小形化が容易であるという効果があ
る。As described above, according to the present invention, the gate means does not output the binary signal to the switching means by the control signal output from the counting means until the counting means counts a predetermined number of rectangular waves. Since the operation of the switching means is prohibited until the amplitude of the AC signal output from the AC output means reaches a predetermined amplitude, another oscillator such as a pulse generating circuit other than the AC output means is not required. In addition, a configuration that does not require a timer circuit using a capacitor can prevent a malfunction of the switching means when the power is turned on, and has an effect that integration and miniaturization are easy.
【図1】本発明の検出装置の第1の実施の形態を示すブ
ロック図である。FIG. 1 is a block diagram showing a first embodiment of a detection device of the present invention.
【図2】電圧検出回路13の具体例を示す回路図であ
る。FIG. 2 is a circuit diagram showing a specific example of a voltage detection circuit 13;
【図3】第1の実施の形態の電源投入時の動作を示すタ
イミングチャートである。FIG. 3 is a timing chart showing an operation when power is turned on in the first embodiment.
【図4】本発明の検出装置の第2の実施の形態を示すブ
ロック図である。FIG. 4 is a block diagram showing a detection device according to a second embodiment of the present invention.
【図5】従来の検出装置の一例の一般的な近接スイッチ
の回路図である。FIG. 5 is a circuit diagram of a general proximity switch as an example of a conventional detection device.
2 発振回路 3 整流・平滑回路 4 コンパレータ 6 アンド回路 8 短絡検出回路 11 波形整形回路 12,14 カウンタ回路 13 電圧検出回路 Qout 出力トランジスタ ZD ツェナーダイオード 2 Oscillation circuit 3 Rectifier / smoothing circuit 4 Comparator 6 AND circuit 8 Short circuit detection circuit 11 Waveform shaping circuit 12,14 counter circuit 13 Voltage detection circuit Qout output transistor ZD Zener diode
フロントページの続き (51)Int.Cl.7 識別記号 FI H03K 17/78 H03K 17/78 G Continued on the front page (51) Int.Cl. 7 Identification code FI H03K 17/78 H03K 17/78 G
Claims (4)
力する交流出力手段と、当該交流信号に応じたレベルの
直流信号を出力する直流出力手段と、当該直流信号レベ
ルに応じた2値信号を出力する2値信号出力手段と、該
2値信号を制御信号によってゲートするゲート手段と、
該ゲート手段の出力に応じてスイッチするスイッチング
手段とを備えた検出装置であって、 電源投入とほぼ同時に生成される前記交流信号を整形し
て該交流信号に同期した矩形波を出力する整形手段と、 該矩形波を計数し前記制御信号を出力する計数手段とを
備え、前記計数手段が前記矩形波を所定数計数するまで
は前記制御信号により前記ゲート手段が前記2値信号を
前記スイッチング手段に出力しないようにすることで、
前記交流信号の振幅が所定振幅に達するまでの間は前記
スイッチング手段の動作を禁止したことを特徴とする検
出装置。An AC output means for outputting an AC signal for detecting an object to be detected, a DC output means for outputting a DC signal having a level corresponding to the AC signal, and a binary signal corresponding to the DC signal level Binary signal output means for outputting a signal, gating means for gating the binary signal by a control signal,
A switching means for switching in accordance with an output of the gate means, wherein the shaping means shapes the AC signal generated almost at the time of power-on and outputs a rectangular wave synchronized with the AC signal. And counting means for counting the rectangular wave and outputting the control signal, wherein the control signal causes the gate means to switch the binary signal to the switching means until the counting means counts the rectangular wave by a predetermined number. By not outputting to
The detecting device, wherein the operation of the switching means is prohibited until the amplitude of the AC signal reaches a predetermined amplitude.
ことを検出する過電流検出手段と、 前記過電流を検出して前記計数手段をリセットするリセ
ット手段とをさらに備えたことを特徴とする請求項1に
記載の検出装置。2. The apparatus according to claim 1, further comprising: an overcurrent detection unit configured to detect an overcurrent flowing in the switching unit; and a reset unit configured to detect the overcurrent and reset the counting unit. Item 2. The detection device according to Item 1.
段からの前記矩形波を計数する他の計数手段を備え、 該他の計数手段により前記矩形波を他の所定数計数する
と前記計数手段をリセットすることにより、瞬時的な前
記過電流に対しては前記計数手段をリセットしないよう
にすることを特徴とする請求項1または2に記載の検出
装置。3. The reset means includes another counting means for counting the rectangular wave from the shaping means when the overcurrent detection means outputs a detection signal, and the other counting means converts the rectangular wave into another. The detection device according to claim 1, wherein the counting unit is reset after a predetermined number of times, so that the counting unit is not reset for the instantaneous overcurrent.
以下のときに前記計数手段または前記他の計数手段をリ
セットする他のリセット手段をさらに備えたことを特徴
とする請求項1乃至3のいずれかに記載の検出装置。4. The apparatus according to claim 1, further comprising another reset means for detecting a power supply voltage and resetting said counting means or said other counting means when said power supply voltage is equal to or lower than a predetermined value. 3. The detection device according to any one of 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25177897A JP3538529B2 (en) | 1997-09-17 | 1997-09-17 | Detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25177897A JP3538529B2 (en) | 1997-09-17 | 1997-09-17 | Detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197997A JPH1197997A (en) | 1999-04-09 |
JP3538529B2 true JP3538529B2 (en) | 2004-06-14 |
Family
ID=17227791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25177897A Expired - Fee Related JP3538529B2 (en) | 1997-09-17 | 1997-09-17 | Detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3538529B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3284464B2 (en) | 1998-09-29 | 2002-05-20 | セイコーエプソン株式会社 | Page printer and page print system |
JP5145841B2 (en) * | 2007-09-20 | 2013-02-20 | 富士電機機器制御株式会社 | Detection device |
US7804427B1 (en) * | 2009-03-20 | 2010-09-28 | Honda Motor Co., Ltd. | Device and method for automatic reset of encoder |
JP4817027B2 (en) | 2009-06-16 | 2011-11-16 | 株式会社デンソー | Electrostatic occupant detection device |
JP5530948B2 (en) * | 2011-02-15 | 2014-06-25 | 大成建設株式会社 | Vibration meter |
JP5825033B2 (en) * | 2011-10-14 | 2015-12-02 | 株式会社Ihi | Wear detection apparatus and wear detection method |
DE102017105543A1 (en) | 2017-03-15 | 2018-09-20 | Schaeffler Technologies AG & Co. KG | Method and device for maintaining a detected absolute position of acting as an actuator electric motor in a critical operating case |
-
1997
- 1997-09-17 JP JP25177897A patent/JP3538529B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1197997A (en) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5124875A (en) | Overcurrent protection apparatus | |
US10063159B1 (en) | Adaptive synchronous rectifier sensing deglitch | |
JP2020068579A (en) | Semiconductor device for switching power supply control and ac-dc converter | |
CN211656009U (en) | Control device and chip of switching power supply and switching power supply | |
JP3538529B2 (en) | Detector | |
JP2819255B2 (en) | Multi-standard AC / DC converter | |
US5568343A (en) | Circuit for protecting switching power source from overloads and shot circuits | |
JPH02250670A (en) | Switching power supply | |
JP3459143B2 (en) | Overload protection method for switching converter | |
US7518888B2 (en) | Control circuit and method for a fly-back voltage converter | |
JPH10132872A (en) | Low-voltage detection circuit | |
JP2000166227A (en) | Overcurrent protection circuit for switching power supply | |
US20030020440A1 (en) | Power supply circuit | |
TW201238220A (en) | Start-up circuit to discharge EMI filter of power supplies | |
US20200014305A1 (en) | Flyback power converter having overly high voltage protection and primary side controller circuit thereof | |
US5978194A (en) | Device and method for counting flanks of electrical pulses | |
JP2841533B2 (en) | Power supply circuit | |
TWI694665B (en) | Controller for extending a protection period of a power converter and operational method thereof | |
JP4311831B2 (en) | Flyback switching power supply | |
JP3862307B2 (en) | Power supply | |
JPH0583944A (en) | Power supply equipment | |
SU1295458A1 (en) | Control device for electromagnet | |
JPH073833Y2 (en) | Overcurrent protection circuit for switching power supply | |
JPS5858824A (en) | Rush current preventing circuit | |
JP3479866B2 (en) | Phase controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040123 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |