JP3536120B2 - 電子放出素子の製造方法 - Google Patents

電子放出素子の製造方法

Info

Publication number
JP3536120B2
JP3536120B2 JP2001304570A JP2001304570A JP3536120B2 JP 3536120 B2 JP3536120 B2 JP 3536120B2 JP 2001304570 A JP2001304570 A JP 2001304570A JP 2001304570 A JP2001304570 A JP 2001304570A JP 3536120 B2 JP3536120 B2 JP 3536120B2
Authority
JP
Japan
Prior art keywords
diamond
emitter
metal film
electron
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001304570A
Other languages
English (en)
Other versions
JP2003109493A (ja
Inventor
博昭 吉田
忠司 酒井
尚志 佐久間
秀世 大串
幸志 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Science and Technology Agency
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
Japan Science and Technology Agency
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Japan Science and Technology Agency, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Priority to JP2001304570A priority Critical patent/JP3536120B2/ja
Publication of JP2003109493A publication Critical patent/JP2003109493A/ja
Application granted granted Critical
Publication of JP3536120B2 publication Critical patent/JP3536120B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、真空マイクロ素子
等に用いられる電子放出素子の製造方法に関する。 【0002】 【従来の技術】電子放出素子(電界放出素子)は、高速
応答性、耐放射線性及び耐高温性、さらに高精細な自発
光型ディスプレイの可能性などの観点から、近年活発に
研究開発が行われている。 【0003】電子放出素子のエミッタ材料には電子親和
力の小さい材料が使用されている。近年、ダイヤモンド
の電子親和力が0に近いことが見出され(例えば、J.Va
nらJ. VacSci. Technol, B,10,4(1992))、ダイヤモン
ドをエミッタ材料として用いた電子放出素子の作製方法
が数多く提案されている。 【0004】例えば、V.V.Zhironらは(J. Vac. Sci. Te
chnol. B13(2), Mar/Apr 1995)、以下のような方法を提
案している。まず、エミッタの母体となるSiを加工し
て、高さ100μm、直径数μm程度の柱状構造を形成す
る。続いて、この柱状構造体の先にSi−Au合金を厚
さ数μm程度形成する。さらに、エッチングや酸化技術
を用いて柱状構造体の先端を尖らせ(シャープニング)、
シャープニングしたSiエミッタにダイヤモンドをコー
ティングする。しかしながら、この手法で形成したダイ
ヤモンドコーティングエミッタは、ダイヤモンドが個々
の柱状構造体上に均一に形成されないため、安定性や信
頼性に問題がある。 【0005】また、単結晶ダイヤモンドを用いたエミッ
タの作製も提案されている。この方法では、単結晶ダイ
ヤモンドの低指数面(001)、(111)、(011)で構成され
るファセットを利用してエミッタの作製が行われる。し
かしながら、この方法では、エミッタ先端の角度は高々
45度程度である。エミッタ先端が先鋭化するほど電界
集中が大きくなり低電界での電子放出が可能となるが、
現状では平坦な単結晶面との大きな差は見られない。 【0006】一方、ダイヤモンド上にマスク膜を形成
し、これをマスクとしてダイヤモンドをエッチングする
方法も考えられる。しかしながら、このようなマスクは
通常フォトリソグラフィの技術を用いて形成される。そ
のため、ダイヤモンドエミッタは電荷供給電極(ダイヤ
モンドエミッタに電荷を供給するための電極)との間で
一定以上の距離を隔てて形成されることになり、ダイヤ
モンドエミッタと電荷供給電極との間に介在する抵抗成
分によって大きな電圧ロスが生じる。また、ダイヤモン
ドエミッタの密度を高くすることも難しい。したがっ
て、ダイヤモンドエミッタから安定して電子を放出させ
ることが困難である。さらに、フォトリソグラフィ工程
によって全体の工程も増加する。 【0007】 【発明が解決しようとする課題】このように、ダイヤモ
ンドをエミッタ材料に用いた場合、従来は安定性や信頼
性に優れた電子放出素子を簡単な工程で作製することが
困難であった。 【0008】本発明は上記従来の課題に対してなされた
ものであり、安定性や信頼性に優れた電子放出素子の製
造方法を提供することを目的としている。 【0009】 【課題を解決するための手段】(構成)本発明に係る電
子放出素子の製造方法は、ダイヤモンドを含む基板を用
意する工程と、前記基板上に開口を有するマスク板を配
置する工程と、前記マスク板を介して前記基板上に金属
材料を堆積することにより、前記基板上の前記開口に対
応した領域及びその周囲の領域に金属膜を形成する工程
と、前記金属膜をマスクとして前記ダイヤモンドをエッ
チングして、電子を放出する先鋭な複数のダイヤモンド
エミッタからなるエミッタ群を形成する工程と、を備え
たことを特徴とする。 【0010】 【0011】 【0012】(作用)基板上にマスク板を配置する際、
基板表面とマスク板とを意識的に離間させた場合はもち
ろん、基板上にマスク板を載置した場合にも基板表面の
凹凸によって基板表面とマスク板との間には隙間が存在
する。そのため、金属材料を堆積する際、開口に対応し
た領域に金属膜(主金属膜)が形成される他、開口の周
囲の領域には回り込み現象によって微小サイズの金属膜
が主金属膜の近傍に高密度で形成される。このような金
属膜をマスクとしてダイヤモンドのエッチングを行うこ
とにより、高アスペクト比のダイヤモンドエミッタから
なるエミッタ群を主金属膜の近傍に高密度で形成するこ
とができる。また、主金属膜をダイヤモンドエミッタに
電荷を供給するための電極として用いることもでき、こ
れにより電極とダイヤモンドエミッタとの間に介在する
抵抗成分を小さくすることができ、電圧ロスを少なくす
ることができる。また、金属膜をフォトリソグラフィ技
術を用いずに形成できるため、製造工程の簡略化を図る
こともできる。したがって、このようにして形成された
ダイヤモンドエミッタからなるエミッタ群を用いること
で、例えば一つのダイヤモンドエミッタが破壊等によっ
て電子放出できなくなっても他のダイヤモンドエミッタ
によって容易に代替することができる等、安定性や信頼
性に優れた電子放出素子を簡単な工程で作製することも
可能となる。 【0013】 【0014】 【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 【0015】(実施形態) 図1は、本発明の実施形態に係る電子放出素子の製造工
程を示した工程断面図である。 【0016】まず、図1(a)に示すように、高圧合成
されたダイヤモンド基板11上に、ダイヤモンド膜12
を厚さ1μm程度、エピタキシャル成長させる。 【0017】次に、図1(b)に示すように、S(硫
黄)或いはP(リン)等の不純物をダイヤモンド膜12
にイオン注入する。このとき、ダイヤモンド膜12の表
面から0.5μm程度の深さまで1019cm-3程度の濃
度になるように、加速電圧を変化させてイオン注入を行
う。さらに、不活性ガス中又は真空中にて、400℃以
上1200℃以下で熱処理を行い、上記不純物を活性化
させて低抵抗のn型ダイヤモンド層13を形成する。本
例では、不純物として硫黄を用い、添加量はダイヤモン
ドがグラファイト化しない程度とした。また、注入エネ
ルギーを3種類として、表面からの深さが50nm〜4
00nm程度まで硫黄の添加量が一定となるようにし
た。 【0018】次に、図1(c)に示すように、開口部1
4aを有する金属マスク板14をn型ダイヤモンド層1
3上に載置し、開口部14aを通してn型ダイヤモンド
層13上に金属膜15を真空蒸着する。n型ダイヤモン
ド層13の表面には数μmオーダーの凹凸があるため、
金属マスク板14を載置することによって数μmオーダ
ーの隙間が生じる。なお、本例ではマスク板14をn型
ダイヤモンド層13上に載せるようにしたが、マスク板
14をn型ダイヤモンド層13から微小距離(50μm
を越えない範囲の距離)離して配置してもよい。金属膜
15は、後工程で形成されるダイヤモンドエミッタに電
荷(電子)を供給する(電圧を印加する)ための電荷供
給電極(負極性側電極)となるものである。金属膜15
を蒸着する際、金属膜15と基板(n型ダイヤモンド層
13)との間には若干の隙間が存在するため、電荷供給
電極の周囲には、開口部14aの周囲に回り込んだ金属
膜によって、微小サイズの多数の金属膜が同時に形成さ
れる。なお、本例では、オーミックコンタクトが得られ
やすいように、金属膜15としてTi膜(400n
m)、Pt膜(500nm)及びAu膜(3000n
m)の積層膜を用いた。Ti膜はコンタクトメタル、P
t膜は熱処理時にTiが上方に拡散するのを防ぐための
ストップ膜、Au膜は金線等との電気的接続を取りやす
くするためのパッドメタルである。金属膜15を真空蒸
着した後、オーミック性を上げるために、不活性ガス中
で400℃、30分間の熱処理を行う。 【0019】なお、ここまでの工程において、電極との
オーミック性をさらに向上させるために、n型ダイヤモ
ンド層13の表面領域に、アルゴン或いはカーボンのイ
オン注入によってグラファイト化コンタクト層を形成し
てもよい。 【0020】次に、図1(d)に示すように、金属膜1
5(電荷供給電極となる金属膜及び電荷供給電極周囲の
微小サイズの金属膜)をマスクとして、n型ダイヤモン
ド層13を酸素を用いて異方性ドライエッチングする。
本例では、100%酸素雰囲気において、RFプラズマ
を用いたドライエッチングを行った。雰囲気圧力は5P
a、RF入力は100Wとした。20分間のドライエッ
チングを行ったところ、約400nmの深さまでエッチ
ングされた。この異方性ドライエッチングには、プラズ
マ源としてICP、ECRプラズマを用いることも可能
である。 【0021】図2は、図1(d)の丸で囲んだ部分を拡
大して示した図である。金属膜15の蒸着時に回り込み
現象によって電荷供給電極周囲に形成された微小サイズ
の金属膜がエッチングマスクとなり、n型ダイヤモンド
層13からなる高アスペクト比(5以上で100以下程
度)の微小なダイヤモンドエミッタ(先鋭なダイヤモン
ド柱)13aが多数形成される。これらの多数のダイヤ
モンドエミッタ13aによってエミッタ群が構成され
る。ダイヤモンドエミッタ13aは、金属膜15からな
る電荷供給電極からの距離(n型ダイヤモンド層13の
側壁からの距離)が遠くなるにしたがって(距離に反比
例して)、密度がしだいに減少している。密度分布は、
マスク板14と基板(n型ダイヤモンド層13)との密
着度(平均的な隙間の距離)を変えることによって制御
することが可能である。また、エッチングの際にエミッ
タ13aの先端部が微小サイズの金属膜とともに多少エ
ッチングされるため、エミッタ先端部13aの高さは、
電荷供給電極下のn型ダイヤモンド層13の上面の高さ
よりも低くなっている。 【0022】図3は、エッチング後の状態を斜め方向か
ら反射電子顕微鏡で観察したものである。領域Aはダイ
ヤモンドエミッタ13aが形成されている部分、領域B
はn型ダイヤモンド層13の部分、領域Cはn型ダイヤ
モンド層13上の金属膜15(電荷供給電極)の部分で
ある。エッチングの条件は、エッチング雰囲気100%
酸素、圧力5Pa、プラズマ用高周波電力の周波数を1
3.56MHz、出力を100Wとした。エッチング速
度は20nm/min程度で、エッチング時間は60m
inである。図3に示すように、電荷供給電極の近傍に
直径100nm程度で高さ1μm程度の柱状のダイヤモ
ンドエミッタが無数に形成されている。電極からおよそ
30μmまでの領域では、特に高密度にエミッタが形成
されている。ダイヤモンドエミッタの密度は、電極の極
近傍では107 cm-2程度以上、電極から30μm程度
離れた部分では105 cm-2程度以上であった。そして
これらのエミッタの先端は、50%以上のものが極めて
先鋭化していた。 【0023】図4は、上述したようにして作製されたエ
ミッタ13aの上方に、エミッタ13aから電子を引き
出す(放出させる)ための引き出し電極(正極性側電
極)21を設けた状態を示している。図4に示した構造
により、エミッタの電子放出特性を測定した。引き出し
電極21とエミッタ13aの先端との間隔は33μmと
した。その結果、極めて小さい電界で電子の放出が確認
でき、電流密度も150mA/cm2 以上であった。ま
た、シリコンや高融点金属を用いたエミッタで見られる
電子放出後の形状変化もまったく見られなかった。 【0024】図5は、上述したようにして作製された構
造に対し、n型ダイヤモンド層13上に絶縁膜22を介
してゲート電極23を設けた構造を示している。図5に
示した構造により、電界放出時の電流電圧特性を測定し
た。その測定結果を図6に示す。横軸はエミッタ13a
に対する引き出し電極21の電位、縦軸は引き出し電極
21の電流であり、ゲート電極の電位は一定値に固定し
ている。図5のようなゲート電極23を設けた構造で
も、極めて安定な電子放出が確認でき、制御性も極めて
良好で、測定中に特性の劣化等はまったく見られなかっ
た。 【0025】以上のように、本実施形態によれば、メタ
ルマスク板の周囲からの回り込み現象を利用することに
より、電荷供給電極の周囲に微小サイズの金属膜を形成
することができる。この微小サイズの金属膜をエッチン
グマスクとして異方性エッチングを行うことにより、電
荷供給電極の近傍に高アスペクト比のダイヤモンドエミ
ッタを高密度で形成することができる。したがって、こ
のようにして形成されたダイヤモンドエミッタを用いる
ことで、安定性や信頼性に優れた電子放出素子を作製す
ることが可能となる。 【0026】なお、上述した実施形態では、電荷供給電
極を堆積する際に金属マスク板を用いてエッチングマス
クとなる微小サイズの金属膜を形成するようにしたが、
ゲート電極となる金属膜を形成する際に同様の手法によ
って微小サイズの金属膜を形成するようにしてもよい。
図7はその一例を示した図であり、図1に示した構成要
素と対応する構成要素には同一の参照番号を付してい
る。製造工程は、以下の通りである。 【0027】n型ダイヤモンド層13を形成した後、金
属膜15を形成し、この金属膜15をパターニングして
電荷供給電極を形成する。続いて、絶縁膜22を全面に
形成する。その後、図1に示した例と同様に開口部を有
する金属マスク板を用いて、絶縁膜22上にゲート電極
23となる金属膜を堆積する。この金属膜(ゲート電極
23)をマスクとして、絶縁膜22及びn型ダイヤモン
ド層13をエッチングすることで、図7に示すような多
数のダイヤモンドエミッタ13aからなるエミッタ群を
形成することができる。なお、エッチング後に絶縁膜2
2がダイヤモンドエミッタ13a上に残っているような
場合には、例えばウエットエッチングによって絶縁膜2
2を除去すればよい。 【0028】(参考例) 図8は、本発明の参考例に係る電子放出素子の製造工程
を示した工程断面図である。なお、図1等に示した実施
形態の構成要素に対応する構成要素については同一の参
照番号を付し、詳細な説明は省略する。 【0029】まず、図8(a)に示すように、ダイヤモ
ンド基板11上に、ダイヤモンド膜12を厚さ1μm程
度、エピタキシャル成長させる。 【0030】次に、図8(b)に示すように、ダイヤモ
ンド膜12の表面領域にAr(アルゴン)或いはC(カ
ーボン)のイオン注入を行う。このイオン注入を適当な
条件で行うことにより、ダイヤモンド膜12の表面領域
の一部はグラファイト化され、ダイヤモンド部分とグラ
ファイト部分の混在領域31が形成される。本例ではA
rを用いて、Arのイオン注入量を5×1019cm-3
し、混在領域31の厚さが100nm程度となるように
した。なお、上述した実施形態と同様、ダイヤモンド膜
12の表面領域にn型ダイヤモンド層を形成しておき、
このn型ダイヤモンド層の表面領域にダイヤモンド/グ
ラファイト混在領域31を形成するようにしてもよい。 【0031】ここで、ダイヤモンドのグラファイト化に
ついて説明する。ダイヤモンドとグラファイトとは炭素
の結合状態が互いに異なったものであり、ダイヤモンド
は共有結合であるSP3 結合、グラファイトはπ結合で
あるSP2 結合である。グラファイトでは、π結合のπ
電子が電気伝導に寄与するため電気抵抗が非常に小さい
が(1Ωcm-1以下)、不純物が添加されていないダイ
ヤモンドは極めて電気抵抗が高い(1×1014Ωcm-1
以上)。 【0032】ダイヤモンドに10keV以上のエネルギ
ーでAr等の原子を打ち込むと(イオン注入すると)、
打ち込まれた原子はダイヤモンド中の炭素原子にぶつか
りながらしだいにエネルギーを失い、打ち込みエネルギ
ーと相関のある深さで止まる。失われるエネルギーは、
結晶欠陥(ダイヤモンドの格子を壊したりダイヤモンド
中の炭素原子を弾き飛ばしたりすることによって生じ
る)を発生させるために消費される。このとき、結合の
一部がπ結合性になると、その部分がグラファイトに変
化する。この変化は不可逆性である。これは、グラファ
イトの方がダイヤモンドよりも結合のエネルギーが大き
いためである。 【0033】グラファイト化される領域は、打ち込み原
子が通過した領域周囲の極めて狭い領域である。全ての
領域をグラファイト化するためには、打ち込み原子の物
性にもよるが、ダイヤモンドへの固溶限界を超える10
20cm-3程度以上の原子を打ち込まなければならない。
本参考例では、この値を越えない範囲の原子を打ち込む
ことで、ダイヤモンド部分とグラファイト部分とを混在
させるようにしている。X線光電子分光法を用いて測定
を行うことにより、ダイヤモンドとグラファイトそれぞ
れの結合エネルギーの違いから電子エネルギースペクト
ルの差が生じるため、どの程度の割合で両者が混在して
いるかを検出することができる。 【0034】次に、図8(c)に示すように、ダイヤモ
ンド/グラファイト混在領域31に対して異方性ドライ
エッチングを行う。本例では、Ar中に1〜2%の酸素
を含む雰囲気において、RIEによるエッチングを行
う。エッチング時間は1minとした。酸素系ガスを用
いたドライエッチングでは、ダイヤモンドよりもグラフ
ァイトの方がエッチングされやすいため、このドライエ
ッチングにより、混在領域31のうち、グラファイト部
分が選択的にエッチングされ、ダイヤモンド部分32が
残置する。エッチングガスとしては、酸素以外に水素を
用いることも可能である。 【0035】図9は、図6(c)の丸で囲んだ部分を拡
大して示した図であり、グラファイト部分が除去され、
ダイヤモンド部分からなるダイヤモンドエミッタ32a
が形成されている。これらの多数のダイヤモンドエミッ
タ32aによってエミッタ群が構成される。ダイヤモン
ドエミッタ32aの高さは80nm程度であり、直径は
50nm程度以下でほとんどが直径20nm程度以下で
ある。エミッタ32aの密度は最大で108 cm-2
度、最低でも106 cm-2程度であり、非常に高密度で
ある。また、エミッタ先端も少なくとも1割以上が先鋭
化していた。 【0036】次に、図8(d)に示すように、電荷供給
電極となる金属膜15を真空蒸着する。金属膜15の形
成方法は、上述した実施形態と同様、開口を有する金属
マスク板を用いて行えばよい。 【0037】以上のように、本参考例によれば、ダイヤ
モンド膜に対してアルゴンやカーボンをイオン注入し
て、ダイヤモンド/グラファイト混在領域を形成し、ダ
イヤモンドに対してグラファイトを選択的にドライエッ
チングすることで、高アスペクト比のダイヤモンドエミ
ッタを高密度で形成することができる。したがって、こ
のようにして形成されたダイヤモンドエミッタを用いる
ことで、安定性や信頼性に優れた電子放出素子を作製す
ることが可能となる。 【0038】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。 【0039】 【発明の効果】本発明によれば、アスペクト比の高い高
密度のエミッタを有し、安定性や信頼性に優れた電子放
出素子を得ることが可能となる。
【図面の簡単な説明】 【図1】本発明の実施形態に係る電子放出素子の一例に
ついてその製造工程を示した工程断面図。 【図2】図1の一部を拡大して示した図。 【図3】本発明の実施形態において、主要部の構造を反
射電子顕微鏡によって観察した顕微鏡写真。 【図4】本発明の実施形態に係る電子放出素子の他の例
について示した断面図。 【図5】本発明の実施形態に係る電子放出素子の他の例
について示した断面図。 【図6】本発明の実施形態に係る電子放出素子の特性に
ついて示した図。 【図7】本発明の実施形態に係る電子放出素子の他の例
について示した断面図。 【図8】本発明の参考例に係る電子放出素子の一例につ
いてその製造工程を示した工程断面図。 【図9】図8の一部を拡大して示した図。 【符号の説明】 11…ダイヤモンド基板 12…ダイヤモンド膜 13…n型ダイヤモンド層 13a…ダイヤモンドエミッタ 14…マスク板 14a…開口部 15…金属膜 21…引き出し電極 22…絶縁膜 23…ゲート電極 31…ダイヤモンド/グラファイト混在領域 32…ダイヤモンド部分 32a…ダイヤモンドエミッタ
フロントページの続き (72)発明者 酒井 忠司 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 佐久間 尚志 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 大串 秀世 茨城県つくば市東1−1−1 独立行政 法人産業技術総合研究所内 (72)発明者 渡辺 幸志 茨城県つくば市東1−1−1 独立行政 法人産業技術総合研究所内 (56)参考文献 特開 平9−45215(JP,A) 特開2001−15012(JP,A) 特開2000−215788(JP,A) 特表2001−509839(JP,A) 特表2002−517087(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/304

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】ダイヤモンドを含む基板を用意する工程
    と、 前記基板上に開口を有するマスク板を配置する工程と、 前記マスク板を介して前記基板上に金属材料を堆積する
    ことにより、前記基板上の前記開口に対応した領域に主
    金属膜を形成するとともにその周囲の領域に回り込んだ
    金属材料によって該周囲の領域に微小サイズの複数の
    属膜を形成する工程と、前記主金属膜及び前記微小サイズの複数の金属膜 をマス
    クとして前記ダイヤモンドをエッチングして、前記周囲
    の領域に電子を放出する先鋭な複数のダイヤモンドエミ
    ッタからなるエミッタ群を形成する工程と、 を備えたことを特徴とする電子放出素子の製造方法。
JP2001304570A 2001-09-28 2001-09-28 電子放出素子の製造方法 Expired - Lifetime JP3536120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001304570A JP3536120B2 (ja) 2001-09-28 2001-09-28 電子放出素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304570A JP3536120B2 (ja) 2001-09-28 2001-09-28 電子放出素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003109493A JP2003109493A (ja) 2003-04-11
JP3536120B2 true JP3536120B2 (ja) 2004-06-07

Family

ID=19124471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304570A Expired - Lifetime JP3536120B2 (ja) 2001-09-28 2001-09-28 電子放出素子の製造方法

Country Status (1)

Country Link
JP (1) JP3536120B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004088703A1 (ja) * 2003-03-28 2006-07-06 住友電気工業株式会社 冷極電子源と、これを用いたマイクロ波管及びその製造方法
JP2005217548A (ja) 2004-01-27 2005-08-11 Nec Corp 無線通信方法、無線通信システム、及び無線端末
JP4340776B2 (ja) 2005-06-28 2009-10-07 独立行政法人産業技術総合研究所 炭素終端構造のダイヤモンド電子源及びその製造方法

Also Published As

Publication number Publication date
JP2003109493A (ja) 2003-04-11

Similar Documents

Publication Publication Date Title
US5861707A (en) Field emitter with wide band gap emission areas and method of using
US5199918A (en) Method of forming field emitter device with diamond emission tips
US5913704A (en) Fabrication of electronic devices by method that involves ion tracking
US6440763B1 (en) Methods for manufacture of self-aligned integrally gated nanofilament field emitter cell and array
CA2034481C (en) Self-aligned gate process for fabricating field emitter arrays
Dams et al. Homogeneous field emission cathodes with precisely adjustable geometry fabricated by silicon technology
CA2071064A1 (en) Molded field emission electron emitter employing a diamond coating and method for producing same
CA2071065A1 (en) Field emission electron source empolying a diamond coating and method for producing same
US5627427A (en) Silicon tip field emission cathodes
JP2000502492A (ja) 集積回路装置およびアモルファスシリコンカーバイド抵抗器材料を用いる方法
EP0675519A1 (en) Apparatus comprising field emitters
JP4792625B2 (ja) 電子放出素子の製造方法及び電子デバイス
US6554673B2 (en) Method of making electron emitters
JP3536120B2 (ja) 電子放出素子の製造方法
US9754755B2 (en) Nanoparticle-templated lithographic patterning of nanoscale electronic components
JP2003162956A (ja) Mis/mim電子放出素子
JP2004119018A (ja) 電子放出素子
JPH11102640A (ja) 電界放出型陰極及びその製造方法
EP0945884A1 (en) Field emission device using a boron nitride nanotube electron source
US5607335A (en) Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material
JPH0536345A (ja) 電界放射型冷陰極の作製方法
EP1453074A2 (en) Dielectric emitter with PN junction
JP3457054B2 (ja) 棒状シリコン構造物の製造方法
JP2790218B2 (ja) 電界放出型電子放出素子
Shaw et al. Silicon field emitter arrays

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040226

R150 Certificate of patent or registration of utility model

Ref document number: 3536120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350