JP3532972B2 - Method for manufacturing compound semiconductor device - Google Patents

Method for manufacturing compound semiconductor device

Info

Publication number
JP3532972B2
JP3532972B2 JP21510594A JP21510594A JP3532972B2 JP 3532972 B2 JP3532972 B2 JP 3532972B2 JP 21510594 A JP21510594 A JP 21510594A JP 21510594 A JP21510594 A JP 21510594A JP 3532972 B2 JP3532972 B2 JP 3532972B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor device
semiconductor substrate
oxide film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21510594A
Other languages
Japanese (ja)
Other versions
JPH0883782A (en
Inventor
富佐雄 廣瀬
浩一 星野
道代 水谷
哲男 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Denso Corp
Original Assignee
Japan Science and Technology Agency
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, Denso Corp filed Critical Japan Science and Technology Agency
Priority to JP21510594A priority Critical patent/JP3532972B2/en
Publication of JPH0883782A publication Critical patent/JPH0883782A/en
Application granted granted Critical
Publication of JP3532972B2 publication Critical patent/JP3532972B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体装置の製
造方法であって、詳しくは、エッチングや電極形成等の
加工を行う時に問題となるレジスト残渣や表面の汚れを
除去し、清浄な化合物半導体基板表面を得る方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a compound semiconductor device, and more specifically, it removes resist residues and surface stains, which are problems during processing such as etching and electrode formation, and is a clean compound. The present invention relates to a method for obtaining a semiconductor substrate surface.

【0002】[0002]

【従来の技術】化合物半導体装置は高い周波数で動作さ
せるために、微細なリセス形状を必要とするほか、電極
の接触抵抗も低いことが要求される。一方、化合物半導
体装置の製造においては、電気的特性の低下を避けるた
めにドライプロセスを使わないことが望ましい。しか
し、レジスト除去後のドライプロセスを用いずに有機洗
浄のみを用いると、化合物半導体基板表面にレジストが
変質したレジスト残渣や汚れが付着しやすい。このよう
な表面にレジスト残渣や汚れがある化合物半導体基板表
面に、ウェットエッチングで極微細なリセス加工を行う
とエッチング深さやサイドエッチングのばらつきが大き
くなるといった不具合が生じる。又、電極を形成する場
合にも、レジスト残渣や汚れが原因で接触抵抗が大きく
なったり、電極が剥がれるといった不具合が生じる。
2. Description of the Related Art A compound semiconductor device is required to have a fine recess shape in order to operate at a high frequency and also to have a low contact resistance of electrodes. On the other hand, in manufacturing a compound semiconductor device, it is desirable not to use a dry process in order to avoid deterioration of electrical characteristics. However, if only the organic cleaning is used without using the dry process after removing the resist, the resist residues and stains, which are resist-altered, are easily attached to the surface of the compound semiconductor substrate. When a compound semiconductor substrate surface having resist residues or stains on such a surface is subjected to extremely fine recess processing by wet etching, there arises a problem that variations in etching depth and side etching become large. In addition, when the electrodes are formed, problems such as an increase in contact resistance and peeling of the electrodes may occur due to resist residues and stains.

【0003】一方、シリコン半導体装置の製造ではプラ
ズマアッシングやプラズマエッチングといったドライプ
ロセスが用いられてきた。この時のレジスト残渣の除去
方法が、特開平4−82221号公報にて提案されてい
る。この方法は、塩素系ガスプラズマ反応を用いたエッ
チング処理でアルミ合金配線パターンを形成する際に発
生するレジスト残渣を、予め形成しておいた下地の犠牲
膜と同時にフッ素系ガスプラズマ反応で除去するという
ものである。
On the other hand, dry processes such as plasma ashing and plasma etching have been used in the manufacture of silicon semiconductor devices. A method for removing the resist residue at this time is proposed in Japanese Patent Laid-Open No. 4-82221. This method removes the resist residue generated when the aluminum alloy wiring pattern is formed by the etching process using the chlorine-based gas plasma reaction by the fluorine-based gas plasma reaction at the same time as the previously formed underlying sacrificial film. That is.

【0004】[0004]

【発明が解決しようとする課題】しかし、この技術を上
述するような化合物半導体装置の製造におけるリセス加
工や電極形成に適用した場合、プラズマ反応にさらされ
た化合物半導体基板表面がそのまま用いられるため、作
製された化合物半導体装置はショットキ特性等の電気的
特性が低いという問題があった。
However, when this technique is applied to recess processing and electrode formation in the production of the compound semiconductor device as described above, the surface of the compound semiconductor substrate exposed to the plasma reaction is used as it is, The produced compound semiconductor device has a problem that electrical characteristics such as Schottky characteristics are low.

【0005】そこで、この発明の目的は、レジスト残渣
や表面の汚れの除去にドライプロセスを用いないで清浄
な化合物半導体基板表面を得ることができる化合物半導
体装置の製造方法を提供することにある。
Therefore, an object of the present invention is to provide a method for manufacturing a compound semiconductor device which can obtain a clean compound semiconductor substrate surface without using a dry process for removing resist residues and surface stains.

【0006】[0006]

【課題を解決するための手段】請求項1に記載の発明
は、少なくともガリウムまたは砒素を含む化合物半導体
基板の表面に酸化処理を行って、少なくとも酸化ガリウ
ムまたは酸化砒素を含む表面酸化膜を形成する第1工程
と、前記表面酸化膜上にレジストを堆積する第2工程
と、前記レジストを所定のマスクを用いて露光、現像す
ることにより、前記表面酸化膜が露出された所望のレジ
ストパターンを形成する第3工程と、前記表面酸化膜に
おけるレジストパターンで覆われていない露出部分を
を含むエッチング液によるウェットエッチングで除去す
ることによりレジスト残渣や表面の汚れを同時に除去
し、清浄な化合物半導体基板表面を露出させる第工程
と、前記清浄な化合物半導体基板表面にエッチングや電
極形成を行う第工程とを備えた化合物半導体装置の製
造方法をその要旨とする。
SUMMARY OF THE INVENTION The first aspect of the present invention, by performing oxidation treatment on the surface of the compound semiconductor substrate comprising at least a gallium or arsenic, at least oxidized gallium
A first step of forming a surface oxide film comprising a beam or arsenic oxide, and a second step of depositing a Les Soo bets on the surface oxide film, exposing the resist using a predetermined mask, developing to
As a result, the desired register in which the surface oxide film is exposed is obtained.
A third step of forming a strike pattern, and an exposed portion of the surface oxide film that is not covered with the resist pattern is exposed to acid.
A fourth step of removing the resist residue and surface stains at the same time by removing it by wet etching with an etching solution containing a, and etching and electrode formation on the clean compound semiconductor substrate surface. The gist is a method for manufacturing a compound semiconductor device including a fifth step to be performed.

【0007】請求項2に記載の発明は、請求項1に記載
の化合物半導体装置の製造方法において、前記酸化処理
を、所定温度に加熱保持された所定濃度の過酸化水素水
に前記化合物半導体基板を所定時間浸漬することによっ
て行う化合物半導体装置の製造方法をその要旨とする。
According to a second aspect of the present invention, in the method of manufacturing a compound semiconductor device according to the first aspect, the oxidation treatment is performed.
A hydrogen peroxide solution of a predetermined concentration heated and maintained at a predetermined temperature
By immersing the compound semiconductor substrate in the
The gist of the method is a compound semiconductor device manufacturing method.

【0008】請求項3に記載の発明は、請求項1または
に記載の化合物半導体装置の製造方法において、第
工程で用いられる前記酸を含むエッチング液はフッ化水
素酸である化合物半導体装置の製造方法をその要旨とす
る。請求項4に記載の発明は、請求項1〜3のいずれか
一項に記載の化合物半導体装置の製造方法において、第
3工程でのレジストパターンとして異なるレジストパタ
ーンを用いて第2工程から第5工程を繰り返し行う化合
物半導体装置の製造方法をその要旨とする。
The invention described in claim 3 is the same as claim 1 or
The method of manufacturing a compound semiconductor device according to 2, 4
The gist is a method of manufacturing a compound semiconductor device in which the etching solution containing the acid used in the step is hydrofluoric acid. The invention according to claim 4 is any one of claims 1 to 3.
In the method of manufacturing a compound semiconductor device according to item 1,
Different resist patterns as resist patterns in 3 steps
A compound that repeats the second to fifth steps using
The manufacturing method of a semiconductor device is the gist.

【0009】[0009]

【作用】請求項1に記載の発明によれば、第1工程によ
り少なくともガリウムまたは砒素を含む化合物半導体基
板の表面に酸化処理が行われて、少なくとも酸化ガリウ
ムまたは酸化砒素を含む表面酸化膜が形成され、第2工
程により表面酸化膜上にレジストが堆積される。そし
て、第3工程によりレジストを所定のマスクを用いて露
光、現像することにより、前記表面酸化膜が露出された
所望のレジストパターンが形成される。その後、第4工
程により表面酸化膜におけるレジストパターンで覆われ
ていない露出部分を酸を含むエッチング液によるウェッ
トエッチングで除去することによりレジスト残渣や表面
の汚れが同時に除去されて清浄な化合物半導体基板表面
が露出される。つまり、少なくとも酸化ガリウムまたは
酸化砒素を含む表面酸化膜は酸を含むエッチング液に溶
解されやすいため、この第4工程においてウェット
ッチングによる化合物半導体基板の酸化膜の溶解ととも
にレジスト残渣や表面の汚れが除去され、清浄な化合物
半導体基板表面が得られる。
According to the invention described in [action] claim 1, oxidation treatment on the surface of the compound semiconductor substrate comprising at least a gallium or arsenic is performed by the first step, at least oxidized gallium
Surface oxide film comprising a beam or arsenic oxide is formed and Soo bets are deposited on the surface oxide film by the second step. Then, in the third step, the resist is exposed using a predetermined mask.
The surface oxide film was exposed by light and development
A desired resist pattern is formed. After that, the 4th work
The exposed portion of the surface oxide film which is not covered with the resist pattern is removed by wet etching with an etching solution containing an acid, whereby resist residues and surface stains are removed at the same time, which is a clean compound semiconductor substrate. The surface is exposed. In other words, gallium oxide, or even without any small
Surface oxide film is damaged friendliness is dissolved in an etchant containing an acid containing arsenic oxide, in the fourth step, the dirt of the resist residues and the surface together with the dissolution of the oxide film of the compound semiconductor substrate by wet et <br/> etching removal Thus, a clean compound semiconductor substrate surface is obtained.

【0010】さらに、第工程により清浄な化合物半導
体基板表面にエッチングや電極形成が行われる。請求項
2に記載の発明によれば、第1工程において、前記化合
物半導体基板は、所定温度に加熱保持された所定濃度の
過酸化水素水に所定時間浸漬されることによって酸化処
理される。
Further, in the fifth step, etching and electrode formation are performed on the surface of the clean compound semiconductor substrate. According to the invention of claim 2 , in the first step, the compound is
The object semiconductor substrate has a predetermined concentration that is heated and maintained at a predetermined temperature.
Oxidation treatment by immersing in hydrogen peroxide
Be treated.

【0011】請求項3に記載の発明によれば、第4工程
においてフッ化水素酸にて表面酸化膜がウェットエッチ
ングされる。請求項4に記載の発明によれば、第3工程
でのレジストパターンとして異なるレジストパターンを
用いて第2工程から第5工程が繰り返し行われる。つま
り、表面酸化膜を形成後、異なるレジストパターンを用
いて表面酸化膜を除去する工程と、エッチングや電極形
成する工程が順次繰り返して行われる。その結果、前の
レジストパターン形成工程で生じたレジスト残渣や表面
の汚れに影響を受けることなく必要なときに清浄な化合
物半導体基板表面が露出される。
According to the third aspect of the invention , the surface oxide film is wet-etched with hydrofluoric acid in the fourth step. According to the invention of claim 4, the third step
Different resist pattern as the resist pattern in
The second to fifth steps are repeatedly performed by using the above. Tsuma
After forming the surface oxide film, use different resist patterns.
Removing the surface oxide film, etching and electrode
The steps of forming are sequentially repeated. As a result, the previous
Resist residue and surface generated in resist pattern formation process
Clean compound when needed without being affected by dirt
The surface of the object semiconductor substrate is exposed.

【0012】[0012]

【実施例】【Example】

(第1実施例)以下、この発明を具体化した第1実施例
を図面に従って説明する。
(First Embodiment) A first embodiment of the present invention will be described below with reference to the drawings.

【0013】本実施例は、ガリウム砒素化合物半導体基
板をリセスエッチングするものであり、図1〜図5に製
造工程を示す。又、各工程においてXPSを用いた化合
物半導体基板表面の酸素と炭素のピーク面積をまとめた
結果を図6に示す。
In this embodiment, a gallium arsenide compound semiconductor substrate is recess-etched, and the manufacturing process is shown in FIGS. Further, FIG. 6 shows the results of summarizing the peak areas of oxygen and carbon on the surface of the compound semiconductor substrate using XPS in each step.

【0014】まず、図1に示すように、リセスエッチン
グを施そうとするガリウム砒素化合物半導体基板1を用
意する。そして、図2に示すように、ガリウム砒素化合
物半導体基板1の表面に酸化処理を行って酸化ガリウム
および酸化砒素を含んだ表面酸化膜2を形成する。この
表面酸化膜処理は、ガリウム砒素化合物半導体基板1を
80℃、18%過酸化水素水200ミリリットル中に5
分間浸漬して行う。このとき形成された表面酸化膜2を
オージェ電子分光法を用いて分析したところ、表面酸化
膜2の厚さはおよそ35Åであった。
First, as shown in FIG. 1, a gallium arsenide compound semiconductor substrate 1 to be subjected to recess etching is prepared. Then, as shown in FIG. 2, the surface of the gallium arsenide compound semiconductor substrate 1 is oxidized to form a surface oxide film 2 containing gallium oxide and arsenic oxide. This surface oxide film treatment is carried out by treating the gallium arsenide compound semiconductor substrate 1 with 5% in 200 ml of 18% hydrogen peroxide solution at 80 ° C.
Soak for a minute. When the surface oxide film 2 formed at this time was analyzed by Auger electron spectroscopy, the thickness of the surface oxide film 2 was about 35Å.

【0015】次に、図3に示すように、表面酸化膜2上
にポジレジストを1.4μmの厚さに塗布し、ブリベー
クを100℃で120秒間行い、マスクを用いて露光し
たのち現像し、所望のレジストパターン3を形成する。
このとき現像された部分、即ち、表面酸化膜2における
レジストパターン3で覆われていない露出部分(レジス
トパターン3の開口部4)には、現像残りであるレジス
ト残渣や表面の汚れ5が生成される。
Next, as shown in FIG. 3, a positive resist is applied on the surface oxide film 2 to a thickness of 1.4 μm, and a bribake is carried out at 100 ° C. for 120 seconds. The film is exposed using a mask and then developed. Then, a desired resist pattern 3 is formed.
At this time, in the developed portion, that is, in the exposed portion of the surface oxide film 2 which is not covered with the resist pattern 3 (opening 4 of the resist pattern 3), a resist residue which is a development residue and a surface stain 5 are generated. It

【0016】以上に述べたガリウム砒素化合物半導体基
板表面の変化は、図6に示すXPSによる表面分析から
明らかである。即ち、図1の状態から図2に示すよう
に、酸化処理を行うことにより酸素ピーク面積が基板初
期から大きく増加しており、ガリウム砒素化合物半導体
基板表面に酸化膜が形成されたことが示されている。
又、図3に示したように、レジストパターン3を形成す
る工程後に炭素のピーク面積が増加しており、レジスト
残渣や表面の汚れ5が生じたことを示している。
The change in the surface of the gallium arsenide compound semiconductor substrate described above is apparent from the surface analysis by XPS shown in FIG. That is, as shown in FIG. 2 from the state of FIG. 1, the oxygen peak area was greatly increased from the initial stage of the substrate by performing the oxidation treatment, and it was shown that an oxide film was formed on the surface of the gallium arsenide compound semiconductor substrate. ing.
Further, as shown in FIG. 3, the peak area of carbon increases after the step of forming the resist pattern 3, which indicates that resist residues and surface stains 5 have occurred.

【0017】続いて、レジストパターン3を形成したガ
リウム砒素化合物半導体基板1を、5%フッ化水素酸中
に5分間浸漬する。その結果、図4に示すように、レジ
ストパターン3の開口部4(表面酸化膜2の露出部)に
おける表面酸化膜2が除去される。この工程後のXPS
分析結果は、図6に示されるように、酸素ピーク面積も
炭素ピーク面積も共に減少しており、化合物半導体基板
1をフッ化水素酸中へ浸漬することにより、表面酸化膜
2が溶解するとともにレジスト残渣や表面の汚れ5も除
去されたことを示している。
Subsequently, the gallium arsenide compound semiconductor substrate 1 having the resist pattern 3 formed thereon is immersed in 5% hydrofluoric acid for 5 minutes. As a result, as shown in FIG. 4, the surface oxide film 2 in the opening 4 (exposed portion of the surface oxide film 2) of the resist pattern 3 is removed. XPS after this process
As shown in FIG. 6, the analysis result shows that both the oxygen peak area and the carbon peak area decrease, and the surface oxide film 2 is dissolved while the compound semiconductor substrate 1 is immersed in hydrofluoric acid. This indicates that the resist residue and the surface stain 5 are also removed.

【0018】このようにして清浄な化合物半導体基板表
面が得られる。この清浄な化合物半導体基板表面に対
し、図5に示すように、リセスエッチングを行い所望の
エッチング形状を得る。このように、清浄な化合物半導
体基板表面を用いてエッチング形状を安定して作製でき
る。
In this way, a clean compound semiconductor substrate surface is obtained. As shown in FIG. 5, recess etching is performed on the clean surface of the compound semiconductor substrate to obtain a desired etching shape. In this way, the etching shape can be stably produced using a clean compound semiconductor substrate surface.

【0019】このように本実施例では、ガリウム砒素化
合物半導体基板1の表面に酸化処理を行って表面酸化膜
2を形成し(第1工程)、表面酸化膜2上にレジストを
堆積し(第2工程)、このレジストを所定のマスクを用
いて露光、現像することにより、前記表面酸化膜が露出
された所望のレジストパターン3を形成し(第
程)、表面酸化膜2におけるレジストパターン3で覆わ
れていない露出部分をウェットエッチングで除去するこ
とによりレジスト残渣や表面の汚れ5を同時に除去し、
清浄な化合物半導体基板表面を露出させ(第工程)、
清浄な化合物半導体基板表面にエッチングを行うように
した(第工程)。
As described above, in this embodiment, the surface of the gallium arsenide compound semiconductor substrate 1 is oxidized to form the surface oxide film 2 (first step), and a resist is formed on the surface oxide film 2.
Deposit (second step) and use this resist with a specified mask
The surface oxide film is exposed by exposing and developing
The desired resist pattern 3 thus formed is formed ( third step), and the exposed portion of the surface oxide film 2 which is not covered with the resist pattern 3 is removed by wet etching to simultaneously remove the resist residue and the surface stain 5. ,
Exposing a clean compound semiconductor substrate surface ( 4th step),
The clean compound semiconductor substrate surface was etched ( fifth step).

【0020】このように、エッチング工程においてドラ
イプロセスを用いずに清浄な化合物半導体基板表面が得
られ、エッチング深さやサイドエッチングのばらつきを
低減でき、安定した化合物半導体装置の製造が可能とな
る。
As described above, a clean compound semiconductor substrate surface can be obtained without using a dry process in the etching step, variations in etching depth and side etching can be reduced, and a stable compound semiconductor device can be manufactured.

【0021】又、フッ化水素酸にて表面酸化膜2をウェ
ットエッチングしたので、表面酸化膜2を確実にウェッ
トエッチングすることができる。尚、上記実施例では、
ガリウム砒素化合物半導体基板を用いた場合について説
明したが、インジウムガリウム砒素,インジウムアルミ
ニウム砒素やアルミニウムガリウム砒素など少なくとも
ガリウムまたは砒素を含む二元系,三元系や四元系化合
物半導体基板に適用が可能である。ただし、ここにいう
化合物半導体基板とは図1に示すような単一の基板に限
らず、表面に電極形成やエッチング等の加工を施してあ
ったり、ガリウム又は砒素を含み組成の異なる複数の膜
が積層されたものも含む。又、上記実施例では、化合物
半導体基板表面の酸化処理には加熱した過酸化水素水中
への浸漬を行ったが、その他、常温の過酸化水素水への
浸漬や、常温及び加熱した水への浸漬、さらに、表面酸
化膜は後に除去されるのでプラズマ酸化法や熱酸化法、
陽極酸化法の利用等種々の方法が考えられる。
Since the surface oxide film 2 is wet-etched with hydrofluoric acid, the surface oxide film 2 can be surely wet-etched. In the above embodiment,
Although the case of using a gallium arsenide compound semiconductor substrate has been described, it can be applied to a binary, ternary, or quaternary compound semiconductor substrate containing at least gallium or arsenic such as indium gallium arsenide, indium aluminum arsenide, and aluminum gallium arsenide. Is. However, the compound semiconductor substrate mentioned here is not limited to a single substrate as shown in FIG. 1, but a plurality of films having different compositions including gallium or arsenic, which have been subjected to processing such as electrode formation or etching on the surface. Also includes those in which are laminated. Further, in the above example, the oxidation treatment of the surface of the compound semiconductor substrate was carried out by immersing it in heated hydrogen peroxide solution, but in addition, it may be immersed in hydrogen peroxide solution at room temperature or in water heated at room temperature. Immersion, and since the surface oxide film is removed later, plasma oxidation method or thermal oxidation method,
Various methods are conceivable, such as utilizing the anodizing method.

【0022】又、上記実施例では第4工程として清浄な
化合物半導体基板表面にエッチングを行う場合について
説明したが、清浄な化合物半導体基板表面に電極形成を
行う場合に適用してもよい。この際、電極形成工程にお
いてドライプロセスを用いずに清浄な化合物半導体基板
表面が得られ、電極の接触不良を低減でき、安定した化
合物半導体装置の製造が可能となる。 (第2実施例)次に、第2実施例を第1実施例との相違
点を中心に説明する。
Further, in the above embodiment, the case where the clean compound semiconductor substrate surface is etched as the fourth step has been described, but it may be applied when the electrode is formed on the clean compound semiconductor substrate surface. At this time, a clean compound semiconductor substrate surface can be obtained without using a dry process in the electrode formation step, contact failure of the electrodes can be reduced, and a stable compound semiconductor device can be manufactured. (Second Embodiment) Next, the second embodiment will be described focusing on the differences from the first embodiment.

【0023】本実施例では、ガリウム砒素化合物半導体
基板表面にオーミック電極を形成する工程とリセスエッ
チングを行う(およびショットキ電極を形成する)工程
を含む場合について、図7〜図14を用いて説明する。
In this embodiment, a case of including a step of forming an ohmic electrode and a step of performing recess etching (and forming a Schottky electrode) on the surface of a gallium arsenide compound semiconductor substrate will be described with reference to FIGS. 7 to 14. .

【0024】まず、図7に示すように、第1実施例と同
じ表面酸化処理条件を用いてガリウム砒素化合物半導体
基板1の表面に酸化ガリウムおよび酸化砒素を含んだ表
面酸化膜2を形成する。
First, as shown in FIG. 7, the surface oxide film 2 containing gallium oxide and arsenic oxide is formed on the surface of the gallium arsenide compound semiconductor substrate 1 under the same surface oxidation treatment conditions as in the first embodiment.

【0025】次に、図8に示すように、第1実施例と同
様にオーミック電極のためのレジストパターン3を形成
する。このとき、レジストパターン3の開口部4には、
現像残りであるレジスト残渣や表面の汚れ5aが生成さ
れる。そして、図9に示すように、化合物半導体基板1
をフッ化水素酸に浸漬してレジストパターン3の開口部
4における表面酸化膜2を除去する。このとき、現像残
りであるレジスト残渣や表面の汚れ5aも同時に除去さ
れ、清浄なガリウム砒素化合物半導体基板表面が露出す
る。続いて、図10に示すように、ガリウム砒素化合物
半導体基板1の表面に、金−ゲルマニウム/ニッケル/
金を蒸着し、リフトオフを行った後、合金化処理してオ
ーミック電極6を形成する。
Next, as shown in FIG. 8, a resist pattern 3 for an ohmic electrode is formed as in the first embodiment. At this time, in the opening 4 of the resist pattern 3,
Resist residues that are undeveloped and surface stains 5a are generated. Then, as shown in FIG. 9, the compound semiconductor substrate 1
Is immersed in hydrofluoric acid to remove the surface oxide film 2 in the opening 4 of the resist pattern 3. At this time, the resist residue that is the undeveloped residue and the surface stain 5a are also removed at the same time, and the clean gallium arsenide compound semiconductor substrate surface is exposed. Then, as shown in FIG. 10, gold-germanium / nickel /
After vapor deposition of gold and lift-off, alloying treatment is performed to form the ohmic electrode 6.

【0026】さらに、図11に示すように、リセスエッ
チングのためのレジストパターン7を第1実施例と同様
に形成する。このとき、レジストパターン7の開口部8
には、現像残りであるレジスト残渣や表面の汚れ5bが
生成される。そして、図12に示すように、化合物半導
体基板1をフッ化水素酸に浸漬してレジストパターン7
の開口部8での表面酸化膜2を除去する。このとき、現
像残りであるレジスト残渣や表面の汚れ5bも同時に除
去され、清浄なガリウム砒素化合物半導体基板表面が露
出する。
Further, as shown in FIG. 11, a resist pattern 7 for recess etching is formed similarly to the first embodiment. At this time, the opening 8 of the resist pattern 7
On the other hand, a resist residue which is a development residue and a surface stain 5b are generated. Then, as shown in FIG. 12, the compound semiconductor substrate 1 is immersed in hydrofluoric acid to form a resist pattern 7.
The surface oxide film 2 in the opening 8 is removed. At this time, the resist residue that is the undeveloped residue and the surface contamination 5b are also removed at the same time, and the clean gallium arsenide compound semiconductor substrate surface is exposed.

【0027】引き続き、図13に示すように、化合物半
導体基板1の表面にエッチング処理を行い、リセス形状
を得たのち、図14に示すように、チタン/白金/金を
蒸着してリフトオフでショットキ電極9を形成する。
Subsequently, as shown in FIG. 13, the surface of the compound semiconductor substrate 1 is subjected to etching treatment to obtain a recess shape, and then titanium / platinum / gold is vapor-deposited as shown in FIG. The electrode 9 is formed.

【0028】このように本実施例では、レジストパター
ンとして異なるレジストパターン3,7を用いて第2工
程から第工程を繰り返し行うようにした。つまり、全
工程に先んじて表面酸化膜2を形成し、異なるレジスト
パターンを形成する工程と、表面酸化膜2を除去する工
程と、エッチングまたは電極を形成する工程とを順次繰
り返して行った。よって、前のレジストパターン形成工
程で生じたレジスト残渣や表面汚れに影響を受けること
なく必要なときに常に清浄な化合物半導体基板表面を得
ることができる。このように、最初に表面酸化膜2を形
成しておくだけで、必要なときに必要な位置に酸処理を
施すだけで清浄な化合物半導体基板表面を得ることがで
きる。
As described above, in this embodiment, the second to fifth steps are repeated by using different resist patterns 3 and 7 as resist patterns. That is, the step of forming the surface oxide film 2 and forming a different resist pattern prior to all the steps, the step of removing the surface oxide film 2, and the step of etching or forming electrodes were sequentially repeated. Therefore, it is possible to always obtain a clean compound semiconductor substrate surface without being affected by the resist residue and surface stains generated in the previous resist pattern forming step. In this way, by simply forming the surface oxide film 2 first, a clean compound semiconductor substrate surface can be obtained by performing acid treatment at a necessary position when necessary.

【0029】尚、この発明は上記各実施例に限定される
ものではなく、例えば、表面酸化膜2の除去のためのエ
ッチング液としてフッ化水素酸の代わりに希硫酸や酢
酸,クエン酸,アンモニアを用いてもよい。
The present invention is not limited to the above-mentioned embodiments. For example, instead of hydrofluoric acid as an etching solution for removing the surface oxide film 2, dilute sulfuric acid, acetic acid, citric acid, or ammonia is used. May be used.

【0030】[0030]

【発明の効果】以上詳述したように請求項1に記載の発
明によれば、レジスト残渣や表面の汚れの除去にドライ
プロセスを用いないで清浄な化合物半導体基板表面を得
ることができる優れた効果を発揮する。
As described in detail above, according to the invention described in claim 1, it is possible to obtain a clean compound semiconductor substrate surface without using a dry process for removing resist residues and surface stains. Be effective.

【0031】請求項2に記載の発明によれば、化合物半
導体基板上に所望とされる表面酸化膜を確実に形成する
ことができる。
According to the invention described in claim 2 , the compound semi
A desired surface oxide film can be reliably formed on the conductor substrate .

【0032】請求項3に記載の発明によれば、表面酸化
膜を確実にウェットエッチングすることができる。請求
項4に記載の発明によれば、請求項1〜3のいずれか一
項に記載の発明の効果に加え、前のレジストパターン形
成工程で生じたレジスト残渣や表面の汚れに影響を受け
ることなく必要なときに清浄な化合物半導体基板表面を
露出することができる。
According to the invention described in claim 3, it is possible to reliably wet etched front surface oxide film. Claim
According to the invention of item 4, any one of claims 1 to 3
In addition to the effects of the invention described in the item 1,
It is affected by resist residue and surface stains generated during the formation process.
Clean compound semiconductor substrate surface without need
Can be exposed.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a compound semiconductor device of a first embodiment.

【図2】第1実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of the compound semiconductor device of the first embodiment.

【図3】第1実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process of the compound semiconductor device of the first example.

【図4】第1実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of the compound semiconductor device of the first example.

【図5】第1実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 5 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the first example.

【図6】第1実施例における各工程ごとにXPSで表面
分析を行い、酸素と炭素のピーク面積についてまとめた
結果を示す図である。
FIG. 6 is a diagram showing a result obtained by performing surface analysis by XPS for each step in the first example and summarizing peak areas of oxygen and carbon.

【図7】第2実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 7 is a cross-sectional view showing a manufacturing process of the compound semiconductor device of the second embodiment.

【図8】第2実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 8 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the second embodiment.

【図9】第2実施例の化合物半導体装置の製造工程を示
す断面図である。
FIG. 9 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the second example.

【図10】第2実施例の化合物半導体装置の製造工程を
示す断面図である。
FIG. 10 is a cross-sectional view showing a manufacturing process of the compound semiconductor device of the second embodiment.

【図11】第2実施例の化合物半導体装置の製造工程を
示す断面図である。
FIG. 11 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the second example.

【図12】第2実施例の化合物半導体装置の製造工程を
示す断面図である。
FIG. 12 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the second example.

【図13】第2実施例の化合物半導体装置の製造工程を
示す断面図である。
FIG. 13 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the second embodiment.

【図14】第2実施例の化合物半導体装置の製造工程を
示す断面図である。
FIG. 14 is a cross-sectional view showing the manufacturing process of the compound semiconductor device of the second example.

【符号の説明】[Explanation of symbols]

1…ガリウム砒素化合物半導体基板、2…表面酸化膜、
3…レジストパターン、4…開口部、5…レジスト残渣
や表面の汚れ、6…オーミック電極、7…レジストパタ
ーン、8…開口部、9…ショットキ電極
1 ... Gallium arsenide compound semiconductor substrate, 2 ... Surface oxide film,
3 ... Resist pattern, 4 ... Aperture, 5 ... Resist residue and surface stain, 6 ... Ohmic electrode, 7 ... Resist pattern, 8 ... Aperture, 9 ... Schottky electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 道代 愛知県刈谷市昭和町1丁目1番地 日本 電装 株式会社 内 (72)発明者 外山 哲男 愛知県刈谷市昭和町1丁目1番地 日本 電装 株式会社 内 (56)参考文献 特開 平3−18037(JP,A) 特開 平6−37117(JP,A) 特開 平6−200384(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 H01L 21/027 H01L 21/308 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor, Michiyo Mizutani, 1-1, Showa-cho, Kariya city, Aichi prefecture, Nippon Denso Co., Ltd. (72) Inventor, Tetsuo Toyama, 1-1, Showa-cho, Kariya city, Aichi prefecture, Nippon Denso Co., Ltd. (56) References JP-A-3-18037 (JP, A) JP-A-6-37117 (JP, A) JP-A-6-200384 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/304 H01L 21/027 H01L 21/308

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくともガリウムまたは砒素を含む化
合物半導体基板の表面に酸化処理を行って、少なくとも
酸化ガリウムまたは酸化砒素を含む表面酸化膜を形成す
る第1工程と、 前記表面酸化膜上にレジストを堆積する第2工程と、前記レジストを所定のマスクを用いて露光、現像するこ
とにより、前記表面酸化膜の一部が露出された所望のレ
ジストパターンを形成する第3工程と、 前記表面酸化膜におけるレジストパターンで覆われてい
ない露出部分を酸を含むエッチング液によるウェットエ
ッチングで除去することによりレジスト残渣や表面の汚
れを同時に除去し、清浄な化合物半導体基板表面を露出
させる第工程と、 前記清浄な化合物半導体基板表面にエッチングや電極形
成を行う第工程とを備えたことを特徴とする化合物半
導体装置の製造方法。
1. A surface of a compound semiconductor substrate containing at least gallium or arsenic is subjected to an oxidation treatment, and at least
A first step of forming a surface oxide film containing gallium oxide or arsenic oxide, and a second step of depositing a Les Soo bets on the surface oxide film, exposing the resist using a predetermined mask, developing child
The desired layer in which a part of the surface oxide film is exposed by
The third step of forming a dist pattern and the exposed portion of the surface oxide film which is not covered with the resist pattern are removed by wet etching using an etching solution containing an acid to simultaneously remove the resist residue and surface stains and clean the surface. 4. A method for manufacturing a compound semiconductor device, comprising: a fourth step of exposing the surface of the compound semiconductor substrate; and a fifth step of etching or forming electrodes on the surface of the clean compound semiconductor substrate.
【請求項2】 請求項1に記載の化合物半導体装置の製
造方法において、前記酸化処理は、所定温度に加熱保持
した所定濃度の過酸化水素水に前記化合物半導体基板を
所定時間浸漬することによって行われる化合物半導体装
置の製造方法。
2. The method of manufacturing a compound semiconductor device according to claim 1, wherein the oxidation treatment is performed by heating at a predetermined temperature.
The compound semiconductor substrate is immersed in hydrogen peroxide solution having a predetermined concentration.
A method for manufacturing a compound semiconductor device, which is performed by dipping for a predetermined time .
【請求項3】 請求項1または2に記載の化合物半導体
装置の製造方法において、第工程で用いられる前記酸
を含むエッチング液はフッ化水素酸である化合物半導体
装置の製造方法。
3. A method of manufacturing a compound semiconductor device according to claim 1 or 2, wherein the acid used in the fourth step
The method for manufacturing a compound semiconductor device, wherein the etching liquid containing is hydrofluoric acid.
【請求項4】 請求項1〜3のいずれか一項に記載の化
合物半導体装置の製造方法において、第3工程でのレジ
ストパターンとして異なるレジストパターンを用いて第
2工程から第5工程を繰り返し行う化合物半導体装置の
製造方法。
4. The compound according to any one of claims 1 to 3.
In the manufacturing method of the compound semiconductor device, the registration in the third step is performed.
Use different resist patterns as strike patterns.
Of a compound semiconductor device in which steps 2 to 5 are repeated
Production method.
JP21510594A 1994-09-08 1994-09-08 Method for manufacturing compound semiconductor device Expired - Fee Related JP3532972B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21510594A JP3532972B2 (en) 1994-09-08 1994-09-08 Method for manufacturing compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21510594A JP3532972B2 (en) 1994-09-08 1994-09-08 Method for manufacturing compound semiconductor device

Publications (2)

Publication Number Publication Date
JPH0883782A JPH0883782A (en) 1996-03-26
JP3532972B2 true JP3532972B2 (en) 2004-05-31

Family

ID=16666839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21510594A Expired - Fee Related JP3532972B2 (en) 1994-09-08 1994-09-08 Method for manufacturing compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3532972B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD176Z (en) * 2009-04-15 2010-10-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Process for the manufacture of high-voltage diode

Also Published As

Publication number Publication date
JPH0883782A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
EP0918081B1 (en) Etching composition and use
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JPS5944824A (en) Lift off method of foring self-aligning contact
US5650356A (en) Method for reducing corrosion in openings on a semiconductor wafer
KR19990075991A (en) Metal wiring formation method of semiconductor device
JP3418307B2 (en) Semiconductor device manufacturing method by pattern formation of wafer having non-planar surface
US5674357A (en) Semiconductor substrate cleaning process
US5863834A (en) Semiconductor device and method of manufacturing the same
JPH03214729A (en) Manufacture of semiconductor device
JPH0263295B2 (en)
JP3087726B2 (en) Patterning method in manufacturing process of semiconductor device
JP3532972B2 (en) Method for manufacturing compound semiconductor device
CN110337710B (en) Sacrificial layer for platinum patterning
US7419768B2 (en) Methods of fabricating integrated circuitry
JP2553926B2 (en) Method of forming selective metal thin film
JPS62149125A (en) Manufacture of semiconductor device
JPH07176501A (en) Manufacture of semiconductor device
JPS62149138A (en) Manufacture of semiconductor device
JP2771989B2 (en) Metal film surface treatment method
JP2002151394A (en) Method for processing substrate, and method for manufacturing semiconductor device
JPS6273744A (en) Forming method for metal wiring pattern
JPS58171823A (en) Preparation of semiconductor device
JPS6019661B2 (en) Electrode formation method
JPS5915179B2 (en) Manufacturing method of semiconductor device
JPS5923106B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees