JP3531605B2 - Constant voltage circuit - Google Patents

Constant voltage circuit

Info

Publication number
JP3531605B2
JP3531605B2 JP2000367205A JP2000367205A JP3531605B2 JP 3531605 B2 JP3531605 B2 JP 3531605B2 JP 2000367205 A JP2000367205 A JP 2000367205A JP 2000367205 A JP2000367205 A JP 2000367205A JP 3531605 B2 JP3531605 B2 JP 3531605B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
current
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000367205A
Other languages
Japanese (ja)
Other versions
JP2001325030A (en
Inventor
淳一 永田
聖 山本
板倉  弘和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000367205A priority Critical patent/JP3531605B2/en
Priority to US09/799,106 priority patent/US6465996B2/en
Publication of JP2001325030A publication Critical patent/JP2001325030A/en
Application granted granted Critical
Publication of JP3531605B2 publication Critical patent/JP3531605B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、出力トランジスタ
の制御端子を所定電圧以下にクランプすることにより直
流定電圧を出力する定電圧回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage circuit which outputs a constant DC voltage by clamping a control terminal of an output transistor below a predetermined voltage.

【0002】[0002]

【従来の技術】従来より、例えば、自動車においては、
直流電源であるバッテリに、スタータモータ,ホーン,
ライトといった多数の電気負荷が接続されていることか
ら、これらの電気負荷がオン・オフされることによっ
て、電源電圧(バッテリ電圧)が数ボルト以上急激に変
動することがある。
2. Description of the Related Art Conventionally, for example, in an automobile,
For a battery that is a DC power source, a starter motor, a horn,
Since many electric loads such as lights are connected, the power supply voltage (battery voltage) may suddenly change by several volts or more when these electric loads are turned on and off.

【0003】特に、バッテリが経年劣化している自動車
において、冷寒時にエンジン始動を行う場合には、オル
タネータからバッテリへの電源供給が無く、バッテリ自
体の電圧も下がるため、スタータモータを駆動すること
により、エンジン制御用の電子制御装置(エンジンEC
U)に供給される電源電圧が極端に低くなり、エンジン
ECUが動作できず、エンジンを始動できなくなること
がある。
Particularly in an automobile whose battery has deteriorated over time, when the engine is started in cold weather, there is no power supply from the alternator to the battery and the voltage of the battery itself drops, so the starter motor must be driven. Allows the electronic control unit for engine control (engine EC
In some cases, the power supply voltage supplied to U) becomes extremely low, the engine ECU cannot operate, and the engine cannot be started.

【0004】そこで、従来より、こうした問題を防止す
るために、エンジンECUの最低動作電圧を低くするこ
とが要求されている。また、このように最低動作電圧を
低下させることは、エンジンECUに限らず、自動車に
搭載された空調装置や自動変速機等を制御する他の自動
車用制御装置、或いは、バッテリを内蔵した携帯型装置
に組み込まれる制御装置等、電源電圧が変動し易い環境
下で使用される制御装置では、同様に要求されている。
Therefore, in order to prevent such a problem, it has been conventionally required to lower the minimum operating voltage of the engine ECU. In addition, lowering the minimum operating voltage in this way is not limited to the engine ECU, but may be another vehicle control device that controls an air conditioner, an automatic transmission, or the like mounted in a vehicle, or a portable type that has a built-in battery. There is a similar demand for a control device used in an environment in which the power supply voltage easily changes, such as a control device incorporated in the device.

【0005】一方、こうした要求に応えるために、従来
では、制御装置を構成する各種機能回路の最低動作電圧
を低く設定し、その機能回路が電源電圧の急激な変化に
伴い誤動作することのないよう、外部の直流電源から電
源供給を受けて所定の定電圧を生成する定電圧回路を設
け、この定電圧回路から各種機能回路に電源供給を行う
ことが考えられている。
On the other hand, in order to meet such a demand, conventionally, the minimum operating voltage of various functional circuits constituting the control device is set to be low so that the functional circuits do not malfunction due to a sudden change in the power supply voltage. It is considered that a constant voltage circuit that receives power from an external DC power source to generate a predetermined constant voltage is provided, and that the constant voltage circuit supplies power to various functional circuits.

【0006】例えば、図8は、エンジンECUにおい
て、A/D変換等を高精度に行うのに必要な基準電圧を
生成する基準電圧生成回路50に対して、動作用の電源
電圧を供給する定電圧回路10の構成を表している。こ
こで、基準電圧生成回路50は、基準電圧Vcとして温
度特性が零の定電圧(バンドギャップ電圧:約1.2
V)を生成するためのバンドギャップ回路52を備え
る。尚、バンドギャップ回路52は、コレクタが抵抗R
51を介して基準電圧Vcの出力端子Tcに接続され、
エミッタ−ベース間が接続され、エミッタがグランドラ
インに接地されたNPNトランジスタQ51と、コレク
タが抵抗R52を介して基準電圧Vcの出力端子Tcに
接続され、ベースがNPNトランジスタQ51のベース
に接続され、エミッタが抵抗R53を介してグランドラ
インに接地されたNPNトランジスタQ52とからなる
周知のものである。
For example, FIG. 8 shows that the engine ECU supplies a constant power supply voltage to a reference voltage generation circuit 50 which generates a reference voltage required for highly accurate A / D conversion. The configuration of the voltage circuit 10 is shown. Here, the reference voltage generation circuit 50 uses a constant voltage (bandgap voltage: about 1.2) having a zero temperature characteristic as the reference voltage Vc.
V) is provided for the bandgap circuit 52. In the bandgap circuit 52, the collector has a resistor R.
Connected to the output terminal Tc of the reference voltage Vc via 51,
An NPN transistor Q51 having an emitter-base connection, an emitter grounded to a ground line, a collector connected to an output terminal Tc of a reference voltage Vc via a resistor R52, and a base connected to the base of the NPN transistor Q51, It is a well-known one having an NPN transistor Q52 whose emitter is grounded to a ground line via a resistor R53.

【0007】また、基準電圧生成回路50には、定電圧
回路10からの出力電圧Vout が印加される電源ライン
にコレクタが接続され、エミッタが基準電圧Vcの出力
端子Tcに接続され、コレクタ−ベース間が抵抗R50
を介して接続されたNPNトランジスタQ50と、非反
転入力端子(+)がバンドギャップ回路52を構成する
NPNトランジスタQ51のコレクタ(延いてはNPN
トランジスタQ51,Q52のベース)に接続され、反
転入力端子(−)がNPNトランジスタQ52のコレク
タに接続され、出力端子TcがNPNトランジスタQ5
0のベースに接続されたオペアンプOP1とが備えられ
ており、このオペアンプOP1がNPNトランジスタQ
50を制御することにより、出力端子Tcから出力され
る基準電圧Vcが常に一定電圧(バンドギャップ電圧:
約1.2V)に制御される。
In the reference voltage generation circuit 50, the collector is connected to the power supply line to which the output voltage Vout from the constant voltage circuit 10 is applied, the emitter is connected to the output terminal Tc of the reference voltage Vc, and the collector-base is connected. Resistance R50 between
The NPN transistor Q50 connected via the NPN transistor Q50 and the non-inverting input terminal (+) constitute the bandgap circuit 52.
The bases of the transistors Q51 and Q52 are connected to each other, the inverting input terminal (−) is connected to the collector of the NPN transistor Q52, and the output terminal Tc is connected to the NPN transistor Q5.
And an operational amplifier OP1 connected to the base of 0. This operational amplifier OP1 is an NPN transistor Q.
By controlling 50, the reference voltage Vc output from the output terminal Tc is always a constant voltage (bandgap voltage:
It is controlled to about 1.2V).

【0008】このように構成された基準電圧生成回路5
0では、出力電圧である基準電圧Vcが約1.2Vであ
り、この基準電圧Vcを出力するには、NPNトランジ
スタQ50のベース−エミッタ間に順方向電圧Vf(約
0.7V)を印加して、NPNトランジスタQ50を動
作させる必要がある。このため、基準電圧生成回路50
が動作するための最低動作電圧は、約1.9V(=Vc
+Vf)となり、基準電圧生成回路50は、定電圧回路
10からの出力電圧Vout がこの電圧以上であれば正常
動作することになる。
The reference voltage generating circuit 5 configured as described above
At 0, the reference voltage Vc, which is the output voltage, is about 1.2 V. To output this reference voltage Vc, the forward voltage Vf (about 0.7 V) is applied between the base and emitter of the NPN transistor Q50. Therefore, it is necessary to operate the NPN transistor Q50. Therefore, the reference voltage generation circuit 50
The minimum operating voltage for operation is about 1.9V (= Vc
+ Vf), and the reference voltage generation circuit 50 operates normally when the output voltage Vout from the constant voltage circuit 10 is equal to or higher than this voltage.

【0009】一方、定電圧回路10は、出力トランジス
タQ0として、コレクタが、電源端子T(+)を介して
直流電源であるバッテリの正極側から電源供給を受ける
電源ラインに接続され、エミッタが、基準電圧生成回路
50への電圧出力ラインに接続され、コレクタ及びベー
スに、PNPトランジスタQ1のエミッタ及びコレクタ
が夫々接続された、NPNトランジスタを備える。
On the other hand, in the constant voltage circuit 10, as the output transistor Q0, the collector is connected to the power supply line which receives power supply from the positive electrode side of the battery which is the DC power supply through the power supply terminal T (+), and the emitter is An NPN transistor is provided, which is connected to the voltage output line to the reference voltage generation circuit 50 and has the collector and base connected to the emitter and collector of the PNP transistor Q1, respectively.

【0010】また定電圧回路10には、バッテリから電
源供給を受けて定電流を流す定電流回路12が設けられ
ており、PNPトランジスタQ1のベースは、この定電
流回路12を構成する定電流通電用のPNPトランジス
タQ11,Q12のベースに接続されている。このた
め、PNPトランジスタQ1は、定電流回路12内のP
NPトランジスタQ11,Q12と共にカレントミラー
回路を構成し、出力トランジスタQ0のベースに、定電
流回路12内を流れる定電流と同じ一定のバイアス電流
を供給する、バイアス手段として機能することになる。
Further, the constant voltage circuit 10 is provided with a constant current circuit 12 which is supplied with power from a battery and flows a constant current. The base of the PNP transistor Q1 is a constant current energizing circuit which constitutes the constant current circuit 12. Is connected to the bases of the PNP transistors Q11 and Q12. Therefore, the PNP transistor Q1 is connected to the P in the constant current circuit 12.
A current mirror circuit is configured with the NP transistors Q11 and Q12, and it functions as a bias means for supplying the same constant bias current as the constant current flowing in the constant current circuit 12 to the base of the output transistor Q0.

【0011】また、出力トランジスタQ0のベースと、
グランド端子T(−)を介してバッテリの負極側に接続
されるグランドラインとの間には、出力トランジスタQ
0のベース側をアノード、グランドライン側をカソード
として、互いに直列に接続された7個のダイオードD1
〜D7が設けられている。このため、PNPトランジス
タQ1を介して電源ラインから出力トランジスタQ0の
ベースに印加される電圧がダイオード7個分の順方向電
圧「7・Vf」(約4.9V)を越えると、ダイオード
D1〜D7に電流が流れ、出力トランジスタQ0のベー
ス電圧が、この電圧以下に制限されることになる。
Further, the base of the output transistor Q0,
The output transistor Q is connected between the ground line connected to the negative electrode side of the battery via the ground terminal T (-).
Seven diodes D1 connected in series with the base of 0 as an anode and the ground line as a cathode
~ D7 are provided. Therefore, when the voltage applied from the power supply line to the base of the output transistor Q0 through the PNP transistor Q1 exceeds the forward voltage “7 · Vf” (about 4.9V) for seven diodes, the diodes D1 to D7 are generated. A current flows through the output transistor Q0, and the base voltage of the output transistor Q0 is limited to this voltage or less.

【0012】従って、7個のダイオードD1〜D7は、
出力トランジスタQ0のベース電圧を所定のクランプ電
圧(ここでは約4.9V)以下に制限するクランプ手段
として機能し、定電圧回路10から基準電圧生成回路5
0への出力電圧Vout は、バッテリ電圧VBが高くなっ
ても、クランプ電圧から出力トランジスタQ0のベース
−エミッタ間の順方向電圧Vf分を減じた一定電圧(こ
こでは約4.2V)に制御されることになる。
Therefore, the seven diodes D1 to D7 are
The base voltage of the output transistor Q0 functions as a clamp means for limiting the base voltage to a predetermined clamp voltage (here, about 4.9 V) or less, and the constant voltage circuit 10 to the reference voltage generation circuit 5 are used.
The output voltage Vout to 0 is controlled to a constant voltage (here, about 4.2V) obtained by subtracting the forward voltage Vf between the base and emitter of the output transistor Q0 from the clamp voltage even if the battery voltage VB becomes high. Will be.

【0013】また次に、定電流回路12において、PN
PトランジスタQ11,Q12のエミッタは、PNPト
ランジスタQ1と同様、バッテリの正極側に接続された
電源ラインに接続されている。そして、PNPトランジ
スタQ11のコレクタは、NPNトランジスタQ14を
介して、グランド端子T(−)を介してバッテリの負極
側に接続されたグランドラインに接地されると共に、抵
抗R11を介して、電源ラインに接続されており、PN
PトランジスタQ12のコレクタは、NPNトランジス
タQ15及び抵抗R13を介して、グランドラインに接
地されている。
Next, in the constant current circuit 12, PN
The emitters of the P transistors Q11 and Q12 are connected to the power supply line connected to the positive side of the battery, like the PNP transistor Q1. The collector of the PNP transistor Q11 is grounded to the ground line connected to the negative electrode side of the battery via the ground terminal T (-) via the NPN transistor Q14, and to the power supply line via the resistor R11. Connected, PN
The collector of the P transistor Q12 is grounded to the ground line via the NPN transistor Q15 and the resistor R13.

【0014】また、NPNトランジスタQ14,Q15
のコレクタは、夫々、PNPトランジスタQ11,Q1
2のコレクタに接続されている。そして、NPNトラン
ジスタQ14のエミッタは、グランドラインに直接接地
され、NPNトランジスタQ15のエミッタは、抵抗R
13を介してグランドラインに接地されている。また、
NPNトランジスタQ14のベースは、NPNトランジ
スタQ15のエミッタと抵抗R13との接続点に接続さ
れ、NPNトランジスタQ15のベースは、NPNトラ
ンジスタQ14のコレクタとPNPトランジスタQ11
のコレクタとの接続点に接続されている。
In addition, NPN transistors Q14 and Q15
Of the PNP transistors Q11 and Q1 respectively.
It is connected to 2 collectors. The emitter of the NPN transistor Q14 is directly grounded to the ground line, and the emitter of the NPN transistor Q15 is a resistor R.
It is grounded to the ground line via 13. Also,
The base of the NPN transistor Q14 is connected to the connection point between the emitter of the NPN transistor Q15 and the resistor R13, and the base of the NPN transistor Q15 is the collector of the NPN transistor Q14 and the PNP transistor Q11.
It is connected to the connection point with the collector of.

【0015】また更に、PNPトランジスタQ1,Q1
1,Q12のベースが互いに接続された接続点には、抵
抗R12を介して、PNPトランジスタQ13のエミッ
タが接続されている。そして、このPNPトランジスタ
Q13のコレクタは、グランドラインに接地され、ベー
スは、PNPトランジスタQ12及びNPNトランジス
タQ15のコレクタの接続点に接続されている。
Furthermore, PNP transistors Q1 and Q1
The emitter of the PNP transistor Q13 is connected to the connection point where the bases of 1 and Q12 are connected to each other via the resistor R12. The collector of the PNP transistor Q13 is grounded to the ground line, and the base is connected to the connection point of the collectors of the PNP transistor Q12 and the NPN transistor Q15.

【0016】この定電流回路12においては、電源電圧
(バッテリ電圧VB)の投入後、抵抗R11を介して、
NPNトランジスタQ14,Q15にベース電流が供給
され、これら各NPNトランジスタQ14,Q15がオ
ン状態となることによって、PNPトランジスタQ1と
カレントミラー回路を構成しているPNPトランジスタ
Q11,Q12に電流が流れ始め、その電流は、抵抗R
13の抵抗値と、NPNトランジスタQ14のベース−
エミッタ間の順方向電圧Vfとで決まる一定電流(Vf
/R13)に制御される。
In the constant current circuit 12, after the power supply voltage (battery voltage VB) is turned on, the resistance R11 is used to
A base current is supplied to the NPN transistors Q14 and Q15, and each of the NPN transistors Q14 and Q15 is turned on, so that a current starts to flow in the PNP transistor Q1 and the PNP transistors Q11 and Q12 that form a current mirror circuit. The current is the resistance R
13 resistance value and NPN transistor Q14 base-
A constant current (Vf determined by the forward voltage Vf between the emitters)
/ R13).

【0017】そして、定電流回路12がこのように動作
を開始すると、PNPトランジスタQ1から出力トラン
ジスタQ0にベース電流が供給され、出力トランジスタ
Q0がオン状態となって、そのエミッタから基準電圧生
成回路50側に電圧が出力されることになる。
When the constant current circuit 12 starts the operation in this way, the base current is supplied from the PNP transistor Q1 to the output transistor Q0, the output transistor Q0 is turned on, and the reference voltage generating circuit 50 is generated from its emitter. Voltage will be output to the side.

【0018】このため、定電圧回路10の最低動作電圧
は、定電流回路12が動作を開始し始める電圧、詳しく
は、定電流回路12内のNPNトランジスタQ14,Q
15を駆動するのに必要な「2・Vf」となり、定電圧
回路10は、バッテリ電圧VBがこの電圧「2・Vf」
(約1.4V)以上となったときに動作を開始すること
になる。
Therefore, the minimum operating voltage of the constant voltage circuit 10 is the voltage at which the constant current circuit 12 starts to operate, more specifically, the NPN transistors Q14, Q in the constant current circuit 12.
The voltage becomes “2 · Vf” necessary to drive the battery 15, and the constant voltage circuit 10 determines that the battery voltage VB is the voltage “2 · Vf”.
When it becomes (about 1.4V) or more, the operation is started.

【0019】[0019]

【発明が解決しようとする課題】ところが、定電圧回路
10からの出力電圧Vout は、バッテリ電圧VBから、
出力トランジスタQ0のベース−エミッタ間順方向電圧
Vfと、PNPトランジスタQ1のオン時のエミッタ−
コレクタ間電圧Vce(約0.1V)とを減じた電圧
「VB−Vf−Vce」となる。
However, the output voltage Vout from the constant voltage circuit 10 is calculated from the battery voltage VB as follows:
The forward voltage Vf between the base and emitter of the output transistor Q0 and the emitter when the PNP transistor Q1 is on-
It becomes the voltage "VB-Vf-Vce" which is obtained by subtracting the collector-to-collector voltage Vce (about 0.1 V).

【0020】従って、定電圧回路10からの出力電圧V
out により基準電圧生成回路50を動作させるために
は、バッテリ電圧VBが、基準電圧生成回路50の最低
動作電圧(約1.9V)に定電圧回路10での電圧降下
分「Vf+Vce」を加えた電圧(約2.7V)以上と
なる必要がある。よって、基準電圧生成回路50をバン
ドギャップ回路52を用いて構成することにより、その
最低動作電圧を低くしたとしても、これを動作させるの
に必要なバッテリ電圧VBは、定電圧回路10での電圧
降下分だけ高くなってしまう。
Therefore, the output voltage V from the constant voltage circuit 10
In order to operate the reference voltage generation circuit 50 by out, the battery voltage VB is obtained by adding the voltage drop “Vf + Vce” in the constant voltage circuit 10 to the minimum operation voltage (about 1.9V) of the reference voltage generation circuit 50. It is necessary to be higher than the voltage (about 2.7V). Therefore, even if the minimum operating voltage is reduced by configuring the reference voltage generating circuit 50 using the bandgap circuit 52, the battery voltage VB required to operate the reference voltage generating circuit 50 is the voltage in the constant voltage circuit 10. It will be higher by the amount of descent.

【0021】つまり、従来では、電源電圧が変動し易い
環境下で使用されるエンジンECU等の制御装置を、電
源電圧の変動の影響を受けることなく安定して動作させ
るために、制御装置内に組み込む基準電圧生成回路50
等の各種機能回路を低電圧動作できるように構成し、更
に、その機能回路が電源電圧の変動によって誤動作する
ことのないよう、各機能回路には、ダイオードの順方向
電圧Vf等を用いて出力トランジスタのベース電圧をク
ランプすることにより定電圧を生成する所謂簡易定電圧
回路を用いて電源供給を行うことが考えられているが、
こうした簡易定電圧回路は、出力電圧Vout を電圧クラ
ンプにより制御するために、出力トランジスタQ0にN
PNトランジスタが使用されていることから、出力電圧
Vout は、電源電圧からダイオードの順方向電圧Vf以
上電圧降下した電圧値となってしまい、この電圧降下に
よって、制御装置の最低動作電圧を充分低減することが
できない、といった問題が生じていたのである。
That is, in the past, in order to stably operate a control device such as an engine ECU used in an environment in which the power supply voltage easily fluctuates without being affected by the fluctuation of the power supply voltage, Reference voltage generation circuit 50 incorporated
Each functional circuit is configured to operate at a low voltage, and the functional circuit does not malfunction due to fluctuations in the power supply voltage. Each functional circuit outputs a diode forward voltage Vf. It is considered that power is supplied using a so-called simple constant voltage circuit that generates a constant voltage by clamping the base voltage of the transistor.
In such a simple constant voltage circuit, in order to control the output voltage Vout by the voltage clamp, the output transistor Q0 has N
Since the PN transistor is used, the output voltage Vout has a voltage value which is a voltage drop of the forward voltage Vf of the diode or more from the power supply voltage, and this voltage drop sufficiently reduces the minimum operating voltage of the control device. There was a problem that they could not do it.

【0022】本発明は、こうした問題に鑑みなされたも
のであり、出力トランジスタの制御端子を所定電圧以下
にクランプすることにより直流定電圧を出力する定電圧
回路において、電源電圧低下時に、出力トランジスタで
生じる電圧降下の影響を受けることなく、より高電圧を
出力できるようにすることを目的とする。
The present invention has been made in view of these problems, and in a constant voltage circuit which outputs a constant DC voltage by clamping a control terminal of an output transistor to a predetermined voltage or less, when the power supply voltage drops, the output transistor The purpose is to enable a higher voltage to be output without being affected by the voltage drop that occurs.

【0023】[0023]

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項1記載の定電圧回路においては、電
源電圧が所定電圧以下であるときには、給電手段を介し
て、直流電源から外部負荷側に直接電流が供給され、そ
のときの出力電圧を略電源電圧にすることができる。
In the constant voltage circuit according to claim 1, which is made to achieve the above object, when the power supply voltage is equal to or lower than a predetermined voltage, an external load is supplied from the DC power supply through the power supply means. A current is directly supplied to the side, and the output voltage at that time can be made approximately the power supply voltage.

【0024】よって本発明の定電圧回路によれば、電源
電圧低下時に出力トランジスタで生じる電圧降下の影響
を受けることなく、略電源電圧と同じ高電圧を出力でき
るようになり、前述したエンジンECU等の各種制御装
置に組み込むことによって、その制御装置の最低動作電
圧を充分低減することが可能となる。
Therefore, according to the constant voltage circuit of the present invention, it becomes possible to output a high voltage substantially the same as the power supply voltage without being affected by the voltage drop that occurs in the output transistor when the power supply voltage drops. It is possible to sufficiently reduce the minimum operating voltage of the control device by incorporating it into the various control devices.

【0025】尚、出力トランジスタの動作電圧は、出力
トランジスタが図8に示したものと同じNPNトランジ
スタであれば、NPNトランジスタのベース−エミッタ
間順方向電圧Vf(約0.7V)となるため、出力トラ
ンジスタがNPNトランジスタにて構成された定電圧回
路に本発明を適用すれば、電源電圧低下時の出力電圧
を、このVf分だけ高くすることができる。
The operating voltage of the output transistor is the base-emitter forward voltage Vf (about 0.7V) of the NPN transistor if the output transistor is the same NPN transistor as shown in FIG. If the present invention is applied to the constant voltage circuit in which the output transistors are NPN transistors, the output voltage when the power supply voltage drops can be increased by this Vf.

【0026】また、出力トランジスタの制御端子電圧を
所定のクランプ電圧以下に制限することにより定電圧を
出力する本発明の定電圧回路(所謂簡易定電圧回路)
は、出力トランジスタにnチャネルMOSFETを用
い、MOSFETのドレインを直流電源に、ソースを外
部負荷に接続することによっても構成できる。そして、
この場合の出力トランジスタの動作電圧は、MOSFE
Tのしきい値電圧(約1.0V)となることから、出力
トランジスタがnチャネルMOSFETにて構成された
定電圧回路に本発明を適用すれば、電源電圧低下時の出
力電圧を、MOSFETのしきい値電圧(約1.0V)
分だけ高くすることができる。
The constant voltage circuit of the present invention (so-called simple constant voltage circuit) which outputs a constant voltage by limiting the control terminal voltage of the output transistor to a predetermined clamp voltage or less.
Can also be configured by using an n-channel MOSFET for the output transistor, connecting the drain of the MOSFET to a DC power supply and connecting the source to an external load. And
In this case, the operating voltage of the output transistor is MOSFE
Since the threshold voltage of T (about 1.0 V) is obtained, if the present invention is applied to a constant voltage circuit in which the output transistor is an n-channel MOSFET, the output voltage when the power supply voltage drops is Threshold voltage (about 1.0V)
You can raise it by a minute.

【0027】ここで、給電手段は、クランプ手段の動作
によって出力トランジスタから所定の定電圧を出力でき
ないときに、出力電圧が、電源電圧に対して出力トラン
ジスタの動作電圧分だけ低くなるのを防止するためのも
のであることから、給電手段としては、請求項2に記載
のように構成することが望ましい。
Here, the power feeding means prevents the output voltage from becoming lower than the power supply voltage by the operating voltage of the output transistor when the output transistor cannot output a predetermined constant voltage due to the operation of the clamp means. Therefore, it is desirable that the power supply means is configured as described in claim 2.

【0028】つまり、給電手段が動作する電源電圧の上
限を、クランプ電圧よりも低い電圧値に設定すると、例
えば、電源電圧の上昇時に、電源電圧の上昇に伴い出力
トランジスタから所定の定電圧を出力できるようになる
までの間に、給電手段が動作を停止してしまい、出力電
圧が、略電源電圧と同様に上昇している途中で出力トラ
ンジスタの動作電圧分だけ急峻に低下してしまう、とい
ったことが起こるが、給電手段を請求項2に記載のよう
に構成すれば、出力電圧を、所定の定電圧に達するまで
安定して上昇させることができる。
That is, if the upper limit of the power supply voltage at which the power supply means operates is set to a voltage value lower than the clamp voltage, for example, when the power supply voltage rises, a predetermined constant voltage is output from the output transistor as the power supply voltage rises. By the time it becomes possible, the power supply means will stop operating, and the output voltage will drop sharply by the operating voltage of the output transistor while it rises, similar to approximately the power supply voltage. However, if the power supply means is configured as described in claim 2, the output voltage can be stably increased until it reaches a predetermined constant voltage.

【0029】[0029]

【0030】[0030]

【0031】ところで、給電手段は、クランプ手段が動
作しない電源電圧の低電圧時に、出力トランジスタとは
別経路で、直流電源から外部負荷に電流を供給すること
により、出力電圧が低くなるのを防止するためのもので
あることから、クランプ手段に電流が流れているか否か
を判断することにより、電源電圧がクランプ手段が動作
する所定電圧に達しているか否かを判断し、その判断結
果に従い、給電手段を動作させるようにしてもよい。
By the way, the power supply means prevents the output voltage from being lowered by supplying a current from the DC power supply to the external load through a path different from the output transistor when the power supply voltage is low when the clamp means does not operate. Since it is for the purpose of whether or not the current flows through the clamp means,
The clamp means operates when the power supply voltage is
To determine whether the voltage has reached the specified voltage
Depending on the result, the power feeding means may be operated.

【0032】そして、このようにすれば、電源電圧が、
クランプ手段が動作して出力トランジスタから所定の定
電流が出力される電圧値に達するまで、給電手段を動作
させ、電源電圧がその電圧値に達すると、給電手段の動
作を速やかに停止させることができるようになる。
Then, in this way, the power supply voltage becomes
The power supply means is operated until the clamp means operates and reaches a voltage value at which a predetermined constant current is output from the output transistor, and when the power supply voltage reaches the voltage value, the operation of the power supply means can be quickly stopped. become able to.

【0033】[0033]

【0034】一方、出力トランジスタを駆動するための
バイアス手段としては、直流電源から電源供給を受けて
出力トランジスタの制御端子に定電流を供給する定電流
回路を用いて構成できる。
On the other hand, the bias means for driving the output transistor receives power from a DC power source.
Constant current that supplies a constant current to the control terminal of the output transistor
It can be configured using a circuit.

【0035】そこで、本発明(請求項1)では、バイア
ス手段を、定電流回路を用いて構成し、且つ、給電手段
、クランプ手段に流れる電流に基づき外部負荷への給
電・停止を切り換えるように構成することにより、上記
効果が得られるようにしている。
Therefore, in the present invention (Claim 1), the bias means is configured by using a constant current circuit, and the power supply means is switched between power supply / stop to the external load based on the current flowing in the clamp means. By configuring the above,
The effect of is obtained .

【0036】また、本発明(請求項1)の定電圧回路で
は、バイアス手段を構成する定電流回路が、外部から入
力される動作停止指令によって、定電流源が電流制御用
トランジスタに流す電流を遮断できる。このため、外部
負荷への定電圧出力が不要なときには、定電流回路に動
作停止指令を入力することにより、定電流回路内の電流
制御用トランジスタ及びこのトランジスタとカレントミ
ラー回路を構成する2つの定電流トランジスタに流れる
電流を全て零にし、当該定電圧回路を、消費電力零のス
リープ状態にすることが可能となる。
Further, in the constant voltage circuit of the present invention (claim 1), the constant current circuit forming the bias means supplies a current to the current control transistor by the constant current source in response to an operation stop command inputted from the outside. Can be shut off. Therefore, when the constant voltage output to the external load is not necessary, the operation stop command is input to the constant current circuit, so that the current control transistor in the constant current circuit and the two constant current transistors forming the transistor and the current mirror circuit. It becomes possible to set all the currents flowing through the current transistors to zero and put the constant voltage circuit in a sleep state with zero power consumption.

【0037】また、上記のように、定電流回路に動作停
止指令を入力することにより、当該定電圧回路の動作モ
ードを、定電圧を出力する通常モードから、定電圧の出
力を停止するスリープモードに切り換えることができる
ようにする場合、給電手段を、給電用トランジスタと、
切換用トランジスタと、第2定電流トランジスタと、電
流検出用抵抗と、電流検出用トランジスタとから構成し
ただけでは、動作モードの切換直後に、給電用トランジ
スタが一時的にON状態となって、外部負荷に過電圧が
印加される虞がある。
As described above, by inputting the operation stop command to the constant current circuit, the operation mode of the constant voltage circuit is changed from the normal mode for outputting the constant voltage to the sleep mode for stopping the output of the constant voltage. When it is possible to switch to the power supply means,
If the switching transistor, the second constant current transistor, the current detection resistor, and the current detection transistor are simply included, the power supply transistor is temporarily turned on immediately after switching the operation mode, and the external power supply transistor is turned on. An overvoltage may be applied to the load.

【0038】しかし、本発明(請求項1)では、給電手
段を構成する切換用トランジスタの制御端子とグランド
との間にバイアス抵抗を設け、しかも、このバイアス抵
抗の抵抗値を、バイアス手段を構成する第1定電流トラ
ンジスタに流れる電流iaと第2定電流トランジスタに
流れる電流ibとの比を「m」とし、電流検出用抵抗の
抵抗値を「r」としたとき、抵抗値が「m×r」よりも
小さくなるように設定していることから、スリープ状態
への切換時に給電用トランジスタを介して外部負荷に過
電圧が出力されるのを確実に防止することができる。
尚、この動作については、後述する実施例にて詳しく説
明する。
However, in the present invention (claim 1) , a bias resistor is provided between the control terminal of the switching transistor constituting the power feeding means and the ground, and the resistance value of this bias resistor constitutes the bias means. When the ratio between the current ia flowing in the first constant current transistor and the current ib flowing in the second constant current transistor is “m” and the resistance value of the current detection resistor is “r”, the resistance value is “m × Since it is set to be smaller than “r”, it is possible to reliably prevent an overvoltage from being output to an external load via the power supply transistor at the time of switching to the sleep state.
Incidentally, this operation will be described in detail in an embodiment described later .

【0039】[0039]

【発明の実施の形態】以下に、本発明の実施形態を説明
する。なお、以下の説明では、本発明の前提となる6つ
の定電圧回路を参考例として挙げ、その後、本発明を適
用した実施例の定電圧回路について説明する。 [第1参考例] 図1は、本発明の前提となる第1参考例の定電圧回路を
表している。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
To do. In addition, in the following description, the six prerequisites of the present invention are described.
The constant voltage circuit of 1 is given as a reference example, and then the present invention is applied.
The constant voltage circuit of the used embodiment will be described. [First Reference Example] FIG. 1 shows a constant voltage circuit of a first reference example which is a premise of the present invention .

【0040】本参考例の定電圧回路は、エンジンECU
等、車両用電子制御装置を構成する半導体集積回路内に
組み込まれ、車両に搭載されたバッテリ(直流電源)か
ら電源供給を受けて、制御装置を構成する各種機能回路
(前述の基準電圧生成回路50等)に供給する直流定電
圧を生成するためのものである。
The constant voltage circuit of this reference example is an engine ECU.
Etc. Various functional circuits incorporated in a semiconductor integrated circuit that constitutes an electronic control device for a vehicle and supplied with power from a battery (DC power supply) mounted on the vehicle to configure the control device (the reference voltage generation circuit described above). 50) to generate a constant DC voltage.

【0041】そして、本参考例の定電圧回路には、図8
に示した従来の定電圧回路10と同様、NPNトランジ
スタからなる出力トランジスタQ0と、出力トランジス
タQ0のベースにバイアス電流を流し込むPNPトラン
ジスタQ1と、PNPトランジスタQ1が出力トランジ
スタQ0に流し込むバイアス電流を一定電流に制御する
定電流回路12と、出力トランジスタQ0のベースとグ
ランドラインとの間に設けられ、出力トランジスタQ0
のベース電圧を所定のクランプ電圧(約4.9V)以下
に制限する7個のダイオードD1〜D7とが備えられて
いる。
The constant voltage circuit of this reference example has the configuration shown in FIG.
Similar to the conventional constant voltage circuit 10 shown in FIG. 1, an output transistor Q0 formed of an NPN transistor, a PNP transistor Q1 for supplying a bias current to the base of the output transistor Q0, and a bias current for the PNP transistor Q1 to flow to the output transistor Q0 are constant currents. Is provided between the base of the output transistor Q0 and the ground line.
Of seven diodes D1 to D7 for limiting the base voltage of the device to a predetermined clamp voltage (about 4.9 V) or less.

【0042】尚、これら各部は、全て、図8に示した定
電圧回路10を構成する各部と全く同様に構成されてい
るため、その結線状態や内部構成等についての説明は省
略する。そして、本参考例では、PNPトランジスタQ
1及び定電流回路12が、バイアス手段として機能し、
7個のダイオードD1〜D7が、クランプ手段として機
能する。
Since each of these parts is constructed in exactly the same way as each part of the constant voltage circuit 10 shown in FIG. 8, the description of the connection state and the internal structure will be omitted. In this reference example , the PNP transistor Q
1 and the constant current circuit 12 function as bias means,
The seven diodes D1 to D7 function as clamp means.

【0043】また、本参考例の定電圧回路には、給電
段として機能する給電回路14が備えられている。この
給電回路14は、電源ラインから、外部負荷の電源ライ
ンが接続される出力端子Tout までの給電経路として、
出力トランジスタQ0を通る給電経路とは異なる第2の
給電経路を形成するものであり、電源ラインにエミッタ
が接続され、コレクタが出力端子Tout に接続されたP
NPトランジスタQ2を備える。
[0043] Further, the constant voltage circuit of the present embodiment, the power supply circuit 14 which functions as a feeding hand <br/> stage is provided. The power supply circuit 14 serves as a power supply path from the power supply line to the output terminal Tout to which the power supply line of the external load is connected.
A second power feeding path different from the power feeding path passing through the output transistor Q0 is formed. The emitter is connected to the power supply line and the collector is connected to the output terminal Tout.
An NP transistor Q2 is provided.

【0044】そして、このPNPトランジスタQ2のベ
ースは、抵抗R3を介して電源ラインに接続されると共
に、エミッタがグランドラインに接地されたNPNトラ
ンジスタQ7のコレクタに接続されている。また、給電
回路14には、電源ラインとグランドラインとの間に設
けられた抵抗R1,R2の直列回路が備えられている。
この抵抗直列回路は、2つの抵抗R1,R2により電源
電圧であるバッテリ電圧VBを抵抗分圧するためのもの
(分圧手段)であり、これらの抵抗R1,R2の接続点
には、PNPトランジスタQ4のベースが接続されてい
る。
The base of the PNP transistor Q2 is connected to the power supply line through the resistor R3 and the collector of the NPN transistor Q7 whose emitter is grounded to the ground line. Further, the power feeding circuit 14 is provided with a series circuit of resistors R1 and R2 provided between the power supply line and the ground line.
This resistor series circuit is for dividing the battery voltage VB, which is the power supply voltage, by two resistors R1 and R2.
(Voltage dividing means) , and the base of the PNP transistor Q4 is connected to the connection point of these resistors R1 and R2.

【0045】そして、このPNPトランジスタQ4のエ
ミッタには、PNPトランジスタQ3のコレクタが接続
されると共に、コレクタがグランドラインに接地された
PNPトランジスタQ5のエミッタが接続されている。
また、PNPトランジスタQ3は、出力トランジスタQ
0バイアス用のPNPトランジスタQ1と同様に、エミ
ッタが電源ラインに接続され、ベースがPNPトランジ
スタQ11,Q12のベースに接続されている。このた
め、PNPトランジスタQ3のコレクタからPNPトラ
ンジスタQ4,Q5のエミッタには、定電流回路12に
より制御された一定電流が供給されることになる。
The emitter of the PNP transistor Q4 is connected to the collector of the PNP transistor Q3 and the emitter of the PNP transistor Q5 whose collector is grounded to the ground line.
The PNP transistor Q3 is an output transistor Q.
Similar to the 0 bias PNP transistor Q1, the emitter is connected to the power supply line and the base is connected to the bases of the PNP transistors Q11 and Q12. Therefore, the constant current controlled by the constant current circuit 12 is supplied from the collector of the PNP transistor Q3 to the emitters of the PNP transistors Q4 and Q5.

【0046】また、PNPトランジスタQ5のベース
は、電圧クランプ用の7個のダイオードD1〜D7の
内、グランドラインから3番目のダイオードD5と、同
じく4番目のダイオードD4との接続点に接続されてい
る。一方、PNPトランジスタQ4のコレクタには、エ
ミッタがグランドラインに接地されたNPNトランジス
タQ6のコレクタが接続されている。このNPNトラン
ジスタQ6のベース−コレクタ間は、互いに接続されて
おり、しかもそのベースには、上述したNPNトランジ
スタQ7のベースが接続されている。
The base of the PNP transistor Q5 is connected to the connection point between the third diode D5 from the ground line and the fourth diode D4 of the seven diodes D1 to D7 for voltage clamping. There is. On the other hand, the collector of the PNP transistor Q4 is connected to the collector of the NPN transistor Q6 whose emitter is grounded to the ground line. The base and collector of the NPN transistor Q6 are connected to each other, and the base of the NPN transistor Q7 described above is connected to the base thereof.

【0047】このように構成された給電回路14では、
バッテリ電圧VBが「2・Vf」以上となって定電流回
路12が動作を開始し、PNPトランジスタQ3からP
NPトランジスタQ4,Q5側に定電流が供給される
と、PNPトランジスタQ4,Q5の内、ベース電圧が
低い方がオン状態となる。
In the power feeding circuit 14 thus constructed,
When the battery voltage VB becomes “2 · Vf” or higher, the constant current circuit 12 starts to operate, and the PNP transistors Q3 to P
When a constant current is supplied to the NP transistors Q4 and Q5, one of the PNP transistors Q4 and Q5 having a lower base voltage is turned on.

【0048】そして、PNPトランジスタQ4のベース
は、抵抗R1,R2によりバッテリ電圧VBを分圧した
分圧電圧となり、PNPトランジスタQ5のベースは、
3つのダイオードD5〜D7の順方向電圧Vfにより決
定される基準電圧「3・Vf」(約2.1V)以下に制
限されることから、抵抗R1,R2により分圧された分
圧電圧がこの基準電圧以下(換言すればバッテリ電圧V
Bが、この基準電圧と抵抗R1,R2による分圧値とで
決まる所定電圧「3・Vf・(R1+R2)/R2」以
下)であれば、PNPトランジスタQ4がオン状態、P
NPトランジスタQ5がオフ状態となり、そうでなけれ
ば、PNPトランジスタQ4がオフ状態、PNPトラン
ジスタQ5がオン状態となる。
The base of the PNP transistor Q4 is a divided voltage obtained by dividing the battery voltage VB by the resistors R1 and R2, and the base of the PNP transistor Q5 is
Since it is limited to the reference voltage “3 · Vf” (about 2.1V) or less determined by the forward voltage Vf of the three diodes D5 to D7, the divided voltage divided by the resistors R1 and R2 is Below the reference voltage (in other words, the battery voltage V
If B is a predetermined voltage “3 · Vf · (R1 + R2) / R2” or less determined by this reference voltage and the voltage division value by the resistors R1 and R2), the PNP transistor Q4 is in the ON state, P
The NP transistor Q5 is turned off, otherwise the PNP transistor Q4 is turned off and the PNP transistor Q5 is turned on.

【0049】そして、PNPトランジスタQ4がオン状
態となると、PNPトランジスタQ3から供給される電
流が、PNPトランジスタQ4を介して、NPNトラン
ジスタQ6側に流れ、NPNトランジスタQ6,Q7が
共にオン状態となる。また、このようにNPNトランジ
スタQ7がオン状態となると、第2の給電経路を構成す
るPNPトランジスタQ2にベース電流が流れて、PN
PトランジスタQ2がオン状態となり、電源ラインから
PNPトランジスタQ2を通って出力端子Tout (延い
ては外部負荷)に至る第2の給電経路が形成される。
When the PNP transistor Q4 is turned on, the current supplied from the PNP transistor Q3 flows to the NPN transistor Q6 side via the PNP transistor Q4, and the NPN transistors Q6 and Q7 are both turned on. Further, when the NPN transistor Q7 is turned on in this way, a base current flows through the PNP transistor Q2 forming the second power feeding path, and PN
The P transistor Q2 is turned on, and a second power supply path is formed from the power supply line to the output terminal Tout (and thus the external load) through the PNP transistor Q2.

【0050】また逆に、PNPトランジスタQ5がオン
状態となると、PNPトランジスタQ3から供給される
電流が、PNPトランジスタQ5を介して、グランドラ
イン側に流れることから、NPNトランジスタQ6,Q
7及びPNPトランジスタQ2が共にオフ状態となり、
PNPトランジスタQ2による第2の給電経路は形成さ
れない。
On the contrary, when the PNP transistor Q5 is turned on, the current supplied from the PNP transistor Q3 flows to the ground line side through the PNP transistor Q5, so that the NPN transistors Q6 and Q6.
7 and PNP transistor Q2 are both turned off,
The second power feeding path by the PNP transistor Q2 is not formed.

【0051】つまり、本参考例では、給電回路14を構
成するトランジスタQ3〜Q7が、抵抗R1,R2によ
りバッテリ電圧を分圧した分圧電圧と基準電圧「3・V
f」とを大小比較するコンパレータ(電圧判定手段)と
して機能し、バッテリ電圧VBが所定電圧「3・Vf・
(R1+R2)/R2」以下であるときに、PNPトラ
ンジスタQ2を導通させて、電源ラインから出力端子T
out を介して外部負荷に電流を供給するようにされてい
る。
That is, in this reference example , the transistors Q3 to Q7 forming the power supply circuit 14 divide the battery voltage by the resistors R1 and R2 and the reference voltage "3.V".
f ”, which functions as a comparator (voltage determination means) for comparing the magnitude with“ f ”, and the battery voltage VB is a predetermined voltage“ 3 · Vf ·
When (R1 + R2) / R2 ”or less, the PNP transistor Q2 is turned on, and the power supply line outputs to the output terminal T.
It is designed to supply current to an external load via out.

【0052】従って、本参考例の定電圧回路によれば、
図4(a)に実線で示すように、バッテリ電圧VBが、
定電流回路12が動作する「2・Vf」以上であれば、
PNPトランジスタQ2を介して、出力端子Tout か
ら、バッテリ電圧と略同じ電圧(詳しくはバッテリ電圧
VBからPNPトランジスタQ2のエミッタ−コレクタ
間電圧Vce(約0.1V)を減じた電圧)が出力さ
れ、その状態は、バッテリ電圧VBが所定電圧「3・V
f・(R1+R2)/R2」に達するまで継続されるこ
とになる。
Therefore, according to the constant voltage circuit of the present reference example ,
As shown by the solid line in FIG. 4A, the battery voltage VB is
If “2 · Vf” or more at which the constant current circuit 12 operates,
A voltage substantially equal to the battery voltage (specifically, a voltage obtained by subtracting the emitter-collector voltage Vce (about 0.1 V) of the PNP transistor Q2 from the battery voltage VB) is output from the output terminal Tout via the PNP transistor Q2. In that state, the battery voltage VB is a predetermined voltage “3 · V
f. (R1 + R2) / R2 ".

【0053】このため、本参考例の定電圧回路によれ
ば、図4(a)に点線で示す従来回路のように、バッテ
リ電圧VBが「2・Vf」以上となって定電流回路12
が動作を開始してから、7個のダイオードD1〜D7に
より出力トランジスタのベース電圧がクランプされて出
力電圧Vout が所定の定電圧に制御されるまでの間、出
力電圧Vout が、バッテリ電圧VBから出力トランジス
タQ0の動作電圧「Vf」分を減じた電圧(詳しくは、
バッテリ電圧VBから出力トランジスタQ0の動作電圧
「Vf」とPNPトランジスタQ1のエミッタ−コレク
タ間電圧Vceとを減じた電圧)に制限されてしまうの
を防止し、バッテリ電圧低下時の出力電圧Vout を、従
来回路に比べて、ダイオードの順方向電圧「Vf」分だ
け増加させることができる。
Therefore, according to the constant voltage circuit of the present reference example , as in the conventional circuit shown by the dotted line in FIG. 4A, the battery voltage VB becomes "2.Vf" or more and the constant current circuit 12
From the start of the operation until the base voltage of the output transistor is clamped by the seven diodes D1 to D7 and the output voltage Vout is controlled to a predetermined constant voltage, the output voltage Vout changes from the battery voltage VB. A voltage obtained by subtracting the operating voltage "Vf" of the output transistor Q0 (specifically,
The battery voltage VB is prevented from being limited to the operating voltage “Vf” of the output transistor Q0 and the emitter-collector voltage Vce of the PNP transistor Q1), and the output voltage Vout when the battery voltage drops is The forward voltage of the diode can be increased by “Vf” as compared with the conventional circuit.

【0054】よって、本参考例の定電圧回路によれば、
例えば、図8に示した基準電圧生成回路50等の各種機
能回路の電源回路として使用すれば、その回路の最低動
作電圧を「Vf」分だけ低くすることが可能となる。ま
た、バッテリ電圧VBが所定電圧「3・Vf・(R1+
R2)/R2」以上になると、PNPトランジスタQ2
がオフ状態となるが、この状態では、出力端子Tout
(延いては外部負荷)に出力トランジスタQ0を介して
電源供給がなされることから、出力電圧Vout は、従来
の定電圧回路と同様に、一定電圧に制御されることにな
り、出力端子Tout に接続される外部負荷は、バッテリ
電圧VBの変動の影響を受けることなく安定して動作す
ることができる。
Therefore, according to the constant voltage circuit of this reference example ,
For example, if it is used as a power supply circuit for various functional circuits such as the reference voltage generation circuit 50 shown in FIG. 8, the minimum operating voltage of the circuit can be lowered by "Vf". Further, the battery voltage VB is a predetermined voltage “3 · Vf · (R1 +
R2) / R2 "or more, PNP transistor Q2
Turns off, but in this state the output terminal Tout
Since the power is supplied to the (and by extension the external load) via the output transistor Q0, the output voltage Vout is controlled to a constant voltage as in the conventional constant voltage circuit, and the output terminal Tout is supplied to the output terminal Tout. The connected external load can operate stably without being affected by the fluctuation of the battery voltage VB.

【0055】尚、PNPトランジスタQ2がターンオフ
する電圧「3・Vf・(R1+R2)/R2」は、抵抗
R1,R2による分圧値「R2/(R1+R2)」とダ
イオードD5〜D7の順方向電圧「3・Vf」とで決定
されるが、この電圧値としては、抵抗R1,R2による
バッテリ電圧VBの分圧値(換言すれば各抵抗R1,R
2の抵抗値)を適宜調整することによって、図4(a)
に示すように、出力トランジスタQ0のベース電圧がダ
イオードD1〜D7によりクランプされる電圧値(略ク
ランプ電圧「7・Vf」)以上となるように設定するこ
とが望ましい。これは、この電圧値「3・Vf・(R1
+R2)/R2」を、クランプ電圧「7・Vf」よりも
小さい値に設定すると、バッテリ電圧VBの上昇に伴い
出力電圧Vout が上昇している途中で、出力電圧Vout
が、図4(a)に点線で示す従来の出力電圧まで急峻に
減少し、出力端子Tout に接続された外部負荷を安定動
作させることができないことが考えられるためである。
The voltage "3Vf (R1 + R2) / R2" at which the PNP transistor Q2 is turned off is the voltage division value "R2 / (R1 + R2)" of the resistors R1 and R2 and the forward voltage of the diodes D5 to D7. 3 · Vf ”, and this voltage value is a divided voltage value of the battery voltage VB by the resistors R1 and R2 (in other words, the resistors R1 and R2).
4 (a) by appropriately adjusting the resistance value 2).
As shown in, it is desirable to set the base voltage of the output transistor Q0 to be a voltage value clamped by the diodes D1 to D7 (approximately clamp voltage “7 · Vf”) or more. This is because this voltage value “3 · Vf · (R1
+ R2) / R2 ”is set to a value smaller than the clamp voltage“ 7 · Vf ”, the output voltage Vout is increased while the output voltage Vout is increasing with the increase of the battery voltage VB.
However, it is considered that the output voltage sharply decreases to the conventional output voltage shown by the dotted line in FIG. 4A, and the external load connected to the output terminal Tout cannot be stably operated.

【0056】[第2参考例] 次に図2は、第2参考例の定電圧回路を表している。
参考例の定電圧回路は、基本的には、第1参考例の定電
圧回路と同じであり、異なる点は、第1参考例の給電回
路14において電圧判定手段としてのコンパレータを構
成しているPNPトランジスタQ4,Q5及びNPNト
ランジスタQ6の変わりに、NPNトランジスタQ8を
設けた点である。そこで、以下の説明では、この変更点
についてのみ説明し、他の説明は省略する。
Second Reference Example Next, FIG. 2 shows a constant voltage circuit of the second reference example . Book
Constant voltage circuit of the reference example is basically the same as the constant voltage circuit of the first reference example, The difference constitutes the comparator as the voltage determination unit in the power supply circuit 14 of the first reference example An NPN transistor Q8 is provided instead of the PNP transistors Q4 and Q5 and the NPN transistor Q6. Therefore, in the following description, only this change will be described and the other description will be omitted.

【0057】図2に示すように、本参考例では、給電回
路14内でバッテリ電圧を分圧する抵抗R1,R2の
内、グランドライン側の抵抗R2の両端に、夫々、NP
NトランジスタQ8のベース及びエミッタを接続し、こ
の抵抗R2の両端電圧がNPNトランジスタQ8のベー
ス−エミッタ間順方向電圧Vfに達したときに、NPN
トランジスタQ8がオン状態となるようにされている。
そして、このNPNトランジスタQ8のコレクタには、
PNPトランジスタQ3のコレクタが接続されると共
に、NPNトランジスタQ7のベースが接続されてい
る。
As shown in FIG. 2, in the present reference example , NP is provided at both ends of the resistor R2 on the ground line side among the resistors R1 and R2 that divide the battery voltage in the power supply circuit 14, respectively.
When the base and emitter of the N transistor Q8 are connected and the voltage across the resistor R2 reaches the base-emitter forward voltage Vf of the NPN transistor Q8, the NPN
The transistor Q8 is turned on.
And, in the collector of this NPN transistor Q8,
The collector of the PNP transistor Q3 is connected and the base of the NPN transistor Q7 is connected.

【0058】このため、本参考例の定電圧回路において
は、バッテリ電圧VBが抵抗R1,R2により分圧さ
れ、抵抗R2の両端電圧が「Vf」に達するまでの間、
つまり、バッテリ電圧VBが所定電圧「Vf・(R1+
R2)/R2」に達するまでの間は、NPNトランジス
タQ8がオフ状態となり、逆に、バッテリ電圧VBがこ
の電圧に達すると、NPNトランジスタQ8がオン状態
となる。
Therefore, in the constant voltage circuit of this embodiment , the battery voltage VB is divided by the resistors R1 and R2 until the voltage across the resistor R2 reaches "Vf".
That is, the battery voltage VB is equal to the predetermined voltage “Vf · (R1 +
Until reaching R2) / R2 ", the NPN transistor Q8 is in the off state, and conversely, when the battery voltage VB reaches this voltage, the NPN transistor Q8 is in the on state.

【0059】そして、NPNトランジスタQ8がオフ状
態であれば、PNPトランジスタQ3から供給される定
電流がNPNトランジスタQ7のベースにバイアス電流
として流れ込むことから、NPNトランジスタQ7、P
NPトランジスタQ2が共にオン状態となり、電源ライ
ンからPNPトランジスタQ2を通って出力端子Tout
(延いては外部負荷の電源ライン)に至る第2の給電経
路が形成される。
When the NPN transistor Q8 is off, the constant current supplied from the PNP transistor Q3 flows into the base of the NPN transistor Q7 as a bias current. Therefore, the NPN transistors Q7, P
Both the NP transistors Q2 are turned on, and the output terminal Tout is passed from the power supply line through the PNP transistor Q2.
A second power feeding path reaching (and extending to the power line of the external load) is formed.

【0060】また逆に、NPNトランジスタQ8がオン
状態であれば、PNPトランジスタQ3から供給される
定電流が、NPNトランジスタQ8を通って、グランド
ライン側に流れるため、NPNトランジスタQ7、PN
PトランジスタQ2は共にオフ状態となり、PNPトラ
ンジスタQ2による第2の給電経路は形成されない。
On the contrary, when the NPN transistor Q8 is in the ON state, the constant current supplied from the PNP transistor Q3 flows through the NPN transistor Q8 to the ground line side, so that the NPN transistors Q7, PN
Both the P transistors Q2 are turned off, and the second power feeding path by the PNP transistor Q2 is not formed.

【0061】従って、本参考例の定電圧回路において
は、バッテリ電圧VBが、定電流回路12が動作する
「2・Vf」以上であれば、PNPトランジスタQ2を
介して、出力端子Tout から、バッテリ電圧と略同じ電
圧(詳しくはバッテリ電圧VBからPNPトランジスタ
Q2のエミッタ−コレクタ間電圧Vce(約0.1V)
を減じた電圧)が出力され、その状態は、バッテリ電圧
VBが所定電圧「Vf・(R1+R2)/R2」に達す
るまで継続されることになり、バッテリ電圧VBと出力
電圧Vout との関係は、図4(a)に示したものと略同
様になって、第1参考例と同様の効果を得ることができ
る。
Therefore, in the constant voltage circuit of this reference example , if the battery voltage VB is equal to or higher than "2Vf" at which the constant current circuit 12 operates, the battery voltage VB is output from the output terminal Tout via the PNP transistor Q2 to the battery A voltage substantially the same as the voltage (specifically, from the battery voltage VB to the emitter-collector voltage Vce (about 0.1 V) of the PNP transistor Q2)
Is output, and that state continues until the battery voltage VB reaches a predetermined voltage “Vf · (R1 + R2) / R2”, and the relationship between the battery voltage VB and the output voltage Vout is The same effect as that of the first reference example can be obtained in substantially the same manner as that shown in FIG.

【0062】尚、本参考例では、NPNトランジスタQ
8が電圧判定手段として機能する。また、本参考例の場
合、PNPトランジスタQ2がターンオフすることによ
り、出力電圧Vout が上昇途中で急峻に低下するタイミ
ングは、バッテリ電圧VBが所定電圧「Vf(R1+R
2)/R2」に達したときであるが、図4(a)に示し
たように、このタイミングで、出力トランジスタQ0か
ら所定の定電圧「クランプ電圧−Vf」を出力させるに
は、バッテリ電圧VB分圧用の抵抗R1,R2の分圧値
「R2/(R1+R2)」を調整すればよい。
In this reference example , the NPN transistor Q
8 functions as a voltage determination means. Further, in the case of the present reference example , the battery voltage VB is a predetermined voltage “Vf (R1 + R)” at the timing when the output voltage Vout sharply drops while rising due to the PNP transistor Q2 being turned off.
2) / R2 ”, but as shown in FIG. 4A, at this timing, in order to output the predetermined constant voltage“ clamp voltage −Vf ”from the output transistor Q0, the battery voltage It suffices to adjust the voltage division value “R2 / (R1 + R2)” of the resistors R1 and R2 for VB voltage division.

【0063】[第3参考例] 次に、図3(a)は、第3参考例の定電圧回路を表して
いる。本参考例の定電圧回路は、上記各参考例と同様に
NPNトランジスタにて構成された出力トランジスタQ
0と、出力トランジスタQ0のベース側に一定のバイア
ス電流を流し込むバイアス手段としての定電流源20
と、出力トランジスタQ0のベースとグランドラインと
の間に設けられた6個のダイオードD1〜D6と抵抗R
20との直列回路と、給電手段としての給電回路14と
を備える。
Third Reference Example Next, FIG. 3A shows a constant voltage circuit of the third reference example . The constant voltage circuit of this reference example has an output transistor Q composed of NPN transistors as in the above-mentioned reference examples.
0 and a constant current source 20 as a bias means for supplying a constant bias current to the base side of the output transistor Q0.
And six diodes D1 to D6 and a resistor R provided between the base of the output transistor Q0 and the ground line.
A series circuit with 20 and a power feeding circuit 14 as a power feeding means are provided.

【0064】ここで、上記ダイオードと抵抗との直列回
路において、6個のダイオードD1〜D6は、夫々、出
力トランジスタQ0のベース側をアノード、グランドラ
イン側をカソードとして、出力トランジスタQ0のベー
ス側より順に接続されており、抵抗R20は、最終段の
ダイオードD6のカソードとグランドラインとの間に配
置されている。そして、このダイオードD6のカソード
と抵抗R20との接続点には、エミッタがグランドライ
ンに接地された、給電回路14内のNPNトランジスタ
Q8のベースが接続されている。
Here, in the series circuit of the diode and the resistor, each of the six diodes D1 to D6 has the base side of the output transistor Q0 as the anode and the ground line side as the cathode, and is closer to the base side of the output transistor Q0. The resistors R20 are connected in order, and are arranged between the cathode of the diode D6 at the final stage and the ground line. The base of the NPN transistor Q8 in the power feeding circuit 14 whose emitter is grounded to the ground line is connected to the connection point between the cathode of the diode D6 and the resistor R20.

【0065】一方、給電回路14は、上記各参考例と同
様、電源ラインにエミッタが接続され、コレクタが出力
端子Tout に接続されたPNPトランジスタQ2と、こ
のPNPトランジスタQ2のベースと電源ラインとを接
続する抵抗R3と、PNPトランジスタQ2のベースに
コレクタが接続され、エミッタがグランドラインに接地
されたNPNトランジスタQ7とを備える。そして、こ
のNPNトランジスタQ7のベースは、定電流源21を
介して電源ラインに接続されると共に、上記NPNトラ
ンジスタQ8のコレクタが接続されている。
On the other hand, in the power supply circuit 14, as in each of the above-described reference examples , the PNP transistor Q2 having the emitter connected to the power supply line and the collector connected to the output terminal Tout, and the base of the PNP transistor Q2 and the power supply line. A resistor R3 to be connected and an NPN transistor Q7 having a collector connected to the base of the PNP transistor Q2 and an emitter grounded to the ground line are provided. The base of the NPN transistor Q7 is connected to the power supply line via the constant current source 21, and the collector of the NPN transistor Q8 is connected.

【0066】また、定電流源20,21は、夫々、電源
ラインから出力トランジスタQ0,NPNトランジスタ
Q7のベース側に一定電流を流し込むためのものであ
り、より具体的には、上記各参考例のPNPトランジス
タQ1,Q3と同様に構成された定電流供給用のトラン
ジスタと、このトランジスタに流れる電流を一定電流に
制御する定電流回路とから構成される。
Further, the constant current sources 20 and 21 are for respectively pouring a constant current from the power supply line to the base side of the output transistor Q0 and the NPN transistor Q7, and more specifically, in the above-mentioned reference examples . The PNP transistors Q1 and Q3 are configured in the same manner as the constant current supply transistor, and a constant current circuit that controls the current flowing through the transistor to a constant current.

【0067】このように構成された本実施例の定電圧回
路においては、図4(b)に示すように、定電流源2
0,21が動作を開始するまでの間、換言すれば、バッ
テリ電圧VBが定電流源20,21が動作可能な電圧値
(一般に「2・Vf」)に達するまでの間は、出力トラ
ンジスタQ0及びNPNトランジスタQ7は共にオフ状
態となり、定電流源20,21が動作を開始すると、出
力トランジスタQ0及びNPNトランジスタQ7が共に
オン状態となるが、NPNトランジスタQ7がオン状態
になると、PNPトランジスタQ2もオン状態となるた
め、出力トランジスタQ0がオフ状態となって、出力端
子Tout から外部負荷には、PNPトランジスタQ2を
介して、バッテリ電圧VBと略同じ出力電圧Vout (詳
しくはバッテリ電圧VBからPNPトランジスタQ2の
エミッタ−コレクタ間電圧Vce(約0.1V)を減じ
た電圧)が出力されることになる。
In the constant voltage circuit of this embodiment having such a configuration, as shown in FIG. 4B, the constant current source 2
0, 21 until the operation starts, in other words, until the battery voltage VB reaches a voltage value (generally “2 · Vf”) at which the constant current sources 20, 21 can operate, the output transistor Q0. When the constant current sources 20 and 21 start operating, both the output transistor Q0 and the NPN transistor Q7 are turned on, but when the NPN transistor Q7 is turned on, the PNP transistor Q2 is also turned on. Since it is turned on, the output transistor Q0 is turned off, and the output voltage Vout (specifically from the battery voltage VB to the PNP transistor is transferred from the output terminal Tout to the external load via the PNP transistor Q2). Q2 emitter-collector voltage Vce (about 0.1V) is output) It will be.

【0068】また、この状態で、バッテリ電圧VBの上
昇に伴い出力トランジスタQ0のベース電圧が上昇し、
この電圧が、ダイオード6個分の順方向電圧「6・V
f」(約4.2V)に達すると、ダイオードD1〜D6
と抵抗R20とからなる直列回路に電流が流れ始める。
そして、抵抗R20には、NPNトランジスタQ8のベ
ース−エミッタが並列接続されていることから、出力ト
ランジスタQ0のベース電圧の上昇に伴い、抵抗R20
の両端電圧が、NPNトランジスタQ8のベース−エミ
ッタ間順方向電圧Vfに達すると(換言すれば、出力ト
ランジスタQ0のベース電圧が所定電圧「7・Vf」
(約4.9V)に達すると)、NPNトランジスタQ8
がオン状態となる。また、NPNトランジスタQ8がオ
ン状態となると、定電流源21から供給される定電流
は、NPNトランジスタQ8を介してグランドラインに
流れることから、NPNトランジスタQ7がオフ状態と
なり、これに連動してPNPトランジスタQ2もオフ状
態となる。
In this state, the base voltage of the output transistor Q0 rises as the battery voltage VB rises,
This voltage is the forward voltage “6 · V for 6 diodes”.
When f "(about 4.2V) is reached, the diodes D1 to D6 are
A current begins to flow in the series circuit composed of the resistor R20 and the resistor R20.
Since the base-emitter of the NPN transistor Q8 is connected in parallel to the resistor R20, the resistor R20 increases as the base voltage of the output transistor Q0 increases.
Of the NPN transistor Q8 reaches the base-emitter forward voltage Vf of the NPN transistor Q8 (in other words, the base voltage of the output transistor Q0 is a predetermined voltage “7 · Vf”).
(When reaching about 4.9V), NPN transistor Q8
Turns on. Further, when the NPN transistor Q8 is turned on, the constant current supplied from the constant current source 21 flows to the ground line via the NPN transistor Q8, so that the NPN transistor Q7 is turned off, and in conjunction with this, the PNP is linked. The transistor Q2 is also turned off.

【0069】従って、バッテリ電圧VBの上昇に伴い出
力トランジスタQ0のベース電圧がダイオードD1〜D
6の順方向電圧とNPNトランジスタQ8のベース−エ
ミッタ間順方向電圧とで決まるクランプ電圧「7・V
f」に達した後は、PNPトランジスタQ2がオフ状態
となって、出力端子Tout から外部負荷には、出力トラ
ンジスタQ0を介して、クランプ電圧「7・Vf」から
出力トランジスタQ0のベース−エミッタ間順方向電圧
Vfを減じた一定電圧「クランプ電圧−Vf」が出力さ
れることになる。
Therefore, as the battery voltage VB rises, the base voltage of the output transistor Q0 is changed to the diodes D1 to D.
6 and the forward voltage between the base and emitter of the NPN transistor Q8, which is a clamp voltage "7.V"
After reaching "f", the PNP transistor Q2 is turned off, and the output terminal Tout is applied to the external load via the output transistor Q0 from the clamp voltage "7.Vf" to the base-emitter of the output transistor Q0. A constant voltage "clamp voltage-Vf" obtained by subtracting the forward voltage Vf is output.

【0070】このため、本参考例の定電圧回路において
も、上記各参考例と同様、バッテリ電圧低下時の出力電
圧Vout を、従来回路に比べて、ダイオードの順方向電
圧「Vf」分だけ増加させることができ、図8に示した
基準電圧生成回路50等の各種機能回路の電源回路とし
て使用することにより、その回路の最低動作電圧を「V
f」分だけ低くすることが可能となる。
Therefore, also in the constant voltage circuit of this reference example , the output voltage Vout when the battery voltage drops is increased by the forward voltage "Vf" of the diode as compared with the conventional circuit, as in each of the above reference examples. When used as a power supply circuit for various functional circuits such as the reference voltage generation circuit 50 shown in FIG. 8, the minimum operating voltage of the circuit can be set to “V
It is possible to lower by "f".

【0071】また、本参考例の定電圧回路においては、
出力トランジスタQ0のベース電圧をクランプするクラ
ンプ手段としてのダイオードD1〜D6に流れる電流か
ら、バッテリ電圧VBが出力トランジスタQ0のベース
電圧を所定電圧「7・Vf」にクランプ可能な電圧以上
か否かを判定し、出力トランジスタQ0のベース電圧が
クランプされるまでは、PNPトランジスタQ2を介し
て外部負荷に電源供給を行い、出力トランジスタQ0の
ベース電圧がクランプされると、出力トランジスタQ0
を介して外部負荷に電源供給を行うことから、第1,
2参考例のようにバッテリ電圧VBを抵抗分圧により検
出する場合に比べて、回路構成を簡素化できる。
Further, in the constant voltage circuit of this reference example ,
From the current flowing through the diodes D1 to D6 as the clamping means for clamping the base voltage of the output transistor Q0, it is determined whether or not the battery voltage VB is equal to or higher than the voltage at which the base voltage of the output transistor Q0 can be clamped to the predetermined voltage "7Vf". Until the base voltage of the output transistor Q0 is judged and the base voltage of the output transistor Q0 is clamped, power is supplied to the external load via the PNP transistor Q2.
Since the power is supplied to the external load via the
2 The circuit configuration can be simplified as compared with the case where the battery voltage VB is detected by resistance voltage division as in the reference example .

【0072】尚、本参考例では、抵抗R20及びNPN
トランジスタQ8が電流検出手段に相当し、この内、抵
抗R20が電流検出用抵抗、NPNトランジスタQ8
電流検出用トランジスタ、として機能する。また、この
抵抗R20及びNPNトランジスタQ8は、ダイオード
D1〜D6と共にクランプ手段としても機能する。
In this reference example , the resistor R20 and the NPN
The transistor Q8 corresponds to the current detecting means, of which the resistor R20 is the current detecting resistor and the NPN transistor Q8 is
It functions as a current detection transistor. The resistor R20 and the NPN transistor Q8 also function as a clamp means together with the diodes D1 to D6.

【0073】[第4参考例] 次に図3(b)は、第4参考例の定電圧回路を表してい
る。本参考例の定電圧回路は、基本的には、第3参考例
の定電圧回路と同じであり、異なる点は、第3参考例
定電圧回路において、抵抗R20及びNPNトランジス
タQ8と共にクランプ手段を構成している6個のダイオ
ードD1〜D6を、ツェナーダイオードZD1に変更
し、このツェナーダイオードZD1の降伏電圧を利用し
て、出力トランジスタのベース電圧を所定のクランプ電
圧以下に制限するようにした点である。
Fourth Reference Example Next, FIG. 3B shows a constant voltage circuit of the fourth reference example . Constant voltage circuit of the present embodiment is basically the same as the constant voltage circuit of the third reference example <br/>, differs, in the constant voltage circuit of the third reference example, the resistor R20 and an NPN transistor The six diodes D1 to D6 that form the clamping means together with Q8 are changed to a Zener diode ZD1, and the breakdown voltage of the Zener diode ZD1 is used to limit the base voltage of the output transistor to a predetermined clamp voltage or less. This is the point I chose to do.

【0074】このため、本参考例の定電圧回路では、図
3(b)に示すように、出力トランジスタQ0のベース
に、ツェナーダイオードZD1のカソードが接続され、
抵抗R20とNPNトランジスタQ8のベースとの接続
点に、ツェナーダイオードZD1のアノードが接続され
ている。
Therefore, in the constant voltage circuit of this reference example , as shown in FIG. 3B, the cathode of the Zener diode ZD1 is connected to the base of the output transistor Q0,
The anode of the Zener diode ZD1 is connected to the connection point between the resistor R20 and the base of the NPN transistor Q8.

【0075】従って、本参考例の定電圧回路において
は、バッテリ電圧VBの上昇に伴い出力トランジスタQ
0のベース電圧が上昇し、この電圧が、ツェナーダイオ
ードZD1の降伏電圧VZDに達すると、ツェナーダイオ
ードZD1と抵抗R20とからなる直列回路に電流が流
れ始め、更に、抵抗R20の両端電圧が、NPNトラン
ジスタQ8のベース−エミッタ間順方向電圧Vfに達す
ると、NPNトランジスタQ8がオン状態となって、出
力トランジスタQ0のベース電圧がそのときの電圧「V
ZD+Vf」にクランプされることになる。
Therefore, in the constant voltage circuit of this reference example , the output transistor Q increases as the battery voltage VB increases.
When the base voltage of 0 rises and this voltage reaches the breakdown voltage VZD of the Zener diode ZD1, current starts to flow in the series circuit composed of the Zener diode ZD1 and the resistor R20, and further, the voltage across the resistor R20 becomes NPN. When the base-emitter forward voltage Vf of the transistor Q8 is reached, the NPN transistor Q8 is turned on and the base voltage of the output transistor Q0 is the voltage "V" at that time.
It will be clamped to "ZD + Vf".

【0076】このように、本参考例の定電圧回路は、ク
ランプ電圧がツェナーダイオードZD1の降伏電圧で決
定される点は異なるものの、それ以外は、全て、第3参
考例と同様に構成されているため、出力電圧Vout のバ
ッテリ電圧VBに対する変化特性は、図4(b)に示し
第3参考例と同様の特性となり、本参考例の定電圧回
路によれば、第3参考例のものと同様の効果を得ること
ができる。
[0076] Thus, the constant voltage circuit of the present embodiment, although that the clamp voltage is determined by the breakdown voltage of the Zener diode ZD1 is different, otherwise, all third ginseng
Because it is configured in the same manner as Reference Example, the change characteristics with respect to the battery voltage VB of the output voltage Vout becomes the same characteristics as the third reference example shown in FIG. 4 (b), according to the constant voltage circuit of the present embodiment Thus, the same effect as that of the third reference example can be obtained.

【0077】尚、本参考例では、第3参考例の定電圧回
路において、クランプ手段としてツェナーダイオードZ
D1を利用した場合について説明したが、図1に示した
第1参考例の定電圧回路において、クランプ手段を構成
する7個のダイオードD1〜D7の変わりにツェナーダ
イオードを用いるようにしてもよい。また、図2に示し
第2参考例の定電圧回路において、クランプ手段を構
成する7個のダイオードD1〜D7の内、バッテリ電圧
VB判定用の基準電圧を生成するダイオードD5〜D
7、及び、他のダイオードD1〜D4、のいずれか一方
若しくはその両方に、ツェナーダイオードに用いるよう
にしてもよい。
In this reference example , in the constant voltage circuit of the third reference example , the Zener diode Z is used as the clamping means.
The case of using D1 has been described, but it is shown in FIG.
In the constant voltage circuit of the first reference example , a Zener diode may be used instead of the seven diodes D1 to D7 forming the clamp means. Further, in the constant voltage circuit of the second reference example shown in FIG. 2, among the seven diodes D1 to D7 forming the clamp means, the diodes D5 to D for generating the reference voltage for battery voltage VB determination.
7 and / or the other diodes D1 to D4, or both, may be used as a Zener diode.

【0078】[第5参考例] 次に図5は、第5参考例の定電圧回路を表している。
参考例の定電圧回路は、基本的には、第4参考例の定電
圧回路と同じであり、異なる点は、第4参考例の定電圧
回路において、出力トランジスタQ0及びNPNトラン
ジスタQ7のベースと電源ラインとの間に夫々設けられ
る定電流源20,21を、抵抗R22,R23に変更し
た点である。
[ Fifth Reference Example] Next, FIG. 5 shows a constant voltage circuit of a fifth reference example . Book
Constant voltage circuit of the reference example is basically the same as the constant voltage circuit of the fourth reference example, different from, in the constant voltage circuit of the fourth reference example, the base of the output transistor Q0 and NPN transistors Q7 The point is that the constant current sources 20 and 21 respectively provided between the power supply line and the power supply line are changed to resistors R22 and R23.

【0079】このように、定電流源20,21を抵抗R
22,R23に置き換えた場合、出力トランジスタQ0
及びNPNトランジスタQ7のベースには、夫々、抵抗
R22及びR23を介して、バイアス電流が供給される
ことになるが、抵抗R22,R23は、各トランジスタ
Q0,Q7のベースと電源ラインとの間に電位差が生じ
た場合にバイアス電流を流すことから、これら各トラン
ジスタQ0,Q7には、バッテリ電圧VBがベース−エ
ミッタ間順方向電圧Vf以上であればバイアス電流が供
給されることになる。
As described above, the constant current sources 20 and 21 are connected to the resistor R.
22 and R23, the output transistor Q0
A bias current is supplied to the bases of the NPN transistor Q7 and the NPN transistor Q7 via the resistors R22 and R23, respectively. The resistors R22 and R23 are provided between the bases of the transistors Q0 and Q7 and the power supply line. Since a bias current flows when a potential difference occurs, a bias current is supplied to each of these transistors Q0 and Q7 if the battery voltage VB is equal to or higher than the base-emitter forward voltage Vf.

【0080】よって、本参考例の定電圧回路において
は、図5(b)に示すように、バッテリ電圧VBの上昇
に伴いバッテリ電圧VBが略「Vf」に達したときに、
PNPトランジスタQ2を介して、出力端子Tout から
バッテリ電圧VBと略同じ出力電圧Vout が出力される
ことになり、本参考例によれば、上記各参考例に比べ
て、出力端子Tout から電圧を出力し得る最低のバッテ
リ電圧VBをより低くすることができる。
Therefore, in the constant voltage circuit of the present reference example , as shown in FIG. 5B, when the battery voltage VB reaches approximately "Vf" as the battery voltage VB rises,
The output voltage Vout that is substantially the same as the battery voltage VB is output from the output terminal Tout via the PNP transistor Q2. According to this reference example , a voltage is output from the output terminal Tout as compared with the above reference examples. The lowest possible battery voltage VB can be lowered.

【0081】尚、本参考例では、抵抗R22がバイアス
手段として機能する。そして、本参考例では、第4参考
の定電圧回路において、定電流源21,22の変わり
に抵抗R22,R23を用いる場合について説明した
が、第3参考例の定電圧回路において、定電流源21,
22の変わりに抵抗R22,R23を用いるようにして
も、同様の効果を得ることができる。
In this reference example , the resistor R22 functions as a bias means. And in this reference example , the 4th reference
In the constant voltage circuit of the example, the case where the resistors R22 and R23 are used instead of the constant current sources 21 and 22 has been described, but in the constant voltage circuit of the third reference example , the constant current source 21 and
Even if resistors R22 and R23 are used instead of 22, the same effect can be obtained.

【0082】また、第1及び第2参考例の定電圧回路に
おいて、PNPトランジスタQ1,Q3の変わりに、抵
抗R22,R23を用いるようにしてもよい。そして、
この場合には、定電流回路12を設ける必要がないの
で、定電圧回路の構成を簡素化できる。
Further, in the constant voltage circuits of the first and second reference examples , the resistors R22 and R23 may be used instead of the PNP transistors Q1 and Q3. And
In this case, since it is not necessary to provide the constant current circuit 12, the configuration of the constant voltage circuit can be simplified.

【0083】[第6参考例] 次に図6(a)は、第6参考例の定電圧回路を表してい
る。本参考例の定電圧回路は、図3(b)に示した第4
参考例の定電圧回路において、外部負荷の動作停止時
等、外部負荷に定電圧を供給する必要がないときに、定
電圧回路を所謂スリープ状態にして、定電圧回路での消
費電力を零にできるようにしたものである。
Sixth Reference Example Next, FIG. 6A shows a constant voltage circuit of the sixth reference example . The constant voltage circuit of this reference example is the fourth voltage circuit shown in FIG.
In the constant voltage circuit of the reference example , when it is not necessary to supply a constant voltage to the external load, such as when the external load stops operating, the constant voltage circuit is put into a so-called sleep state to reduce the power consumption of the constant voltage circuit to zero. It was made possible.

【0084】即ち、図6(a)に示すように、本参考例
の定電圧回路は、図3(b)に示した定電圧回路におけ
る定電流源20,21を、夫々、第1参考例或いは第2
参考例と同様のPNPトランジスタQ1及びQ3にて構
成し、これら各PNPトランジスタQ1,Q3に流れる
電流を、定電流回路30にて一定電流に制御するように
されている。
That is, as shown in FIG. 6A, the constant voltage circuit of the present reference example has the constant current sources 20 and 21 in the constant voltage circuit shown in FIG. 3B, respectively. First reference example or second
The same PNP transistors Q1 and Q3 as in the reference example are used, and the current flowing through each of the PNP transistors Q1 and Q3 is controlled by the constant current circuit 30 to be a constant current.

【0085】また、定電流回路30は、エミッタが電源
ラインに接続され、ベースが上記各PNPトランジスタ
Q1,Q3のベースに接続され、ベース−コレクタ間が
互いに接続されたPNPトランジスタQ10と、PNP
トランジスタQ10のコレクタにスイッチング回路(以
下単にSWという)34を介して接続され、SW34の
オン時にPNPトランジスタQ10のコレクタからグラ
ンドライン側へと定電流を流す定電流源32とから構成
されている。
Further, in the constant current circuit 30, the emitter is connected to the power supply line, the base is connected to the bases of the PNP transistors Q1 and Q3, and the PNP transistor Q10 and the base-collector are connected to each other.
A constant current source 32 is connected to the collector of the transistor Q10 via a switching circuit (hereinafter simply referred to as SW) 34 and supplies a constant current from the collector of the PNP transistor Q10 to the ground line side when the SW34 is turned on.

【0086】また、SW34は、例えば、スイッチング
トランジスタ等にて構成されており、制御端子TinにHi
ghレベルの制御信号Vinが入力されると、PNPトラン
ジスタQ10のコレクタから定電流源32に至る電流経
路を形成することにより、定電流源32を動作させて、
PNPトランジスタQ10に一定電流を流し、制御端子
TinにLow レベルの制御信号Vinが入力されると、PN
PトランジスタQ10のコレクタから定電流源32に至
る電流経路を遮断することにより、定電流源32の動作
を停止させて、PNPトランジスタQ10に流れる電流
を遮断する。
Further, the SW 34 is composed of, for example, a switching transistor and the like, and the control terminal Tin has a Hi level.
When the gh level control signal Vin is input, the constant current source 32 is operated by forming a current path from the collector of the PNP transistor Q10 to the constant current source 32,
When a constant current is passed through the PNP transistor Q10 and the low-level control signal Vin is input to the control terminal Tin, PN
By interrupting the current path from the collector of the P transistor Q10 to the constant current source 32, the operation of the constant current source 32 is stopped, and the current flowing through the PNP transistor Q10 is interrupted.

【0087】従って、図6(a)に示した第6参考例
定電圧回路においては、制御端子TinにHighレベルの制
御信号Vinを入力すれば、定電流回路12、延いてはP
NPトランジスタQ1,Q3に定電流が流れて、第4参
考例の定電圧回路と同様に動作し、出力端子Tout から
外部負荷には、出力トランジスタQ0若しくはPNPト
ランジスタQ2を介して、電源供給が成されることとな
る。
Therefore, in the constant voltage circuit of the sixth reference example shown in FIG. 6A, if the high-level control signal Vin is input to the control terminal Tin, the constant current circuit 12 and, by extension, P.
Constant current flows through the NP transistors Q1, Q3, fourth ginseng
Works as a constant voltage circuit of Reference Example, the external load from the output terminal Tout, the output transistor Q0 or via the PNP transistor Q2, so that the power supply is made.

【0088】また、制御端子TinにLow レベルの制御信
号Vinを入力すれば、定電流回路12、延いてはPNP
トランジスタQ1,Q3に流れる電流が零になって、外
部負荷への給電用の出力トランジスタQ0及びPNPト
ランジスタQ2が共にオフされ、定電圧回路は、出力端
子Tout から外部負荷への電源供給を停止するスリープ
状態になる。そして、このスリープ状態では、定電圧回
路を構成する全ての素子に電流が流れないので、定電圧
回路での消費電力を零にすることができる。
Further, if a low level control signal Vin is input to the control terminal Tin, the constant current circuit 12, and eventually the PNP.
The current flowing through the transistors Q1 and Q3 becomes zero, the output transistor Q0 for supplying power to the external load and the PNP transistor Q2 are both turned off, and the constant voltage circuit stops the power supply from the output terminal Tout to the external load. Go to sleep. In this sleep state, current does not flow in all the elements constituting the constant voltage circuit, so that the power consumption in the constant voltage circuit can be reduced to zero.

【0089】[実施例] 以上のように、 図6(a)に示した第6参考例の定電圧
回路によれば、外部負荷への電源供給が不要なときに、
消費電力が零のスリープ状態にすることができるように
なるのであるが、この定電圧回路では、その動作モード
を外部負荷への給電を行う通常モードから給電を停止す
るスリープモードに切り換えた際に、出力電圧Vout が
一時的にバッテリ電圧VBまで跳ね上がることがあっ
た。
[Embodiment] As described above , according to the constant voltage circuit of the sixth reference example shown in FIG. 6A, when the power supply to the external load is unnecessary,
It is possible to enter a sleep state with zero power consumption, but with this constant voltage circuit, when the operation mode is switched from the normal mode for supplying power to the external load to the sleep mode for stopping power supply, The output voltage Vout may temporarily jump to the battery voltage VB.

【0090】つまり、図7(a)に示すように、出力電
圧Vout が一定電圧「クランプ電圧−Vf」に制御され
ている通常状態で、制御信号VinがHighレベルからLow
レベルに切り換えられると、PNPトランジスタQ1,
Q3に流れる電流I1,I3は、略一定の傾きで低下
し、最終的に零になる。
That is, as shown in FIG. 7A, in the normal state in which the output voltage Vout is controlled to the constant voltage "clamp voltage-Vf", the control signal Vin changes from the high level to the low level.
When switched to level, PNP transistor Q1,
The currents I1 and I3 flowing through Q3 decrease with a substantially constant slope and finally become zero.

【0091】そして、このように各電流I1,I3が低
下しているときに、電流I1が、NPNトランジスタQ
8がオンできるしきい値よりも低下すると、NPNトラ
ンジスタQ8がオフする。尚、NPNトランジスタQ8
のベース−エミッタ間には抵抗R20が接続されている
ため、NPNトランジスタQ8がオンできる電流I1の
しきい値は、トランジスタのベース−エミッタ間順方向
電圧Vfを抵抗R20の抵抗値で割った値(Vf/R2
0)となる。
When each of the currents I1 and I3 is decreasing in this way, the current I1 changes to the NPN transistor Q.
When the voltage drops below the threshold value at which 8 can be turned on, the NPN transistor Q8 is turned off. In addition, NPN transistor Q8
Since the resistor R20 is connected between the base and emitter of the transistor, the threshold value of the current I1 at which the NPN transistor Q8 can be turned on is a value obtained by dividing the base-emitter forward voltage Vf of the transistor by the resistance value of the resistor R20. (Vf / R2
0).

【0092】また、このようにNPNトランジスタQ8
がオフすると、電流I3は、NPNトランジスタQ7の
ベースへと流れ込むことから、今度は、NPNトランジ
スタQ7がオンし、その後、電流I3が、NPNトラン
ジスタQ7がオンできるしきい値よりも低下した時点
で、NPNトランジスタQ7がオフする。
Further, in this way, the NPN transistor Q8
Is turned off, the current I3 flows into the base of the NPN transistor Q7, so that the NPN transistor Q7 is turned on this time, and thereafter, when the current I3 drops below the threshold at which the NPN transistor Q7 can be turned on. , NPN transistor Q7 is turned off.

【0093】この結果、出力電圧Vout は、NPNトラ
ンジスタQ8がオフし、NPNトランジスタQ7がオン
した時点で、一定電圧「クランプ電圧−Vf」からバッ
テリ電圧VBまで急激に上昇し、その後、NPNトラン
ジスタQ7がオフした時点で、0Vまで低下するのであ
る。
As a result, the output voltage Vout sharply rises from the constant voltage "clamp voltage-Vf" to the battery voltage VB when the NPN transistor Q8 turns off and the NPN transistor Q7 turns on, and then the NPN transistor Q7. When it turns off, it drops to 0V.

【0094】そして、このように出力電圧Vout が一時
的にせよバッテリ電圧VBまで跳ね上がると、出力端子
Tout に低耐圧のデバイスが接続されている場合に、そ
のデバイスが過電圧により破壊されてしまうことがあ
る。また、電圧の急激な上昇に伴い生じるノイズによっ
て、出力端子Tout に接続された回路が誤動作すること
も考えられる。
When the output voltage Vout jumps to the battery voltage VB even temporarily, the device may be destroyed by an overvoltage when a low withstand voltage device is connected to the output terminal Tout. is there. Further, it is possible that the circuit connected to the output terminal Tout malfunctions due to the noise caused by the rapid increase in the voltage.

【0095】そこで、こうした問題を防止するために、
本発明を適用した実施例の定電圧回路では、図6(b)
に示すように、第6参考例の定電圧回路に対し、更に、
給電回路14内のNPNトランジスタQ7のベース−エ
ミッタ間にも抵抗R30を設けて、NPNトランジスタ
Q8がオフした際には、電流I3がこの抵抗R30に流
れるようにし、しかも、そのときの抵抗R30の両端電
圧(I3×R30)が、NPNトランジスタQ7をオン
するのに必要なベース−エミッタ間順方向電圧Vfより
も低くなるように、抵抗R30の抵抗値を設定してい
る。
Therefore, in order to prevent such a problem,
In the constant voltage circuit of the embodiment to which the present invention is applied, FIG.
As shown in , in addition to the constant voltage circuit of the sixth reference example,
A resistor R30 is also provided between the base and emitter of the NPN transistor Q7 in the power feeding circuit 14 so that the current I3 flows through this resistor R30 when the NPN transistor Q8 is turned off. voltage across (I3 × R30) is, the base needed to turn on the NPN transistor Q7 - way lower than emitter forward voltage Vf, sets the resistance value of the resistor R30
It

【0096】具体的には、抵抗R30の抵抗値は、「I
1×R20>I3×R30」の関係が成り立つように設
定すればよい。つまり、各PNPトランジスタQ1,Q
3に流れる電流の比「I1/I3」(請求項9に記載の
「ia/ib」に相当し、所謂PNPトランジスタQ
1,Q3のコレクタ比である)を「m」とし、抵抗R2
0の抵抗値を「r」としたとき、抵抗R30の抵抗値
が、「m×r」よりも小さい値となるように、設定すれ
ばよい。
Specifically, the resistance value of the resistor R30 is "I
It may be set so that the relationship of 1 × R20> I3 × R30 ”is established. That is, each PNP transistor Q1, Q
The ratio of the currents flowing in 3 is "I1 / I3" (corresponding to "ia / ib" in claim 9, the so-called PNP transistor Q).
1 is the collector ratio of Q3) is "m", and the resistor R2
When the resistance value of 0 is “r”, the resistance value of the resistor R30 may be set to a value smaller than “m × r”.

【0097】つまり、このようにすれば、図7(b)に
示すように、NPNトランジスタQ7がオンできるしき
い値(Vf/R30)を、NPNトランジスタQ8がオ
ンできるしきい値(Vf/R20)よりも大きくするこ
とができ、電流I1,I3が低下して、NPNトランジ
スタQ8がオフしても、NPNトランジスタQ7をオフ
状態に保持して、出力電圧Vout がバッテリ電圧VBま
で跳ね上がるのを防止することができるようになるので
ある。
That is, in this way, as shown in FIG. 7B, the threshold value (Vf / R30) at which the NPN transistor Q7 can be turned on and the threshold value (Vf / R20) at which the NPN transistor Q8 can be turned on. Even if the currents I1 and I3 decrease and the NPN transistor Q8 turns off, the NPN transistor Q7 is held in the off state to prevent the output voltage Vout from jumping up to the battery voltage VB. You will be able to do it.

【0098】尚、第6参考例及び本実施例の定電圧回路
では、第4参考例の定電圧回路をもとに、通常の動作状
態から、消費電力零のスリープ状態に切り換えることが
できるようにしているが、第1参考例及び第2参考例
定電圧回路であっても、定電流回路12内にその動作を
停止させるスイッチング回路を設けるようにすれば、本
実施例の定電圧回路と同様、スリープ状態に切換可能な
定電圧回路を実現できる。
The constant voltage circuit of the sixth reference example and this embodiment
Then, based on the constant voltage circuit of the fourth reference example , it is possible to switch from the normal operating state to the sleep state of zero power consumption . However, the constant voltage of the first reference example and the second reference example is changed. Even if it is a circuit, if a switching circuit for stopping its operation is provided in the constant current circuit 12, a constant voltage circuit capable of switching to a sleep state can be realized as in the constant voltage circuit of this embodiment.

【0099】また、第3参考例と第4参考例とは、クラ
ンプ手段の構成が異なるだけであるので、第3参考例
定電圧回路においても、本実施例と同様に構成すること
で、スリープ状態に切換可能な定電圧回路に変更でき
る。
Further, since the third reference example and the fourth reference example are different only in the configuration of the clamp means, the constant voltage circuit of the third reference example is also configured in the same manner as this embodiment , Can be changed to a constant voltage circuit that can be switched to sleep mode
It

【0100】ここで、第6参考例及び実施例は、本発明
の具体的構成及びその動作を説明するものであることか
ら、図6(a),(b)に示した回路素子と本発明の
成要素との対応関係を明確にしておく。まず、定電流回
路30内のPNPトランジスタQ10は、本発明の電流
制御用トランジスタに相当し、定電流源32は、本発明
定電流源に相当し、定電流回路30内のSW34をオ
フさせるために制御端子Tinに入力されるLow レベルの
制御信号Vinは、本発明の動作停止指令に相当する。ま
た、PNPトランジスタQ10とカレントミラー回路を
構成するPNPトランジスタQ1は、本発明の第1定電
流トランジスタに相当し、同じくカレントミラー回路を
構成するPNPトランジスタQ3は、本発明の第2定電
流トランジスタに相当する。
Here, the sixth reference example and the example are the same as the present invention.
The specific configuration and operation of the
Then, the correspondence relationship between the circuit elements shown in FIGS. 6A and 6B and the constituent elements of the present invention will be clarified. First, the PNP transistor Q10 in the constant current circuit 30 corresponds to the current control transistor of the present invention, and the constant current source 32 is the present invention.
The low-level control signal Vin input to the control terminal Tin for turning off the SW 34 in the constant current circuit 30 corresponds to the operation stop command of the present invention . The PNP transistor Q1 that forms a current mirror circuit with the PNP transistor Q10 corresponds to the first constant current transistor of the present invention, and the PNP transistor Q3 that also forms a current mirror circuit corresponds to the second constant current transistor of the present invention . Equivalent to.

【0101】また、給電手段としての給電回路14を構
成する他のトランジスタの内、PNPトランジスタQ2
、本発明の給電用トランジスタに相当し、NPNトラ
ンジスタQ7は、本発明の切換用トランジスタに相当
し、電流検出用抵抗としての抵抗R20がベース−エミ
ッタ間に接続されたNPNトランジスタQ8は、本発明
電流検出用トランジスタに相当する。そして、特に、
本発明の実施例である図6(b)に記載の定電圧回路に
だけ設けられた抵抗R30は、本発明のバイアス抵抗に
相当する。
Of the other transistors forming the power feeding circuit 14 as the power feeding means, the PNP transistor Q2 is used.
Corresponds to the transistor for feeding of the invention, NPN transistor Q7 is equivalent to switching transistor of the present invention, the resistor R20 as a current detecting resistor is the base - NPN transistor Q8 connected between the emitter, the invention
Corresponds to the current detection transistor of. And, in particular,
The resistor R30 provided only in the constant voltage circuit shown in FIG. 6B, which is an embodiment of the present invention , corresponds to the bias resistor of the present invention .

【0102】以上、本発明の前提となる6つの参考例及
び実施例について説明したが、本発明は、上記実施例に
限定されるものではなく、種々の態様を採ることができ
る。例えば、上記参考例及び実施例では、トランジスタ
に全てバイポーラトランジスタを用いた定電圧回路を例
に採り説明したが、例えば、トランジスタの一部又は全
てをMOSFETで構成することもできる。
The above six reference examples and the premise of the present invention
Although the embodiments have been described, the present invention is not limited to the above embodiments, and various modes can be adopted. For example, in the above-described reference examples and embodiments , the constant voltage circuit using all bipolar transistors as transistors has been described as an example. However, for example, some or all of the transistors may be configured by MOSFETs.

【0103】具体的には、例えば、出力トランジスタQ
0として、NPNトランジスタの変わりに、ドレインが
電源ラインに接続され、ソースが出力端子Tout に接続
されたnチャネルMOSFETを備えた定電圧回路であ
っても、本発明を適用して、上記実施例と同様の効果を
得ることができる。尚、この場合、nチャネルMOSF
ETを動作させるためのしきい値電圧(ゲート−ソース
間電圧)は、約1.0V であり、出力トランジスタQ
0を介して外部負荷に電源供給を行う際には、このしき
い値電圧分以上の電圧降下を生じることから、出力トラ
ンジスタQ0にnチャネルMOSFETを使用した定電
圧回路に本発明を適用すれば、電源電圧低下時の出力電
圧を約1.0V上昇させることが可能となる。
Specifically, for example, the output transistor Q
Even if the constant voltage circuit has an n-channel MOSFET in which the drain is connected to the power supply line and the source is connected to the output terminal Tout, instead of the NPN transistor, the present invention is applied to the above-mentioned embodiment. The same effect as can be obtained. In this case, the n-channel MOSF
The threshold voltage (gate-source voltage) for operating ET is about 1.0 V, and the output transistor Q
When power is supplied to an external load via 0, a voltage drop of at least this threshold voltage occurs, so that the present invention can be applied to a constant voltage circuit using an n-channel MOSFET for the output transistor Q0. It is possible to increase the output voltage by about 1.0 V when the power supply voltage drops.

【0104】また例えば、出力トランジスタQ0とは別
経路で外部負荷に電流を流し込むための出力素子とし
て、PNPトランジスタQ2の変わりに、ソースが電源
ラインに接続され、ドレインが出力端子Tout に接続さ
れたpチャネルMOSFET又はnチャネルMOSFE
Tを使用することもできる。但し、出力素子として、n
チャネルMOSFETを使用する場合、これを駆動する
には、ゲートに電源電圧よりもしきい値電圧分高い電圧
を印加する必要があるため、別途、電源電圧昇圧用のチ
ャージポンプ等を設ける必要はある。
For example, instead of the PNP transistor Q2, the source is connected to the power supply line and the drain is connected to the output terminal Tout as an output element for supplying a current to an external load through a path different from the output transistor Q0. p-channel MOSFET or n-channel MOSFE
It is also possible to use T. However, as an output element, n
In the case of using the channel MOSFET, in order to drive it, it is necessary to apply a voltage higher than the power supply voltage by a threshold voltage, so that it is necessary to separately provide a charge pump for boosting the power supply voltage.

【図面の簡単な説明】[Brief description of drawings]

【図1】 第1参考例の定電圧回路の構成を表す電気回
路図である。
FIG. 1 is an electric circuit diagram showing a configuration of a constant voltage circuit of a first reference example .

【図2】 第2参考例の定電圧回路の構成を表す電気回
路図である。
FIG. 2 is an electric circuit diagram showing a configuration of a constant voltage circuit of a second reference example .

【図3】 第3参考例及び第4参考例の定電圧回路の構
成を表す電気回路図である。
FIG. 3 is an electric circuit diagram showing a configuration of constant voltage circuits of a third reference example and a fourth reference example .

【図4】 第1参考例〜第4参考例の定電圧回路からの
出力電圧の変化特性を表す説明図である。
FIG. 4 is an explanatory diagram showing change characteristics of an output voltage from the constant voltage circuit according to the first reference example to the fourth reference example .

【図5】 第5参考例の定電圧回路の構成及びその出力
電圧の変化特性を表す説明図である。
FIG. 5 is an explanatory diagram showing a configuration of a constant voltage circuit of a fifth reference example and a change characteristic of its output voltage.

【図6】 第6参考例及び本発明が適用された実施例の
定電圧回路の構成を表す電気回路図である。
FIG. 6 shows a sixth reference example and an example to which the present invention is applied.
It is an electric circuit diagram showing the composition of a constant voltage circuit .

【図7】 図6に示した各回路におけるスリープ状態へ
の移行時の出力電圧の変化特性を表す説明図である。
FIG. 7 is an explanatory diagram showing change characteristics of the output voltage at the time of transition to the sleep state in each circuit shown in FIG.

【図8】 従来の定電圧回路及びこの定電圧回路から電
源供給を受けて動作する基準電圧生成回路の構成を表す
電気回路図である。
FIG. 8 is an electric circuit diagram showing a configuration of a conventional constant voltage circuit and a reference voltage generation circuit that operates by receiving power supply from the constant voltage circuit.

【符号の説明】[Explanation of symbols]

10…定電圧回路、12,30…定電流回路、14…給
電回路、20,21,32…定電流源、34…SW(ス
イッチング回路)、D1〜D7…ダイオード、Q0…出
力トランジスタ、Q1,Q2,Q3,Q4,Q5,Q1
0,Q11,Q12,Q13…PNPトランジスタ、Q
6,Q7,Q8,Q14,Q15…NPNトランジス
タ、R1,R2,R3,R11,R12,R13,R2
0,R22,R23,R30…抵抗、ZD1…ツェナー
ダイオード。
10 ... Constant voltage circuit, 12, 30 ... Constant current circuit, 14 ... Feeding circuit, 20, 21, 32 ... Constant current source, 34 ... SW (switching circuit), D1-D7 ... Diode, Q0 ... Output transistor, Q1, Q2, Q3, Q4, Q5, Q1
0, Q11, Q12, Q13 ... PNP transistor, Q
6, Q7, Q8, Q14, Q15 ... NPN transistor, R1, R2, R3, R11, R12, R13, R2
0, R22, R23, R30 ... Resistance, ZD1 ... Zener diode.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−344509(JP,A) 特開 平3−252806(JP,A) 特開 平4−212782(JP,A) 実開 平4−58720(JP,U) (58)調査した分野(Int.Cl.7,DB名) G05F 1/445,1/56 G05F 1/613,1/618 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-344509 (JP, A) JP-A-3-252806 (JP, A) JP-A-4-212782 (JP, A) Jitsukaihei 4- 58720 (JP, U) (58) Fields surveyed (Int.Cl. 7 , DB name) G05F 1 / 445,1 / 56 G05F 1 / 613,1 / 618

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源から外部負荷への給電経路上に
設けられた出力トランジスタと、 前記直流電源から電源供給を受けて前記出力トランジス
タの制御端子にバイアス電流を供給するバイアス手段
と、 前記出力トランジスタの制御端子とグランドとの間に設
けられ、前記出力トランジスタの制御端子電圧が所定の
クランプ電圧を越えると該制御端子からグランド側に電
流を流して該制御端子電圧を所定のクランプ電圧以下に
制限することにより、前記出力トランジスタから外部負
荷への出力電圧を一定電圧に制御するクランプ手段と、 前記直流電源から供給される電源電圧が所定電圧以下で
あるとき、前記出力トランジスタとは異なる経路で、前
記直流電源から外部負荷に電流を供給する給電手段と、を備えた定電圧回路であって、 前記バイアス手段は、 電流制御用トランジスタと、前記直流電源から電源供給
を受けて該電流制御用トランジスタに定電流を流す定電
流源とを備え、外部から入力される動作停止指令によっ
て前記定電流源が前記電流制御用トランジスタに流す電
流を遮断可能な定電流回路と、 該定電流回路の電流制御用トランジスタとカレントミラ
ー回路を構成し、前記電流制御用トランジスタに流れた
電流に比例した定電流を前記出力トランジスタの制御端
子に供給する第1定電流トランジスタと、 を備え、 前記給電手段は、 前記直流電源から外部負荷に至る第2給電経路上に設け
られた給電用トランジスタと、 該給電用トランジスタの制御端子に接続され、該制御端
子にバイアス電流を流すか否かを切り換える切換用トラ
ンジスタと、 前記電流制御用トランジスタ及び前記第1定電流トラン
ジスタとカレントミラー回路を構成し、前記電流制御用
トランジスタ及び前記第1定電流トランジスタに流れた
電流に比例した定電流を、前記切換用トランジスタの制
御端子側に供給する第2定電流トランジスタと、 前記クランプ手段からグランドに至る電流経路に設けら
れた電流検出用抵抗と、 該電流検出用抵抗と前記クランプ手段との接続点に制御
端子が接続され、該電流検出用抵抗の両端電圧が所定の
動作電圧になったときにオン状態となって、前記第2定
電流トランジスタから前記切換用トランジスタの制御端
子に供給される定電流をグランド側に流し、前記切換用
トランジスタをオフさせる電流検出用トランジスタと、 前記切換用トランジスタの制御端子とグランドとの間に
設けられ、前記第1定電流トランジスタに流れる電流i
aと前記第2定電流トランジスタに流れる電流ibとの
比(ia/ib)を「m」とし、前記電流検出用抵抗の
抵抗値を「r」としたとき、抵抗値が「m×r」よりも
小さくなるように設定されたバイアス抵抗と、 を備えたことを特徴とする定電圧回路。
1. An output transistor provided on a power supply path from a DC power supply to an external load, bias means for receiving a power supply from the DC power supply and supplying a bias current to a control terminal of the output transistor, the output. It is provided between the control terminal of the transistor and the ground, and when the control terminal voltage of the output transistor exceeds a predetermined clamp voltage, a current is passed from the control terminal to the ground side to reduce the control terminal voltage to a predetermined clamp voltage or less. By limiting, the clamp means for controlling the output voltage from the output transistor to the external load to a constant voltage, and when the power supply voltage supplied from the DC power supply is equal to or lower than a predetermined voltage, the path is different from that of the output transistor. , a constant voltage circuit and a power supply means for supplying a current to an external load from the DC power source, said bar Ass unit includes a current control transistor, the power supply from the DC power supply
Receiving a constant current through the current control transistor
It has a flow source and is operated by an operation stop command input from the outside.
The constant current source supplies to the current control transistor.
Constant current circuit capable of interrupting current, a current control transistor of the constant current circuit, and a current mirror
-Constitutes a circuit and flows to the current control transistor
A constant current proportional to the current is applied to the control terminal of the output transistor.
It includes a first constant current transistor for supplying to the child, wherein the power supply means is provided on the second feed path to the external load from the DC power supply
And a control terminal connected to the control terminal of the power supply transistor.
A switching tiger that switches whether or not to apply a bias current to the child
Transistor, the current control transistor, and the first constant current transistor.
Comprising a current mirror circuit with a transistor to control the current
Flowed through the transistor and the first constant current transistor
A constant current proportional to the current is controlled by the switching transistor.
The second constant current transistor supplied to the control terminal side and the current path from the clamp means to the ground are provided.
Current detection resistor and control at the connection point of the current detection resistor and the clamp means
The terminal is connected, and the voltage across the current detection resistor is
When the operating voltage is reached, it is turned on and the second constant
From the current transistor to the control end of the switching transistor
The constant current supplied to the child is sent to the ground side for switching
Between the current detection transistor that turns off the transistor and the control terminal of the switching transistor and the ground
A current i that is provided and flows through the first constant current transistor
a and a current ib flowing through the second constant current transistor
The ratio (ia / ib) is set to “m”, and the current detection resistor
When the resistance value is “r”, the resistance value is more than “m × r”
A constant voltage circuit comprising: a bias resistor set to be small .
【請求項2】 前記給電手段は、前記電源電圧が前記ク
ランプ電圧よりも高い所定電圧以下であるときに、前記
直流電源から外部負荷に電流を供給することを特徴とす
る請求項1記載の定電圧回路。
2. The constant current supply device according to claim 1, wherein the power supply unit supplies a current from the DC power supply to an external load when the power supply voltage is equal to or lower than a predetermined voltage higher than the clamp voltage. Voltage circuit.
JP2000367205A 2000-03-08 2000-12-01 Constant voltage circuit Expired - Fee Related JP3531605B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000367205A JP3531605B2 (en) 2000-03-08 2000-12-01 Constant voltage circuit
US09/799,106 US6465996B2 (en) 2000-03-08 2001-03-06 Constant voltage circuit with a substitute circuit in case of input voltage lowering

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000063723 2000-03-08
JP2000-63723 2000-03-08
JP2000367205A JP3531605B2 (en) 2000-03-08 2000-12-01 Constant voltage circuit

Publications (2)

Publication Number Publication Date
JP2001325030A JP2001325030A (en) 2001-11-22
JP3531605B2 true JP3531605B2 (en) 2004-05-31

Family

ID=26587031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000367205A Expired - Fee Related JP3531605B2 (en) 2000-03-08 2000-12-01 Constant voltage circuit

Country Status (1)

Country Link
JP (1) JP3531605B2 (en)

Also Published As

Publication number Publication date
JP2001325030A (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US7215183B2 (en) Reference voltage generator circuit
US7508179B2 (en) Dual input prioritized LDO regulator
JP3637848B2 (en) Load drive circuit
JP3633522B2 (en) Load drive circuit
US7092226B2 (en) Constant-voltage power supply circuit
WO2005062459A1 (en) System for controlling generator for vehicle
US11409311B2 (en) Voltage regulator has a characteristic of fast activation
US6876180B2 (en) Power supply circuit having a start up circuit
US20020027391A1 (en) Reduced current and power consumption structure of drive circuit
US6356061B1 (en) Fully integrated linear regulator with darlington bipolar output stage
US20010022527A1 (en) Semiconductor device
JP3531605B2 (en) Constant voltage circuit
JP3558938B2 (en) DC stabilized power supply
US6465996B2 (en) Constant voltage circuit with a substitute circuit in case of input voltage lowering
JP3829765B2 (en) Power circuit
JPH07321621A (en) Semiconductor integrated circuit
US6433636B2 (en) Operational amplifier designed to have increased output range
JP2005278056A (en) Circuit for detecting power supply voltage drop
US20230102188A1 (en) Overcurrent protection circuit, semiconductor device, electronic apparatus, and vehicle
JP4172076B2 (en) Constant voltage power supply
US7859306B2 (en) Load driving circuit
JP2003108242A (en) Regulator circuit
JP2002136108A (en) Voltage-boosting circuit
JP2024064085A (en) Over-current detecting circuit
JPH0749541Y2 (en) Transistor switch circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees