JP3527766B2 - Manufacturing method of laminated circuit board and laminated circuit board - Google Patents

Manufacturing method of laminated circuit board and laminated circuit board

Info

Publication number
JP3527766B2
JP3527766B2 JP30024393A JP30024393A JP3527766B2 JP 3527766 B2 JP3527766 B2 JP 3527766B2 JP 30024393 A JP30024393 A JP 30024393A JP 30024393 A JP30024393 A JP 30024393A JP 3527766 B2 JP3527766 B2 JP 3527766B2
Authority
JP
Japan
Prior art keywords
cavity
conductor
insulating film
hole
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30024393A
Other languages
Japanese (ja)
Other versions
JPH07154073A (en
Inventor
晃 井本
将文 久高
譲 松本
弘 末永
淳一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30024393A priority Critical patent/JP3527766B2/en
Publication of JPH07154073A publication Critical patent/JPH07154073A/en
Application granted granted Critical
Publication of JP3527766B2 publication Critical patent/JP3527766B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、キャビティーを有する
積層回路基板の製造方法及びその積層回路基板のキャビ
ティー内に配置された電子部品をキャビティー内に充填
された樹脂製被覆部材で被覆した積層回路基板に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated circuit board having a cavity and an electronic component arranged in the cavity of the laminated circuit board is covered with a resin coating member filled in the cavity. The present invention relates to the laminated circuit board.

【0002】[0002]

【従来の技術】従来の積層回路基板は、図5に示すよう
に、積層セラミック基板1とその表面に搭載する電子部
品9とから構成されていた。また、積層セラミック基板
1は、絶縁層1a〜1e、該絶縁層1a〜1e間に配置
された内部配線3、該内部配線3間などを接続するため
のビアホール導体4、さらにその表面に形成された表面
配線6からなっていた。
2. Description of the Related Art A conventional laminated circuit board is composed of a laminated ceramic substrate 1 and electronic components 9 mounted on the surface thereof, as shown in FIG. Further, the laminated ceramic substrate 1 is formed on the insulating layers 1a to 1e, the internal wiring 3 arranged between the insulating layers 1a to 1e, the via hole conductor 4 for connecting the internal wirings 3 and the like, and further formed on the surface thereof. It consisted of surface wiring 6.

【0003】一般に積層セラミック基板1は、内部配線
3となる導体膜やビアホール導体4となる導体が形成さ
れた複数のグリーンシートを、積層圧着して焼成するグ
リーンシート多層方式があった。尚、各グリーンシート
は、焼成後、絶縁層1a〜1eとなる。
Generally, the laminated ceramic substrate 1 has a green sheet multi-layer system in which a plurality of green sheets on which a conductor film to be the internal wiring 3 and a conductor to be the via-hole conductor 4 are formed are laminated and pressure-bonded and fired. Each green sheet becomes insulating layers 1a to 1e after firing.

【0004】また、絶縁層1a〜1eとなるセラミック
ペーストと、内部配線3及びビアホール導体4に相当す
る接続部となる導電性ペーストとを、所定形状にスクリ
ーン印刷法で順次印刷積層した後、焼成する印刷多層方
式があった。
Further, a ceramic paste to be the insulating layers 1a to 1e and a conductive paste to be a connecting portion corresponding to the internal wiring 3 and the via-hole conductor 4 are sequentially printed and laminated in a predetermined shape by a screen printing method, and then fired. There was a printing multi-layer system to do.

【0005】さらに、本発明者らは、先に、グリーンシ
ート多層方式で問題となっていたビアホール導体4の形
状に制約、グリーンシート積層時の位置決めなどを解消
し、また、印刷多層方式で問題となっていた積層数の増
加や内部配線3のパターンによる積層表面の歪み、内部
配線3となる導体膜の精度的劣化を解消して、精度の高
い位置決めが不要で、絶縁膜の表面が平坦で、任意形状
・高精度・形成が容易なビアホール導体4を有する多層
セラミック基板の製造方法として、ワーク基板などの表
面に、光硬化可能なモノマーを含有するセラミックスリ
ップ材をドクターブレード法などで塗布して、塗布した
絶縁膜を選択的に露光・現像処理して、ビアホール導体
4となる貫通凹部を形成し、この貫通凹部にビアホール
導体4となる導体を充填するとともに、絶縁膜上に内部
配線3となる導体膜を形成し、さらに、次の層の絶縁膜
を形成し、貫通凹部を形成し、導体の充填、導体膜の印
刷を順次繰り返して、積層体を一体焼成する積層回路板
の製造方法を提案した(特願平5−101312号な
ど)。尚、絶縁膜は、焼成した後には、絶縁層1a〜1
eとなり、導体はビアホール導体4となり、導体膜は内
部配線3となる。
Further, the inventors of the present invention have solved the problems such as the restriction on the shape of the via-hole conductor 4 and the positioning at the time of stacking the green sheets, which have been problems in the green sheet multilayer system, and the problems in the printing multilayer system. The increase in the number of laminated layers, the distortion of the laminated surface due to the pattern of the internal wiring 3, and the deterioration in accuracy of the conductor film that becomes the internal wiring 3 are eliminated, and highly accurate positioning is not required, and the surface of the insulating film is flat. Then, as a method of manufacturing a multilayer ceramic substrate having a via-hole conductor 4 with an arbitrary shape, high precision, and easy formation, a ceramic slip material containing a photocurable monomer is applied to the surface of a work substrate by a doctor blade method or the like. Then, the applied insulating film is selectively exposed / developed to form a penetrating recess which becomes the via-hole conductor 4, and a conductor which becomes the via-hole conductor 4 is formed in this penetrating recess. While filling, a conductor film to be the internal wiring 3 is formed on the insulating film, further, an insulating film of the next layer is formed, a penetrating recess is formed, filling of the conductor and printing of the conductive film are sequentially repeated. A method for manufacturing a laminated circuit board in which a laminated body is integrally fired has been proposed (Japanese Patent Application No. 5-101312, etc.). In addition, the insulating film has insulating layers 1a to 1a after firing.
e, the conductor becomes the via-hole conductor 4, and the conductor film becomes the internal wiring 3.

【0006】尚、表面配線6の形成方法は、詳述してい
ないが、焼成前の積層体上に表面配線6となる導体膜を
形成しておき、絶縁膜と導体、導体膜の一体焼成と同時
に焼成したり、また、焼成した積層体の表面に表面配線
6を焼きつけにより形成していた。
Although a method of forming the surface wiring 6 is not described in detail, a conductor film to be the surface wiring 6 is formed on the laminated body before firing, and the insulating film, the conductor and the conductor film are integrally fired. At the same time, it was fired, or the surface wiring 6 was formed by firing on the surface of the fired laminate.

【0007】また、実際、積層回路基板10として用い
る際には、表面配線6に、電子部品9を搭載していた。
[0007] Actually, when it is used as the laminated circuit board 10, the electronic component 9 is mounted on the surface wiring 6.

【0008】[0008]

【発明が解決しようとする課題】しかし、積層セラミッ
ク基板1上に搭載する電子部品9には、ICチップ、ト
ランジスタ、チップ状抵抗、チップコンデンサなどがを
搭載することが多いが、積層回路基板10の低背化で最
も障害となるものは、ICチップ、トランジスなどであ
った。
However, an IC chip, a transistor, a chip-shaped resistor, a chip capacitor, etc. are often mounted on the electronic component 9 mounted on the laminated ceramic substrate 1, but the laminated circuit substrate 10 The most obstacles to the reduction in height were IC chips and transistors.

【0009】このような構造で、積層回路基板10の低
背化を考えた場合、構造的にはマルチレーヤパッケージ
の技術を利用して、積層セラミック基板1の一部にキャ
ビティーを形成して、最も高さのある電子部品9を収納
・配置することによって解決できる。仮に、電子部品9
の全てを収納できず、その一部を収納しただけでも、低
背化に大きい寄与できることになる。
In consideration of the height reduction of the laminated circuit board 10 having such a structure, structurally, the technique of the multi-layer package is used to form a cavity in a part of the laminated ceramic substrate 1. The problem can be solved by accommodating and arranging the tallest electronic component 9. Electronic component 9
It is not possible to store all of the above, and just storing a part of them can make a large contribution to the reduction in height.

【0010】このような積層回路基板10をマルチレー
ヤーパッケージの積層技術、即ちグリーンシート多層で
考えた場合には、製造方法においては、グリーンシート
の積層工程があり、そのグリーンシート間の位置合わせ
が非常に難しいこと、また、内部配線間を接続するため
のビアホール導体の導体抵抗を下げるため、大きな径を
有する貫通孔を形成した場合、その貫通孔にビアホール
導体となる導体を導電製ペーストで充填しようとして
も、貫通孔内に導体を安定的に保持できないなどの問題
があった。特に積層回路基板は、その内部に回路動作に
必要な電源電圧の配線、グランド電位の配線などを配設
するため、ビアホール導体の形状(直径)を任意に変え
ることが求められる。そこで、マルチパンチングシステ
ムにより、貫通孔を穿孔することも考えられるが、孔数
の増加や複数種類の孔径を得ようとすると、刃先を交換
したりする必要があり、実用性を欠け、製造コストのア
ップとなってしまう。
When such a laminated circuit board 10 is considered as a multi-layer package laminating technique, that is, a green sheet multi-layer, the manufacturing method includes a green sheet laminating step, and the alignment between the green sheets is performed. It is extremely difficult, and when a via hole with a large diameter is formed to reduce the conductor resistance of the via hole conductor for connecting internal wiring, fill the through hole with a conductor that will become the via hole conductor. Even if an attempt is made, there is a problem that the conductor cannot be stably held in the through hole. In particular, a laminated circuit board is required to arbitrarily change the shape (diameter) of the via-hole conductor because the wiring for the power supply voltage and the wiring for the ground potential necessary for circuit operation are arranged inside the laminated circuit board. Therefore, it is conceivable to drill through-holes with a multi-punching system, but when trying to increase the number of holes or obtain multiple types of hole diameter, it is necessary to replace the cutting edge, which lacks practicability and reduces manufacturing costs. Will be up.

【0011】また、構造的には、キャビティー内に配置
した電子部品が、ICベアチップの場合、外的な衝撃、
湿気などからICベアチップを保護するための手段を講
ずる必要がある。マルチレーヤーパッケージにおいて
は、キャビティーを有する基体にICベアチップを配置
したのち、そのキャビティーを完全に封止するために、
セラミック又は金属製の蓋体が被覆されていた。
Structurally, when the electronic component arranged in the cavity is an IC bare chip, an external impact,
It is necessary to take measures to protect the IC bare chip from moisture and the like. In a multi-layer package, after placing an IC bare chip on a substrate having a cavity, in order to completely seal the cavity,
A ceramic or metal lid was covered.

【0012】即ち、キャビティー内に配置した電子部品
を、キャビティー内で蓋体で封止することを積層回路基
板に適用した場合、キャビティーの周囲に蓋体が載置さ
れる領域を確保する必要があり、積層セラミック基板の
表面配線のパターンに大きな制約を与え、表面配線の高
密度化が困難となる。
That is, when the sealing of the electronic component placed in the cavity with the lid is applied to the laminated circuit board, the area around the cavity where the lid is placed is secured. This imposes great restrictions on the surface wiring pattern of the monolithic ceramic substrate, making it difficult to increase the density of the surface wiring.

【0013】また、図5に示す、電子部品2を樹脂など
の被覆部材で被覆する場合、被覆部材が流れだし、充分
かつ確実な被覆が困難であり、また、それに伴い表面配
線6上に他の電子部品が搭載できなくなるなど、表面配
線6を形成するにあたり、パターン設計上で大きな障害
となる。
Further, when the electronic component 2 shown in FIG. 5 is covered with a covering member such as resin, the covering member starts to flow, and it is difficult to perform sufficient and reliable covering. When the surface wiring 6 is formed, it becomes a great obstacle in designing the pattern, such as the electronic component cannot be mounted.

【0014】本発明は上述の問題に鑑みて案出されたも
のであり、その目的は、積層回路基板に用いる積層セラ
ミック基板の製造方法において、電子部品を収納するキ
ャビティーが絶縁層となる絶縁膜、ビアホール導体とな
る導体及び内部配線となる導体膜の形成工程で同時に達
成することができ、ビアホール導体及びキャビティーの
形状を任意に形成でき、且つ全体の製造が極めて簡単と
なる積層セラミック基板の製造方法を提供するものであ
る。
The present invention has been devised in view of the above problems, and an object thereof is a method of manufacturing a laminated ceramic substrate used for a laminated circuit board, in which a cavity for housing an electronic component is an insulating layer. A laminated ceramic substrate that can be simultaneously formed in the steps of forming a film, a conductor to be a via-hole conductor, and a conductor film to be an internal wiring, can arbitrarily form the shapes of the via-hole conductor and the cavity, and is extremely easy to manufacture as a whole. The present invention provides a method for manufacturing the same.

【0015】また、上述の製造方法で形成された積層セ
ラミック基板で形成されたキャビティー内に、電子部品
を配置した積層回路基板においては、電子部品を簡単
に、且つ確実に外部衝撃や湿気などから保護することが
でき、低背化可能な積層回路基板を提供するものであ
る。
Further, in a laminated circuit board in which electronic parts are arranged in a cavity formed of the laminated ceramic board formed by the above-mentioned manufacturing method, the electronic parts can be easily and surely protected from external impact or moisture. It is intended to provide a laminated circuit board which can be protected from the above and can be reduced in height.

【0016】[0016]

【課題を解決するための手段】本発明の第1の発明は、
複数の絶縁膜と、ビアホール導体を介して接続される内
部配線パターンとなる導体膜とを互いに積層し、且つ表
面側の所定絶縁膜に電子部品収納用キャビティーとなる
収納開口を形成し、前記キャビティーの底面に穴部とな
る充填開口を形成して成る積層体を一体的に焼成した積
層セラミック基板の前記キャビティー内に電子部品を配
置させるとともに、前記穴部に充填した半田を介して前
記電子部品を前記内部配線パターンに接続して成る積層
回路基板の製造方法であって、前記積層体の形成が、
(1)光硬化可能なモノマーを含有するセラミックスリ
ップ材を塗布して絶縁膜を形成する工程と、(2)前記
絶縁膜を選択的に露光・現像処理してビアホール導体と
なる位置に貫通孔を形成する工程と、(3)前記絶縁膜
のビアホール導体用貫通孔に導電性ペーストを充填して
ビアホール導体となる導体とを形成する工程、(4)前
記絶縁膜の表面に導電性ペーストを印刷して内部配線と
なる導体膜を形成する工程、(5)前記絶縁膜を選択的
に露光・現像処理して、前記キャビティーが形成される
位置に収納開口とキャビティー底面の前記穴部が形成さ
れる位置に前記内部配線パターンの一部が露出される充
填開口を形成する工程とを含み、且つ少なくとも
(1)、(2)及び(3)の工程を順次繰り返して行わ
れるとともに、前記穴部に電子部品接合用の半田を充填
し、該半田を介して電子部品を内部配線パターンに接合
することを特徴とするものである。
The first invention of the present invention is as follows:
Stacking a plurality of insulating films and a conductive film serving as an internal wiring pattern connected via a via-hole conductor, and forming a storage opening serving as a cavity for storing electronic parts in a predetermined insulating film on the front surface side, The electronic component is placed in the cavity of the laminated ceramic substrate obtained by integrally firing the laminated body formed by forming the filling opening to be the hole on the bottom surface of the cavity, and the solder filled in the hole is used. A method for manufacturing a laminated circuit board, comprising: connecting the electronic component to the internal wiring pattern, wherein forming the laminated body comprises:
(1) a step of applying a ceramic slip material containing a photocurable monomer to form an insulating film, and (2) selectively exposing and developing the insulating film to form a through hole at a position to be a via-hole conductor. And (3) filling the through holes for via-hole conductors of the insulating film with a conductive paste to form a conductor to be a via-hole conductor, (4) forming a conductive paste on the surface of the insulating film. A step of printing to form a conductor film to be an internal wiring, (5) selectively exposing and developing the insulating film, and at the position where the cavity is formed, the accommodation opening and the hole portion on the bottom surface of the cavity. Forming a filling opening at which a part of the internal wiring pattern is exposed at a position where is formed, and at least steps (1), (2) and (3) are sequentially repeated, and The hole Filled with solder for bonding an electronic component, and is characterized in that bonding the electronic component to the internal wiring pattern through solder.

【0017】また、第2の発明は、第1の発明に係る製
造方法により形成され、さらに電子部品をキャビティー
内に充填された樹脂製被覆部材で被覆したこと積層回路
基板である。
A second invention is a laminated circuit board which is formed by the manufacturing method according to the first invention and further has an electronic component covered with a resin coating member filled in the cavity.

【0018】尚、貫通孔は、その絶縁膜を貫通するもの
であるが、その貫通孔の下開口部は、絶縁膜を形成する
前に、既に形成された導体膜や導体によって閉塞され、
全体としては「凹部」形状となるので、特にグリーンシ
ート多層方式の貫通孔と区別するため、本発明の製造方
法では「貫通凹部」と表現し、収納開口を「収納開口凹
部」と表現する。
The through-hole penetrates the insulating film, but the lower opening of the through-hole is closed by the conductor film or conductor already formed before forming the insulating film.
Since it has a “concave” shape as a whole, in order to distinguish it from the through-hole of the green sheet multilayer system, in the manufacturing method of the present invention, it is referred to as “through-concave” and the accommodation opening is referred to as “accommodation-opening depression”.

【0019】[0019]

【作用】第1の発明の製造方法にれば、絶縁膜が内部配
線のパターン形状、積層数などの積層状態にかかわら
ず、絶縁膜がセラミックスリップ材の塗布により形成さ
れるために、(1)の工程で形成された絶縁膜の表面が
均一となり、また、(2)の工程でこのような絶縁膜に
キャビティーとなる収納開口凹部が、露光、現像処理に
より形成されるため、貫通凹部、収納開口凹部の寸法が
精度高く、また任意の形状が簡単に形成できる。
According to the manufacturing method of the first invention, the insulating film is formed by applying the ceramic slip material regardless of the laminated state such as the pattern shape of the internal wiring and the number of laminated layers. In step (2), the surface of the insulating film becomes uniform, and in the step (2), the storage opening concave portion that becomes a cavity is formed in the insulating film by the exposure and development processes. The dimension of the storage opening concave portion is highly accurate, and any shape can be easily formed.

【0020】さらに、(1)〜(4)の工程を選択的に
順次繰り返しによって、積層セラミック基板となる積層
体が形成されるので、従来のように、グリーンシートの
位置決め積層が一切不要となり、簡単に積層セラミック
基板を形成することができる。
Furthermore, since the laminated body which becomes the laminated ceramic substrate is formed by selectively repeating the steps (1) to (4) sequentially, the positioning and laminating of the green sheets is not required at all as in the conventional case. A laminated ceramic substrate can be easily formed.

【0021】従って、キャビティーの形状、ビアホール
導体の形状も任意な形状を簡単に達成でき、特に、ビア
ホール導体の形状を所定形状にすることにより、積層回
路基板の回路における電源配線やアース配線などの内部
配線間を接続するに適したビアホール導体が簡単に達成
でき、また、キャビティー内に配置される電子部品の形
状に応じたキャビティー形状とすることができるため、
内部配線、表面配線のパターンに与える制約を最小限に
止めることができる。
Therefore, the shape of the cavity and the shape of the via-hole conductor can be easily achieved. In particular, by making the shape of the via-hole conductor a predetermined shape, the power supply wiring and the ground wiring in the circuit of the laminated circuit board can be obtained. A via-hole conductor suitable for connecting between the internal wiring of can be easily achieved, and the cavity shape can be formed according to the shape of the electronic component arranged in the cavity.
It is possible to minimize the restrictions on the patterns of internal wiring and surface wiring.

【0022】また、第2の発明の積層回路基板によれ
ば、積層回路基板の低背化の障害となっていた一部又は
全部の電子部品をキャビティー内に、電子部品の全部又
はその一部分を配置することができるため、収納された
高さ方向の量だけ、積層回路基板全体の低背化が可能と
なる。
Further, according to the laminated circuit board of the second invention, some or all of the electronic components, which have been obstacles to the height reduction of the laminated circuit board, are placed in the cavity, and all or a part of the electronic components. Therefore, it is possible to reduce the height of the entire laminated circuit board by the amount of the stored height direction.

【0023】また、電子部品が配置されたキャビティー
内に、樹脂製被覆部材を配置して、電子部品の保護を行
うため、マルチレーヤーパッケージのように、キャビテ
ィーの周囲に蓋体が載置される領域を必要とぜず、ま
た、樹脂製被覆部材がキャビティー外に流れだれること
がないため、表面配線のパターン制約がなく、また、樹
脂製被覆部材によって、充分に電子部品を保護すること
ができる。
Further, in order to protect the electronic parts by disposing a resin covering member in the cavity in which the electronic parts are arranged, a lid is placed around the cavity like a multi-layer package. Area is not required and the resin coating member does not flow out of the cavity, so there are no surface wiring pattern restrictions, and the resin coating member sufficiently protects electronic components. can do.

【0024】[0024]

【実施例】以下、本発明を図面に基づいて説明する。図
1は、本発明に係る積層回路基板10の断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of a laminated circuit board 10 according to the present invention.

【0025】図1において、1は積層セラミック基板で
あり、2は電子部品である。
In FIG. 1, 1 is a laminated ceramic substrate and 2 is an electronic component.

【0026】積層セラミック基板1は、絶縁層1a〜1
eと、絶縁層1a〜1eの各層間に配置された内部配線
3と、表面配線6と、一主面表面側の絶縁層1a〜1b
の厚み方向を貫き形成されたキャビティー5と、各配線
3、6との間を接続するビアホール導体4とから構成さ
れている。キャビティー5内に配置された電子部品は樹
脂製被覆部材7によって被覆保護されている。
The laminated ceramic substrate 1 has insulating layers 1a-1a.
e, the internal wiring 3 arranged between the respective layers of the insulating layers 1a to 1e, the surface wiring 6, and the insulating layers 1a to 1b on the front surface side of one main surface.
It is composed of a cavity 5 which is formed so as to penetrate through the thickness direction and a via-hole conductor 4 which connects between the wirings 3 and 6. The electronic component arranged in the cavity 5 is covered and protected by the resin covering member 7.

【0027】尚、絶縁層1aの表面には、表面配線6の
他に、厚膜抵抗体膜が形成されたり、またその他の電子
部品など搭載される。
On the surface of the insulating layer 1a, in addition to the surface wiring 6, a thick film resistor film is formed, and other electronic parts are mounted.

【0028】絶縁層1a〜1eは、例えば850〜10
50℃前後の比較的低い温度で焼成可能にするガラス−
セラミック材料からなり、表面絶縁層1a〜1eの厚み
は、40〜120μmである。そして、この複数の絶縁
層1a〜1eの各層間に内部配線3、絶縁層1a〜1e
の厚み方向を貫くビアホール導体4、及びキャビティー
5が夫々配置されている。
The insulating layers 1a-1e are, for example, 850-10.
Glass that enables firing at relatively low temperatures around 50 ° C
The surface insulating layers 1a to 1e made of a ceramic material have a thickness of 40 to 120 μm. Then, the internal wiring 3 and the insulating layers 1a to 1e are provided between the respective layers of the plurality of insulating layers 1a to 1e.
A via-hole conductor 4 and a cavity 5 penetrating in the thickness direction are arranged respectively.

【0029】内部配線3は、絶縁層1a〜1eの各層間
に配置され、金系、銀系、銅系の金属材料、例えば銀系
導体から成っている。これらの内部配線3の厚みは、8
〜15μm程度である。
The internal wiring 3 is disposed between the insulating layers 1a to 1e, and is made of a gold-based, silver-based, or copper-based metal material such as a silver-based conductor. The thickness of these internal wiring 3 is 8
It is about 15 μm.

【0030】表面配線6は、絶縁層1aの表面に形成さ
れており、金系、銀系、銅系の金属材料、例えば銅系導
体からなっている。この表面配線6は、実質的な表面の
所定配線を形成するものであり、内部配線3とビアホー
ル導体4を介して接続されている。特に、銅系の表面配
線6は、マイグレーションなどが発生しないため高密度
化にとっては重要な導体材料である。尚、銅系導体の場
合には、焼きつけの条件が還元性雰囲気または中性雰囲
気で行う必要があるが、積層セラミック基板1の焼成時
に同時に焼きつけ処理するために、銀系導体を用いても
構わない。
The surface wiring 6 is formed on the surface of the insulating layer 1a, and is made of a gold-based, silver-based, or copper-based metal material, for example, a copper-based conductor. The surface wiring 6 forms a predetermined wiring substantially on the surface, and is connected to the internal wiring 3 via the via-hole conductor 4. In particular, the copper-based surface wiring 6 is an important conductor material for increasing the density because migration or the like does not occur. In the case of a copper-based conductor, it is necessary to perform baking in a reducing atmosphere or a neutral atmosphere, but a silver-based conductor may be used in order to perform baking processing simultaneously when firing the laminated ceramic substrate 1. Absent.

【0031】ビアホール導体7は、金系、銀系、銅系の
金属材料、例えば銀系導体からなり、内部配線3間を接
続したり、また、絶縁層1a上に形成された表面配線7
と内部配線3とを接続するために、各絶縁層1a〜1d
の厚みを貫くように形成されている。
The via-hole conductor 7 is made of a gold-based, silver-based, or copper-based metal material, for example, a silver-based conductor, connects the internal wirings 3 and also the surface wiring 7 formed on the insulating layer 1a.
To connect the internal wiring 3 with the insulating layers 1a to 1d.
Is formed to penetrate the thickness of the.

【0032】キャビティー5は、積層セラミック基板1
の表面側に凹部状に形成されている。即ち、表面側の絶
縁層1a、1bの厚みを貫く開口を重ねることによって
形成される。したがって、キャビティー5の底面5c
は、実質的に、絶縁層1cの一部が露出するこになる。
この底面5cには、絶縁層1bと絶縁層1cとの間に配
置した内部配線3の一部が電子部品2の接続電極パッド
3aとして露出することになる。尚、キャビティー5の
平面形状は、実質的に電子部品2が収納され得る形状、
例えば矩形状、円形状、又は電子部品2と相似した形状
であり、その深さは、図1に示すように、電子部品2が
完全に収納される得る深さが望ましいが、電子部品2の
一部が、積層セラミック基板1aよりも突出しても構わ
ない。また、このキャビティー5には複数の電子部品2
を配置しても構わない。
The cavity 5 is the laminated ceramic substrate 1
Is formed in a concave shape on the surface side. That is, it is formed by stacking openings that penetrate the thickness of the insulating layers 1a and 1b on the front surface side. Therefore, the bottom surface 5c of the cavity 5
Substantially exposes part of the insulating layer 1c.
On the bottom surface 5c, a part of the internal wiring 3 arranged between the insulating layers 1b and 1c is exposed as the connection electrode pad 3a of the electronic component 2. In addition, the planar shape of the cavity 5 is substantially a shape in which the electronic component 2 can be stored,
For example, it has a rectangular shape, a circular shape, or a shape similar to that of the electronic component 2, and its depth is preferably such that the electronic component 2 can be completely housed as shown in FIG. A part may protrude from the laminated ceramic substrate 1a. In addition, a plurality of electronic components 2 are provided in this cavity 5.
May be placed.

【0033】電子部品2は、ICベアチップ、チップ抵
抗器、チップコンデンサなどのチップ部品の他に、既に
容器に収納されたIC、トランジスタ、発振部品などが
挙げられる。キャビティー5内に収納・配置すべき、電
子部品としては、積層回路基板10の全体の高さ方向を
決定する最も嵩高い電子部品である。このような、電子
部品2は、キャビティー5の底面の接続電極パッド3a
と半田を介して、またボンディング細線を介して電気的
に接続されている。
Examples of the electronic component 2 include an IC bare chip, a chip resistor, a chip capacitor, and other chip components, as well as an IC, a transistor, and an oscillation component already housed in a container. The electronic component to be housed / arranged in the cavity 5 is the most bulky electronic component that determines the height direction of the entire laminated circuit board 10. Such an electronic component 2 has a connection electrode pad 3a on the bottom surface of the cavity 5.
Are electrically connected to each other via solder and a bonding thin wire.

【0034】尚、電子部品2は、その全部をキャビティ
ー5内に収納することが望ましいが、積層セラミック基
板1の厚みや内部配線3の高密度化を考慮して、必ずし
も、その全部を配置する必要がない。仮に、キャビティ
ー5内に電子部品2を配置した結果、その電子部品2の
上部が、積層セラミック基板1の表面から突出するよう
であっても、収納された分だけ、積層回路基板10の高
さ方向の寸法が減少することになり、結果として、積層
回路基板10の全体の低背化に大きく寄与することにな
る。
It is desirable that all of the electronic components 2 be housed in the cavity 5. However, in consideration of the thickness of the laminated ceramic substrate 1 and the densification of the internal wirings 3, all of them are necessarily arranged. You don't have to. Even if the electronic component 2 is placed in the cavity 5 and the upper portion of the electronic component 2 seems to project from the surface of the multilayer ceramic substrate 1, the height of the multilayer circuit substrate 10 is increased by the amount of the stored electronic component 2. The size in the depth direction is reduced, and as a result, the height of the laminated circuit board 10 as a whole is greatly reduced.

【0035】樹脂製被覆部材7は、エポキシ系樹脂、ア
クリル系樹脂などを主成分として、さらに溶融シリカな
どの充填材を含むものである。この樹脂製被覆部材7
は、キャビティー5内に配置された電子部品2を被覆す
るものであり、少なくとも接続部分を被うように供給さ
れ、熱により硬化される。
The resin coating member 7 contains epoxy resin, acrylic resin or the like as a main component, and further contains a filler such as fused silica. This resin covering member 7
Covers the electronic component 2 arranged in the cavity 5, is supplied so as to cover at least the connecting portion, and is cured by heat.

【0036】尚、図では、樹脂製被覆部材7は、キャビ
ティー5内に配置された電子部品2を完全に被い、積層
セラミック基板1の表面と同一高さとなっている。これ
は、キャビティー5内に配置される電子部品2として、
ICベアチップを用いた場合であり、ICベアチップを
完全に被うとともに、ICベアチップと接続用電極パッ
ド3aとの間の接合部分(フリップチップ方式における
半田接合部分、ワイヤボンディング方式におけるボンデ
ィング細線)が完全に被覆っている。ICベアチップ以
外に、例えば既に容器や樹脂被覆された電子部品2を用
いる場合や電子部品2がキャビティー5から一部が突出
する場合には、電子部品2と接続用電極パッド3aとの
接合部分を含み、電子部品2の接合強度が充分に得られ
る樹脂製被覆部材7を配置すればよい。
In the figure, the resin coating member 7 completely covers the electronic component 2 arranged in the cavity 5 and has the same height as the surface of the laminated ceramic substrate 1. This is the electronic component 2 placed in the cavity 5,
This is the case where the IC bare chip is used, and the IC bare chip is completely covered, and the joint portion between the IC bare chip and the connection electrode pad 3a (the solder joint portion in the flip chip method, the bonding thin wire in the wire bonding method) is complete. Is covered. In addition to the IC bare chip, for example, when a container or an electronic component 2 already coated with a resin is used, or when the electronic component 2 partially projects from the cavity 5, a joint portion between the electronic component 2 and the connection electrode pad 3a It suffices to dispose the resin-made covering member 7 that includes the above and can sufficiently obtain the bonding strength of the electronic component 2.

【0037】以上のように、本発明の第2の発明である
上述の積層回路基板10では、積層セラミック基板1に
形成したキャビティー5内に電子部品2が配置・収納さ
れるため、収納された分だけ、積層回路基板全体を低背
化することができる。
As described above, in the above-mentioned laminated circuit board 10 which is the second invention of the present invention, since the electronic component 2 is arranged and housed in the cavity 5 formed in the laminated ceramic substrate 1, it is housed. The height of the entire laminated circuit board can be reduced accordingly.

【0038】また、キャビティー5内に配置された電子
部品2を被覆する樹脂製被覆部材7が、積層セラミック
基板1の表面から窪んだキャビティー5内に供給し、硬
化させるだけであるため、樹脂製被覆部材7がキャビテ
ィー5を越えて流れできることがなく、電子部品2を確
実に被覆でき、特にキャビティー5での表面配線6のパ
ターン制約がなく、表面配線6の高密度化に対応でき
る。
Further, since the resin-made covering member 7 for covering the electronic component 2 arranged in the cavity 5 is simply supplied to the cavity 5 recessed from the surface of the laminated ceramic substrate 1 and cured, The resin coating member 7 does not flow over the cavity 5 so that the electronic component 2 can be reliably coated, and in particular, there is no pattern restriction of the surface wiring 6 in the cavity 5 and it corresponds to high density of the surface wiring 6. it can.

【0039】次に、第1の発明である上述の積層セラミ
ック基板1の製造方法を図2(a)〜図2(O)に基づ
いて説明する。
Next, a method of manufacturing the above-mentioned laminated ceramic substrate 1 according to the first invention will be described with reference to FIGS. 2 (a) to 2 (O).

【0040】まず、図2(a)に示すように、(1)の
工程として、耐熱性樹脂、ガラス、セラミックなどのワ
ーク基板15上に絶縁層1eとなる絶縁膜10eを形成
する。
First, as shown in FIG. 2A, in the step (1), an insulating film 10e to be the insulating layer 1e is formed on a work substrate 15 made of heat resistant resin, glass, ceramic or the like.

【0041】絶縁膜10eは、セラミック粉末、ガラス
材料、光硬化可能なモノマー、有機バインダと、有機又
は水系溶剤を均質混練して得られスリップ材を、40〜
120μm程度になるように、塗布、乾燥して形成す
る。
The insulating film 10e is obtained by homogeneously kneading a ceramic powder, a glass material, a photocurable monomer, an organic binder, and an organic or aqueous solvent, and a slip material of 40 to 40.
It is formed by coating and drying so as to have a thickness of about 120 μm.

【0042】上述のセラミック粉末としては、クリスト
バライト、石英、コランダム(αアルミナ)、ムライ
ト、ジルコニア、コージェライト等の材料が挙げられ、
その粉末の平均粒径は、好ましくは1.0〜6.0μ
m、更に好ましくは1.5〜4.0μmである。これら
のセラミック材料は2種以上混合して用いられてもよ
い。
Examples of the above-mentioned ceramic powder include materials such as cristobalite, quartz, corundum (α-alumina), mullite, zirconia and cordierite.
The average particle size of the powder is preferably 1.0 to 6.0 μ.
m, and more preferably 1.5 to 4.0 μm. Two or more kinds of these ceramic materials may be mixed and used.

【0043】特に、コランダムを用いた場合、コスト的
に有利となる。
Particularly, the use of corundum is advantageous in terms of cost.

【0044】ここで、セラミック粉末の平均粒径が1.
0〜6.0μmと設定したのは、平均粒径が1.0μm
未満では、均質混合してスリップ化することが難しくな
り、、後述の露光時に露光光が乱反射して充分な露光が
できなくなる。逆に平均粒径が6.0μmを超えると緻
密で強度の高い回路基板1が得られない。
Here, the average particle size of the ceramic powder is 1.
The average particle size is 1.0 μm, which is set to 0 to 6.0 μm.
If it is less than the above range, it becomes difficult to homogeneously mix and slip, and the exposure light is diffusely reflected at the time of exposure described later, and sufficient exposure cannot be performed. On the other hand, if the average particle size exceeds 6.0 μm, the dense and high-strength circuit board 1 cannot be obtained.

【0045】上述のガラス材料としては、複数の金属酸
化物を含むガラスフリットであり、850〜1050℃
で焼成した後に、コージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライト及びその置換誘導体の結晶
を少なくとも1種析出するものが挙げられる。
The above-mentioned glass material is a glass frit containing a plurality of metal oxides and has a temperature of 850 to 1050 ° C.
After calcination in 1., at least one crystal of cordierite, mullite, anorthite, sergian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof is precipitated.

【0046】特に、アノーサイトまたはセルジアンを析
出する結晶化ガラスフリットを用いると、より強度の積
層セラミック基板1が得られ、また、コージェライトま
たはムライトを析出し得る結晶化ガラスフリットを用い
れると、焼成後の熱膨張率が低いため、積層セラミック
基板1のキャビティー5内に、電子部品2として、IC
ベアチップを配置する場合非常に有効となる。
In particular, the use of a crystallized glass frit which deposits anorthite or Celsian gives a monolithic ceramic substrate 1 of higher strength, and a crystallized glass frit which deposits cordierite or mullite is used. Since the coefficient of thermal expansion after firing is low, an IC is formed as an electronic component 2 in the cavity 5 of the laminated ceramic substrate 1.
It is very effective when placing bare chips.

【0047】積層セラミック基板1の強度、熱膨張率を
考慮した最も好ましいガラス材料としては、B2 3
SiO2 、Al2 3 、ZnO、アルカリ土類酸化物を
含むガラスフリットである。この様なガラスフリット
は、ガラス化範囲が広くまた屈伏点が600〜800℃
付近にあるため、850〜1050℃程度の低温焼成に
適し、且つ内部配線3、ビアホール導体4となる銅系、
銀系及び金系の導電材料の焼結挙動に適している。
The most preferable glass material in consideration of the strength and the coefficient of thermal expansion of the laminated ceramic substrate 1 is B 2 O 3 ,
A glass frit containing SiO 2 , Al 2 O 3 , ZnO, and an alkaline earth oxide. Such a glass frit has a wide vitrification range and a yield point of 600 to 800 ° C.
Since it is in the vicinity, it is suitable for low-temperature firing at about 850 to 1050 ° C., and is copper-based to be the internal wiring 3 and the via-hole conductor 4,
It is suitable for the sintering behavior of silver-based and gold-based conductive materials.

【0048】ガラス材料はスリップ材中にフリットの状
態で混合されている。このフリットの平均粒径は、1.
0〜5.0μm、好ましくは1.5〜3.5μmであ
る。ここで、平均粒径が1.0μm未満の場合は、スリ
ップ化することが困難であり、後述の露光時に露光光が
乱反射して充分な露光ができなくなる。逆に平均粒径が
5.0μmを超えると分散性が損なわれ、具体的には絶
縁材料であるセラミック粉末間に均等に溶解分散でき
ず、強度が非常に低下してしまう。
The glass material is mixed in the slip material in the form of a frit. The average particle size of this frit is 1.
It is 0 to 5.0 μm, preferably 1.5 to 3.5 μm. Here, if the average particle diameter is less than 1.0 μm, it is difficult to make slippage, and the exposure light is diffusely reflected at the time of exposure described later, and sufficient exposure cannot be performed. On the other hand, if the average particle diameter exceeds 5.0 μm, the dispersibility is impaired, and specifically, it cannot be uniformly dissolved and dispersed between the ceramic powders that are the insulating material, and the strength is greatly reduced.

【0049】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
場合には、セラミック材料が10〜60wt%、好まし
くは30〜50wt%であり、ガラス材料が90〜40
wt%、好ましくは70〜50wt%である。
The composition ratio of the above-mentioned ceramic material and glass material is such that when firing at a relatively low temperature of 850 to 1050 ° C., the ceramic material is 10 to 60 wt%, preferably 30 to 50 wt%. Is 90-40
wt%, preferably 70 to 50 wt%.

【0050】ここで、セラミック材料が10wt%未
満、且つガラス材料が90wt%を越えると、絶縁層に
ガラス質が増加しすぎ、絶縁層の強度等からしても不適
切であり、また、セラミック材料が60wt%を越え、
且つガラス材料が40wt%未満となると、後述の露光
時に露光光が乱反射して充分な露光ができなり、焼成後
の絶縁層の緻密性も損なわれる。
Here, if the ceramic material is less than 10 wt% and the glass material exceeds 90 wt%, the insulating layer is excessively vitreous, which is inappropriate from the viewpoint of the strength of the insulating layer. Material exceeds 60wt%,
When the glass material is less than 40 wt%, the exposure light is diffusely reflected at the time of exposure to be described later, sufficient exposure is possible, and the denseness of the insulating layer after firing is also impaired.

【0051】上述のセラミックやガラスなどの固形成分
の他に、スリップ材の構成材料としては、焼結によって
消失される光硬化可能なモノマー、有機バインダーと、
有機溶剤とを含んでいる。
In addition to the above-mentioned solid components such as ceramics and glass, the constituent material of the slip material is a photocurable monomer that is lost by sintering, an organic binder,
Contains an organic solvent.

【0052】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で消失できるように熱分解性に優れ
たものであり、また、スリップ材の塗布・乾燥後の露光
によって、光重合される必要があり、遊離ラジカルの形
成、連鎖生長付加重合が可能で、2級もしくは3級炭素
を有したモノマーが好ましく、例えば少なくとも1つの
重合可能なエチレン系基を有するブチルアクリレート等
のアルキルアクリレートおよびそれらに対応するアルキ
ルメタクリレートが有効である。また、テトラエチレン
グリコールジアクリレート等のポリエチレングリコール
ジアクリレートおよびそれらに対応するメタクリレート
などが挙げられる。
The photo-curable monomer has excellent thermal decomposability so that it can be eliminated by a baking process at a relatively low temperature and in a short time, and it is photo-polymerized by exposure after coating and drying of the slip material. A monomer having a secondary or tertiary carbon, which is capable of forming free radicals and chain-growth addition polymerization, is preferable, for example, an alkyl acrylate such as butyl acrylate having at least one polymerizable ethylene group. And their corresponding alkyl methacrylates are effective. In addition, polyethylene glycol diacrylates such as tetraethylene glycol diacrylate and methacrylates corresponding to them can be mentioned.

【0053】光硬化可能なモノマーは、露光処理によっ
て絶縁膜10eが硬化され、現像処理によって露光部分
以外の部分が容易に除去できるように所定量添加され
る。例えば、固形成分(セラミック材料及びガラス材
料) に対して5〜15wt%以下である。
The photocurable monomer is added in a predetermined amount so that the insulating film 10e is cured by the exposure treatment and the portion other than the exposed portion can be easily removed by the development treatment. For example, it is 5 to 15 wt% or less with respect to the solid component (ceramic material and glass material).

【0054】有機バインダーは、光硬化可能なモノマー
同様に熱分解性の良好なものでなくてはならない。同時
にスリップの粘性を決めるものである為、固形分との濡
れ性も重視せねばならず、本発明者の検討によればアク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。添加量としては固形分に対して25
wt%以下が好ましい。
The organic binder should have a good thermal decomposability like the photocurable monomer. At the same time, since it determines the viscosity of the slip, the wettability with the solid content must be emphasized.According to the study of the present inventor, a carboxyl group such as acrylic acid or methacrylic acid-based polymer and an alcoholic hydroxyl group are determined. The ethylenically unsaturated compounds provided are preferred. Addition amount is 25 based on solid content
Wt% or less is preferable.

【0055】尚、溶剤として、有機系溶剤の他に、水系
溶剤を用いることができるが、この場合、光硬化可能な
モノマー及び有機バインダは、水溶性である必要があ
り、モノマー及びバインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば2〜300あり、好ましくは5〜100であ
る。付加量が少ない場合は水への溶解性、固定成分の粉
末の分散性が悪くなり、多い場合は熱分解性が悪くなる
ため、付加量は、水への溶解性、分散性、熱分解性を考
慮して、上述の範囲で適宜付加される。
As the solvent, in addition to the organic solvent, an aqueous solvent can be used. In this case, the photocurable monomer and the organic binder must be water-soluble, and the monomer and the binder should be used. , Hydrophilic functional groups such as carboxyl groups are added. The amount of addition is 2 to 300, preferably 5 to 100, when expressed by acid value. If the addition amount is small, the solubility in water and the dispersibility of the powder of the fixed component will be poor, and if it is large, the thermal decomposability will be poor. In consideration of the above, it is appropriately added within the above range.

【0056】何れの系のスリップ材においても光硬化可
能なモノマー及び有機バインダは上述したように熱分解
性の良好なものでなくてはならないが、具体的には60
0℃以下で熱分解が可能でなくてはならない。更に好ま
しくは500℃以下である。
The photo-curable monomer and the organic binder in any of the slip materials must have good thermal decomposability as described above.
It must be capable of thermal decomposition below 0 ° C. More preferably, it is 500 ° C. or lower.

【0057】熱分解温度が600℃を越えると、絶縁層
内に残存してしまい、カーボンとしてトラップし、基板
を灰色に変色させたり、絶縁層の絶縁抵抗までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
When the thermal decomposition temperature exceeds 600 ° C., it remains in the insulating layer and is trapped as carbon, which causes the substrate to turn gray and the insulation resistance of the insulating layer to decrease. Also, it may become void and cause delamination.

【0058】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。
Further, a sensitizer, a photoinitiator material, etc. may be added to the slip material, if necessary. For example, examples of the photoinitiator-based material include benzophenones and acyloin ester compounds.

【0059】上述のスリップ材の塗布方法として、例え
ば、ドクターブレード法(ナイフコート法)、ロールコ
ート法、印刷法などが挙げられる。特に塗布後の絶縁膜
の表面が平坦化することが容易なドクターブレード法な
どが好適である。尚、塗布方法に応じて溶剤の添加量が
調整され、所定粘度に調整される。
Examples of the method of applying the above slip material include a doctor blade method (knife coating method), a roll coating method, a printing method and the like. In particular, a doctor blade method or the like is preferable because it makes it easy to flatten the surface of the insulating film after coating. The amount of the solvent added is adjusted according to the coating method to adjust the viscosity to a predetermined value.

【0060】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。
As a drying method, a batch type drying furnace or an in-line type drying furnace is used, and the drying condition is 120 ° C.
The following is desirable. Further, since rapid drying may cause cracks on the surface, it is important to avoid rapid heating.

【0061】そして、スリップ材を塗布・乾燥した絶縁
膜10eを必要に応じて全面露光処理する。
Then, the insulating film 10e coated with the slip material and dried is subjected to the entire surface exposure processing as required.

【0062】次に、図2(b)に示すように、(4)の
工程として、絶縁層1eと絶縁層1dとの層間に配され
る内部配線3となる導体膜30を例えばAg系導電性ペ
ーストを用いてスクリーン印刷によって所定形状に印刷
し、乾燥を行う。 上述の導電性ペーストは、金、銀、
銅もしくはその合金のうち少なくとも1つの金属材料、
例えば銀系粉末と、低融点ガラス成分と、有機バインダ
ーと有機溶剤と、必要に応じて上述の光硬化モノマーと
を均質混練したものが用いられる。尚、絶縁層1a〜1
eがガラス−セラミックからなり、焼結温度が850〜
1050℃と比較的低いため、絶縁膜の焼結挙動を考慮
する必要がある。低融点ガラス成分としては、屈伏点が
700〜800℃であり、且つ低熱膨張のものを用いる
ことが重要であり、絶縁膜の焼結挙動と内部配線3、ビ
アホール導体4の焼結挙動を近似させると同時に、熱膨
張係数差を小さくしている。
Next, as shown in FIG. 2B, in the step (4), the conductor film 30 to be the internal wiring 3 disposed between the insulating layer 1e and the insulating layer 1d is made of, for example, Ag-based conductive material. It is printed in a predetermined shape by screen printing using a conductive paste and dried. The above-mentioned conductive paste is gold, silver,
At least one metallic material of copper or its alloys,
For example, a silver-based powder, a low melting point glass component, an organic binder, an organic solvent, and, if necessary, the above-mentioned photo-curing monomer are homogeneously kneaded. The insulating layers 1a to 1
e is made of glass-ceramic and has a sintering temperature of 850 to
Since it is relatively low at 1050 ° C., it is necessary to consider the sintering behavior of the insulating film. As the low melting point glass component, it is important to use one having a yield point of 700 to 800 ° C. and low thermal expansion, and approximates the sintering behavior of the insulating film and the sintering behavior of the internal wiring 3 and the via-hole conductor 4. At the same time, the difference in coefficient of thermal expansion is reduced.

【0063】また、必要に応じて、上述のように印刷し
た導体膜30を露光処理して、光硬化させる。これは、
後述する絶縁膜10e上の全面に塗布する絶縁膜10d
に、貫通凹部40を形成するべく、露光、現像処理した
時に、絶縁膜10dの貫通凹部40の下部開口から露出
する導体膜30もが除去されないようにするためであ
る。従って、現像液が、露光処理されていない絶縁膜の
みを除去し、導体膜30を除去しないようにその成分や
濃度を制御すれば、導電性ペーストに光硬化モノマーを
用いる必要がなく、且つ導体膜30に対する露光処理を
省略できる。
If necessary, the conductor film 30 printed as described above is exposed to light to be photocured. this is,
Insulating film 10d applied on the entire surface of insulating film 10e described later.
In addition, the conductive film 30 exposed from the lower opening of the through recess 40 of the insulating film 10d is also not removed when the exposure and development processes are performed to form the through recess 40. Therefore, if the developing solution removes only the insulating film that has not been exposed to light and controls its components and concentrations so as not to remove the conductor film 30, it is not necessary to use a photocurable monomer in the conductive paste, and The exposure process for the film 30 can be omitted.

【0064】次に、図2(c)に示すように、(1)の
工程を繰り返し、絶縁膜1eに形成した導体膜30を完
全に被うように、絶縁層1dとなる絶縁膜10dを上述
のスリップ材を用いて塗布・乾燥により形成する。
Next, as shown in FIG. 2C, the step (1) is repeated to form an insulating film 10d to be the insulating layer 1d so as to completely cover the conductor film 30 formed on the insulating film 1e. It is formed by applying and drying the above slip material.

【0065】次に、図2(d)に示すように、(2)の
工程の前工程であるスリップ材を塗布・乾燥した絶縁膜
10dを選択的な露光処理して、絶縁膜10dの所定位
置、即ち、ビアホール導体4となる位置に、貫通凹部4
0となる溶化部40’を形成する。
Next, as shown in FIG. 2 (d), the insulating film 10d coated with and dried with the slip material, which is the previous step of the step (2), is selectively exposed to a predetermined amount of the insulating film 10d. The through recess 4 is formed at a position, that is, a position where the via hole conductor 4 is formed.
A solubilized portion 40 ′ that becomes 0 is formed.

【0066】具体的には、絶縁膜10d中に含まれる光
硬化モノマーが、光重合されるネガ型であるため、貫通
凹部40となる溶化部40’のみが露光光が照射されな
いような所定パターンを有するフォトターゲットを、絶
縁膜10d上に載置、又は近接配置して、低圧、高圧、
超高圧の水銀灯系の露光光を照射する。尚、露光条件
は、15〜20J/cm2 の露光光を約15〜30秒程
度照射して行う。これにより、絶縁膜10dのビアホー
ル導体4となる部分以外は、光硬化可能なモノマーの光
重合反応を起し、光硬化されることになる。尚、露光装
置は所謂写真製版技術に用いられる一般的なものでよ
い。
Specifically, since the photo-curable monomer contained in the insulating film 10d is a negative type that is photo-polymerized, a predetermined pattern such that only the solubilized portion 40 'which becomes the through-hole recess 40 is not exposed to the exposure light. The photo target having the above is placed on or close to the insulating film 10d, and low voltage, high voltage,
The exposure light of the mercury lamp system of ultra high pressure is irradiated. The exposure condition is that the exposure light of 15 to 20 J / cm 2 is irradiated for about 15 to 30 seconds. As a result, the photopolymerization reaction of the photocurable monomer occurs in the portion other than the portion of the insulating film 10d that becomes the via-hole conductor 4 and is photocured. The exposure device may be a general one used in so-called photolithography.

【0067】そして、図2(e)に示すように、(2)
の工程の後工程として、露光処理した絶縁膜10dを現
像処理し、溶化部40’を除去して、貫通凹部40を形
成する。これにより、貫通凹部40の下部開口には、絶
縁膜10e上に形成した導体膜30の一部が露出するこ
とになる。
Then, as shown in FIG. 2 (e), (2)
As a post-process of the above process, the exposed insulating film 10d is subjected to a development process to remove the solubilized portion 40 ′ and form a through recess 40. As a result, a part of the conductor film 30 formed on the insulating film 10e is exposed at the lower opening of the through recess 40.

【0068】具体的には、現像処理として、クロロセ
ン、1,1,1−トリクロロエタン、アルカリ現像溶剤
を例えばスプレー現像法やパドル現像法によって、溶化
部40’に噴射したり、接触したりして、現像処理を行
う。その後、必要に応じて洗浄及び乾燥を行なう。
Specifically, as a developing treatment, chlorocene, 1,1,1-trichloroethane, and an alkali developing solvent are sprayed or brought into contact with the solubilized portion 40 'by, for example, a spray developing method or a paddle developing method. , Develop processing. Then, if necessary, washing and drying are performed.

【0069】次に、図2(f)に示すように、(3)、
(4)の工程として、貫通凹部40を形成した絶縁膜1
0d内に、ビアホール導体4となる導体41を充填する
とともに、絶縁層1cと絶縁層1dとの層間に配される
内部配線3となる導体膜30を絶縁膜10d上に印刷充
填・又は印刷により形成する。
Next, as shown in FIG. 2 (f), (3),
In the step (4), the insulating film 1 having the through recesses 40 is formed.
The conductor 41 serving as the via-hole conductor 4 is filled in 0d, and the conductor film 30 serving as the internal wiring 3 disposed between the insulating layer 1c and the insulating layer 1d is printed and filled or printed on the insulating film 10d. Form.

【0070】具体的には、図2(b)で説明したとお
り、Ag系導電性ペーストを用いてスクリーン印刷によ
って、充填又は所定形状に印刷して、乾燥し、さらにA
g系導電性ペーストに光硬化可能なモノマーを添加した
場合には露光処理により硬化を行う。尚、上述したよう
に、ビアホール導体4となる導体材料が、内部配線3と
なる導体材料と異なる場合には、導体膜30、導体41
の形成工程を別工程、即ち(3)の工程と(4)の工程
とを別に行う必要がある。
Specifically, as described with reference to FIG. 2B, screen filling is performed using an Ag-based conductive paste to print a filling or predetermined shape, followed by drying.
When a photo-curable monomer is added to the g-based conductive paste, it is cured by exposure treatment. As described above, when the conductor material forming the via-hole conductor 4 is different from the conductor material forming the internal wiring 3, the conductor film 30 and the conductor 41 are formed.
It is necessary to perform the forming step of (3) separately, that is, the step (3) and the step (4) are performed separately.

【0071】続いて、(1)の工程で、絶縁層1cとな
る絶縁膜10cを形成し、(2)の工程で、絶縁膜10
cにビアホール導体4となる貫通凹部40を、上述の選
択的な露光処理と現像処理で形成し、(3)の工程で、
絶縁膜10cの貫通凹部40内に導電性ペーストを印刷
・充填して導体41を形成し、(4)の工程で、絶縁膜
10d上に内部配線3となる導体膜30を形成する。こ
こで、絶縁膜10c上に形成する内部配線3となる導体
膜30の一部は、キャビティー5から露出して、電子部
品2と接続する接続電極パッド3aとなる。
Subsequently, in the step (1), the insulating film 10c to be the insulating layer 1c is formed, and in the step (2), the insulating film 10c is formed.
The through-hole recess 40 to be the via-hole conductor 4 is formed in c by the above-described selective exposure processing and development processing, and in the step (3),
A conductive paste is printed and filled in the penetrating recesses 40 of the insulating film 10c to form the conductor 41, and in the step (4), the conductive film 30 to be the internal wiring 3 is formed on the insulating film 10d. Here, a part of the conductor film 30 which becomes the internal wiring 3 formed on the insulating film 10c is exposed from the cavity 5 and becomes the connection electrode pad 3a connected to the electronic component 2.

【0072】ここまでの工程により、重畳積層された積
層セラミック基板1を図2(g)に示す。
FIG. 2 (g) shows the laminated ceramic substrate 1 which is laminated by the above steps.

【0073】次に、図2(h)に示すように、(1)の
工程を繰り返し、絶縁膜1cに形成した導体膜30を完
全に被うように、絶縁層1bとなる絶縁膜10bを上述
のスリップ材を用いて塗布・乾燥により形成する。
Next, as shown in FIG. 2H, the step (1) is repeated to form the insulating film 10b to be the insulating layer 1b so as to completely cover the conductor film 30 formed on the insulating film 1c. It is formed by applying and drying the above slip material.

【0074】次に、図2(i)に示すように、(2)の
工程の前工程であるスリップ材を塗布・乾燥した絶縁膜
10bを選択的な露光処理する。即ち、絶縁膜10bの
所定位置、即ち、ビアホール導体4となる位置に貫通凹
部40となる溶化部40’及びキャビティー5となる位
置に貫通凹部50となる溶化部50’を夫々形成する。
尚、貫通凹部50の形状は、フォトターゲットのパター
ンを任意に変更するだけで、上述の図2(d)と同様の
方法で簡単に形成することができる。
Next, as shown in FIG. 2I, the insulating film 10b coated with and dried with the slip material, which is the previous step of the step (2), is selectively exposed. That is, a solubilized portion 40 ′ serving as the through recess 40 is formed at a predetermined position of the insulating film 10 b, that is, a position serving as the via-hole conductor 4, and a solubilized portion 50 ′ serving as the through recess 50 is formed at a position serving as the cavity 5.
The shape of the through recess 50 can be easily formed by a method similar to that of FIG. 2D described above, only by arbitrarily changing the pattern of the photo target.

【0075】次に、図2(j)に示すように、(2)の
工程の後工程として、露光処理した絶縁膜10bを現像
処理し、溶化部40’、50’を除去して、貫通凹部4
0、50を形成する。これにより、貫通凹部40、5
0’の下部開口には、絶縁膜10c上に形成した導体膜
30の一部が露出することになる。尚、貫通凹部50の
下部開口から露出する導体膜30の一部は、電子部品2
の接続電極パッド3aとなるものである。
Next, as shown in FIG. 2J, as a step after the step (2), the exposed insulating film 10b is developed to remove the solubilized portions 40 'and 50', and the penetration Recess 4
0, 50 are formed. Thereby, the through recesses 40, 5
A part of the conductor film 30 formed on the insulating film 10c is exposed in the lower opening 0 '. It should be noted that a part of the conductor film 30 exposed from the lower opening of the penetrating recess 50 is a part of the electronic component 2.
Of the connection electrode pad 3a.

【0076】次に、図2(k)に示すように、(3)、
(4)の工程として、貫通凹部40を形成した絶縁膜1
0b内に、ビアホール導体4となる導体41を充填する
とともに、絶縁層1aと絶縁層1bとの層間に配される
内部配線3となる導体膜30を絶縁膜10b上に印刷に
より形成する。
Next, as shown in FIG. 2 (k), (3),
In the step (4), the insulating film 1 having the through recesses 40 is formed.
The conductor 41 to be the via-hole conductor 4 is filled in 0b, and the conductor film 30 to be the internal wiring 3 disposed between the insulating layer 1a and the insulating layer 1b is formed on the insulating film 10b by printing.

【0077】次に、図2(l)に示すように、最上層の
絶縁層1aとなる絶縁膜10aを(1)の工程により形
成し、この絶縁膜10aに貫通凹部50、40を(2)
の工程により形成し、この貫通凹部40にビアホール導
体4となる導体41を(3)の工程により形成する。こ
れにより、回路基板1の基本を成す積層体が形成される
ことになる。
Next, as shown in FIG. 2 (l), an insulating film 10a to be the uppermost insulating layer 1a is formed by the step (1), and through recesses 50 and 40 (2) are formed in the insulating film 10a. )
And the conductor 41 to be the via-hole conductor 4 is formed in the penetrating recess 40 in the step (3). As a result, a laminated body that forms the basis of the circuit board 1 is formed.

【0078】次に、図2(m)に示すように、ワーク基
板15を分離して、回路基板1の寸法で分割できるよう
にプレス成型によって分割溝を形成し、一体的な焼結を
行う。
Next, as shown in FIG. 2 (m), the work substrate 15 is separated, a dividing groove is formed by press molding so that the work substrate 15 can be divided according to the dimensions of the circuit board 1, and integral sintering is performed. .

【0079】焼結は、脱バインダ過程と焼成過程からな
る。脱バインダ過程は、絶縁膜10a〜10e、内部配
線3となる導体膜30、ビアホール導体4となる導体4
1、、に含まれる有機成分を消失するためであり、焼結
過程の例えば600℃以下の温度領域で行われる。
Sintering consists of a binder removal process and a firing process. In the binder removal process, the insulating films 10a to 10e, the conductor film 30 that becomes the internal wiring 3, and the conductor 4 that becomes the via-hole conductor 4 are formed.
This is because the organic components contained in 1 and 2 are eliminated, and the sintering process is performed in a temperature range of, for example, 600 ° C. or lower.

【0080】また、焼成過程は、絶縁膜10a〜10e
のガラス成分を充分に軟化させて、セラミック粉末の粒
界に均一に分散させ、積層セラミック基板1に一定強度
を与え、同時に、導体膜30、導体41の銀系粉末を粒
成長させて、低抵抗化させるとともに、絶縁層1a〜1
eと一体化させるものであり、酸化性雰囲気又は中性雰
囲気でピーク温度850〜1050℃で行われる。
In the firing process, the insulating films 10a-10e are used.
Glass component is sufficiently softened and uniformly dispersed in the grain boundaries of the ceramic powder to give the laminated ceramic substrate 1 a certain strength, and at the same time, the silver-based powder of the conductor film 30 and the conductor 41 is grain-grown to lower the Insulating layers 1a to 1 along with resistance
It is integrated with e and is performed at a peak temperature of 850 to 1050 ° C. in an oxidizing atmosphere or a neutral atmosphere.

【0081】これにより、絶縁膜10a〜10eは絶縁
層1a〜絶縁層1eとなり、導体膜30は内部配線3と
なり、導体41はビアホール導体4とななる。
As a result, the insulating films 10a to 10e become the insulating layers 1a to 1e, the conductor film 30 becomes the internal wiring 3, and the conductor 41 becomes the via-hole conductor 4.

【0082】尚、ワーク基板15として、セラミック基
体をもちいている場合は、そのまま積層セラミック基板
1の一部として用いることができる。この時、ワーク基
板15上に内部配線を形成しておいてもよい。
When a ceramic substrate is used as the work substrate 15, it can be used as it is as a part of the laminated ceramic substrate 1. At this time, internal wiring may be formed on the work substrate 15.

【0083】次に、図2(n)に示すように、絶縁層1
aの表面に、銅系導電性ペーストで表面配線導体7とな
る導体膜を印刷形成し、その後、乾燥・焼成を行う。
Next, as shown in FIG. 2 (n), the insulating layer 1
A conductor film to be the surface wiring conductor 7 is formed by printing on the surface of a with a copper-based conductive paste, and then dried and fired.

【0084】ここで、銅系の表面配線7と銀系導体のビ
アホール導体4とが接合することになる。このため、銀
と銅との共晶温度を考慮して、銅系の表面配線7とし
て、低温(例えば780℃以下)焼成可能な銅系導電性
ペーストをスクリーン印刷して、銅の酸化を防止するた
め、還元性雰囲気や中性雰囲気中で行うことが重要であ
る。そして、必要に応じて、分割溝にそって個々の回路
基板の大きさに分割を行い、複数の絶縁層1a〜1e、
内部配線3、ビアホール導体4表面配線6等からなる積
層セラミック基板1が達成される。
Here, the copper-based surface wiring 7 and the via-hole conductor 4 of a silver-based conductor are joined. Therefore, in consideration of the eutectic temperature of silver and copper, a copper-based conductive paste that can be fired at a low temperature (for example, 780 ° C. or less) is screen-printed as the copper-based surface wiring 7 to prevent copper oxidation. Therefore, it is important to carry out in a reducing atmosphere or a neutral atmosphere. Then, if necessary, the plurality of insulating layers 1a to 1e,
The multilayer ceramic substrate 1 including the internal wiring 3, the via-hole conductor 4, the surface wiring 6, and the like is achieved.

【0085】次に、図2(O)に示すように、電子部品
2を、積層セラミック基板1の表面に開口を有し、底面
に接続電極パッド3aを有するキャビティー5内に配置
し、接続電極パッド3aと電気的に接合する。例えば、
電子部品2として、裏面に入出力電極パッドが形成され
たICベアチップを用い、キャビティー5内の接続電極
パッド3aと半田を介して接合(フリップチップ接合)
される。その後、必要に応じて、このキャビティー5
は、樹脂製被覆部材7を供給し、熱硬化処理するすれ
ば、図1に示す積層セラミック基板10が完成する。
Next, as shown in FIG. 2 (O), the electronic component 2 is placed in a cavity 5 having an opening on the surface of the laminated ceramic substrate 1 and a connection electrode pad 3a on the bottom surface to be connected. It is electrically joined to the electrode pad 3a. For example,
An IC bare chip having an input / output electrode pad formed on the back surface is used as the electronic component 2 and is joined to the connection electrode pad 3a in the cavity 5 via solder (flip chip joining).
To be done. Then, if necessary, this cavity 5
When the resin-made covering member 7 is supplied and heat-cured, the laminated ceramic substrate 10 shown in FIG. 1 is completed.

【0086】以上のように、本発明の第1の発明によれ
ば、積層セラミック基板1に形成されたキャビティー5
内に、電子部品2を載置するため、積層回路基板全体の
低背化が達成できる。
As described above, according to the first aspect of the present invention, the cavity 5 formed in the laminated ceramic substrate 1
Since the electronic component 2 is mounted inside, the height reduction of the entire laminated circuit board can be achieved.

【0087】また、各絶縁膜の形成工程において、絶縁
膜の表面が、積層数や内部配線3のパターン状況にかか
わらず常に均一な面となり、焼成された後も表面が平坦
化される。このため、内部配線3となる導体膜30の形
成する場合、キャビティー5の底面に電子部品2を配置
する場合、表面配線6を形成する場合においても、その
形成又は配置が確実に行えることになる。
In the step of forming each insulating film, the surface of the insulating film is always a uniform surface regardless of the number of stacked layers and the pattern condition of the internal wiring 3, and the surface is flattened even after firing. Therefore, even if the conductor film 30 to be the internal wiring 3 is formed, the electronic component 2 is arranged on the bottom surface of the cavity 5, and the surface wiring 6 is formed, the formation or the arrangement can be surely performed. Become.

【0088】さらに、キャビティー5が各絶縁膜10a
〜10eに形成したビアホール導体4の形成工程の一部
(貫通凹部40を形成する工程)で同時に形成すること
ができるため、積層回路基板の製造工程における工程数
の付加とはならず、簡単に形成できる。
Further, the cavity 5 is formed in each insulating film 10a.
Since it can be formed simultaneously in a part of the forming process of the via-hole conductors 4 formed in 10e to 10e (the process of forming the through recess 40), the number of steps in the manufacturing process of the laminated circuit board is not added, and it can be easily performed. Can be formed.

【0089】また、ビアホール導体4、キャビティー5
の形状が任意形状とすることができ、例えば、ビアホー
ル導体4の形状については、電源配線やグランド電位な
どに係わる内部配線3間の接続するビアホール導体4
で、ビアホール導体4部分の導体抵抗を小さくすること
が簡単に行え、また、キャビティー5の形状において
は、キャビティー5内に配置される電子部品2の形状に
応じて、必要最小限の形状としたり、キャビティー5の
側面をステップ状としたりすることが極めて簡単とな
り、内部配線3、表面配線6の制約を大きく緩和するこ
とができる。
Also, the via-hole conductor 4 and the cavity 5
Can have any shape. For example, regarding the shape of the via-hole conductor 4, the via-hole conductor 4 connecting the internal wirings 3 related to the power supply wiring, the ground potential, etc.
Thus, the conductor resistance of the via-hole conductor 4 can be easily reduced, and the shape of the cavity 5 can be the minimum required depending on the shape of the electronic component 2 arranged in the cavity 5. It becomes extremely easy to form the side surface of the cavity 5 into a step shape, and the restriction of the internal wiring 3 and the surface wiring 6 can be greatly relaxed.

【0090】また、従来、積層回路基板の表面に配置し
た電子部品2では、電子部品2と接続する配線が、表面
配線に限られていたが、本発明では、電子部品2と接続
する配線が、内部配線3で行うことができるため、表面
配線6のパターン形状の制約が緩和され、さらに、内部
配線3のパターンを効率的に使用する事ができ、結果と
して、表面配線6の高密度化が可能となる。
Further, conventionally, in the electronic component 2 arranged on the surface of the laminated circuit board, the wiring connected to the electronic component 2 is limited to the surface wiring, but in the present invention, the wiring connected to the electronic component 2 is limited to the surface wiring. Since the internal wiring 3 can be used, the restriction on the pattern shape of the surface wiring 6 is relaxed, and the pattern of the internal wiring 3 can be used efficiently, resulting in a higher density of the surface wiring 6. Is possible.

【0091】尚、上述の実施例において、内部配線3、
ビアホール導体4と表面配線6とが異種の導体材料で形
成されているが、少なくとも同一条件で焼成できる導体
材料を用いることにより、表面配線6の焼きつけ工程
を、積層セラミック基板1の焼成工程で同時に行うこと
ができる。
In the above embodiment, the internal wiring 3,
Although the via-hole conductor 4 and the surface wiring 6 are made of different conductive materials, the baking step of the surface wiring 6 is performed at the same time in the baking step of the laminated ceramic substrate 1 by using a conductive material that can be baked at least under the same conditions. It can be carried out.

【0092】また、積層セラミック基板1の裏面側に
も、積層セラミック基板1の入出力端子を含む表面配線
6を形成してもよい。この場合、最下位に位置する絶縁
層1eにも、ビアホール導体を形成する必要があるが、
この場合、絶縁層1eとなる絶縁膜10eに対しても、
(1)工程の他に、(2)工程であるのビアホール導体
となる貫通凹部を形成工程、(3)の工程である貫通凹
部への導体の充填工程を付加する。
The front surface wiring 6 including the input / output terminals of the laminated ceramic substrate 1 may be formed on the back surface side of the laminated ceramic substrate 1. In this case, it is necessary to form a via-hole conductor also in the insulating layer 1e located at the bottom,
In this case, even for the insulating film 10e to be the insulating layer 1e,
In addition to the step (1), the step (2) of forming a through recess to be a via-hole conductor and the step (3) of filling a through recess with a conductor are added.

【0093】さらに、積層セラミック基板1の裏面側に
も、電子部品が収納されるキャビティーを形成しても構
わない。
Further, a cavity for accommodating electronic components may be formed on the back surface side of the laminated ceramic substrate 1.

【0094】図3は本発明の第2の発明に係るに係る他
の実施例を示すキャビティー部分の拡大図である。
FIG. 3 is an enlarged view of a cavity portion showing another embodiment according to the second invention of the present invention.

【0095】本実施例では、キャビティー5の底面とな
る絶縁層1cを例えば50μm程度と薄くし、さらに、
キャビティー5の底面に露出する接続電極パッド3aを
絶縁層1cと1d間の内部配線30の位置部とする。即
ち、キャビティー5の底面を成す絶縁層1cに、絶縁層
1cの一部を除去する充填開口51を形成し、この充填
開口51を通じて接続電極パッド3aが露出する。
In this embodiment, the insulating layer 1c which is the bottom surface of the cavity 5 is thinned to, for example, about 50 μm.
The connection electrode pad 3a exposed on the bottom surface of the cavity 5 is used as the position of the internal wiring 30 between the insulating layers 1c and 1d. That is, a filling opening 51 for removing a part of the insulating layer 1c is formed in the insulating layer 1c forming the bottom surface of the cavity 5, and the connection electrode pad 3a is exposed through the filling opening 51.

【0096】このような構造にすると、接続電極パッド
3aが、キャビティー5の底面の絶縁層1cの厚み分だ
け凹んで、充填開口51から露出することになり、電子
部品2としてICチップをフリップチップ接合する場
合、凹み部分が半田の溜まりとなり、半田の流出による
隣接する接続電極パッド3a間の短絡が防止できる。こ
れは、電子部品2として、ICベアチップのみに適用さ
れるものではなく、電子部品としてリード型電子部品、
表面実装型電子部品、チップ部品などの半田によって接
合する場合全てに適用できる。
With such a structure, the connection electrode pad 3a is recessed by the thickness of the insulating layer 1c on the bottom surface of the cavity 5 and is exposed from the filling opening 51, and the IC chip as the electronic component 2 is flipped. In the case of chip bonding, the recessed portion serves as a pool of solder, and a short circuit between adjacent connection electrode pads 3a due to the outflow of solder can be prevented. This is not only applied to the IC bare chip as the electronic component 2, but a lead type electronic component as the electronic component,
It can be applied to all cases where soldering is performed for surface mount type electronic parts and chip parts.

【0097】尚、絶縁層1cの厚みの制御は、第1の発
明中の絶縁層1cとなる絶縁膜10cをスリップ材の塗
布で形成するにあたり、例えばドクターブレード法のブ
レードの高さ制御によって、上述の製造方法で簡単に形
成できる。また、接続電極パッド3aが露出する充填開
口51も、絶縁膜10cにビアホール導体4となる貫通
凹部40を形成する際に、選択的な露光処理と現像処理
により、工程を付加することなく簡単に形成することが
できる。尚、絶縁層1cの厚みが薄いために、絶縁層1
cの上下に配置された内部配線3間の絶縁抵抗の信頼性
が低下する場合には、例えば絶縁膜10c上に形成する
内部配線3となる導体膜30として、絶縁膜10cに形
成したビアホール導体4の導体41の周囲のランド電極
として形成し、実質的な内部配線3の形成を避けること
ができる。
The thickness of the insulating layer 1c can be controlled by applying the slip material to form the insulating film 10c to be the insulating layer 1c in the first invention, for example, by controlling the height of the blade by the doctor blade method. It can be easily formed by the manufacturing method described above. Further, the filling opening 51 where the connection electrode pad 3a is exposed is also easily formed by the selective exposure process and the development process without adding steps when forming the through recess 40 which becomes the via-hole conductor 4 in the insulating film 10c. Can be formed. Since the insulating layer 1c is thin, the insulating layer 1c
When the reliability of the insulation resistance between the internal wirings 3 arranged above and below c is lowered, for example, the via hole conductor formed in the insulating film 10c is used as the conductor film 30 to be the internal wiring 3 formed on the insulating film 10c. 4 is formed as a land electrode around the conductor 41, and formation of the internal wiring 3 can be substantially avoided.

【0098】削除Delete

【0099】削除Delete

【0100】削除Delete

【0101】削除Delete

【0102】さらに、図4は本発明の係る別の実施例を
示すキャビティー部分の拡大図である。
Further, FIG. 4 is an enlarged view of a cavity portion showing another embodiment according to the present invention.

【0103】キャビティー5に収納する電子部品2とし
て、トランス部品や抵抗部品の場合には、発熱を伴い、
積層回路基板全体の回路の誤動作を惹起することが考え
られる。
In the case of a transformer component or a resistance component as the electronic component 2 housed in the cavity 5, heat is generated,
It is considered that this may cause malfunction of the circuit of the entire laminated circuit board.

【0104】本実施例では、キャビティー5の底面側
に、即ち絶縁層1d、1e部分にヒートシンク部材8を
配置した。このヒークシンク部材を配置することによ
り、キャビティー5内に収納した電子部品2から回路動
作中に発熱があっても、その熱を効率よく積層セラミッ
ク基板1外に排除することができるため、熱的信頼性が
向上する。
In this embodiment, the heat sink member 8 is arranged on the bottom surface side of the cavity 5, that is, on the insulating layers 1d and 1e. By arranging this heat sink member, even if heat is generated from the electronic component 2 housed in the cavity 5 during the circuit operation, the heat can be efficiently removed to the outside of the laminated ceramic substrate 1, so that the heat is thermally generated. Improves reliability.

【0105】このような、ヒートシント部材8の形成方
法は、上述の絶縁層1e、1dを形成するにあたり、ビ
アホール導体4となる貫通凹部40を形成すると同時
に、ヒートシント部材8部分となる位置に、貫通凹部を
形成し、ビアホール導体4となる導体41を充填すると
同時に、ヒートシント部材8となる導体41と同一材料
で充填することにより形成する。即ち、ヒートシント部
材8は、回路動作には直接関係ない、形状の極めて大き
なビアホール導体として製造できる。
In the method of forming the heat sint member 8 as described above, when forming the insulating layers 1e and 1d, the through recess 40 which becomes the via hole conductor 4 is formed, and at the same time, the heat sint member 8 is formed at the position where the heat sinc member 8 is formed. It is formed by forming a concave portion and filling the conductor 41 to be the via hole conductor 4 with the same material as the conductor 41 to be the heat sint member 8 at the same time. That is, the heat sint member 8 can be manufactured as a via-hole conductor having an extremely large shape that is not directly related to the circuit operation.

【0106】尚、上述の各実施例において、絶縁層の積
層数は、任意に設定することができ、また、積層セラミ
ック基板1のキャビティー5内に、電子部品2を収納す
るが、勿論、積層セラミック基板1の表面にも各種電子
部品を搭載しても構わない。
In each of the above-mentioned embodiments, the number of laminated insulating layers can be set arbitrarily, and the electronic component 2 is housed in the cavity 5 of the laminated ceramic substrate 1. Various electronic components may be mounted on the surface of the laminated ceramic substrate 1.

【0107】[0107]

【発明の効果】以上のように第1の発明によれば、絶縁
層となる絶縁膜をスリップ材の塗布、選択的露光処理・
現像処理により形成し、ビアホール導体となる導体をそ
の選択的な露光処理・現像処理により形成された貫通凹
部の充填により形成し、さらに内部配線となる導体膜の
形成し、これを順次繰り返して工程を含む積層回路基板
の製造方法で、電子部品を収納するキャビティーが上述
のビアホール導体の形成工程の一部として同時に形成す
るができ、簡単にキャビティーを形成できる。
As described above, according to the first aspect of the invention, the insulating film to be the insulating layer is applied with the slip material, and the selective exposure process is performed.
A conductor film which is formed by a development process and becomes a via-hole conductor is formed by filling the through recesses formed by the selective exposure process and development process, and a conductor film which becomes an internal wiring is further formed. In the method of manufacturing a laminated circuit board including the above, the cavity for housing the electronic component can be formed at the same time as a part of the above step of forming the via hole conductor, and the cavity can be easily formed.

【0108】また、選択的な露光、現像処理により、ビ
アホール導体やキャビティーの形状を任意に変えること
ができるため、その形状に任意に設定でき、導体抵抗の
低いビアホール導体が簡単に形成でき、また、キャビテ
ィー内に配置される電子部品の形状に応じたキャビティ
ーが簡単に形成でき、内部配線、表面配線のパターンに
与える制約を最小限に止めることができる。また、積層
回路基板の低背化の障害となっていた一部又は全部の電
子部品をキャビティー内に、電子部品の全部又はその一
部分を配置することができるため、収納された高さ方向
の量だけ、積層回路基板全体の低背化が可能となるとと
もに、電子部品を半田接合する際に穴部が半田の溜まり
となり、半田の流出による隣接する内部電極パターン間
の短絡が防止できる。
Since the shape of the via-hole conductor and the cavity can be arbitrarily changed by the selective exposure and development processing, the shape can be arbitrarily set, and the via-hole conductor with low conductor resistance can be easily formed. Further, a cavity corresponding to the shape of the electronic component arranged in the cavity can be easily formed, and the restrictions on the patterns of internal wiring and surface wiring can be minimized. Further, since it is possible to dispose all or a part of the electronic components in the cavity, which is an obstacle to the reduction of the height of the laminated circuit board, it is possible to arrange all or a part of the electronic components in the height direction. It is possible to reduce the height of the entire laminated circuit board by an amount, and it is possible to prevent a short circuit between adjacent internal electrode patterns due to the outflow of the solder due to a hole of the solder when the electronic component is soldered.

【0109】また、第2の発明の積層回路基板によれ
ば、さらに、電子部品を簡単且つ確実に、外部衝撃や湿
気などから保護することができる。
Further, according to the laminated circuit board of the second invention, the electronic component can be protected easily and surely from the external shock and moisture.

【0110】また、樹脂製被覆部材が、電子部品が配置
されたキャビティー内のみに、確実に配置することがで
きるため、表面配線のパターンが高密度化が達成され、
充分に電子部品を保護することができる。
Further, since the resin covering member can be surely arranged only in the cavity in which the electronic parts are arranged, the surface wiring pattern can be densified.
The electronic components can be sufficiently protected.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第2の発明に係る積層回路基板の断面
図である。
FIG. 1 is a cross-sectional view of a laminated circuit board according to a second invention of the present invention.

【図2】(a)〜(O)は、本発明の第1の発明に係る
積層セラミック基板の各製造工程の断面図である。
2 (a) to (O) are cross-sectional views of respective manufacturing steps of the laminated ceramic substrate according to the first aspect of the present invention.

【図3】本発明に係る積層回路基板のキャビティー部分
の拡大断面図である。
FIG. 3 is an enlarged cross-sectional view of a cavity portion of the laminated circuit board according to the present invention.

【図4】本発明に係る積層回路基板のキャビティー部分
の拡大断面図である。
FIG. 4 is an enlarged sectional view of a cavity portion of the laminated circuit board according to the present invention.

【図5】従来の積層回路基板の断面図である。FIG. 5 is a cross-sectional view of a conventional laminated circuit board.

【符号の説明】[Explanation of symbols]

1・・・・・・・回路基板 1a〜1e・・・絶縁層 10a〜10e・・・絶縁膜 2・・・・・・・電子部品 3・・・・・・・内部配線 30・・・・・・内部配線となる導体膜 4・・・・・・・ビアホール導体 40・・・・・・ビアホール導体となる貫通凹部 41・・・・・・ビアホール導体となる導体 5・・・・・・・キャビティー 7・・・・・・・樹脂生保護部材 1 ... Circuit board 1a to 1e ... Insulating layer 10a to 10e ... Insulating film 2 ... Electronic parts 3 ... Internal wiring 30 ....... Conductor film that becomes internal wiring 4 ... Via-hole conductor 40 ........ Through recesses that become via hole conductors 41 ・ ・ ・ ・ ・ ・ Conductor that becomes via-hole conductor 5 ... Cavity 7 ... Resin raw protection member

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 淳一 鹿児島県国分市山下町1番1号 京セラ 株式会社鹿児島国分工場内 (56)参考文献 特開 平5−311097(JP,A) 特開 昭63−15491(JP,A) 特開 平4−24955(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Junichi Nakamura 1-1, Yamashita-cho, Kokubun-shi, Kagoshima Prefecture Kyocera Corporation Kagoshima-Kokubun Plant (56) Reference JP-A-5-311097 (JP, A) JP-A 63-15491 (JP, A) JP-A-4-24955 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H05K 3/46

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の絶縁膜と、ビアホール導体を介して
接続される内部配線パターンとなる導体膜とを互いに積
層し、且つ表面側の所定絶縁膜に電子部品収納用キャビ
ティーとなる収納開口を形成し、前記キャビティーの底
面に穴部となる充填開口を形成して成る積層体を一体的
に焼成した積層セラミック基板前記キャビティー内に
電子部品を配置させるとともに、前記穴部に充填した半
田を介して前記電子部品を前記内部配線パターンに接続
して成る積層回路基板の製造方法であって、 前記積層体の形成が、(1)光硬化可能なモノマーを含
有するセラミックスリップ材を塗布して絶縁膜を形成す
る工程と、(2)前記絶縁膜を選択的に露光・現像処理
してビアホール導体となる位置に貫通孔を形成する工程
と、(3)前記絶縁膜のビアホール導体用貫通孔に導電
性ペーストを充填してビアホール導体となる導体とを形
成する工程、(4)前記絶縁膜の表面に導電性ペースト
を印刷して内部配線となる導体膜を形成する工程、
(5)前記絶縁膜を選択的に露光・現像処理して、前記
キャビティーが形成される位置に収納開口とキャビティ
ー底面の前記穴部が形成される位置に前記内部配線パタ
ーンの一部が露出される充填開口を形成する工程とを含
み、且つ少なくとも(1)、(2)及び(3)の工程を
順次繰り返して行われるとともに、前記穴部に電子部品
接合用の半田を充填し、該半田を介して電子部品を内部
配線パターンに接合することを特徴とする積層回路基板
の製造方法。
1. A storage opening in which a plurality of insulating films and a conductive film serving as an internal wiring pattern connected via via-hole conductors are laminated on each other, and a predetermined insulating film on the front surface serves as a cavity for storing electronic components. Forming the bottom of the cavity
Together to place the electronic component on the cavity of the multilayer ceramic substrate and fired integrally a laminate obtained by forming a filling opening comprising a hole in the surface, was filled in the hole half
Connect the electronic component to the internal wiring pattern via a field
A method of manufacturing a multilayer circuit board formed by the formation of the laminate, (1) a step of applying a ceramic slip material to form an insulating film containing a photocurable monomer, (2) the Selective exposure and development of insulating film
To form a through hole at a position to be a via hole conductor
And (3) a step of filling a through hole for a via hole conductor of the insulating film with a conductive paste to form a conductor to be a via hole conductor, (4) printing the conductive paste on the surface of the insulating film, and A step of forming a conductor film to be wiring,
(5) By selectively exposing and developing the insulating film,
Storage opening and cavity at the position where the cavity is formed
-At the position where the hole is formed on the bottom surface, the internal wiring pattern
A step of forming a filling opening through which a part of the core is exposed , and at least steps (1), (2) and (3) are sequentially repeated, and an electronic component is provided in the hole.
Fill the solder for joining and insert the electronic parts through the solder
A method of manufacturing a laminated circuit board, which comprises bonding to a wiring pattern .
【請求項2】複数の絶縁膜と、ビアホール導体を介して
接続される内部配線パターンとなる導体膜とを互いに積
層し、且つ表面側の所定絶縁膜に電子部品収納用キャビ
ティーとなる収納開口を形成し、前記キャビティーの底
面に穴部となる充填開口を形成して成る積層体を一体的
に焼成した積層セラミック基板前記キャビティー内に
電子部品を配置させるとともに、前記穴部に充填した半
田を介して前記電子部品を前記内部配線パターンに接続
して成る積層回路基板であって、 前記積層体が、(1)光硬化可能なモノマーを含有する
セラミックスリップ材を塗布して絶縁膜を形成する工程
と、(2)前記絶縁膜を選択的に露光・現像処理して、
前記キャビティーが形成される位置に開口及び又はビア
ホール導体となる位置に貫通孔を形成する工程と、
(3)前記絶縁膜のビアホール導体用貫通孔に導電性ペ
ーストを充填してビアホール導体となる導体とを形成す
る工程と、(4)前記絶縁膜の表面に導電性ペーストを
印刷して内部配線となる導体膜を形成する工程とを含
み、且つ少なくとも(1)、(2)及び(3)の工程を
順次繰り返して形成され、該積層体を焼成処理すること
によって形成された積層セラミック基板のキャビティー
内に電子部品を配置するとともに、さらに、前記電子部
品をキャビティー内に充填された樹脂製被覆部材で被覆
したことを特徴とする積層回路基板。
2. A storage opening in which a plurality of insulating films and a conductive film serving as an internal wiring pattern connected via via-hole conductors are laminated on each other, and a predetermined insulating film on the front surface serves as a cavity for storing electronic components. Forming the bottom of the cavity
Together to place the electronic component on the cavity of the multilayer ceramic substrate and fired integrally a laminate obtained by forming a filling opening comprising a hole in the surface, was filled in the hole half
Connect the electronic component to the internal wiring pattern via a field
A laminated circuit board comprising : (1) a step of applying a ceramic slip material containing a photocurable monomer to form an insulating film; and (2) selectively selecting the insulating film. After exposure and development processing,
A step of forming a through hole at a position where an opening and / or a via hole conductor is formed at a position where the cavity is formed,
(3) Filling a through hole for a via hole conductor of the insulating film with a conductive paste to form a conductor to be a via hole conductor; (4) Printing the conductive paste on the surface of the insulating film to form an internal wiring. And a step of forming a conductor film, which is formed by repeating at least steps (1), (2), and (3) in sequence, and firing the laminated body to form a laminated ceramic substrate. A laminated circuit board, characterized in that an electronic component is arranged in the cavity, and the electronic component is further covered with a resin coating member with which the cavity is filled.
JP30024393A 1993-11-30 1993-11-30 Manufacturing method of laminated circuit board and laminated circuit board Expired - Fee Related JP3527766B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30024393A JP3527766B2 (en) 1993-11-30 1993-11-30 Manufacturing method of laminated circuit board and laminated circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30024393A JP3527766B2 (en) 1993-11-30 1993-11-30 Manufacturing method of laminated circuit board and laminated circuit board

Publications (2)

Publication Number Publication Date
JPH07154073A JPH07154073A (en) 1995-06-16
JP3527766B2 true JP3527766B2 (en) 2004-05-17

Family

ID=17882436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30024393A Expired - Fee Related JP3527766B2 (en) 1993-11-30 1993-11-30 Manufacturing method of laminated circuit board and laminated circuit board

Country Status (1)

Country Link
JP (1) JP3527766B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100475005C (en) 1998-02-26 2009-04-01 揖斐电株式会社 Multilayer printed wiring board having filled-via structure
JP3213292B2 (en) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 Multilayer board and module
US6724638B1 (en) 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
CN101232775B (en) 1999-09-02 2010-06-09 伊比登株式会社 Printed circuit board and method for producing the printed circuit board
JP4863546B2 (en) * 2000-07-21 2012-01-25 イビデン株式会社 Capacitor-embedded printed wiring board and manufacturing method of capacitor-embedded printed wiring board
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (en) * 2001-01-19 2004-08-11 松下電器産業株式会社 Component built-in module and manufacturing method thereof
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP3720830B2 (en) * 2004-04-19 2005-11-30 京セラ株式会社 Manufacturing method of multilayer wiring board whose insulating layer contains organic resin
JP2008085213A (en) * 2006-09-28 2008-04-10 Koa Corp Low-temperature fired ceramic circuit board
JP2008085212A (en) * 2006-09-28 2008-04-10 Koa Corp Low-temperature fired ceramic circuit board
JP5761404B2 (en) * 2014-03-03 2015-08-12 大日本印刷株式会社 Manufacturing method of wiring board with built-in electronic components
JP5761405B2 (en) * 2014-03-03 2015-08-12 大日本印刷株式会社 Electronic component built-in wiring board
JP6331804B2 (en) 2014-07-16 2018-05-30 セイコーエプソン株式会社 Package base, package, electronic device, electronic equipment and mobile
JP5949978B2 (en) * 2015-02-25 2016-07-13 大日本印刷株式会社 Electronic component built-in wiring board

Also Published As

Publication number Publication date
JPH07154073A (en) 1995-06-16

Similar Documents

Publication Publication Date Title
JP3527766B2 (en) Manufacturing method of laminated circuit board and laminated circuit board
JPH10284836A (en) Collectively laminated ceramic wiring board and its manufacture
JPH07131161A (en) Ceramic circuit substrate
JP3580688B2 (en) Manufacturing method of multilayer ceramic circuit board
US4731699A (en) Mounting structure for a chip
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP3236785B2 (en) Manufacturing method of multilayer ceramic substrate
JP3231987B2 (en) Method for manufacturing multilayer ceramic circuit board
JP3231918B2 (en) Manufacturing method of multilayer ceramic circuit board
JP3651925B2 (en) Manufacturing method of multilayer capacitor substrate
JPH0742165U (en) Laminated circuit board
JPH0818236A (en) Method for manufacturing layered ceramic circuit board
JPH07176444A (en) Manufacture for laminated inductor
JP3559310B2 (en) Manufacturing method of multilayer ceramic circuit board
JPH07130907A (en) Manufacture of semiconductor module
JP3393676B2 (en) Method for manufacturing multilayer ceramic circuit board
JPH09186458A (en) Ceramic board, manufacture thereof and split circuit board
JPH07122593A (en) Semiconductor module
JPH08213755A (en) Multilayer ceramic circuit board with built-in capacitor and production thereof
JP2002141646A (en) Circuit board
JP3500244B2 (en) Manufacturing method of ceramic substrate
JP3297532B2 (en) Multilayer capacitor substrate
JP3389383B2 (en) High frequency composite circuit block and method of manufacturing the same
JP3526472B2 (en) Manufacturing method of multilayer ceramic circuit board
JPH0715143A (en) Manufacture of multilayer ceramic circuit substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees