JP3524809B2 - 交流電源回路の開閉装置 - Google Patents
交流電源回路の開閉装置Info
- Publication number
- JP3524809B2 JP3524809B2 JP10533199A JP10533199A JP3524809B2 JP 3524809 B2 JP3524809 B2 JP 3524809B2 JP 10533199 A JP10533199 A JP 10533199A JP 10533199 A JP10533199 A JP 10533199A JP 3524809 B2 JP3524809 B2 JP 3524809B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- phase
- gate
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 claims description 18
- 101150105073 SCR1 gene Proteins 0.000 claims description 18
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 16
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 claims description 9
- 101000668170 Homo sapiens RNA-binding motif, single-stranded-interacting protein 2 Proteins 0.000 claims description 9
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 claims description 9
- 102100039690 RNA-binding motif, single-stranded-interacting protein 2 Human genes 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
電源回路の開閉装置に関するものである。
ート電流は数十分の一から数百分の一で制御できるた
め、きわめて少ない電力で大電流の開閉を制御できる。
この特性を利用して、従来から図4に示すような交流電
源回路の開閉装置が知られている。この装置においては
主回路は逆並列に接続したサイリスタSCR1,SCR
4及びSCR2,SCR3を交流電源の入力と出力(負
荷)の間を結ぶ2線X,Yの両側に直列に挿入されてい
る。サイリスタSCR1,SCR4及びSCR2,SC
R3はそれぞれトランスT1,T2,T3から分圧した
4つの電圧を互いのゲートとアノードに接続されてい
る。主回路のサイリスタSCR1〜4を制御するゲート
信号は制御スイッチS1、トランスT1,T2,T3、
ダイオードD1〜D4及び抵抗R1〜R4で構成された
ゲート回路から与えられる。ここでトランスは本来1個
で機能を果たすが、後記する実施の形態との違いを分か
り易くするため便宜上3個にしている。
じる)と、入力電圧はトランスT1を通してトランスT
2,T3に加圧される。トランスT2,T3の2次側に
現れた電圧はダイオードD1〜D4によって整流(位相
判別)され、抵抗R1〜R4を通してサイリスタSCR
1,SCR4及びSCR2,SCR3のゲートに与えら
れる。サイリスタSCR1,SCR2の導通方向はゲー
トに接続されたダイオードD1,D2の導通方向と一致
している。同様にサイリスタSCR3,SCR4の導通
方向はゲートに接続されたダイオードD3,D4の導通
方向と一致している。サイリスタSCR1,SCR2の
組とサイリスタSCR3,SCR4の組合せは交流電源
入力の正負の電流に対応しており、制御スイッチS1が
オンしている間、主回路は導通して負荷に正負両方向に
電流を流すことができ、いわゆる交流の開閉器の機能を
果たすことができる。一般的にサイリスタを使用する場
合、安定動作をさせるため、ゲートとカソード間に抵抗
とコンデンサを並列に接続するが、図を簡単にするため
図4においては便宜上省略してある(以下同様とす
る)。
は交流電源の入力電圧の波形を、中段は制御スイッチS
1のオンタイミングを、下段の曲線は出力電流の波形
を、それぞれ示している。図5は制御スイッチS1が入
力電圧の高いときに閉じた場合を示している。
回路の開閉制御をする制御スイッチS1の操作タイミン
グと入力電圧の位相に時間的な関連がないので、電圧の
高い位相のときに制御スイッチS1が閉じられることが
ある。この場合、出力に接続された負荷に図5に示すよ
うに突然大きな電流(以下、突入電流)が流れる。突入
電流はトランスに加圧する時の励磁電流や整流回路にお
けるコンデンサの充電電流などが主な要因とされてい
る。突入電流に耐えるためには電流容量の大きなサイリ
スタを用いる必要がある。また、突入電流により電源回
路の瞬時電圧低下を起こす原因となる、などの問題点が
ある。
びダイオードは原理的に1ボルトから2ボルト程度以下
の低い電圧では電流が流れない特性(ドロップ特性)を
もっている。したがって、入力電圧の先頭のゼロに近い
位相角では主回路を導通させることができないため、出
力電流は図5に示すような歪んだ波形(以下、クロスオ
ーバー歪という)となり、負荷の機器によっては誤動作
の原因となるという問題点がある。
記のような従来の問題点を解決し、突入電流を大幅に緩
和することができて突入電流を原因とする電源回路の瞬
時電圧低下を起こすこともないとともに、クロスオーバ
ー歪もなくすることができる交流電源回路の開閉装置を
提供することを目的とする。
め、請求項1の発明は、入力と出力の間にそれぞれ開閉
用サイリスタSCR1,SCR4及びSCR2,SCR
3を逆並列に接続した主回路と、この主回路のサイリス
タを制御スイッチS1により制御するゲート回路とを具
えた交流電源回路の開閉装置において、ゲート回路の制
御スイッチとサイリスタのゲートの間に制御スイッチが
オンしたときの位相とサイリスタのゲート電流の位相を
判別する手段と、制御スイッチがオンしたことを記憶保
持する手段と、サイリスタSCR1,SCR4及びSC
R2,SCR3のゲート電流の位相を入力電圧の位相よ
り進ませる進相手段とを含む制御回路を設けたことを特
徴とする。
相を判別する手段が、ダイオードであることを特徴とす
る。請求項3の発明は、請求項1において、記憶保持す
る手段が、リレー、トランジスタ及びサイリスタのいず
れかであることを特徴とする。請求項4の発明は、請求
項3において、サイリスタが、開閉用サイリスタとは別
のサイリスタであることを特徴とする。請求項5の発明
は、請求項1において、進相手段が、ゲート回路の入力
側に直列に挿入されたコンデンサであることを特徴とす
る。
参照して説明する。図1は交流電源回路の構成図、図
2,3はそれぞれ動作説明図である。図4,5に示した
従来のものと比較すると、この実施の形態ではゲート回
路の中の点線で囲った部分が追加している点で相違し、
その他は同様の構成となっている。すなわち、図1に示
すようにゲート回路内には制御回路が設けられ、該回路
内におけるゲート回路の制御スイッチS1とサイリスタ
SCR1〜4のゲートの間には制御スイッチS1がオン
したときの位相と該サイリスタのゲート電流の位相を判
別する手段としてのダイオードD5,D6と、制御スイ
ッチS1がオンしたことを記憶保持する手段としての別
のサイリスタSCR5,SCR6が設けられている。ダ
イオードD5,D6は主回路のサイリスタSCR1〜4
の導通方向と同じ向きの位相判別用として動作する。サ
イリスタSCR5,SCR6はゲートが交差するように
接続されている。すなわち、サイリスタSCR5のゲー
トはダイオードD6のカソード(サイリスタSCR6の
アノード側)に接続され、サイリスタSCR6のゲート
はダイオードD5のカソード(サイリスタSCR5のア
ノード側)に接続されている。これらサイリスタSCR
5,SCR6は制御スイッチS1がオンしたことを記憶
保持する機能として動作する。ダイオードD7,D8は
両波整流してコンデンサC2に充電するための動作をす
る。ダイオードD11と抵抗R7、及びダイオードD12と
抵抗R8はSCR5,6が導通した後、導通状態を保持
するためにコンデンサC2に充電された直流エネルギー
を補給する動作をする。ダイオードD9,D10は制御回
路のトランスT1の2次側への電流の帰路として動作す
る。
1がオンした時点の位相の如何によらず、制御用サイリ
スタSCR5,SCR6のゲートがプラスになった方
の、例えばサイリスタSCR5が先にオンし、位相が反
転してから反対側のサイリスタSCR6がオンする。各
制御用サイリスタSCR5,SCR6は最初にゲートが
プラスになった時点のアノード側の極性はマイナスであ
るためアノード電流を流すことができない(主回路のサ
イリスタのゲートに信号を与えることはできない)が、
位相が反転して電圧のゼロ付近からアノード電流が流れ
て主回路のサイリスタのゲートに信号を与えてオンさせ
ることができる。このようにして図2に示すように主回
路のサイリスタSCR1〜4は制御用スイッチS1のオ
ンするタイミングの如何によらず、常に電圧のゼロ付近
の位相からオンをスタートさせることができる。
の2次側にはサイリスタSCR1〜4のゲート電流の位
相を入力電圧の位相より進ませる進相手段としてのコン
デンサC2が直列に接続されて挿入されている。これに
より主回路のサイリスタSCR1〜4のゲート信号の位
相を主回路の電圧の位相より進ませることができる。こ
のようにすることにより図3に示すように主回路のゲー
ト信号はアノード電圧の位相が反転する前から与えられ
るため、クロスオーバー歪をなくすことができる。
流の流れ等の動作状態について、タイムチャートにした
がって詳しく説明することとする。
したものである。但し、コンデンサC2は短絡したとき
の状態を示す。1段目の曲線は交流電源の入力電圧を示
している。2段目は制御スイッチS1のオンタイミング
を示している。3段目はダイオードD7〜D10によって
整流したサイリスタSCR5,SCR6の導通保持用電
圧を示している。現実的にはこの電圧は横に直線となら
ずに脈流(リップル)を伴うのが一般的であるが、分か
り易くするため便宜上、直線で示している。4段目の曲
線はサイリスタSCR5のゲート電流を示しており、タ
イミングで入力電圧の位相は1段目の曲線に示すよう
に負である。したがって、トランスT1の2次の下側が
正であるので、ダイオードD6を通してサイリスタSC
R5のアノードに電流が流れサイリスタSCR5が導通
する。しかし、トランスT1の2次の上側は負であるた
めダイオードD5、トランスT2の1次側を通しての電
流は流れない。タイミングに進むと、サイリスタSC
R5のゲート電流はなくなるが、アノードはコンデンサ
C2から保持電流がダイオードD11、抵抗R7を通して
与えられており導通しているので、5段目に示したよう
にダイオードD5、トランスT2の1次側を通して電流
が流れ、トランスT2の2次回路に電流が流れ8段目に
示したように主回路のサイリスタSCR1,SCR2の
ゲートに電流が流れるので、サイリスタSCR1,SC
R2は導通する。サイリスタSCR1,SCR2はタイ
ミングではゲート信号が与えられないためオフする。
ト電流を示しており、タイミングではトランスT1の
2次の上側が負のためダイオードD5、抵抗R6を通し
ての電流は流れず、タイミングで初めて流れる。7段
目はサイリスタSCR6のアノードの電流を示してお
り、タイミングではトランスT1の2次の下側が負の
ためアノード電流は保持電流のみで、ダイオードD6、
トランスT3の1次側を通しての電流は流れない。タイ
ミングになってから初めてダイオードD6、トランス
T3の1次側を通しての電流が流れる。したがって、ト
ランスT3の2次回路に電流が流れて、9段目に示した
ようにサイリスタSCR3,SCR4のゲートに電流が
流れるので、サイリスタSCR3,SCR4は導通す
る。この後、スイッチS1がオンしている間はサイリス
タSCR5,SCR6が導通状態を保持し続けるので交
流電源入力の位相にしたがって、正負、交互に負荷に電
流を流し続ける。10段目に示したように出力の電流は前
記の動作開始時のステップ動作により入力電圧のゼロ位
相付近から通電し始めるが、コンデンサC2がないので
クロスオーバー歪を伴っている。
されているときの動作を示している。コンデンサC2の
進相動作によりトランスT1の2次側に接続されたコン
デンサC2を通った後の電圧は図3の1段目に点線で示
したようにコンデンサC2を通る前に比較して位相が進
んでいる。コンデンサC2以降の回路の動作は最終の出
力電流を除いて全体が左にシフトしている(進んでい
る)だけである。したがって、動作の説明を省略する。
最終の出力電流については主回路のサイリスタSCR1
〜4のゲート電流がアノード電圧の立ち上がりより、前
から与えられるので電圧ゼロ付近から電流が流れる。ま
た、立ち上がり付近はサイリスタSCR1〜4の性質に
より電流の切れ目を生じない。したがって、出力電流は
最下段に示したようにクロスオーバー歪のない波形とな
る。
イリスタSCR5,SCR6を示したが、これは一例で
あって、ほかにリレーやトランジスタを用いてもよい。
しかも、これらは好ましくは自己保持回路とするのがよ
い。その他、図示した回路構成は好ましい一例であっ
て、これら構成に限定されるものでないことは言うまで
もない。
からなるので、従来のものに比し、突入電流を大幅に緩
和することができ、突入電流を原因とする電源回路の瞬
時電圧低下が起きるのを効果的に防止することができ
る。また、クロスオーバー歪もなくすることができる。
しかも、構成も電気的にシンプルで丈夫な部品のみで簡
単にでき、経済的であり、従来のものに比べてきわめて
信頼度の高い開閉装置を提供することができるという優
れた効果がある。
構成図である。
ある。
Claims (5)
- 【請求項1】 入力と出力の間にそれぞれ開閉用サイリ
スタSCR1,SCR4及びSCR2,SCR3を逆並
列に接続した主回路と、この主回路のサイリスタを制御
スイッチS1により制御するゲート回路とを具えた交流
電源回路の開閉装置において、前記ゲート回路の制御ス
イッチとサイリスタのゲートの間に制御スイッチがオン
したときの位相とサイリスタのゲート電流の位相を判別
する手段と、制御スイッチがオンしたことを記憶保持す
る手段と、サイリスタSCR1,SCR4及びSCR
2,SCR3のゲート電流の位相を入力電圧の位相より
進ませる進相手段とを含む制御回路を設けたことを特徴
とする交流電源回路の開閉装置。 - 【請求項2】 位相を判別する手段が、ダイオードであ
る請求項1記載の交流電源回路の開閉装置。 - 【請求項3】 記憶保持する手段が、リレー、トランジ
スタ及びサイリスタのいずれかである請求項1記載の交
流電源回路の開閉装置。 - 【請求項4】 サイリスタが、開閉用サイリスタとは別
のサイリスタである請求項3記載の交流電源回路の開閉
装置。 - 【請求項5】 進相手段が、ゲート回路の入力側に直列
に挿入されたコンデンサである請求項1記載の交流電源
回路の開閉装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10533199A JP3524809B2 (ja) | 1999-04-13 | 1999-04-13 | 交流電源回路の開閉装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10533199A JP3524809B2 (ja) | 1999-04-13 | 1999-04-13 | 交流電源回路の開閉装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299633A JP2000299633A (ja) | 2000-10-24 |
| JP3524809B2 true JP3524809B2 (ja) | 2004-05-10 |
Family
ID=14404753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10533199A Expired - Lifetime JP3524809B2 (ja) | 1999-04-13 | 1999-04-13 | 交流電源回路の開閉装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3524809B2 (ja) |
-
1999
- 1999-04-13 JP JP10533199A patent/JP3524809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299633A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108258899B (zh) | 一种升压功率变换电路 | |
| US3349315A (en) | Static inverter system with current sharing by both commutating choke windings during commutating energy recovery | |
| CN101160708A (zh) | 矩阵转换器装置 | |
| EP0086641A2 (en) | Three phase square wave welding power supply | |
| Humphrey | Inverter commutation circuits | |
| Wei et al. | Current limit strategy for BLDC motor drive with minimized DC-link capacitor | |
| JP3524809B2 (ja) | 交流電源回路の開閉装置 | |
| JPH0917294A (ja) | 両方向直流遮断器 | |
| US3943430A (en) | Circuitry for reducing thyristor turn-off times | |
| US3414800A (en) | Direct current commutation system for brushless electrical motors | |
| EP1174998B1 (en) | Brushless motor,method and circuit for its control | |
| US4482946A (en) | Hybrid inverter | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| US4404476A (en) | Pulse shaping and amplifying circuit | |
| EP2928066A1 (en) | A high efficiency commutation circuit | |
| JP7002619B1 (ja) | 電力変換装置 | |
| JP4037284B2 (ja) | 静止型無効電力補償装置 | |
| US6594130B2 (en) | Method and circuit for the protection of a thyristor | |
| US3964086A (en) | Complementary commutation circuit for bipolar inverter | |
| US4455600A (en) | Single phase, double-ended thyristor inverter with choke-coupled impulse commutation | |
| US6400588B1 (en) | Non-isolated A.C./D.C. converter | |
| US3986099A (en) | Multi-purpose thyristor commutation circuit | |
| JP2001268929A (ja) | 半導体制御装置 | |
| SU401461A1 (ru) | Генератор импульсов тока инверторного типа | |
| JPH06113525A (ja) | スナバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |