JP3523350B2 - プログラムカウンティングシステム及びプログラムカウンター作動方法 - Google Patents
プログラムカウンティングシステム及びプログラムカウンター作動方法Info
- Publication number
- JP3523350B2 JP3523350B2 JP32334394A JP32334394A JP3523350B2 JP 3523350 B2 JP3523350 B2 JP 3523350B2 JP 32334394 A JP32334394 A JP 32334394A JP 32334394 A JP32334394 A JP 32334394A JP 3523350 B2 JP3523350 B2 JP 3523350B2
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- pointer
- program
- pointer number
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータやマイクロ
プロセッサー用のプログラムカウンターに関する。
プロセッサー用のプログラムカウンターに関する。
【０００２】
【従来の技術】マイクロプロセッサーには、プログラム
コードを読み通してそこに含まれる命令を実行できるよ
うに設計された、プログラムカウンターが含まれてい
る。マイクロプロセッサーのプログラムカウンターは、
プログラムカウンターの実行を変更するようなオペレー
ションが他にない場合には、通常各クロックサイクル毎
に増分（インクリメント）される。プログラムカウンタ
ーをこのように増分すると、プログラムの実行は、低メ
モリアドレス値から高メモリアドレス値へと進行する。
コードを読み通してそこに含まれる命令を実行できるよ
うに設計された、プログラムカウンターが含まれてい
る。マイクロプロセッサーのプログラムカウンターは、
プログラムカウンターの実行を変更するようなオペレー
ションが他にない場合には、通常各クロックサイクル毎
に増分（インクリメント）される。プログラムカウンタ
ーをこのように増分すると、プログラムの実行は、低メ
モリアドレス値から高メモリアドレス値へと進行する。
【０００３】図１ａに代表的な従来技術のシステムを示
す。１０に示すようなコード片の終端において、テスト
が実施され、その結果によりＰＣ（プログラムカウン
タ）をどこへ移すべきかが判断される。例えば、このテ
ストを、２つのレジスタＸ及びＹの比較としても良い。
基本的な論理操作により、Ｘ≦ＹであるかＸ＞Ｙである
かが確認される。Ｘ≦ＹであればＰＣは命令Ａへ移り、
命令Ａが実行される。Ｘ＞ＹであればＰＣは命令Ｂへ移
り、命令Ｂが実行される。図１ｂはこの動作モードに対
する決定木（decision tree ）を示す。
す。１０に示すようなコード片の終端において、テスト
が実施され、その結果によりＰＣ（プログラムカウン
タ）をどこへ移すべきかが判断される。例えば、このテ
ストを、２つのレジスタＸ及びＹの比較としても良い。
基本的な論理操作により、Ｘ≦ＹであるかＸ＞Ｙである
かが確認される。Ｘ≦ＹであればＰＣは命令Ａへ移り、
命令Ａが実行される。Ｘ＞ＹであればＰＣは命令Ｂへ移
り、命令Ｂが実行される。図１ｂはこの動作モードに対
する決定木（decision tree ）を示す。
【０００４】
【発明が解決しようとする課題】この種の動作には明ら
かに幾分の制約がある。さらに別の判断ステップを設け
なければ、３つ以上の分岐を有する判断を行うことがで
きない。このことは明らかに判断プロセスの遅延をもた
らす。
かに幾分の制約がある。さらに別の判断ステップを設け
なければ、３つ以上の分岐を有する判断を行うことがで
きない。このことは明らかに判断プロセスの遅延をもた
らす。
【０００５】
【課題を解決するための手段】本発明の一つの目的は、
前記した遅延が少なくとも幾分緩和されるシステムを提
供し、高速プロセッサーを提供することである。
前記した遅延が少なくとも幾分緩和されるシステムを提
供し、高速プロセッサーを提供することである。
【０００６】本発明の一つの特徴により、プログラムカ
ウンターを有し、該プログラムカウンターが該カウンタ
ーのアドレス値をインクリメント著しくはデクリメント
することが可能なプログラムカウンティングシステムが
提供される。
ウンターを有し、該プログラムカウンターが該カウンタ
ーのアドレス値をインクリメント著しくはデクリメント
することが可能なプログラムカウンティングシステムが
提供される。
【０００７】本システムの利点は、マイクロプロセッサ
ーが、考えられるインストラクションをより任意に選択
するために、一つの判断ステップを実行するということ
である。これにより処理時間の増加なく、より複雑な判
断を行わせることができる。
ーが、考えられるインストラクションをより任意に選択
するために、一つの判断ステップを実行するということ
である。これにより処理時間の増加なく、より複雑な判
断を行わせることができる。
【０００８】本発明の第２の特徴により、プログラムリ
スト内の所定ビットを読み取り、ビット値に従って判断
を行い、第１の判断に応答してプログラムカウンターを
インクリメントさせ、第２の判断に応答してプログラム
カウンターをデクリメントさせるステップを含む、プロ
グラムカウンター作動方法が提供される。
スト内の所定ビットを読み取り、ビット値に従って判断
を行い、第１の判断に応答してプログラムカウンターを
インクリメントさせ、第２の判断に応答してプログラム
カウンターをデクリメントさせるステップを含む、プロ
グラムカウンター作動方法が提供される。
【０００９】
【実施例】本発明により、図２ａの２０に大略を示す、
プログラムカウンターが提供される。プログラムカウン
ターはインクリメント及びデクリメントすることができ
る。この機能により、プログラムカウンターの値は、プ
ロセッサー状態もしくはプロセッサー信号に応じて、増
減することができる。プロセッサー状態は、コードリス
ト２４のテスト結果をもとに、決定される。テストとし
て、例えば整数値Ｎと所定の定数Ｍとの比較を行っても
良い。Ｎ＝Ｍであれば命令Ａが実施され、Ｎ＜Ｍであれ
ば命令Ｂが実施され、Ｎ＞Ｍであれば命令Ｃが実施され
る。
プログラムカウンターが提供される。プログラムカウン
ターはインクリメント及びデクリメントすることができ
る。この機能により、プログラムカウンターの値は、プ
ロセッサー状態もしくはプロセッサー信号に応じて、増
減することができる。プロセッサー状態は、コードリス
ト２４のテスト結果をもとに、決定される。テストとし
て、例えば整数値Ｎと所定の定数Ｍとの比較を行っても
良い。Ｎ＝Ｍであれば命令Ａが実施され、Ｎ＜Ｍであれ
ば命令Ｂが実施され、Ｎ＞Ｍであれば命令Ｃが実施され
る。
【００１０】命令Ａにより、カウンターは最初のコード
リスト上でダウンカウントを続行する。命令Ｂにより、
プログラムカウンターはコードリスト２８のビット２６
へ移り、矢符３０で示されるようにコードを読み下る。
命令Ｃによりカウンターはビット２６へ移り、矢符３２
の方向にコードを読み上がる。カウンターがビット２６
から読み上がるのを容易にするために、ビット３４−３
６の情報は全て逆順で書かれている。すなわち、ビット
３４を高アドレスとし、ビット３６を、低アドレスにす
ることにより、プログラムカウンターは高アドレス値か
ら低アドレス値へ読み取りを行う。これは明らかに標準
プログラムカウンターが機能する方向とは逆方向であ
る。
リスト上でダウンカウントを続行する。命令Ｂにより、
プログラムカウンターはコードリスト２８のビット２６
へ移り、矢符３０で示されるようにコードを読み下る。
命令Ｃによりカウンターはビット２６へ移り、矢符３２
の方向にコードを読み上がる。カウンターがビット２６
から読み上がるのを容易にするために、ビット３４−３
６の情報は全て逆順で書かれている。すなわち、ビット
３４を高アドレスとし、ビット３６を、低アドレスにす
ることにより、プログラムカウンターは高アドレス値か
ら低アドレス値へ読み取りを行う。これは明らかに標準
プログラムカウンターが機能する方向とは逆方向であ
る。
【００１１】プログラムカウンターをこのように作動さ
せることにより、さらに判断ステップを設けることな
く、２つの選択枝の中の一つではなく、３つの選択枝の
中の一つを決定することができる。すなわち判定木を実
施するのに費やすサイクル数を少なくすることができ
る。これにより３つ以上の選択枝に対する判断ステップ
を実施する場合にカウンターの動作速度が有効に高めら
れる。
せることにより、さらに判断ステップを設けることな
く、２つの選択枝の中の一つではなく、３つの選択枝の
中の一つを決定することができる。すなわち判定木を実
施するのに費やすサイクル数を少なくすることができ
る。これにより３つ以上の選択枝に対する判断ステップ
を実施する場合にカウンターの動作速度が有効に高めら
れる。
【００１２】本発明により、図２ｂに示すような第１の
判断分岐は通常通りに実施される。コード２４における
テストにより、Ｎの値がＭ以上であるかどうかが確認さ
れる。Ｍ以上であればポインターがビット２６へ移され
る。分岐先であるビット２６において、プログラムカウ
ンターはＮの値がＭ以上であったかどうかに従って“ア
ップ”もしくは“ダウン”方向にコードを実行する。例
えば、Ｎ＞Ｍであれば“アップ”Ｎ＜Ｍであれば“ダウ
ン”とされる。
判断分岐は通常通りに実施される。コード２４における
テストにより、Ｎの値がＭ以上であるかどうかが確認さ
れる。Ｍ以上であればポインターがビット２６へ移され
る。分岐先であるビット２６において、プログラムカウ
ンターはＮの値がＭ以上であったかどうかに従って“ア
ップ”もしくは“ダウン”方向にコードを実行する。例
えば、Ｎ＞Ｍであれば“アップ”Ｎ＜Ｍであれば“ダウ
ン”とされる。
【００１３】コードをリード“アップ”するには前記し
たようにコードを通常の方向とは逆にする必要がある。
これは例えばアッセンブラーやコンパイラーを使用して
記憶方式を逆にして達成することができる。
たようにコードを通常の方向とは逆にする必要がある。
これは例えばアッセンブラーやコンパイラーを使用して
記憶方式を逆にして達成することができる。
【００１４】上記の本発明の実施例において、既に開示
されたものの替りに、他の様々な変型例が考えられる。
例えば、判断ツールは、Ｎ及びＭの相対値に依存する必
要はなく、別の論理セットに依存するように設計するこ
とができる。本発明がアッセンブリーコードに限定され
ないことは明らかで、カウンターやポインターを含む任
意のコンピュータプログラムにも応用することができ
る。
されたものの替りに、他の様々な変型例が考えられる。
例えば、判断ツールは、Ｎ及びＭの相対値に依存する必
要はなく、別の論理セットに依存するように設計するこ
とができる。本発明がアッセンブリーコードに限定され
ないことは明らかで、カウンターやポインターを含む任
意のコンピュータプログラムにも応用することができ
る。
【００１５】マイクロプロセッサーについて本発明を説
明してきたが、コンピュータやマイクロコンピュータや
任意の他のプロセッサーにも使用することができる。以
上の説明に関して更に以下の項を開示する。
明してきたが、コンピュータやマイクロコンピュータや
任意の他のプロセッサーにも使用することができる。以
上の説明に関して更に以下の項を開示する。
【００１６】（１）．プログラムカウンティングシステ
ムにおいて、プログラムカウンターを有し、該プログラ
ムカウンターは、該カウンターのアドレス値をインクリ
メント若しくはデクリメントすることが可能なプログラ
ムカウンティングシステム。
ムにおいて、プログラムカウンターを有し、該プログラ
ムカウンターは、該カウンターのアドレス値をインクリ
メント若しくはデクリメントすることが可能なプログラ
ムカウンティングシステム。
【００１７】（２）．第１項記載のシステムであって、
３つ以上の判断事項に関して判断を行い、可能性のある
複数の判断のうちの所定の１つの判断が成り立つ場合に
は、プログラムカウントのインクリメントを行うための
判断手段を更に含む、プログラムカウンティングシステ
ム。
３つ以上の判断事項に関して判断を行い、可能性のある
複数の判断のうちの所定の１つの判断が成り立つ場合に
は、プログラムカウントのインクリメントを行うための
判断手段を更に含む、プログラムカウンティングシステ
ム。
【００１８】（３）．第２項記載のシステムであって、
３つの判断事項があり、考え得る判断のうちの予め定め
られた１つでない、２つの判断事項が、デクリメントプ
ログラムカウントを生ずる、プログラムカウンティング
システム。
３つの判断事項があり、考え得る判断のうちの予め定め
られた１つでない、２つの判断事項が、デクリメントプ
ログラムカウントを生ずる、プログラムカウンティング
システム。
【００１９】（４）．第２項もしくは第３項記載のシス
テムであって、前記判断手段は、状態もしくは値Ｎを識
別するための識別手段及び状態もしくは値Ｍを比較する
ための比較手段を含む、プログラムカウンティングシス
テム。
テムであって、前記判断手段は、状態もしくは値Ｎを識
別するための識別手段及び状態もしくは値Ｍを比較する
ための比較手段を含む、プログラムカウンティングシス
テム。
【００２０】（５）．第４項記載のシステムであって、
Ｎ＝Ｍの場合第１の判断がなされ、Ｎ＜Ｍの場合第２の
判断がなされ、Ｎ＞Ｍの場合第３の判断がなされる、プ
ログラムカウンティングシステム。
Ｎ＝Ｍの場合第１の判断がなされ、Ｎ＜Ｍの場合第２の
判断がなされ、Ｎ＞Ｍの場合第３の判断がなされる、プ
ログラムカウンティングシステム。
【００２１】（６）．第２項−第５項のいずれかに記載
のシステムであって、プログラムカウンターが、判断に
応答してプログラムリストの新しい位置へ移る、プログ
ラムカウンティングシステム。
のシステムであって、プログラムカウンターが、判断に
応答してプログラムリストの新しい位置へ移る、プログ
ラムカウンティングシステム。
【００２２】（７）．第６項記載のシステムであって、
判断によりデクリメントプログラムカウントが生じる
と、前記デクリメントカウントが行われるプログラムリ
ストが逆にされる、プログラムカウンティングシステ
ム。
判断によりデクリメントプログラムカウントが生じる
と、前記デクリメントカウントが行われるプログラムリ
ストが逆にされる、プログラムカウンティングシステ
ム。
【００２３】（８）．第６項記載のシステムであって、
プログラムリストが逆にされる、プログラムカウンティ
ングシステム。
プログラムリストが逆にされる、プログラムカウンティ
ングシステム。
【００２４】（９）．プログラムカウンターの作動方法
であって、プログラムリスト内の所定ビットを読み取る
ステップと、ビット値に従って判断を行うステップと、
第１の判断に応答してプログラムカウンターをインクリ
メントさせるステップと、第２の判断に応答してプログ
ラムカウンターをデクリメントさせるステップと、を含
むことを特徴とするプログラムカウンター作動方法。
であって、プログラムリスト内の所定ビットを読み取る
ステップと、ビット値に従って判断を行うステップと、
第１の判断に応答してプログラムカウンターをインクリ
メントさせるステップと、第２の判断に応答してプログ
ラムカウンターをデクリメントさせるステップと、を含
むことを特徴とするプログラムカウンター作動方法。
【００２５】（１０）．第９項記載の方法であって、さ
らに３つの判断事項について判断を行うステップを含
み、プログラムカウントをデクリメントさせるステップ
は、第１の判断を除く全ての判断に対してプログラムカ
ウンターにデクリメントを行わせるステップを含む、プ
ログラムカウンター作動方法。
らに３つの判断事項について判断を行うステップを含
み、プログラムカウントをデクリメントさせるステップ
は、第１の判断を除く全ての判断に対してプログラムカ
ウンターにデクリメントを行わせるステップを含む、プ
ログラムカウンター作動方法。
【００２６】（１１）．第８項もしくは第９項記載の方
法であって、判断ステップはビット値を所定の定数と比
較し、前記ビット値及び前記定数に関連づけられた、複
数の異なる条件の各々に対して、異なる判断を行うこと
を含む、プログラムカウンター作動方法。
法であって、判断ステップはビット値を所定の定数と比
較し、前記ビット値及び前記定数に関連づけられた、複
数の異なる条件の各々に対して、異なる判断を行うこと
を含む、プログラムカウンター作動方法。
【００２７】（１２）．添付第２ａ図及び第２ｂ図につ
いて実質的に前記したプログラムカウンター。
いて実質的に前記したプログラムカウンター。
【００２８】（１３）．添付第２ａ図及び第２ｂ図につ
いて実質的に前記した方法。
いて実質的に前記した方法。
【００２９】（１４）．プログラムカウントをインクリ
メント及びデクリメントするとが可能なプログラムカウ
ンターにおいて、コンピュータ論理の決定木のインプリ
メンテーションを効率化し、ビット値が決定され所定値
と比較され、例えば、３つの判断事項の各々について異
なる判断がなされ、これらの判断の一つによりプログラ
ムカウンターは現在のプログラムリストを継続すること
ができ、第２の判断によりカウンターは新しいリストへ
移りカウンターの減分動作を生じ、最後の判断により第
２の判断と同じ位置へ移ることができるが、カウンター
の増分動作が生じる、プロウラムカウンター。
メント及びデクリメントするとが可能なプログラムカウ
ンターにおいて、コンピュータ論理の決定木のインプリ
メンテーションを効率化し、ビット値が決定され所定値
と比較され、例えば、３つの判断事項の各々について異
なる判断がなされ、これらの判断の一つによりプログラ
ムカウンターは現在のプログラムリストを継続すること
ができ、第２の判断によりカウンターは新しいリストへ
移りカウンターの減分動作を生じ、最後の判断により第
２の判断と同じ位置へ移ることができるが、カウンター
の増分動作が生じる、プロウラムカウンター。
【図１】ａは従来技術システムのブロック図。ｂは図１
ａのシステムにおけるアセンブリーコード決定テーブ
ル。
ａのシステムにおけるアセンブリーコード決定テーブ
ル。
【図２】ａは本発明の一つの特徴による、システムのブ
ロック図。ｂは図２ａのシステムにおけるアセンブリー
コード決定テーブル。
ロック図。ｂは図２ａのシステムにおけるアセンブリー
コード決定テーブル。
１０ コード片
２０ プログラムカウンター
２４ コードリスト
２６ ビット
２８ コードリスト
３４ ビット
３６ ビット
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭49−32552（ＪＰ，Ａ)
特開 平３−75932（ＪＰ，Ａ)
特開 昭63−111535（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/30 - 9/36
Claims (2)
- 【請求項１】 クロック発生クロックサイクルによって
制御されるプログラムカウンターシステムであって、 単一機器条件ジャンプ命令に応答し、かつ１つのクロッ
クサイクル内に、プグラムカウンター信号を発生する論
理回路を有し、このプグラムカウンター信号は、指示さ
れている２つのオペランド番号ＭとＮの関係が（Ａ）Ｍ
＝Ｎ，（Ｂ）Ｍ＜Ｎ又は（Ｃ）Ｍ＞Ｎかによって、第
１、第２又は第３のプグラムカウンター信号となるもの
であり、かつプログラムカウンター回路を有し、このプ
ログラムカウンター回路はポインター番号を記憶するア
ドレスポインターレジスタを持ち、かつ (ｉ)ポインタ
ー番号を各クロックサイクルでインクリメントするイン
クリメントモードと、(ii)ポインター番号を各クロック
サイクルでデクリメントするデクリメントモードと、を
実行するものであり、更にプグラムカウンター信号が第
１か、第２か、又は第３かに応じて、（Ａ）ポインター
番号をインクリメントするか、（Ｂ）ポインター番号を
所定のジャンプ番号に変更して更にデクリメントモード
を実行するか（Ｃ）ポインター番号を所定のジャンプ番
号に変更して更にインクリメントモードを実行するもの
であり、 その際、単一機器条件命令が、次の３つの選択肢の内の
１つを可能とする、つまり、現在の命令ブロックを進行
する、単一の新しい命令アドレスへジャンプしそこで２
つの選択可能な新しい命令ブロックのいずれかを始め
る、 前記プログラムカウンターシステム。 - 【請求項２】 クロック発生クロックサイクルによって
制御されるプログラムカウンターシステムを実行する方
法であって、 ポインター番号を記憶するアドレスポインターレジスタ
を有し、かつ (ｉ)ポインター番号を各クロックサイク
ルでインクリメントするインクリメントモードと、(ii)
ポインター番号を各クロックサイクルでデクリメントす
るデクリメントモードと、を実行する、プログラムカウ
ンター回路を用意し、 （Ａ）Ｍ＝Ｎ（Ｂ）Ｍ＜Ｎ（Ｃ）Ｍ＞Ｎを決定するステ
ップと、 （Ａ）Ｍ＝Ｎのとき、ポインター番号をインクリメント
し（Ｂ）Ｍ＜Ｎのとき、ポインター番号を所定のジャン
プ番号に変更して更にデクリメントモードを実行し
（Ｃ）Ｍ＞Ｎのとき、ポインター番号を所定のジャンプ
番号に変更して更にインクリメントモードを実行するス
テップと、 その際、単一機器条件命令が次の３つの選択肢の内の１
つを可能とする、つまり、現在の命令ブロックを進行す
る、単一の新しい命令アドレスへジャンプしてそこで２
つの選択可能な新しい命令ブロックを始める、 前記プログラムカウンターシステムを実行する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB93263168 | 1993-12-23 | ||
| GB939326316A GB9326316D0 (en) | 1993-12-23 | 1993-12-23 | Improvements in or relating to program counters |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07306783A JPH07306783A (ja) | 1995-11-21 |
| JP3523350B2 true JP3523350B2 (ja) | 2004-04-26 |
Family
ID=10747110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32334394A Expired - Fee Related JP3523350B2 (ja) | 1993-12-23 | 1994-12-26 | プログラムカウンティングシステム及びプログラムカウンター作動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5732252A (ja) |
| EP (1) | EP0660230B1 (ja) |
| JP (1) | JP3523350B2 (ja) |
| DE (1) | DE69428417T2 (ja) |
| GB (1) | GB9326316D0 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708788A (en) * | 1995-03-03 | 1998-01-13 | Fujitsu, Ltd. | Method for adjusting fetch program counter in response to the number of instructions fetched and issued |
| US5920713A (en) * | 1995-10-06 | 1999-07-06 | Advanced Micro Devices, Inc. | Instruction decoder including two-way emulation code branching |
| US6851046B1 (en) | 2000-11-14 | 2005-02-01 | Globespanvirata, Inc. | Jumping to a recombine target address which is encoded in a ternary branch instruction |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4300195A (en) * | 1979-08-09 | 1981-11-10 | Motorola, Inc. | CMOS Microprocessor architecture |
| DE3609056A1 (de) * | 1985-03-18 | 1986-09-18 | Nec Corp., Tokio/Tokyo | Zaehlerschaltkreis |
| US4959797A (en) * | 1987-12-11 | 1990-09-25 | Tensor Development, Inc. | System for tightening threaded fastener assemblies |
| US5255382A (en) * | 1990-09-24 | 1993-10-19 | Pawloski Martin B | Program memory expander for 8051-based microcontrolled system |
| US5469550A (en) * | 1992-01-28 | 1995-11-21 | Cezzar; Ruknet | Reversible computer apparatus and methods of constructing and utilizing same |
| US5410721A (en) * | 1992-12-24 | 1995-04-25 | Motorola, Inc. | System and method for incrementing a program counter |
-
1993
- 1993-12-23 GB GB939326316A patent/GB9326316D0/en active Pending
-
1994
- 1994-12-20 DE DE69428417T patent/DE69428417T2/de not_active Expired - Lifetime
- 1994-12-20 EP EP94309530A patent/EP0660230B1/en not_active Expired - Lifetime
- 1994-12-23 US US08/363,470 patent/US5732252A/en not_active Expired - Lifetime
- 1994-12-26 JP JP32334394A patent/JP3523350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69428417D1 (de) | 2001-10-31 |
| JPH07306783A (ja) | 1995-11-21 |
| US5732252A (en) | 1998-03-24 |
| DE69428417T2 (de) | 2002-06-20 |
| EP0660230B1 (en) | 2001-09-26 |
| GB9326316D0 (en) | 1994-02-23 |
| EP0660230A1 (en) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715013A (en) | Coprocessor instruction format | |
| KR100328162B1 (ko) | 정보처리회로와마이크로컴퓨터와전자기기 | |
| US4833640A (en) | Register bank change including register to register transfer in a data processing system | |
| EP0471191B1 (en) | Data processor capable of simultaneous execution of two instructions | |
| US5604913A (en) | Vector processor having a mask register used for performing nested conditional instructions | |
| US6502183B2 (en) | Stack oriented data processing device | |
| EP2215544B1 (en) | Enhanced microprocessor or microcontroller | |
| US4734877A (en) | Vector processing system | |
| US9436466B2 (en) | Blank bit and processor instructions employing the blank bit | |
| JP3523350B2 (ja) | プログラムカウンティングシステム及びプログラムカウンター作動方法 | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| KR100314484B1 (ko) | 정보 처리기 | |
| JPH034936B2 (ja) | ||
| EP0318699B1 (en) | Operation apparatus processing data of arbitrary length | |
| US6886159B2 (en) | Computer system, virtual machine, runtime representation of object, storage media and program transmission apparatus | |
| JP2553200B2 (ja) | 情報処理装置 | |
| US6505225B1 (en) | Adder logic circuit and processor | |
| US4866608A (en) | Microprocessor with improved execution of instructions | |
| KR100381876B1 (ko) | 프로그램카운팅시스템및카운터의동작방법 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JPS61282932A (ja) | アドレスカウンタ制御方式 | |
| JPS6327746B2 (ja) | ||
| JP2987281B2 (ja) | プロセッサ | |
| JP2560401B2 (ja) | プログラム例外処理方式 | |
| JP2679603B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040206 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |