JP3522165B2 - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof

Info

Publication number
JP3522165B2
JP3522165B2 JP24449999A JP24449999A JP3522165B2 JP 3522165 B2 JP3522165 B2 JP 3522165B2 JP 24449999 A JP24449999 A JP 24449999A JP 24449999 A JP24449999 A JP 24449999A JP 3522165 B2 JP3522165 B2 JP 3522165B2
Authority
JP
Japan
Prior art keywords
glass fiber
hole
wiring board
lump
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24449999A
Other languages
Japanese (ja)
Other versions
JP2001068818A (en
Inventor
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24449999A priority Critical patent/JP3522165B2/en
Publication of JP2001068818A publication Critical patent/JP2001068818A/en
Application granted granted Critical
Publication of JP3522165B2 publication Critical patent/JP3522165B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適した配線
基板とその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board suitable for, for example, a multilayer wiring board and a package for accommodating semiconductor elements, and a manufacturing method thereof.

【0002】[0002]

【従来技術】近年、電子機器は小型化が進んでいるが、
近年携帯情報端末の発達や、コンピューターを持ち運ん
で操作するいわゆるモバイルコンピューティングの普及
によってさらに小型、薄型且つ高精細の多層配線基板が
求められる傾向にある。通信機器に代表されるように、
高速動作が求められる電子機器では、配線の長さを短く
し、電気信号の伝播に要する時間を短縮することが必要
である。配線の長さを短縮するために、配線の幅を細く
し、小型、薄型且つ高精細の多層配線基板が求められる
傾向にある。
2. Description of the Related Art Recently, electronic devices have been downsized,
In recent years, due to the development of portable information terminals and the spread of so-called mobile computing in which a computer is carried and operated, there is a tendency for a smaller, thinner, and higher-definition multilayer wiring board. As represented by communication equipment,
In electronic devices that are required to operate at high speed, it is necessary to shorten the length of wiring and shorten the time required for electric signal propagation. In order to reduce the length of the wiring, there is a tendency that the width of the wiring is narrowed, and a small-sized, thin and high-definition multilayer wiring board is required.

【0003】また、半導体素子は処理する情報量の増大
につれ、情報(信号)の出し入れを行う端子数が飛躍的
に増大している。このため、シリコンチップに形成され
るパッド数(I/Oパッド)は増大し、シリコンチップ
下面に多数のパッドを形成する必要が生じている。この
ため、シリコンチップのI/Oパッドの密度は増加し、
パッド間の距離が200μm以下になったあたりから、
必要な配線が描けなくなることが予測されている。
Further, as the amount of information processed by a semiconductor element increases, the number of terminals for inputting / outputting information (signal) increases dramatically. Therefore, the number of pads (I / O pads) formed on the silicon chip is increasing, and it is necessary to form a large number of pads on the lower surface of the silicon chip. This increases the density of I / O pads on the silicon chip,
After the distance between the pads became less than 200 μm,
It is predicted that the necessary wiring will not be drawn.

【0004】そのような高密度配線の要求に対応するた
め、多層プリント配線基板の製造にあたって、ビルドア
ツプ法と呼ばれる製造方法が用いられている。このビル
ドアップ法は、JPCA規格では(1)ベース+ビルド
アップ法、(2)全層ビルドアップ法の2種類に分類さ
れている。
In order to meet such demands for high-density wiring, a manufacturing method called a build-up method is used in manufacturing a multilayer printed wiring board. This build-up method is classified into two types of (1) base + build-up method and (2) full-layer build-up method in the JPCA standard.

【0005】(1)ベース+ビルドアップの製造方法
は、ベース基板の表面に、絶縁層を積層後、フォトレジ
スト法等によってビア加工を施し、メッキ法によって配
線回路層やビアホール導体を形成し、これを繰り返すこ
とにより多層化する方法であって微細配線の形成に適し
ている。
(1) In the base + build-up manufacturing method, an insulating layer is laminated on the surface of a base substrate, a via process is performed by a photoresist method or the like, and a wiring circuit layer and a via hole conductor are formed by a plating method. This is a method of forming a multilayer by repeating this and is suitable for forming fine wiring.

【0006】(2)全層ビルドアップの製造方法は、例
えば特許2587593号公報のように、所定の絶縁シ
ートにレーザーなどでビアホールを形成し、そのビアホ
ール内に金属粉末を含む導電性ペーストを充填すること
によりビアホール導体を形成し、配線回路層間を電気的
に接続しこのように作製した配線層を繰り返して形成し
て多層化するものである。
(2) A method for manufacturing a full-layer build-up is, for example, as disclosed in Japanese Patent No. 2587593, a via hole is formed in a predetermined insulating sheet with a laser or the like, and the via hole is filled with a conductive paste containing metal powder. By doing so, via-hole conductors are formed, the wiring circuit layers are electrically connected, and the wiring layers thus produced are repeatedly formed to form a multilayer structure.

【0007】[0007]

【発明が解決しようとする課題】しかし、近年、ビルド
アップ法の普及に伴いその問題も明らかになってきた。
第1の問題は、絶縁層を構成する樹脂の材料特性が劣る
ことである。(1)ベース+ビルドアップ法では、絶縁
層として感光性エポキシ樹脂などが多用されるが、エポ
キシ樹脂はもともとガラス転移点が低い上に感光性とし
たことで吸水率が増加し、高温高湿放置で絶縁性が低下
するなど信頼性が低下するという問題がある。
However, in recent years, the problem has become clear with the spread of the build-up method.
The first problem is that the material properties of the resin forming the insulating layer are inferior. (1) In the base + build-up method, a photosensitive epoxy resin or the like is often used as an insulating layer, but the epoxy resin originally has a low glass transition point and is made photosensitive, so that the water absorption rate increases and the high temperature and high humidity There is a problem that reliability is deteriorated such that the insulation property is deteriorated when left as it is.

【0008】第2の問題は、一般に、ビアホール導体の
形成はマイクロドリルに貫通孔を形成し銅メッキ等を施
すことによって行われているが、このようなマイクロド
リルではのホール径がせいぜい0.2mm程度で、それ
より小さい貫通孔の形成ができず、ビアホール導体の設
置密度を高めることができない。
The second problem is that the formation of via-hole conductors is generally carried out by forming a through hole in a microdrill and plating it with copper, but the hole diameter in such a microdrill is at most 0. If it is about 2 mm, a through hole smaller than that cannot be formed, and the installation density of via-hole conductors cannot be increased.

【0009】さらに、第3の問題は、マイクロドリル加
工時に基板に対して高い応力と発熱が生じるため、ガラ
ス繊維による織布または不織布を含有する絶縁基板に貫
通孔を加工すると、加工後の貫通孔内壁には加工変質層
と呼ばれるガラス繊維と樹脂とが剥離し、隙間が生じて
いた。そのため、貫通孔内に銅メッキを施す際に、この
隙間に活性なメッキ液が侵入し、基板完成後の信頼性試
験では、この隙間を伝って金属が拡散し、CAF(cond
uctive Anodic Filament) と呼ばれる現象により絶縁不
良を生じるという問題があった。その結果、従来の方法
では貫通孔間の間隔を狭くしてビアホール密度を上げる
ことはできなかった。
A third problem is that high stress and heat are generated on the substrate during microdrilling. Therefore, when a through hole is formed in an insulating substrate containing a woven or non-woven fabric made of glass fiber, the through hole after the processing is processed. On the inner wall of the hole, the glass fiber called the work-affected layer and the resin were separated, and a gap was formed. Therefore, when copper is plated in the through holes, the active plating solution enters this gap, and in the reliability test after the substrate is completed, the metal diffuses through this gap and CAF (cond
There is a problem that insulation failure occurs due to a phenomenon called uctive Anodic Filament). As a result, it has been impossible to increase the via hole density by narrowing the distance between the through holes by the conventional method.

【0010】また、貫通孔の形成にあたり、マイクロド
リルの代わりにレーザー光によって貫通孔を加工し内部
に銅メッキを行ったり、あるいは導電性ペーストを充填
して電気的接続を行うことも試みられている。
Further, in forming the through holes, it has been attempted to process the through holes by laser light instead of the microdrills and plate the inside with copper, or to fill a conductive paste to make an electrical connection. There is.

【0011】しかし、レーザー光でも熱による加工変質
層が生じており、メッキ処理を施す場合には、マイクロ
ドリルの場合と同様にこの前記隙間部分にメッキ液が侵
入し絶縁信頼性を低下させる。また、導電性ペーストを
充填した場合には、メッキ液は侵入しないものの、加工
変質層に沿って導電性金属の粉末が隙間に侵入し、満足
な絶縁信頼性は得られなかった。
However, even when laser light is used, a work-affected layer is formed due to heat, and when plating is performed, the plating solution penetrates into the gaps as in the case of the microdrill, and the insulation reliability is reduced. Further, when the conductive paste was filled, the plating solution did not penetrate, but the conductive metal powder penetrated into the gaps along the work-affected layer, and satisfactory insulation reliability was not obtained.

【0012】一方、(2)全層ビルドアップ法の1つで
ある導電性ペーストで円錐形の柱を形成し、絶縁層を貫
通させる方法(特開平8−78799号)ではビアピッ
チを狭くし、ビアを密集させると、円錐形の柱の貫通が
難しく、ビアホール導体間の絶縁信頼性が低下するため
高密度形成できないという問題があった。
On the other hand, (2) a method of forming a conical column with a conductive paste, which is one of all-layer build-up methods, and penetrating an insulating layer (JP-A-8-78799), narrows the via pitch, When the vias are densely packed, there is a problem that it is difficult to penetrate the conical column and the insulation reliability between the via-hole conductors is deteriorated, so that high density formation is not possible.

【0013】また、アラミド不織布−エポキシ樹脂系の
絶縁基板を用いると絶縁基板が全て樹脂で形成されるた
めにレーザーによるビア加工は容易であるが、アラミド
樹脂自体の吸湿性が高いためにエポキシ樹脂も吸湿が進
行し、ビアホール導体間の絶縁信頼性が低下するという
問題があった。
When an aramid non-woven fabric-epoxy resin type insulating substrate is used, the insulating substrate is entirely made of resin, so via processing with a laser is easy. However, since the aramid resin itself has high hygroscopicity, epoxy resin is used. However, there is a problem that the moisture absorption progresses and the insulation reliability between the via-hole conductors decreases.

【0014】従って、本発明は、隣接するビアホール導
体間の絶縁信頼性を高め、ビアホール導体の高密度形成
が可能な配線基板とそれを容易に作製するための製造方
法を提供することを特徴とする。
Therefore, the present invention provides a wiring board which enhances insulation reliability between adjacent via-hole conductors and enables high-density formation of via-hole conductors, and a manufacturing method for easily manufacturing the wiring board. To do.

【0015】[0015]

【課題を解決するための手段】本発明は、ガラス繊維に
よって形成された織布または不織布に熱硬化性樹脂が含
浸されてなる絶縁基板に、貫通孔が形成されており、該
貫通孔内に金属粉末を含む導電性ペーストを充填したビ
アホール導体を具備する配線基板であって、前記ビアホ
ール導体壁面に露出している前記ガラス繊維の端部にガ
ラス繊維の平均径よりも大きい塊部を形成し、前記ビア
ホール導体壁面における前記ガラス繊維と前記熱硬化性
樹脂との界面部分が前記塊部によって封止することによ
って、ガラス繊維と樹脂との界面部分に発生している隙
間を封止していることから、この隙間にペーストが拡散
するのを防止することができる結果、ビアホール導体間
の絶縁信頼性を高めることができる。
According to the present invention, a through hole is formed in an insulating substrate formed by impregnating a thermosetting resin in a woven or non-woven fabric made of glass fiber, and the through hole is formed in the through hole. A wiring board comprising a via-hole conductor filled with a conductive paste containing metal powder, wherein a lump larger than the average diameter of the glass fiber is formed at the end of the glass fiber exposed on the wall surface of the via-hole conductor. The interface portion between the glass fiber and the thermosetting resin on the via hole conductor wall surface is sealed by the lump portion, thereby sealing the gap generated at the interface portion between the glass fiber and the resin. Therefore, it is possible to prevent the paste from diffusing into the gap, and as a result, it is possible to improve the insulation reliability between the via-hole conductors.

【0016】特に、前記各ガラス繊維端部の前記塊部は
互いに融着していることが望ましく、また、前記塊部の
最小径が前記ガラス繊維の平均径の1.2倍以上である
ことが、前記界面部分を効果的に封止する上で望まし
い。
In particular, it is desirable that the lumps at the ends of the glass fibers are fused to each other, and the minimum diameter of the lumps is 1.2 times or more the average diameter of the glass fibers. However, it is desirable to effectively seal the interface portion.

【0017】また、本発明の配線基板の製造方法によれ
ば、(a)ガラス繊維によって形成された織布または不
織布に熱硬化性樹脂が含浸されてなるプリプレグにレー
ザー光を用いて貫通孔を形成するとともに、前記貫通孔
の内壁面に露出しているガラス繊維の先端を溶融して前
記ガラス繊維の平均径よりも大きい塊部を形成する工程
と、(b)前記貫通孔内に金属粉末を含有する導電性ペ
ーストを充填してビアホール導体を形成する工程と、
(c)前記ビアホール導体を形成したプリプレグを加熱
しながら圧力を印加することにより、前記プリプレグ内
の熱硬化性樹脂を流動させて、前記ビアホール導体壁面
における前記ガラス繊維と前記熱硬化性樹脂との界面部
分を前記ガラス繊維端部の塊部によって封止する工程
と、(d)(c)工程後のプリプレグ中の前記熱硬化性
樹脂を硬化する工程と、を具備することを特徴とするも
のである。
Further, according to the method for manufacturing a wiring board of the present invention, (a) a prepreg made by impregnating a woven cloth or a non-woven cloth made of glass fibers with a thermosetting resin is provided with a through hole using a laser beam. Forming and melting the tip of the glass fiber exposed on the inner wall surface of the through hole to form a lump larger than the average diameter of the glass fiber, and (b) a metal powder in the through hole. A step of forming a via-hole conductor by filling a conductive paste containing
(C) By applying pressure while heating the prepreg having the via-hole conductor formed therein, the thermosetting resin in the prepreg is caused to flow, and the glass fiber and the thermosetting resin on the wall surface of the via-hole conductor are separated. It is characterized by comprising a step of sealing an interface portion with a lump of the glass fiber end portion, and a step of curing the thermosetting resin in the prepreg after the steps (d) and (c). Is.

【0018】なお、前記塊部の径が前記ガラス繊維の平
均径の1.2倍以上であることが望ましい。また、前記
レーザー光は1ショットあたり2〜20mjのエネルギ
ーで照射して貫通孔を形成することによって前記塊部を
効果的に形成できる。また前記加熱加圧処理が、80〜
150℃、10〜50kg/cm2 の条件で行われるこ
とが望ましい。
The diameter of the lump is preferably 1.2 times or more the average diameter of the glass fiber. Further, the laser beam is irradiated with an energy of 2 to 20 mj per shot to form a through hole, so that the lump portion can be effectively formed. In addition, the heating and pressurizing treatment is 80 to
It is desirable to carry out under conditions of 150 ° C. and 10 to 50 kg / cm 2 .

【0019】[0019]

【発明の実施の形態】本発明の配線基板1は、基本構造
として、図1に示すように、ガラス繊維によって形成さ
れた織布または不織布2に熱硬化性樹脂3が含浸されて
なる絶縁基板4に、貫通孔5が形成されているものであ
って、この貫通孔5の内部には金属粉末を含む導電性ペ
ーストが充填されたビアホール導体6を有するものであ
る。そして、このビアホール導体6は絶縁基板4の表面
および裏面に形成された配線回路層7、7間を電気的に
接続するものである。
BEST MODE FOR CARRYING OUT THE INVENTION A wiring board 1 of the present invention has, as a basic structure, an insulating board in which a woven cloth or a nonwoven cloth 2 made of glass fibers is impregnated with a thermosetting resin 3 as shown in FIG. 4 has a through hole 5 formed therein, and has a via hole conductor 6 filled with a conductive paste containing a metal powder inside the through hole 5. The via-hole conductor 6 electrically connects the wiring circuit layers 7 formed on the front surface and the back surface of the insulating substrate 4 to each other.

【0020】かかる配線基板構造によれば、図2のビア
ホール導体6形成部の拡大断面図に示すように、絶縁基
板4内のガラス繊維8がビアホール導体6内に対して必
然的に露出しているが、本発明によれば、ビアホール導
体6壁面に露出しているガラス繊維8の端部がガラス繊
維の直径(平均)よりも大きい塊部9によって形成され
ているとともに、そのビアホール導体6壁面におけるガ
ラス繊維8と熱硬化性樹脂10との界面部分11が塊部
9によって封止されていることが重要である。
According to such a wiring board structure, as shown in the enlarged cross-sectional view of the via hole conductor 6 forming portion in FIG. 2, the glass fiber 8 in the insulating substrate 4 is inevitably exposed to the inside of the via hole conductor 6. However, according to the present invention, the end portion of the glass fiber 8 exposed on the wall surface of the via-hole conductor 6 is formed by the lump portion 9 larger than the diameter (average) of the glass fiber, and the wall surface of the via-hole conductor 6 is formed. It is important that the interface portion 11 between the glass fiber 8 and the thermosetting resin 10 is sealed by the lump 9.

【0021】ビアホール導体6間の絶縁不良は、前述し
たようにガラス繊維8と樹脂10との接触界面にビアホ
ール導体6のペースト成分が侵入または拡散することに
よって生じるが、本発明によれば、ビアホール導体6壁
面におけるガラス繊維8と熱硬化性樹脂10との界面部
分11を塊部9によって封止することによって、この界
面部分11を起点としてペーストが侵入するのを防止す
ることができる。
The poor insulation between the via-hole conductors 6 is caused by the intrusion or diffusion of the paste component of the via-hole conductors 6 at the contact interface between the glass fiber 8 and the resin 10 as described above. By sealing the interface portion 11 between the glass fiber 8 and the thermosetting resin 10 on the wall surface of the conductor 6 with the lump portion 9, it is possible to prevent the paste from entering from the interface portion 11 as a starting point.

【0022】また、この塊部9は、図2に示すように、
1本のガラス繊維の端部に独立して存在するよりも、数
本のガラス繊維の端部の塊部9が互いに融着して直径の
大きい塊部を形成していることが前記界面部分11の封
止性を高める上で望ましい。特に、この塊部9の直径の
最小径がガラス繊維の直径の1.2倍から効果が認めら
れ1.4倍以上でさらに十分な効果が発揮される。
Further, as shown in FIG. 2, the mass portion 9 has
The interface portion is that the lumps 9 at the ends of several glass fibers are fused together to form a lump having a large diameter, rather than independently existing at the end of one glass fiber. It is desirable to improve the sealing property of 11. In particular, the effect is recognized when the minimum diameter of the lump portion 9 is 1.2 times the diameter of the glass fiber, and a more sufficient effect is exhibited when the minimum diameter is 1.4 times or more.

【0023】本発明の配線基板における絶縁基板4を構
成する熱硬化性樹脂としては、熱硬化型PPE(ポリフ
ェニレンエーテル)、BTレジン(ビスマレイミドトリ
アジン)、エポキシ樹脂、ポリイミド樹脂、ポリアミド
ビスマレイミド等の樹脂が望ましい。また、この熱硬化
性樹脂中には、SiO2 、Al2 3 等の無機質フィラ
ー粉末を配合して特性の改善を図ってもよい。
Examples of the thermosetting resin that constitutes the insulating substrate 4 in the wiring board of the present invention include thermosetting PPE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, polyamide bismaleimide and the like. Resin is preferred. Further, an inorganic filler powder such as SiO 2 or Al 2 O 3 may be added to the thermosetting resin to improve the characteristics.

【0024】また、ガラス繊維からなる織布または不織
布は、繊維の直径が5〜20μm程度からなるものが好
適であり、このガラス繊維は絶縁基板内に30〜60体
積%の割合で複合化することが適当である。
The woven or non-woven fabric made of glass fiber preferably has a fiber diameter of about 5 to 20 μm, and the glass fiber is compounded in the insulating substrate at a ratio of 30 to 60% by volume. Is appropriate.

【0025】このような構造のビアホール導体を形成す
るには、図3の製造工程図を示すように、まず、ガラス
繊維12を含有する未硬化のプリプレグ13を準備する
(a)。そして、このプリプレグ13にレーザーで貫通
孔14を形成して、貫通孔14の内壁面に露出している
ガラス繊維12の先端を溶融してガラス繊維12の平均
径よりも大きい塊部15を形成する(b)。
To form the via-hole conductor having such a structure, as shown in the manufacturing process diagram of FIG. 3, first, an uncured prepreg 13 containing the glass fiber 12 is prepared (a). Then, a through hole 14 is formed in the prepreg 13 with a laser, and the tip end of the glass fiber 12 exposed on the inner wall surface of the through hole 14 is melted to form a lump portion 15 larger than the average diameter of the glass fiber 12. (B).

【0026】また、プリプレグは、未硬化の状態で貫通
孔を形成することが必要であり、後述する加熱加圧処理
で樹脂を軟化させガラス繊維と熱硬化性樹脂との界面部
分の封止性を高めることができる。
Further, the prepreg is required to form the through holes in an uncured state, and the resin is softened by the heating and pressurizing treatment described later to seal the interface between the glass fiber and the thermosetting resin. Can be increased.

【0027】この時の塊部15は、ガラス繊維12の平
均径の1.2倍、特に1.4倍以上であることが望まし
く、さらに、上記塊部15は、数本のガラス繊維の各端
部の塊部同士が互いに融着していることが望ましい。
At this time, the lump portion 15 is preferably 1.2 times, particularly 1.4 times or more of the average diameter of the glass fiber 12, and the lump portion 15 is made up of several glass fibers. It is desirable that the end masses are fused to each other.

【0028】この塊部15の大きさは、レーザーのエネ
ルギーによって変えることができ、この1ショットあた
り2〜20mj、特に5〜10mjが望ましい。これ
は、2mjよりも小さいと塊部の形成が不十分であり、
20mjを超えると、熱硬化性樹脂が焼けてしまう恐れ
がある。
The size of the lump 15 can be changed by the energy of the laser and is preferably 2 to 20 mj per shot, particularly 5 to 10 mj. If this is smaller than 2 mj, the formation of the lump is insufficient,
If it exceeds 20 mj, the thermosetting resin may be burnt.

【0029】この時、レーザー光によって形成された塊
部15は、貫通孔14内に突出しており、その貫通孔1
4壁面におけるガラス繊維12と熱硬化性樹脂16との
界面部分には、隙間17が存在したままである。
At this time, the lump portion 15 formed by the laser beam projects into the through hole 14, and the through hole 1
A gap 17 still exists at the interface between the glass fiber 12 and the thermosetting resin 16 on the four wall surfaces.

【0030】次に、形成した貫通孔14内に導電性ペー
ストを充填してビアホール導体18を形成する(c)。
この導電性ペーストは、銅、アルミニウム、金、銀の群
から選ばれる少なくとも1種、または2種以上の合金を
主体とする金属粉末、溶剤、熱硬化性樹脂及び硬化剤を
混練して調製される。なお、溶剤はα−テルピネオー
ル、2−オクタノールや室温で液状の熱硬化性樹脂など
が用いられる。熱硬化性樹脂及び硬化剤は絶縁シートの
硬化を妨げない同組成の樹脂もしくは同じ温度で硬化す
る樹脂が選択される。これは導電性組成物同士の硬化後
の保形性を保つために用いられる。
Next, a conductive paste is filled in the formed through holes 14 to form via-hole conductors 18 (c).
This conductive paste is prepared by kneading at least one metal selected from the group consisting of copper, aluminum, gold and silver, or a metal powder mainly containing an alloy of two or more, a solvent, a thermosetting resin and a curing agent. It The solvent used is α-terpineol, 2-octanol, or a thermosetting resin that is liquid at room temperature. As the thermosetting resin and the curing agent, a resin having the same composition that does not hinder the curing of the insulating sheet or a resin that cures at the same temperature is selected. This is used to maintain the shape retention of the conductive compositions after curing.

【0031】次に、(c)を経て作製されたビアホール
導体18が形成されたプリプレグ13に対して加熱加圧
処理を施す。この加熱加圧処理は、10〜50kg/c
2の圧力を印加しながら、プリプレグ13中の熱硬化
性樹脂が軟化するが硬化しない温度、具体的には80〜
150℃で処理される。かかる加熱加圧処理によって、
図3(c)に示すように、ビアホール導体18壁面にお
ける熱硬化性樹脂16がビアホール導体18側に押し出
される結果、ガラス繊維12と熱硬化性樹脂16との界
面部分を塊部15が封止する状態となる。
Next, the prepreg 13 on which the via-hole conductor 18 manufactured through (c) is formed is subjected to a heat and pressure treatment. This heat and pressure treatment is 10 to 50 kg / c
The temperature at which the thermosetting resin in the prepreg 13 softens but does not cure while applying a pressure of m 2 , specifically 80 to
Treated at 150 ° C. By such heat and pressure treatment,
As shown in FIG. 3C, as a result of the thermosetting resin 16 on the wall surface of the via-hole conductor 18 being extruded toward the via-hole conductor 18, the lump portion 15 seals the interface between the glass fiber 12 and the thermosetting resin 16. Ready to go.

【0032】なお、この時の加熱加圧処理は、単独で行
ってもよいが、ビアホール導体18の少なくとも一方の
端部に配線回路層を形成するのと同時に行ってもよい。
The heating and pressurizing process at this time may be performed independently, but may be performed at the same time when the wiring circuit layer is formed on at least one end of the via-hole conductor 18.

【0033】その場合には、プリプレグの表面および/
または裏面全面に銅箔などの金属箔19を貼り(d)、
上記の条件で加熱加圧処理を施した後、表面の銅箔をフ
ォトレジスト法によって配線回路層20を形成する
(e)。
In that case, the surface of the prepreg and /
Alternatively, a metal foil 19 such as a copper foil is attached to the entire back surface (d),
After performing the heating and pressing treatment under the above conditions, the wiring circuit layer 20 is formed on the surface copper foil by the photoresist method (e).

【0034】また、他の方法としては、あらかじめ樹脂
フィルム表面に金属箔を接着しフォトレジスト法などに
よって回路パターンを形成した後、その配線回路層を前
記プリプレグの表面に積層し、上記の条件で加熱加圧を
施した後、樹脂フィルムのみを剥離することにより配線
回路層を形成することができる。
As another method, a metal foil is adhered to the surface of the resin film in advance and a circuit pattern is formed by a photoresist method or the like, and then the wiring circuit layer is laminated on the surface of the prepreg under the above conditions. After applying heat and pressure, the wiring circuit layer can be formed by peeling only the resin film.

【0035】そして、最終的に、プリプレグ中の熱硬化
性樹脂が完全に硬化するに十分な温度に加熱することに
より、表面および裏面に配線回路層が形成され、それら
配線回路層がビアホール導体によって接続された基本的
な配線基板が作製できる。
Finally, by heating to a temperature sufficient to completely cure the thermosetting resin in the prepreg, wiring circuit layers are formed on the front surface and the back surface, and these wiring circuit layers are formed by the via-hole conductors. A connected basic wiring board can be produced.

【0036】なお、上記の熱硬化処理は、前記加熱加圧
処理から連続して処理することによって工程の簡略化を
図ることもできる。
The above-mentioned thermosetting process can be simplified by continuously performing the heating and pressurizing process.

【0037】さらに、前記ビアホール導体の形成前に、
貫通孔形成後のプリプレグに対して上記条件で加熱加圧
処理を施せば、ビアホール導体の充填前にガラス繊維1
2と熱硬化性樹脂16との界面部分を塊部15が封止す
ることができる結果、ガラス繊維12と熱硬化性樹脂1
6との界面部分にペースト成分が侵入するのを防止する
ことができる。
Further, before forming the via-hole conductor,
If the prepreg after the through holes are formed is heated and pressed under the above conditions, the glass fiber
As a result that the lump portion 15 can seal the interface portion between the thermosetting resin 16 and the thermosetting resin 2, the glass fiber 12 and the thermosetting resin 1
It is possible to prevent the paste component from entering the interface portion with 6.

【0038】また、多層配線基板を作製するには、上記
(a)〜(e)の工程を経て作製された完全硬化前の複
数のプリプレグを積層圧着した後、完全熱硬化すること
により多層配線基板を得ることができる。
In order to manufacture a multilayer wiring board, a plurality of prepregs, which have been manufactured through the above steps (a) to (e) and which have not been completely cured, are laminated and pressure-bonded and then completely heat cured to form a multilayer wiring. A substrate can be obtained.

【0039】以上のように、本発明の配線基板によれ
ば、ビアホール導体内壁に露出しているガラス繊維の端
部に繊維径よりも大きい塊部を形成し、その塊部によっ
て前記ビアホール導体壁面における前記ガラス繊維と前
記熱硬化性樹脂との界面部分を封止しているので、マイ
グレーションの発生を抑制することができる。
As described above, according to the wiring board of the present invention, a lump portion having a diameter larger than the fiber diameter is formed at the end of the glass fiber exposed on the inner wall of the via hole conductor, and the lump portion forms the wall surface of the via hole conductor. Since the interface between the glass fiber and the thermosetting resin is sealed, the occurrence of migration can be suppressed.

【0040】これによりビアホール導体を近接して形成
した場合においてもビアホール導体間で絶縁不良を起こ
すことがなく絶縁信頼性を向上でき、ビアホール導体の
高密度形成に対応できる。しかも、複数のガラス繊維の
塊部が融着することにより、CAFの発生はさらに少な
くなり、さらにマイグレーションが減少する。
As a result, even when the via-hole conductors are formed close to each other, insulation failure does not occur between the via-hole conductors, the insulation reliability can be improved, and high-density formation of via-hole conductors can be dealt with. Moreover, the fusion of the lumps of a plurality of glass fibers further reduces the occurrence of CAF and further reduces migration.

【0041】なお、配線基板の製造方法において、未硬
化のプリプレグに対してレーザー加工し、その後、加熱
加圧処理することにより、熱硬化性樹脂の流動性を促
し、塊部による前記ガラス繊維と前記熱硬化性樹脂との
界面部分の封止性を高めることができる。
In the method for manufacturing a wiring board, the uncured prepreg is laser-processed, and then heated and pressed to promote the fluidity of the thermosetting resin, thereby forming the glass fiber by the lump. The sealing property at the interface with the thermosetting resin can be improved.

【0042】また、本発明の製造方法によれば、ビアホ
ール導体の形成をメッキでなく導電性ペーストの充填に
よって行うために、メッキ液中に含まれるシアンやホル
マリンなどの有害な薬物の使用量が削減でき、環境面で
もメリットがある。
Further, according to the manufacturing method of the present invention, since the via-hole conductor is formed not by plating but by filling with a conductive paste, the amount of harmful drug such as cyan or formalin contained in the plating solution is reduced. It can be reduced, and there is an environmental advantage.

【0043】[0043]

【実施例】実施例1〜4、比較例1 コア基板として熱硬化性ポリフェニレンエーテル(PP
E)に対して繊維の平均径が10μmのガラス織布を5
8体積%含むプリプレグにCO2 レーザーでビア径10
0μm、ビアピッチ250μmの貫通孔を表1に示すレ
ーザー出力をもって加工し、次いで貫通孔内に平均粒径
が4μmの表面に銀を被覆した銅粉100重量部、セル
ロース0.2重量部、2−オクタノール10重量部とを
混合した金属ペーストを充填してビアホール導体を形成
し、50℃で60分加熱して乾燥させた。
[Examples] Examples 1 to 4 and Comparative Example 1 Thermosetting polyphenylene ether (PP
5) A glass woven cloth with an average fiber diameter of 10 μm
Via diameter 10 with CO 2 laser on prepreg containing 8% by volume
A through hole having a diameter of 0 μm and a via pitch of 250 μm was processed with the laser output shown in Table 1, and then 100 parts by weight of copper powder coated with silver on the surface having an average particle diameter of 4 μm, 0.2 parts by weight of cellulose, 2- A metal paste mixed with 10 parts by weight of octanol was filled to form a via-hole conductor, which was heated at 50 ° C. for 60 minutes and dried.

【0044】一方、12μmの厚さの銅箔を接着したP
ETからなる樹脂フィルムの銅箔に対してフォトレジス
ト法によって配線回路層を形成した。次いで、上記プリ
プレグに上記の樹脂フィルムを位置あわせして積層し、
表1に示す条件で加熱加圧し、樹脂フィルムを剥がすこ
とで、配線回路層を転写させた。
On the other hand, P with a 12 μm thick copper foil bonded
A wiring circuit layer was formed on a copper foil of a resin film made of ET by a photoresist method. Then, the resin film is aligned and laminated on the prepreg,
The printed circuit layer was transferred by heating and pressing under the conditions shown in Table 1 and peeling off the resin film.

【0045】そして、このプリプレグを3層積層、最表
面の絶縁層の表面にフッ素樹脂系の透明な離型フィルム
を貼り付けた後、真空プレス装置用いて20kgf/c
2の圧力を加えながら200℃で1時間加熱して熱硬
化性樹脂を完全に硬化させた。
Then, three layers of this prepreg were laminated, and a transparent fluororesin-based release film was attached to the surface of the outermost insulating layer, and then 20 kgf / c using a vacuum press machine.
The thermosetting resin was completely cured by heating at 200 ° C. for 1 hour while applying a pressure of m 2 .

【0046】実施例5、6 実施例1〜4と同じプリプレグに同様にしてCO2 レー
ザーでビア径100μm、ビアピッチ250μmの貫通
孔を形成し、次いでその貫通孔に実施例1〜4で用いた
ものを同一の導電性ペーストを充填した。その後、12
μmの厚さの銅箔を120℃、30kg/cm2 で1分
間加熱加圧し、基板全面に接着し、真空プレス装置用い
て20kgf/cm2 の圧力を加えながら200℃で1
時間加熱して基板を完全硬化させた。次いで、表面の銅
箔に対してフォトレジスト法によって配線回路層を形成
した。
Examples 5 and 6 In the same prepreg as in Examples 1 to 4, through holes having a via diameter of 100 μm and a via pitch of 250 μm were formed by using a CO 2 laser in the same manner, and then the through holes were used in Examples 1 to 4. One was filled with the same conductive paste. Then 12
A copper foil having a thickness of μm is heated and pressed at 120 ° C. and 30 kg / cm 2 for 1 minute, adhered to the entire surface of the substrate, and a pressure of 20 kgf / cm 2 is applied using a vacuum press machine at 200 ° C.
The substrate was heated for a period of time to completely cure it. Next, a wiring circuit layer was formed on the surface copper foil by a photoresist method.

【0047】その後、上記の配線基板の表面に、上記と
同様にして作製したビアホール導体を有するプリプレグ
を位置あわせして積層し、120℃、35kg/cm2
で加熱加圧し、20kgf/cm2 の圧力を加えながら
200℃で1時間加熱して基板を完全硬化させた。
Then, a prepreg having a via-hole conductor produced in the same manner as described above is aligned and laminated on the surface of the above wiring board, and the temperature is 120 ° C. and 35 kg / cm 2.
The substrate was completely cured by heating at 200 ° C. for 1 hour while applying a pressure of 20 kgf / cm 2 .

【0048】比較例2 コア基板として、実施例1と同じプリプレグを用意し
た。その後、その表裏面に12μmの厚さの銅箔を12
0℃、20kg/cm2 で加熱加圧し、基板全面に接着
し、真空プレス装置用いて20kgf/cm2 の圧力を
加えながら200℃で1時間加熱して基板を完全硬化さ
せた。得られた基板にマイクロドリルでビア径200μ
m、ビアピッチ350μmの貫通孔加工を行い、貫通孔
内壁に銅メッキを施しビアホール導体を形成した。次い
で、表面の銅箔に対してフォトレジスト法によって配線
回路層を形成し、配線基板を作製した。
Comparative Example 2 As the core substrate, the same prepreg as in Example 1 was prepared. Then, apply 12 μm thick copper foil to the front and back surfaces.
The mixture was heated and pressed at 0 ° C. and 20 kg / cm 2 , adhered to the entire surface of the substrate, and heated at 200 ° C. for 1 hour while applying a pressure of 20 kgf / cm 2 using a vacuum press device to completely cure the substrate. Via hole 200μ with micro drill on the obtained substrate
m, a via pitch of 350 μm was processed, and the inner wall of the through hole was plated with copper to form a via hole conductor. Next, a wiring circuit layer was formed on the copper foil on the surface by a photoresist method to manufacture a wiring board.

【0049】比較例3 コア基板として、実施例1と同じプリプレグを用意し
た。その後、その表裏面に12μmの厚さの銅箔を12
0℃、30kg/cm2 で加熱加圧し、基板全面に接着
し、真空プレス装置用いて20kgf/cm2 の圧力を
加えながら200℃で1時間加熱して基板を完全硬化さ
せた。その後、CO2 レーザーでビア径100μm、ビ
アピッチ250μmの貫通孔を加工し、次いで貫通孔内
に実施例1と同様の導電性ペーストを充填した。次い
で、表面の銅箔に対してフォトレジスト法によって配線
回路層を形成した。
Comparative Example 3 As the core substrate, the same prepreg as in Example 1 was prepared. Then, apply 12 μm thick copper foil to the front and back surfaces.
It was heated and pressed at 0 ° C. and 30 kg / cm 2 , adhered to the entire surface of the substrate, and heated at 200 ° C. for 1 hour while applying a pressure of 20 kgf / cm 2 using a vacuum press device to completely cure the substrate. After that, a through hole having a via diameter of 100 μm and a via pitch of 250 μm was processed with a CO 2 laser, and then the same conductive paste as in Example 1 was filled in the through hole. Next, a wiring circuit layer was formed on the surface copper foil by a photoresist method.

【0050】比較例4 アラミド不織布に対してエポキシ樹脂を含浸したプリプ
レグにCO2 レーザーでビア径100μm、ビアピッチ
250μmの貫通孔を加工し、次いで貫通孔内に実施例
1と同様の導電性ペーストを充填した。その後、12μ
mの厚さの銅箔を120℃、30kg/cm2 で加熱加
圧し、基板全面に接着し、真空プレス装置用いて20k
gf/cm2 の圧力を加えながら170℃で1時間加熱
して基板を完全硬化させた。次いで、表面の銅箔に対し
てフォトレジスト法によって配線回路層を形成した。そ
の後、上記の配線基板の表面に、上記と同様にして作製
したビアホール導体を有するプリプレグを位置あわせし
て積層し、40kgf/cm2 の圧力を加えながら18
0℃で1時間加熱して基板を完全硬化させた。
Comparative Example 4 A prepreg obtained by impregnating an aramid nonwoven fabric with an epoxy resin was processed with a CO 2 laser to form through holes having a via diameter of 100 μm and a via pitch of 250 μm, and then the same conductive paste as in Example 1 was placed in the through holes. Filled. Then 12μ
A copper foil with a thickness of m is heated and pressed at 120 ° C. and 30 kg / cm 2 to adhere it to the entire surface of the substrate, and then 20 k using a vacuum press machine.
The substrate was completely cured by heating at 170 ° C. for 1 hour while applying a pressure of gf / cm 2 . Next, a wiring circuit layer was formed on the surface copper foil by a photoresist method. After that, a prepreg having a via-hole conductor produced in the same manner as described above is aligned and laminated on the surface of the wiring board, and a pressure of 40 kgf / cm 2 is applied to the prepreg.
The substrate was completely cured by heating at 0 ° C. for 1 hour.

【0051】(評価)得られた各配線基板のビアホール
導体またはビアホール導体を切断し断面の形状を観察
し、塊部による封止の有無、ビアホール導体内壁の露出
している繊維体の端部の塊部の径を測定し、繊維の平均
径との比率を表1に示した。
(Evaluation) The obtained via-hole conductors or via-hole conductors of each wiring board were cut and the cross-sectional shape was observed, and the presence or absence of sealing by lumps and the end of the exposed fibrous body on the inner wall of the via-hole conductors were checked. The diameter of the lump was measured, and the ratio to the average diameter of the fiber is shown in Table 1.

【0052】また、各実施例、比較例についてそれぞれ
20個の配線基板を作製し、それらを下記a、bの条件
で試験を行い、 (a)120℃、2.1気圧、湿度100%の雰囲気に
300時間保持。
Further, 20 wiring boards were prepared for each of the examples and comparative examples, and tested under the following conditions a and b. (A) 120 ° C., 2.1 atmospheric pressure, 100% humidity Hold in atmosphere for 300 hours.

【0053】(b)130℃、湿度85%、ビアホール
導体またはビアホール導体に5.5Vの電圧を印加し3
00時間保持。
(B) A temperature of 130 ° C., a humidity of 85%, a voltage of 5.5 V is applied to the via-hole conductor or the via-hole conductor, and 3
Hold for 00 hours.

【0054】試験後の隣接するビアホール導体間で絶縁
不良が発生した配線基板の数を表1に示した。
Table 1 shows the number of wiring boards having insulation failure between adjacent via-hole conductors after the test.

【0055】[0055]

【表1】 [Table 1]

【0056】表1に示すように、比較例2のように、従
来法によってマイクロドリルによって貫通孔を形成した
場合、図4に示すように、ガラス繊維21の端部には塊
部は全く形成されておらず、その結果、ガラス繊維21
と樹脂22との界面の隙間23を通じてメッキ液の侵入
が認められた。
As shown in Table 1, when a through hole was formed by a microdrill by a conventional method as in Comparative Example 2, as shown in FIG. 4, no lump was formed at the end of the glass fiber 21. As a result, glass fiber 21
Penetration of the plating solution was confirmed through the gap 23 at the interface between the resin 22 and the resin 22.

【0057】また、比較例3では、図5に示すようにガ
ラス繊維24の端部に塊部25の形成が認められるもの
のガラス繊維24と樹脂26との界面が封止されておら
ず、その結果、ガラス繊維24と樹脂26との隙間27
に銅粉が侵入し絶縁不良を生じさせていた。
In Comparative Example 3, the formation of the lump 25 at the end of the glass fiber 24 was recognized as shown in FIG. 5, but the interface between the glass fiber 24 and the resin 26 was not sealed, and As a result, the gap 27 between the glass fiber 24 and the resin 26
Copper powder invaded into and caused insulation failure.

【0058】さらに、比較例4では、図6に示すよう
に、ガラス繊維28の端部には塊部は全く形成されてお
らず、その結果、ガラス繊維28と樹脂29との界面の
隙間30を通じて水分が侵入しビアホール導体を酸化さ
せることで絶縁不良が生じていた。
Further, in Comparative Example 4, as shown in FIG. 6, no lump was formed at the end of the glass fiber 28, and as a result, a gap 30 at the interface between the glass fiber 28 and the resin 29 was formed. Moisture penetrates through and oxidizes the via-hole conductor, resulting in poor insulation.

【0059】また、加熱加圧条件において、比較例1で
は圧力が弱いために、図5のようにガラス繊維24と樹
脂26との界面が封止されておらず、その結果、隙間に
銅粉が侵入し絶縁不良を生じさせていた。
Further, under the heating and pressurizing condition, the pressure is weak in Comparative Example 1, so that the interface between the glass fiber 24 and the resin 26 is not sealed as shown in FIG. 5, and as a result, the copper powder is left in the gap. Had entered and caused insulation failure.

【0060】これらの比較例に対して、本発明に基づき
作製した配線基板は、いずれも塊部が形成され、その塊
部によってガラス繊維と樹脂との界面が封止されており
その結果、マイグレーションの発生や水分の侵入の発生
がなく、優れた接続信頼性を示した。
In contrast to these comparative examples, in the wiring boards manufactured according to the present invention, a lump was formed in each case, and the interface between the glass fiber and the resin was sealed by the lump, which resulted in migration. It showed excellent connection reliability with no generation of water or intrusion of water.

【0061】[0061]

【発明の効果】以上詳述したように、本発明によれば、
隣接するビアホール導体間のマイグレションの発生を抑
制し、導体間の絶縁信頼性を高めることができ、配線基
板に対してビアホール導体を高密度に形成することがで
きる。
As described in detail above, according to the present invention,
Generation of migration between adjacent via-hole conductors can be suppressed, insulation reliability between the conductors can be improved, and via-hole conductors can be formed with high density on the wiring board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の配線基板の基本構造を説明するための
図である。
FIG. 1 is a diagram for explaining a basic structure of a wiring board of the present invention.

【図2】本発明の配線基板におけるビアホール導体の拡
大断面図である。
FIG. 2 is an enlarged cross-sectional view of a via-hole conductor in the wiring board of the present invention.

【図3】本発明の配線基板の製造方法を説明するための
工程図である。
FIG. 3 is a process drawing for explaining the manufacturing method of the wiring board of the present invention.

【図4】従来のビアホール導体の一例を説明するための
拡大断面図である。
FIG. 4 is an enlarged cross-sectional view for explaining an example of a conventional via-hole conductor.

【図5】従来のビアホール導体の他の例を説明するため
の拡大断面図である。
FIG. 5 is an enlarged cross-sectional view for explaining another example of the conventional via-hole conductor.

【図6】従来のビアホール導体のさらに他の例を説明す
るための拡大断面図である。
FIG. 6 is an enlarged cross-sectional view for explaining still another example of the conventional via-hole conductor.

【符号の説明】[Explanation of symbols]

1 配線基板 2 織布 3 熱硬化性樹脂 4 絶縁基板 5 貫通孔 6 ビアホール導体 7 配線回路層 8 ガラス繊維 9 塊部 1 wiring board 2 woven cloth 3 Thermosetting resin 4 insulating substrate 5 through holes 6 Via hole conductor 7 Wiring circuit layer 8 glass fiber 9 chunks

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ガラス繊維によって形成された織布または
不織布に熱硬化性樹脂が含浸されてなる絶縁基板に、貫
通孔が形成されており、該貫通孔内に金属粉末を含む導
電性ペーストを充填したビアホール導体を具備する配線
基板において、前記ビアホール導体壁面に露出している
前記ガラス繊維の端部がガラス繊維径よりも大きい塊部
によって形成されており、前記ビアホール導体壁面にお
ける前記ガラス繊維と前記熱硬化性樹脂との界面部分が
前記塊部によって封止されていることを特徴とする配線
基板。
1. A through hole is formed in an insulating substrate obtained by impregnating a woven cloth or a non-woven cloth made of glass fiber with a thermosetting resin, and a conductive paste containing a metal powder is provided in the through hole. In a wiring board having a filled via-hole conductor, the end of the glass fiber exposed on the via-hole conductor wall surface is formed by a lump larger than the glass fiber diameter, and the glass fiber on the via-hole conductor wall surface. A wiring board, wherein an interface portion with the thermosetting resin is sealed by the lump.
【請求項2】前記複数のガラス繊維の前記塊部が互いに
融着していることを特徴とする請求項1記載の配線基
板。
2. The wiring board according to claim 1, wherein the lumps of the plurality of glass fibers are fused to each other.
【請求項3】前記塊部の最小径が前記ガラス繊維の平均
径の1.2倍以上であることを特徴とする請求項1記載
の配線基板。
3. The wiring board according to claim 1, wherein the minimum diameter of the lump is 1.2 times or more the average diameter of the glass fiber.
【請求項4】(a)ガラス繊維によって形成された織布
または不織布に熱硬化性樹脂が含浸されてなるプリプレ
グにレーザー光を用いて貫通孔を形成するとともに、前
記貫通孔の内壁面に露出しているガラス繊維の先端を溶
融して前記ガラス繊維の平均径よりも大きい塊部を形成
する工程と、(b)前記貫通孔内に金属粉末を含有する
導電性ペーストを充填してビアホール導体を形成する工
程と、(c)前記ビアホール導体を形成したプリプレグ
を加熱加圧処理を施し、前記プリプレグ内の熱硬化性樹
脂を流動させて、前記ビアホール導体壁面における前記
ガラス繊維と前記熱硬化性樹脂との界面部分を前記ガラ
ス繊維端部の塊部によって封止する工程と、(d)
(c)工程後のプリプレグ中の前記熱硬化性樹脂を硬化
する工程と、を具備する配線基板の製造方法。
4. (a) A prepreg obtained by impregnating a woven or non-woven fabric made of glass fiber with a thermosetting resin is used to form a through hole by using laser light, and is exposed on the inner wall surface of the through hole. A step of melting the tip of the glass fiber to form a lump having a diameter larger than the average diameter of the glass fiber; and (b) filling the inside of the through hole with a conductive paste containing a metal powder to form a via-hole conductor. And (c) subjecting the prepreg on which the via-hole conductor is formed to heat and pressure treatment to flow the thermosetting resin in the prepreg so that the glass fiber and the thermosetting resin on the via-hole conductor wall surface are formed. A step of sealing an interface portion with a resin with a lump portion of the glass fiber end portion, (d)
(C) A step of curing the thermosetting resin in the prepreg after the step, and a method for manufacturing a wiring board.
【請求項5】前記塊部の最小径が前記ガラス繊維の平均
径の1.2倍以上であることを特徴とする請求項4記載
の配線基板の製造方法。
5. The method of manufacturing a wiring board according to claim 4, wherein the minimum diameter of the lump is 1.2 times or more the average diameter of the glass fiber.
【請求項6】前記レーザー光を1ショットあたり2〜2
0mjのエネルギーで照射して貫通孔を形成することを
特徴とする請求項4記載の配線基板の製造方法。
6. The laser light is applied to 2 to 2 per shot.
The method for manufacturing a wiring board according to claim 4, wherein the through hole is formed by irradiating with an energy of 0 mj.
【請求項7】前記加熱加圧処理が、80〜150℃、1
0〜50kg/cm2の条件で行われる請求項4記載の
配線基板の製造方法。
7. The heat and pressure treatment is performed at 80 to 150 ° C. for 1 hour.
The method for manufacturing a wiring board according to claim 4, wherein the method is performed under a condition of 0 to 50 kg / cm 2 .
JP24449999A 1999-08-31 1999-08-31 Wiring board and manufacturing method thereof Expired - Lifetime JP3522165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24449999A JP3522165B2 (en) 1999-08-31 1999-08-31 Wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24449999A JP3522165B2 (en) 1999-08-31 1999-08-31 Wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001068818A JP2001068818A (en) 2001-03-16
JP3522165B2 true JP3522165B2 (en) 2004-04-26

Family

ID=17119590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24449999A Expired - Lifetime JP3522165B2 (en) 1999-08-31 1999-08-31 Wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3522165B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794902B (en) * 2001-07-18 2010-05-26 松下电器产业株式会社 Method and meterial for manufacturing circuit-formed substrate
JP4476226B2 (en) 2006-02-24 2010-06-09 三洋電機株式会社 Circuit board and circuit board manufacturing method
JP5127790B2 (en) * 2009-08-03 2013-01-23 京セラ株式会社 Wiring board
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2013229526A (en) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd Multilayer wiring board and method of manufacturing the same
JP2014046493A (en) * 2012-08-30 2014-03-17 Sumitomo Bakelite Co Ltd Laminate and production method of laminate
JP7252871B2 (en) * 2019-09-26 2023-04-05 京セラ株式会社 SUBSTRATE STRUCTURE AND ELECTRONIC DEVICE USING SUBSTRATE STRUCTURE

Also Published As

Publication number Publication date
JP2001068818A (en) 2001-03-16

Similar Documents

Publication Publication Date Title
JP3375555B2 (en) Circuit component built-in module and method of manufacturing the same
KR100529405B1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100670751B1 (en) Semiconductor device, semiconductor wafer, semiconductor module and manufacturing method of semiconductor device
US3835531A (en) Methods of forming circuit interconnections
JP4279893B2 (en) Manufacturing method of circuit component built-in module
KR100232414B1 (en) Multilayer circuit board and manufacture method thereof
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
JPH1145955A (en) Device built-in multilayered printed circuit board and its manufacture
JP2003008209A (en) Conductive bonding material, multilayer printed wiring board, and manufacturing method thereof
CN102282918A (en) Wiring substrate, method for producing wiring substrate, and via paste
CN102265718A (en) Multilayer wiring substrate, and method for producing multilayer wiring substrate
CN108093572A (en) A kind of production method of the printed circuit board with no porose disc blind hole structure
JP4606685B2 (en) Module with built-in circuit components
JP3522165B2 (en) Wiring board and manufacturing method thereof
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JP2004134679A (en) Core substrate, manufacturing method thereof, and multilayer wiring board
JP2002198656A (en) Method of manufacturing substrate for high density mounting
JP2001291425A (en) Via filling conductive adhesive and method of manufacturing electronic apparatus using the same
JP2000138457A (en) Multilayer interconnection board and its manufacture
JP2000077849A (en) Wiring board and its manufacture
JP3236812B2 (en) Multilayer wiring board
JP2002035977A (en) Piercing method
JP2002111215A (en) Wiring board and its manufacturing method
US20090041977A1 (en) System for the Manufacture of Electronic Assemblies Without Solder
JP2002109956A (en) Conductive paste and manufacturing method of circuit board using the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040203

R150 Certificate of patent or registration of utility model

Ref document number: 3522165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

EXPY Cancellation because of completion of term