JP3520374B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JP3520374B2 JP3520374B2 JP17788492A JP17788492A JP3520374B2 JP 3520374 B2 JP3520374 B2 JP 3520374B2 JP 17788492 A JP17788492 A JP 17788492A JP 17788492 A JP17788492 A JP 17788492A JP 3520374 B2 JP3520374 B2 JP 3520374B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- output
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は多電源系をもつ半導体集
積回路の電源電圧オフ時の出力安定化回路に関するもの
で、特に液晶ディスプレイや、プラズマディスプレイ、
蛍光表示管などの、表示体を駆動する多出力ドライバ回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output stabilizing circuit for a semiconductor integrated circuit having a multi-power supply system when the power supply voltage is off, and particularly to a liquid crystal display, a plasma display,
The present invention relates to a multi-output driver circuit that drives a display body such as a fluorescent display tube.
【０００２】[0002]
【従来の技術】従来の多電源をもつ半導体集積回路（以
下ＩＣ）は、
（１）電源オン時は制御系の電源を与えた後に出力系の
電源電圧を与え、電源オフ時は出力系の電源電圧を下げ
た後に、制御系の電圧を下げる様に、外部より電源を与
えていた。2. Description of the Related Art A conventional semiconductor integrated circuit (hereinafter referred to as an IC) having multiple power supplies is as follows: (1) When the power is turned on, the power supply for the control system is applied and then the power supply voltage for the output system is applied; After lowering the power supply voltage, the power supply was externally applied so as to lower the voltage of the control system.
【０００３】（２）ＩＣの内部に制御系の電源電圧を検
出する回路を設け、制御系の電源電圧がある電圧以下で
は出力系の回路を固定するような回路を設けたもの。(2) A circuit for detecting the power supply voltage of the control system is provided inside the IC, and a circuit for fixing the circuit of the output system is provided below a certain voltage of the power supply voltage of the control system.
【０００４】（３）制御系の電圧が与えられないと出力
系は常にオンしない様な回路構成のものなどがある。(3) There is a circuit configuration in which the output system is not always turned on when the voltage of the control system is not applied.
【０００５】[0005]
【発明が解決しようとする課題】しかし上記（１）の様
な構成の場合、外付け回路として制御系用と出力系用の
スイッチが必要となる。また電圧監視用のディテクター
や順序回路、高電力トランジスタなどが必要となる。However, in the case of the above configuration (1), switches for the control system and the output system are required as external circuits. Also, a voltage monitoring detector, a sequential circuit, and a high-power transistor are required.
【０００６】上記（２）の様な構成を図２に示す、制御
系の電源電圧を監視する回路を制御電源系でつくり、そ
の出力を出力系のレベルシフタの入力としたものであ
る、しかし１１のフリップフロップ型のレベルシフトの
場合、制御系の電圧が電源監視回路の動作するぐらいの
電圧で有れば充分に動作し出力を固定にすることができ
るが、制御系のトランジスタが動作できない電圧（トラ
ンジスタのしきい値近い電圧）以下では、レベルシフタ
の入力トランジスタ２１，２２は両方ともオフ状態であ
り、レベルシフタの出力は前の状態を保持するはずであ
るが、トランジスタのチャンネルリークやドレイン部の
ジャンクションリークによって、出力が変化してしまう
ことがある。これはＩＣの製造時期の違いなどによって
ばらばらであり、選別も困難である。この現象がどの様
な影響を及ぼすのかというと、たとえば５Ｖの電源を与
えてから昇圧回路を通して第二の電源５０Ｖを発生さ
せ、その電圧で蛍光表示管などのディスプレイを表示さ
せようとする。電源オン時は５Ｖが与えられてから徐々
に出力系の電圧が上がるので良いが、電源オフ時には５
Ｖがすぐに無くなり、出力系の電圧は平滑用コンデンサ
に蓄えられた電荷が残っているため徐々に下がってしま
う。もしこの時点で出力が変化してしまえば、特定のビ
ットで高発光してしまう。すなわち電源オフ時に異常表
示をしてしまう。上記（３）の様な構成を図３に示す、
２７は６の電源電圧よりも低い電位であって、２３のト
ランジスタをオンさせる。これはトランジスタ負荷型の
レベルシフト回路であり、４２のトランジスタに制御系
電圧の高レベルが与えられることにより出力８がオン
（Ｐチャネルトランジスタ３１がオン）するが、制御電
圧が無くなってしまえば、出力は絶対にオンしない。し
かしこのタイプのレベルシフト回路では、出力オン時に
高圧系の電源間に垂れ流しの電流が流れてしまう。もし
このタイプのレベルシフトを多出力ドライバに使用した
場合、垂れ流し電流を１ビット当り２０μＡとし、出力
系電圧を６０Ｖとすると、２０ビットで２０μＡ＊６０
Ｖ＊２０＝２４０ｍＷとなるため、ＩＣパッケージ許容
損失を２５０ｍＷとすれば、それ以上の多出力化は困難
になる。The configuration as described in (2) above is shown in FIG. 2, in which a circuit for monitoring the power supply voltage of the control system is formed by the control power supply system, and its output is used as the input of the level shifter of the output system. In the case of the flip-flop type level shift of the above, if the voltage of the control system is enough to operate the power supply monitoring circuit, it can operate sufficiently and fix the output, but the voltage that the transistor of the control system cannot operate. Below (a voltage close to the threshold value of the transistor), both the input transistors 21 and 22 of the level shifter are in the off state, and the output of the level shifter should maintain the previous state. The output may change due to a junction leak. This is different due to differences in the IC manufacturing time, etc., and selection is difficult. The effect of this phenomenon is that, for example, a power supply of 5V is applied, then a second power supply of 50V is generated through a booster circuit, and a display such as a fluorescent display tube is displayed with the voltage. When the power is turned on, the voltage of the output system gradually rises after 5 V is applied, but when the power is turned off,
V disappears immediately, and the voltage of the output system gradually decreases because the charge accumulated in the smoothing capacitor remains. If the output changes at this point, high light emission will occur at a specific bit. That is, an abnormal display is displayed when the power is turned off. A configuration like the above (3) is shown in FIG.
27 is a potential lower than the power supply voltage of 6 and turns on the transistor of 23. This is a transistor load type level shift circuit, and the output 8 is turned on (the P-channel transistor 31 is turned on) by applying a high level of the control system voltage to the transistor 42, but if the control voltage disappears, The output is never turned on. However, in this type of level shift circuit, a dripping current flows between the high-voltage power supplies when the output is turned on. If this type of level shifter is used for a multi-output driver, if the drain current is 20 μA per bit and the output system voltage is 60 V, then 20 bits will be 20 μA * 60.
Since V * 20 = 240 mW, if the power dissipation of the IC package is set to 250 mW, it will be difficult to achieve more outputs.
【０００７】[0007]
【課題を解決するための手段】以上の課題を解決するた
めに、本発明が講じた手段は、第一の電源線と、前記第
一の電源線とは異なる電位を供給する第二の電源線と、
前記第一の電源線および前記第二の電源線とは異なる電
位を供給する第三の電源線と、前記第一の電源線と前記
第三の電源線とに接続され、前記第一の電源線から供給
される電位を検出し、前記第一の電源線から供給される
電位に応じた第一の信号を出力する制御手段と、複数の
トランジスタで構成されるバッファ回路を含んだ検出手
段であって、前記第二の電源線と前記第三の電源線とに
接続され、前記第一の電源線から供給される電位を検出
し、前記第一の電源線の電位の変動量に応じた第三の信
号を出力する第一の検出手段と、 複数のトランジスタ
を含んだレベルホールド手段であって、前記第二の電源
線と前記第三の電源線とに接続され、前記第一の信号が
入力され、前記第一の信号に基づいた第二の信号を出力
するレベルホールド手段と、複数のトランジスタを含ん
だ出力手段であって、前記第二の電源線と前記第三の電
源線とに接続され、前記第二の信号が入力される出力手
段と、少なくとも１つのトランジスタを含んだ出力固定
手段であって、前記第三の信号に基づいて前記第二の信
号を第三の電源線の電位に固定する出力固定手段と、を
備えたことを特徴とする。Means for Solving the Problems In order to solve the above problems, the means taken by the present invention is a first power supply line and a second power supply for supplying a potential different from that of the first power supply line. Lines and,
A third power supply line that supplies a potential different from that of the first power supply line and the second power supply line, the first power supply line and the third power supply line, and the first power supply A control means for detecting a potential supplied from a line and outputting a first signal according to the potential supplied from the first power supply line; and a detection means including a buffer circuit composed of a plurality of transistors. Which is connected to the second power supply line and the third power supply line, detects the potential supplied from the first power supply line, and responds to the amount of change in the potential of the first power supply line. A first detection means for outputting a third signal, and a level holding means including a plurality of transistors, connected to the second power supply line and the third power supply line, the first signal Is input and outputs a second signal based on the first signal. Means and an output means including a plurality of transistors, the output means being connected to the second power supply line and the third power supply line and receiving the second signal, and at least one transistor Output fixing means for fixing the second signal to the potential of the third power supply line based on the third signal.
【０００８】次に、記第一の電源線に接続され、前記第
一の電源線から供給される電位レベルを検出し、前記第
一の電源線から供給される電位レベルを示す第四の信号
を出力する第二の検出手段と、前記第四の信号に基づい
て、前記レベルホールド手段への入力信号を固定する入
力固定手段と、をさらに備えたことを特徴とする。ま
た、前記第一の信号乃至前記第三の信号は前記第一の検
出手段が前記第一の電源線の電位が所定値より低下した
ことを検出した時に出力される信号であることを特徴と
する。Next, a fourth signal which is connected to the first power supply line, detects a potential level supplied from the first power supply line, and indicates a potential level supplied from the first power supply line. Is further provided, and input fixing means for fixing the input signal to the level holding means based on the fourth signal. Further, the first signal to the third signal are signals output when the first detection means detects that the potential of the first power supply line is lower than a predetermined value. To do.
【０００９】次に、前記第一の信号乃至前記第四の信号
は前記第二の検出手段が前記第一の電源線の電位が所定
値より低下したことを検出した時に出力される信号であ
ることを特徴とする。さらに、前記第二の検出手段は少
なくとも、基準電圧発生手段と、コンパレータ手段と、
を含むことを特徴とする。また、前記レベルホールド手
段はレベルシフト回路であることを特徴とする。Next, the first signal to the fourth signal are signals output when the second detecting means detects that the potential of the first power supply line has dropped below a predetermined value. It is characterized by Furthermore, the second detection means is at least a reference voltage generation means, a comparator means,
It is characterized by including. Further, the level holding means is a level shift circuit.
【００１０】[0010]
【作用】制御系電源電圧の低下を検出する回路を出力電
源系で構成し、その出力でレベルホールド回路の出力側
を固定する事により、電源オフ時にＩＣの出力を安定さ
せることができる。The circuit for detecting a decrease in the power supply voltage of the control system is composed of the output power supply system, and the output side of the level hold circuit is fixed by the output, so that the output of the IC can be stabilized when the power supply is turned off.
【００１１】上記ＩＣに更なる出力安定性を獲得しよう
とすれば、制御系電源電圧の低下を検出する回路を制御
電源系で構成し、その出力でレベルホールド回路の入力
側を固定する。In order to obtain further output stability in the IC, a circuit for detecting a decrease in the power supply voltage of the control system is constructed by the control power supply system, and the output fixes the input side of the level hold circuit.
【００１２】制御系電源電圧の低下を検出する回路を出
力電源系で構成し、その出力でシフトレジスタ回路の出
力側を固定する事により、電源オフ時に多出力ドライバ
の出力を安定させることができる。The output of the shift register circuit is fixed by forming the circuit for detecting the decrease in the power supply voltage of the control system with the output power supply system, and the output of the multi-output driver can be stabilized when the power is turned off. .
【００１３】上記多出力ドライバに更なる出力安定性を
獲得しようとすれば、制御系電源電圧の低下を検出する
回路を制御電源系で構成し、その出力でレベルホールド
回路の入力側を固定する。In order to obtain further output stability in the multi-output driver, a circuit for detecting a decrease in the control system power supply voltage is constructed by the control power supply system, and the output fixes the input side of the level hold circuit. .
【００１４】表示素子の中でも蛍光表示管はグリッド、
アノードともにプッシュプル駆動が必要な事と、高輝度
であるため、制御電源が無くなった状態で、出力電源が
残っている様な場合、ドライバの出力が完全にオフ状態
にならずオンしてしまえば、特定の文字で異常発光して
しまうが、上記多出力ドライバを使用すれば上記状態で
も出力を完全にオフさせることが出来るので、異常発光
を起こさない。Among the display elements, the fluorescent display tube is a grid,
Since both the anodes require push-pull drive and the brightness is high, if there is output power remaining when the control power supply is gone, the driver output will not turn off completely but will turn on. For example, abnormal light emission occurs with a specific character, but if the multi-output driver is used, the output can be completely turned off even in the above state, so abnormal light emission does not occur.
【００１５】[0015]
【実施例】次に添付図面を参照して本発明の実施例を説
明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【００１６】（実施例１）図１は本発明の実施例であ
り、５の制御系の電源と６の出力系の電源が存在する多
電源系のＩＣの一例である。１は制御系の電源電圧を検
出する回路であり、出力電源系で構成されている。２は
レベルホールド回路であり制御系の信号によって制御さ
れる。３は１の出力を入力としてレベルホールド回路の
出力を直接固定にする回路である。４は制御回路であ
る。図４に詳細回路の一例をしめす。４１は抵抗、４０
はＮチャンネルトランジスタ（以下Ｎｃｈ−Ｔｒ）であ
り、ゲートには制御系電位が与えられている。３６〜３
９のトランジスタはバッファ回路である。制御系電圧が
トランジスタのしきい値電圧よりも低下すれば４０のＮ
ｃｈ−Ｔｒはオフし、４４の出力はＨＩＧＨレベルにな
る。１１はフリップフロップタイプのレベルシフト回路
である、制御系電源電圧が低下したことによって２１，
２２のＮｃｈ−Ｔｒのゲート信号（制御系信号）の電位
が無くなれば、両方ともオフするため、レベルシフトの
出力は前の状態を保持しレベルホールド状態になる。３
２のＮｃｈ−Ｔｒはレベルホールド回路の出力を固定さ
せるためのもので、３２のトランジスタのゲートは制御
系電圧が低下すればＨＩＧＨレベルになりオンするため
レベルシフトの出力はＬＯＷレベルに固定される。した
がって制御電源電圧が低下すればＩＣの出力８はＬＯＷ
レベルに固定される。(Embodiment 1) FIG. 1 shows an embodiment of the present invention, which is an example of a multi-power supply IC in which 5 control system power supplies and 6 output system power supplies are present. Reference numeral 1 is a circuit for detecting the power supply voltage of the control system, which is composed of an output power supply system. Reference numeral 2 is a level hold circuit, which is controlled by a control system signal. A circuit 3 receives the output of 1 as an input and directly fixes the output of the level hold circuit. Reference numeral 4 is a control circuit. FIG. 4 shows an example of the detailed circuit. 41 is resistance, 40
Is an N-channel transistor (hereinafter Nch-Tr), and a control system potential is given to its gate. 36-3
The transistor 9 is a buffer circuit. If the control system voltage drops below the threshold voltage of the transistor, N of 40
The ch-Tr is turned off, and the output of 44 becomes HIGH level. Reference numeral 11 is a flip-flop type level shift circuit.
If the potential of the gate signal (control system signal) of the Nch-Tr of 22 disappears, both are turned off, so that the output of the level shift maintains the previous state and becomes the level hold state. Three
The Nch-Tr of 2 is for fixing the output of the level hold circuit, and the gate of the transistor of 32 becomes HIGH level when the control system voltage decreases and turns on, so the output of the level shift is fixed at LOW level. . Therefore, if the control power supply voltage drops, the output 8 of the IC becomes LOW.
Fixed to the level.
【００１７】（実施例２）図５は本発明の実施例であ
り、５の制御系の電源と６の出力系の電源が存在する多
電源系のＩＣの一例である。１は制御系の電源電圧を検
出する回路であり、出力電源系で構成されている。１０
は制御系の電源電圧を検出する回路で制御電源系で構成
される。１０の回路図の一例を図６にしめす、抵抗６
１、基準電圧発生回路６２、コンパレータ回路６３など
を用いて、制御系の電源電圧の低下を１の回路よりも正
確に行うことができる。この出力をレベルホールド回路
の入力に入れることによって、制御系の電圧が低下した
時最初に１０の検出回路が動作しレベルホールド回路の
入力を固定し、さらに制御系電圧が低下すれば１の検出
回路が動作しレベルホールド回路の出力を固定する。(Embodiment 2) FIG. 5 shows an embodiment of the present invention, which is an example of a multi-power supply IC in which there are 5 control system power supplies and 6 output system power supplies. Reference numeral 1 is a circuit for detecting the power supply voltage of the control system, which is composed of an output power supply system. 10
Is a circuit for detecting the power supply voltage of the control system and is composed of the control power supply system. An example of the circuit diagram of 10 is shown in FIG.
1, the reference voltage generation circuit 62, the comparator circuit 63, etc. can be used to more accurately reduce the power supply voltage of the control system than the circuit of 1. By inputting this output to the input of the level hold circuit, when the voltage of the control system drops, 10 detection circuits operate first to fix the input of the level hold circuit, and when the voltage of the control system drops, 1 detection circuit is detected. The circuit operates and fixes the output of the level hold circuit.
【００１８】（実施例３）図７は本発明の実施例であ
り、８８の制御系の電源と８９の出力系の高耐圧電源が
存在する多電源系の多出力ドライバの一例である。シフ
トレジスタ７３はシリアルデータ７４をクロック７５で
転送し、ラッチパルス７６で転送データをラッチ回路７
７に保持する。ラッチデータはレベルシフト回路７８を
通って出力回路を通って７９より出力される。８０は制
御系電源電圧を監視する回路で、高耐圧系電源で構成さ
れる。８１の制御系電位が下がれば８２のＮｃｈ−Ｔｒ
はオフするので８３はＬＯＷレベルからからＨＩＧＨレ
ベルに変化し、出力８６はＨＩＧＨレベルになる。８７
のＮｃｈ−Ｔｒがオンするためレベルシフトの出力は強
制的にＬＯＷレベルになり、出力がＬＯＷに固定され
る。レベルシフト回路７８はフリップフロップタイプで
あり入力信号が無くなれば前のデータを保持し続けるレ
ベルホールド回路である。したがって制御系電源が無く
なったとき転送用クロック信号や、ラッチ信号も止まっ
てしまうので、レベルシフト回路はそのときの状態をず
っと保持してしまう。時分割駆動でＡＣ的に表示をさせ
ているような場合、データが止まってしまえば、特定の
ビットにＤＣ的に電流が流れてしまい、高輝度に異常発
光してしまう。ところが本実施例の様な構成にした場
合、制御系電源電圧がなくなれば出力はＬＯＷレベルに
固定されるために異常発光は起きない。(Embodiment 3) FIG. 7 shows an embodiment of the present invention, which is an example of a multi-output system multi-output driver in which a control system power source 88 and a high voltage power source 89 output system exist. The shift register 73 transfers the serial data 74 at the clock 75 and transfers the transferred data at the latch circuit 7 by the latch pulse 76.
Hold at 7. The latch data is output from 79 through the output circuit through the level shift circuit 78. Reference numeral 80 denotes a circuit for monitoring the control system power supply voltage, which is composed of a high voltage system power supply. If the control system potential of 81 drops, 82 Nch-Tr
Is turned off, so that 83 changes from the LOW level to the HIGH level, and the output 86 becomes the HIGH level. 87
Since the Nch-Tr of is turned on, the output of the level shift is forcibly set to the LOW level, and the output is fixed to the LOW. The level shift circuit 78 is a flip-flop type and is a level hold circuit that keeps the previous data when there is no input signal. Therefore, the transfer clock signal and the latch signal are stopped when the control system power supply is exhausted, and the level shift circuit retains the state at that time. When data is stopped in the case of AC display by time-division driving, a DC-like current flows to a specific bit, causing abnormal light emission with high brightness. However, in the case of the configuration of this embodiment, if the power supply voltage for the control system is exhausted, the output is fixed at the LOW level, so that abnormal light emission does not occur.
【００１９】（実施例４）図８は本発明の実施例であ
り、８８の制御系の電源と８９の出力系の高耐圧電源が
存在する多電源系の多出力ドライバの一例である。シフ
トレジスタ７３はシリアルデータ７４をクロック７５で
転送し、ラッチパルス７６で転送データをラッチ回路７
７に保持する。ラッチデータはレベルシフト回路７８を
通って出力回路を通り７９より出力される。８０は制御
系電源電圧を監視する回路で、高耐圧系電源で構成され
る。８１の制御系電位が下がれば８２のＮｃｈ−Ｔｒは
オフするので８３はＬＯＷレベルからからＨＩＧＨレベ
ルに変化し、出力８６はＨＩＧＨレベルになる。８７の
Ｎｃｈ−Ｔｒがオンするためレベルシフトの出力は強制
的にＬＯＷレベルになり、出力がＬＯＷに固定される。
９０は制御系電源電圧を監視する回路で、制御系電源で
構成される。内部回路は図６と同等の回路構成である。
この回路により電源電圧の監視を高精度（２．５Ｖ程
度）で行い、レベルシフトの入力を固定し出力をＬＯＷ
にする。さらに電源電圧が高圧系トランジスタのしきい
値電圧以下の１．０Ｖ程度に低下したとき８０の回路が
動作しレベルシフトの出力はＬＯＷレベルになり、出力
はＬＯＷに固定される。レベルシフト回路７８はフリッ
プフロップタイプであり入力信号が無くなれば前のデー
タを保持し続けるレベルホールド回路である。したがっ
て制御系電源が無くなったとき転送用クロック信号や、
ラッチ信号も止まってしまうので、レベルシフト回路は
そのときの状態をずっと保持してしまう。時分割駆動で
ＡＣ的に表示をさせているような場合、データが止まっ
てしまえば、特定のビットにＤＣ的に電流が流れてしま
い、高輝度に異常発光してしまう。クロック及びデータ
信号等の発生を行うＩＣの電源電圧も下がってしまえば
信号は止まってしまうので、電源電圧が完全に無くなっ
てしまうよりも前に出力をＬＯＷに固定する必要があ
る。ところが本実施例の様な構成にした場合、制御系電
源電圧が低下し、約２．５Ｖ程度になればレベルシフト
の入力を固定でき、出力をＬＯＷレベルに固定できる。
さらに９０の制御系電源電圧監視回路も含む制御系回路
の動作がしない電圧約１．０Ｖ以下になれば、レベルシ
フトは前の状態を保持するがジャンクションリーク、チ
ャンネルリークなどによって出力が変化する可能性があ
るが、８０の電圧監視回路が動作し出力はＬＯＷレベル
に固定されるために異常発光は起きない。(Embodiment 4) FIG. 8 shows an embodiment of the present invention, which is an example of a multi-output multi-output driver in which a control system power source 88 and an output system high voltage power source 89 exist. The shift register 73 transfers the serial data 74 at the clock 75 and transfers the transferred data at the latch circuit 7 by the latch pulse 76.
Hold at 7. The latch data passes through the level shift circuit 78 and the output circuit and is output from 79. Reference numeral 80 denotes a circuit for monitoring the control system power supply voltage, which is composed of a high voltage system power supply. When the control system potential of 81 decreases, Nch-Tr of 82 is turned off, so that 83 changes from the LOW level to the HIGH level, and the output 86 becomes the HIGH level. Since the 87 Nch-Tr is turned on, the output of the level shift is forcibly set to the LOW level, and the output is fixed to the LOW.
Reference numeral 90 denotes a circuit for monitoring the control system power supply voltage, which is composed of the control system power supply. The internal circuit has the same circuit configuration as that in FIG.
This circuit monitors the power supply voltage with high accuracy (about 2.5V), fixes the level shift input, and outputs the output LOW.
To Further, when the power supply voltage drops to about 1.0 V which is lower than the threshold voltage of the high voltage system transistor, the circuit of 80 operates and the level shift output becomes LOW level, and the output is fixed to LOW. The level shift circuit 78 is a flip-flop type and is a level hold circuit that keeps the previous data when there is no input signal. Therefore, when the control system power supply is exhausted, the transfer clock signal,
Since the latch signal also stops, the level shift circuit keeps the state at that time. When data is stopped in the case of AC display by time-division driving, a DC-like current flows to a specific bit, causing abnormal light emission with high brightness. If the power supply voltage of the IC that generates the clock and data signals and so on also drops, the signal will stop, so it is necessary to fix the output to LOW before the power supply voltage completely disappears. However, in the case of the configuration of this embodiment, when the control system power supply voltage drops to about 2.5 V, the level shift input can be fixed and the output can be fixed to the LOW level.
Further, when the voltage of the control system circuit including the control system power supply voltage monitoring circuit 90 does not operate to about 1.0 V or less, the level shift retains the previous state, but the output may change due to junction leak, channel leak, etc. However, since the voltage monitoring circuit 80 operates and the output is fixed at the LOW level, abnormal light emission does not occur.
【００２０】（実施例５）図９は本発明の実施例であ
る、９６は表示データ発生用コントロールＩＣ、９２は
前記多出力ドライバ、９３は制御系電圧を昇圧し表示駆
動電圧を発生する昇圧回路、９４は蛍光表示管である。
９５は昇圧された電圧の平滑用コンデンサである。表示
を切るときは制御系の電源スイッチ９７をオフすること
によって、制御系の電源供給９８がなくなり、制御系の
電源電圧が下がり、昇圧動作も停止する。図１０に示す
ように、１０４のタイミングでスイッチを切ったとき、
制御系電位１０３は昇圧回路のトランジスタの経路で電
荷が抜け約１Ｖ程度まで即座に落ちるが、それ以下にな
るとトランジスタがオフしてしまうため、電圧はゆっく
りと下がっていく。一方昇圧系電位１０２は、平滑用コ
ンデンサが大きいために、ゆっくりと低下していく。図
の１０７の部分では制御系のトランジスタは動作できな
い電圧であり、多出力ドライバ内のレベルシフト回路の
入力は不定となってしまうが、レベルシフトの出力が固
定されるために出力はオンしない。たとえば９４が液晶
表示素子であれば、液晶の応答速度の関係から電源オフ
時の異常表示は目に見えない。また９４が熱転写式プリ
ンタ用のヘッドであったとしても、ドライバ回路はＮ−
ｃｈオープンドレインの出力であるため、制御系の電源
電圧で構成された検出回路さえ有れば、出力トランジス
タはゲート電圧が無くなるため電流を流す能力が無くな
り、異常印字はしない。プラズマディスプレイであれ
ば、ロウ用、コラム用のドライバがあり、コラム用ドラ
イバはオープンドレインあるいはオープンコレクタ出力
であり、制御用電圧が下がった場合コラム用のドライバ
がオンしないため異常発光は起きない。ところが蛍光表
示管の場合は応答速度も早く、高輝度であり、アノー
ド、グリッド共にプッシュプルで駆動させるため、電源
オフ時に制御系の信号が不定となりアノード、グリッド
共にオンになってしまえば、異常発光を起こしてしま
う。したがって蛍光表示管モジュールに上記多出力ドラ
イバを使用することによって、他の表示素子では現れな
い異常発光を抑えることができる。(Embodiment 5) FIG. 9 shows an embodiment of the present invention, 96 is a display data generating control IC, 92 is the multi-output driver, and 93 is a booster for boosting a control system voltage to generate a display drive voltage. The circuit, 94 is a fluorescent display tube.
Reference numeral 95 is a smoothing capacitor for the boosted voltage. When the display is turned off, the power supply switch 97 of the control system is turned off, the power supply 98 of the control system is cut off, the power supply voltage of the control system is lowered, and the boosting operation is stopped. As shown in FIG. 10, when the switch is turned off at the timing of 104,
The control system potential 103 is immediately discharged to about 1 V through the path of the transistor of the booster circuit, but immediately falls below about 1 V, but the transistor is turned off, and the voltage drops slowly. On the other hand, the boosting system potential 102 gradually decreases because the smoothing capacitor is large. In the part 107 in the figure, the voltage of the control system transistor is inoperable, and the input of the level shift circuit in the multi-output driver becomes indefinite, but the output of the level shift is fixed, so the output does not turn on. For example, if 94 is a liquid crystal display element, an abnormal display when the power is off is invisible due to the response speed of the liquid crystal. Even if 94 is a head for a thermal transfer printer, the driver circuit is N-
Since it is an output of ch open drain, as long as there is a detection circuit configured by the power supply voltage of the control system, the output transistor has no gate voltage and thus has no ability to flow current, and abnormal printing does not occur. In the case of a plasma display, there are row and column drivers, and the column driver is an open drain or open collector output, and when the control voltage drops, the column driver does not turn on and abnormal light emission does not occur. However, in the case of a fluorescent display tube, the response speed is fast, the brightness is high, and both the anode and the grid are driven by push-pull. It causes light emission. Therefore, by using the multi-output driver in the fluorescent display tube module, it is possible to suppress abnormal light emission which does not appear in other display elements.
【００２１】[0021]
【発明の効果】本発明の半導体集積回路によれば、制御
系電源電圧が低下すればレベルホールド回路の出力を固
定できるので、電源オフ時にＩＣの出力を固定すること
ができる効果を有する。したがって多電源系のＩＣに外
部から電源を与える時や切る時に特別な事をする必要が
無くなり、外付け部品などをつける必要がなくなる効果
を有する。ＩＣの製造時期の違いなどによってトランジ
スタのチャンネルリークやドレイン部のジャンクション
リークがばらばらで、選別も困難であったが、選別の作
業も必要なくなる効果を有する。フリップフロップ型の
レベルシフト回路を使っても電源オフ時に出力を固定で
きるので、電源シーケンスの自由な多出力ドライバを提
供することができる効果を有する。蛍光表示管モジュー
ルに本発明の多出力ドライバを使用すれば、電源オフ時
の異常発光を抑える事ができる効果を有する。According to the semiconductor integrated circuit of the present invention, the output of the level hold circuit can be fixed if the control system power supply voltage is lowered, so that the output of the IC can be fixed when the power is off. Therefore, there is no need to do special things when externally applying power to the multi-power supply IC, and it is possible to eliminate the need to attach external parts. Although the channel leak of the transistor and the junction leak of the drain part were different due to the difference in the manufacturing time of the IC, and the selection was difficult, there is an effect that the selection work is not necessary. Even if a flip-flop type level shift circuit is used, the output can be fixed when the power is turned off, so that it is possible to provide a multi-output driver having a free power sequence. When the multi-output driver of the present invention is used in the fluorescent display tube module, it has an effect of suppressing abnormal light emission when the power is off.
【図１】 本発明に係る半導体集積回路の第一実施例に
おける構成を示す図。FIG. 1 is a diagram showing a configuration of a semiconductor integrated circuit according to a first embodiment of the present invention.
【図２】 従来の半導体集積回路の回路構成を示す図。FIG. 2 is a diagram showing a circuit configuration of a conventional semiconductor integrated circuit.
【図３】 従来の半導体集積回路の回路構成を示す図。FIG. 3 is a diagram showing a circuit configuration of a conventional semiconductor integrated circuit.
【図４】 本発明に係る半導体集積回路の第一実施例に
おける回路例を示す図。FIG. 4 is a diagram showing a circuit example in a first embodiment of a semiconductor integrated circuit according to the present invention.
【図５】 本発明に係る半導体集積回路の第二実施例に
おける回路例を示す図。FIG. 5 is a diagram showing a circuit example in a second embodiment of a semiconductor integrated circuit according to the present invention.
【図６】 本発明に係る半導体集積回路の第二実施例に
おける電源電圧検出回路例を示す図。FIG. 6 is a diagram showing an example of a power supply voltage detection circuit in a second embodiment of a semiconductor integrated circuit according to the present invention.
【図７】 本発明に係る多出力ドライバの第三実施例に
おける回路例を示す図。FIG. 7 is a diagram showing a circuit example in a third embodiment of a multi-output driver according to the present invention.
【図８】 本発明に係る多出力ドライバの第四実施例に
おける回路例を示す図。FIG. 8 is a diagram showing a circuit example in a fourth embodiment of a multi-output driver according to the present invention.
【図９】 本発明に係る蛍光表示管モジュールの第五実
施例における回路例を示す図。FIG. 9 is a diagram showing an example of a circuit in a fifth embodiment of the fluorescent display tube module according to the present invention.
【図１０】 本発明に係る蛍光表示管モジュールの第五
実施例における電源オフ時の電位変化をを示す図。FIG. 10 is a diagram showing a potential change when the power is off in the fifth embodiment of the fluorescent display tube module according to the present invention.
１ 制御系電源電圧検出回路で出力電源系で構成され
る
２ レベルホールド回路
３ 出力固定回路
４ 制御回路
５ 制御系電源
６ 出力系電源
７ 出力回路
８ 出力端子
９ グランド電源
１０ 制御系電源電圧検出回路で制御電源系で構成され
る
１１ フリップフロップ型レベルシフト回路
２１，２２，３２〜３４，３８〜４０，４２ Ｎｃｈ
−Ｔｒ
２３，２４，３０，３１，３６，３７，４３ Ｐｃｈ
−Ｔｒ
２５ ＡＮＤ回路で制御電源系で構成
２６ インバータ回路で制御電源系で構成
２７ 出力電源電圧よりも低い電圧
３５，４１，６１ 抵抗
６２ 基準電圧発生回路
６３ コンパレータ回路
７３ シフトレジスタ回路
７４ シリアルデータ入力
７５ 転送クロック入力
７６ ラッチパルス入力
７７ ラッチ回路
７８ レベルシフト回路
７９ 出力端子
８０ 制御系電源電圧検出回路で出力電源系で構成され
る
８１ 制御系電位
８４ シリアルデータ出力
８８ 制御電源電圧領域を示す
８９ 出力電源電圧領域を示す
９０ 制御系電源電圧検出回路で制御電源系で構成され
る
９２ 本発明の多出力ドライバ
９３ 昇圧回路
９４ 蛍光表示管
９５ 平滑用コンデンサ
９６ コントロールＩＣ
９７ 電源スイッチ
９８ 制御系電源
９９ 昇圧出力で出力電源となる
１００ 電源電圧を表すＹ軸
１０１ 時間を表すＸ軸
１０２ 出力電源電圧曲線
１０３ 制御電源電圧曲線1 Control system power supply voltage detection circuit 2 composed of output power supply system 3 Level hold circuit 3 Output fixing circuit 4 Control circuit 5 Control system power supply 6 Output system power supply 7 Output circuit 8 Output terminal 9 Ground power supply 10 Control system power supply voltage detection circuit 11 flip-flop type level shift circuits 21, 22, 32-34, 38-40, 42 Nch
-Tr 23, 24, 30, 31, 36, 37, 43 Pch
-Tr 25 AND circuit composed of control power supply system 26 Inverter circuit composed of control power supply system 27 Voltage lower than output power supply voltage 35, 41, 61 Resistor 62 Reference voltage generation circuit 63 Comparator circuit 73 Shift register circuit 74 Serial data input 75 transfer clock input 76 latch pulse input 77 latch circuit 78 level shift circuit 79 output terminal 80 control system power supply voltage detection circuit 81 composed of output power supply system control system potential 84 serial data output 88 control power supply voltage region 89 output 90 showing the power supply voltage region 92 composed of a control power supply system by a control system power supply voltage detection circuit 92 multi-output driver 93 of the present invention 93 booster circuit 94 fluorescent display tube 95 smoothing capacitor 96 control IC 97 power switch 98 control system power supply 99 boosting 100 power supply voltage that becomes the output power supply at the output X-axis 102 the output power supply voltage curve 103 controls the supply voltage curve representing the Y-axis 101 hours representing
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/00 - 1/70 H03K 17/00 - 17/70 H01L 27/04 G09F 13/00 - 13/46 G02F 1/133 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G05F 1/00-1/70 H03K 17/00-17/70 H01L 27/04 G09F 13/00-13 / 46 G02F 1/133
Claims (6)
線と、 前記第一の電源線および前記第二の電源線とは異なる電
位を供給する第三の電源線と、 前記第一の電源線と前記第三の電源線とに接続され、前
記第一の電源線から供給される電位を検出し、前記第一
の電源線から供給される電位に応じた第一の信号を出力
する制御手段と、 複数のトランジスタで構成されるバッファ回路を含んだ
検出手段であって、前記第二の電源線と前記第三の電源
線とに接続され、前記第一の電源線から供給される電位
を検出し、前記第一の電源線の電位の変動量に応じた第
三の信号を出力する第一の検出手段と、 複数のトランジスタを含んだレベルホールド手段であっ
て、前記第二の電源線と前記第三の電源線とに接続さ
れ、前記第一の信号が入力され、前記第一の信号に基づ
いた第二の信号を出力するレベルホールド手段と、 複数のトランジスタを含んだ出力手段であって、前記第
二の電源線と前記第三の電源線とに接続され、前記第二
の信号が入力される出力手段と、 少なくとも１つのトランジスタを含んだ出力固定手段で
あって、前記第三の信号に基づいて前記第二の信号を第
三の電源線の電位に固定する出力固定手段と、を備えた
ことを特徴とする半導体集積回路。1. A first power supply line, a second power supply line that supplies a different potential from the first power supply line, and a different potential from the first power supply line and the second power supply line. A third power supply line to be supplied, which is connected to the first power supply line and the third power supply line, detects a potential supplied from the first power supply line, and is supplied from the first power supply line. Control means for outputting a first signal according to the potential to be applied, and detection means including a buffer circuit composed of a plurality of transistors, wherein the second power supply line and the third power supply line are connected to each other. A plurality of transistors connected to the first detection means for detecting a potential supplied from the first power supply line and outputting a third signal according to a variation amount of the potential of the first power supply line; A level holding means including a device for connecting to the second power line and the third power line. A level hold means for receiving the first signal and outputting a second signal based on the first signal; and an output means including a plurality of transistors, the second power line and the Output means connected to a third power supply line for receiving the second signal, and output fixing means including at least one transistor, wherein the second signal is based on the third signal. And an output fixing means for fixing the voltage to the potential of the third power supply line.
電源線から供給される電位レベルを検出し、前記第一の
電源線から供給される電位レベルを示す第四の信号を出
力する第二の検出手段と、 前記第四の信号に基づいて、前記レベルホールド手段へ
の入力信号を固定する入力固定手段と、 をさらに備えたことを特徴とする請求項１記載の半導体
集積回路。2. A fourth signal which is connected to the first power supply line, detects a potential level supplied from the first power supply line, and outputs a fourth signal indicating a potential level supplied from the first power supply line. a second detecting means for outputting, on the basis of the fourth signal, the semiconductor integrated according to claim 1, wherein the input fixing means, further comprising fixing the input signal to the level hold means circuit.
第一の検出手段が前記第一の電源線の電位が所定値より
低下したことを検出した時に出力される信号であること
を特徴とする請求項１記載の半導体集積回路。3. The first signal to the third signal are signals output when the first detecting means detects that the potential of the first power supply line has dropped below a predetermined value. The semiconductor integrated circuit according to claim 1 , wherein
第二の検出手段が前記第一の電源線の電位が所定値より
低下したことを検出した時に出力される信号であること
を特徴とする請求項２記載の半導体集積回路。4. The first signal to the fourth signal are signals output when the second detecting means detects that the potential of the first power supply line has dropped below a predetermined value. The semiconductor integrated circuit according to claim 2 , wherein
路。5. The semiconductor integrated circuit according to claim 2, wherein the second detecting means includes at least a reference voltage generating means and a comparator means.
路であることを特徴とする請求項１記載の半導体集積回
路。 6. The level holding means is a level shift circuit.
The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit is a road.
Road.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17788492A JP3520374B2 (en) | 1992-07-06 | 1992-07-06 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17788492A JP3520374B2 (en) | 1992-07-06 | 1992-07-06 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619412A JPH0619412A (en) | 1994-01-28 |
| JP3520374B2 true JP3520374B2 (en) | 2004-04-19 |
Family
ID=16038744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17788492A Expired - Fee Related JP3520374B2 (en) | 1992-07-06 | 1992-07-06 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3520374B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601423B2 (en) | 2000-07-27 | 2004-12-15 | 株式会社デンソー | Semiconductor integrated circuit device |
| JP4799262B2 (en) * | 2006-05-11 | 2011-10-26 | 富士通セミコンダクター株式会社 | Power detection circuit |
| WO2008136069A1 (en) * | 2007-04-20 | 2008-11-13 | Fujitsu Limited | Relaying circuit, information processing device, and relaying method |
| JP2009271392A (en) * | 2008-05-09 | 2009-11-19 | Sony Corp | Display device, driving circuit for display device, driving method for display device and electronic equipment |
-
1992
- 1992-07-06 JP JP17788492A patent/JP3520374B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0619412A (en) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39236E1 (en) | Flat panel device and display driver with on/off power controller used to prevent damage to the LCD | |
| KR100242244B1 (en) | Scanning circuit | |
| JP3415241B2 (en) | Voltage converter | |
| US8803785B2 (en) | Scanning signal line drive circuit and display device having the same | |
| US6295046B1 (en) | Shift register unit and display device | |
| US7443944B2 (en) | Shift register, image display apparatus containing the same and signal generation circuit | |
| US6373479B1 (en) | Power supply apparatus of an LCD and voltage sequence control method | |
| EP0487742B1 (en) | Flat displaying device and device for driving displaying elements | |
| US8754838B2 (en) | Discharge circuit and display device with the same | |
| KR20090071024A (en) | Lcd driver ic and method for operating the same | |
| US5153855A (en) | Semiconductor nonvolatile memory device integrated with booster | |
| EP0372087B1 (en) | Driver circuit | |
| EP0035408B1 (en) | Circuit for maintaining the potential of a node of a mos dynamic circuit | |
| JP3520374B2 (en) | Semiconductor integrated circuit | |
| JPH0622010B2 (en) | Computation display integrated circuit | |
| KR100296787B1 (en) | Preventing Circuit of Rush Current for Liquid Crystal Dispaly | |
| JP3744891B2 (en) | Multi-output driver and fluorescent display tube module | |
| KR0159324B1 (en) | Data output circuit | |
| WO2020199553A1 (en) | Level shift control circuit and level shift circuit | |
| KR20230094507A (en) | Display Device And Overcurrent Detection Method Of The Same | |
| KR100304262B1 (en) | Voltage supply and voltage sequence control method of liquid crystal display | |
| JP3166770B2 (en) | Flat display device and display body driving device | |
| US20030102893A1 (en) | Inverter output circuit | |
| KR0129202B1 (en) | Dual back bias supply circuit | |
| JPH0239622A (en) | Output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |