JP3518386B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP3518386B2
JP3518386B2 JP00949699A JP949699A JP3518386B2 JP 3518386 B2 JP3518386 B2 JP 3518386B2 JP 00949699 A JP00949699 A JP 00949699A JP 949699 A JP949699 A JP 949699A JP 3518386 B2 JP3518386 B2 JP 3518386B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
pulse train
voltage
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00949699A
Other languages
Japanese (ja)
Other versions
JP2000209853A (en
Inventor
瑞木 宇津野
康雄 黒須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP00949699A priority Critical patent/JP3518386B2/en
Publication of JP2000209853A publication Critical patent/JP2000209853A/en
Application granted granted Critical
Publication of JP3518386B2 publication Critical patent/JP3518386B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
装置に係り、特に電力消費を低減して電力変換効率の向
上を図る技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device, and more particularly to a technique for reducing power consumption and improving power conversion efficiency.

【0002】[0002]

【従来の技術】従来から、様々な回路構成をもったスイ
ッチング電源装置が開発され、広く実用化されている。
2. Description of the Related Art Conventionally, switching power supply devices having various circuit configurations have been developed and widely put into practical use.

【0003】そのなかでも出力電圧を安定化するための
制御方法にPWM(Pulse Width Modulation)制御、即
ちパルス幅変調制御を採用し、かつ回路素子をハイブリ
ッド型のICパッケージに収納したものが、設計や実装
の手軽さから、特に広く使われている。
Among them, PWM (Pulse Width Modulation) control, that is, pulse width modulation control is adopted as the control method for stabilizing the output voltage, and the circuit element is housed in a hybrid type IC package. It is widely used because of its ease of mounting and mounting.

【0004】[0004]

【発明が解決しようとする課題】上記のように、従来か
ら広く使われているスイッチング電源装置は、その回路
素子がハイブリッド型のICパッケージに収納され、P
WM制御により出力電圧を安定化するものであった。
As described above, in the switching power supply device that has been widely used in the past, its circuit elements are housed in a hybrid type IC package, and P
The output voltage was stabilized by the WM control.

【0005】このようなスイッチング電源装置にあって
は、省エネルギーの観点から、高い電力変換効率が望ま
れている。また、スイッチング電源装置の小型化の要望
が多いことから、通常は、このパッケージに収納される
回路は集積度を高くすることが望ましい。
In such a switching power supply device, high power conversion efficiency is desired from the viewpoint of energy saving. Further, since there is a great demand for miniaturization of the switching power supply device, it is usually desirable that the circuit accommodated in this package has a high degree of integration.

【0006】しかし、従来のスイッチング電源において
は、パッケージ内の回路素子の電力消費が多いため、良
好な電力変換効率が得られなかった。また、回路素子か
らの発熱のために、集積度を上げパッケージを小型化す
ることが困難であった。
However, in the conventional switching power supply, the power consumption of the circuit elements in the package is large, so that good power conversion efficiency cannot be obtained. Further, it is difficult to increase the degree of integration and reduce the size of the package due to heat generated from the circuit element.

【0007】そこで、この発明は上記従来の課題に鑑み
なされたもので、消費電力が少なく電力変換効率の良い
スイッチング電源装置を提供することを目的とする。
Therefore, the present invention has been made in view of the above conventional problems, and an object thereof is to provide a switching power supply device which consumes less power and has high power conversion efficiency.

【0008】[0008]

【課題を解決するための手段】この発明によるスイッチ
ング電源装置は、オンオフ動作により直流電源からパル
ス電力を生成するスイッチング素子と、前記生成された
パルス電力を平滑して電圧を出力する平滑手段と、前記
出力された電圧を検出する検出手段と、この検出手段か
らの検出信号を比較回路9を介して比較回路10に入力
し、前記出力された電圧を安定化するためのパルス列を
生成するパルス列生成手段と、前記生成されたパルス列
に同期して前記スイッチング素子をオンオフ動作させる
駆動手段と、前記パルス列生成手段に設けられた比較回
路10には常に給電を行う一方、前記スイッチング素子
がオフの期間に、前記パルス列生成手段に設けられた前
記比較回路10以外の回路への電力供給を停止させる給
電停止手段と、を具備することを特徴とする。
A switching power supply device according to the present invention comprises a switching element for generating pulse power from a DC power supply by an on / off operation, and a smoothing means for smoothing the generated pulse power and outputting a voltage. The detection means for detecting the output voltage and the detection signal from the detection means are input to the comparison circuit 10 via the comparison circuit 9.
And a pulse train generating means for generating a pulse train for stabilizing the output voltage, a driving means for turning on and off the switching element in synchronization with the generated pulse train , and a pulse train generating means. Comparison times
Power is constantly supplied to the path 10, while the switching element is used.
When the pulse train is turned off,
The power supply stopping means for stopping the power supply to circuits other than the comparison circuit 10 is provided.

【0009】上記構成としたことにより、スイッチング
素子は、オンオフ動作により直流電源からパルス電力を
生成し、平滑手段が平滑された電圧を負荷に出力する。
検出手段は、この出力された電圧を検出して検出信号を
出力し、パルス列生成手段は、トリガ信号を発生して、
出力された電圧を安定化するためのパルス列を生成し、
駆動手段は、生成されたパルス列に同期してスイッチン
グ素子をオンオフ動作させる。
With the above structure, the switching element generates pulse power from the DC power supply by the on / off operation, and the smoothing means outputs the smoothed voltage to the load.
The detection means detects the output voltage and outputs a detection signal, and the pulse train generation means generates a trigger signal,
Generate a pulse train to stabilize the output voltage,
The driving means turns the switching element on and off in synchronization with the generated pulse train.

【0010】この発明のスイッチング電源装置は、パル
ス列生成手段にて一旦トリガ信号が発生してスイッチン
グ素子がオフしてしまえば、スイッチング素子がオフの
期間ではトリガ動作が不要であることに着目してなされ
たもので、上記の給電停止手段を設けて、これによりス
イッチング素子がオフの期間に、パルス列生成手段のう
ちの当該オフ期間において動作不要な回路への電力供給
を停止させることで、オフの期間におけるパルス列生成
手段での電力消費が低減する。
In the switching power supply device of the present invention, attention is paid to the fact that once the trigger signal is generated by the pulse train generating means and the switching element is turned off, the trigger operation is not necessary during the period when the switching element is off. The power supply stopping means is provided so that the pulse train generating means operates during the period when the switching element is off.
By stopping the power supply to the circuit that does not need to operate during the OFF period, the power consumption in the pulse train generating means during the OFF period is reduced.

【0011】また、この発明のスイッチング電源装置
は、前記パルス列生成手段は発振回路を有し、前記給電
停止手段は、前記オフの期間に前記発振回路への電力供
給を停止させることを特徴とする。
[0011] The switching power supply apparatus according to the present invention, the pulse train generating means includes an oscillation circuit, the power supply stop means includes a feature that stops the power supply to the pre-Symbol oscillator circuit period of the off To do.

【0012】この構成によれば、給電停止手段によっ
て、発振回路への電力供給をオフの期間に停止させるこ
とにより、発振回路での電力消費が低減する。
According to this structure, the power supply stopping means stops the power supply to the oscillation circuit during the off period, thereby reducing the power consumption in the oscillation circuit.

【0013】また、この発明のスイッチング電源装置
は、オンオフ動作により直流電源からパルス電力を生成
するスイッチング素子と、前記生成されたパルス電力を
平滑して電圧を出力する平滑手段と、前記出力された電
圧を検出する検出手段と、前記出力された電圧を安定化
するためのパルス列を出力する比較器及び該比較器の一
方の入力端子の電位を変化させるトランジスタを含む比
較回路、前記比較器の他方の入力端子に接続された発振
回路、並びに前記検出手段からの検出信号に基づいて前
記トランジスタに電位変化のトリガをかける回路を備え
るパルス列生成手段と、前記生成されたパルス列に同期
して前記スイッチング素子をオンオフ動作させる駆動手
段と、前記スイッチング素子がオフの期間に、前記パル
ス列生成手段の前記発振回路並びに前記トリガをかける
回路への電力供給を停止させる給電停止手段と、を具備
する構成としてもよい。
Further , the switching power supply device of the present invention
Generates pulsed power from DC power supply by on / off operation
Switching element and the generated pulse power
Smoothing means for smoothing and outputting a voltage, and the output voltage
Stabilizes the output voltage with detection means for detecting pressure
And a comparator for outputting a pulse train for
Ratio including a transistor that changes the potential of one input terminal
Comparator circuit, oscillation connected to the other input terminal of the comparator
Based on the detection signal from the circuit and the detection means
Equipped with a circuit that triggers a potential change in the transistor
Pulse train generation means for synchronizing with the generated pulse train
To drive the switching element on and off
And the switching element is off during the pulse period.
Applying the oscillation circuit and the trigger of the sequence generator
Power supply stopping means for stopping power supply to the circuit
It may be configured to.

【0014】また、この発明のスイッチング電源装置
は、前記給電停止手段は、前記オフの期間に付与される
信号に応答して電力供給の経路を遮断する開閉素子から
構成されたことを特徴とする。この構成によれば、開閉
素子が確実に給電を停止させるので好適である。
Further, in the switching power supply device of the present invention, the power supply stopping means is composed of an opening / closing element which cuts off a power supply path in response to a signal given during the off period. . According to this configuration, the switching element surely stops power supply, which is preferable.

【0015】[0015]

【発明の実施の形態】以下、本発明によるスイッチング
電源装置の実施の形態について図1および図2を参照し
て説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a switching power supply device according to the present invention will be described below with reference to FIGS.

【0016】図1は、本発明によるスイッチング電源装
置の第1の実施の形態を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a switching power supply device according to the present invention.

【0017】主回路100において、電源1は直流電源
であり、変圧器2はパルス電力を二次側に伝達するため
のものである。変圧器2の一次側巻線は、一端が電源1
のプラス極に接続され、他端がスイッチング素子として
オンオフするNPN型MOSFET3のドレイン端子に
接続される。MOSFET3のソース端子は、電流検知
抵抗R7を介して、電源1のマイナス極に接続される。
以下、また単に「オン期間」、「オフ期間」という場合
は、それぞれ、MOSFET3の導通期間、非導通期間
をいうものとする。
In the main circuit 100, the power supply 1 is a DC power supply and the transformer 2 is for transmitting pulsed power to the secondary side. One end of the primary winding of the transformer 2 has a power source 1
Of the NPN MOSFET 3 that is turned on and off as a switching element. The source terminal of the MOSFET 3 is connected to the negative pole of the power source 1 via the current detection resistor R7.
Hereinafter, the terms "on period" and "off period" are referred to as a conduction period and a non-conduction period of MOSFET 3, respectively.

【0018】整流平滑回路4は、主回路100で生成さ
れた後に、変圧器2を介して伝達されたパルス電流を整
流平滑するものであり、図示していない整流ダイオード
および平滑コンデンサ等から構成される。そして、その
後段には負荷5が接続される。以下、この負荷5のプラ
ス側電圧を出力電圧Voという。整流平滑回路4、負荷
5および後述する検出回路は、主回路100から絶縁
された二次側回路を構成しており、その二次側グラウン
ドはGND2と図示する。
The rectifying / smoothing circuit 4 is for rectifying and smoothing the pulse current transmitted through the transformer 2 after being generated by the main circuit 100, and is composed of a rectifying diode, a smoothing capacitor and the like (not shown). It Then, the load 5 is connected to the subsequent stage. Hereinafter, the positive voltage of the load 5 will be referred to as the output voltage Vo. The rectifying / smoothing circuit 4, the load 5, and the detection circuit 8 described later constitute a secondary side circuit insulated from the main circuit 100, and the secondary side ground is shown as GND2.

【0019】駆動回路6は、MOSFET3をドライブ
する回路であり、IN端子に入力される比較器CMP1
からの出力信号に同期して、プッシュプルエミッタフォ
ロワ型の出力端子OUT1から高(HI)レベル/低
(LOW)レベルいずれかの信号を出力することにより
MOSFET3をオンオフさせ、主回路100にパルス
電流を発生させるものである。また、オンオフ動作に同
期して状態変化するオープンコレクタ出力OUT2およ
びOUT3を備えている。
The drive circuit 6 is a circuit for driving the MOSFET 3 and has a comparator CMP1 input to the IN terminal.
The output signal OUT from the push-pull emitter follower type outputs a high (HI) level / low (LOW) level signal in synchronism with the output signal from the MOSFET 3 to turn the MOSFET 3 on and off, and the main circuit 100 receives a pulse current. Is generated. Further, it is provided with open collector outputs OUT2 and OUT3 which change states in synchronization with the on / off operation.

【0020】駆動回路6は、IN端子が高(HI)レベ
ルとときに、OUT1およびOUT3端子を低(LO
W)レベルとすると共にOUT2を高(HI)レベルと
し、一方IN端子が低(LOW)レベルのときには、こ
の逆の状態とするように構成されている。また、駆動回
路6には、電源1から生成された電源REG1が供給さ
れる。尚、図示していないが、この駆動回路6内部に
は、電流源としてのミラー回路等が含まれる。
The drive circuit 6 sets the OUT1 and OUT3 terminals to the low (LO) level when the IN terminal is at the high (HI) level.
When the output terminal W2 is set to the W level and OUT2 is set to the high (HI) level, while the IN terminal is set to the low (LOW) level, the opposite state is set. Further, the drive circuit 6 is supplied with the power REG1 generated from the power supply 1. Although not shown, a mirror circuit or the like as a current source is included inside the drive circuit 6.

【0021】発振回路7は、コンデンサの充放電動作を
利用した発振回路である。トランジスタQ1は、その導
通時に電源REG1からコンデンサC1を充電するため
のものであり、並列接続された抵抗R1は、コンデンサ
C1に充電された電荷を放電するための抵抗である。ト
ランジスタQ1のベースに接続されたツェナダイオード
ZD1は、コンデンサC1の満充電時の端子間電圧を固
定するものである。トランジスタQ1のベースと駆動回
路6の出力端子OUT3との間に接続された抵抗R9
は、オフ期間にツェナダイオードZD1をカットオフす
るために設けられている。
The oscillating circuit 7 is an oscillating circuit utilizing the charging / discharging operation of a capacitor. The transistor Q1 is for charging the capacitor C1 from the power supply REG1 when it is conductive, and the resistor R1 connected in parallel is a resistor for discharging the charge charged in the capacitor C1. The Zener diode ZD1 connected to the base of the transistor Q1 fixes the terminal voltage when the capacitor C1 is fully charged. A resistor R9 connected between the base of the transistor Q1 and the output terminal OUT3 of the drive circuit 6.
Are provided to cut off the Zener diode ZD1 during the off period.

【0022】検出回路8は、出力電圧Voの目標電圧と
実際の電圧との偏差、およびMOSFET3のドレイン
電流を検出した信号を、後述する比較回路9に帰還させ
るためのものである。
The detection circuit 8 is for feeding back a signal obtained by detecting the deviation between the target voltage of the output voltage Vo and the actual voltage and the drain current of the MOSFET 3 to the comparison circuit 9 described later.

【0023】ホトカプラPC1の入力側発光ダイオード
のアノードは負荷5のプラス側に接続され、一方カソー
ドは基準電源Erefの正極に接続される。ホトカプラ
PC1の出力側のホトトランジスタのコレクタは電源R
EG1に接続され、一方エミッタは抵抗R8の一端に接
続される。抵抗R8の他端は、MOSFET3と電流検
知抵抗R7との接続点に接続される。
The anode of the light emitting diode on the input side of the photocoupler PC1 is connected to the positive side of the load 5, while the cathode is connected to the positive electrode of the reference power source Eref. The collector of the phototransistor on the output side of the photocoupler PC1 is the power source R
It is connected to EG1, while the emitter is connected to one end of resistor R8. The other end of the resistor R8 is connected to the connection point between the MOSFET 3 and the current detection resistor R7.

【0024】比較回路9は、検出回路8の検出信号から
MOSFET3をターンオフさせるトリガ信号を生成す
る回路である。
The comparison circuit 9 is a circuit for generating a trigger signal for turning off the MOSFET 3 from the detection signal of the detection circuit 8.

【0025】比較器CMP2の非反転入力端子には、ホ
トカプラPC1のホトトランジスタのエミッタが接続さ
れ(以下、この端子の電圧をV2という)、一方反転入
力端子には、後述する電源REG1の電圧を抵抗R5お
よびR6で分圧した電圧が入力される(以下、この電圧
をV1という)。この比較器CMP2には、電源REG
2が供給されている。
The emitter of the phototransistor of the photocoupler PC1 is connected to the non-inverting input terminal of the comparator CMP2 (hereinafter, the voltage of this terminal is referred to as V2), while the inverting input terminal receives the voltage of the power supply REG1 to be described later. The voltage divided by the resistors R5 and R6 is input (hereinafter, this voltage is referred to as V1). This comparator CMP2 has a power supply REG.
2 is supplied.

【0026】比較回路10は、比較器CMP2の出力信
号と発振回路7の出力信号とから、駆動回路6および主
回路100のオンオフ状態を決定する回路である。
The comparison circuit 10 is a circuit that determines the on / off state of the drive circuit 6 and the main circuit 100 from the output signal of the comparator CMP2 and the output signal of the oscillation circuit 7.

【0027】比較器CMP2の出力端子は、エミッタ接
地されたトランジスタQ2のベースへ接続される。そし
てトランジスタQ2のコレクタは、抵抗R2およびR3
の直列回路を介して電源REG1に接続され、抵抗R2
とR3との接続点は、比較器CMP1の反転入力端子に
接続される(以下、この端子の電圧をV3という)。ま
たトランジスタQ2のコレクタは、駆動回路6の出力端
子OUT3にも接続される。
The output terminal of the comparator CMP2 is connected to the base of the transistor Q2 whose emitter is grounded. The collector of the transistor Q2 has resistors R2 and R3.
Connected to the power supply REG1 via the series circuit of the resistor R2
The connection point between R3 and R3 is connected to the inverting input terminal of the comparator CMP1 (hereinafter, the voltage at this terminal is referred to as V3). The collector of the transistor Q2 is also connected to the output terminal OUT3 of the drive circuit 6.

【0028】一方、コンデンサC1の正極電圧は、比較
器CMP1の非反転入力端子に入力されている(以下、
この端子の電圧をV4という)。そして比較器CMP1
の出力は駆動回路6の入力端子INに接続される。
On the other hand, the positive voltage of the capacitor C1 is input to the non-inverting input terminal of the comparator CMP1 (hereinafter,
The voltage of this terminal is called V4). And the comparator CMP1
Is connected to the input terminal IN of the drive circuit 6.

【0029】トランジスタQ3は、駆動回路6の動作に
伴ってオンオフする電源REG2を生成するためのPN
P型トランジスタである。トランジスタQ3は駆動回路
6の出力端子OUT2の状態により、電源REG1から
の電力供給経路を開閉するために設けられている。即
ち、この実施の形態では、トランジスタQ3のエミッタ
を電源REG2とする。電源REG2は抵抗R4、比較
器CMP2および抵抗R5に供給されている。
The transistor Q3 is a PN for generating a power supply REG2 which is turned on / off according to the operation of the drive circuit 6.
It is a P-type transistor. The transistor Q3 is provided to open and close the power supply path from the power supply REG1 depending on the state of the output terminal OUT2 of the drive circuit 6. That is, in this embodiment, the power source REG2 is used as the emitter of the transistor Q3. The power supply REG2 is supplied to the resistor R4, the comparator CMP2 and the resistor R5.

【0030】次に、上記構成とした第1の実施の形態で
の回路動作を説明する。
Next, the circuit operation in the first embodiment having the above configuration will be described.

【0031】図2は、この実施の形態での各部の動作を
示すタイミングチャートである。
FIG. 2 is a timing chart showing the operation of each part in this embodiment.

【0032】図2(a)、(b)は、それぞれMOSF
ET3のドレイン−ソース電圧、ドレイン電流の波形で
ある。同図(c)、(d)は、それぞれ抵抗R7、R8
に生ずる電圧波形である。同図(e)は、電圧V1およ
びV2を示すものである。同図(f)は、トランジスタ
Q2のベースエミッタ電圧波形である。同図(g)は、
電圧V3およびV4を示すものである。同図(h)は、
電源REG1およびREG2の電圧を示すものである。
FIGS. 2A and 2B show MOSFs, respectively.
It is the waveform of the drain-source voltage and drain current of ET3. The same figures (c) and (d) show resistors R7 and R8, respectively.
It is a voltage waveform that occurs at. FIG. 7E shows the voltages V1 and V2. FIG. 6F shows the waveform of the base-emitter voltage of the transistor Q2. The figure (g) is
The voltages V3 and V4 are shown. Figure (h) shows
It shows the voltage of the power supplies REG1 and REG2.

【0033】この実施の形態では、MOSFET3が駆
動回路6からの出力によりオンオフするので、そのドレ
イン−ソース電圧は(a)に示すように変化する。
In this embodiment, since the MOSFET 3 is turned on / off by the output from the drive circuit 6, its drain-source voltage changes as shown in (a).

【0034】オン期間において、ドレイン電流は(b)
に示すように、変圧器2の一次巻線のインダクタンスに
よって時間経過とともに直線的に上昇する。このドレイ
ン電流の検出により、いわゆる電流モードスイッチング
が行われる。
During the ON period, the drain current is (b)
As shown in, the inductance of the primary winding of the transformer 2 linearly increases with time. By detecting this drain current, so-called current mode switching is performed.

【0035】電流検知抵抗R7の両端にはドレイン電流
(b)に比例した電圧が生ずるので、その波形は(c)
に示すように(b)との相似形となる。一方、出力電圧
Voが基準電源Erefの電圧を越えたときに、ホトカ
プラPC1のホトトランジスタが導通して抵抗R8に電
流が流れるので、その両端電圧は(d)に示すように、
主回路100のオンオフ動作とは無関係に変動する。例
えばスイッチング電源装置の始動直後(図中の時刻t1
以前)は、出力電圧Voが立上がっていないために抵抗
R8には電圧が生じず、電圧が発生するのは出力電圧V
oが立上がってから(時刻t1以降)となる。
Since a voltage proportional to the drain current (b) is generated across the current detection resistor R7, its waveform is (c).
As shown in, it is similar to (b). On the other hand, when the output voltage Vo exceeds the voltage of the reference power supply Eref, the phototransistor of the photocoupler PC1 becomes conductive and a current flows through the resistor R8. Therefore, the voltage across the phototransistor PC1 becomes as shown in (d).
It changes regardless of the on / off operation of the main circuit 100. For example, immediately after the switching power supply device is started (at time t1 in the figure).
(Before), since the output voltage Vo has not risen, no voltage is generated in the resistor R8, and the voltage is generated in the output voltage V
After o rises (after time t1).

【0036】比較器CMP2の非反転入力端子電圧V2
の波形は、(c)および(d)に示す波形の和となるの
で、(e)のV2のようになる。一方、比較器CMP2
の反転入力端子電圧V1は、オン期間では、電源REG
2の電圧を抵抗R5およびR6により分圧した値とな
り、オフ期間では、後述するように電源REG2が遮断
されるのでゼロ電位となる。
Non-inverting input terminal voltage V2 of the comparator CMP2
Since the waveform of is the sum of the waveforms shown in (c) and (d), it becomes like V2 of (e). On the other hand, the comparator CMP2
The inverting input terminal voltage V1 of the
It becomes a value obtained by dividing the voltage of 2 by the resistors R5 and R6. During the off period, the power supply REG2 is cut off as will be described later, so that the potential becomes zero.

【0037】電圧V2が電圧V1を越えたときに、比較
器CMP2の出力が反転し高(HI)レベルとなってト
ランジスタQ2にベース電流を供給する。この動作によ
って、(f)に示すように、トランジスタQ2のベース
エミッタ電圧が瞬間的に上昇する。これにより(g)に
示すように比較器CMP1の反転入力端子の電圧V3が
下降し、電圧V4以下となるので、比較器CMP1の出
力は高(HI)レベルとなる。
When the voltage V2 exceeds the voltage V1, the output of the comparator CMP2 is inverted and becomes the high (HI) level, and the base current is supplied to the transistor Q2. By this operation, as shown in (f), the base-emitter voltage of the transistor Q2 instantaneously rises. As a result, as shown in (g), the voltage V3 at the inverting input terminal of the comparator CMP1 drops and becomes lower than the voltage V4, so that the output of the comparator CMP1 becomes a high (HI) level.

【0038】この信号が入力された駆動回路6は、MO
SFET3をターンオフさせる。即ち、図2(a)に示
すように、これ以降がオフ期間(Toff)となる。
The drive circuit 6 to which this signal is input is
Turn off SFET3. That is, as shown in FIG. 2A, the period thereafter is the off period (Toff).

【0039】尚、図示していないが、オン期間に変圧器
2に蓄えられたエネルギはオフ期間に整流平滑回路4を
介して負荷5に供給される。
Although not shown, the energy stored in the transformer 2 during the ON period is supplied to the load 5 through the rectifying / smoothing circuit 4 during the OFF period.

【0040】主回路100が一旦オフとなると、MOS
FET3がオフするために電流検知抵抗R7には電圧が
発生せず、従って、ドレイン電流を検出する信号によっ
ては、トランジスタQ2のオン状態を維持できないが、
駆動回路6の出力端子OUT3がオフ期間において低
(LOW)レベルを維持するので、比較器CMP1の出
力の状態が持続する。
Once the main circuit 100 is turned off, the MOS
Since the FET3 is turned off, no voltage is generated in the current detection resistor R7, and therefore the transistor Q2 cannot be maintained in the ON state depending on the signal for detecting the drain current.
Since the output terminal OUT3 of the drive circuit 6 maintains the low (LOW) level in the off period, the output state of the comparator CMP1 is maintained.

【0041】オフ期間では、駆動回路6の出力端子OU
T3が低(LOW)レベルとなるため、抵抗R9を介し
て接続されたトランジスタQ1のベースがほぼゼロ電位
となり、ツェナダイオードZD1およびトランジスタQ
1はカットオフする。これによりコンデンサC1に充電
されてあった電荷が抵抗R1を通して放電する。従っ
て、(g)に示すようにオフ期間では、電圧V4は徐々
に低下する。そして電圧V3以下となったときに比較器
CMP1の出力が低(LOW)レベルとなって、駆動回
路2がMOSFET3をオンさせる。即ち、このときに
主回路100はオンに転じる。
In the off period, the output terminal OU of the drive circuit 6
Since T3 becomes low level, the base of the transistor Q1 connected via the resistor R9 becomes almost zero potential, and the Zener diode ZD1 and the transistor Q1 are connected.
1 cuts off. As a result, the electric charge charged in the capacitor C1 is discharged through the resistor R1. Therefore, as shown in (g), the voltage V4 gradually decreases in the off period. Then, when the voltage becomes equal to or lower than the voltage V3, the output of the comparator CMP1 becomes a low (LOW) level, and the drive circuit 2 turns on the MOSFET 3. That is, at this time, the main circuit 100 turns on.

【0042】尚、オフ期間の長さは、コンデンサC1と
抵抗R1とで決定される時定数により、一定となってい
る。
The length of the off period is constant due to the time constant determined by the capacitor C1 and the resistor R1.

【0043】また、オフ期間においては、出力端子OU
T2は高(HI)レベル(ハイインピーダンス)とな
り、トランジスタQ3がオフして、(h)に示すように
電源REG2への電力供給が遮断される。従って、比較
器CMP2への電力供給はオフ期間には停止されるよう
になっている。
In the off period, the output terminal OU
T2 becomes a high (HI) level (high impedance), the transistor Q3 is turned off, and the power supply to the power supply REG2 is cut off as shown in (h). Therefore, the power supply to the comparator CMP2 is stopped during the off period.

【0044】上記の動作により出力電圧Voを安定化す
るこの実施の形態では、比較器CMP2には高速動作が
要求されるので消費電力の多く高速のものを使用する必
要がある。しかし、この比較器はオン期間を終了させる
ためトランジスタQ2にトリガをかけるだけのものであ
るから、一旦主回路100がオフとなれば、以降のオフ
期間においては動作が不要である。このことに着目し
て、オフ期間に限り、駆動回路6の出力端子OUT2か
らの信号によりトランジスタQ3をオフすることで、電
源REG1から電源REG2への電力供給経路を遮断し
たことにより、この実施の形態では、比較器CMP2で
の電力消費が低減して電力変換効率を向上させることが
できた。
In this embodiment in which the output voltage Vo is stabilized by the above-mentioned operation, the comparator CMP2 is required to operate at high speed, so that it is necessary to use a high speed one because it consumes a lot of power. However, since this comparator only triggers the transistor Q2 to end the ON period, once the main circuit 100 is turned OFF, the operation is unnecessary in the OFF period thereafter. With this in mind, the transistor Q3 is turned off by the signal from the output terminal OUT2 of the drive circuit 6 only in the off period, and the power supply path from the power supply REG1 to the power supply REG2 is cut off. In the form, the power consumption in the comparator CMP2 was reduced, and the power conversion efficiency could be improved.

【0045】また、発振回路7での充放電動作に関して
は、トランジスタQ1をオンさせ、コンデンサC1を充
電するために、オン期間にのみ必要な抵抗R4のバイア
スが、電源REG2が遮断することにより解除されるの
で、抵抗R4での電力消費が低減する。
Regarding the charging / discharging operation in the oscillation circuit 7, the bias of the resistor R4 required only in the ON period for turning on the transistor Q1 and charging the capacitor C1 is released by the power supply REG2 being cut off. Therefore, the power consumption of the resistor R4 is reduced.

【0046】また、電力消費の減少により発熱が減少
し、回路素子をより小型のハイブリッドパッケージに収
納することも可能となる。
Further, heat generation is reduced due to the reduction of power consumption, and it becomes possible to house the circuit element in a smaller hybrid package.

【0047】尚、以上説明したこの発明のスイッチング
電源装置の第1の実施の形態では、比較回路9には、出
力電圧Voを安定化するための帰還信号が入力されてい
るが、この信号に加えて、出力電圧Voの過電圧を検出
した信号や回路素子の温度上昇を検出した信号を比較回
路9に入力させて、オン時間を制御してもよい。また、
オン時間を可変する代りに、スイッチング動作を停止さ
せてもよい。
In the first embodiment of the switching power supply device of the present invention described above, the feedback signal for stabilizing the output voltage Vo is input to the comparison circuit 9. In addition, the ON time may be controlled by inputting a signal that detects an overvoltage of the output voltage Vo or a signal that detects a temperature rise of the circuit element to the comparison circuit 9. Also,
Instead of varying the on-time, the switching operation may be stopped.

【0048】また、電力供給が停止される回路は、上記
比較回路9等に限るものでなく、オフ期間おいて動作の
不要な回路であればよい。
The circuit for which the power supply is stopped is not limited to the above-mentioned comparison circuit 9 and the like, and may be any circuit that does not need to operate during the off period.

【0049】スイッチング素子に関しても、MOSFE
Tの他に、バイポーラ型、接合型等の他のスイッチング
素子を使用することができ、スイッチング素子は1個に
限らず、1次巻線を挟んで複数個直列に接続してもよ
い。そして、フライバック型のスイッチング電源装置に
限らず、フォワード型の電源装置おいても同様の効果が
得られる。また、絶縁型の電源に限らず、非絶縁型のD
C/DCコンバータにおいても同様の構成とし、電力変
換効率を向上させることができる。
As for the switching element, the MOSFE
In addition to T, other switching elements such as a bipolar type and a junction type can be used, and the number of switching elements is not limited to one, and a plurality of switching elements may be connected in series with a primary winding interposed therebetween. The same effect can be obtained not only in the flyback type switching power supply device but also in the forward type power supply device. In addition to the isolated power source, the non-insulated D
The C / DC converter also has the same configuration, and the power conversion efficiency can be improved.

【0050】[0050]

【発明の効果】以上のように、この発明のスイッチング
電源装置によれば、スイッチング素子がオフの期間にお
いてはパルス列生成手段のトリガ信号発生動作は不要で
あるので、給電停止手段を設けて、パルス列生成手段に
設けられた比較回路10には常に給電を行う一方、スイ
ッチング素子がオフの期間に、パルス列生成手段に設け
られた比較回路9又は/及び発振回路への電力供給を停
止させることで、パルス列生成手段での電力消費が低減
し、装置の電力変換効率を向上させることができる。
As described above, according to the switching power supply device of the present invention, since the trigger signal generating operation of the pulse train generating means is unnecessary during the period when the switching element is off, the power supply stopping means is provided to provide the pulse train. As a means of generation
The comparator circuit 10 provided is always supplied with power, while
Provided in the pulse train generation means while the switching element is off.
By stopping the power supply to the comparator circuit 9 and / or the oscillating circuit , the power consumption in the pulse train generation means can be reduced and the power conversion efficiency of the device can be improved.

【0051】また、給電停止手段によって、発振回路へ
の電力供給を、オフの期間に停止させることにより、発
振回路での電力消費を低減させることができる。
Further, by stopping the power supply to the oscillation circuit by the power supply stopping means during the off period, the power consumption in the oscillation circuit can be reduced.

【0052】しかも、電力消費に伴って回路素子からの
発熱も減少するので、これら素子を収納するICパッケ
ージを小型化することも可能である。
Moreover, since the heat generated from the circuit elements is reduced with the power consumption, it is possible to reduce the size of the IC package that houses these elements.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるスイッチング電源装置の第1の実
施の形態の回路構成図である。
FIG. 1 is a circuit configuration diagram of a first embodiment of a switching power supply device according to the present invention.

【図2】図1に示す装置における各部動作のタイミング
チャートであり、図2(a)は、MOSFET3のドレ
イン−ソース電圧、同図(b)は、MOSFET3のド
レイン電流、同図(c)は、抵抗R7に生ずる電圧、同
図(d)は、抵抗R8に生ずる電圧、同図(e)は、電
圧V1およびV2、同図(f)は、トランジスタQ2の
ベース−エミッタ電圧、同図(g)は、電圧V3および
V4、同図(h)は、電源REG1およびREG2の電
圧波形をそれぞれ示すものである。
2 is a timing chart of the operation of each part in the device shown in FIG. 1, FIG. 2 (a) is a drain-source voltage of the MOSFET 3, FIG. 2 (b) is a drain current of the MOSFET 3, and FIG. , (D) is a voltage generated in the resistor R8, (e) is voltages V1 and V2, (f) is a base-emitter voltage of the transistor Q2, g) shows voltages V3 and V4, and FIG. 7 (h) shows voltage waveforms of the power supplies REG1 and REG2, respectively.

【符号の説明】[Explanation of symbols]

1 電源 2 変圧器 3 MOSFET 4 整流平滑回路 5 負荷 6 駆動回路 7 発振回路 8 検出回路 9、10 比較回路 100 主回路 1 power supply 2 transformer 3 MOSFET 4 Rectification smoothing circuit 5 load 6 drive circuit 7 Oscillation circuit 8 Detection circuit 9, 10 Comparison circuit 100 main circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/00 - 3/44 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H02M 3/00-3/44

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 オンオフ動作により直流電源からパルス
電力を生成するスイッチング素子と、 前記生成されたパルス電力を平滑して電圧を出力する平
滑手段と、 前記出力された電圧を検出する検出手段と、 この検出手段からの検出信号を比較回路9を介して比較
回路10に入力し、前記出力された電圧を安定化するた
めのパルス列を生成するパルス列生成手段と、 前記生成されたパルス列に同期して前記スイッチング素
子をオンオフ動作させる駆動手段と、前記パルス列生成手段に設けられた比較回路10には常
に給電を行う一方、前記スイッチング素子がオフの期間
に、前記パルス列生成手段に設けられた前記比較回路1
0以外の回路 への電力供給を停止させる給電停止手段
と、を具備することを特徴とするスイッチング電源装
置。
1. A switching element that generates pulse power from a DC power supply by an on / off operation, a smoothing unit that smoothes the generated pulse power and outputs a voltage, and a detection unit that detects the output voltage. The detection signal from this detection means is compared via the comparison circuit 9.
Pulse train generation means for generating a pulse train for inputting to the circuit 10 and stabilizing the output voltage, driving means for turning on and off the switching element in synchronization with the generated pulse train , and the pulse train generation means. The comparison circuit 10 provided in
Power is supplied to the switching element while the switching element is off.
And the comparison circuit 1 provided in the pulse train generation means.
A switching power supply device comprising: a power supply stopping unit that stops power supply to a circuit other than 0 .
【請求項2】 前記パルス列生成手段は発振回路を有
し、前記給電停止手段は、前記オフの期間に前記発振回
路への電力供給を停止させることを特徴とする請求項1
記載のスイッチング電源装置。
2. The pulse train generating means has an oscillating circuit, and the power supply stopping means stops power supply to the oscillating circuit during the off period.
The switching power supply described.
【請求項3】 オンオフ動作により直流電源からパルス
電力を生成するスイッチング素子と、 前記生成されたパルス電力を平滑して電圧を出力する平
滑手段と、 前記出力された電圧を検出する検出手段と、 前記出力された電圧を安定化するためのパルス列を出力
する比較器及び該比較器の一方の入力端子の電位を変化
させるトランジスタを含む比較回路、前記比較器の他方
の入力端子に接続された発振回路、並びに前記検出手段
からの検出信号に基づいて前記トランジスタに電位変化
のトリガをかける回路を備えるパルス列生成手段と、 前記生成されたパルス列に同期して前記スイッチング素
子をオンオフ動作させる駆動手段と、 前記スイッチング素子がオフの期間に、前記パルス列生
成手段の前記発振回路並びに前記トリガをかける回路へ
の電力供給を停止させる給電停止手段と、を具備するこ
とを特徴とするスイッチング電源装置。
3. A switching element that generates pulse power from a DC power supply by an on / off operation, a smoothing unit that smoothes the generated pulse power and outputs a voltage, and a detection unit that detects the output voltage. A comparator that outputs a pulse train for stabilizing the output voltage, a comparator circuit that includes a transistor that changes the potential of one input terminal of the comparator, and an oscillation connected to the other input terminal of the comparator. A circuit, and a pulse train generating means that includes a circuit that triggers a potential change in the transistor based on a detection signal from the detecting means, and a driving means that turns on and off the switching element in synchronization with the generated pulse train, A circuit for applying the oscillation circuit and the trigger of the pulse train generation means while the switching element is off. Switching power supply device, wherein the power supply stop means for stopping the power supply, in that it comprises a.
【請求項4】 前記給電停止手段は、前記オフの期間に
付与される信号に応答して電力供給の経路を遮断する開
閉素子から構成されたことを特徴とする請求項1ないし
請求項3のいずれかに記載のスイッチング電源装置。
4. The power supply stopping means is composed of an opening / closing element that cuts off a power supply path in response to a signal applied during the off period. The switching power supply device according to any one of claims.
JP00949699A 1999-01-18 1999-01-18 Switching power supply Expired - Fee Related JP3518386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00949699A JP3518386B2 (en) 1999-01-18 1999-01-18 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00949699A JP3518386B2 (en) 1999-01-18 1999-01-18 Switching power supply

Publications (2)

Publication Number Publication Date
JP2000209853A JP2000209853A (en) 2000-07-28
JP3518386B2 true JP3518386B2 (en) 2004-04-12

Family

ID=11721858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00949699A Expired - Fee Related JP3518386B2 (en) 1999-01-18 1999-01-18 Switching power supply

Country Status (1)

Country Link
JP (1) JP3518386B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261919B2 (en) * 2006-11-10 2013-08-14 富士通セミコンダクター株式会社 DC-DC converter and control circuit for DC-DC converter

Also Published As

Publication number Publication date
JP2000209853A (en) 2000-07-28

Similar Documents

Publication Publication Date Title
US6980444B2 (en) Switching power supply
US6788556B2 (en) Switching power source device
US5412555A (en) Self-oscillating DC-DC Converter with zero voltage switching
US7123490B2 (en) Synchronous rectifying switching power source circuit
US9343981B2 (en) Charging device for charging a battery pack
JP2001197740A (en) Switching power supply
US4737898A (en) Single-ended self-oscillating, DC-DC converter with regulation and inhibit control
CA2011229C (en) Switch-mode power supply with burst mode standby operation
JPH06311738A (en) Step-up chopper-type switching power-supply
JP3691498B2 (en) Self-excited switching power supply circuit
US6229717B1 (en) Switched power supply converter operable in a natural zero-voltage switching mode
EP0767528A2 (en) Tuned switch-mode power supply with current mode control
JP3518386B2 (en) Switching power supply
US5442536A (en) Low-loss power supply device comprising a DC/DC converter
JP3826804B2 (en) Dual power supply system
JPH05176533A (en) Transformer system dc-dc converter
JP2003339157A (en) Self-excited switching power unit
JP2004015993A (en) Power saving power supply under no load
JP4484006B2 (en) Switching power supply
JP4409076B2 (en) Multi-output synchronous rectification switching power supply
JP4201161B2 (en) Switching power supply
JPH11122920A (en) Switching power unit
JP2776152B2 (en) Switching regulator
CA2356187A1 (en) A synchronous flyback converter
JPH09205768A (en) Synchronous rectifier circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees