JP3516862B2 - 負出力直流安定化電源装置およびそれを用いる正負両出力の直流安定化電源装置 - Google Patents
負出力直流安定化電源装置およびそれを用いる正負両出力の直流安定化電源装置Info
- Publication number
- JP3516862B2 JP3516862B2 JP12644698A JP12644698A JP3516862B2 JP 3516862 B2 JP3516862 B2 JP 3516862B2 JP 12644698 A JP12644698 A JP 12644698A JP 12644698 A JP12644698 A JP 12644698A JP 3516862 B2 JP3516862 B2 JP 3516862B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- control
- circuit
- negative output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、負の電源電圧が入
力され、所望とする負の定電圧を出力する負出力直流安
定化電源装置と、それを用いて正出力直流安定化電源装
置とともに構成される正負両出力の直流安定化電源装置
に関し、特に出力のＯＮ／ＯＦＦ制御機能を有するもの
に関する。
力され、所望とする負の定電圧を出力する負出力直流安
定化電源装置と、それを用いて正出力直流安定化電源装
置とともに構成される正負両出力の直流安定化電源装置
に関し、特に出力のＯＮ／ＯＦＦ制御機能を有するもの
に関する。
【０００２】
【従来の技術】近年の省エネルギ化の潮流に沿って、家
電機器などでは、必要な部分にのみ電力供給を行うこと
で、省電力化が図られている。たとえば、衛星放送チュ
ーナ内蔵型のビデオテープレコーダやテレビジョン受信
機では、衛星放送受信時には地上波チューナの電源を遮
断し、地上波放送受信時には衛星放送チューナの電源を
遮断するように構成されている。このような省電力化を
実現するために、回路ブロックを細分化し、各ブロック
毎に電源装置を設けて、その電源装置にＯＮ／ＯＦＦ制
御機能を持たせるように構成されている。
電機器などでは、必要な部分にのみ電力供給を行うこと
で、省電力化が図られている。たとえば、衛星放送チュ
ーナ内蔵型のビデオテープレコーダやテレビジョン受信
機では、衛星放送受信時には地上波チューナの電源を遮
断し、地上波放送受信時には衛星放送チューナの電源を
遮断するように構成されている。このような省電力化を
実現するために、回路ブロックを細分化し、各ブロック
毎に電源装置を設けて、その電源装置にＯＮ／ＯＦＦ制
御機能を持たせるように構成されている。
【０００３】図１４は、正出力直流安定化電源装置１の
電気回路図である。この正出力直流安定化電源装置１
は、集積回路化されて、広く用いられている３端子の正
出力電源回路２に、前記ＯＮ／ＯＦＦ制御機能を付加し
たものである。前記正出力電源回路２は、入力端子ｐ１
と出力端子ｐ２との間のハイレベル側の電源ライン３に
直列に介在されるＰＮＰ形のパワートランジスタｔｒ１
と、このパワートランジスタｔｒ１のベース電流を制御
する駆動トランジスタｔｒ２と、分圧抵抗ｒ１，ｒ２
と、基準電圧源４と、誤差増幅回路５とを備えて構成さ
れている。誤差増幅回路５は、差動増幅器などで実現さ
れ、分圧抵抗ｒ１，ｒ２によって入力された出力電圧＋
ＶO の分圧値が、基準電圧源４からの基準電圧よりも低
くなる程、大きな誤差信号を駆動トランジスタｔｒ２の
ベースへ与え、これによってパワートランジスタｔｒ１
のベース電流が増加されて、前記出力電圧＋ＶO が予め
定める定電圧となるように維持される。出力端子ｐ２に
は、平滑コンデンサｃ１が接続されている。
電気回路図である。この正出力直流安定化電源装置１
は、集積回路化されて、広く用いられている３端子の正
出力電源回路２に、前記ＯＮ／ＯＦＦ制御機能を付加し
たものである。前記正出力電源回路２は、入力端子ｐ１
と出力端子ｐ２との間のハイレベル側の電源ライン３に
直列に介在されるＰＮＰ形のパワートランジスタｔｒ１
と、このパワートランジスタｔｒ１のベース電流を制御
する駆動トランジスタｔｒ２と、分圧抵抗ｒ１，ｒ２
と、基準電圧源４と、誤差増幅回路５とを備えて構成さ
れている。誤差増幅回路５は、差動増幅器などで実現さ
れ、分圧抵抗ｒ１，ｒ２によって入力された出力電圧＋
ＶO の分圧値が、基準電圧源４からの基準電圧よりも低
くなる程、大きな誤差信号を駆動トランジスタｔｒ２の
ベースへ与え、これによってパワートランジスタｔｒ１
のベース電流が増加されて、前記出力電圧＋ＶO が予め
定める定電圧となるように維持される。出力端子ｐ２に
は、平滑コンデンサｃ１が接続されている。
【０００４】前記ＯＮ／ＯＦＦ制御機能の実現のために
は、前記電源ライン３において、パワートランジスタｔ
ｒ１の上流側に、さらにＰＮＰ形のトランジスタｔｒ３
が介在されており、このトランジスタｔｒ３の導通／遮
断動作が、制御入力端子ｐ３へのＯＮ／ＯＦＦ制御信号
ＶC1に応答して、トランジスタｔｒ４によって制御され
る。前記ＯＮ／ＯＦＦ制御信号ＶC1は、マイクロコンピ
ュータなどの電源制御回路から出力される。
は、前記電源ライン３において、パワートランジスタｔ
ｒ１の上流側に、さらにＰＮＰ形のトランジスタｔｒ３
が介在されており、このトランジスタｔｒ３の導通／遮
断動作が、制御入力端子ｐ３へのＯＮ／ＯＦＦ制御信号
ＶC1に応答して、トランジスタｔｒ４によって制御され
る。前記ＯＮ／ＯＦＦ制御信号ＶC1は、マイクロコンピ
ュータなどの電源制御回路から出力される。
【０００５】前記ＯＮ／ＯＦＦ制御信号ＶC1は抵抗ｒ３
を介してトランジスタｔｒ４のベースに与えられてお
り、このトランジスタｔｒ４のエミッタは接地され、コ
レクタは抵抗ｒ４を介して前記トランジスタｔｒ３のベ
ースに接続されている。したがって、前記ＯＮ／ＯＦＦ
制御信号ＶC1がハイレベルとなると、トランジスタｔｒ
４が導通し、トランジスタｔｒ３が導通して、前記正出
力電源回路２へ入力電圧＋ＶINが供給されて、前記電圧
＋ＶO の出力電圧が導出され、前記ＯＮ／ＯＦＦ制御信
号ＶC1がローレベルとなると、前記電圧＋ＶO の出力動
作は停止される。
を介してトランジスタｔｒ４のベースに与えられてお
り、このトランジスタｔｒ４のエミッタは接地され、コ
レクタは抵抗ｒ４を介して前記トランジスタｔｒ３のベ
ースに接続されている。したがって、前記ＯＮ／ＯＦＦ
制御信号ＶC1がハイレベルとなると、トランジスタｔｒ
４が導通し、トランジスタｔｒ３が導通して、前記正出
力電源回路２へ入力電圧＋ＶINが供給されて、前記電圧
＋ＶO の出力電圧が導出され、前記ＯＮ／ＯＦＦ制御信
号ＶC1がローレベルとなると、前記電圧＋ＶO の出力動
作は停止される。
【０００６】また図１５は、前記ＯＮ／ＯＦＦ制御機能
を有する正出力電源回路１２を用いた正出力直流安定化
電源装置１１の電気回路図である。この正出力直流安定
化電源装置１１において、前述の正出力直流安定化電源
装置１に類似し、対応する部分には同一の参照符号を付
して、その説明を省略する。この正出力電源回路１２で
は、誤差増幅回路５の出力をバイパスするバイパストラ
ンジスタｔｒ５と、このバイパストランジスタｔｒ５を
駆動するためのトランジスタｔｒ６，ｔｒ７、逆流防止
ダイオードｄ１〜ｄ３、抵抗ｒ５〜ｒ９および定電流源
１３とが設けられている。
を有する正出力電源回路１２を用いた正出力直流安定化
電源装置１１の電気回路図である。この正出力直流安定
化電源装置１１において、前述の正出力直流安定化電源
装置１に類似し、対応する部分には同一の参照符号を付
して、その説明を省略する。この正出力電源回路１２で
は、誤差増幅回路５の出力をバイパスするバイパストラ
ンジスタｔｒ５と、このバイパストランジスタｔｒ５を
駆動するためのトランジスタｔｒ６，ｔｒ７、逆流防止
ダイオードｄ１〜ｄ３、抵抗ｒ５〜ｒ９および定電流源
１３とが設けられている。
【０００７】制御入力端子ｐ３へのＯＮ／ＯＦＦ制御信
号ＶC2がハイレベルであるときには、該ＯＮ／ＯＦＦ制
御信号ＶC2は逆流防止ダイオードｄ１によって遮断さ
れ、トランジスタｔｒ６は、定電流源１３からの電流が
抵抗ｒ５および逆流防止ダイオードｄ３を介して与えら
れて導通し、このトランジスタｔｒ６のエミッタ電流が
トランジスタｔｒ７に与えられて該トランジスタｔｒ７
も導通し、トランジスタｔｒ５のベースを接地すること
によって、該トランジスタｔｒ５は遮断する。これによ
って、前記誤差増幅回路５からの誤差信号は、トランジ
スタｔｒ２のベースに与えられて、前記電圧＋ＶO での
出力電圧が導出されている。
号ＶC2がハイレベルであるときには、該ＯＮ／ＯＦＦ制
御信号ＶC2は逆流防止ダイオードｄ１によって遮断さ
れ、トランジスタｔｒ６は、定電流源１３からの電流が
抵抗ｒ５および逆流防止ダイオードｄ３を介して与えら
れて導通し、このトランジスタｔｒ６のエミッタ電流が
トランジスタｔｒ７に与えられて該トランジスタｔｒ７
も導通し、トランジスタｔｒ５のベースを接地すること
によって、該トランジスタｔｒ５は遮断する。これによ
って、前記誤差増幅回路５からの誤差信号は、トランジ
スタｔｒ２のベースに与えられて、前記電圧＋ＶO での
出力電圧が導出されている。
【０００８】これに対して、前記ＯＮ／ＯＦＦ制御信号
ＶC2がローレベルとなると、前記定電流源１３からの電
流は制御入力端子ｐ３側に引出され、これによってトラ
ンジスタｔｒ６のベース電流が無くなり、該トランジス
タｔｒ６および前記トランジスタｔｒ７が遮断し、トラ
ンジスタｔｒ５のベースがハイレベルとなって該トラン
ジスタｔｒ５が導通し、前記誤差増幅回路５からの誤差
信号が接地ラインにバイパスされてトランジスタｔｒ２
は遮断し、電圧＋ＶO の出力動作は停止される。
ＶC2がローレベルとなると、前記定電流源１３からの電
流は制御入力端子ｐ３側に引出され、これによってトラ
ンジスタｔｒ６のベース電流が無くなり、該トランジス
タｔｒ６および前記トランジスタｔｒ７が遮断し、トラ
ンジスタｔｒ５のベースがハイレベルとなって該トラン
ジスタｔｒ５が導通し、前記誤差増幅回路５からの誤差
信号が接地ラインにバイパスされてトランジスタｔｒ２
は遮断し、電圧＋ＶO の出力動作は停止される。
【０００９】一方、前記テレビジョン受信機などでは、
高機能化に伴って、負の電源電圧を必要とする集積回路
の使用が増加してきている。図１６〜図１８は、そのよ
うな負電圧を出力することができる、正負両出力の直流
安定化電源装置２１，２２，２３の構成をそれぞれ示す
ブロック図である。図１６の直流安定化電源装置２１
は、トランス２４の２次側に、前述の正出力電源回路２
のような正出力電源回路２５と、負出力電源回路２６と
が設けられており、それぞれの出力電圧＋ＶO ，−ＶO
の加算値が負荷２７に与えられる。
高機能化に伴って、負の電源電圧を必要とする集積回路
の使用が増加してきている。図１６〜図１８は、そのよ
うな負電圧を出力することができる、正負両出力の直流
安定化電源装置２１，２２，２３の構成をそれぞれ示す
ブロック図である。図１６の直流安定化電源装置２１
は、トランス２４の２次側に、前述の正出力電源回路２
のような正出力電源回路２５と、負出力電源回路２６と
が設けられており、それぞれの出力電圧＋ＶO ，−ＶO
の加算値が負荷２７に与えられる。
【００１０】これに対して、図１７の直流安定化電源装
置２２では、トランス２４ａの２次側には、前記正出力
電源回路２５が２つ設けられており、両者の接続点が接
地端子となり、両端の端子がそれぞれ前記出力電圧＋Ｖ
O ，−ＶO の出力端子となっている。この直流安定化電
源装置２２は、正出力電源回路２５のみを用いているの
で、部品の共有化による低コスト化を図ることができる
けれども、トランス２４ａの端子数が増加するので、小
型化が必要な場合は、前記負出力電源回路２６を用いる
直流安定化電源装置２１が用いられる。
置２２では、トランス２４ａの２次側には、前記正出力
電源回路２５が２つ設けられており、両者の接続点が接
地端子となり、両端の端子がそれぞれ前記出力電圧＋Ｖ
O ，−ＶO の出力端子となっている。この直流安定化電
源装置２２は、正出力電源回路２５のみを用いているの
で、部品の共有化による低コスト化を図ることができる
けれども、トランス２４ａの端子数が増加するので、小
型化が必要な場合は、前記負出力電源回路２６を用いる
直流安定化電源装置２１が用いられる。
【００１１】また、図１８で示す直流安定化電源装置２
３は、トランス２４ｂから正の電圧のみが供給されると
きの正負両出力の直流安定化電源装置の例であり、バッ
テリ駆動による機器で多く使用される。この直流安定化
電源装置２３では、反転型チョッパ電源回路２８のスイ
ッチング動作に伴って、コイル２９およびダイオード３
０で負の直流出力電圧−ＶO が作成されて出力される。
したがって、コイル２９およびダイオード３０等の部品
点数の増加による回路コストの上昇とともに、ノイズ対
策が必要であるという問題を有している。
３は、トランス２４ｂから正の電圧のみが供給されると
きの正負両出力の直流安定化電源装置の例であり、バッ
テリ駆動による機器で多く使用される。この直流安定化
電源装置２３では、反転型チョッパ電源回路２８のスイ
ッチング動作に伴って、コイル２９およびダイオード３
０で負の直流出力電圧−ＶO が作成されて出力される。
したがって、コイル２９およびダイオード３０等の部品
点数の増加による回路コストの上昇とともに、ノイズ対
策が必要であるという問題を有している。
【００１２】
【発明が解決しようとする課題】ここで、正出力電源回
路２５のＯＮ／ＯＦＦ動作のスレッシュレベルについて
考えてみると、前記直流安定化電源装置１では、トラン
ジスタｔｒ４をＯＮ／ＯＦＦ制御することによって電源
ライン３による電力の供給／遮断を制御することがで
き、したがって図１９で示すように、前記スレッシュレ
ベルは、トランジスタｔｒ４の閾値電圧ＶBEの０．７Ｖ
付近となる。
路２５のＯＮ／ＯＦＦ動作のスレッシュレベルについて
考えてみると、前記直流安定化電源装置１では、トラン
ジスタｔｒ４をＯＮ／ＯＦＦ制御することによって電源
ライン３による電力の供給／遮断を制御することがで
き、したがって図１９で示すように、前記スレッシュレ
ベルは、トランジスタｔｒ４の閾値電圧ＶBEの０．７Ｖ
付近となる。
【００１３】また、正出力電源回路１２では、定電流源
１３の出力電流値や、抵抗ｒ５〜ｒ９の設定などによっ
て、前記ＯＮ／ＯＦＦ制御のスレッシュレベルは、図２
０で示すように、０．４〜２Ｖの範囲で設定可能であ
る。したがって、いずれの直流安定化電源装置１，１１
も、正電位でＯＮ／ＯＦＦ制御を行うことができ、マイ
クロコンピュータなどの電源制御回路との適性は良好で
ある。
１３の出力電流値や、抵抗ｒ５〜ｒ９の設定などによっ
て、前記ＯＮ／ＯＦＦ制御のスレッシュレベルは、図２
０で示すように、０．４〜２Ｖの範囲で設定可能であ
る。したがって、いずれの直流安定化電源装置１，１１
も、正電位でＯＮ／ＯＦＦ制御を行うことができ、マイ
クロコンピュータなどの電源制御回路との適性は良好で
ある。
【００１４】さらにまた、前述のように小型低コストな
構成に好適な直流安定化電源装置２１に用いるような負
出力電源回路２６にも、これまで搭載例のない前記ＯＮ
／ＯＦＦ制御機能の搭載が要望されている。該ＯＮ／Ｏ
ＦＦ制御機能を付加しようとすると、たとえば図２１の
負出力直流安定化電源装置３１で示すようになる。すな
わち、負側の電源ライン３３に、前記正出力直流安定化
電源装置１のトランジスタｔｒ３に対応するトランジス
タｔｒ１１を介在し、このトランジスタｔｒ１１のベー
スを、抵抗ｒ１１および前記トランジスタｔｒ４に対応
するトランジスタｔｒ１２を介して、接地レベルの電源
ライン３２に接続し、前記トランジスタｔｒ１２のベー
スに抵抗ｒ１２を介して、制御入力端子ｐ１１に入力さ
れたＯＮ／ＯＦＦ制御信号ＶC3を与えることによって、
実現することができる。
構成に好適な直流安定化電源装置２１に用いるような負
出力電源回路２６にも、これまで搭載例のない前記ＯＮ
／ＯＦＦ制御機能の搭載が要望されている。該ＯＮ／Ｏ
ＦＦ制御機能を付加しようとすると、たとえば図２１の
負出力直流安定化電源装置３１で示すようになる。すな
わち、負側の電源ライン３３に、前記正出力直流安定化
電源装置１のトランジスタｔｒ３に対応するトランジス
タｔｒ１１を介在し、このトランジスタｔｒ１１のベー
スを、抵抗ｒ１１および前記トランジスタｔｒ４に対応
するトランジスタｔｒ１２を介して、接地レベルの電源
ライン３２に接続し、前記トランジスタｔｒ１２のベー
スに抵抗ｒ１２を介して、制御入力端子ｐ１１に入力さ
れたＯＮ／ＯＦＦ制御信号ＶC3を与えることによって、
実現することができる。
【００１５】しかしながら、この負出力直流安定化電源
装置３１では、ＯＮ／ＯＦＦ制御のスレッシュレベル
は、図２２で示すように、トランジスタｔｒ１２の閾値
電圧ＶBEである−０．７Ｖ付近の負電位となってしま
う。したがって、前記マイクロコンピュータなどの電源
制御回路との適性が好ましくなく、反転回路やレベルシ
フト回路を付加する必要がある。
装置３１では、ＯＮ／ＯＦＦ制御のスレッシュレベル
は、図２２で示すように、トランジスタｔｒ１２の閾値
電圧ＶBEである−０．７Ｖ付近の負電位となってしま
う。したがって、前記マイクロコンピュータなどの電源
制御回路との適性が好ましくなく、反転回路やレベルシ
フト回路を付加する必要がある。
【００１６】本発明の目的は、正電位でＯＮ／ＯＦＦ制
御を実現することができる負出力直流安定化電源装置お
よびそれを用いる正負両出力の直流安定化電源装置を提
供することである。
御を実現することができる負出力直流安定化電源装置お
よびそれを用いる正負両出力の直流安定化電源装置を提
供することである。
【００１７】
【課題を解決するための手段】請求項１の発明に係る負
出力直流安定化電源装置は、負の電源ラインに直列にパ
ワー素子を介在し、制御回路によって作成された実出力
電圧と予め定める基準電圧との差に対応した誤差信号に
応答して、駆動回路が前記パワー素子の制御端子への制
御電流を制御することによって、所望とする負の出力電
圧を得るようにした負出力直流安定化電源装置におい
て、外部からのＯＮ／ＯＦＦ制御信号に応答して、前記
駆動回路を能動化／不能動化制御することができるＯＮ
／ＯＦＦ制御回路であって、前記駆動回路をＯＮ／ＯＦ
Ｆ制御する第１のトランジスタと、接地ラインに対して
ベース電流が引出されるように配置され、前記ＯＮ／Ｏ
ＦＦ制御信号がエミッタに与えられ、コレクタ電流で前
記第１のトランジスタを制御し、正電位の前記ＯＮ／Ｏ
ＦＦ制御信号で導通と非導通とが切り替わる第２のトラ
ンジスタとを含み、前記正電位の前記ＯＮ／ＯＦＦ制御
信号に応答して、前記制御回路の誤差信号を接地ライン
または負の電源ラインにバイパスすることによって前記
駆動回路を不能動化し、前記パワー素子をＯＦＦ駆動す
る、そのようなＯＮ／ＯＦＦ制御回路を備えることを特
徴とする。
出力直流安定化電源装置は、負の電源ラインに直列にパ
ワー素子を介在し、制御回路によって作成された実出力
電圧と予め定める基準電圧との差に対応した誤差信号に
応答して、駆動回路が前記パワー素子の制御端子への制
御電流を制御することによって、所望とする負の出力電
圧を得るようにした負出力直流安定化電源装置におい
て、外部からのＯＮ／ＯＦＦ制御信号に応答して、前記
駆動回路を能動化／不能動化制御することができるＯＮ
／ＯＦＦ制御回路であって、前記駆動回路をＯＮ／ＯＦ
Ｆ制御する第１のトランジスタと、接地ラインに対して
ベース電流が引出されるように配置され、前記ＯＮ／Ｏ
ＦＦ制御信号がエミッタに与えられ、コレクタ電流で前
記第１のトランジスタを制御し、正電位の前記ＯＮ／Ｏ
ＦＦ制御信号で導通と非導通とが切り替わる第２のトラ
ンジスタとを含み、前記正電位の前記ＯＮ／ＯＦＦ制御
信号に応答して、前記制御回路の誤差信号を接地ライン
または負の電源ラインにバイパスすることによって前記
駆動回路を不能動化し、前記パワー素子をＯＦＦ駆動す
る、そのようなＯＮ／ＯＦＦ制御回路を備えることを特
徴とする。
【００１８】上記の構成によれば、第２のトランジスタ
は、接地ラインに接続されるベース側に対して、エミッ
タ側がハイレベルとなると、コレクタ電流を出力し、こ
れによって第１のトランジスタがＯＮまたはＯＦＦ駆動
される。この第１のトランジスタのＯＮ／ＯＦＦ動作に
よって、制御回路または駆動回路の少くともいずれか一
方がＯＮ／ＯＦＦ制御されて、負の出力電圧が導出／遮
断制御される。
は、接地ラインに接続されるベース側に対して、エミッ
タ側がハイレベルとなると、コレクタ電流を出力し、こ
れによって第１のトランジスタがＯＮまたはＯＦＦ駆動
される。この第１のトランジスタのＯＮ／ＯＦＦ動作に
よって、制御回路または駆動回路の少くともいずれか一
方がＯＮ／ＯＦＦ制御されて、負の出力電圧が導出／遮
断制御される。
【００１９】したがって、前記出力電圧の導出／遮断制
御を行うＯＮ／ＯＦＦ制御信号のスレッシュレベルは、
前記第２のトランジスタの閾値電圧ＶBE以上の所望とす
る正電位とすることができ、マイクロコンピュータなど
の電源制御回路との良好な適性を得ることができる。
御を行うＯＮ／ＯＦＦ制御信号のスレッシュレベルは、
前記第２のトランジスタの閾値電圧ＶBE以上の所望とす
る正電位とすることができ、マイクロコンピュータなど
の電源制御回路との良好な適性を得ることができる。
【００２０】さらにまた、前記ＯＮ／ＯＦＦ制御回路
は、前記制御回路から駆動回路への誤差信号を接地ライ
ンまたは負の電源ラインにバイパスすることによって駆
動回路を不能動化し、前記パワー素子をＯＦＦ駆動する
ので、最も簡易な構成で、電源装置のＯＮ／ＯＦＦ制御
を実現することができる。
は、前記制御回路から駆動回路への誤差信号を接地ライ
ンまたは負の電源ラインにバイパスすることによって駆
動回路を不能動化し、前記パワー素子をＯＦＦ駆動する
ので、最も簡易な構成で、電源装置のＯＮ／ＯＦＦ制御
を実現することができる。
【００２１】また、請求項２の発明に係る負出力直流安
定化電源装置では、請求項１の発明に係る負出力直流安
定化電源装置において、前記ＯＮ／ＯＦＦ制御回路は、
前記接地ラインからエミッタ電流を引込むように配置さ
れ、前記ＯＮ／ＯＦＦ制御信号がベースに与えられ、コ
レクタ電流で前記第１のトランジスタを制御する第３の
トランジスタをさらに備えることを特徴とする。
定化電源装置では、請求項１の発明に係る負出力直流安
定化電源装置において、前記ＯＮ／ＯＦＦ制御回路は、
前記接地ラインからエミッタ電流を引込むように配置さ
れ、前記ＯＮ／ＯＦＦ制御信号がベースに与えられ、コ
レクタ電流で前記第１のトランジスタを制御する第３の
トランジスタをさらに備えることを特徴とする。
【００２２】上記の構成によれば、第３のトランジスタ
は負電位でＯＮ／ＯＦＦ制御されるので、前記第１のト
ランジスタと合わせて、たとえば、≧｜ＶBE｜の場合に
は第１のトランジスタがＯＮ、すなわち電力供給が行わ
れ、＜｜ＶBE｜の場合には第１のトランジスタがＯＦ
Ｆ、すなわち電力供給が停止される。
は負電位でＯＮ／ＯＦＦ制御されるので、前記第１のト
ランジスタと合わせて、たとえば、≧｜ＶBE｜の場合に
は第１のトランジスタがＯＮ、すなわち電力供給が行わ
れ、＜｜ＶBE｜の場合には第１のトランジスタがＯＦ
Ｆ、すなわち電力供給が停止される。
【００２３】したがって、ＯＮ／ＯＦＦ制御のスレッシ
ュレベルを、正電位および負電位のいずれにでも設定す
ることができる。
ュレベルを、正電位および負電位のいずれにでも設定す
ることができる。
【００２４】さらにまた、請求項３の発明に係る負出力
直流安定化電源装置は、請求項１または２の発明に係る
負出力直流安定化電源装置において、前記制御回路が、
前記駆動回路から誤差信号電流を吸込むことによって該
駆動回路を制御し、かつＯＮ／ＯＦＦ制御信号電流≫誤
差信号電流とすることが可能である場合には、前記第１
のトランジスタを省略することを特徴とする。
直流安定化電源装置は、請求項１または２の発明に係る
負出力直流安定化電源装置において、前記制御回路が、
前記駆動回路から誤差信号電流を吸込むことによって該
駆動回路を制御し、かつＯＮ／ＯＦＦ制御信号電流≫誤
差信号電流とすることが可能である場合には、前記第１
のトランジスタを省略することを特徴とする。
【００２５】上記の構成によれば、ＯＮ／ＯＦＦ制御信
号を出力する電源制御回路に充分な電流容量があり、ま
たは誤差信号電流が充分小さい場合に、電流増幅用の第
１のトランジスタを省略し、部品点数を削減することが
できる。
号を出力する電源制御回路に充分な電流容量があり、ま
たは誤差信号電流が充分小さい場合に、電流増幅用の第
１のトランジスタを省略し、部品点数を削減することが
できる。
【００２６】また、請求項４の発明に係る正負両出力の
直流安定化電源装置は、前記ＯＮ／ＯＦＦ制御信号に応
答してＯＮ／ＯＦＦ制御される正出力直流安定化電源装
置と、前記請求項１〜３のいずれかに示す負出力直流安
定化電源装置とを備えることを特徴とする。
直流安定化電源装置は、前記ＯＮ／ＯＦＦ制御信号に応
答してＯＮ／ＯＦＦ制御される正出力直流安定化電源装
置と、前記請求項１〜３のいずれかに示す負出力直流安
定化電源装置とを備えることを特徴とする。
【００２７】上記の構成によれば、前記請求項１〜３に
示す負出力直流安定化電源装置は、正電位での制御が可
能であるので、正出力直流安定化電源装置と組合わせた
該正負両出力の直流安定化電源装置では、マイクロコン
ピュータなどの電源制御回路からの共通のＯＮ／ＯＦＦ
制御信号で、２つの直流安定化電源装置を制御すること
ができる。
示す負出力直流安定化電源装置は、正電位での制御が可
能であるので、正出力直流安定化電源装置と組合わせた
該正負両出力の直流安定化電源装置では、マイクロコン
ピュータなどの電源制御回路からの共通のＯＮ／ＯＦＦ
制御信号で、２つの直流安定化電源装置を制御すること
ができる。
【００２８】請求項５の発明に係る負出力直流安定化電
源装置は、負の電源ラインに直列にパワー素子を介在
し、制御回路によって作成された実出力電圧と予め定め
る基準電圧との差に対応した誤差信号に応答して、駆動
回路が前記パワー素子の制御端子への制御電流を制御す
ることによって、所望とする負の出力電圧を得るように
した負出力直流安定化電源装置において、外部からのＯ
Ｎ／ＯＦＦ制御信号に応答して、前記駆動回路を能動化
／不能動化制御することができるＯＮ／ＯＦＦ制御回路
であって、正電位の前記ＯＮ／ＯＦＦ制御信号に応答し
て、前記制御回路の誤差信号を接地ラインまたは負の電
源ラインにバイパスすることによって前記駆動回路を不
能動化し、前記パワー素子をＯＦＦ駆動する、そのよう
なＯＮ／ＯＦＦ制御回路を備えることを特徴とする。
源装置は、負の電源ラインに直列にパワー素子を介在
し、制御回路によって作成された実出力電圧と予め定め
る基準電圧との差に対応した誤差信号に応答して、駆動
回路が前記パワー素子の制御端子への制御電流を制御す
ることによって、所望とする負の出力電圧を得るように
した負出力直流安定化電源装置において、外部からのＯ
Ｎ／ＯＦＦ制御信号に応答して、前記駆動回路を能動化
／不能動化制御することができるＯＮ／ＯＦＦ制御回路
であって、正電位の前記ＯＮ／ＯＦＦ制御信号に応答し
て、前記制御回路の誤差信号を接地ラインまたは負の電
源ラインにバイパスすることによって前記駆動回路を不
能動化し、前記パワー素子をＯＦＦ駆動する、そのよう
なＯＮ／ＯＦＦ制御回路を備えることを特徴とする。
【００２９】請求項６の発明に係る負出力直流安定化電
源装置は、請求項５の発明に係る負出力直流安定化電源
装置において、前記正電位の前記ＯＮ／ＯＦＦ制御信号
が、ＯＮ／ＯＦＦスレッシュレベルの領域よりも高い電
圧のときと、前記ＯＮ／ＯＦＦスレッシュレベルの領域
よりも低い電圧のときとで、前記駆動回路の能動化と不
能動化とが切り替わることを特徴とする。
源装置は、請求項５の発明に係る負出力直流安定化電源
装置において、前記正電位の前記ＯＮ／ＯＦＦ制御信号
が、ＯＮ／ＯＦＦスレッシュレベルの領域よりも高い電
圧のときと、前記ＯＮ／ＯＦＦスレッシュレベルの領域
よりも低い電圧のときとで、前記駆動回路の能動化と不
能動化とが切り替わることを特徴とする。
【００３０】請求項７の発明に係る負出力直流安定化電
源装置は、請求項５の発明に係る負出力直流安定化電源
装置において、前記ＯＮ／ＯＦＦ制御信号の絶対値が、
ＯＮ／ＯＦＦスレッシュレベルの領域よりも高い電圧の
ときと、前記ＯＮ／ＯＦＦスレッシュレベルの領域より
も低い電圧のときとで、前記駆動回路の能動化と不能動
化とが切り替わることを特徴とする。
源装置は、請求項５の発明に係る負出力直流安定化電源
装置において、前記ＯＮ／ＯＦＦ制御信号の絶対値が、
ＯＮ／ＯＦＦスレッシュレベルの領域よりも高い電圧の
ときと、前記ＯＮ／ＯＦＦスレッシュレベルの領域より
も低い電圧のときとで、前記駆動回路の能動化と不能動
化とが切り替わることを特徴とする。
【００３１】なお、負出力直流安定化電源装置として、
負の電源ラインに直列にパワー素子を介在し、制御回
路によって作成された実出力電圧と予め定める基準電圧
との差に対応した誤差信号に応答して、駆動回路が前記
パワー素子の制御端子への制御電流を制御することによ
って、所望とする負の出力電圧を得るようにした負出力
直流安定化電源装置において、外部からのＯＮ／ＯＦＦ
制御信号に応答して、前記制御回路または駆動回路の少
なくともいずれか一方を能動化／不能動化制御すること
ができるＯＮ／ＯＦＦ制御回路であって、前記制御回路
または駆動回路の少なくともいずれか一方をＯＮ／ＯＦ
Ｆ制御する第１のトランジスタと、接地ラインに対して
ベース電流が引出されるように配置され、前記ＯＮ／Ｏ
ＦＦ制御信号がエミッタに与えられ、コレクタ電流で前
記第１のトランジスタを制御し、正電位の前記ＯＮ／Ｏ
ＦＦ制御信号で導通と非導通とが切り替わる第２のトラ
ンジスタとを含み、前記正電位の前記ＯＮ／ＯＦＦ制御
信号に応答して、前記制御回路または駆動回路の少なく
ともいずれか一方を能動化／不能動化制御することがで
きる、そのようなＯＮ／ＯＦＦ制御回路を備え、前記Ｏ
Ｎ／ＯＦＦ制御回路は、前記第１のトランジスタが接地
ラインから制御回路への電源ラインに直列に介在され、
該第１のトランジスタによって前記制御回路への電源供
給を遮断することによって該制御回路を不能動化し、前
記パワー素子をＯＦＦ駆動することを特徴とするものも
考えられる。
負の電源ラインに直列にパワー素子を介在し、制御回
路によって作成された実出力電圧と予め定める基準電圧
との差に対応した誤差信号に応答して、駆動回路が前記
パワー素子の制御端子への制御電流を制御することによ
って、所望とする負の出力電圧を得るようにした負出力
直流安定化電源装置において、外部からのＯＮ／ＯＦＦ
制御信号に応答して、前記制御回路または駆動回路の少
なくともいずれか一方を能動化／不能動化制御すること
ができるＯＮ／ＯＦＦ制御回路であって、前記制御回路
または駆動回路の少なくともいずれか一方をＯＮ／ＯＦ
Ｆ制御する第１のトランジスタと、接地ラインに対して
ベース電流が引出されるように配置され、前記ＯＮ／Ｏ
ＦＦ制御信号がエミッタに与えられ、コレクタ電流で前
記第１のトランジスタを制御し、正電位の前記ＯＮ／Ｏ
ＦＦ制御信号で導通と非導通とが切り替わる第２のトラ
ンジスタとを含み、前記正電位の前記ＯＮ／ＯＦＦ制御
信号に応答して、前記制御回路または駆動回路の少なく
ともいずれか一方を能動化／不能動化制御することがで
きる、そのようなＯＮ／ＯＦＦ制御回路を備え、前記Ｏ
Ｎ／ＯＦＦ制御回路は、前記第１のトランジスタが接地
ラインから制御回路への電源ラインに直列に介在され、
該第１のトランジスタによって前記制御回路への電源供
給を遮断することによって該制御回路を不能動化し、前
記パワー素子をＯＦＦ駆動することを特徴とするものも
考えられる。
【００３２】さらにこの特徴に加えて、前記ＯＮ／ＯＦ
Ｆ制御回路は、前記接地ラインからエミッタ電流を引込
むように配置され、前記ＯＮ／ＯＦＦ制御信号がベース
に与えられ、コレクタ電流で前記第１のトランジスタを
制御する第３のトランジスタをさらに備えることを特徴
とするものも考えられる。
Ｆ制御回路は、前記接地ラインからエミッタ電流を引込
むように配置され、前記ＯＮ／ＯＦＦ制御信号がベース
に与えられ、コレクタ電流で前記第１のトランジスタを
制御する第３のトランジスタをさらに備えることを特徴
とするものも考えられる。
【００３３】上記２つの各構成によれば、電源ＯＦＦ時
における消費電流は、ほぼパワー素子のリーク電流だけ
となり、該ＯＦＦ時における電力消費を最も低減するこ
とができる。
における消費電流は、ほぼパワー素子のリーク電流だけ
となり、該ＯＦＦ時における電力消費を最も低減するこ
とができる。
【００３４】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図１２に基づいて説明すれば、以下の通りであ
る。
図１〜図１２に基づいて説明すれば、以下の通りであ
る。
【００３５】図１〜図３は、本発明の実施の一形態の基
本的な考え方を説明するための負出力直流安定化電源装
置４１，４２，４３をそれぞれ示すブロック図である。
これらの負出力直流安定化電源装置４１，４２，４３
は、負の入力電圧−ＶINが入力される入力端子Ｐ１と、
所定の定電圧の出力電圧−ＶO を出力する出力端子Ｐ２
と、接地端子Ｐ３と、制御入力端子Ｐ１１とを有する４
端子の負出力直流安定化電源装置である。
本的な考え方を説明するための負出力直流安定化電源装
置４１，４２，４３をそれぞれ示すブロック図である。
これらの負出力直流安定化電源装置４１，４２，４３
は、負の入力電圧−ＶINが入力される入力端子Ｐ１と、
所定の定電圧の出力電圧−ＶO を出力する出力端子Ｐ２
と、接地端子Ｐ３と、制御入力端子Ｐ１１とを有する４
端子の負出力直流安定化電源装置である。
【００３６】前記入力端子Ｐ１から出力端子Ｐ２への負
の電源ライン４４には、直列にＮＰＮ形のパワートラン
ジスタＴｒ１が介在されている。前記出力電圧−Ｖ
O は、分圧抵抗Ｒ１，Ｒ２によって分圧されて誤差増幅
回路４５または４５ａに入力されており、この誤差増幅
回路４５，４５ａは、前記出力電圧−ＶO の分圧値が基
準電圧源４６から入力される基準電圧よりも高くなる
程、すなわち出力電圧−ＶO の絶対値が小さくなる程、
大きな誤差信号を駆動回路４７，４７ａにそれぞれ出力
する。駆動回路４７，４７ａは、たとえば抵抗Ｒ３と、
駆動トランジスタＴｒ２またはＴｒ２ａとから構成され
ている。出力端子Ｐ２と接地ライン４８との間には、平
滑コンデンサＣＩが介在されている。
の電源ライン４４には、直列にＮＰＮ形のパワートラン
ジスタＴｒ１が介在されている。前記出力電圧−Ｖ
O は、分圧抵抗Ｒ１，Ｒ２によって分圧されて誤差増幅
回路４５または４５ａに入力されており、この誤差増幅
回路４５，４５ａは、前記出力電圧−ＶO の分圧値が基
準電圧源４６から入力される基準電圧よりも高くなる
程、すなわち出力電圧−ＶO の絶対値が小さくなる程、
大きな誤差信号を駆動回路４７，４７ａにそれぞれ出力
する。駆動回路４７，４７ａは、たとえば抵抗Ｒ３と、
駆動トランジスタＴｒ２またはＴｒ２ａとから構成され
ている。出力端子Ｐ２と接地ライン４８との間には、平
滑コンデンサＣＩが介在されている。
【００３７】図１で示す負出力直流安定化電源装置４１
および図２で示す負出力直流安定化電源装置４２の駆動
回路４７では、前記駆動トランジスタＴｒ２はＰＮＰ形
であり、したがって誤差増幅回路４５は、前記出力電圧
−ＶO の分圧値が基準電圧よりも高くなる程、駆動トラ
ンジスタＴｒ２のベースから誤差信号電流を引込み、こ
れによって該駆動トランジスタＴｒ２のコレクタ電流で
あるパワートランジスタＴｒ１のベース電流を増加さ
せ、前記出力電圧−ＶO が所定の定電圧となるように制
御する。これに対して、図３で示す負出力直流安定化電
源装置４３の駆動回路４７ａでは、駆動トランジスタＴ
ｒ２ａはＮＰＮ形であり、このため誤差増幅回路４５ａ
は、前記出力電圧−ＶO の分圧値が基準電圧よりも高く
なる程、駆動トランジスタＴｒ２ａのベースへ誤差信号
電流を流し出す。
および図２で示す負出力直流安定化電源装置４２の駆動
回路４７では、前記駆動トランジスタＴｒ２はＰＮＰ形
であり、したがって誤差増幅回路４５は、前記出力電圧
−ＶO の分圧値が基準電圧よりも高くなる程、駆動トラ
ンジスタＴｒ２のベースから誤差信号電流を引込み、こ
れによって該駆動トランジスタＴｒ２のコレクタ電流で
あるパワートランジスタＴｒ１のベース電流を増加さ
せ、前記出力電圧−ＶO が所定の定電圧となるように制
御する。これに対して、図３で示す負出力直流安定化電
源装置４３の駆動回路４７ａでは、駆動トランジスタＴ
ｒ２ａはＮＰＮ形であり、このため誤差増幅回路４５ａ
は、前記出力電圧−ＶO の分圧値が基準電圧よりも高く
なる程、駆動トランジスタＴｒ２ａのベースへ誤差信号
電流を流し出す。
【００３８】注目すべきは、本実施の形態では、前記誤
差信号を接地ライン４８または電源ライン４４にバイパ
スすることによって、駆動回路４７，４７ａを不能動化
し、パワートランジスタＴｒ１をＯＦＦ駆動する。すな
わち、図１で示す負出力直流安定化電源装置４１では、
誤差増幅回路４５の出力端を、スイッチＳＷによって接
地ライン４８に接続している。図２で示す負出力直流安
定化電源装置４２では、誤差増幅回路４５の出力端を、
スイッチＳＷによって、抵抗Ｒ３と駆動トランジスタＴ
ｒ２との接続点Ｐ４に接続、すなわち駆動トランジスタ
Ｔｒ２のベース−エミッタ間を短絡し、前記誤差増幅回
路４５の出力端を抵抗Ｒ３を介して接地ライン４８側に
接続している。図３で示す負出力直流安定化電源装置４
３では、誤差増幅回路４５ａの出力端を、スイッチＳＷ
によって、電源ライン４４の入力側に接続している。
差信号を接地ライン４８または電源ライン４４にバイパ
スすることによって、駆動回路４７，４７ａを不能動化
し、パワートランジスタＴｒ１をＯＦＦ駆動する。すな
わち、図１で示す負出力直流安定化電源装置４１では、
誤差増幅回路４５の出力端を、スイッチＳＷによって接
地ライン４８に接続している。図２で示す負出力直流安
定化電源装置４２では、誤差増幅回路４５の出力端を、
スイッチＳＷによって、抵抗Ｒ３と駆動トランジスタＴ
ｒ２との接続点Ｐ４に接続、すなわち駆動トランジスタ
Ｔｒ２のベース−エミッタ間を短絡し、前記誤差増幅回
路４５の出力端を抵抗Ｒ３を介して接地ライン４８側に
接続している。図３で示す負出力直流安定化電源装置４
３では、誤差増幅回路４５ａの出力端を、スイッチＳＷ
によって、電源ライン４４の入力側に接続している。
【００３９】前記スイッチＳＷは、制御入力端子Ｐ１１
に入力されるＯＮ／ＯＦＦ制御信号ＶC によって、導通
／遮断制御される。図４は、前記スイッチＳＷの一構成
例であるスイッチＳＷ１の具体的構成を示す電気回路図
である。このスイッチＳＷ１は、大略的に、第１のトラ
ンジスタであるトランジスタＴｒ１１と、第２のトラン
ジスタであるトランジスタＴ１２と、必要に応じて挿入
される電流制限用の抵抗Ｒ１１，Ｒ１２、スピードアッ
プ用の抵抗Ｒ１３および逆流防止用のダイオードＤ１，
Ｄ２とを備えて構成されている。
に入力されるＯＮ／ＯＦＦ制御信号ＶC によって、導通
／遮断制御される。図４は、前記スイッチＳＷの一構成
例であるスイッチＳＷ１の具体的構成を示す電気回路図
である。このスイッチＳＷ１は、大略的に、第１のトラ
ンジスタであるトランジスタＴｒ１１と、第２のトラン
ジスタであるトランジスタＴ１２と、必要に応じて挿入
される電流制限用の抵抗Ｒ１１，Ｒ１２、スピードアッ
プ用の抵抗Ｒ１３および逆流防止用のダイオードＤ１，
Ｄ２とを備えて構成されている。
【００４０】ハイ側端子Ｐ１２とロー側端子Ｐ１３との
間には、ＮＰＮ形のトランジスタＴｒ１１が直列に介在
されている。このトランジスタＴｒ１１のベースは、第
２のトランジスタであるＰＮＰ形のトランジスタＴｒ１
２のコレクタに接続され、トランジスタＴｒ１２のベー
スは、抵抗Ｒ１２を介して前記ハイ側端子Ｐ１２に接続
され、エミッタには、抵抗Ｒ１１を介して、前記制御入
力端子Ｐ１１に入力されるＯＮ／ＯＦＦ制御信号ＶC が
与えられる。また、ハイ側端子Ｐ１２とトランジスタＴ
ｒ１１のコレクタとの間には、コレクタ電流の順方向と
なるようにダイオードＤ１が、同様に、トランジスタＴ
ｒ１２のベースと抵抗Ｒ１２との間には、ベース電流の
順方向となるようにダイオードＤ２が、必要に応じて挿
入される。
間には、ＮＰＮ形のトランジスタＴｒ１１が直列に介在
されている。このトランジスタＴｒ１１のベースは、第
２のトランジスタであるＰＮＰ形のトランジスタＴｒ１
２のコレクタに接続され、トランジスタＴｒ１２のベー
スは、抵抗Ｒ１２を介して前記ハイ側端子Ｐ１２に接続
され、エミッタには、抵抗Ｒ１１を介して、前記制御入
力端子Ｐ１１に入力されるＯＮ／ＯＦＦ制御信号ＶC が
与えられる。また、ハイ側端子Ｐ１２とトランジスタＴ
ｒ１１のコレクタとの間には、コレクタ電流の順方向と
なるようにダイオードＤ１が、同様に、トランジスタＴ
ｒ１２のベースと抵抗Ｒ１２との間には、ベース電流の
順方向となるようにダイオードＤ２が、必要に応じて挿
入される。
【００４１】上述のように構成されるスイッチＳＷ１
は、制御入力端子Ｐ１１へのＯＮ／ＯＦＦ制御信号がハ
イ側入力端子Ｐ１２よりもハイレベルとなると、トラン
ジスタＴｒ１２が導通し、トランジスタＴｒ１１が導通
して、端子Ｐ１２−Ｐ１３間が導通する。その導通閾値
であるＯＮ／ＯＦＦスレッシュレベルは、前記ダイオー
ドＤ２を挿入することによって、トランジスタＴｒ１２
の閾値電圧ＶBEおよびダイオードＤ２のアノード−カソ
ード間の電圧降下から、たとえば常温で＋１．４Ｖ程度
となる。前記トランジスタＴｒ１２の閾値電圧ＶBEおよ
びダイオードＤ２の電圧降下は、温度係数（−２ｍＶ／
℃）を有しており、高温となる程小さくなり、したがっ
て抵抗Ｒ１１，Ｒ１２の抵抗値を適宜選択することによ
って、スイッチＳＷ１のＯＮ／ＯＦＦスレッシュレベル
は、図５（ａ）で示すように、＋０．４〜＋２Ｖ程度の
範囲とすることができる。
は、制御入力端子Ｐ１１へのＯＮ／ＯＦＦ制御信号がハ
イ側入力端子Ｐ１２よりもハイレベルとなると、トラン
ジスタＴｒ１２が導通し、トランジスタＴｒ１１が導通
して、端子Ｐ１２−Ｐ１３間が導通する。その導通閾値
であるＯＮ／ＯＦＦスレッシュレベルは、前記ダイオー
ドＤ２を挿入することによって、トランジスタＴｒ１２
の閾値電圧ＶBEおよびダイオードＤ２のアノード−カソ
ード間の電圧降下から、たとえば常温で＋１．４Ｖ程度
となる。前記トランジスタＴｒ１２の閾値電圧ＶBEおよ
びダイオードＤ２の電圧降下は、温度係数（−２ｍＶ／
℃）を有しており、高温となる程小さくなり、したがっ
て抵抗Ｒ１１，Ｒ１２の抵抗値を適宜選択することによ
って、スイッチＳＷ１のＯＮ／ＯＦＦスレッシュレベル
は、図５（ａ）で示すように、＋０．４〜＋２Ｖ程度の
範囲とすることができる。
【００４２】なお、抵抗Ｒ１３は、トランジスタＴｒ１
１のＯＦＦ時において、ベースに蓄積された電荷をバイ
パスし、ＯＦＦ動作をスピードアップするためのもので
あり、必要に応じて設けられる。
１のＯＦＦ時において、ベースに蓄積された電荷をバイ
パスし、ＯＦＦ動作をスピードアップするためのもので
あり、必要に応じて設けられる。
【００４３】このように構成されるスイッチＳＷ１にお
いて、前記図１で示す負出力直流安定化電源装置４１に
用いられる場合には、ハイ側端子Ｐ１２が接地ライン４
８に接続され、ロー側端子Ｐ１３が誤差増幅回路４５の
出力端に接続される。同様に、図２で示す負出力直流安
定化電源装置４２に用いられる場合には、ハイ側端子Ｐ
１２は抵抗Ｒ３と駆動トランジスタＴｒ２との接続点Ｐ
４に接続され、ロー側端子Ｐ１３は誤差増幅回路４５の
出力端に接続される。これに対して、図３で示す負出力
直流安定化電源装置４３に用いられる場合には、ハイ側
端子Ｐ１２は誤差増幅回路４５ａの出力端に接続され、
ロー側端子Ｐ１３は、電源ライン４４において、入力端
子Ｐ１側に接続される。
いて、前記図１で示す負出力直流安定化電源装置４１に
用いられる場合には、ハイ側端子Ｐ１２が接地ライン４
８に接続され、ロー側端子Ｐ１３が誤差増幅回路４５の
出力端に接続される。同様に、図２で示す負出力直流安
定化電源装置４２に用いられる場合には、ハイ側端子Ｐ
１２は抵抗Ｒ３と駆動トランジスタＴｒ２との接続点Ｐ
４に接続され、ロー側端子Ｐ１３は誤差増幅回路４５の
出力端に接続される。これに対して、図３で示す負出力
直流安定化電源装置４３に用いられる場合には、ハイ側
端子Ｐ１２は誤差増幅回路４５ａの出力端に接続され、
ロー側端子Ｐ１３は、電源ライン４４において、入力端
子Ｐ１側に接続される。
【００４４】このようにして、前記負出力直流安定化電
源装置４１〜４３は、前記図５（ａ）で示すような正電
位でのＯＮ／ＯＦＦ制御動作が可能となり、マイクロコ
ンピュータなどの電源制御回路との良好な適性を得るこ
とができる。
源装置４１〜４３は、前記図５（ａ）で示すような正電
位でのＯＮ／ＯＦＦ制御動作が可能となり、マイクロコ
ンピュータなどの電源制御回路との良好な適性を得るこ
とができる。
【００４５】図６は、他の例のスイッチＳＷ２の電気回
路図である。このスイッチＳＷ２において、前述のスイ
ッチＳＷ１に類似し、対応する部分には同一の参照符号
を付して、その説明を省略する。注目すべきは、このス
イッチＳＷ２では、前記スイッチＳＷ１の構成に加え
て、第３のトランジスタであるＰＮＰ形のトランジスタ
Ｔｒ１３と、それに関連して、必要に応じて、電流制限
用の抵抗Ｒ１４，Ｒ１５および逆流防止用のダイオード
Ｄ３とが設けられていることである。
路図である。このスイッチＳＷ２において、前述のスイ
ッチＳＷ１に類似し、対応する部分には同一の参照符号
を付して、その説明を省略する。注目すべきは、このス
イッチＳＷ２では、前記スイッチＳＷ１の構成に加え
て、第３のトランジスタであるＰＮＰ形のトランジスタ
Ｔｒ１３と、それに関連して、必要に応じて、電流制限
用の抵抗Ｒ１４，Ｒ１５および逆流防止用のダイオード
Ｄ３とが設けられていることである。
【００４６】トランジスタＴｒ１３のエミッタは、抵抗
Ｒ１５を介して前記ハイ側端子Ｐ１２に接続され、コレ
クタは、前記トランジスタＴｒ１１のベースに接続さ
れ、ベースには、ダイオードＤ３および抵抗Ｒ１４を介
して、前記ＯＮ／ＯＦＦ制御信号ＶC が与えられる。し
たがって、トランジスタＴｒ１３は、前記ＯＮ／ＯＦＦ
制御信号ＶC がローレベルとなると導通し、トランジス
タＴｒ１１のベースにコレクタ電流を出力し、該トラン
ジスタＴｒ１１を導通させる。
Ｒ１５を介して前記ハイ側端子Ｐ１２に接続され、コレ
クタは、前記トランジスタＴｒ１１のベースに接続さ
れ、ベースには、ダイオードＤ３および抵抗Ｒ１４を介
して、前記ＯＮ／ＯＦＦ制御信号ＶC が与えられる。し
たがって、トランジスタＴｒ１３は、前記ＯＮ／ＯＦＦ
制御信号ＶC がローレベルとなると導通し、トランジス
タＴｒ１１のベースにコレクタ電流を出力し、該トラン
ジスタＴｒ１１を導通させる。
【００４７】したがって、このトランジスタＴｒ１３に
よるＯＮ／ＯＦＦスレッシュレベルは、図５（ｂ）で示
すようになり、これによってスイッチＳＷ２のＯＮ／Ｏ
ＦＦスレッシュレベルは、図５（ｃ）で示すようにな
る。すなわち、たとえばダイオードＤ２，Ｄ３が設けら
れていない状態を考えると、トランジスタＴｒ１２，Ｔ
ｒ１３の閾値電圧を、それぞれ＋ＶBE，−ＶBEとすると
き、≧｜ＶBE｜であるときには、トランジスタＴｒ１１
が導通し、＜｜ＶBE｜であるときには、トランジスタＴ
ｒ１１は遮断する。このようにして、接地電位付近でト
ランジスタＴｒ１１をＯＦＦとし、それ以外の領域では
ＯＮとすることができる。
よるＯＮ／ＯＦＦスレッシュレベルは、図５（ｂ）で示
すようになり、これによってスイッチＳＷ２のＯＮ／Ｏ
ＦＦスレッシュレベルは、図５（ｃ）で示すようにな
る。すなわち、たとえばダイオードＤ２，Ｄ３が設けら
れていない状態を考えると、トランジスタＴｒ１２，Ｔ
ｒ１３の閾値電圧を、それぞれ＋ＶBE，−ＶBEとすると
き、≧｜ＶBE｜であるときには、トランジスタＴｒ１１
が導通し、＜｜ＶBE｜であるときには、トランジスタＴ
ｒ１１は遮断する。このようにして、接地電位付近でト
ランジスタＴｒ１１をＯＦＦとし、それ以外の領域では
ＯＮとすることができる。
【００４８】図７および図８は、さらに他の例のスイッ
チＳＷ３，ＳＷ４の構成をそれぞれ示す電気回路図であ
り、これらのスイッチＳＷ３，ＳＷ４は前述のスイッチ
ＳＷ１，ＳＷ２にそれぞれ類似し、対応する部分には同
一の参照符号を付して、その説明を省略する。注目すべ
きは、これらのスイッチＳＷ３，ＳＷ４では、出力反転
用にＰＮＰ形のトランジスタＴｒ１４が設けられるとと
もに、それに併せて、バイアス用のプルダウン抵抗Ｒ１
６が設けられている。
チＳＷ３，ＳＷ４の構成をそれぞれ示す電気回路図であ
り、これらのスイッチＳＷ３，ＳＷ４は前述のスイッチ
ＳＷ１，ＳＷ２にそれぞれ類似し、対応する部分には同
一の参照符号を付して、その説明を省略する。注目すべ
きは、これらのスイッチＳＷ３，ＳＷ４では、出力反転
用にＰＮＰ形のトランジスタＴｒ１４が設けられるとと
もに、それに併せて、バイアス用のプルダウン抵抗Ｒ１
６が設けられている。
【００４９】トランジスタＴｒ１４のベースは、抵抗Ｒ
１６によってバイアスされており、トランジスタＴｒ１
１が導通し、ロー側端子Ｐ１３から電流が出力される
と、該電流が抵抗Ｒ１６を介して流れ、トランジスタＴ
ｒ１４は遮断する。これに対して、トランジスタＴｒ１
１が遮断すると、前記抵抗Ｒ１６によるバイアス電流に
よって、該トランジスタ１４が導通し、ロー端子Ｐ１３
ａに電流が出力される。これによって、スイッチＳＷ
３，ＳＷ４のＯＮ／ＯＦＦ動作は、それぞれ前記図５
（ａ）および図５（ｃ）において、（ ）を付して示す
ように、反転動作となる。
１６によってバイアスされており、トランジスタＴｒ１
１が導通し、ロー側端子Ｐ１３から電流が出力される
と、該電流が抵抗Ｒ１６を介して流れ、トランジスタＴ
ｒ１４は遮断する。これに対して、トランジスタＴｒ１
１が遮断すると、前記抵抗Ｒ１６によるバイアス電流に
よって、該トランジスタ１４が導通し、ロー端子Ｐ１３
ａに電流が出力される。これによって、スイッチＳＷ
３，ＳＷ４のＯＮ／ＯＦＦ動作は、それぞれ前記図５
（ａ）および図５（ｃ）において、（ ）を付して示す
ように、反転動作となる。
【００５０】すなわち、≦｜ＶBE｜の場合にトランジス
タＴｒ１１が導通し、＞｜ＶBE｜の場合に遮断する。こ
のようにして、ＯＮ／ＯＦＦ制御のスレッシュレベル
を、正電位および負電位のいずれにでも設定することが
でき、前記電源制御回路の出力インタフェイスに汎用性
を持たせることができる。
タＴｒ１１が導通し、＞｜ＶBE｜の場合に遮断する。こ
のようにして、ＯＮ／ＯＦＦ制御のスレッシュレベル
を、正電位および負電位のいずれにでも設定することが
でき、前記電源制御回路の出力インタフェイスに汎用性
を持たせることができる。
【００５１】図９〜図１２は、さらに他の例のスイッチ
ＳＷ５〜ＳＷ８の構成をそれぞれ示す電気回路図であ
り、前述のスイッチＳＷ１〜ＳＷ４に類似し、対応する
部分には同一の参照の符号を付して、その説明を省略す
る。
ＳＷ５〜ＳＷ８の構成をそれぞれ示す電気回路図であ
り、前述のスイッチＳＷ１〜ＳＷ４に類似し、対応する
部分には同一の参照の符号を付して、その説明を省略す
る。
【００５２】図９で示すスイッチＳＷ５では、前記スイ
ッチＳＷ２において、ＯＮ／ＯＦＦ制御信号ＶC の電流
制限用の抵抗Ｒ１１，Ｒ１４が、抵抗Ｒ２１に統一され
ている。トランジスタＴｒ１１の電流増幅率が充分あっ
て、トランジスタＴｒ１２のエミッタ電流とトランジス
タＴｒ１３のベース電流との差を細かく調整する必要の
ない場合には、このように電流制御用の抵抗を共用化
し、部品点数を削減することができる。
ッチＳＷ２において、ＯＮ／ＯＦＦ制御信号ＶC の電流
制限用の抵抗Ｒ１１，Ｒ１４が、抵抗Ｒ２１に統一され
ている。トランジスタＴｒ１１の電流増幅率が充分あっ
て、トランジスタＴｒ１２のエミッタ電流とトランジス
タＴｒ１３のベース電流との差を細かく調整する必要の
ない場合には、このように電流制御用の抵抗を共用化
し、部品点数を削減することができる。
【００５３】また図１０で示すスイッチＳＷ６は、前記
図１および図２で示す誤差増幅回路４５のように、誤差
増幅回路が誤差信号電流を吸込むことによって駆動回路
を制御する場合に用いられ、かつＯＮ／ＯＦＦ制御信号
ＶC の電流が増加しても良い場合で、かつＯＮ／ＯＦＦ
制御信号電流≫誤差信号電流とすることが可能な場合に
用いられるものであり、前記スイッチＳＷ１における電
流増幅用のトランジスタＴｒ１１およびそれに関連する
抵抗Ｒ１３およびダイオードＤ１が省略されている。
図１および図２で示す誤差増幅回路４５のように、誤差
増幅回路が誤差信号電流を吸込むことによって駆動回路
を制御する場合に用いられ、かつＯＮ／ＯＦＦ制御信号
ＶC の電流が増加しても良い場合で、かつＯＮ／ＯＦＦ
制御信号電流≫誤差信号電流とすることが可能な場合に
用いられるものであり、前記スイッチＳＷ１における電
流増幅用のトランジスタＴｒ１１およびそれに関連する
抵抗Ｒ１３およびダイオードＤ１が省略されている。
【００５４】同様に、図１１で示すスイッチＳＷ７で
は、前記スイッチＳＷ２において、前記スイッチＳＷ６
のように、前記トランジスタＴｒ１１およびそれに関連
する抵抗Ｒ１３およびダイオードＤ１が省略されてい
る。
は、前記スイッチＳＷ２において、前記スイッチＳＷ６
のように、前記トランジスタＴｒ１１およびそれに関連
する抵抗Ｒ１３およびダイオードＤ１が省略されてい
る。
【００５５】さらにまた、図１２で示すスイッチＳＷ８
は、前記スイッチＳＷ７の抵抗Ｒ１１，Ｒ１４が、前記
スイッチＳＷ５と同様に、抵抗Ｒ２１で共用化されてい
る。
は、前記スイッチＳＷ７の抵抗Ｒ１１，Ｒ１４が、前記
スイッチＳＷ５と同様に、抵抗Ｒ２１で共用化されてい
る。
【００５６】本発明の実施の他の形態について、図１３
に基づいて説明すれば、以下の通りである。図１３は、
他の負出力直流安定化電源装置５１の電気的構成を示す
ブロック図であり、この負出力直流安定化電源装置５１
は、前述の負出力直流安定化電源装置４１〜４３に類似
し、対応する部分には同一の参照符号を付して、その説
明を省略する。注目すべきは、この負出力直流安定化電
源装置５１では、スイッチＳＷは、誤差増幅回路４５、
基準電圧源４６および駆動回路４７の電源ライン５２に
直列に介在されていることである。
に基づいて説明すれば、以下の通りである。図１３は、
他の負出力直流安定化電源装置５１の電気的構成を示す
ブロック図であり、この負出力直流安定化電源装置５１
は、前述の負出力直流安定化電源装置４１〜４３に類似
し、対応する部分には同一の参照符号を付して、その説
明を省略する。注目すべきは、この負出力直流安定化電
源装置５１では、スイッチＳＷは、誤差増幅回路４５、
基準電圧源４６および駆動回路４７の電源ライン５２に
直列に介在されていることである。
【００５７】したがって、該スイッチＳＷのＯＦＦ時に
は、この負出力直流安定化電源装置５１の消費電流は、
ほぼパワートランジスタＴｒ１のリーク電流のみとな
り、該ＯＦＦ時の電力消費を最も低減することができ
る。
は、この負出力直流安定化電源装置５１の消費電流は、
ほぼパワートランジスタＴｒ１のリーク電流のみとな
り、該ＯＦＦ時の電力消費を最も低減することができ
る。
【００５８】上述のような各負出力直流安定化電源装置
４１〜４３および５１は、前記図１６で示す正負両出力
の直流安定化電源装置２１の負出力電源回路２６として
使用することができ、正出力電源回路２５と共通のＯＮ
／ＯＦＦ制御信号によって、ＯＮ／ＯＦＦ動作を制御す
ることができる。
４１〜４３および５１は、前記図１６で示す正負両出力
の直流安定化電源装置２１の負出力電源回路２６として
使用することができ、正出力電源回路２５と共通のＯＮ
／ＯＦＦ制御信号によって、ＯＮ／ＯＦＦ動作を制御す
ることができる。
【００５９】
【発明の効果】請求項１の発明に係る負出力直流安定化
電源装置は、以上のように、負の電源ラインに直列にパ
ワー素子を介在し、制御回路によって作成された実出力
電圧と予め定める基準電圧との差に対応した誤差信号に
応答して、駆動回路が前記パワー素子の制御端子への制
御電流を制御することによって、所望とする負の出力電
圧を得るようにした負出力直流安定化電源装置におい
て、外部からのＯＮ／ＯＦＦ制御信号に応答して、前記
駆動回路を能動化／不能動化制御することができるＯＮ
／ＯＦＦ制御回路であって、前記駆動回路をＯＮ／ＯＦ
Ｆ制御する第１のトランジスタと、接地ラインに対して
ベース電流が引出されるように配置され、前記ＯＮ／Ｏ
ＦＦ制御信号がエミッタに与えられ、コレクタ電流で前
記第１のトランジスタを制御し、正電位の前記ＯＮ／Ｏ
ＦＦ制御信号で導通と非導通とが切り替わる第２のトラ
ンジスタとを含み、前記正電位の前記ＯＮ／ＯＦＦ制御
信号に応答して、前記制御回路の誤差信号を接地ライン
または負の電源ラインにバイパスすることによって前記
駆動回路を不能動化し、前記パワー素子をＯＦＦ駆動す
る、そのようなＯＮ／ＯＦＦ制御回路を備える構成であ
る。
電源装置は、以上のように、負の電源ラインに直列にパ
ワー素子を介在し、制御回路によって作成された実出力
電圧と予め定める基準電圧との差に対応した誤差信号に
応答して、駆動回路が前記パワー素子の制御端子への制
御電流を制御することによって、所望とする負の出力電
圧を得るようにした負出力直流安定化電源装置におい
て、外部からのＯＮ／ＯＦＦ制御信号に応答して、前記
駆動回路を能動化／不能動化制御することができるＯＮ
／ＯＦＦ制御回路であって、前記駆動回路をＯＮ／ＯＦ
Ｆ制御する第１のトランジスタと、接地ラインに対して
ベース電流が引出されるように配置され、前記ＯＮ／Ｏ
ＦＦ制御信号がエミッタに与えられ、コレクタ電流で前
記第１のトランジスタを制御し、正電位の前記ＯＮ／Ｏ
ＦＦ制御信号で導通と非導通とが切り替わる第２のトラ
ンジスタとを含み、前記正電位の前記ＯＮ／ＯＦＦ制御
信号に応答して、前記制御回路の誤差信号を接地ライン
または負の電源ラインにバイパスすることによって前記
駆動回路を不能動化し、前記パワー素子をＯＦＦ駆動す
る、そのようなＯＮ／ＯＦＦ制御回路を備える構成であ
る。
【００６０】それゆえ、出力電圧の導出／遮断制御を行
うＯＮ／ＯＦＦ制御信号のスレッシュレベルを、前記第
２のトランジスタの閾値電圧ＶBE以上の所望とする正電
位とすることができ、マイクロコンピュータなどの電源
制御回路との良好な適性を得ることができる。
うＯＮ／ＯＦＦ制御信号のスレッシュレベルを、前記第
２のトランジスタの閾値電圧ＶBE以上の所望とする正電
位とすることができ、マイクロコンピュータなどの電源
制御回路との良好な適性を得ることができる。
【００６１】また、最も簡易な構成で、電源装置のＯＮ
／ＯＦＦ制御を実現することができる。
／ＯＦＦ制御を実現することができる。
【００６２】また、請求項２の発明に係る負出力直流安
定化電源装置は、以上のように、請求項１の発明に係る
負出力直流安定化電源装置において、前記ＯＮ／ＯＦＦ
制御回路に、前記接地ラインからエミッタ電流を引込む
ように配置され、前記ＯＮ／ＯＦＦ制御信号がベースに
与えられ、コレクタ電流で前記第１のトランジスタを制
御する第３のトランジスタをさらに備え、前記第１のト
ランジスタと合わせて、たとえば、≧｜ＶBE｜の場合に
は第１のトランジスタがＯＮ、すなわち電力供給が行わ
れ、＜｜ＶBE｜の場合には第１のトランジスタがＯＦ
Ｆ、すなわち電力供給が停止されるように構成すること
ができる。
定化電源装置は、以上のように、請求項１の発明に係る
負出力直流安定化電源装置において、前記ＯＮ／ＯＦＦ
制御回路に、前記接地ラインからエミッタ電流を引込む
ように配置され、前記ＯＮ／ＯＦＦ制御信号がベースに
与えられ、コレクタ電流で前記第１のトランジスタを制
御する第３のトランジスタをさらに備え、前記第１のト
ランジスタと合わせて、たとえば、≧｜ＶBE｜の場合に
は第１のトランジスタがＯＮ、すなわち電力供給が行わ
れ、＜｜ＶBE｜の場合には第１のトランジスタがＯＦ
Ｆ、すなわち電力供給が停止されるように構成すること
ができる。
【００６３】それゆえ、ＯＮ／ＯＦＦ制御のスレッシュ
レベルを、正電位および負電位のいずれにでも設定する
ことができる。
レベルを、正電位および負電位のいずれにでも設定する
ことができる。
【００６４】さらにまた、請求項３の発明に係る負出力
直流安定化電源装置は、以上のように、請求項１または
２の発明に係る負出力直流安定化電源装置において、制
御回路が駆動回路から誤差信号電流を吸込むことによっ
て該駆動回路を制御する構成において、前記ＯＮ／ＯＦ
Ｆ制御信号を出力する電源制御回路に充分な電流容量が
あり、または誤差信号電流が充分小さく、ＯＮ／ＯＦＦ
制御信号電流≫誤差信号電流とすることが可能である場
合には、電流増幅用の第１のトランジスタを省略する。
直流安定化電源装置は、以上のように、請求項１または
２の発明に係る負出力直流安定化電源装置において、制
御回路が駆動回路から誤差信号電流を吸込むことによっ
て該駆動回路を制御する構成において、前記ＯＮ／ＯＦ
Ｆ制御信号を出力する電源制御回路に充分な電流容量が
あり、または誤差信号電流が充分小さく、ＯＮ／ＯＦＦ
制御信号電流≫誤差信号電流とすることが可能である場
合には、電流増幅用の第１のトランジスタを省略する。
【００６５】それゆえ、部品点数を削減することができ
る。
る。
【００６６】また、請求項４の発明に係る正負両出力の
直流安定化電源装置は、以上のように、前記ＯＮ／ＯＦ
Ｆ制御信号に応答してＯＮ／ＯＦＦ制御される正出力直
流安定化電源装置と、前記請求項１〜３のいずれかに示
す負出力直流安定化電源装置とを備えて構成される。
直流安定化電源装置は、以上のように、前記ＯＮ／ＯＦ
Ｆ制御信号に応答してＯＮ／ＯＦＦ制御される正出力直
流安定化電源装置と、前記請求項１〜３のいずれかに示
す負出力直流安定化電源装置とを備えて構成される。
【００６７】それゆえ、正電位での制御が可能となった
前記請求項１〜３に示す負出力直流安定化電源装置と、
元々正電位での制御が可能であった正出力直流安定化電
源装置とを組合わせるので、マイクロコンピュータなど
の電源制御回路からの共通のＯＮ／ＯＦＦ制御信号で、
２つの直流安定化電源装置を制御することができる。
前記請求項１〜３に示す負出力直流安定化電源装置と、
元々正電位での制御が可能であった正出力直流安定化電
源装置とを組合わせるので、マイクロコンピュータなど
の電源制御回路からの共通のＯＮ／ＯＦＦ制御信号で、
２つの直流安定化電源装置を制御することができる。
【図１】本発明の実施の一形態の負出力直流安定化電源
装置の一構成例を示すブロック図である。
装置の一構成例を示すブロック図である。
【図２】本発明の実施の一形態の負出力直流安定化電源
装置の他の構成例を示すブロック図である。
装置の他の構成例を示すブロック図である。
【図３】本発明の実施の一形態の負出力直流安定化電源
装置のさらに他の構成例を示すブロック図である。
装置のさらに他の構成例を示すブロック図である。
【図４】図１〜図３で示す負出力直流安定化電源装置に
用いられるスイッチの具体的な一構成例を示す電気回路
図である。
用いられるスイッチの具体的な一構成例を示す電気回路
図である。
【図５】図４および図６〜図１２で示すスイッチの動作
を説明するためのグラフである。
を説明するためのグラフである。
【図６】図１〜図３で示す負出力直流安定化電源装置に
用いられるスイッチの具体的な他の構成例を示す電気回
路図である。
用いられるスイッチの具体的な他の構成例を示す電気回
路図である。
【図７】図１〜図３で示す負出力直流安定化電源装置に
用いられるスイッチの具体的なさらに他の構成例を示す
電気回路図である。
用いられるスイッチの具体的なさらに他の構成例を示す
電気回路図である。
【図８】図１〜図３で示す負出力直流安定化電源装置に
用いられるスイッチの具体的なさらに他の構成例を示す
電気回路図である。
用いられるスイッチの具体的なさらに他の構成例を示す
電気回路図である。
【図９】図１〜図３で示す負出力直流安定化電源装置に
用いられるスイッチの具体的なさらに他の構成例を示す
電気回路図である。
用いられるスイッチの具体的なさらに他の構成例を示す
電気回路図である。
【図１０】図１〜図３で示す負出力直流安定化電源装置
に用いられるスイッチの具体的なさらに他の構成例を示
す電気回路図である。
に用いられるスイッチの具体的なさらに他の構成例を示
す電気回路図である。
【図１１】図１〜図３で示す負出力直流安定化電源装置
に用いられるスイッチの具体的なさらに他の構成例を示
す電気回路図である。
に用いられるスイッチの具体的なさらに他の構成例を示
す電気回路図である。
【図１２】図１〜図３で示す負出力直流安定化電源装置
に用いられるスイッチの具体的なさらに他の構成例を示
す電気回路図である。
に用いられるスイッチの具体的なさらに他の構成例を示
す電気回路図である。
【図１３】本発明の他の負出力直流安定化電源装置の構
成を示すブロック図である。
成を示すブロック図である。
【図１４】正出力直流安定化電源装置の一構成例を示す
電気回路図である。
電気回路図である。
【図１５】正出力直流安定化電源装置の他の構成例を示
す電気回路図である。
す電気回路図である。
【図１６】正負両出力の直流安定化電源装置の一構成例
を示すブロック図である。
を示すブロック図である。
【図１７】正負両出力の直流安定化電源装置の他の構成
例を示すブロック図である。
例を示すブロック図である。
【図１８】正負両出力の直流安定化電源装置のさらに他
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図１９】前記図１４で示す正出力直流安定化電源装置
のＯＮ／ＯＦＦ動作を説明するためのグラフである。
のＯＮ／ＯＦＦ動作を説明するためのグラフである。
【図２０】前記図１５で示す正出力直流安定化電源装置
のＯＮ／ＯＦＦ動作を説明するためのグラフである。
のＯＮ／ＯＦＦ動作を説明するためのグラフである。
【図２１】従来からの負出力電源回路にＯＮ／ＯＦＦ制
御機能を付加した負出力直流安定化電源装置の構成例を
示すブロック図である。
御機能を付加した負出力直流安定化電源装置の構成例を
示すブロック図である。
【図２２】図２１で示す負出力直流安定化電源装置のＯ
Ｎ／ＯＦＦ動作を説明するためのグラフである。
Ｎ／ＯＦＦ動作を説明するためのグラフである。
２１，２２，２３ 直流安定化電源装置
２５ 正出力電源回路
２６ 負出力電源回路
２７ 負荷
２８ 反転型チョッパ電源装置
４１，４２，４３ 負出力直流安定化電源装置
４４ 電源ライン
４５，４５ａ 誤差増幅回路（制御回路）
４６ 基準電圧源（制御回路）
４７，４７ａ 駆動回路
４８ 接地ライン
５１ 負出力直流安定化電源装置
Ｃ１ 平滑コンデンサ
Ｄ１，Ｄ２，Ｄ３ ダイオード
Ｐ１ 入力端子
Ｐ２ 出力端子
Ｐ３ 接地端子
Ｐ１１ 制御入力端子
Ｐ１２ ハイ側端子
Ｐ１３，Ｐ１３ａ ロー側端子
Ｒ１，Ｒ２ 分圧抵抗
Ｒ１１〜Ｒ１６，Ｒ２１ 抵抗
ＳＷ；ＳＷ１〜ＳＷ８ スイッチ
Ｔｒ１ パワートランジスタ
Ｔｒ２ 駆動トランジスタ
Ｔｒ１１ トランジスタ（第１のトランジスタ）
Ｔｒ１２ トランジスタ（第２のトランジスタ）
Ｔｒ１３ トランジスタ（第３のトランジスタ）
Ｔｒ１４ トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭49−135150（ＪＰ，Ａ)
特開 平８−106335（ＪＰ，Ａ)
特開 平７−28536（ＪＰ，Ａ)
特開 平６−260848（ＪＰ，Ａ)
特開 平３−104414（ＪＰ，Ａ)
実開 昭59−135037（ＪＰ，Ｕ)
実開 昭59−11319（ＪＰ，Ｕ)
実開 平６−70015（ＪＰ，Ｕ)
実開 平３−14830（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445
G05F 1/56
G05F 1/613
G05F 1/618
H03K 17/00 - 17/70
Claims (7)
- 【請求項１】負の電源ラインに直列にパワー素子を介在
し、制御回路によって作成された実出力電圧と予め定め
る基準電圧との差に対応した誤差信号に応答して、駆動
回路が前記パワー素子の制御端子への制御電流を制御す
ることによって、所望とする負の出力電圧を得るように
した負出力直流安定化電源装置において、 外部からのＯＮ／ＯＦＦ制御信号に応答して、前記駆動
回路を能動化／不能動化制御することができるＯＮ／Ｏ
ＦＦ制御回路であって、前記駆動回路を ＯＮ／ＯＦＦ制御する第１のトランジス
タと、 接地ラインに対してベース電流が引出されるように配置
され、前記ＯＮ／ＯＦＦ制御信号がエミッタに与えら
れ、コレクタ電流で前記第１のトランジスタを制御し、
正電位の前記ＯＮ／ＯＦＦ制御信号で導通と非導通とが
切り替わる第２のトランジスタとを含み、前記正電位の
前記ＯＮ／ＯＦＦ制御信号に応答して、前記制御回路の
誤差信号を、接地ラインまたは負の電源ラインにバイパ
スすることによって前記駆動回路を不能動化し、前記パ
ワー素子をＯＦＦ駆動する、そのようなＯＮ／ＯＦＦ制
御回路を備えることを特徴とする負出力直流安定化電源
装置。 - 【請求項２】前記ＯＮ／ＯＦＦ制御回路は、前記接地ラ
インからエミッタ電流を引込むように配置され、前記Ｏ
Ｎ／ＯＦＦ制御信号がベースに与えられ、コレクタ電流
で前記第１のトランジスタを制御する第３のトランジス
タをさらに備えることを特徴とする請求項１記載の負出
力直流安定化電源装置。 - 【請求項３】前記制御回路が、前記駆動回路から誤差信
号電流を吸込むことによって該駆動回路を制御し、かつ
ＯＮ／ＯＦＦ制御信号電流≫誤差信号電流とすることが
可能である場合には、前記第１のトランジスタを省略す
ることを特徴とする請求項１または２記載の負出力直流
安定化電源装置。 - 【請求項４】前記ＯＮ／ＯＦＦ制御信号に応答してＯＮ
／ＯＦＦ制御される正出力直流安定化電源装置と、前記
請求項１〜３のいずれかに示す負出力直流安定化電源装
置とを備えることを特徴とする正負両出力の直流安定化
電源装置。 - 【請求項５】負の電源ラインに直列にパワー素子を介在
し、制御回路によって作成された実出力電圧と予め定め
る基準電圧との差に対応した誤差信号に応答して、駆動
回路が前記パワー素子の制御端子への制御電流を制御す
ることによって、所望とする負の出力電圧を得るように
した負出力直流安定化電源装置において、外部からのＯ
Ｎ／ＯＦＦ制御信号に応答して、前記駆動回路を能動化
／不能動化制御することができるＯＮ／ＯＦＦ制御回路
であって、 正電位の前記ＯＮ／ＯＦＦ制御信号に応答して、前記制
御回路の誤差信号を接地ラインまたは負の電源ラインに
バイパスすることによって前記駆動回路を不能動化し、
前記パワー素子をＯＦＦ駆動する、そのようなＯＮ／Ｏ
ＦＦ制御回路を備えることを特徴とする負出力直流安定
化電源装置。 - 【請求項６】前記正電位の前記ＯＮ／ＯＦＦ制御信号
が、ＯＮ／ＯＦＦスレッシュレベルの領域よりも高い電
圧のときと、前記ＯＮ／ＯＦＦスレッシュレベルの領域
よりも低い電圧のときとで、前記駆動回路の能動化と不
能動化とが切り替わることを特徴とする請求項５に記載
の負出力直流安定化電源装置。 - 【請求項７】前記ＯＮ／ＯＦＦ制御信号の絶対値が、Ｏ
Ｎ／ＯＦＦスレッシュレベルの領域よりも高い電圧のと
きと、前記ＯＮ／ＯＦＦスレッシュレベルの領域よりも
低い電圧のときとで、前記駆動回路の能動化と不能動化
とが切り替わることを特徴とする請求項５に記載の負出
力直流安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12644698A JP3516862B2 (ja) | 1998-05-08 | 1998-05-08 | 負出力直流安定化電源装置およびそれを用いる正負両出力の直流安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12644698A JP3516862B2 (ja) | 1998-05-08 | 1998-05-08 | 負出力直流安定化電源装置およびそれを用いる正負両出力の直流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327669A JPH11327669A (ja) | 1999-11-26 |
| JP3516862B2 true JP3516862B2 (ja) | 2004-04-05 |
Family
ID=14935423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12644698A Expired - Fee Related JP3516862B2 (ja) | 1998-05-08 | 1998-05-08 | 負出力直流安定化電源装置およびそれを用いる正負両出力の直流安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516862B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI377871B (en) * | 2003-10-17 | 2012-11-21 | Samsung Display Co Ltd | Power supply system and liquid crystal display device having the same |
| KR100999164B1 (ko) | 2003-12-10 | 2010-12-07 | 삼성전자주식회사 | 전원 공급 장치 및 이를 갖는 액정 표시 장치 |
| US7859323B2 (en) | 2006-01-10 | 2010-12-28 | Rohm Co., Ltd. | Negative output regulator circuit and electrical apparatus using same |
-
1998
- 1998-05-08 JP JP12644698A patent/JP3516862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11327669A (ja) | 1999-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| US5528192A (en) | Bi-mode circuit for driving an output load | |
| US5367249A (en) | Circuit including bandgap reference | |
| JP3666383B2 (ja) | 電圧レギュレータ | |
| US4992749A (en) | Pulse-width modulating amplifier circuit | |
| US4887181A (en) | Circuit for temperature protection with hysteresis | |
| US5642076A (en) | No turn-on pop noise amplifier | |
| EP0669709B1 (en) | Output stage especially for integrated amplifiers with externally connected output power devices | |
| US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
| US5682121A (en) | No turn-on pop noise amplifier | |
| US5550462A (en) | Regulated power supply circuit and an emitter follower output current limiting circuit | |
| JP3516862B2 (ja) | 負出力直流安定化電源装置およびそれを用いる正負両出力の直流安定化電源装置 | |
| JP3313450B2 (ja) | 出力段と電流制限回路とを含む増幅器 | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| JP3538480B2 (ja) | 電源切換回路 | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| WO2007080828A1 (ja) | 負出力レギュレータ回路及びこれを用いた電気機器 | |
| US5317470A (en) | Control system including a switching circuit for ensuring proper operation when operating power is removed from a portion of the control system | |
| US5825251A (en) | Audio signal amplifying circuit | |
| EP1107451A2 (en) | Transmission path switching circuit | |
| US5055711A (en) | Impedance control circuit for an integrated circuit node | |
| US20030169074A1 (en) | Low-voltage drive circuit and method for the same | |
| US5963093A (en) | Class AB output stage wih reduced distortion | |
| JPS606573B2 (ja) | トランジスタ増幅器の出力回路 | |
| JP3718894B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |