JP3509757B2 - High-speed serial transmission method and method - Google Patents

High-speed serial transmission method and method

Info

Publication number
JP3509757B2
JP3509757B2 JP2001018569A JP2001018569A JP3509757B2 JP 3509757 B2 JP3509757 B2 JP 3509757B2 JP 2001018569 A JP2001018569 A JP 2001018569A JP 2001018569 A JP2001018569 A JP 2001018569A JP 3509757 B2 JP3509757 B2 JP 3509757B2
Authority
JP
Japan
Prior art keywords
transmission
control signal
clock
current
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001018569A
Other languages
Japanese (ja)
Other versions
JP2002223204A (en
Inventor
裕仁 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001018569A priority Critical patent/JP3509757B2/en
Publication of JP2002223204A publication Critical patent/JP2002223204A/en
Application granted granted Critical
Publication of JP3509757B2 publication Critical patent/JP3509757B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は高速シリアル伝送方
法および方式に関し、特に伝送路の状態を受信側から送
信側へフィードバックして伝送誤りを出来る限り無くす
ようにする高速シリアル伝送方法および方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-speed serial transmission method and system, and more particularly to a high-speed serial transmission method and system for feeding back the state of a transmission path from a receiving side to a transmitting side to eliminate transmission errors as much as possible.

【0002】[0002]

【従来の技術】従来の送信側の機器と受信側の機器との
間のシリアル伝送方式において、例えば特開平01−1
57647号公報の「シリアル伝送方式」では、伝送路
を通して送信側から伝送されたデータを受信側で監視し
て、その受信データが正常か異常かの情報を送信側へ通
知し、送信側は正常情報の通知を受けた場合はそのまま
次のデータを送出するが、異常情報の通知を受けた場合
は次のデータの送出を停止し、エラー処理を行なってい
た。
2. Description of the Related Art In a conventional serial transmission system between a transmitting side device and a receiving side device, for example, Japanese Patent Laid-Open No.
In the "Serial transmission method" of Japanese Patent No. 57647, the receiving side monitors the data transmitted from the transmitting side through the transmission line, notifies the transmitting side of information on whether the received data is normal or abnormal, and the transmitting side is normal. When the information notification is received, the next data is sent as it is, but when the abnormality information notification is received, the sending of the next data is stopped and the error processing is performed.

【0003】[0003]

【発明が解決しようとする課題】この従来の特開平01
−157647号公報の「シリアル伝送方式」では、受
信側からの受信データが正常か異常かの情報を送信側へ
通知することはできるが、送信側は異常情報の通知を受
けた場合は次のデータの送出を停止してエラー処理する
のみで、受信側で受信波形の振幅を測定したり、ビット
誤り率を測定することにより伝送路に対応した送信側の
設定ができず、従って、伝送路の特性を補正する動作を
させることによる伝送エラーを減らすことができなかっ
た。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In the "serial transmission method" of Japanese Patent Application Laid-Open No. 157647-, the information on whether the received data from the receiving side is normal or abnormal can be notified to the transmitting side, but if the transmitting side receives the notification of abnormal information, It is not possible to set the transmission side corresponding to the transmission line by measuring the amplitude of the reception waveform or measuring the bit error rate on the reception side simply by stopping the data transmission and performing error processing. It was not possible to reduce the transmission error due to the operation of correcting the characteristics of.

【0004】従って本発明では、高速シリアル伝送にお
いては伝送路の状態(例えば、伝送路が非常に長い場合
や伝送路のインピーダンス整合が悪い場合)によっては
受信側で波形が歪むことがあり、その結果、アイ・パタ
ーンが潰れ伝送エラーの原因となることがあるため、伝
送路の状態を受信側で測定し、送信側にフィードバック
することにより伝送路に合った送信条件を用いてデータ
を送信出来るようにし、伝送誤りを出来る限り無くすこ
とを目的とする。
Therefore, in the present invention, in high-speed serial transmission, the waveform may be distorted on the receiving side depending on the state of the transmission line (for example, when the transmission line is very long or when the impedance matching of the transmission line is poor). As a result, the eye pattern may be crushed and cause a transmission error. By measuring the state of the transmission line on the receiving side and feeding it back to the transmitting side, data can be transmitted using the transmission conditions that match the transmission line. The purpose is to eliminate transmission errors as much as possible.

【0005】[0005]

【課題を解決するための手段】本発明による高速シリア
ル伝送方法は、伝送路を通して送信側から受信側へデー
タをシリアル伝送する高速シリアル伝送方法において、
前記伝送路を通して前記送信側から疑似ランダムパター
ンを送出し、前記受信側でその疑似ランダムパターン
受信波形の振幅とビット誤り率を測定し、振幅が少ない
場合或いはビット誤りが多い場合には、電流を増やすよ
うに制御する電流増制御信号を前記送信側へ返送し、振
幅が大きい場合或いはビット誤りがない場合には、電流
を減らすように制御する電流減制御信号を前記送信側へ
返送し、前記送信側は前記電流増制御信号或いは前記電
流減制御信号に応じて、前記疑似ランダムパターンの送
出電流を増減させて送出し、前記受信側ではその疑似ラ
ンダムパターンの受信波形の振幅とビット誤り率を再度
測定し、振幅或いはビット誤りが改善していない場合に
は、伝送スピードを落とすように制御するクロック周波
数減制御信号を前記送信側へ返送し、前記送信側と前記
受信側は同時に前記クロック周波数減制御信号に応じ
て、自身のクロック周波数を減少させる、ことを特徴と
する。
A high-speed serial transmission method according to the present invention is a high-speed serial transmission method for serially transmitting data from a transmission side to a reception side through a transmission line,
The pseudo random pattern is transmitted from the transmitting side through the transmission line, and the pseudo random pattern of the pseudo random pattern is transmitted at the receiving side .
The amplitude of the received waveform and the bit error rate are measured, and the amplitude is low.
Or if there are many bit errors, increase the current.
The current increase control signal for controlling
If the width is large or there are no bit errors, the current
Current reduction control signal for controlling the
The transmitter side returns the current increase control signal or the power
The pseudo random pattern is transmitted in accordance with the current reduction control signal.
The output current is increased / decreased and sent out.
The amplitude and bit error rate of the received waveform of the random pattern
If the amplitude or bit error is not improved by measuring
Is a clock frequency that controls to reduce the transmission speed.
The reduction control signal is returned to the transmission side, and the transmission side and the
The receiving side simultaneously responds to the clock frequency reduction control signal.
And reduce its own clock frequency.
To do.

【0006】本発明による高速シリアル伝送方式は、伝
送路を通して送信側から受信側へデータをシリアル伝送
する高速シリアル伝送方式において、前記送信側は、疑
似ランダムパターンをLVTTLレベルのパラレル信号
で生成するパターン生成手段と、前記疑似ランダムパタ
ーン或いはパラレル信号のLVTTLレベルの送信入力
データを、送信クロックに同期させてLVDSレベルの
シリアルデータに変換し送信出力データとして前記伝送
路へ出力するとともに、そのLVDSレベルのシリアル
データの電流を制御して送信出力データのレベルを調整
あるいは送信クロック周波数を制御して伝送レートを可
変する送信手段と、前記受信側からのフィードバック制
御信号により送信クロック制御信号或いは電流制御信号
を出力する送信制御手段と、前記送信制御手段からの電
流制御信号により前記送信手段のLVDSレベルのシリ
アルデータを駆動する電流を制御する電流制御手段と、
前記送信制御手段からの送信クロック制御信号に制御さ
れて前記送信手段のシリアルデータの送信クロック周波
数を可変する送信クロック可変手段と、を備え、前記受
信側は、前記送信部から前記伝送路を通して送出された
送信出力データを受信入力データとして入力されてLV
TTLレベルのパラレルデータに逆変換し、受信クロッ
クに同期して受信出力データを出力するとともに疑似ラ
ンダムパターンを抽出する受信手段と、前記受信手段で
抽出された疑似ランダムパターンのビット誤り率を測定
するビット誤り率測定手段と、前記受信手段で抽出され
た疑似ランダムパターンの受信レベルを検出する受信レ
ベル検出手段と、前記受信手段で抽出された疑似ランダ
ムパターンから送信クロックを検出するとともに前記ビ
ット誤り率測定手段で測定したビット誤り率および前記
受信レベル検出手段で検出した受信レベルに基づき、前
記伝送路の特性情報を出力し前記送信部の前記送信制御
手段へ送信クロック制御信号或いは電流制御信号などの
フィードバック制御信号をフィードバックする受信制御
手段と、前記受信制御手段で検出した送信クロックに同
期して受信クロックを生成する受信クロック生成手段
と、を備える、ことを特徴とする。
The high-speed serial transmission system according to the present invention
Serial transmission of data from the transmitting side to the receiving side through the transmission path
In the high-speed serial transmission method,
LVTTL level parallel signal with similar random pattern
And a pseudo random pattern
LVTTL level transmission input for parallel or parallel signals
The data is synchronized with the transmission clock, and the LVDS level
Converted to serial data and transmitted as output data
Output to the road and serial of the LVDS level
Control the current of the data to adjust the level of the transmission output data
Alternatively, the transmission clock frequency can be controlled to control the transmission rate.
Changing transmission means and feedback system from the receiving side
Control signal or transmission clock control signal or current control signal
And a transmission control means for outputting
Of the LVDS level of the transmitting means by the flow control signal.
Current control means for controlling the current driving the aldata,
It is controlled by the transmission clock control signal from the transmission control means.
The transmission clock frequency of the serial data of the transmission means
Transmission clock variable means for varying the number,
The receiving side is sent from the transmitting unit through the transmission line.
The transmission output data is input as the reception input data and the LV
It is converted back to parallel data of TTL level and received
The received output data is output in synchronization with the
The receiving means for extracting random patterns and the receiving means
Measure the bit error rate of the extracted pseudo random pattern
And a bit error rate measuring means for
Reception level that detects the reception level of the pseudo random pattern
Bell detection means and pseudo-lander extracted by the reception means
The transmit clock is detected from the
Bit error rate measured by the bit error rate measuring means and
Based on the reception level detected by the reception level detection means,
The characteristic information of the transmission line is output and the transmission control of the transmission unit is performed.
To the means such as clock control signal or current control signal
Feedback control that feeds back a feedback control signal
And the transmission clock detected by the reception control means.
Reception clock generation means for generating reception clock in anticipation
And are provided.

【0007】[0007]

【0008】[0008]

【0009】[0009]

【0010】[0010]

【0011】[0011]

【0012】[0012]

【0013】[0013]

【0014】[0014]

【発明の実施の形態】次に本発明の一実施の形態につい
て図面を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention will be described with reference to the drawings.

【0015】本発明の一実施の形態を示す図1のブロッ
ク図によれば、高速シリアル伝送方式は、疑似ランダム
パターンをLVTTLレベルのパラレル信号で生成する
パターン生成部10と、パラレル信号のLVTTLレベ
ルの送信入力データおよびパターン生成部10からの疑
似ランダムパターンを送信クロックに同期させてLVD
Sレベルのシリアルデータに変換し送信出力データとし
て伝送路3へ出力するとともにそのLVDSレベルのシ
リアルデータの電流を制御して送信出力データのレベル
を調整あるいは送信クロック周波数を制御して伝送レー
トを可変する送信回路部11と、受信側からのフィード
バック制御信号により送信クロック制御信号および電流
制御信号を出力する送信制御部14と、送信制御部14
からの電流制御信号により送信回路部11のLVDSレ
ベルのシリアルデータを駆動する電流を制御する電流制
御回路12と、送信制御部14からの送信クロック制御
信号に制御されて送信回路部11のシリアルデータの送
信クロック周波数を可変する送信クロック回路13とを
有する送信部1と;送信部1から伝送路3を通して送出
された送信出力データを受信入力データとして入力され
てLVTTLレベルのパラレルデータに逆変換し受信ク
ロックに同期して受信出力データを出力するとともに疑
似ランダムパターンを抽出する受信回路部20と、受信
回路部20で抽出された疑似ランダムパターンのビット
誤り率を測定するビット誤り率測定部22と、受信回路
部20で抽出された疑似ランダムパターンの受信レベル
を検出する受信レベル検出部21と、受信回路部20で
抽出された疑似ランダムパターンから送信クロックを検
出するとともにビット誤り率測定部22で測定したビッ
ト誤り率および受信レベル検出部21で検出した受信レ
ベルに基づき伝送路3の特性情報を出力し送信部1の送
信制御回路部14へフィードバックする受信制御部23
と、受信制御部23で検出した送信クロックに同期して
受信クロックを生成する受信クロック回路24とを有す
る受信部2と;を備える。
According to the block diagram of FIG. 1 showing an embodiment of the present invention, in the high-speed serial transmission system, a pattern generation unit 10 for generating a pseudo random pattern with a parallel signal of LVTTL level and an LVTTL level of parallel signal. Input data and the pseudo random pattern from the pattern generation unit 10 are synchronized with the transmission clock to obtain the LVD.
The data is converted into S level serial data and output as transmission output data to the transmission line 3, and the current of the LVDS level serial data is controlled to adjust the level of the transmission output data or control the transmission clock frequency to vary the transmission rate. Transmission circuit section 11, a transmission control section 14 that outputs a transmission clock control signal and a current control signal according to a feedback control signal from the receiving side, and a transmission control section 14
The current control circuit 12 controls the current for driving the serial data of the LVDS level of the transmission circuit unit 11 by the current control signal from the transmission circuit unit 11, and the serial data of the transmission circuit unit 11 controlled by the transmission clock control signal from the transmission control unit 14. And a transmission clock circuit 13 for varying the transmission clock frequency of the transmission signal; transmission output data transmitted from the transmission unit 1 through the transmission line 3 is input as reception input data and inversely converted into parallel data of LVTTL level. A receiving circuit unit 20 that outputs received output data in synchronization with a receiving clock and extracts a pseudo random pattern, and a bit error rate measuring unit 22 that measures a bit error rate of the pseudo random pattern extracted by the receiving circuit unit 20. , A reception level for detecting the reception level of the pseudo random pattern extracted by the reception circuit section 20. The transmission clock is detected from the pseudo random pattern extracted by the receiver detection unit 21 and the reception circuit unit 20, and transmission is performed based on the bit error rate measured by the bit error rate measurement unit 22 and the reception level detected by the reception level detection unit 21. A reception control unit 23 that outputs characteristic information of the path 3 and feeds it back to the transmission control circuit unit 14 of the transmission unit 1.
And a reception clock circuit 24 that generates a reception clock in synchronization with the transmission clock detected by the reception control unit 23.

【0016】詳述すると、送信入力データはLVTTL
(Low Voltage Transistor T
ransister Level)レベルのパラレル信
号として送信回路部11に入力される。同様にパターン
生成部10で生成された疑似ランダムパターンデータも
LVTTLレベルのパラレル信号で送信回路部11に入
力される。ここで、送信回路部11に疑似ランダムパタ
ーンが入力される場合は、送信回路部11には送信入力
データは入力されない。反対に、送信入力データが入力
される場合は疑似ランダムパターンは入力されない。つ
まり、送信回路部11の入力側において入力データの切
り替えを行なう。
More specifically, the transmission input data is LVTTL.
(Low Voltage Transistor T
It is input to the transmission circuit unit 11 as a parallel signal of the transfer level. Similarly, the pseudo random pattern data generated by the pattern generation unit 10 is also input to the transmission circuit unit 11 as an LVTTL level parallel signal. Here, when the pseudo random pattern is input to the transmission circuit unit 11, the transmission input data is not input to the transmission circuit unit 11. On the contrary, when the transmission input data is input, the pseudo random pattern is not input. That is, input data is switched on the input side of the transmission circuit unit 11.

【0017】そして送信回路部11は、これらのパラレ
ル信号をパラレル/シリアル変換し、LVDS(Low
Voltage Differential Sig
nal)レベルのシリアル信号で送信出力データを受信
部2へ送出する。
Then, the transmission circuit section 11 performs parallel / serial conversion on these parallel signals to obtain LVDS (Low).
Voltage Differential Sig
The transmission output data is sent to the receiving unit 2 by a serial signal of (nal) level.

【0018】また送信回路部11は、伝送路3の特性状
態の補正を送出レベルの調整により行なうために、電流
制御回路12からの制御によりLVTTLレベルのシリ
アル信号をそのデータの変化点駆動電流を制御する。
In order to correct the characteristic state of the transmission line 3 by adjusting the transmission level, the transmission circuit section 11 controls the current control circuit 12 to output a serial signal of the LVTTL level as the change point drive current of the data. Control.

【0019】さらに送信回路部11は、伝送路3の特性
状態の補正を送信クロック回路13からの制御により、
シリアル信号の伝送レートを可変することにより行な
う。
Further, the transmission circuit section 11 controls the characteristic state of the transmission line 3 by the control of the transmission clock circuit 13.
This is done by changing the transmission rate of the serial signal.

【0020】送信部1から送出されたシリアル信号の送
信出力データは受信部2の受信回路部20に受信入力デ
ータとして入力される。受信回路部20は、入力された
LVDSレベルのシリアル信号をLVTTLレベルのパ
ラレル信号に変換する。そして受信回路部20は、受信
入力データが送信入力データ対応であるときはそのパラ
レル変換されたデータを受信出力データとして出力し、
受信レベル検出部21およびビット誤り測定部22へは
出力しない。
The transmission output data of the serial signal transmitted from the transmission unit 1 is input to the reception circuit unit 20 of the reception unit 2 as reception input data. The receiving circuit unit 20 converts the input LVDS level serial signal into an LVTTL level parallel signal. When the reception input data corresponds to the transmission input data, the reception circuit section 20 outputs the parallel-converted data as the reception output data,
It is not output to the reception level detection unit 21 and the bit error measurement unit 22.

【0021】ここでシステムが立ち上がった初期動作時
(電源が入った場合など)および伝送路の変更などにより
受信入力データに補正が必要な場合には、送信部1から
疑似ランダムパターンを送出し、受信回路部20でその
疑似ランダムパターンを抽出して受信レベル検出部21
でその受信レベルの検出とビット誤り測定部22でビッ
ト誤り率の測定を行う。この場合、受信回路部20は、
疑似ランダムパターンを受信出力データの出力側には出
力しないようにする。
At the time of initial operation when the system is started up
When the received input data needs to be corrected (such as when the power is turned on) or when the transmission line is changed, the transmitter 1 sends a pseudo random pattern, and the receiver circuit 20 extracts the pseudo random pattern. Reception level detector 21
Then, the reception level is detected and the bit error measuring section 22 measures the bit error rate. In this case, the receiving circuit unit 20
Do not output the pseudo random pattern to the output side of the received output data.

【0022】受信制御部23では、ビット誤り率の測定
結果と受信レベルの検出結果とを元に送信部1の制御を
どのようにするかの判断を行い、その情報を送信制御部
14へフィードバックする。
The reception control unit 23 determines how to control the transmission unit 1 based on the measurement result of the bit error rate and the detection result of the reception level, and feeds back the information to the transmission control unit 14. To do.

【0023】なお、送信部1と受信部2との間を接続す
る伝送路3は、ここではインピーダンス整合された配線
パターンを用いたプリント板のバックボードや、シール
ド付きツイストペアケーブル、あるいは同軸ケーブルを
対象としている。
The transmission line 3 connecting the transmission unit 1 and the reception unit 2 is a printed circuit board backboard using a wiring pattern with impedance matching, a shielded twisted pair cable, or a coaxial cable. Intended.

【0024】続いて動作について説明する。Next, the operation will be described.

【0025】受信部2では、まず初期動作時や伝送路3
の状態が変化した場合に、伝送路3の状態を測定するた
めに受信誤り率を測定する。これは、送信部1のパター
ン生成部4よりPN(Pseudo Noise)パタ
ーンなどの疑似ランダムパターンを生成し、送信入力デ
ータの代わりに送信回路部11に入力する。このとき、
通常の送信入力データは送信回路11に入力しないよう
にする。送信回路部11に入力された疑似ランダムパタ
ーンはLVDSレベルのシリアル信号に変換され受信部
2に送出されるが、受信回路部20では、LVDSレベ
ルのシリアル信号をシリアル/パラレル変換して受信出
力データとして出力しないで、受信レベル検出部21と
ビット誤り測定部22へ出力するようにする。受信レベ
ル検出部21では、受信波形の振幅を測定し、その振幅
が規定値以内に入るような制御を受信制御部23で行う
が、制御方法は次のように行う。
In the receiving section 2, the initial operation and the transmission line 3 are performed first.
When the state of is changed, the reception error rate is measured to measure the state of the transmission line 3. In this, a pseudo random pattern such as a PN (Pseudo Noise) pattern is generated by the pattern generation unit 4 of the transmission unit 1 and is input to the transmission circuit unit 11 instead of the transmission input data. At this time,
Normal transmission input data should not be input to the transmission circuit 11. The pseudo random pattern input to the transmission circuit unit 11 is converted into an LVDS-level serial signal and sent to the reception unit 2. In the reception circuit unit 20, the LVDS-level serial signal is serial-to-parallel converted to receive output data. The output is not output as, but is output to the reception level detection unit 21 and the bit error measurement unit 22. The reception level detection unit 21 measures the amplitude of the reception waveform and controls the reception control unit 23 so that the amplitude falls within a specified value. The control method is as follows.

【0026】すなわち、システム立ち上がり時はあらか
じめ決められた初期値の設定で受信レベルの測定を行う
が、この結果、受信波形の振幅が少ない場合には送信部
1の電流制御回路12で電流制御を行い、LVDSレベ
ルのシリアル信号に流れる電流をデータの変化点のみ
(立ち上がり時および立ち下がり時)のみ増やす制御を行
う。これは伝送路の抵抗成分により波形がなまるためそ
れを補うためである。また逆に振幅が大きい場合は電流
を減らすように制御するが、最小はデフォルトの値とす
る。一方、ビット誤り測定部22では、初期値の状態で
ビット誤りが多い場合は、電流制御回路12での電流制
御を前述と同様の方法で行い、LVDSに流れる電流を
増やすように制御する。逆にビット誤りがない場合は、
電流を減らすように制御するが、最小はデフォルト値と
する。
That is, when the system starts up, the reception level is measured by setting a predetermined initial value. As a result, when the amplitude of the reception waveform is small, the current control circuit 12 of the transmitter 1 controls the current. Conduct the current flowing in the LVDS level serial signal only at the data change points.
Control to increase only at the time of rising and falling. This is because the waveform is blunted by the resistance component of the transmission line to compensate for it. On the contrary, when the amplitude is large, the current is controlled to be reduced, but the minimum is set to the default value. On the other hand, in the bit error measuring unit 22, when there are many bit errors in the initial value state, the current control circuit 12 controls the current by the same method as described above to increase the current flowing through the LVDS. On the contrary, if there is no bit error,
Control to reduce the current, but set the minimum to the default value.

【0027】ここで、送信部1の送信制御部14と受信
部2の受信制御部23とは制御線で接続されており、こ
の制御線上のフィードバック制御情報は「電流を大きく
するか小さくするか」、「クロック周波数を増やすか減
らすか」、あるいは「初期状態かどうか」という情報で
ある。
Here, the transmission control unit 14 of the transmission unit 1 and the reception control unit 23 of the reception unit 2 are connected by a control line, and the feedback control information on this control line is "whether the current is increased or decreased. It is information such as "whether the clock frequency is increased or decreased" or "whether it is in the initial state".

【0028】なお、上述の制御が可変範囲を超えた場合
はアラームとし、制御が不能であることを報知すること
も可能である。
When the above control exceeds the variable range, an alarm may be given to inform that the control is impossible.

【0029】さらに、上述のような制御を行っても引き
続き受信側での伝送誤りが生じている場合(制御不可能
の場合)には、使用状況によっては送信側シリアルデー
タの伝送スピードを落とす制御を行う。
Further, even if the above-mentioned control is carried out, if the transmission error continues to occur on the receiving side (if control is impossible), the transmission speed of the transmitting side serial data may be reduced depending on the use condition. I do.

【0030】つまり、送信部1の送信クロック回路13
および受信部2の受信クロック回路24出力のクロック
周波数を同時に落としていく制御を行う。すなわち、ク
ロック周波数を落とした場合は動作タイミング的に余裕
が出るため、クロック周波数が低いほど受信エラーが発
生しにくくなる。ただしこの場合も、クロック周波数の
可変範囲をあらかじめ決めておき、可変範囲を超えた場
合はアラームを発生させて制御不能であることを報知す
ることも可能である。
That is, the transmission clock circuit 13 of the transmission unit 1
Also, control is performed to simultaneously decrease the clock frequency of the output of the reception clock circuit 24 of the reception unit 2. That is, when the clock frequency is lowered, there is a margin in operation timing, so that the lower the clock frequency is, the less likely the reception error is to occur. However, also in this case, it is possible to determine the variable range of the clock frequency in advance and, when exceeding the variable range, generate an alarm to inform that the control is impossible.

【0031】[0031]

【発明の効果】第一の効果は、送信出力レベルおよび伝
送レートの送信側伝送パラメータを伝送路の状態に合わ
せて可変することができるので、伝送路の状態が悪くて
も伝送エラーを減らすことができ、自動的に最適の状態
に受信データを維持することができる。
The first effect is that the transmission side transmission parameters such as the transmission output level and the transmission rate can be varied according to the state of the transmission line, so that the transmission error can be reduced even if the state of the transmission line is bad. The received data can be automatically maintained in the optimum state.

【0032】第二の効果は、伝送路に異常があった場合
は、制御不能となってアラームを出力することができる
ので、伝送路異常を報知することができる。
The second effect is that when there is an abnormality in the transmission line, the control becomes uncontrollable and an alarm can be output, so that the abnormality in the transmission line can be notified.

【0033】第三の効果は、送信出力レベルおよび伝送
レートの送信側伝送パラメータを伝送路の状態に合わせ
て可変するだけなので、エラー訂正等の特別な回路を必
要とせず、システムを簡易化できる。
The third effect is that the transmission side transmission parameters such as the transmission output level and the transmission rate are simply changed according to the state of the transmission line, so that a special circuit for error correction or the like is not required and the system can be simplified. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態の高速シリアル伝送方式
を示すブロック図である。
FIG. 1 is a block diagram showing a high-speed serial transmission system according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 送信部 2 受信部 3 伝送路 11 送信回路部 10 パターン生成部 12 電流制御回路 13 送信クロック回路 14 送信制御部 20 受信回路部 21 受信レベル検出部 22 ビット誤り測定部 23 受信制御部 24 受信クロック回路 1 transmitter 2 Receiver 3 transmission lines 11 Transmitting circuit section 10 pattern generator 12 Current control circuit 13 Transmit clock circuit 14 Transmission control unit 20 Receiver circuit 21 Reception level detector 22-bit error measurement unit 23 Reception control unit 24 Receive clock circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 伝送路を通して送信側から受信側へデー
タをシリアル伝送する高速シリアル伝送方法において、
前記伝送路を通して前記送信側から疑似ランダムパター
ンを送出し、前記受信側でその疑似ランダムパターン
受信波形の振幅とビット誤り率を測定し、振幅が少ない
場合或いはビット誤りが多い場合には、電流を増やすよ
うに制御する電流増制御信号を前記送信側へ返送し、振
幅が大きい場合或いはビット誤りがない場合には、電流
を減らすように制御する電流減制御信号を前記送信側へ
返送し、前記送信側は前記電流増制御信号或いは前記電
流減制御信号に応じて、前記疑似ランダムパターンの送
出電流を増減させて送出し、前記受信側ではその疑似ラ
ンダムパターンの受信波形の振幅とビット誤り率を再度
測定し、振幅或いはビット誤りが改善していない場合に
は、伝送スピードを落とすように制御するクロック周波
数減制御信号を前記送信側へ返送し、前記送信側と前記
受信側は同時に前記クロック周波数減制御信号に応じ
て、自身のクロック周波数を減少させる、ことを特徴と
する高速シリアル伝送方法。
1. A high-speed serial transmission method for serially transmitting data from a transmission side to a reception side through a transmission line,
The pseudo random pattern is transmitted from the transmitting side through the transmission line, and the pseudo random pattern of the pseudo random pattern is transmitted at the receiving side .
The amplitude of the received waveform and the bit error rate are measured, and the amplitude is low.
Or if there are many bit errors, increase the current.
The current increase control signal for controlling
If the width is large or there are no bit errors, the current
Current reduction control signal for controlling the
The transmitter side returns the current increase control signal or the power
The pseudo random pattern is transmitted in accordance with the current reduction control signal.
The output current is increased / decreased and sent out.
The amplitude and bit error rate of the received waveform of the random pattern
If the amplitude or bit error is not improved by measuring
Is a clock frequency that controls to reduce the transmission speed.
The reduction control signal is returned to the transmission side, and the transmission side and the
The receiving side simultaneously responds to the clock frequency reduction control signal.
And reduce its own clock frequency, a high-speed serial transmission method.
【請求項2】 伝送路を通して送信側から受信側へデー
タをシリアル伝送する高速シリアル伝送方式において、
前記送信側は、疑似ランダムパターンをLVTTLレベ
ルのパラレル信号で生成するパターン生成手段と、前記
疑似ランダムパターン或いはパラレル信号のLVTTL
レベルの送信入力データを、送信クロックに同期させて
LVDSレベルのシリアルデータに変換し送信出力デー
タとして前記伝送路へ出力するとともに、そのLVDS
レベルのシリアルデータの電流を制御して送信出力デー
タのレベルを調整あるいは送信クロック周波数を制御し
て伝送レートを可変する送信手段と、前記受信側からの
フィードバック制御信号により送信クロック制御信号或
いは電流制御信号を出力する送信制御手段と、前記送信
制御手段からの電流制御信号により前記送信手段のLV
DSレベルのシリアルデータを駆動する電流を制御する
電流制御手段と、前記送信制御手段からの送信クロック
制御信号に制御されて前記送信手段のシリアルデータの
送信クロック周波数を可変する送信クロック可変手段
と、を備え、前記受信側は、前記送信部から前記伝送路
を通して送出された送信出力データを受信入力データと
して入力されてLVTTLレベルのパラレルデータに逆
変換し、受信クロックに同期して受信出力データを出力
するとともに疑似ランダムパターンを抽出する受信手段
と、前記受信手段で抽出された疑似ランダムパターンの
ビット誤り率を測定するビット誤り率測定手段と、前記
受信手段で抽出された疑似ランダムパターンの受信レベ
ルを検出する受信レベル検出手段と、前記受信手段で抽
出された疑似ランダムパターンから送信クロックを検出
するとともに前記ビット誤り率測定手段で測定したビッ
ト誤り率および前記受信レベル検出手段で検出した受信
レベルに基づき、前記伝送路の特性情報を出力し前記送
信部の前記送信制御手段へ送信クロック制御信号或いは
電流制御信号などのフィードバック制御信号をフィード
バックする受信制御手段と、前記受信制御手段で検出し
た送信クロックに同期して受信クロックを生成する受信
クロック生成手段と、を備える、ことを特徴とする高速
シリアル伝送方式。
2. Data is transmitted from a transmitting side to a receiving side through a transmission line.
In a high-speed serial transmission system that serially transmits data
The transmitting side sends a pseudo random pattern to the LVTTL level.
Pattern generating means for generating parallel signals of
LVTTL of pseudo-random pattern or parallel signal
Level transmit input data in sync with the transmit clock
Converted to LVDS level serial data and transmitted output data
Output to the transmission line as a data
Controls the level serial data current to transmit output data.
Adjust the level of the transmitter or control the transmit clock frequency.
Transmission means for varying the transmission rate by
Transmit clock control signal or feedback control signal
Or a transmission control means for outputting a current control signal, and the transmission
LV of the transmission means according to a current control signal from the control means
Controls the current driving the DS level serial data
Current control means and transmission clock from the transmission control means
Of the serial data of the transmitting means controlled by the control signal
Transmission clock variable means for varying the transmission clock frequency
And the receiving side is configured to connect the transmission line from the transmission unit to the transmission line.
The transmission output data sent through
Input and then converted back to LVTTL level parallel data
Converts and outputs the receive output data in synchronization with the receive clock
And receiving means for extracting a pseudo-random pattern
Of the pseudo-random pattern extracted by the receiving means
A bit error rate measuring means for measuring a bit error rate;
The reception level of the pseudo-random pattern extracted by the receiving means
Receiver level detection means for detecting
Detect the transmission clock from the issued pseudo-random pattern
The bit measured by the bit error rate measuring means.
Error rate and reception detected by the reception level detection means
Based on the level, the characteristic information of the transmission line is output and transmitted.
A transmission clock control signal to the transmission control means of the receiver or
Feed back feedback control signal such as current control signal
And the reception control means that is detected by the reception control means.
Receive clock that generates a receive clock in synchronization with the transmitted clock
High-speed characterized by comprising a clock generation means
Serial transmission method.
JP2001018569A 2001-01-26 2001-01-26 High-speed serial transmission method and method Expired - Fee Related JP3509757B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001018569A JP3509757B2 (en) 2001-01-26 2001-01-26 High-speed serial transmission method and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001018569A JP3509757B2 (en) 2001-01-26 2001-01-26 High-speed serial transmission method and method

Publications (2)

Publication Number Publication Date
JP2002223204A JP2002223204A (en) 2002-08-09
JP3509757B2 true JP3509757B2 (en) 2004-03-22

Family

ID=18884576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001018569A Expired - Fee Related JP3509757B2 (en) 2001-01-26 2001-01-26 High-speed serial transmission method and method

Country Status (1)

Country Link
JP (1) JP3509757B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717478B2 (en) * 2001-04-17 2005-11-16 富士通株式会社 Bit error test method and apparatus
US7839924B2 (en) 2004-09-17 2010-11-23 Nec Corporation Partial response transmission system
JP4543897B2 (en) * 2004-11-18 2010-09-15 ソニー株式会社 Signal transmission system
JP4734970B2 (en) * 2005-03-09 2011-07-27 ソニー株式会社 Wireless communication system, wireless communication apparatus, wireless communication method, and computer program
JP4845092B2 (en) * 2005-08-19 2011-12-28 富士通株式会社 Apparatus having communication function, transmitter automatic adjustment method, system, and program
JP4685555B2 (en) * 2005-08-31 2011-05-18 アイホン株式会社 TV door phone device
JP4810297B2 (en) * 2006-05-08 2011-11-09 エヌイーシーコンピュータテクノ株式会社 Information processing system, information processing apparatus, impedance adjustment method, and program
JP2007318227A (en) * 2006-05-23 2007-12-06 Mitsubishi Electric Corp Signal quality optimizing apparatus and signal quality optimizing system
JP2008112628A (en) * 2006-10-30 2008-05-15 Nec Lighting Ltd Chained flashlight system
JP5258343B2 (en) 2008-03-27 2013-08-07 ルネサスエレクトロニクス株式会社 Semiconductor device and semiconductor integrated circuit
US8233551B2 (en) 2008-07-07 2012-07-31 Intel Corporation Adjustable transmitter power for high speed links with constant bit error rate
JP5249139B2 (en) * 2009-06-15 2013-07-31 ファルクウェア株式会社 Power superimposed multiplex communication system
JP5796654B1 (en) * 2014-03-27 2015-10-21 日本電気株式会社 Signal transmission system, transmission device, signal transmission method, and transmission device control program
JP2016208164A (en) 2015-04-20 2016-12-08 ソニー株式会社 Communication device, communication system, and communication method
US11108988B2 (en) 2017-07-03 2021-08-31 Sony Semiconductor Solutions Corporation Transmitter and transmission method and receiver and reception method

Also Published As

Publication number Publication date
JP2002223204A (en) 2002-08-09

Similar Documents

Publication Publication Date Title
JP3509757B2 (en) High-speed serial transmission method and method
US11128388B2 (en) Communication channel calibration using feedback
US8035424B2 (en) AC-coupled interface circuit
US9355054B2 (en) Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
US7600162B2 (en) Semiconductor device
US7684517B2 (en) Reducing power consumption in signal detection
JP2000013452A (en) Data pulse detecting method and data pulse receiver
US7489738B2 (en) Pre-emphasis automatic adjusting method and data transmission system using same
JP2004015622A (en) Equalizing device, equalizing method and transmitting device
US11126582B2 (en) Circuit device, determination method for circuit device, and electronic apparatus
JP6834721B2 (en) Communication device
JP2000341135A (en) Automatic skew adjustment device
JPH11177540A (en) Data transfer system and its method
TW202025644A (en) Communication system, transmission device, and reception device
US6801043B2 (en) Time domain reflectometry based transmitter equalization
US20240014998A1 (en) Digital communications bus suitable for automotive applications
JP2863067B2 (en) Data transmission method
US6879638B1 (en) Method and apparatus for providing communication between electronic devices
JPH0715298A (en) Automatic clock level control circuit
JP2001127614A (en) Semiconductor integrated circuit and its impedance control method
JP4952167B2 (en) Data transmission equipment
JP2004088576A (en) Digital signal transmitting device
JP2901392B2 (en) Transmission / reception system
JP2006074094A (en) Transmission/reception circuit
JP2009060312A (en) Differential communication circuit with offset voltage compensation

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031222

LAPS Cancellation because of no payment of annual fees