JP3504246B2 - Ｏａｍ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＡＭ（Operatio
n and Maintenance)処理装置に関し、特に、交換機と加
入者宅とを繋ぐ加入者回線に配置されるＡＴＭ（Asynch
ronous TransferMode) ネットワークエレメントに設け
られ、ＡＴＭ網の運用管理および保守管理を行うＯＡＭ
処理装置に関する。

【０００２】近年、ＡＴＭ方式の通信装置では、サービ
スの多様化に伴い、ＡＴＭ網を保守運用するためのＡＴ
ＭレイヤのＯＡＭ処理の効率化が要求されている。こう
した要求に応える１つの方法として、ＯＡＭ処理装置の
小型化、低消費電力化がある。

【０００３】

【従来の技術】図１０は従来のＯＡＭ処理装置の一部を
示すブロック図である。このＯＡＭ処理装置は、交換機
と加入者宅とを繋ぐ加入者回線に配置されたネットワー
クエレメント内に設けられるものであり、図中、異常検
出部１０１には、交換機側からＳＯＮＥＴ（Synchronou
s Optical Network)の同期フレーム信号またはＡＴＭセ
ルが送られ、異常検出部１０１は、これらを監視して、
回線の異常を検出する。すなわち、同期フレーム信号が
入力している場合には、ヘッダ等の所定位置を監視する
ことにより物理レイヤアラームを検出し、ＡＴＭセルが
入力している場合にはＶＰ−ＡＩＳ（Virtual Path-Ala
rm Indication Signal) セルを検出するようにする。こ
の検出が行われると、登録ＶＰＩ／ＶＣＩ発生部１０２
が、予め登録されている複数のＶＰＩ(Virtual Path Id
entifier) ／ＶＣＩ(Virtual Channel Identifier)を発
生し出力する。登録ＶＰＩ／ＶＣＩ発生部１０２には、
自ネットワークエレメントに接続された複数の加入者宅
に対応するＶＰＩ／ＶＣＩが予め登録されており、物理
レイヤのアラームが検出されたときには、この物理レイ
ヤアラームに関連する全ＶＰ(Virtual Path)のＶＰＩを
出力し、一方、ＶＰ−ＡＩＳが検出されたときには、こ
のＶＰ−ＡＩＳに対応するＶＰに属する全ＶＣ(Virtual
Channel) のＶＰＩ／ＶＣＩを出力する。

【０００４】ＯＡＭセル作成部１０３では、物理レイヤ
アラームが検出されたときには、この物理レイヤアラー
ムに関連する全ＶＰの異常を通知するべく、送られた全
ＶＰＩを基にして、ＶＰ−ＡＩＳに関するＯＡＭセル
（ＶＰ−ＡＩＳセル）を作成し、一方、ＶＰ−ＡＩＳが
検出されたときには、このＶＰ−ＡＩＳに対応するＶＰ
に属する全ＶＣの異常を通知するべく、送られたＶＰＩ
／ＶＣＩを基にして、ＶＣ−ＡＩＳ（Virtual Channel-
Alarm Indication Signal)に関するＯＡＭセル（ＶＣ−
ＡＩＳセル）を作成する。そして、ＯＡＭセル交換部１
０４において、ＯＡＭセル作成部１０３で作成されたＯ
ＡＭセルをセルストリーム中に挿入する。この場合に、
物理レイヤアラームが検出されたときには、有効なセル
によるセルストリームが形成されていないので、そのま
ま単純に挿入が行われる。しかし、ＶＰ−ＡＩＳが検出
されたときには、ＯＡＭセル交換部１０４が、セルスト
リーム中にアイドルセルを探し、アイドルセルが発見さ
れると、そのアイドルセルの代わりに、ＯＡＭセル作成
部１０３で作成されたＯＡＭセルを挿入するようにす
る。

【０００５】一方、ＶＰＩ／ＶＣＩ抽出部１０５では、
ＡＴＭセルに含まれるＶＰＩ／ＶＣＩを抽出して入力Ｖ
ＰＩ／ＶＣＩ照合部１０６へ送る。入力ＶＰＩ／ＶＣＩ
照合部１０６には、登録ＶＰＩ／ＶＣＩ発生部１０２と
同じように、自ネットワークエレメントに接続されてい
る加入者宅に対応するＶＰＩ／ＶＣＩが予め登録されて
おり、入力ＶＰＩ／ＶＣＩ照合部１０６は、ＶＰＩ／Ｖ
ＣＩ抽出部１０５から送られたＶＰＩ／ＶＣＩを、登録
されているＶＰＩ／ＶＣＩのいずれかと一致するかどう
かの照合を行う。一致する場合には、入力されたＡＴＭ
セルが、自ネットワークエレメントに接続されている加
入者宅へ送られるべきＡＴＭセルであることが分かる。
この場合には、一致したことを示す１ビットのフラグ
を、５３バイトの当該ＡＴＭセルに対応して付加するよ
うにする。

【０００６】なお、自ネットワークエレメントでＡＴＭ
スイッチングが行われるときには、登録ＶＰＩ／ＶＣＩ
発生部１０２および入力ＶＰＩ／ＶＣＩ照合部１０６の
それぞれの直後に、新たなＶＰＩ／ＶＣＩへの変換部が
それぞれ設けられるとともに、ＡＴＭセルのヘッダに記
載されたＶＰＩ／ＶＣＩの入替部が必要となる。

【０００７】

【発明が解決しようとする課題】しかし、従来のＯＡＭ
処理装置のＰＭ処理部では、ＶＰ／ＶＣチャネル単位
に、かつＰＭブロック（順次入力するＰＭセルの相互区
間）毎にＰＭデータをメモリに格納し、これを、運用お
よび保守に関する各種制御を行う制御装置のＣＰＵが読
み出して、各ＰＭブロックに亘って横断的に纏めること
を行っていた。そのため、メモリに格納されるデータ量
が膨大となり、メモリの大型化が避けられなかった。ま
た、ＣＰＵは、各ＰＭブロックに亘って横断的に纏める
計算処理を各ＰＭデータ項目毎に、かつ、ＶＰ／ＶＣチ
ャネル毎に行うため、ＣＰＵの処理負担が大きく、１つ
のＣＰＵがサポートできるＶＰ／ＶＣチャネル数が少な
くなってしまうという問題点があった。

【０００８】本発明はこのような点に鑑みてなされたも
のであり、重複する部分を共用化する等の工夫により回
路規模を縮小し、これによって、小型化および低電力消
費化を図ったＯＡＭ処理装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、入力されたＡＴＭセ
ルからＶＰＩ／ＶＣＩを抽出する抽出手段１と、入力さ
れた同期フレーム信号から物理レイヤアラームを検出す
るアラーム検出手段２と、予め登録された複数のＶＰＩ
／ＶＣＩを記憶していて、抽出手段１がＶＰＩ／ＶＣＩ
を抽出したときには、抽出されたＶＰＩ／ＶＣＩを複数
の登録ＶＰＩ／ＶＣＩと比較し、複数の登録ＶＰＩ／Ｖ
ＣＩの中に、抽出されたＶＰＩ／ＶＣＩと一致するもの
があるときに一致信号を出力し、また、アラーム検出手
段２が物理レイヤアラームを検出したときには、複数の
登録ＶＰＩ／ＶＣＩのうちから、検出された物理レイヤ
アラームに関連する全ＶＰのＶＰＩを出力する出力手段
３と、出力手段３がＶＰＩを出力したときに、当該ＶＰ
Ｉを基にＶＰ−ＡＩＳセルを作成し、出力するＶＰ−Ａ
ＩＳセル出力手段４とを有することを特徴とするＯＡＭ
処理装置が提供される。

【００１０】以上のような構成において、抽出手段１に
ＡＴＭセルが入力されると、そのＡＴＭセルからＶＰＩ
／ＶＣＩを抽出する。一方、アラーム検出手段２に同期
フレーム信号が入力され、その同期フレーム信号に物理
レイヤアラームが含まれているときには、その物理レイ
ヤアラームを検出する。

【００１１】出力手段３は、予め登録された複数のＶＰ
Ｉ／ＶＣＩを記憶している。そして、抽出手段１がＶＰ
Ｉ／ＶＣＩを抽出したときには、抽出されたＶＰＩ／Ｖ
ＣＩを複数の登録ＶＰＩ／ＶＣＩと比較し、複数の登録
ＶＰＩ／ＶＣＩの中に、抽出されたＶＰＩ／ＶＣＩと一
致するものがあるときに一致信号を出力する。

【００１２】一方、アラーム検出手段２が物理レイヤア
ラームを検出した時には、出力手段３は、複数の登録Ｖ
ＰＩ／ＶＣＩのうちから、検出された物理レイヤアラー
ムに関連する全ＶＰのＶＰＩをＶＰ−ＡＩＳ出力手段４
へ出力する。ＶＰ−ＡＩＳ出力手段４は、当該ＶＰＩを
基にＶＰ−ＡＩＳセルを作成し、セルストリームに出力
する。

【００１３】以上のように、出力手段３だけが、予め登
録された複数のＶＰＩ／ＶＣＩを記憶し、入力ＡＴＭセ
ルのＶＰＩ／ＶＣＩを登録ＶＰＩ／ＶＣＩと照合するこ
とと、物理レイヤアラーム検出時の全ＶＰのＶＰＩ発生
とを兼用しているので、従来に比べ、重複する記憶部分
の共用化が図られている。これによって、回路規模を縮
小でき、したがって、小型化および低電力消費化が図ら
れている。

【００１４】なお、図示を省略したが、物理レイヤアラ
ームではなく、ＶＰ−ＡＩＳが検出される場合でも、同
様に重複する記憶部分の共用化が図られる。この場合に
は、さらに、従来必要であったＶＣ−ＡＩＳセルをセル
ストリームに挿入する場合のアイドルセルの検出回路も
不要となる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。まず、本発明のＯＡＭ処理装置
の第１の実施の形態の原理構成を、図１を参照して説明
する。第１の実施の形態は、入力されたＡＴＭセルから
ＶＰＩ／ＶＣＩを抽出する抽出手段１と、入力された同
期フレーム信号から物理レイヤアラームを検出するアラ
ーム検出手段２と、予め登録された複数のＶＰＩ／ＶＣ
Ｉを記憶していて、抽出手段１がＶＰＩ／ＶＣＩを抽出
したときには、抽出されたＶＰＩ／ＶＣＩを複数の登録
ＶＰＩ／ＶＣＩと比較し、複数の登録ＶＰＩ／ＶＣＩの
中に、抽出されたＶＰＩ／ＶＣＩと一致するものがある
ときに一致信号を出力し、また、アラーム検出手段２が
物理レイヤアラームを検出したときには、複数の登録Ｖ
ＰＩ／ＶＣＩのうちから、検出された物理レイヤアラー
ムに関連する全ＶＰのＶＰＩを出力する出力手段３と、
出力手段３がＶＰＩを出力したときに、当該ＶＰＩを基
にＶＰ−ＡＩＳセルを作成し、出力するＶＰ−ＡＩＳセ
ル出力手段４とから構成される。

【００１６】以上のような構成において、抽出手段１に
ＡＴＭセルが入力されると、そのＡＴＭセルからＶＰＩ
／ＶＣＩを抽出する。一方、アラーム検出手段２に同期
フレーム信号が入力され、その同期フレーム信号に物理
レイヤアラームが含まれているときに、その物理レイヤ
アラームを検出する。

【００１７】出力手段３は、予め登録された複数のＶＰ
Ｉ／ＶＣＩを記憶している。そして、抽出手段１がＶＰ
Ｉ／ＶＣＩを抽出したときには、抽出されたＶＰＩ／Ｖ
ＣＩを複数の登録ＶＰＩ／ＶＣＩと比較し、複数の登録
ＶＰＩ／ＶＣＩの中に、抽出されたＶＰＩ／ＶＣＩと一
致するものがあるときに一致信号を出力する。

【００１８】一方、アラーム検出手段２が物理レイヤア
ラームを検出した時には、出力手段３は、複数の登録Ｖ
ＰＩ／ＶＣＩのうちから、検出された物理レイヤアラー
ムに関連する全ＶＰのＶＰＩをＶＰ−ＡＩＳ出力手段４
へ出力する。ＶＰ−ＡＩＳ出力手段４は、当該ＶＰＩを
基にＶＰ−ＡＩＳセルを作成し、セルストリームに出力
する。

【００１９】以上のように、出力手段３だけが、予め登
録された複数のＶＰＩ／ＶＣＩを記憶し、入力ＡＴＭセ
ルのＶＰＩ／ＶＣＩを登録ＶＰＩ／ＶＣＩと照合するこ
とと、物理レイヤアラーム検出時の全ＶＰのＶＰＩ発生
とを兼用しているので、従来に比べ、重複する記憶部分
の共用化が図られている。これによって、回路規模を縮
小でき、したがって、小型化および低電力消費化が図ら
れている。

【００２０】つぎに、第１の実施の形態の詳しい構成を
説明する。図２は、第１の実施の形態の詳しい構成を示
すブロック図である。このＯＡＭ処理装置の左側には交
換機を経て回線が接続され、右側には複数の加入者宅が
接続されている。ＡＬＭ検出部１１には、回線側からＳ
ＯＮＥＴの同期フレーム信号が送られ、ＡＬＭ検出部１
１は、同期フレーム信号の中のヘッダ等の所定位置を監
視して物理レイヤアラームを検出する。この物理レイヤ
アラームが検出されるときには、物理レイヤアラームに
関連する全ＶＰが使用できないことを関連装置に知らせ
る必要がある。そこで、この物理レイヤアラームの検出
により、ＡＬＭ検出部１１はアドレス生成カウンタ部１
２およびエントリ情報メモリ１４にＡＬＭ検出トリガを
送る。アドレス生成カウンタ部１２はＡＬＭ検出トリガ
を受け取ると、連続した数字を高速で発生する。この数
字は、ＶＰＩ／ＶＣＩのビット数と同じビット数からな
る数字であり、アドレス生成カウンタ部１２は、０から
最大数までをセレクタ１３へ送る。セレクタ１３は、物
理レイヤアラームが検出されているときには、この送ら
れた数字を選択してエントリ情報メモリ１４およびＶＰ
Ｉ情報送出部１５へ送る。

【００２１】エントリ情報メモリ１４は、複数の加入者
宅に対応する予め登録されたＶＰＩ／ＶＣＩを記憶して
いるものである。具体的には、ＶＰＩ／ＶＣＩのビット
数と同じビット数からなるアドレスを備え、それらのア
ドレスのうちで、これらの登録ＶＰＩ／ＶＣＩに相当す
る値のアドレスにはデータ値「１」を記憶し、それ以外
のアドレスにはデータ値「０」を記憶している。そし
て、エントリ情報メモリ１４は、セレクタ１３を介して
アドレス生成カウンタ部１２から数字が送られ、かつ、
ＡＬＭ検出トリガを送られると、その数字に一致するア
ドレスに記載されたデータ値をＶＰＩ情報送出部１５へ
送る。ＶＰＩ情報送出部１５は、エントリ情報メモリ１
４からデータ値「１」を送られた時だけ、セレクタ１３
から送られた数字を受け入れる。この受け入れられた数
字は、複数の加入者宅に対応する予め登録されたＶＰＩ
／ＶＣＩとなっている。この登録ＶＰＩ／ＶＣＩの中か
ら、ＶＰＩ情報送出部１５はＶＰＩだけを取り出し、Ｖ
Ｐ−ＡＩＳセル生成部１６へ送る。したがって、物理レ
イヤアラームが検出されたことにより、加入者宅に対応
する登録全ＶＰＩがＶＰ−ＡＩＳセル生成部１６へ送ら
れる。

【００２２】ＶＰ−ＡＩＳセル生成部１６では、送られ
た全ＶＰＩに関するＶＰ−ＡＩＳセルを作成する。そし
てバッファ１７を介してＶＰ−ＡＩＳセル挿入部１８か
らセルストリームに挿入する。なお、物理レイヤアラー
ムが検出されているときには、セルストリームに有効セ
ルは無いので、適時挿入できる。

【００２３】一方、物理レイヤアラームが検出されてい
ないときには、ＳＯＮＥＴ／ＡＴＭ変換部１９で、ＳＯ
ＮＥＴの同期フレーム信号からＡＴＭセルへの信号形態
の変換が行われる。そして、ＶＰＩ／ＶＣＩ抽出部２０
が、ＡＴＭセルに含まれるＶＰＩ／ＶＣＩを取り出し、
セレクタ１３へ送る。セレクタ１３は、物理レイヤアラ
ームが検出されておらず、ＶＰＩ／ＶＣＩ抽出部２０か
らＶＰＩ／ＶＣＩが送られているときには、このＶＰＩ
／ＶＣＩを選択してエントリ情報メモリ１４へ送る。エ
ントリ情報メモリ１４は、そのＶＰＩ／ＶＣＩに一致す
るアドレスに記載されたデータ値をエントリ情報フラグ
生成部２２へ送る。エントリ情報フラグ生成部２２は、
エントリ情報メモリ１４からデータ値「１」を送られた
時だけ、すなわち、入力したＡＴＭセルのＶＰＩ／ＶＣ
Ｉを、複数の加入者宅に対応する予め登録されたＶＰＩ
／ＶＣＩと照合した結果、一致するときだけ、一致した
ことを表すフラグを出力する。この照合対象となったＡ
ＴＭセル（５３バイト）はバッファ２１でタイミング調
整され、１ビットの信号であるフラグと同期してＶＰ−
ＡＩＳセル挿入部１８へ並列に送られる。

【００２４】かくして、エントリ情報メモリ１４が、予
め登録された複数のＶＰＩ／ＶＣＩを記憶し、入力ＡＴ
ＭセルのＶＰＩ／ＶＣＩを登録ＶＰＩ／ＶＣＩと照合す
ることと、物理レイヤアラーム検出時の全ＶＰのＶＰＩ
発生とを兼用している。したがって、従来に比べ、重複
する部分の共用化が図られ、これによって、回路規模を
縮小でき、そのため、小型化および低電力消費化が実現
する。

【００２５】なお、図１に示す抽出手段１は、図２のＶ
ＰＩ／ＶＣＩ抽出部２０に対応し、図１に示すアラーム
検出手段２は、図２のＡＬＭ検出部１１に対応し、図１
に示す出力手段３は、図２のエントリ情報メモリ１４、
セレクタ１３、およびＶＰＩ情報送出部１５に対応し、
図１に示すＶＰ−ＡＩＳセル出力手段４は、図２のＶＰ
−ＡＩＳ生成部セル１６、バッファ１７、およびＶＰ−
ＡＩＳセル挿入部１８に対応する。

【００２６】つぎに、第２の実施の形態を説明する。第
２の実施の形態は、ＯＡＭ処理装置の設けられているネ
ットワークエレメントがＡＴＭスイッチングを行う場合
に関する。

【００２７】図３は第２の実施の形態の構成を示すブロ
ック図である。第２の実施の形態の構成は、第１の実施
の形態の構成と基本的には同じであるので、同一部分に
は同一の参照符号を付して、その説明を省略し、相違点
だけを説明する。

【００２８】ヘッダ抽出部２４は入力ＡＴＭセルのヘッ
ダを抽出し、ＶＰＩ／ＶＣＩ抽出部２０へ送るととも
に、その入力ＡＴＭセルをバッファ２１へ送る。新ＶＰ
Ｉ／ＶＣＩメモリ２５は、予め登録された複数のＶＰＩ
／ＶＣＩをアドレスとし、各アドレスのデータ値に、対
応のＶＰＩ／ＶＣＩのＡＴＭスイッチング後の新たなＶ
ＰＩ／ＶＣＩを記憶している。そして、ＡＴＭセルが入
力され、そのＶＰＩ／ＶＣＩが登録ＶＰＩ／ＶＣＩと照
合され、一致した時に、新ＶＰＩ／ＶＣＩメモリ２５
は、エントリ情報メモリ１４からデータ値「１」を受
け、その時にセレクタ１３から送られた数字、つまり登
録ＶＰＩ／ＶＣＩを、ＡＴＭスイッチング後の新たなＶ
ＰＩ／ＶＣＩに変換して、新ヘッダ生成部２６へ出力す
る。

【００２９】新ヘッダ生成部２６は、その新たなＶＰＩ
／ＶＣＩを基に、対応する入力ＡＴＭセルの新たなヘッ
ダを作成する。新ヘッダ挿入部２７では、新たなヘッダ
を、対応する入力ＡＴＭセルのヘッダと入れ替える。

【００３０】ＶＰＩ情報送出部１５では、物理レイヤア
ラーム検出時に、新ＶＰＩ／ＶＣＩが送られるので、新
ＶＰＩを取り出し、ＶＰ−ＡＩＳセルを作成すべきＶＰ
Ｉとして出力する。

【００３１】したがって、第２の実施の形態では、エン
トリ情報メモリ１４が、予め登録された複数のＶＰＩ／
ＶＣＩを記憶し、入力ＡＴＭセルのＶＰＩ／ＶＣＩを登
録ＶＰＩ／ＶＣＩと照合することと、物理レイヤアラー
ム検出時の全ＶＰのＶＰＩ発生とを兼用し、さらに、新
ＶＰＩ／ＶＣＩメモリ２５が、新ＶＰＩ／ＶＣＩへの変
換テーブルを記憶し、ＶＰＩ／ＶＣＩの照合後に新ＶＰ
Ｉ／ＶＣＩへ変換することと、物理レイヤアラーム検出
時に発生された全ＶＰのＶＰＩ／ＶＣＩを新ＶＰＩ／Ｖ
ＣＩへ変換することとを兼用している。したがって、従
来に比べ、重複する部分のさらなる共用化が図られ、こ
れによって、回路規模を縮小でき、そのため、小型化お
よび低電力消費化が実現する。

【００３２】つぎに、第３の実施の形態を説明する。第
３の実施の形態は、ＯＡＭ処理装置がＶＰＣ(Virtual P
ath Connection) のアラームをＶＣ−ＡＩＳに変換する
場合に関する。

【００３３】図４は、第３の実施の形態の構成を示すブ
ロック図である。このＯＡＭ処理装置の左側には交換機
を経て回線が接続され、ここではＡＴＭセルストリーム
が供給されている。右側には複数の加入者宅が接続され
ている。ＶＰＩ／ＶＣＩ抽出部２９にはＡＴＭセルが送
られ、その中からＶＰＩ／ＶＣＩを抽出してセレクタ３
０へ送る。つぎのＶＰ−ＡＩＳ検出部３１では、セルス
トリームを監視してＶＰ−ＡＩＳを検出する。このＶＰ
−ＡＩＳが検出されるときには、このＶＰ−ＡＩＳに対
応するＶＰに属する全ＶＣが使用できないことを関連装
置に知らせる必要がある。そこで、このＶＰ−ＡＩＳの
検出により、ＶＰ−ＡＩＳ検出部３１はアドレス生成カ
ウンタ部３２にＶＰ−ＡＩＳに対応するＶＰＩを知ら
せ、またエントリ情報メモリ３３にＶＰ−ＡＩＳ検出ト
リガを送る。アドレス生成カウンタ部３２はＶＰＩを受
け取ると、連続した０から最大数までの数字を高速で発
生する。この数字は、ＶＣＩのビット数と同じビット数
からなる数字であり、アドレス生成カウンタ部３２は、
受け取ったＶＰＩを上位ビットにして、この数字を下位
ビットに加えてセレクタ３０へ送る。セレクタ３０は、
ＶＰ−ＡＩＳが検出されているときには、この送られた
ＶＰＩと数字との組合せ数を選択してエントリ情報メモ
リ３３およびＶＣＩ情報送出部３４へ送る。

【００３４】エントリ情報メモリ３３は、複数の加入者
宅に対応する予め登録されたＶＰＩ／ＶＣＩを記憶して
いるものであり、具体的には、ＶＰＩ／ＶＣＩのビット
数と同じビット数からなるアドレスを備え、それらのア
ドレスのうちで、これらの登録ＶＰＩ／ＶＣＩに相当す
る値のアドレスにはデータ値「１」を記憶し、それ以外
のアドレスにはデータ値「０」を記憶している。そし
て、エントリ情報メモリ３３は、ＶＰ−ＡＩＳ検出時
に、セレクタ３０を介してアドレス生成カウンタ部３２
から組合せ数を送られ、かつ、ＶＰ−ＡＩＳ検出トリガ
を送られると、その組合せ数に一致するアドレスに記載
されたデータ値をＶＣＩ情報送出部３４へ送る。ＶＣＩ
情報送出部３４は、エントリ情報メモリ３３からデータ
値「１」を送られた時だけ、セレクタ３０から送られた
組合せ数を受け入れる。この受け入れられた組合せ数
は、ＶＰ−ＡＩＳに対応するＶＰＩを上位ビットに有
し、かつ、複数の加入者宅に対応する予め登録されたＶ
ＣＩを下位ビットに有している。このＶＰＩ／ＶＣＩ
を、ＶＣＩ情報送出部３４はＶＣ−ＡＩＳセル生成部３
５へ送る。したがって、ＶＰ−ＡＩＳが検出されたこと
により、そのＶＰ−ＡＩＳに対応するＶＰに属する全Ｖ
ＣのＶＰＩ／ＶＣＩがＶＣ−ＡＩＳセル生成部３５へ送
られる。

【００３５】ＶＣ−ＡＩＳセル生成部３５では、送られ
たＶＰＩ／ＶＣＩに関するＶＣ−ＡＩＳセルを作成す
る。そしてバッファ３６を介してＶＣ−ＡＩＳセル挿入
部３７からセルストリームに挿入する。なお、セルスト
リームにアイドルセルが存在するときには、エントリ情
報メモリ３３での照合によってアイドルセルが存在して
いることが分かる（セル入力タイミングにも拘らず、一
致信号が発生しない状態）ので、そのアイドルセルに代
わってＶＣ−ＡＩＳセルを挿入するようにする。これに
より、従来は、アイドルセルを検出する回路があったの
に対し、本発明ではこうした検出回路が不要となる。

【００３６】一方、ＶＰ−ＡＩＳが検出されていないと
きには、セレクタ３０は、ＶＰＩ／ＶＣＩ抽出部２９か
らのＶＰＩ／ＶＣＩを選択してエントリ情報メモリ３３
へ送る。エントリ情報メモリ３３は、そのＶＰＩ／ＶＣ
Ｉに一致するアドレスに記載されたデータ値をエントリ
情報フラグ生成部３８へ送る。エントリ情報フラグ生成
部３８は、エントリ情報メモリ３３からデータ値「１」
を送られた時だけ、すなわち、入力したＡＴＭセルのＶ
ＰＩ／ＶＣＩを、複数の加入者宅に対応する予め登録さ
れたＶＰＩ／ＶＣＩと照合した結果、一致したときだ
け、一致したことを表すフラグを出力する。この照合対
象となったＡＴＭセル（５３バイト）はバッファ３９で
タイミング調整され、１ビットの信号であるフラグと同
期してＶＣ−ＡＩＳセル挿入部３７へ並列に送られる。

【００３７】かくして、エントリ情報メモリ３３が、予
め登録された複数のＶＰＩ／ＶＣＩを記憶し、入力ＡＴ
ＭセルのＶＰＩ／ＶＣＩを登録ＶＰＩ／ＶＣＩと照合す
ることと、ＶＰ−ＡＩＳ検出時の対応ＶＰに属する全Ｖ
ＣのＶＰＩ／ＶＣＩ発生とを兼用している。したがっ
て、従来に比べ、重複する部分の共用化が図られ、これ
によって、回路規模を縮小でき、そのため、小型化およ
び低電力消費化が実現する。

【００３８】つぎに、第４の実施の形態を説明する。第
４の実施の形態は、ＯＡＭ処理装置の設けられているネ
ットワークエレメントがＡＴＭスイッチングを行う場合
に関する。

【００３９】図５は第４の実施の形態の構成を示すブロ
ック図である。第４の実施の形態の構成は、第３の実施
の形態の構成と基本的には同じであるので、同一部分に
は同一の参照符号を付して、その説明を省略し、相違点
だけを説明する。

【００４０】ヘッダ抽出部４１は入力ＡＴＭセルのヘッ
ダを抽出し、ＶＰＩ／ＶＣＩ抽出部２９へ送るととも
に、その入力ＡＴＭセルをＶＰ−ＡＩＳ検出部３１を経
てバッファ３９へ送る。新ＶＰＩ／ＶＣＩメモリ４２
は、予め登録された複数のＶＰＩ／ＶＣＩをアドレスと
し、各アドレスにデータ値として、対応のＶＰＩ／ＶＣ
ＩのＡＴＭスイッチング後の新たなＶＰＩ／ＶＣＩを記
憶している。そして、ＡＴＭセルが入力され、そのＶＰ
Ｉ／ＶＣＩが登録ＶＰＩ／ＶＣＩと照合され、一致した
時に、新ＶＰＩ／ＶＣＩメモリ４２は、エントリ情報メ
モリ３３からデータ値「１」を受け、その時にセレクタ
３０から送られた数字、つまり登録ＶＰＩ／ＶＣＩを、
ＡＴＭスイッチング後の新たなＶＰＩ／ＶＣＩに変換し
て、新ヘッダ生成部４３へ出力する。

【００４１】新ヘッダ生成部４３は、その新たなＶＰＩ
／ＶＣＩを基に、対応する入力ＡＴＭセルの新たなヘッ
ダを作成する。新ヘッダ挿入部４４では、新たなヘッダ
を、対応する入力ＡＴＭセルのヘッダと入れ替える。

【００４２】ＶＣＩ情報送出部３４では、ＶＰ−ＡＩＳ
検出時に、新ＶＰＩ／ＶＣＩが送られるので、それをＶ
Ｃ−ＡＩＳセルを作成すべきＶＰＩ／ＶＣＩとして出力
する。

【００４３】したがって、第４の実施の形態では、エン
トリ情報メモリ３３が、予め登録された複数のＶＰＩ／
ＶＣＩを記憶し、入力ＡＴＭセルのＶＰＩ／ＶＣＩを登
録ＶＰＩ／ＶＣＩと照合することと、ＶＰ−ＡＩＳ検出
時の対応ＶＰに属する前記ＶＣのＶＰＩ／ＶＣＩ発生と
を兼用し、さらに、新ＶＰＩ／ＶＣＩメモリ４２が、新
ＶＰＩ／ＶＣＩへの変換テーブルを記憶し、ＶＰＩ／Ｖ
ＣＩの照合後に新ＶＰＩ／ＶＣＩへ変換することと、Ｖ
Ｐ−ＡＩＳ検出時に発生されたＶＰＩ／ＶＣＩを新ＶＰ
Ｉ／ＶＣＩへ変換することとを兼用している。したがっ
て、従来に比べ、重複する部分のさらなる共用化が図ら
れ、これによって、回路規模を縮小でき、そのため、小
型化および低電力消費化が実現する。

【００４４】つぎに、第５の実施の形態を説明する。第
５の実施の形態は、ＯＡＭ処理装置のアラーム処理部、
ＰＭ処理部、およびＵＰＣ部に係わる部分である。図６
は第５の実施の形態の構成を示すブロック図である。こ
のＯＡＭ処理装置の左側には交換機を経て回線が接続さ
れ、ここではＡＴＭセルストリームが供給されている。
右側には複数の加入者宅が接続されている。ＶＰＩ／Ｖ
ＣＩ抽出部４６にはＡＴＭセルが送られ、その中からＶ
ＰＩ／ＶＣＩを抽出してエントリ情報メモリ４７へ送
る。エントリ情報メモリ４７は、複数の加入者宅に対応
する予め登録されたＶＰＩ／ＶＣＩを記憶しているもの
であり、具体的には、ＶＰＩ／ＶＣＩのビット数と同じ
ビット数からなるアドレスを備え、それらのアドレスの
うちで、これらの登録ＶＰＩ／ＶＣＩに相当する値のア
ドレスにはデータ値「１」を記憶し、それ以外のアドレ
スにはデータ値「０」を記憶している。そして、エント
リ情報メモリ４７は、ＶＰＩ／ＶＣＩ抽出部４６から送
られたＶＰＩ／ＶＣＩに一致するアドレスに記載された
データ値をエントリ情報フラグ生成部４８へ送る。エン
トリ情報フラグ生成部４８は、エントリ情報メモリ４７
からデータ値「１」を送られた時だけ、すなわち、入力
したＡＴＭセルのＶＰＩ／ＶＣＩを、複数の加入者宅に
対応する予め登録されたＶＰＩ／ＶＣＩと照合した結
果、一致するときだけ、一致したことを表すフラグを出
力する。この照合対象となったＡＴＭセル（５３バイ
ト）はバッファ４９でタイミング調整され、１ビットの
信号であるフラグと同期してＡＬＭ処理部５０、ＰＭ処
理部５１、およびＵＰＣ部５２へ送られる。

【００４５】ＡＬＭ（Alarm)処理部５０では、フラグに
より、入力したＡＴＭセルが複数の加入者宅に対応する
予め登録されたＶＰＩ／ＶＣＩと一致することを認識し
た上で、ＶＰ−ＡＩＳやＶＣ−ＡＩＳのアラーム検出処
理を行う。また、ＰＭ(Performance Monitor) 処理部５
１では、フラグにより、入力したＡＴＭセルが複数の加
入者宅に対応する予め登録されたＶＰＩ／ＶＣＩと一致
することを認識した上で、アラーム発生頻度の測定処理
を行う。またさらに、ＵＰＣ(Usage ParameterControl)
部５２では、フラグにより、入力したＡＴＭセルが複
数の加入者宅に対応する予め登録されたＶＰＩ／ＶＣＩ
と一致することを認識した上で、ＱｏＳ(Quality of Se
rvice)に基づいた違反セルの廃棄やタグ付けを行なった
り、フラグの付いていないＡＴＭセルの廃棄等を行う。

【００４６】このように、入力したＡＴＭセルが複数の
加入者宅に対応する予め登録されたＶＰＩ／ＶＣＩと一
致したことを表すフラグをＡＴＭセルに付加してＡＬＭ
処理部５０、ＰＭ処理部５１、およびＵＰＣ部５２へ送
るようにしているので、従来のように、ＡＬＭ処理部５
０、ＰＭ処理部５１、およびＵＰＣ部５２の各々で、入
力ＡＴＭセルのＶＰＩ／ＶＣＩを登録ＶＰＩ／ＶＣＩと
照合していた場合に比べ、重複部分が共通化される。こ
れにより、回路規模を縮小でき、そのため、小型化およ
び低電力消費化が実現する。

【００４７】つぎに、第６の実施の形態を説明する。第
６の実施の形態も、ＯＡＭ処理装置のアラーム処理部、
ＰＭ処理部、およびＵＰＣ部に係わる部分である。図７
は第６の実施の形態の構成を示すブロック図である。こ
のＯＡＭ処理装置の左側には交換機を経て回線が接続さ
れ、ここではＡＴＭセルストリームが供給されている。
右側には複数の加入者宅が接続されている。ＶＰＩ／Ｖ
ＣＩフィールド抽出部５４にはＡＴＭセルが送られ、そ
の中からＶＰＩ／ＶＣＩフィールドを抽出してレンジ外
れ検出部５５へ送る。ＶＰＩ／ＶＣＩフィールドは、Ａ
ＴＭセルのヘッダの中で、ＶＰＩ／ＶＣＩが収納される
べき２４ビットのエリアを指す。ＶＰＩ／ＶＣＩは、実
際には２４ビットよりも少ないビット数で表される場合
が多く、そうした場合には、ＶＰＩ／ＶＣＩフィールド
のうちでＶＰＩ／ＶＣＩのために実際に使用されるビッ
ト数を予め設定して、そこにだけＶＰＩ／ＶＣＩを収納
するようにする。その設定されたビット部分をレンジと
呼ぶ。レンジ外れ検出部５５には、外部から予め設定さ
れたレンジが知らされる。そして、レンジ外れ検出部５
５は、ＶＰＩ／ＶＣＩフィールド抽出部５４から送られ
たＶＰＩ／ＶＣＩフィールドに収納されているＶＰＩ／
ＶＣＩが、設定されたレンジ内に収まっているか否かを
調べる。レンジ内に収まっていない場合には、レンジ外
れフラグ生成部５６に、レンジ外れを表すフラグを出力
させる。このレンジ外れ検出の対象となったＡＴＭセル
（５３バイト）はバッファ５７でタイミング調整され、
１ビットの信号であるフラグと同期してＡＬＭ処理部５
８、ＰＭ処理部５９、およびＵＰＣ部６０へ送られる。

【００４８】ＡＬＭ（Alarm)処理部５８では、フラグに
より、入力したＡＴＭセルがレンジ外れであることを認
識した上で、ＶＰ−ＡＩＳやＶＣ−ＡＩＳのアラーム検
出処理を行う。また、ＰＭ(Performance Monitor) 処理
部５９では、フラグにより、入力したＡＴＭセルがレン
ジ外れであることを認識した上で、アラーム発生頻度の
測定処理を行う。またさらに、ＵＰＣ(Usage Parameter
Control) 部６０では、フラグにより、入力したＡＴＭ
セルがレンジ外れであることを認識した上で、ＱｏＳ(Q
uality of Service)に基づいた違反セルの廃棄やタグ付
けを行なう。

【００４９】このように、入力したＡＴＭセルがレンジ
外れであることを表すフラグをＡＴＭセルに付加してＡ
ＬＭ処理部５８、ＰＭ処理部５９、およびＵＰＣ部６０
へ送るようにしているので、従来のように、ＡＬＭ処理
部５８、ＰＭ処理部５９、およびＵＰＣ部６０の各々
で、入力したＡＴＭセルのレンジ外れを検出していた場
合に比べ、重複部分が共通化される。これにより、回路
規模を縮小でき、そのため、小型化および低電力消費化
が実現する。

【００５０】つぎに、第７の実施の形態を説明する。図
８は第７の実施の形態の構成を示すブロック図である。
第７の実施の形態は、第１の実施の形態と第３の実施の
形態とを組み合わせたものである。そのため、図８で
は、図２に示す第１の実施の形態の構成および図４に示
す第３の実施の形態の構成と同一部分には同一の参照符
号を付して、その説明を省略する。

【００５１】第７の実施の形態では、セレクタ６２に、
アドレス生成カウンタ部１２から連続した数字が入力さ
れ、ＶＰＩ／ＶＣＩ抽出部２０から、入力ＡＴＭセルに
含まれるＶＰＩ／ＶＣＩが送られ、アドレス生成カウン
タ部３２から、ＶＰＩと数字との組合せ数が送られる。
セレクタ６２は、物理レイヤアラームが検出されている
ときにはアドレス生成カウンタ部１２からの連続数字を
選択して出力し、また、ＶＰ−ＡＩＳが検出されている
ときにはアドレス生成カウンタ部３２からのＶＰＩと数
字との組合せ数を選択して出力し、さらに、こうしたア
ラームの検出がなく、ＶＰＩ／ＶＣＩ抽出部２０からＶ
ＰＩ／ＶＣＩが送られているときには、そのＶＰＩ／Ｖ
ＣＩを選択して出力する。

【００５２】ＶＰＩ／ＶＣＩ情報送出部６３は、物理レ
イヤアラームが検出されているときには、エントリ情報
メモリ１４からデータ値「１」を送られた時だけ、セレ
クタ６２から送られた連続数字を受け入れる。この受け
入れられた数字は、複数の加入者宅に対応する予め登録
されたＶＰＩ／ＶＣＩとなっている。このＶＰＩ／ＶＣ
Ｉを、ＶＰＩ／ＶＣＩ情報送出部６３はＶＣ−ＡＩＳセ
ル生成部３５へ送る。したがって、物理レイヤアラーム
が検出されたことにより、加入者宅に対応する登録全Ｖ
ＰＩ／ＶＣＩがＶＣ−ＡＩＳセル生成部３５へ送られ
る。この登録全ＶＰＩ／ＶＣＩは、物理レイヤアラーム
に関連する全ＶＰにそれぞれ属する全ＶＣのＶＰＩ／Ｖ
ＣＩである。

【００５３】ＶＣ−ＡＩＳセル生成部３５では、送られ
たＶＰＩ／ＶＣＩに関するＶＣ−ＡＩＳセルを作成す
る。そしてバッファ３６を介してＶＣ−ＡＩＳセル挿入
部３７からセルストリームに挿入する。なお、物理レイ
ヤアラームが検出されているときには、セルストリーム
に有効セルは無いので、適時挿入できる。

【００５４】また、ＶＰＩ／ＶＣＩ情報送出部６３は、
ＶＰ−ＡＩＳが検出されているときには、エントリ情報
メモリ１４からデータ値「１」を送られた時だけ、セレ
クタ６２から送られた組合せ数を受け入れる。この受け
入れられた組合せ数は、ＶＰ−ＡＩＳに対応するＶＰＩ
を上位ビットに有し、かつ、複数の加入者宅に対応する
予め登録されたＶＣＩを下位ビットに有している。この
ＶＰＩ／ＶＣＩを、ＶＰＩ／ＶＣＩ情報送出部６３はＶ
Ｃ−ＡＩＳセル生成部３５へ送る。したがって、ＶＰ−
ＡＩＳが検出されたことにより、そのＶＰ−ＡＩＳに対
応するＶＰに属する全ＶＣのＶＰＩ／ＶＣＩがＶＣ−Ａ
ＩＳセル生成部３５へ送られる。

【００５５】ＶＣ−ＡＩＳセル生成部３５では、送られ
たＶＰＩ／ＶＣＩに関するＶＣ−ＡＩＳセルを作成す
る。そしてバッファ３６を介してＶＣ−ＡＩＳセル挿入
部３７からセルストリームに挿入する。なお、セルスト
リームにアイドルセルが存在するときには、エントリ情
報メモリ１４での照合によりアイドルセルの存在が分か
るので、そのアイドルセルに代わってＶＣ−ＡＩＳセル
を挿入するようにする。これにより、従来は、アイドル
セルを検出する回路があったのに対し、本発明ではこう
した検出回路が不要となる。

【００５６】つぎに、第８の実施の形態を説明する。第
８の実施の形態は、ＯＡＭ処理装置のＰＭ処理部に係わ
る部分である。図９は第８の実施の形態の構成を示すブ
ロック図である。このＯＡＭ処理装置の左側からはセル
ストリームが入力される。このセルストリームには、エ
ントリ情報メモリとの照合により発生された一致フラグ
と、ＶＰＩ／ＶＣＩのレンジ外れを表すレンジ外れフラ
グとが付加されている。ＶＰＩ／ＶＣＩ抽出部６５は、
そのセルストリームの中からＰＭセルを探し、そのＶＰ
Ｉ／ＶＣＩを抽出する。ＰＭセルは、性能管理用のＯＡ
Ｍセルであり、ＯＡＭセルのペイロード内のＯＡＭセル
タイプ領域を見ることでＰＭセルであることが判別され
得る。ＯＡＭセルは、ＡＴＭレイヤの制御に使用するＡ
ＴＭセルの一種であり、ＡＴＭセルのヘッダのＶＣＩ領
域およびＰＴ(Payload Type)領域を見ることで判別でき
る。ＰＭセルのペイロードには、ＯＡＭセル挿入間隔内
のユーザ情報セル数や誤り検出符号等が搭載されてい
る。これらの搭載情報は、ユーザ情報セルのブロック誤
り率、セル損失率、セル混入率等を測定するために必要
なものである。

【００５７】例えば、送信側から送ったユーザ情報セル
が、受信側に到達するまでにどのくらい損失してしまっ
たかを、受信側で調べられるようにするために、送信側
から、ほぼ所定数のユーザ情報セルを送る毎にＰＭセル
を送りだしている。その際、ＰＭセルを前回送信したと
きから今回送信するときまでに送信されたユーザ情報セ
ルの数を今回送信のＰＭセルに搭載するようにしてい
る。

【００５８】計算部６７は、順次送られるＰＭセルの間
（これを以下「ＰＭブロック」と呼ぶ）のユーザ情報セ
ルに関する性能を認識するために必要な計算を、複数の
監視項目について、ＶＰ／ＶＣチャネル単位に、かつ、
ＰＭブロック毎に行う。例えば、ＰＭブロック毎のユー
ザ情報セルの到着数を、ＶＰ／ＶＣチャネル単位に算出
する。

【００５９】ＰＭデータカウント部６８は、計算部６７
で得られたＶＰ／ＶＣチャネル単位、かつＰＭブロック
毎の複数の監視項目についての計算結果を、各ＰＭブロ
ックを横断的に纏め、ＶＰ／ＶＣチャネル単位のデータ
にする。すなわち、各ＰＭブロック毎に発生した計算結
果をカウンタにより累積する。そして、運用および保守
に関する各種制御を行う制御装置側のＣＰＵ７０からポ
ーリング周期の読み出し要求がきたら、ＰＭデータカウ
ント部６８はそれらのデータを外部デュアルポートＲＡ
Ｍ６９へ転送する。これらのデータとは、複数の監視項
目についてのＶＰ／ＶＣチャネル単位のデータであり、
外部デュアルポートＲＡＭ６９は、これらのデータをＣ
ＰＵ７０へ通知する前に一時的に格納するものである。
なお、外部デュアルポートＲＡＭ６９の書き込みおよび
読み出しにおけるアドレス指定について後述する。

【００６０】外部デュアルポートＲＡＭ６９は、複数の
監視項目についてのデータをＶＰ／ＶＣチャネル毎に格
納するだけでよいので、従来のように、ＶＰ／ＶＣチャ
ネル毎だけでなく、ＰＭブロック毎にも格納しなければ
ならなかった場合に比べ、メモリの容量が格段に削減さ
れる。

【００６１】ＣＰＵ７０は、ＰＭデータカウント部６８
から外部デュアルポートＲＡＭ６９への転送所要時間を
考慮に入れたポーリング周期でデータの読み出し要求を
出力する。ＣＰＵ７０が外部デュアルポートＲＡＭ６９
から読み出したデータは、そのまま制御装置への通知デ
ータとなっているので、ＣＰＵ７０での特別な計算処理
が不要となっている。従来は、ＣＰＵ７０で、各ブロッ
ク単位のデータを、ＶＰＩ／ＶＣＩを判断して、各ＰＭ
ブロックを横断的に纏める計算が必要であったが、本発
明ではＣＰＵ７０がこの計算から開放される。そのた
め、ＣＰＵ７０がサポート可能なＶＰ／ＶＣチャネル数
が増加する。

【００６２】ところで、送信側がＰＭセルを送信したい
ときには、送信側がアクチベートセルを受信側に送信
し、受信側がアクチベート確認セルを返信して初めて、
ＰＭセルを送出するという手続きが踏まれる。アクチベ
ートセルは、これからＰＭセルを送出してもよいかどう
かを送信側が受信側に対して確認をとるためのセルであ
り、アクチベート確認セルは、送信側からのＰＭセル送
出要求を受け付けたことを受信側が送信側に向けて知ら
せるためのセルである。

【００６３】アクチベートセル発生部７１は制御装置か
ら、所定のＶＰＩ／ＶＣＩのチャネルを使ってＰＭセル
を送信したい旨のアクチベート要求を受けると、アクチ
ベートセルを受信側へ送信する。アクチベート確認部７
２は、受信側から送られるセルストリームの中からアク
チベート確認セルを抽出し、アクチベート確認セルを受
信したことをＶＰＩ／ＶＣＩ保持部７３へ知らせる。Ｖ
ＰＩ／ＶＣＩ保持部７３は、アクチベートセルを送信し
てからアクチベート確認セルが受信されるまでの間、上
記所定のＶＰＩ／ＶＣＩを保持しておき、アクチベート
確認セルが受信されたときに、そのＶＰＩ／ＶＣＩをＣ
ＡＭ７４へ送る。

【００６４】ところで、ＰＭ処理の実行は、アクチベー
ト要求およびアクチベート確認によってアクベート中と
されたチャネル（複数のチャネルに対して同時にアクチ
ベート要求があり得る）に対してのみ行われる。したが
って、現在どのチャネルがアクチベート中なのかを認識
して、ＰＭセルが受信されたときに、そのＰＭセルがア
クチベート中のチャネルを通したものであるかどうかを
判別する必要がある。ＣＡＭ７４はこうした機能を備
え、デュアルポートＲＡＭ７６が、アクチベート中のチ
ャネルのＶＰＩ／ＶＣＩを記憶し、比較部７８が、入力
ＰＭセルのＶＰＩ／ＶＣＩと、アクチベート中のチャネ
ルのＶＰＩ／ＶＣＩとの照合を行なっている。アドレス
カウンタ７５が発生したカウント値がデュアルポートＲ
ＡＭ７６の書き込みアドレスとなり、また、そのカウン
ト値がシフト部８０を経てデュアルポートＲＡＭ７６の
読み出しアドレスとなっている。シフト部８０は、デュ
アルポートＲＡＭ７６の同一アドレスに同時に書き込み
および読み出しアクセスが行われることを防止してい
る。また、フラグ部７９は、アクチベート要求されたチ
ャネルのＶＰＩ／ＶＣＩが読み出されているときにフラ
グを出力し、このフラグが出力されているときには、セ
レクタ７７は、新たにアクチベート要求されたチャネル
のＶＰＩ／ＶＣＩをデュアルポートＲＡＭ７６へ送らな
いようにしている。

【００６５】ここで、外部デュアルポートＲＡＭ６９の
アドレス指定に、ＣＡＭ７４の指定アドレスを流用して
いる。すなわち、アドレスカウンタ７５が発生するカウ
ント値を上位アドレス生成部８１へ加える。比較部７８
は、ＶＰＩ／ＶＣＩ抽出部６５から送られた入力ＰＭセ
ルのＶＰＩ／ＶＣＩと、アクチベート中のチャネルのＶ
ＰＩ／ＶＣＩとの照合を行い、両者が一致しているとき
に一致信号を上位アドレス生成部８１へ送る。上位アド
レス生成部８１は、一致信号が送られているときにアド
レスカウンタ７５から送られたカウント値を、外部デュ
アルポートＲＡＭ６９のアドレスのうちの上位アドレス
として出力する。そして、下位アドレス生成部８２は、
ＰＭデータ項目の数だけの連続する数字を発生し、外部
デュアルポートＲＡＭ６９のアドレスのうちの下位アド
レスとして出力する。したがって、外部デュアルポート
ＲＡＭ６９には、複数のＰＭデータ項目についてのデー
タが、アクチベート中のチャネルのＶＰＩ／ＶＣＩ毎に
格納されることとなる。シフト部８３は、同一アドレス
に書き込みアクセスおよび読み出しアクセスが集中する
ことを防止している。

【００６６】以上のように、外部デュアルポートＲＡＭ
６９のアドレス指定に、ＣＡＭ７４の指定アドレスを流
用しているので、アドレス発生用の回路の共用化が図ら
れ、回路規模を縮小でき、そのため、小型化および低電
力消費化が実現する。

【００６７】

【発明の効果】以上説明したように本発明では、ＰＭ処
理部においてＰＭデータカウント部を設けることによ
り、ＰＭデータを一時的に保管するメモリの容量を削減
でき、また、制御装置のＣＰＵの負担を削減できる。

【００６８】さらに、ＰＭ処理部において、ＰＭデータ
を記憶するメモリのアドレス発生回路を、アクチベート
されたチャネルのＶＰＩ／ＶＣＩを記憶するためのメモ
リのアドレス発生回路で兼用するようにしている。これ
により、ＯＡＭ処理装置の回路規模を縮小できる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第１の実施の形態の詳しい構成を示すブロック
図である。

【図３】第２の実施の形態の構成を示すブロック図であ
る。

【図４】第３の実施の形態の構成を示すブロック図であ
る。

【図５】第４の実施の形態の構成を示すブロック図であ
る。

【図６】第５の実施の形態の構成を示すブロック図であ
る。

【図７】第６の実施の形態の構成を示すブロック図であ
る。

【図８】第７の実施の形態の構成を示すブロック図であ
る。

【図９】第８の実施の形態の構成を示すブロック図であ
る。

【図１０】従来のＯＡＭ処理装置の一部を示すブロック
図である。

【符号の説明】

１ 抽出手段 ２ アラーム検出手段 ３ 出力手段 ４ ＶＰ−ＡＩＳセル出力手段

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−102739（ＪＰ，Ａ) 特開 昭61−163494（ＪＰ，Ａ) 特開 平８−186585（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/56

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ＡＴＭネットワークエレメントに設けら
   れ、ＡＴＭ網の運用管理および保守管理を行うＯＡＭ処
   理装置において、 入力されたＰＭセルのペイロード記載内容を抽出すると
   ともに、ユーザ情報セルの入力状態を監視する監視手段
   と、 順次入力するＰＭセルの相互区間であるＰＭブロック毎
   に、各ＰＭブロックに入力したユーザ情報セルの性能に
   関する計算を行う第１の計算手段と、 前記第１の計算手段で算出されたＰＭブロック毎の計算
   結果を、各ＰＭブロックに亘って横断的に纏める第２の
   計算手段と、 前記第２の計算手段から出力される計算結果を、ＶＰ／
   ＶＣチャネル単位に一時的に保持する保持手段と、 前記保持手段に保持された計算結果をポーリング周期で
   読み出し、運用および保守に関する各種制御を行う制御
   手段と、 を有することを特徴とするＯＡＭ処理装置。
2. 【請求項２】 アクチベート要求のあったチャネルのＶ
   ＰＩ／ＶＣＩを記憶するアクチベートＶＰＩ／ＶＣＩ記
   憶手段と、 アドレスを発生して、前記アクチベートＶＰＩ／ＶＣＩ
   記憶手段に対してアドレス指定を行うアドレス発生手段
   と、 を更に有し、 前記保持手段は、前記アドレス発生手段の発生するアド
   レスを自己のアドレス指定に流用することを特徴とする
   請求項１記載のＯＡＭ処理装置。
3. 【請求項３】 ＰＭデータ項目の数だけの連続する数字
   を発生する連続数発生手段を、更に有し、 前記保持手段は、前記アドレス発生手段の発生するアド
   レスを自己のアドレスの上位ビットとして使用し、前記
   連続数発生手段が発生する数字を自己のアドレスの下位
   ビットとして使用することを特徴とする請求項２記載の
   ＯＡＭ処理装置。