JP3500841B2 - Liquid crystal device and driving method thereof - Google Patents

Liquid crystal device and driving method thereof

Info

Publication number
JP3500841B2
JP3500841B2 JP07053896A JP7053896A JP3500841B2 JP 3500841 B2 JP3500841 B2 JP 3500841B2 JP 07053896 A JP07053896 A JP 07053896A JP 7053896 A JP7053896 A JP 7053896A JP 3500841 B2 JP3500841 B2 JP 3500841B2
Authority
JP
Japan
Prior art keywords
pixel
supplied
dots
display
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07053896A
Other languages
Japanese (ja)
Other versions
JPH09258164A (en
Inventor
雅秀 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP07053896A priority Critical patent/JP3500841B2/en
Publication of JPH09258164A publication Critical patent/JPH09258164A/en
Application granted granted Critical
Publication of JP3500841B2 publication Critical patent/JP3500841B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高密度に配列され
た表示画素により映像を表示する液晶装置及びその駆動
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device for displaying an image by means of display pixels arranged in high density and its driving.
Regarding the method .

【0002】[0002]

【従来の技術】図7にフルカラー映像を表示するアクテ
ィブマトリクス型液晶パネルの構造の概略を示す。この
図において、50はデータ線51と走査線52とがマト
リクス状に配置されたガラス基板である。このガラス基
板50上には、ソース電極がデータ線51に、ゲート電
極が走査線52に各々接続されたTFT(薄膜トランジ
スタ)53、53、…と、そのドレイン電極に接続され
た画素電極54、54、…とが形成されている。
2. Description of the Related Art FIG. 7 schematically shows the structure of an active matrix type liquid crystal panel which displays a full color image. In this figure, 50 is a glass substrate on which data lines 51 and scanning lines 52 are arranged in a matrix. On the glass substrate 50, TFTs (thin film transistors) 53, 53, ... Having source electrodes connected to the data lines 51 and gate electrodes connected to the scanning lines 52, and pixel electrodes 54, 54 connected to the drain electrodes thereof. , ... and are formed.

【0003】55はガラス基板50に対向して固定され
たガラス基板であり、これらガラス基板50、55の間
隙に液晶が封入されている。56はカラーフィルタであ
り、R、G、Bが各々の画素電極54に対向して配置さ
れ、各々が1ドットを構成し、R、G及びBの3ドット
で1画素を構成している。57は直流電圧源58と接続
され、一定電圧Vcomが印加された共通電極である。こ
のような構成において、TFT53を介して各データ線
51からの表示信号が各画素電極54へ印加され、これ
により、各ドットに表示データが書き込まれる。
Reference numeral 55 is a glass substrate fixed to face the glass substrate 50, and a liquid crystal is sealed in a gap between the glass substrates 50 and 55. Reference numeral 56 denotes a color filter in which R, G, and B are arranged so as to face each pixel electrode 54, each of which constitutes one dot, and three dots of R, G, and B constitute one pixel. Reference numeral 57 is a common electrode connected to the DC voltage source 58 and applied with a constant voltage Vcom. In such a configuration, the display signal from each data line 51 is applied to each pixel electrode 54 via the TFT 53, whereby the display data is written in each dot.

【0004】ここで、液晶パネルは、直流駆動するとイ
オンが片側に溜まり、すぐに劣化するので、一般に、液
晶に印加する表示信号の極性をある一定周期毎(フィー
ルド毎)に反転させて駆動する。この極性反転は、上述
のように共通電極58に一定電圧Vcomを印加し、表示
信号Viの極性を一定周期毎に反転させて行う。このよ
うにすることにより、図8に示すように画素電極と共通
電極との間の差電圧の極性(図中の+,−)が反転し、
液晶に印加される表示信号の極性が反転する。
Here, when the liquid crystal panel is driven by direct current, ions are accumulated on one side and immediately deteriorate, so that the polarity of the display signal applied to the liquid crystal is generally inverted every certain period (field by field) for driving. . This polarity reversal is performed by applying the constant voltage Vcom to the common electrode 58 and reversing the polarity of the display signal Vi at regular intervals as described above. By doing so, as shown in FIG. 8, the polarities (+, − in the figure) of the difference voltage between the pixel electrode and the common electrode are inverted,
The polarity of the display signal applied to the liquid crystal is inverted.

【0005】従来においては、かかる極性反転の方式と
して、まず、フィールド毎に極性反転を行うものがあ
る。これは、例えば、最初のフィールドの書き込み時に
は、共通電極の電圧に対して大きい電圧(以下、「+の
電圧」という)を画素電極に印加し、続くフィールドの
書き込み時には、共通電極の電圧に対して小さい電圧
(以下、「−の電圧」という)を画素電極に印加し、以
降、同様に+、−の電圧を交互に印加する方式である。
これを1V反転と称し、図9の上段に示す。この方式で
は、+、−の電圧が完全には対称とならず、フリッカ
(ちらつき)が生じやすいという問題がある。
Conventionally, as a method of such polarity reversal, first, there is a method of reversing the polarity for each field. This is because, for example, when writing in the first field, a voltage higher than the voltage of the common electrode (hereinafter referred to as “+ voltage”) is applied to the pixel electrode, and when writing in the subsequent field, the voltage of the common electrode is changed. A small voltage (hereinafter referred to as “−voltage”) is applied to the pixel electrode, and thereafter, + and − voltages are alternately applied in the same manner.
This is called 1V inversion and is shown in the upper part of FIG. In this method, the + and-voltages are not perfectly symmetrical and flicker (flicker) is likely to occur.

【0006】一方、図9の中段に示した1H反転とは、
それぞれの走査線に対応する行毎(画素行毎)に各々極
性反転を行うものである。すなわち、最初のフィールド
の書き込み時においては、例えば、1行目は+、2行目
は−、3行目は+、…の電圧を印加し、次のフィールド
の書き込み時においては、1行目は−、2行目は+、3
行目は−、…の電圧を印加し、以降、これと同様の極性
反転を繰り返す方式である。この方式では、フリッカは
軽減されるが、行単位で電荷が移動することから、行方
向のクロストークが発生しやすいという欠点がある。
On the other hand, the 1H inversion shown in the middle part of FIG.
The polarity is inverted for each row (each pixel row) corresponding to each scanning line. That is, when writing in the first field, for example, a voltage of + is applied to the first row, − to the second row, + to the third row, and so on, and when writing to the next field. Is-, the second line is +3
The line is a system in which a voltage of −, ... Is applied and the same polarity inversion is repeated thereafter. With this method, flicker is reduced, but there is a drawback that crosstalk in the row direction is likely to occur because charges move in units of rows.

【0007】そして、図9の下段に示した1Dot反転
とは、ドット毎に各々極性反転を行うものである。すな
わち、図示のように最初のフィールドの書き込み時に上
下左右いずれのドットとの関係においても異なる極性の
電圧を印加し、続くフィールドの書き込み時には、各ド
ットの極性を反転し、やはり上下左右いずれのドットと
の関係においても異なる極性の電圧を印加するという方
式である。この方式によれば、フリッカが軽減されると
共に、電荷の移動が隣接するドット間で行われるのでク
ロストークも発生しにくいという利点があり、一般的に
良く用いられている。
The 1-dot inversion shown in the lower part of FIG. 9 is to invert the polarity for each dot. That is, as shown in the figure, at the time of writing the first field, voltages having different polarities are applied in relation to any of the upper, lower, left, and right dots, and at the time of writing of the subsequent field, the polarities of the respective dots are reversed, and the dot of either the upper, lower, left, or right side In this relationship, the voltage of different polarity is applied. According to this method, flicker is reduced, and since charges are moved between adjacent dots, crosstalk is less likely to occur, and it is generally well used.

【0008】[0008]

【発明が解決しようとする課題】ところで、上述した1
Dot反転においては、隣接する左右のドット同士で印
加される電圧の極性が異なっているので、ドット間に電
界が生じて液晶が該電界の方向へ傾く。これにより、光
を遮るべき場合においても、図10に示すように各ドッ
トの縁部Dから光が洩れる配向不良(ディスクリネーシ
ョン)という現象が生ずる。このため、カラーフィルタ
にブラックストライプと呼ばれる格子状の黒い遮光膜を
かけて漏洩光を遮光することが行われている。
By the way, the above-mentioned 1
In Dot inversion, since the polarities of the voltages applied to the adjacent left and right dots are different, an electric field is generated between the dots, and the liquid crystal tilts in the direction of the electric field. As a result, even when light should be blocked, a phenomenon called misalignment (disclination) in which light leaks from the edge D of each dot as shown in FIG. For this reason, a black light-shielding film in the form of a black stripe called a black stripe is applied to the color filter to shield the leaked light.

【0009】しかし、かかる遮光膜を設けるという配向
不良対策は、液晶パネルの開口率を低下させ、輝度の低
下や画質の劣化等を招くこととなるという問題点を有し
ていた。特に、反転させる極性間の電位差が大きい場合
には、その分配向不良が発生しやすく、ブラックストラ
イプの幅を大きくしなければならないので、表示品質を
著しく低下させることになる。従って、良好な画像を得
るためには、漏洩光を遮光する配向不良対策を講じるよ
りも、配向不良の発生自体を最小限とすることの方が有
効である。
However, the provision of such a light-shielding film as a countermeasure against the alignment defect has a problem that the aperture ratio of the liquid crystal panel is lowered, resulting in a decrease in luminance and a deterioration in image quality. In particular, when the potential difference between the polarities to be reversed is large, alignment defects are likely to occur correspondingly, and the width of the black stripes must be increased, resulting in a significant reduction in display quality. Therefore, in order to obtain a good image, it is more effective to minimize the occurrence of alignment failure than to take measures against alignment failure that shields leakage light.

【0010】又、液晶パネルがノーマリーホワイトモー
ドである場合、隣接するドットの画素電極間でショート
不良が発生すると、前記1Dot反転においては、ショ
ートしているドット間で印加されるべき電圧が相殺さ
れ、この部分の液晶に常時電圧が印加されなくなり、結
果、輝点(常時点灯する点)欠陥となっていた。この輝
点欠陥は、表示装置において重大な問題である。
Further, when the liquid crystal panel is in the normally white mode, if a short circuit defect occurs between pixel electrodes of adjacent dots, the voltage to be applied between the shorted dots is canceled in the 1 Dot inversion. As a result, no voltage is constantly applied to the liquid crystal in this portion, and as a result, a bright spot (a point that is always lit) defect occurs. This bright spot defect is a serious problem in a display device.

【0011】本発明はこのような事情に鑑みてなされた
もので、液晶パネルの配向不良による光洩れを最小限に
とどめると共に、その最小限とした光洩れの影響をも除
去し、更に、赤、緑、青の3ドットのうち、中央のドッ
トと左右いずれか又は両方のドット間でのショート不良
による輝点発生を防止することにより、表示品質を向上
させることができる液晶表示装置を提供することを目的
とする。
The present invention has been made in view of the above circumstances, and minimizes the light leakage due to the alignment failure of the liquid crystal panel, and also eliminates the effect of the minimized light leakage. Provided is a liquid crystal display device capable of improving display quality by preventing the occurrence of a bright spot due to a short circuit defect between a central dot and left or right or both of the three dots of green, green and blue. The purpose is to

【0012】[0012]

【課題を解決するための手段】本発明では、第1の手段
として、赤、緑、青の3ドットによって構成される画素
が、上下方向及び左右方向それぞれ複数配列されてなる
液晶表示パネルと、上下方向及び左右方向それぞれ隣合
う前記画素を、基準レベルに対し逆極性の電圧によって
駆動し、かつ、同一画素を一定周期毎に前記基準レベル
に対し逆極性の電圧で駆動する駆動回路とを具備すると
いう構成を採用する
According to the present invention, there is provided a first means.
As a liquid crystal display panel in which a plurality of pixels composed of three dots of red, green, and blue are arrayed in the vertical direction and the horizontal direction, and the pixels adjacent in the vertical direction and the horizontal direction are opposite to the reference level. And a drive circuit for driving the same pixel with a voltage having an opposite polarity with respect to the reference level at regular intervals.
This configuration is adopted .

【0013】そして、かかる構成により、各画素におけ
る赤、緑及び青の3つのドットについては、同一の極性
の電圧が印加され、該電圧の極性が、隣接する画素との
関係では互いに異なったものとなる。そして、一定周期
毎(例えば、1フィールド毎)に、各々のドットについ
ての印加電圧の極性が反転し、再び各画素におけるドッ
トについては同一であって、隣接する画素同士では異な
る極性の駆動電圧が印加される。
With this configuration, the three dots of red, green, and blue in each pixel are applied with voltages of the same polarity, and the polarities of the voltages are different from each other in relation to the adjacent pixels. Becomes Then, the polarity of the applied voltage for each dot is inverted every fixed period (for example, for each field), and the driving voltage having the same polarity for the dots in each pixel but different polarities for the adjacent pixels is provided again. Is applied.

【0014】従って、走査線方向において隣合う表示要
素のうち、表示信号の極性が異なるのが各画素の端部に
位置するもののみとなり、配向不良が各画素の一方の端
部においてのみ発生する。これにより、隣合うドットの
うち、駆動電圧の極性が異なるのが各画素の端部に位置
するもののみとなり、該端部においてのみ配向不良が生
ずる。又、各画素内の3つのドットのうち、中央のドッ
トと左右いずれか又は両方のドット間でショート不良が
発生しても、各画素内で印加電圧の極性が同一であるの
で、この部分の液晶への電圧印加停止を避けることがで
き、輝点欠陥となることがない。
Therefore, among the display elements adjacent to each other in the scanning line direction, the polarities of the display signals are different only in the ones located at the ends of each pixel, and the alignment failure occurs only in one end of each pixel. . As a result, among the adjacent dots, only the dots having different drive voltage polarities are located at the end portions of the respective pixels, and alignment failure occurs only at the end portions. Even if a short-circuit defect occurs between the central dot and the left or right dot or both of the three dots in each pixel, the polarity of the applied voltage is the same in each pixel. It is possible to avoid stopping the voltage application to the liquid crystal, and no bright spot defect occurs.

【0015】また、第2の手段として、赤、緑、青の3
ドットによって構成される画素が、上下方向m行、左右
方向n列配列されてなる液晶表示パネルと、前記画素に
よる行を1行ずつ順次駆動する行駆動手段と、前記行駆
動手段が1つの行を駆動している間に、前記左右方向の
n列を1列ずつ順次駆動する列駆動手段とを具備し、前
記列駆動手段は、1列毎に交互に基準レベルに対し逆極
性の電圧で駆動し、かつ、同一列を一定周期毎に前記基
準レベルに対し逆極性の電圧で駆動するという構成を採
用する。これにより、走査線方向において隣合うドット
のうち、駆動電圧の極性が異なるのが各画素の端部に位
置するドットのみとなり、配向不良が各画素の一方の端
部においてのみ発生する。又、各画素内におけるショー
ト不良によっても、液晶への電圧印加が停止することな
く、輝点欠陥の発生が防がれる。
As a second means , three of red, green and blue are used.
A liquid crystal display panel in which pixels composed of dots are arranged in m rows in the vertical direction and n columns in the horizontal direction, row driving means for sequentially driving the rows of the pixels one by one, and the row driving means forms one row. Column driving means for sequentially driving the n columns in the left-right direction while driving each column, the column driving means alternately applying a voltage having a polarity opposite to the reference level for each column. A configuration is adopted in which the same column is driven with a voltage of opposite polarity to the reference level at regular intervals.
To use . As a result, among the dots adjacent to each other in the scanning line direction, only the dots located at the end of each pixel have different polarities of the drive voltage, and the alignment defect occurs only at one end of each pixel. In addition, the occurrence of bright spot defects can be prevented without stopping the voltage application to the liquid crystal due to a short circuit defect in each pixel.

【0016】また、第3の手段として、上記第1または
第2の手段において、前記各画素は、左右方向において
隣接する前記3ドットから構成され、かつ、配向不良が
生ずる方の側に青のドットが配置されているという構成
を採用する。そして、かかる構成により、青の表示につ
いてのみ欠陥が生じ、他の赤及び緑の表示については欠
陥が生ずることなく表示がなされる。
As a third means, the above-mentioned first or
In the second means, each pixel is composed of the three adjacent dots in the horizontal direction, and arrangement of dots blue side having alignment defects occurs is located
To adopt . With this configuration, a defect is generated only in the blue display, and the other red and green displays are displayed without a defect.

【0017】さらに、第4の手段として、上記第3の手
段において、前記各画素は、中央に緑のドットが配置さ
れているという構成を採用する。そして、かかる構成に
より、緑の表示が配向不良による影響を受けることが確
実に回避され、常に明確なものとなり、かつ、青の表示
にのみ欠陥が生ずる。又、輝点欠陥についても、緑のド
ットと左右の赤、青のドットにおける駆動電圧の極性が
同一であることから、緑の輝点という重大欠陥が確実に
防止される。
Further, as a fourth means, the above-mentioned third hand is used.
In each row, each pixel has a structure in which a green dot is arranged in the center. With such a configuration, it is possible to surely prevent the green display from being affected by the misalignment, it is always clear, and only the blue display has a defect. Regarding the bright spot defect, since the polarities of the driving voltages of the green dot and the left and right red and blue dots are the same, the serious defect of the green bright spot can be reliably prevented.

【0018】[0018]

【発明の実施の形態】以下に図面を参照して本発明の一
実施形態について説明する。図1は本発明の一実施形態
による液晶表示装置の概略構成を示す図である。この図
の液晶表示装置は、フルカラー映像を表示する表示装置
であり、ドット数がR、G、Bそれぞれについて640
×480のVGA(Video Graphic array)用アクティ
ブマトリクスカラー液晶表示装置である。
DETAILED DESCRIPTION OF THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display device according to an embodiment of the present invention. The liquid crystal display device of this figure is a display device for displaying a full-color image, and the number of dots is 640 for each of R, G, and B.
This is a VGA (Video Graphic array) active matrix color liquid crystal display device of × 480.

【0019】図において、1は水平方向(図中横方向)
に走査線H1、H2、…、Hm(m=480)が、垂直
方向(図中縦方向)にデータ線VR1、VG1、VB
1、VR2、VG2、VB2、…、VRn、VGn、V
Bn(n=640)が配置され、それら走査線とデータ
線との交差点に対応してドットが配列された液晶パネル
である。この液晶パネル1におけるドット配列は、デー
タ線VR1、VR2、…、VRnに沿った列にR(赤)
のドット、データ線VG1、VG2、…、VGnに沿っ
た列にG(緑)のドット、データ線VB1、VB2、
…、VBnに沿った列にB(青)のドットが配列された
形となっている。これにより、各々の画素は、左側にR
のドット、中央にGのドット、右側にBのドットが配置
されて構成されている。
In the figure, 1 is the horizontal direction (horizontal direction in the figure)
, Hm (m = 480) in the vertical direction (vertical direction in the drawing) and the data lines VR1, VG1, VB in the vertical direction.
1, VR2, VG2, VB2, ..., VRn, VGn, V
This is a liquid crystal panel in which Bn (n = 640) is arranged and dots are arranged corresponding to the intersections of the scanning lines and the data lines. The dot arrangement in the liquid crystal panel 1 is R (red) in a row along the data lines VR1, VR2, ..., VRn.
, G (green) dots and data lines VB1, VB2, in the columns along the data lines VG1, VG2, ..., VGn.
..., B (blue) dots are arranged in rows along VBn. As a result, each pixel is
Dot, G dot in the center, and B dot on the right side are arranged.

【0020】ここで、各ドットは、図2に示すように、
走査線Hi(i=1、2、…、m)と接続されたTFT
等のスイッチング素子10と、それを介してデータ線V
jk(j=R、G、B,k=1、2、…、n)と接続さ
れた液晶層11とを有している。そして、走査線Hiの
走査信号に応じたスイッチング素子10のON/OFF
動作により、液晶層11へデータ線Vjkの表示信号を
印加するようになっている。又、各ドットには、それぞ
れ上述の配列によるR、G、Bのカラーフィルタが設け
られており、それぞれの色を表示する表示要素を構成し
ている。
Here, each dot is as shown in FIG.
TFT connected to scanning line Hi (i = 1, 2, ..., M)
And the switching element 10 and the data line V
jk (j = R, G, B, k = 1, 2, ..., N) and the liquid crystal layer 11 connected thereto. Then, the switching element 10 is turned on / off according to the scanning signal of the scanning line Hi.
By the operation, the display signal of the data line Vjk is applied to the liquid crystal layer 11. Further, each dot is provided with the R, G, and B color filters having the above-mentioned arrangement, and constitutes a display element for displaying each color.

【0021】図1の符号2は走査線H1、H2、…、H
mに対応したmビットのシフトレジスタやレベルシフト
用のアンプ等によって構成された走査線駆動回路であ
る。この走査線駆動回路2は、mビットのシフトレジス
タの各ビット出力がアンプを介して順次走査線H1、H
2、…、Hmと接続されており、表示ラインの走査線H
1、H2、…Hmへ順次所定幅の走査信号(パルス信
号)を出力する。これにより、表示データを書き込むべ
き画素行の各ドットにおける上記スイッチング素子10
をON状態とする。
Reference numeral 2 in FIG. 1 indicates scanning lines H1, H2, ..., H.
The scanning line drive circuit is composed of an m-bit shift register corresponding to m, an amplifier for level shift, and the like. In this scanning line driving circuit 2, each bit output of the m-bit shift register is sequentially scanned through the amplifier by scanning lines H1 and H.
2, ..., Hm connected to the scanning line H of the display line
A scanning signal (pulse signal) having a predetermined width is sequentially output to 1, H2, ... Hm. Thereby, the switching element 10 in each dot of the pixel row to which the display data is to be written
Is turned on.

【0022】3はデータ線VR1、VG1及びVB1、
VR2、VG2及びVB2、…、VRn、VGn及びV
Bnの各組に対応したnビットのシフトレジスタやレベ
ルシフト用のアンプ等によって構成されたデータ線駆動
回路である。このデータ線駆動回路3は、nビットのシ
フトレジスタの各ビット出力が各々スイッチング素子4
R1、4G1及び4B1、4R2、4G2及び4B2、
…、4Rn、4Gn及び4Bnと順次接続されており、
順次一定幅のサンプリング信号を出力する。これによ
り、データ線駆動回路3は、順次、3つのスイッチング
素子4Rk、4Gk及び4Bkを同時にON若しくはO
FFとする。
3 is the data lines VR1, VG1 and VB1,
VR2, VG2 and VB2, ..., VRn, VGn and V
The data line driving circuit includes an n-bit shift register corresponding to each set of Bn, an amplifier for level shift, and the like. In this data line driving circuit 3, each bit output of the n-bit shift register is a switching element 4 respectively.
R1, 4G1 and 4B1, 4R2, 4G2 and 4B2,
… Sequentially connected to 4Rn, 4Gn and 4Bn,
Sampling signals with a constant width are sequentially output. As a result, the data line driving circuit 3 sequentially turns on or turns on the three switching elements 4Rk, 4Gk, and 4Bk at the same time.
FF.

【0023】ここに、スイッチング素子4R1、4G
1、4B1、4R2、4G2、4B2、…、4Rn、4
Gn、4Bnは、各々、表示信号線LR、LG、LB
と、データ線VR1、VG1、VB1、VR2、VG
2、VB2、…、VRn、VGn、VBnとの間に介挿
されて設けられている。そして、データ線駆動回路3か
らサンプリング信号が出力されたときに、表示信号線L
R、LG及びLBに得られる信号を各々データ線VR
k、VGk及びVBkへ同時に供給するようになってい
る。
Here, the switching elements 4R1 and 4G
1, 4B1, 4R2, 4G2, 4B2, ..., 4Rn, 4
Gn and 4Bn are display signal lines LR, LG and LB, respectively.
And data lines VR1, VG1, VB1, VR2, VG
2, VB2, ..., VRn, VGn, and VBn. Then, when the sampling signal is output from the data line drive circuit 3, the display signal line L
The signals obtained on R, LG and LB are respectively applied to the data line VR.
k, VGk and VBk are supplied simultaneously.

【0024】表示信号線LR、LG、LBは各々、表示
パネルの各画素を構成するRドット、Gドット、Bドッ
トを駆動する信号が印可される信号線である。すなわ
ち、この表示信号線LR、LG、LBへは次のような表
示信号が印可される。尚、以下の説明において、+極
性、−極性とは一定レベルVcom(図7、図8参照)を
基準にした極性である。
The display signal lines LR, LG, and LB are signal lines to which signals for driving the R dots, G dots, and B dots forming each pixel of the display panel are applied. That is, the following display signals are applied to the display signal lines LR, LG, LB. In the following description, + polarity and −polarity are polarities based on a constant level Vcom (see FIGS. 7 and 8).

【0025】まず、パネル面の第1画素行(最上の画素
行)の第1番目の画素(最左端の画素)を表示するため
の+極性の表示信号が印可され、次に、第1画素行の2
番目の画素を表示するための−極性の表示信号が印可さ
れ、以下、第1画素行の第3、第4、…、第n番目の画
素を表示するための信号が+,−,+,…の極性で順次
印可される。次に、第2画素行の第1番目の画素を表示
するための−極性の表示信号が印可され、次に第2画素
行の第2番目の画素を表示するための+極性の表示信号
が印可され、以下、同様である。次に、1フィールドの
表示が終了すると、次のフィールドの表示信号が上述し
た場合と逆極性で順次印可される。
First, a + polarity display signal for displaying the first pixel (leftmost pixel) of the first pixel row (uppermost pixel row) on the panel surface is applied, and then the first pixel Row 2
A −polarity display signal for displaying the nth pixel is applied, and hereinafter, signals for displaying the third, fourth, ..., Nth pixels of the first pixel row are +, −, +, It is applied sequentially with the polarity of. Next, a −polarity display signal for displaying the first pixel of the second pixel row is applied, and then a + polarity display signal for displaying the second pixel of the second pixel row is applied. It is applied, and so on. Next, when the display of one field is completed, the display signal of the next field is sequentially applied with the polarity opposite to that in the case described above.

【0026】尚、図1では、R、G、Bそれぞれについ
て1つの表示信号線となっているが、実際には液晶の応
答特性を考慮し、R、G、Bそれぞれについて複数の表
示信号線を設けて相展開と呼ばれる一定の処理を経た表
示信号を供給する。以下においては、説明を簡略化する
ために、R、G、それぞれについて表示信号線を1つと
した図1に基づいて説明を進めることとし、相展開処理
の内容と、相展開した表示信号を伝達する構成について
は後述する。
In FIG. 1, one display signal line is provided for each of R, G, and B, but in reality, a plurality of display signal lines are provided for each of R, G, B in consideration of the response characteristics of the liquid crystal. Is provided to supply a display signal that has undergone a certain process called phase expansion. In the following, in order to simplify the description, the description will proceed based on FIG. 1 with one display signal line for each of R and G, and the contents of the phase expansion processing and the phase expanded display signal are transmitted. The configuration will be described later.

【0027】NRGは、スイッチング素子5、5、…の
ON信号を伝達する信号線である。この信号線NRGか
らは、1表示ラインについての表示データの書き込みが
終了し、次の表示ラインに対して走査信号が出力された
時から、該表示ラインの第1番目の画素に表示信号を印
加するまでの微小時間だけスイッチング素子5、5、…
をONする信号が供給される。
NRG is a signal line for transmitting ON signals of the switching elements 5, 5, .... From this signal line NRG, the display signal is applied to the first pixel of the display line from the time when the writing of the display data for one display line is completed and the scanning signal is output to the next display line. Switching elements 5, 5, ...
A signal for turning on is supplied.

【0028】NRS1、NRS2は、表示信号の極性が
同一である画素の組(画素行中奇数番目の画素、偶数番
目の画素)に対応して設けられた補助入力信号線であ
り、それぞれスイッチング素子5、5、…を介して奇数
番目のデータ線、偶数番目のデータ線と接続されてい
る。これら補助入力信号線NRS1、NRS2からは、
前記微小時間の間に、それぞれが対応する画素の組に直
前に供給された表示信号の極性と異なる極性で一定の表
示信号が供給される。
NRS1 and NRS2 are auxiliary input signal lines provided corresponding to a group of pixels (odd-numbered pixels and even-numbered pixels in a pixel row) having the same polarity of display signals, and switching elements respectively. Are connected to the odd-numbered data lines and the even-numbered data lines via 5, 5, .... From these auxiliary input signal lines NRS1 and NRS2,
During the minute time, a constant display signal is supplied to the corresponding pixel group with a polarity different from the polarity of the display signal supplied immediately before.

【0029】これら信号線NRG、補助入力信号線NR
S1、NRS2から供給される信号により、次の表示ラ
インの各画素における表示信号の極性と同一極性の電圧
が印加され、該表示ラインの各ドットにおいて電荷がチ
ャージされる。ここで、前記一定の表示信号は、前記微
小時間の間にのみ供給されるので、これによって液晶層
の状態が変化することはない。そして、このようにして
チャージされた電荷により、各ドットへの表示信号の印
加が充分に行われる。
These signal lines NRG and auxiliary input signal lines NR
By the signals supplied from S1 and NRS2, a voltage having the same polarity as the polarity of the display signal in each pixel of the next display line is applied, and the charge is charged in each dot of the display line. Here, since the constant display signal is supplied only during the minute time, the state of the liquid crystal layer is not changed by this. Then, the display signal is sufficiently applied to each dot by the charges thus charged.

【0030】次に、上記構成による液晶表示装置の動作
について説明する。尚、図3にこの表示動作を図示す
る。まず、走査線駆動回路2から走査線H1へ走査信号
が出力され、また、表示信号線LR、LG、LBへ、パ
ネル面の第1画素行(最上の画素行)の第1番目の画素
(最左端の画素)を表示するための+極性の表示信号が
印可され、同時に、データ線駆動回路3がスイッチング
素子4R1、4G1、4B1へサンプリング信号を出力
する。これにより、パネル面第1画素行、最左端の画素
が表示される。
Next, the operation of the liquid crystal display device having the above structure will be described. The display operation is shown in FIG. First, a scanning signal is output from the scanning line driving circuit 2 to the scanning line H1, and to the display signal lines LR, LG, LB, the first pixel (of the first pixel row (uppermost pixel row) on the panel surface ( A + polarity display signal for displaying the leftmost pixel) is applied, and at the same time, the data line drive circuit 3 outputs a sampling signal to the switching elements 4R1, 4G1, 4B1. As a result, the leftmost pixel on the first pixel row on the panel surface is displayed.

【0031】次に、表示信号線LR、LG、LBへ、パ
ネル面の第1画素行(最上の画素行)の第2番目の画素
を表示するための−極性の表示信号が印可され、同時
に、データ線駆動回路3がスイッチング素子4R2、4
G2、4B2へサンプリング信号を出力する。これによ
り、パネル面第1画素行、第2番目の画素が表示され
る。以下、同様の過程が繰り返される。
Next, a −polarity display signal for displaying the second pixel of the first pixel row (uppermost pixel row) on the panel surface is applied to the display signal lines LR, LG, LB, and at the same time. , The data line drive circuit 3 has switching elements 4R2, 4
The sampling signal is output to G2 and 4B2. As a result, the first pixel row and the second pixel on the panel surface are displayed. Hereinafter, the same process is repeated.

【0032】そして、パネル面第1画素行の全画素の表
示処理が終了すると、次に、走査線駆動回路2から走査
線H2へ走査信号が出力され、また、表示信号線LR、
LG、LBへ、パネル面の第2画素行の第1番目の画素
(最左端の画素)を表示するための−極性の表示信号が
印可され、同時に、データ線駆動回路3がスイッチング
素子4R1、4G1、4B1へサンプリング信号を出力
する。これにより、パネル面第2画素行、最左端の画素
が表示される。以下、同様にして第2画素行の表示が行
われる。
When the display processing of all the pixels in the first pixel row on the panel surface is completed, next, a scanning signal is output from the scanning line driving circuit 2 to the scanning line H2, and the display signal lines LR,
A negative polarity display signal for displaying the first pixel (the leftmost pixel) of the second pixel row on the panel surface is applied to LG and LB, and at the same time, the data line driving circuit 3 causes the switching element 4R1, The sampling signal is output to 4G1 and 4B1. As a result, the leftmost pixel on the second pixel row on the panel surface is displayed. Thereafter, the display of the second pixel row is similarly performed.

【0033】次に、第2画素行の表示処理が終了する
と、以下、第3、第4、…画素行が順次表示される。そ
して、1フィールドの表示処理が終了すると、再び上記
と同様にして次のフィールドの表示処理が行われる。但
し、この場合、各画素は前のフィールドと逆極性の信号
によって駆動される。
Next, when the display process of the second pixel row is completed, the third, fourth, ... Pixel rows are sequentially displayed. When the display processing for one field is completed, the display processing for the next field is performed again in the same manner as above. However, in this case, each pixel is driven by a signal having a polarity opposite to that of the previous field.

【0034】このように、上記実施形態においては上下
方向、左右方向合い隣合う画素がそれぞれ、1フィール
ドの表示処理において逆極性の電圧によって駆動され、
また、同じ画素がフィールド毎に逆極性の電圧によって
駆動される。
As described above, in the above-described embodiment, the adjacent pixels in the vertical and horizontal directions are driven by the voltages of opposite polarities in the display processing of one field,
Further, the same pixel is driven by a voltage of opposite polarity for each field.

【0035】ところで、上記実施形態においては、R、
G、Bの各ドットについて、隣接するドットとの駆動電
圧極性が異なるのは、各画素の左右に位置するドットと
なる。従って、配向不良は各画素の左右いずれか一方の
側のドットにおいてのみ発生する。この配向不良が発生
する側は、液晶層の構造によって異なるが、本実施形態
においては、図4に示すように右側のドットにおいて発
生するものとする(図中Dの位置)。そして、かかる配
向不良が発生する右側のドットには、Bのドットが配置
されている。
By the way, in the above embodiment, R,
Regarding the G and B dots, the driving voltage polarities of the adjacent dots are different from those of the adjacent dots in the dots located on the left and right of each pixel. Therefore, the misalignment occurs only in the dot on either the left side or the right side of each pixel. The side where the misalignment occurs depends on the structure of the liquid crystal layer, but in this embodiment, it is assumed that the misalignment occurs at the dot on the right side (position D in the figure). Then, the B dot is arranged on the right dot in which such an alignment defect occurs.

【0036】又、ショート不良が発生した場合、ショー
トしているドット間で印加電圧の極性が異なっていると
輝点欠陥が発生することになるが、上記実施形態におい
ては、各画素内のR、G及びBの3ドットへ同一極性の
表示信号を供給することとしている。従って、中央のG
のドットについては、印加電圧の極性が隣接するR、G
のドットと常に同一であり、輝点欠陥となることがな
い。
Further, when a short circuit defect occurs, a bright spot defect occurs when the polarity of the applied voltage is different between the shorted dots. The display signals of the same polarity are supplied to the three dots of G, G and B. Therefore, the central G
For dots of R and G, the polarities of the applied voltage are adjacent to each other.
, Which is always the same as the dot, and does not cause a bright spot defect.

【0037】ここで、一般に、人間の目の感度は、緑色
(G)に対しては良く、青色(B)に対しては悪い。こ
のため、Gのドットは明確に表示されている方が画質が
良く、Bのドットは表示に多少の欠陥が生じても、他の
R(赤色)、Gのドットに欠陥が生じる場合に比べて画
質を劣化させる度合いが低い。従って、上記液晶パネル
1におけるR、G、Bのドット配列によれば、Gのドッ
トが中央に配置されていることによって、緑の表示につ
いての配向不良及び輝点欠陥が回避され、明確な表示を
確保することができると共に、Bのドットが配向不良が
生ずる位置に配置されていることによって、画質の劣化
の影響を最小限にとどめることができる。これにより、
液晶パネルの表示品質を格段に向上させることができ
る。
Generally, the sensitivity of the human eye is good for green (G) and bad for blue (B). For this reason, the image quality is better when the G dots are clearly displayed, and even when some defects occur in the display of the B dots, compared to when other R (red) and G dots are defective. Degradation of image quality is low. Therefore, according to the R, G, B dot arrangement in the liquid crystal panel 1, since the G dots are arranged at the center, the defective alignment and the bright spot defect for the green display are avoided, and the clear display is achieved. In addition, since the B dots are arranged at the positions where the misalignment occurs, the influence of the deterioration of the image quality can be minimized. This allows
The display quality of the liquid crystal panel can be significantly improved.

【0038】次に、上記相展開処理に係る事項について
説明する。まず、実際には、表示信号を伝達するための
構成は図5に示すようになっている。すなわち、R、
G、Bの表示データに対し、各々、4本の表示信号線L
R1〜LR4、LG1〜LG4、LG1〜LG4が設け
られる。
Next, the matters relating to the phase expansion processing will be described. First, actually, the configuration for transmitting the display signal is as shown in FIG. That is, R,
Four display signal lines L for each of the G and B display data
R1 to LR4, LG1 to LG4, and LG1 to LG4 are provided.

【0039】そして、表示信号線LR1は、サンプルホ
ールドスイッチ4R1、4R5、4R9、…を介して4
本毎のデータ線VR1、VR5、VR9、…と順次接続
されている。又、表示信号線LR2〜LR4も、サンプ
ルホールドスイッチ4R2、4R3、4R4を介してデ
ータ線VR2、VR3、VR4と接続され、以下同様
に、各々4本毎のデータ線と順次接続されている。更
に、表示信号線LG1〜LG4、LB1〜LB4も、上
記同様、各サンプルホールドスイッチを介して4本毎の
各データ線へ順次接続されている。
Then, the display signal line LR1 is set to 4 via the sample hold switches 4R1, 4R5, 4R9, ....
The data lines VR1, VR5, VR9, ... For each book are sequentially connected. The display signal lines LR2 to LR4 are also connected to the data lines VR2, VR3, and VR4 via the sample hold switches 4R2, 4R3, and 4R4, and in the same manner, they are sequentially connected to every four data lines. Further, the display signal lines LG1 to LG4 and LB1 to LB4 are also sequentially connected to the respective four data lines via the respective sample and hold switches in the same manner as described above.

【0040】このような構成において、以下に述べる相
展開処理を施した相展開信号が各データ線へ供給され
る。図6に相展開の動作を表すタイミングチャートを示
す。この図ではRの表示信号VID−Rについてのみ示
すが、他のG、Bの表示信号VID−G、VID−Bに
ついても同様の相展開が行われる。図に示すように、外
部から供給される映像信号(VID−R)は、液晶パネ
ル1のRの各ドットに対応する情報が直列に並んでいる
アナログ信号となっている。この映像信号をドットクロ
ックDCにてサンプルホールドする。そして、一定のド
ット毎のデータをドットクロックDCの1周期の整数倍
のデータ長を有する表示データに展開し、4本の並列な
相展開信号VID1−R〜VID4−Rへ変換する。
In such a configuration, a phase expansion signal subjected to the phase expansion processing described below is supplied to each data line. FIG. 6 shows a timing chart showing the phase expansion operation. Although only the R display signal VID-R is shown in this figure, the same phase expansion is performed for the other G and B display signals VID-G and VID-B. As shown in the figure, the video signal (VID-R) supplied from the outside is an analog signal in which information corresponding to each R dot of the liquid crystal panel 1 is arranged in series. This video signal is sampled and held by the dot clock DC. Then, the data for each fixed dot is expanded into display data having a data length which is an integral multiple of one cycle of the dot clock DC, and converted into four parallel phase expansion signals VID1-R to VID4-R.

【0041】これにより、第1の相展開信号VID1−
Rは、Rの映像信号中の第1、第5、第9、…画素目の
ドットデータをそれぞれドットクロックDC4周期分の
データ長を有する表示データへ展開したものとなる。同
様に、第2、第3、第4の相展開信号VID2−R、V
ID3−R、VID4−Rも、各々、第2、第3、第4
画素目から4画素毎にドットデータを前記データ長の表
示データへ展開したものとなる。尚、各表示データの先
頭位置は、図示のようにドットクロックDC1周期分づ
つずれたものとなるが、このずれた先頭位置は、R、
G、Bの各相の相展開信号同士では一致している。
As a result, the first phase expansion signal VID1-
R is obtained by expanding the dot data of the first, fifth, ninth, ... Pixels in the R video signal into display data each having a data length of four dot clock DC cycles. Similarly, the second, third, and fourth phase expansion signals VID2-R, V
ID3-R and VID4-R are also the second, third, and fourth, respectively.
The dot data is expanded into display data having the data length every 4 pixels from the pixel. The start position of each display data is shifted by one dot clock DC1 cycle as shown in the figure.
The phase expansion signals of the G and B phases match each other.

【0042】そして、相展開信号VID1−R〜VID
4−Rは表示信号線LR1〜LR4へ、相展開信号VI
D1−G〜VID4−Gは表示信号線LG1〜LG4
へ、相展開信号VID1−B〜VID4−Bは表示信号
線LB1〜LB4へ、各々供給される。尚、ここでは、
相展開の一例として映像信号を4相の相展開信号に展開
し、4本の表示信号線により供給する場合について述べ
たが、他のn相展開処理を行い、n本の表示信号線を設
けて各相の相展開信号を供給することとしてもよい。
Then, the phase expansion signals VID1-R to VID
4-R is the phase expansion signal VI to the display signal lines LR1 to LR4.
D1-G to VID4-G are display signal lines LG1 to LG4
, The phase expansion signals VID1-B to VID4-B are supplied to the display signal lines LB1 to LB4, respectively. In addition, here
As an example of the phase expansion, the case has been described in which the video signal is expanded into four phase expansion signals and supplied by four display signal lines. However, another n phase expansion process is performed and n display signal lines are provided. The phase expansion signal of each phase may be supplied.

【0043】又、上記実施形態においては、VGA用ア
クティブマトリクスカラー液晶表示装置を例として説明
したが、本発明による液晶表示装置は、これに限らず他
の映像ソース用の表示装置や、VGA以上の高密度で表
示ドットが配列された表示装置等に用いてもよい。この
とき、1Dot反転駆動によれば、ドット配列密度が高
ければ高いほど配向不良の発生位置が多くなるが、本発
明における画素毎の反転駆動によれば、ドット配列密度
が高くとも配向不良の発生位置を少なくすることがで
き、所望の輝度、画質等を確保することができる。
Further, in the above embodiments, the active matrix color liquid crystal display device for VGA has been described as an example, but the liquid crystal display device according to the present invention is not limited to this, and a display device for other video sources or a VGA or more. It may be used for a display device in which display dots are arranged at a high density. At this time, according to the 1-dot inversion drive, the higher the dot array density, the more positions where the alignment defect occurs. However, according to the inversion drive for each pixel in the present invention, the alignment defect occurs even if the dot array density is high. The number of positions can be reduced, and desired brightness, image quality, etc. can be secured.

【0044】[0044]

【発明の効果】以上説明したように本発明によれば、隣
接して設けられた赤、緑、青のドットにより各画素が構
成された液晶表示パネルに対し、各画素におけるドット
については同一であって、隣接する画素同士では異なる
極性の駆動電圧を供給することとしたので、印加電圧の
極性が異なる位置が各画素の端部のみとなり、配向不良
が各画素の一方の端部においてのみ発生する。これによ
り、各画素毎に1箇所のみ配向不良が生ずることとな
り、画質を劣悪にする不測の光洩れを最小限にとどめる
ことができるという効果が得られる。
As described above, according to the present invention, the dots in each pixel are the same as those in the liquid crystal display panel in which each pixel is formed by the red, green and blue dots provided adjacent to each other. Therefore, since it was decided to supply drive voltages with different polarities to adjacent pixels, the positions where the polarities of the applied voltage differ are only at the ends of each pixel, and alignment failure occurs only at one end of each pixel. To do. As a result, a defective alignment occurs at only one location for each pixel, and an unexpected effect of leaking light that deteriorates the image quality can be minimized.

【0045】又、ブラックストライプを設けるに際して
も、各画素毎に一つのドットに対してのみ設ければよい
こととなるので、輝度の低下も軽減することができ、表
示品質を格段に向上させることができるという効果が得
られる。
Further, even when the black stripe is provided, since it is necessary to provide only one dot for each pixel, it is possible to reduce the decrease in brightness and to improve the display quality remarkably. The effect of being able to do is obtained.

【0046】更に、各画素内の3つのドットのうち、中
央のドットと左右いずれか又は両方のドット間でショー
ト不良が発生しても、各画素内で印加電圧の極性が同一
であるので、この部分の液晶への電圧印加停止を避ける
ことができ、輝点欠陥の発生を防止することができる。
これにより、輝点欠陥による表示品質の低下をも回避す
ることができる。
Furthermore, of the three dots in each pixel, the polarity of the applied voltage is the same in each pixel even if a short circuit defect occurs between the central dot and either the left or right dot or both dots. It is possible to avoid stopping the voltage application to the liquid crystal in this portion and prevent the occurrence of bright spot defects.
As a result, it is possible to avoid deterioration of display quality due to a bright spot defect.

【0047】更に、本発明によれば、各画素の配向不良
が生ずる方に青のドットを配置したので、青の表示につ
いてのみ配向不良による欠陥が生ずる。そして、青色に
対する人間の目の感度が低いことから、青の表示に多少
の欠陥が生じても、他の赤や緑の表示に欠陥が生じる場
合に比べて画質を劣化させる度合いが低い。従って、最
小限にとどめた配向不良の影響を更に軽減することがで
き、表示品質を更に向上させるという効果が得られる。
Further, according to the present invention , since the blue dots are arranged on the side where the misalignment of each pixel occurs, the defect due to the misalignment occurs only for the blue display. Since the sensitivity of the human eye to blue is low, even if some defects occur in the blue display, the degree of deterioration of the image quality is lower than that in the case where other red or green displays have defects. Therefore, it is possible to further reduce the influence of the alignment defect which is minimized, and it is possible to obtain the effect of further improving the display quality.

【0048】又、本発明によれば、各画素の中央に緑の
ドットを配置することとしたので、緑の表示が配向不良
による影響を全く受けず、常に明確なものとなる。そし
て、緑色に対する人間の目の感度が良いことから、緑の
表示が明確なほど画質は向上する。従って、配向不良に
よる影響を除去し得る上に、緑の明確な表示による表示
品質の向上をも図ることができるという効果が得られ
る。
Further, according to the present invention , since the green dot is arranged at the center of each pixel, the green display is not affected by the alignment defect at all and is always clear. Since the human eye has a high sensitivity to green, the clearer the green display, the higher the image quality. Therefore, it is possible to remove the influence of the defective orientation and to improve the display quality by clearly displaying green.

【0049】そして、緑のドットと左右の赤、青のドッ
トにおける駆動電圧の極性が同一であることから、緑の
輝点という重大欠陥が確実に防止され、ショート不良が
生じても明確な緑の表示を確保することができる。
Since the green dots and the left and right red and blue dots have the same drive voltage polarity, a serious defect of green bright spots is surely prevented, and even if a short-circuit defect occurs, a clear green is generated. The display of can be secured.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施形態による液晶表示装置の概
略構成を示す図である。
FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display device according to an embodiment of the present invention.

【図2】 液晶パネル1の各ドットの構成を示す図であ
る。
FIG. 2 is a diagram showing a configuration of each dot of the liquid crystal panel 1.

【図3】 同実施形態において各ドットへ印加される表
示信号の極性を示す図である。
FIG. 3 is a diagram showing a polarity of a display signal applied to each dot in the same embodiment.

【図4】 同実施形態における配向不良の様子を示す図
である。
FIG. 4 is a diagram showing a state of alignment failure in the same embodiment.

【図5】 R、G、Bの各表示信号を4相展開した相展
開信号を伝達するための構成の一例を示す図である。
FIG. 5 is a diagram showing an example of a configuration for transmitting a phase expansion signal obtained by expanding each display signal of R, G, and B into four phases.

【図6】 相展開の一例として4相展開の動作を表した
タイミングチャートである。
FIG. 6 is a timing chart showing an operation of four-phase expansion as an example of phase expansion.

【図7】 アクティブマトリクス型液晶パネルの構造の
概略を示す図である。
FIG. 7 is a diagram schematically showing a structure of an active matrix type liquid crystal panel.

【図8】 反転駆動において印加される表示信号の波形
を示す図である。
FIG. 8 is a diagram showing a waveform of a display signal applied in inversion driving.

【図9】 従来の各種極性反転において各ドットへ印加
される表示信号の極性を示す図である。
FIG. 9 is a diagram showing the polarities of display signals applied to the respective dots in conventional polarity reversal.

【図10】 1Dot反転における配向不良の様子を示
す図である。
FIG. 10 is a diagram showing a state of defective alignment in 1 Dot inversion.

【符号の説明】[Explanation of symbols]

1 液晶パネル 2 走査線駆動回路 3 データ線駆動回路 4R1、4G1、4B1、…、4Rn、4Gn、4Bn
スイッチング素子 5、5、… スイッチング素子 H1、H2、…、Hm 走査線 LR、LG、LB 表示信号線 VR1、VG1、VB1、…、VRn、VGn、VBn
データ線
1 liquid crystal panel 2 scanning line drive circuit 3 data line drive circuits 4R1, 4G1, 4B1, ..., 4Rn, 4Gn, 4Bn
Switching elements 5, 5, ... Switching elements H1, H2, ..., Hm Scan lines LR, LG, LB Display signal lines VR1, VG1, VB1, ..., VRn, VGn, VBn
Data line

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の走査線と複数のデータ線との交差
点に対応して設けられた赤、緑、青の3ドットにより構
成された複数の画素を有し、第1の補助入力線にスイッチング素子を介して接続され
た3本のデータ線からなる第1のデータ線の組と、第2
の補助入力線にスイッチング素子を介して接続された3
本のデータ線からなる第2のデータ線の組とを有し、前
記第1のデータ線の組と前記第2のデータ線の組とが交
互に配列され、 各画素を構成する3ドットには前記第1のデータ線の組
または第2のデータ線の組を介して表示信号が供給さ
れ、 前記 画素を構成する3ドットには基準レベルに対して同
極性の表示信号を供給し、かつ、一の画素に対して上下
方向及び左右方向に隣合う画素を構成する3ドットには
前記基準レベルに対して逆極性の表示信号を供給し、 また、各画素を構成する3ドットには、前記表示信号を
供給する前に、直前に供給されていた表示信号とは前記
基準レベルに対して異なる極性の一定信号を前記第1の
補助入力信号線及び前記第2の補助入力信号線を介して
供給する、 ことを特徴とする液晶装置。
1. A first auxiliary input line having a plurality of pixels formed by three dots of red, green, and blue provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines. Connected via a switching element
A first set of three data lines and a second set of data lines
3 connected to the auxiliary input line via a switching element
A second set of data lines consisting of two data lines,
The first data line group and the second data line group intersect.
It is mutually arranged, on the three dots constituting each pixel pair of the first data line
Or the display signal is supplied via the second set of data lines.
It is to supply a display signal having the same polarity relative to the reference level is the 3 dots constituting the pixel, and, up and down relative to one pixel
3 dots forming pixels adjacent to each other in the horizontal direction and the horizontal direction are supplied with display signals of opposite polarities with respect to the reference level, and 3 dots forming each pixel are supplied before the display signal is supplied. A constant signal having a polarity different from that of the display signal supplied immediately before with respect to the reference level is supplied via the first auxiliary input signal line and the second auxiliary input signal line. Liquid crystal device.
【請求項2】 複数の走査線と複数のデータ線との交差
点に対応して設けられた赤、緑、青の3ドットから構成
された複数の画素を有する液晶装置の駆動方法であっ
て、 各画素を構成する3ドットには基準レベルに対して同極
性の表示信号が供給され、一の画素を構成する3ドットに表示信号を 供給する前
に、当該一の画素を構成する3ドットに直前に供給され
ていた表示信号の極性とは異なる極性の一定信号が、ス
イッチング素子を介して3本のデータ線に接続された第
1の補助入力信号線より前記一の画素を構成する3ドッ
トに供給され、前記一の画素に対して上下方向及び左右方向に 隣合う画
素には、当該隣合う画素を構成する3ドットに、前記基
準レベルに対して逆極性の表示信号が供給され、 当該逆極性の表示信号を前記隣合う画素を構成する3ド
ットに供給する前に、当該隣合う画素を構成する3ドッ
に直前に供給されていた表示信号の極性とは異なる極
性の一定信号が、スイッチング素子を介して3本のデー
タ線に接続された第2の補助入力信号線より前記隣合う
画素を構成する3ドットに供給されることを特徴とする
液晶装置の駆動方法。
2. A method of driving a liquid crystal device having a plurality of pixels formed of three dots of red, green, and blue provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines, A display signal having the same polarity with respect to the reference level is supplied to each of the three dots forming each pixel, and before the display signal is supplied to each of the three dots forming one pixel , the three dots forming the one pixel are supplied. Supplied immediately before
A constant signal having a polarity different from the polarity of the display signal that has been used is supplied to the three dots forming the one pixel from the first auxiliary input signal line connected to the three data lines via the switching element, A display signal having a reverse polarity with respect to the reference level is supplied to the three pixels forming the adjacent pixel in a pixel that is adjacent to the one pixel in the vertical direction and the horizontal direction. Signals that form the adjacent pixels
Before being supplied to the Tsu bets, 3 dots constituting the adjacent pixels
Different polarities constant signal the polarity of the display signal were Tei is supplied immediately before the bets are the adjacent than the second auxiliary input signal line connected to three data lines through the switching element
A method for driving a liquid crystal device, wherein the liquid crystal device is supplied to 3 dots forming a pixel .
JP07053896A 1996-03-26 1996-03-26 Liquid crystal device and driving method thereof Expired - Fee Related JP3500841B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07053896A JP3500841B2 (en) 1996-03-26 1996-03-26 Liquid crystal device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07053896A JP3500841B2 (en) 1996-03-26 1996-03-26 Liquid crystal device and driving method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003347055A Division JP2004094270A (en) 2003-10-06 2003-10-06 Display device and its driving method

Publications (2)

Publication Number Publication Date
JPH09258164A JPH09258164A (en) 1997-10-03
JP3500841B2 true JP3500841B2 (en) 2004-02-23

Family

ID=13434416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07053896A Expired - Fee Related JP3500841B2 (en) 1996-03-26 1996-03-26 Liquid crystal device and driving method thereof

Country Status (1)

Country Link
JP (1) JP3500841B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338007B1 (en) * 1997-09-30 2002-10-11 삼성전자 주식회사 Lcd and method for driving the same
KR100502100B1 (en) * 1997-10-28 2005-11-01 삼성전자주식회사 LCD panel with shorting bar for short fault detection
JP3984772B2 (en) * 2000-03-08 2007-10-03 株式会社日立製作所 Liquid crystal display device and light source for liquid crystal display device
JP3729163B2 (en) * 2001-08-23 2005-12-21 セイコーエプソン株式会社 Electro-optical panel driving circuit, driving method, electro-optical device, and electronic apparatus
JP4170068B2 (en) 2002-11-12 2008-10-22 シャープ株式会社 Data signal line driving method, data signal line driving circuit, and display device using the same
JP2010060967A (en) * 2008-09-05 2010-03-18 Epson Imaging Devices Corp Liquid crystal display device and electronic apparatus

Also Published As

Publication number Publication date
JPH09258164A (en) 1997-10-03

Similar Documents

Publication Publication Date Title
US6552706B1 (en) Active matrix type liquid crystal display apparatus
EP0863498B1 (en) Data signal line structure in an active matrix liquid crystal display
KR100768116B1 (en) Liquid crystal display device and driving method for the same
JP3092537B2 (en) Liquid crystal display
KR100247633B1 (en) Lcd device and its driving method
JP3642042B2 (en) Display device
CN111142298B (en) Array substrate and display device
JP2000321600A (en) Liquid crystal display device and production therefor
JPH11119193A (en) Liquid crystal display device
JP3500841B2 (en) Liquid crystal device and driving method thereof
US7304630B2 (en) Display device and drive method thereof
JP2004521397A (en) Display device and driving method thereof
KR100310521B1 (en) Driving method of liquid crystal display device and driving circuit thereof
JP2000267067A (en) Liquid crystal display device and its driving method
JPH1083169A (en) Liquid crystal display device and its drive method
WO2018221477A1 (en) Liquid crystal display device
WO2018221478A1 (en) Liquid crystal display device
JP3846612B2 (en) Liquid crystal display
JP2004226961A (en) Method and circuit for driving liquid crystal display panel
KR100898789B1 (en) A method for driving liquid crystal display device
KR100965587B1 (en) The liquid crystal display device and the method for driving the same
JP2004094270A (en) Display device and its driving method
JP5314673B2 (en) Driving method of liquid crystal panel
JPH0916131A (en) Liquid crystal display device and driving method for liquid crystal display element
JP3371319B2 (en) Display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees