JP3498190B2 - Manufacturing method of thin film laminated electrode - Google Patents

Manufacturing method of thin film laminated electrode

Info

Publication number
JP3498190B2
JP3498190B2 JP12376594A JP12376594A JP3498190B2 JP 3498190 B2 JP3498190 B2 JP 3498190B2 JP 12376594 A JP12376594 A JP 12376594A JP 12376594 A JP12376594 A JP 12376594A JP 3498190 B2 JP3498190 B2 JP 3498190B2
Authority
JP
Japan
Prior art keywords
thin film
dielectric
electrode pattern
conductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12376594A
Other languages
Japanese (ja)
Other versions
JPH07336118A (en
Inventor
真人 小林
修 中川原
幸夫 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12376594A priority Critical patent/JP3498190B2/en
Publication of JPH07336118A publication Critical patent/JPH07336118A/en
Application granted granted Critical
Publication of JP3498190B2 publication Critical patent/JP3498190B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロ波・ミリ波デ
バイスなどの多層薄膜デバイスを製造する際に採用され
る薄膜積層電極の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film laminated electrode used in manufacturing a multilayer thin film device such as a microwave / millimeter wave device.

【0002】[0002]

【従来の技術】近年、マイクロ波・ミリ波デバイスにお
いては、高周波での表皮効果に伴う導体損失が大きくな
ってQ値が低下することを回避するため、図9で示すマ
イクロストリップラインにおけるような薄膜積層電極構
造を採用することが行われている。すなわち、この種の
デバイスの一例であるマイクロストリップラインは、誘
電体基板1の表面上に導体パターン2を誘電体パターン
3を介しながら積層した薄膜積層電極を有するものであ
り、この薄膜積層電極の電極ターン4は図10で示す
ような薄膜積層電極の形成方法に従って製造されるのが
一般的となっている。
2. Description of the Related Art In recent years, in a microwave / millimeter-wave device, in order to avoid a decrease in Q value due to a large conductor loss due to a skin effect at high frequencies, a device such as that in the microstrip line shown in FIG. A thin film laminated electrode structure has been adopted. That is, a microstrip line which is an example of this type of device has a thin film laminated electrode in which a conductor pattern 2 is laminated on a surface of a dielectric substrate 1 with a dielectric pattern 3 interposed therebetween. electrode pattern 4 is being prepared has become common in accordance with the method of forming the thin film laminated electrode as shown in FIG. 10.

【0003】そして、このマイクロストリップラインの
製造に際しては、まず、図10(a)で示すように、サ
ファイアR面の誘電体基板1の表面上にCuなどからな
る導体薄膜5とSiO2などからなる誘電体薄膜6とを交
互に積層したうえ、最上部に位置する導体薄膜5の表面
上に導体パターン2と対応する形状とされたフォトレジ
スト(感光性樹脂)からなるマスクパターン7を形成す
る。次に、マスクパターン7を介したうえでのエッチン
グ処理によって導体薄膜5及び誘電体薄膜6のそれぞれ
を交互に一層ずつパターニングしながら、図10(b)
で示すように、すべての導体薄膜5及び誘電体薄膜6を
パターニングしてしまうと、交互に積層された導体パタ
ーン2及び誘電体パターン3からなる電極パターン4が
形成されることになる。
In manufacturing this microstrip line, first, as shown in FIG. 10A, a conductor thin film 5 made of Cu or the like and SiO 2 or the like are formed on the surface of the dielectric substrate 1 of the sapphire R surface. And the dielectric thin films 6 are alternately laminated, and a mask pattern 7 made of a photoresist (photosensitive resin) having a shape corresponding to the conductor pattern 2 is formed on the surface of the conductor thin film 5 located at the top. . Next, while patterning each of the conductor thin film 5 and the dielectric thin film 6 alternately by one layer by etching through the mask pattern 7, FIG.
As shown in (3), if all the conductor thin films 5 and the dielectric thin films 6 are patterned, the electrode patterns 4 including the conductor patterns 2 and the dielectric patterns 3 that are alternately laminated are formed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うにして形成される薄膜積層電極では、導体パターン2
どうしが、ほとんど厚みを有しない誘電体パターン3を
介して隣り合っており、そのために、電極パターン4の
端面4aに露出している導体パターン2の端部どうしが
相互短絡することが起こり、そのために設計通りの特性
が得られず、歩留まりが非常に悪いという問題があっ
た。
However, in the thin film laminated electrode thus formed, the conductor pattern 2 is used.
They are adjacent to each other with the dielectric pattern 3 having almost no thickness interposed therebetween, so that the end portions of the conductor pattern 2 exposed on the end surface 4a of the electrode pattern 4 may be short-circuited to each other. However, the characteristics as designed cannot be obtained and the yield is very poor.

【0005】 本発明は、このような不都合に鑑みて創
案されたものであって、導体薄膜の端部どうしが相互短
絡するを防止して歩留まりを向上させることを目的と
している。
[0005] The present invention, which has been made in view of such non convenience, aims at the ends with each other of the conductive thin film to improve the yield by preventing a short circuit each other.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の発明は、誘電体基板の表面上に導体
薄膜と誘電体薄膜とを交互に積層してなる電極パターン
を形成した後、前記電極パターンの端面に露出している
導体薄膜を選択的にエッチングすることに特徴を有して
いる。
In order to achieve the above object, the first invention of the present invention is to form an electrode pattern in which conductor thin films and dielectric thin films are alternately laminated on the surface of a dielectric substrate. After that, the conductive thin film exposed on the end face of the electrode pattern is selectively etched.

【0007】第2の発明は、誘電体基板の表面上に導体
薄膜と誘電体薄膜とを交互に積層してなる電極パターン
を形成した後、前記電極パターンの端面に露出している
導体薄膜に、酸素、窒素、炭素のうちの少なくとも一つ
のイオンを注入することに特徴を有している。
According to a second aspect of the present invention, an electrode pattern formed by alternately laminating conductor thin films and dielectric thin films is formed on the surface of a dielectric substrate, and then the conductor thin film exposed on the end face of the electrode pattern is formed. It is characterized by implanting at least one ion selected from oxygen, nitrogen, and carbon.

【0008】 第3の発明は、誘電体基板の表面上に導
体薄膜と誘電体薄膜とを交互に積層してなる電極パター
ンを形成した後、前記電極パターンの端面を、無機物誘
電体、もしくは有機物誘電体からなる保護膜で被覆する
ことに特徴を有している。また、本発明は、誘電体基板
の表面上の一部に導体薄膜と誘電体薄膜とを交互に積層
してなる電極パターンを形成した後、前記電極パターン
の端面に露出している導体薄膜を選択的にエッチングす
ることに特徴を有している。また、本発明は、誘電体基
板の表面上の一部に導体薄膜と誘電体薄膜とを交互に積
層してなる電極パターンを形成した後、前記電極パター
ンの端面を、無機物誘電体、もしくは有機物誘電体から
なる保護膜で被覆することに特徴を有している。
According to a third aspect of the present invention , after forming an electrode pattern in which conductor thin films and dielectric thin films are alternately laminated on the surface of a dielectric substrate, the end face of the electrode pattern is made of an inorganic dielectric material or an organic material. It is characterized by covering with a protective film made of a dielectric material. The present invention also relates to a dielectric substrate
Conductive thin film and dielectric thin film are alternately laminated on a part of the surface of
After forming the electrode pattern formed by
Selectively etch the conductive thin film exposed on the end face of
It is characterized by that. The present invention also provides a dielectric substrate
Conductive thin film and dielectric thin film are alternately stacked on a part of the plate surface.
After forming the layered electrode pattern, the electrode pattern is formed.
The end face of the resin from an inorganic or organic dielectric
It is characterized in that it is covered with a protective film.

【0009】[0009]

【作用】第1の発明によれば、電極パターンの端面に露
出している導体薄膜を選択的にエッチングすることによ
り、導体薄膜の端部は電極パターン端面から奥まった位
置まで後退して、電極パターン端面に露出することはな
くなる。
According to the first aspect of the present invention, by selectively etching the conductor thin film exposed on the end face of the electrode pattern, the end of the conductor thin film is retracted to a position recessed from the end face of the electrode pattern, and It will not be exposed on the end face of the pattern.

【0010】第2の発明によれば、電極パターンの端面
に露出している導体薄膜の端部は、酸素、窒素、炭素の
うちの少なくとも一つのイオンが注入されることによ
り、絶縁体化することになる。
According to the second aspect of the invention, the end portion of the conductive thin film exposed on the end surface of the electrode pattern is made into an insulator by implanting at least one ion of oxygen, nitrogen and carbon. It will be.

【0011】第3の発明によれば、電極パターンの端面
が、無機物誘電体、もしくは有機物誘電体からなる保護
膜で被覆されるので、電極パターンの端面に露出してい
る導体薄膜の端部の間には、これらの誘電体保護膜が介
在することになる。
According to the third aspect of the invention, since the end surface of the electrode pattern is covered with the protective film made of the inorganic dielectric material or the organic dielectric material, the end portion of the conductor thin film exposed on the end surface of the electrode pattern is covered. These dielectric protective films are interposed between them.

【0012】[0012]

【実施例】以下、本発明方法の実施例を図面に基づいて
説明する。
Embodiments of the method of the present invention will be described below with reference to the drawings.

【0013】第1実施例 図1は本実施例にかかるマイクロストリップラインの要
部構造を簡略化して示す一部破断斜視図であり、図2は
本実施例のマイクロストリップラインのパターンの製造
方法をそれぞれ示す断面図である。
First Embodiment FIG. 1 is a partially cutaway perspective view showing a simplified structure of a main part of a microstrip line according to this embodiment, and FIG. 2 is a method for manufacturing a microstrip line pattern according to this embodiment. It is sectional drawing which respectively shows.

【0014】本実施例の方法によって製造されたマイク
ロ波・ミリ波デバイスの一例であるマイクロストリップ
ラインは、サファイアR面からなる誘電体基板1の表面
上に、導体パターン2と誘電体パターン3とを交互に積
層して構成した電極パターン4を備えた構造を有してお
り、基本的には従来例のものと変わらないが、電極パタ
ーン4の端面4aに導体パターン2が露出していないこ
とに構造的な特徴がある。
A microstrip line, which is an example of a microwave / millimeter wave device manufactured by the method of this embodiment, has a conductor pattern 2 and a dielectric pattern 3 on a surface of a dielectric substrate 1 made of a sapphire R surface. It has a structure including an electrode pattern 4 which is formed by alternately stacking, and is basically the same as the conventional example, but the conductor pattern 2 is not exposed on the end surface 4a of the electrode pattern 4. Has structural features.

【0015】 次、このマイクロストリップラインの
製造工程を説明する。まず、例えばサファイアR面の誘
電体基板1を用意したうえ、この誘電体基板1に対する
洗浄処理を行う。
[0015] Next, the manufacturing process of the micro-strip line. First, for example, a dielectric substrate 1 having a sapphire R surface is prepared, and then a cleaning process is performed on the dielectric substrate 1.

【0016】そして、膜厚が1μm程度となるように調
整しながらのスパッタリング処理を繰り返し行うことに
より、誘電体基板1の表面上にCuからなる導体薄膜5
とSiO2からなる誘電体薄膜6とを交互に堆積させて積
層する。なお、この際における成膜処理は、表1で示す
条件に基づいて行われる。
The conductor thin film 5 made of Cu is formed on the surface of the dielectric substrate 1 by repeating the sputtering process while adjusting the film thickness to about 1 μm.
And a dielectric thin film 6 made of SiO 2 are alternately deposited and laminated. The film forming process at this time is performed under the conditions shown in Table 1.

【0017】[0017]

【表1】 [Table 1]

【0018】次に、最上部に位置する導体薄膜5の表面
上にネガレジスト材料(ウェットエッチングの場合)な
いし感光性ポリイミド(ドライエッチングの場合)から
なるマスク材料を塗布したうえ、塗布したマスク膜をパ
ターニングすることによって電極パターン4と対応した
所望形状を有するマスクパターン7を形成する(図2
(a)参照)。その後、引き続いて、マスクパターン7
上から導体薄膜5及び誘電体薄膜6に対してエッチング
処理を行う。なお、このときのエッチング処理は、表2
で示す条件に示すウェットエッチングでも、表3に示す
ドライエッチングでもよい。
Next, a mask material made of a negative resist material (in the case of wet etching) or photosensitive polyimide (in the case of dry etching) is applied on the surface of the conductor thin film 5 located at the top, and the applied mask film. To form a mask pattern 7 having a desired shape corresponding to the electrode pattern 4 (see FIG. 2).
(See (a)). Then, subsequently, the mask pattern 7
The conductor thin film 5 and the dielectric thin film 6 are etched from above. The etching process at this time is shown in Table 2.
The wet etching under the conditions shown in or the dry etching shown in Table 3 may be used.

【0019】[0019]

【表2】 [Table 2]

【0020】[0020]

【表3】 [Table 3]

【0021】すると、このエッチングによってパターニ
ングが行われることになる結果、マスクパターン7を介
してのエッチング処理が実行された導体薄膜5及び誘電
体薄膜6は上側に位置するものから順にパターニングさ
れることになり、これら導体薄膜5及び誘電体薄膜6の
すべては連続的かつ一括的にパターニングされて、交互
に積層された導体パターン2及び誘電体パターン3から
なる電極パターン4を形成することになる(図2(b)
参照)。
As a result, the patterning is performed by this etching. As a result, the conductor thin film 5 and the dielectric thin film 6 which have been subjected to the etching process through the mask pattern 7 are patterned in order from the uppermost one. Thus, all of the conductor thin film 5 and the dielectric thin film 6 are continuously and collectively patterned to form the electrode pattern 4 including the conductor pattern 2 and the dielectric pattern 3 which are alternately laminated ( Figure 2 (b)
reference).

【0022】電極パターン4を形成したのち、電極パタ
ーン4の端面4aに露出している導体薄膜5のみを選択
的にエッチングする。すなわち、マスクパターン7を残
存させた状態のマイクロストリップラインを、前述した
電極パターン4形成時における導体パターン2のウェッ
トエッチング処理と同様、表2に示す条件で塩化第2鉄
水溶液Eに浸漬する。すると、電極パターン4の端面4
aに露出している導体パターン2の端部だけが塩化第2
鉄水溶液Eによって蝕まれることになる(図2(c)参
照)。したがって、導体パターン2は電極パターン4の
端面4aから奥まった位置まで後退して電極パターン端
面4aに露出しなくなる結果、電極パターン4の端面4
aで導体パターン2(導体薄膜5)どうしが相互に短絡
することはなくなる。
After forming the electrode pattern 4, only the conductor thin film 5 exposed on the end surface 4a of the electrode pattern 4 is selectively etched. That is, the microstrip line with the mask pattern 7 left is immersed in the ferric chloride aqueous solution E under the conditions shown in Table 2 as in the wet etching process of the conductor pattern 2 when forming the electrode pattern 4 described above. Then, the end surface 4 of the electrode pattern 4
Only the end of the conductor pattern 2 exposed at a is the second chloride.
It will be corroded by the iron aqueous solution E (see FIG. 2C). Therefore, as a result of the conductor pattern 2 retreating from the end surface 4a of the electrode pattern 4 to a recessed position and not being exposed to the electrode pattern end surface 4a, the end surface 4 of the electrode pattern 4 is removed.
At a, the conductor patterns 2 (conductor thin film 5) are not short-circuited with each other.

【0023】このような導体パターン2の端面処理を施
した後、マスクパターン7を除去し、さらに、各マイク
ロストリップライン毎にダイシングしたうえで検査を行
い、図1に示すマイクロストリップラインが完成する。
After the end face treatment of the conductor pattern 2 is performed, the mask pattern 7 is removed, and further, the microstrip line is diced and inspected to complete the microstrip line shown in FIG. .

【0024】第2実施例 図3は本実施例にかかるマイクロストリップラインの要
部構造を簡略化して示す一部破断斜視図であり、図4は
このマイクロストリップラインのパターンの製造方法を
それぞれ示す断面図である。
Second Embodiment FIG. 3 is a partially cutaway perspective view showing a simplified structure of a main part of a microstrip line according to this embodiment, and FIG. 4 shows a method of manufacturing a pattern of this microstrip line. FIG.

【0025】本実施例の方法によって製造されたマイク
ロ波・ミリ波デバイスの一例であるマイクロストリップ
ラインは、サファイアR面からなる誘電体基板1の表面
上に、導体パターン2と誘電体パターン3とを交互に積
層して構成した電極パターン4を備えた構造を有してお
り、基本的には従来例のものと変わらないが、第1実施
例と同様、電極パターン4の端面4aに導体パターン2
が露出していないことに構造的な特徴がある。
A microstrip line, which is an example of a microwave / millimeter wave device manufactured by the method of this embodiment, has a conductor pattern 2 and a dielectric pattern 3 on a surface of a dielectric substrate 1 made of a sapphire R surface. It has a structure including an electrode pattern 4 constituted by alternately laminating the electrode patterns, and is basically the same as that of the conventional example, but similar to the first embodiment, a conductor pattern is formed on the end face 4a of the electrode pattern 4. Two
There is a structural feature that is not exposed.

【0026】 次、このマイクロストリップラインの
製造工程を説明する。まず、例えばサファイアR面の誘
電体基板1を用意したうえ、この誘電体基板1に対する
洗浄処理を行う。
[0026] Next, the manufacturing process of the micro-strip line. First, for example, a dielectric substrate 1 having a sapphire R surface is prepared, and then a cleaning process is performed on the dielectric substrate 1.

【0027】そして、膜厚が1μm程度となるように調
整しながらのスパッタリング処理を繰り返し行うことに
より、誘電体基板1の表面上にCuからなる導体薄膜5
とSiO2からなる誘電体薄膜6とを交互に堆積させて積
層する。この堆積工程は第1実施例と全く同じである。
The conductor thin film 5 made of Cu is formed on the surface of the dielectric substrate 1 by repeating the sputtering process while adjusting the film thickness to about 1 μm.
And a dielectric thin film 6 made of SiO 2 are alternately deposited and laminated. This deposition process is exactly the same as in the first embodiment.

【0028】さらに、第1実施例と同様に、最上部に位
置する導体薄膜5の表面上にネガレジスト材料(ウェッ
トエッチングの場合)ないし感光性ポリイミド(ドライ
エッチングの場合)からなるマスクパターン7を形成し
て(図4(a)参照)、その後、引き続いて、マスクパ
ターン7上から導体薄膜5及び誘電体薄膜6に対してエ
ッチング処理を行い、交互に積層された導体パターン2
及び誘電体パターン3からなる電極パターン4を形成す
る(図4(b)参照)。
Further, as in the first embodiment, a mask pattern 7 made of a negative resist material (in the case of wet etching) or photosensitive polyimide (in the case of dry etching) is formed on the surface of the conductor thin film 5 located at the top. After being formed (see FIG. 4A), the conductor thin film 5 and the dielectric thin film 6 are subsequently etched from above the mask pattern 7 to form conductor patterns 2 that are alternately laminated.
Then, the electrode pattern 4 including the dielectric pattern 3 is formed (see FIG. 4B).

【0029】電極パターン4を形成したのち、電極パタ
ーン4の端面4aに露出している導体薄膜を選択的にス
パッタエッチングする。すなわち、マスクパターン7を
残存させた状態のマイクロストリップラインに、前述し
た電極パターン4形成時における導体パターン2のスパ
ッタエッチング処理(表3参照)と同様で、かつ、イオ
ン入射角だけを45度に変更した条件で不活性ガスのイ
オンビームGを照射してスパッタエッチング処理を行
う。
After forming the electrode pattern 4, the conductor thin film exposed on the end surface 4a of the electrode pattern 4 is selectively sputter-etched. That is, the microstrip line with the mask pattern 7 remaining is similar to the above-described sputter etching treatment of the conductor pattern 2 when the electrode pattern 4 is formed (see Table 3) and only the ion incident angle is set to 45 degrees. The sputter etching process is performed by irradiating the ion beam G of the inert gas under the changed conditions.

【0030】このようなスパッタエッチングを行うと、
誘電体材料(SiO2からなる誘電体薄膜6)に比べて
金属材料(銅からなる導体薄膜5)の方がスパッタ率が
2〜10倍程度高いため、電極パターン4の端面4aに
露出している導体パターン2の端部だけが不活性ガスの
イオンビームGによって蝕まれることになる(図4
(c)参照)。したがって、導体パターン2は電極パタ
ーン4の端面4aから奥まった位置まで後退して電極パ
ターン4の端面4aに露出しなくなる結果、電極パター
ン4の端面4aで導体パターン2(導体薄膜5)どうし
が相互に短絡することはなくなる。
When such sputter etching is performed,
Since the sputtering rate of the metal material (the conductor thin film 5 made of copper) is about 2 to 10 times higher than that of the dielectric material (the dielectric thin film 6 made of SiO 2 ), it is exposed on the end surface 4 a of the electrode pattern 4. Only the end portion of the conductor pattern 2 present is corroded by the ion beam G of the inert gas (FIG. 4).
(See (c)). Therefore, as a result of the conductor pattern 2 retreating from the end face 4a of the electrode pattern 4 to a deep position and not being exposed at the end face 4a of the electrode pattern 4, the conductor patterns 2 (conductor thin film 5) are not mutually exposed on the end face 4a of the electrode pattern 4. It will never short circuit to.

【0031】このような導体パターン2の端部処理を施
した後、マスクパターン7を除去し、さらに、各マイク
ロストリップライン毎にダイシングしたうえで検査を行
い、図3に示すマイクロストリップラインが完成する。
After such end treatment of the conductor pattern 2 is performed, the mask pattern 7 is removed, and further, the microstrip line is diced and inspected, and the microstrip line shown in FIG. 3 is completed. To do.

【0032】第3実施例 図5は本実施例にかかるマイクロストリップラインの要
部構造を簡略化して示す一部破断斜視図であり、図6は
このはマイクロストリップラインの製造方法をそれぞれ
示す断面図である。
Third Embodiment FIG. 5 is a partially cutaway perspective view showing a simplified structure of a main part of a microstrip line according to this embodiment, and FIG. 6 is a sectional view showing a method for manufacturing a microstrip line. It is a figure.

【0033】本実施例の方法によって製造されたマイク
ロ波・ミリ波デバイスの一例であるマイクロストリップ
ラインは、サファイアR面からなる誘電体基板1の表面
上に、導体パターン2と誘電体パターン3とを交互に積
層して構成した電極パターン4を備えた構造を有してお
り、基本的には従来例のものと変わらないが、電極パタ
ーン4の端面4aに露出している導体パターン2の端部
に絶縁物である酸化物2a(酸化銅)が形成されている
ことに構造的な特徴がある。
A microstrip line, which is an example of a microwave / millimeter wave device manufactured by the method of this embodiment, has a conductor pattern 2 and a dielectric pattern 3 on a surface of a dielectric substrate 1 made of a sapphire R surface. It has a structure including an electrode pattern 4 formed by alternately laminating the electrodes, and is basically the same as that of the conventional example, but the end of the conductor pattern 2 exposed on the end surface 4a of the electrode pattern 4. The structural feature is that the oxide 2a (copper oxide), which is an insulator, is formed in the portion.

【0034】 次、このマイクロストリップラインの
製造工程を説明する。まず、例えばサファイアR面の誘
電体基板1を用意したうえ、この誘電体基板1に対する
洗浄処理を行う。
[0034] Next, the manufacturing process of the micro-strip line. First, for example, a dielectric substrate 1 having a sapphire R surface is prepared, and then a cleaning process is performed on the dielectric substrate 1.

【0035】そして、膜厚が1μm程度となるように調
整しながらのスパッタリング処理を繰り返し行うことに
より、誘電体基板1の表面上にCuからなる導体薄膜5
とSiO2からなる誘電体薄膜6とを交互に堆積させて積
層する。この堆積工程は第1実施例と全く同じである。
The conductor thin film 5 made of Cu is formed on the surface of the dielectric substrate 1 by repeatedly performing the sputtering process while adjusting the film thickness to about 1 μm.
And a dielectric thin film 6 made of SiO 2 are alternately deposited and laminated. This deposition process is exactly the same as in the first embodiment.

【0036】さらに、第1実施例と同様に、最上部に位
置する導体薄膜5の表面上にネガレジスト材料(ウェッ
トエッチングの場合)ないし感光性ポリイミド(ドライ
エッチングの場合)からなるマスクパターン7を形成
(図6(a)参照)して、その後、引き続いて、マスク
パターン7上から導体薄膜5及び誘電体薄膜6に対して
エッチング処理を行い、交互に積層された導体パターン
2及び誘電体パターン3からなる電極パターン4を形成
する(図6(b)参照)。
Further, as in the first embodiment, a mask pattern 7 made of a negative resist material (in the case of wet etching) or photosensitive polyimide (in the case of dry etching) is formed on the surface of the conductor thin film 5 located at the top. After forming (see FIG. 6A), the conductor thin film 5 and the dielectric thin film 6 are subsequently etched from above the mask pattern 7 to form conductor patterns 2 and dielectric patterns that are alternately laminated. An electrode pattern 4 composed of 3 is formed (see FIG. 6B).

【0037】 電極パターン4を形成したのち、電極パ
ターン4の端面4aに露出している導体ターン2の端
部を酸化させるために、電極パターン4の端面4aに表
4の条件で酸素イオンFを注入する。(図6(c)参
照)。
[0037] After forming the electrode patterns 4, in order to oxidize the end portion of the conductor pattern 2 exposed in the end face 4a of the electrode patterns 4, oxygen ions F to the end surface 4a of the electrode pattern 4 under the conditions shown in Table 4 Inject. (See FIG. 6 (c)).

【0038】[0038]

【表4】 [Table 4]

【0039】そして、このような酸化イオンFの注入を
行った後、400℃でアニール処理を行うことにより、
電極パターン4の端面4aに露出している導体パターン
2の端部に幅数μm程度の酸化物(酸化銅)2aを形成
する。そのため、導体パターン2はその端部に酸化物2
aが存在することで電極パターン4の端面4aに露出し
なくなる結果、導体パターン2(導体薄膜5)どうしが
電極パターン4の端面4aで相互に短絡することはなく
なる。
Then, after such implantation of the oxide ions F is performed, an annealing treatment is performed at 400 ° C.
An oxide (copper oxide) 2a having a width of several μm is formed on the end of the conductor pattern 2 exposed on the end surface 4a of the electrode pattern 4. Therefore, the conductor pattern 2 has oxide 2 at its end.
As a result, the conductor pattern 2 (conductor thin film 5) is not exposed to the end face 4a of the electrode pattern 4 as a result of not being short-circuited to each other at the end face 4a of the electrode pattern 4.

【0040】なお、このような導体パターン2の端部処
理を施した後、マスクパターン7を除去し、さらに、各
マイクロストリップライン毎にダイシングしたうえで検
査を行い、図5に示すマイクロストリップラインが完成
する。
After the end portion treatment of the conductor pattern 2 is performed, the mask pattern 7 is removed, and the microstrip line is diced and inspected, and the microstrip line shown in FIG. Is completed.

【0041】ところで、この実施例では、酸素イオンF
を注入することで、導体パターン2の端部を絶縁物化し
ていたが、この他、窒素イオンや炭素イオンを注入し
て、導体パターン2の端部を絶縁物化しても同様の効果
が得られる。
By the way, in this embodiment, oxygen ions F
Although the end of the conductor pattern 2 was made into an insulator by injecting, the same effect can be obtained by injecting nitrogen ions or carbon ions to make the end of the conductor pattern 2 into an insulator. To be

【0042】第4実施例 図7は本実施例にかかるマイクロストリップラインの製
造方法をそれぞれ示す断面図である。
Fourth Embodiment FIG. 7 is a sectional view showing a method of manufacturing a microstrip line according to this embodiment.

【0043】本実施例方法によって製造されたマイクロ
波・ミリ波デバイスの一例であるマイクロストリップラ
インは、サファイアR面からなる誘電体基板1の表面上
に、導体パターン2と誘電体パターン3とを交互に積層
して構成した電極パターン4を備えた構造を有してお
り、基本的には従来例のものと変わらないが、電極パタ
ーン4の端面4aを含んたマイクロストリップラインの
表面側全体を、SiO2からなる保護膜10で被覆した
ことに構造的な特徴がある。
A microstrip line, which is an example of a microwave / millimeter wave device manufactured by the method of this embodiment, has a conductor pattern 2 and a dielectric pattern 3 on a surface of a dielectric substrate 1 made of a sapphire R surface. It has a structure including the electrode patterns 4 alternately stacked, and is basically the same as the conventional example, but the entire surface side of the microstrip line including the end surface 4a of the electrode pattern 4 is , Is characterized in that it is covered with the protective film 10 made of SiO 2 .

【0044】 次、このマイクロストリップラインの
製造工程を説明する。まず、例えばサファイアR面の誘
電体基板1を用意したうえ、この誘電体基板1に対する
洗浄処理を行う。
[0044] Next, the manufacturing process of the micro-strip line. First, for example, a dielectric substrate 1 having a sapphire R surface is prepared, and then a cleaning process is performed on the dielectric substrate 1.

【0045】そして、膜厚が1μm程度となるように調
整しながらのスパッタリング処理を繰り返し行うことに
より、誘電体基板1の表面上にCuからなる導体薄膜5
とSiO2からなる誘電体薄膜6とを交互に堆積させて積
層する。この堆積工程は第1実施例と全く同じである。
The conductor thin film 5 made of Cu is formed on the surface of the dielectric substrate 1 by repeatedly performing the sputtering process while adjusting the film thickness to about 1 μm.
And a dielectric thin film 6 made of SiO 2 are alternately deposited and laminated. This deposition process is exactly the same as in the first embodiment.

【0046】さらに、第1実施例と同様に、最上部に位
置する導体薄膜5の表面上にネガレジスト材料(ウェッ
トエッチングの場合)ないし感光性ポリイミド(ドライ
エッチングの場合)からなるマスクパターン7を形成
(図7(a)参照)して、その後、引き続いて、マスク
パターン7上から導体薄膜5及び誘電体薄膜6に対して
エッチング処理を行い、交互に積層された導体パターン
2及び誘電体パターン3からなる電極パターン4を形成
する(図7(b)参照)。
Further, as in the first embodiment, a mask pattern 7 made of a negative resist material (in the case of wet etching) or photosensitive polyimide (in the case of dry etching) is formed on the surface of the conductor thin film 5 located at the top. After forming (see FIG. 7A), the conductor thin film 5 and the dielectric thin film 6 are subsequently subjected to an etching process from above the mask pattern 7 to alternately form the conductor pattern 2 and the dielectric pattern. An electrode pattern 4 composed of 3 is formed (see FIG. 7B).

【0047】電極パターン4を形成したのち、マスクパ
ターン7を除去する。そして、マスクパターン7を除去
したマスクストリップラインの表面側に表5の条件で、
SiO2からなる保護膜10を膜厚(1μm)で形成す
る(図7(c)参照)。
After forming the electrode pattern 4, the mask pattern 7 is removed. Then, on the surface side of the mask strip line from which the mask pattern 7 is removed, under the conditions of Table 5,
A protective film 10 made of SiO 2 is formed to a film thickness (1 μm) (see FIG. 7C).

【0048】[0048]

【表5】 [Table 5]

【0049】そのため、導体パターン2の端部は、保護
膜10によって覆われて露出しなくなり、導体パターン
2(導体薄膜5)どうしが電極パターン4の端面4aで
相互に短絡することはなくなる。
Therefore, the end portions of the conductor pattern 2 are covered with the protective film 10 and are not exposed, and the conductor patterns 2 (conductor thin film 5) are not short-circuited to each other at the end surface 4a of the electrode pattern 4.

【0050】なお、保護膜10を形成した後、各マイク
ロストリップライン毎にダイシングしたうえで検査を行
い、マイクロストリップラインが完成する。
After forming the protective film 10, dicing is performed for each microstrip line and then inspection is performed to complete the microstrip line.

【0051】第5実施例 図8は本実施例にかかるマイクロストリップラインの製
造方法をそれぞれ示す断面図である。
Fifth Embodiment FIG. 8 is a sectional view showing a method for manufacturing a microstrip line according to this embodiment.

【0052】本実施例方法によって製造されたマイクロ
波・ミリ波デバイスの一例であるマイクロストリップラ
インは、サファイアR面からなる誘電体基板1の表面上
に、導体パターン2と誘電体パターン3とを交互に積層
して構成した電極パターン4を備えた構造を有してお
り、基本的には従来例のものと変わらないが、電極パタ
ーン4の端面4aを含んたマイクロストリップラインの
表面側全体を、ポリイミド薄膜からなる保護膜11で被
覆したことに構造的な特徴がある。
A microstrip line, which is an example of a microwave / millimeter wave device manufactured by the method of this embodiment, has a conductor pattern 2 and a dielectric pattern 3 on a surface of a dielectric substrate 1 made of a sapphire R surface. It has a structure including the electrode patterns 4 alternately stacked, and is basically the same as the conventional example, but the entire surface side of the microstrip line including the end surface 4a of the electrode pattern 4 is The structure is characterized in that it is covered with the protective film 11 made of a polyimide thin film.

【0053】 次、このマイクロストリップラインの
製造工程を説明する。まず、例えばサファイアR面の誘
電体基板1を用意したうえ、この誘電体基板1に対する
洗浄処理を行う。
[0053] In the following, the manufacturing process of the micro-strip line. First, for example, a dielectric substrate 1 having a sapphire R surface is prepared, and then a cleaning process is performed on the dielectric substrate 1.

【0054】そして、膜厚が1μm程度となるように調
整しながらのスパッタリング処理を繰り返し行うことに
より、誘電体基板1の表面上にCuからなる導体薄膜5
とSiO2からなる誘電体薄膜6とを交互に堆積させて積
層する。この堆積工程は第1実施例と全く同じである。
The conductor thin film 5 made of Cu is formed on the surface of the dielectric substrate 1 by repeating the sputtering process while adjusting the film thickness to about 1 μm.
And a dielectric thin film 6 made of SiO 2 are alternately deposited and laminated. This deposition process is exactly the same as in the first embodiment.

【0055】さらに、第1実施例と同様に、最上部に位
置する導体薄膜5の表面上にネガレジスト材料(ウェッ
トエッチングの場合)ないし感光性ポリイミド(ドライ
エッチングの場合)からなるマスクパターン7を形成
(図8(a)参照)して、その後、引き続いて、マスク
パターン7上から導体薄膜5及び誘電体薄膜6に対して
エッチング処理を行い、交互に積層された導体パターン
2及び誘電体パターン3からなる電極パターン4を形成
する(図8(b)参照)。
Further, as in the first embodiment, a mask pattern 7 made of a negative resist material (in the case of wet etching) or photosensitive polyimide (in the case of dry etching) is formed on the surface of the conductor thin film 5 located at the top. After formation (see FIG. 8A), the conductor thin film 5 and the dielectric thin film 6 are subsequently etched from above the mask pattern 7 to form conductor patterns 2 and dielectric patterns that are alternately laminated. An electrode pattern 4 composed of 3 is formed (see FIG. 8B).

【0056】電極パターン4を形成したのち、マスクパ
ターン7を除去する。そして、マスクパターン7を除去
したマスクストリップラインの表面側にポリイミドから
なる保護膜を膜厚(1μm)で形成する(図8(c)参
照)。
After forming the electrode pattern 4, the mask pattern 7 is removed. Then, a protective film made of polyimide is formed to a film thickness (1 μm) on the surface side of the mask strip line from which the mask pattern 7 is removed (see FIG. 8C).

【0057】そのため、導体パターン2の端部は、この
保護膜11によって覆われて露出しなくなり、導体パタ
ーン2(導体薄膜5)どうしが電極パターン4の端面4
aで相互に短絡することはなくなる。
Therefore, the end portion of the conductor pattern 2 is covered with the protective film 11 and is not exposed, so that the conductor patterns 2 (conductor thin film 5) are connected to each other by the end surface 4 of the electrode pattern 4.
There is no short circuit with each other at a.

【0058】なお、保護膜11を形成した後、各マイク
ロストリップライン毎にダイシングしたうえで検査を行
い、マイクロストリップラインが完成する。
After forming the protective film 11, dicing is performed for each microstrip line and then inspection is performed to complete the microstrip line.

【0059】 ところで、上記した各実施例では、薄膜
多層電極の一例であるマイクロストリップラインにおい
て本発明を実施していたが、本発明が実施できるのはマ
イクロストリップラインに限るわけではなく、電極端面
において導体薄膜が相互短絡を起こしやい構造を備え
た薄膜多層電極に有効であるのはいうまでもない。
By the way, in each of the above-mentioned embodiments, the present invention was carried out in the microstrip line which is an example of the thin film multilayer electrode, but the present invention can be carried out not only in the microstrip line, but in the electrode end surface. conductor thin film is of course effective to thin-film multilayered electrode having a structure had to or cause a mutual short-circuit at.

【0060】[0060]

【発明の効果】以上説明したように、本発明の第1の発
明によれば、電極パターンの端面に露出している導体薄
膜だけを選択的にエッチングするので、導体薄膜は電極
パターン端面に露出することはなくなった。そのため、
電極パターン端面で導体薄膜が相互短絡することを防止
でき、このような相互短絡により特性が変動することも
なくなって歩留まりが向上した。
As described above, according to the first aspect of the present invention, since only the conductor thin film exposed on the end face of the electrode pattern is selectively etched, the conductor thin film is exposed on the end face of the electrode pattern. There is nothing to do. for that reason,
It is possible to prevent the conductor thin films from short-circuiting each other at the end face of the electrode pattern, and the mutual short-circuiting does not change the characteristics, thus improving the yield.

【0061】第2の発明によれば、電極パターンの端面
に露出している導体薄膜は、酸素、窒素、炭素のうちの
少なくとも一つのイオンが注入されることにより、絶縁
体化することになった。そのため、電極パターン端面で
導体薄膜が相互短絡することを防止でき、このような相
互短絡により特性が変動することもなくなって歩留まり
が向上した。
According to the second aspect of the invention, the conductor thin film exposed on the end face of the electrode pattern is made into an insulator by implanting at least one ion of oxygen, nitrogen and carbon. It was Therefore, it is possible to prevent the conductive thin films from being short-circuited with each other at the end face of the electrode pattern, and the mutual short-circuiting does not change the characteristics, thereby improving the yield.

【0062】第3の発明によれば、電極パターンの端面
が、無機物誘電体、もしくは有機物誘電体からなる保護
膜で被覆されるので、電極パターンの端面に露出してい
る導体薄膜の間には、これらの誘電体保護膜が介在する
ことになった。そのため、電極パターン端面で導体薄膜
が相互短絡することを防止でき、このような相互短絡に
より特性が変動することもなくなって歩留まりが向上し
た。
According to the third aspect of the invention, since the end face of the electrode pattern is covered with the protective film made of the inorganic dielectric material or the organic dielectric material, there is a gap between the conductor thin films exposed on the end surface of the electrode pattern. , These dielectric protective films are to be interposed. Therefore, it is possible to prevent the conductive thin films from being short-circuited with each other at the end face of the electrode pattern, and the mutual short-circuiting does not change the characteristics, thereby improving the yield.

【0063】さらには、これら発明には、実装時や使用
時において、電極パターンの端面に導電性微粉末が付着
するこで起こる故障や特性劣化を予防することもできる
という効果もある。
Further, these inventions also have an effect that it is possible to prevent a failure or characteristic deterioration caused by the conductive fine powder adhering to the end surface of the electrode pattern during mounting or use.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例にかかるマイクロストリッ
プラインの要部構造を簡略化して示す一部破断斜視図で
ある。
FIG. 1 is a partially cutaway perspective view showing a simplified main structure of a microstrip line according to a first embodiment of the present invention.

【図2】第1実施例の薄膜積層電極の製造方法をそれぞ
れ示す断面図である。
[Figure 2] Manufacture how the thin film multilayer electrode of the first embodiment which is a cross-sectional view illustrating, respectively.

【図3】本発明の第2実施例にかかるマイクロストリッ
プラインの要部構造を簡略化して示す一部破断斜視図で
ある。
FIG. 3 is a partially cutaway perspective view showing a simplified main structure of a microstrip line according to a second embodiment of the present invention.

【図4】第2実施例の薄膜積層電極の製造方法をそれぞ
れ示す断面図である。
FIG. 4 is a cross-sectional view showing a method of manufacturing a thin film laminated electrode according to a second embodiment.

【図5】本発明の第3実施例にかかるマイクロストリッ
プラインの要部構造を簡略化して示す一部破断斜視図で
ある。
FIG. 5 is a partially cutaway perspective view showing a simplified main structure of a microstrip line according to a third embodiment of the present invention.

【図6】第3実施例の薄膜積層電極の製造方法をそれぞ
れ示す断面図である。
FIG. 6 is a cross-sectional view showing the method of manufacturing the thin film laminated electrode according to the third embodiment.

【図7】第4実施例の薄膜積層電極の製造方法をそれぞ
れ示す断面図である。
FIG. 7 is a cross-sectional view showing a method of manufacturing a thin film laminated electrode according to a fourth embodiment.

【図8】第5実施例の薄膜積層電極の製造方法をそれぞ
れ示す断面図である。
FIG. 8 is a cross-sectional view showing a method of manufacturing a thin film laminated electrode according to a fifth embodiment.

【図9】従来例にかかるマイクロストリップラインの要
部構造を簡略化して示す一部破断斜視図である。
FIG. 9 is a partially cutaway perspective view showing a simplified structure of a main part of a microstrip line according to a conventional example.

【図10】従来例の薄膜積層電極の製造方法をそれぞれ
示す断面図である。
FIG. 10 is a cross-sectional view showing a conventional method of manufacturing a thin film laminated electrode.

【符号の説明】[Explanation of symbols]

1 誘電体基板 4 電極パターン 4a 電極パターンの端面 5 導体薄膜 6 誘電体薄膜 10 SiO保護膜 11 ポリイミド保護膜1 Dielectric Substrate 4 Electrode Pattern 4a Electrode End Face 5 Conductor Thin Film 6 Dielectric Thin Film 10 SiO 2 Protective Film 11 Polyimide Protective Film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01P 3/18 H05K 3/02 Z H05K 3/02 3/06 A 3/06 3/46 E 3/46 3/28 Z // H05K 3/28 H01L 21/88 Z (56)参考文献 特開 平4−43703(JP,A) 特開 平3−123011(JP,A) 特開 平3−91217(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 11/00 H01G 4/30 311 H01L 21/28 H01L 21/3205 H01P 3/08 H01P 3/18 H05K 3/02 H05K 3/06 H05K 3/46 H05K 3/28 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI H01P 3/18 H05K 3/02 Z H05K 3/02 3/06 A 3/06 3/46 E 3/46 3/28 Z / / H05K 3/28 H01L 21/88 Z (56) Reference JP-A-4-43703 (JP, A) JP-A-3-123011 (JP, A) JP-A-3-91217 (JP, A) (58) ) Fields surveyed (Int.Cl. 7 , DB name) H01P 11/00 H01G 4/30 311 H01L 21/28 H01L 21/3205 H01P 3/08 H01P 3/18 H05K 3/02 H05K 3/06 H05K 3 / 46 H05K 3/28

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 誘電体基板の表面上に導体薄膜と誘電体
薄膜とを交互に積層してなる電極パターンを形成した
後、 前記電極パターンの端面に露出している導体薄膜を選択
的にエッチングすることを特徴とする薄膜積層電極の製
造方法。
1. An electrode pattern formed by alternately laminating conductor thin films and dielectric thin films on a surface of a dielectric substrate, and then selectively etching the conductor thin film exposed on the end face of the electrode pattern. A method of manufacturing a thin film laminated electrode, comprising:
【請求項2】 誘電体基板の表面上に導体薄膜と誘電体
薄膜とを交互に積層してなる電極パターンを形成した
後、 前記電極パターンの端面に露出している導体薄膜に、酸
素、窒素、炭素のうちの少なくとも一つのイオンを注入
することを特徴とする薄膜積層電極の製造方法。
2. After forming an electrode pattern in which conductor thin films and dielectric thin films are alternately laminated on the surface of a dielectric substrate, oxygen and nitrogen are applied to the conductor thin film exposed at the end face of the electrode pattern. A method for manufacturing a thin film laminated electrode, wherein at least one ion of carbon is implanted.
【請求項3】 誘電体基板の表面上に導体薄膜と誘電体
薄膜とを交互に積層してなる電極パターンを形成した
後、 前記電極パターンの端面を、無機物誘電体、もしくは有
機物誘電体からなる保護膜で被覆することを特徴とする
薄膜積層電極の製造方法。
3. An electrode pattern is formed by alternately laminating conductor thin films and dielectric thin films on the surface of a dielectric substrate, and an end face of the electrode pattern is made of an inorganic dielectric material or an organic dielectric material. A method of manufacturing a thin film laminated electrode, which comprises coating with a protective film.
【請求項4】 誘電体基板の表面上の一部に導体薄膜と
誘電体薄膜とを交互に積層してなる電極パターンを形成
した後、 前記電極パターンの端面に露出している導体薄膜を選択
的にエッチングすることを特徴とする薄膜積層電極の製
造方法。
4. After the formation of the electrode pattern formed by laminating a conductive thin film and the dielectric thin films alternately on a portion of the surface of the dielectric substrate, selecting a conductive thin film exposed to the end face of the electrode pattern A method for manufacturing a thin film laminated electrode, which comprises performing a selective etching.
【請求項5】 誘電体基板の表面上の一部に導体薄膜と
誘電体薄膜とを交互に積層してなる電極パターンを形成
した後、 前記電極パターンの端面を、無機物誘電体、もしくは有
機物誘電体からなる保護膜で被覆することを特徴とする
薄膜積層電極の製造方法。
5. After the formation of the electrode pattern formed by laminating a conductive thin film and the dielectric thin films alternately on a portion of the surface of the dielectric substrate, the end face of the electrode pattern, inorganic dielectric, or organic dielectric A method for producing a thin film laminated electrode, which comprises coating with a protective film composed of a body.
JP12376594A 1994-06-06 1994-06-06 Manufacturing method of thin film laminated electrode Expired - Fee Related JP3498190B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12376594A JP3498190B2 (en) 1994-06-06 1994-06-06 Manufacturing method of thin film laminated electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12376594A JP3498190B2 (en) 1994-06-06 1994-06-06 Manufacturing method of thin film laminated electrode

Publications (2)

Publication Number Publication Date
JPH07336118A JPH07336118A (en) 1995-12-22
JP3498190B2 true JP3498190B2 (en) 2004-02-16

Family

ID=14868732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12376594A Expired - Fee Related JP3498190B2 (en) 1994-06-06 1994-06-06 Manufacturing method of thin film laminated electrode

Country Status (1)

Country Link
JP (1) JP3498190B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0902954A1 (en) * 1996-05-21 1999-03-24 Siemens Aktiengesellschaft Thin-film multilayer condenser
JP4754670B2 (en) * 1999-11-05 2011-08-24 住友大阪セメント株式会社 Optical waveguide device
JP2014116283A (en) * 2012-11-15 2014-06-26 Sumitomo Heavy Ind Ltd Method for manufacturing organic el element, and organic el element
JP6784131B2 (en) * 2016-10-11 2020-11-11 Tdk株式会社 How to manufacture thin film capacitors
JP2018063989A (en) * 2016-10-11 2018-04-19 Tdk株式会社 Thin film capacitor
JP6784132B2 (en) * 2016-10-11 2020-11-11 Tdk株式会社 How to manufacture thin film capacitors

Also Published As

Publication number Publication date
JPH07336118A (en) 1995-12-22

Similar Documents

Publication Publication Date Title
KR100495607B1 (en) Directional coupler
US5281769A (en) Dewall plating technique
US7318269B2 (en) Method of manufacturing coil component
JPS583381B2 (en) How to make traces above and below the ground plane on one side of the support board
JP3498190B2 (en) Manufacturing method of thin film laminated electrode
JP2982193B2 (en) Manufacturing method of high frequency coil
US5215866A (en) Broadband printed spiral
US4926292A (en) Broadband printed spiral
CN101026155B (en) Thin-film device
JP2938341B2 (en) Method of forming wiring with coaxial structure
JPH07101652B2 (en) High frequency coil manufacturing method
JP2553012B2 (en) Thin film magnetic head
JPS5935165B2 (en) Manufacturing method of multilayer thin film coil
JPS61210508A (en) Manufacture of thin-film magnetic head
JP4178896B2 (en) LR composite parts
JP4513166B2 (en) Inductance element manufacturing method
US6348393B1 (en) Capacitor in an integrated circuit and a method of manufacturing an integrated circuit
JPH0745476A (en) Lc filter and fabrication thereof
JPS60246605A (en) Coil
DE102019121781A1 (en) Process for the production of an interdigital electrode structure and electrical component
JPS58147183A (en) Manufacture of josephson integrated circuit
JPH06267775A (en) Manufacture of plate-type magnetic element
KR20040006464A (en) Method for forming inductor of semiconductor device
JPS63285716A (en) Manufacture of thin-film magnetic head
JP2000021636A (en) Electronic component

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees