JP3495568B2 - Clock recovery circuit - Google Patents
Clock recovery circuitInfo
- Publication number
- JP3495568B2 JP3495568B2 JP20103697A JP20103697A JP3495568B2 JP 3495568 B2 JP3495568 B2 JP 3495568B2 JP 20103697 A JP20103697 A JP 20103697A JP 20103697 A JP20103697 A JP 20103697A JP 3495568 B2 JP3495568 B2 JP 3495568B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation signal
- frequency
- output
- signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＭ変調信号にデ
ジタル変調信号が多重化されたＡＭデータ多重変調信号
からデジタル変調信号のデータ復調のためのクロック信
号を再生するクロック再生回路に関する。
【０００２】
【従来の技術】従来のデータ多重方式は、テレビ放送の
文字多重放送で使われているような時分割多重方式と、
ＦＭ放送の文字多重放送で使われているような周波数多
重方式に大別される。ところが、ＡＭ放送では占有周波
数帯域が狭く、周波数多重や時分割多重方式は使えず、
現在テレビ放送やＦＭ放送で行われているデータ多重放
送のように、ＡＭ変調信号にデジタル変調信号を多重化
するＡＭデータ多重変調装置はなかった。
【０００３】本特許出願人はＡＭ同期検波したときにＡ
Ｍ同期検波出力に影響を与えないようにＡＭ変調信号に
デジタル変調信号を多重するＡＭデータ多重変調装置を
提案している（特願平８−１６６６３６号）。
【０００４】
【発明が解決しようとする課題】本発明は、ＡＭ変調信
号と同一周波数帯域、同一時間にデジタル変調信号が多
重されたＡＭデータ多重変調信号からデジタル変調信号
のデータ復調のためのクロック信号を再生するクロック
再生回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明にかかるクロック
再生回路は、デジタル変調信号がＡＭ変調信号と同一周
波数帯域、同一時間に多重されたＡＭデータ多重変調信
号からデジタル変調信号のデータ復調のためのクロック
信号を再生するクロック再生回路であって、ＡＭデータ
多重変調信号を中間周波数に周波数変換する周波数変換
手段と、中間周波数に周波数変換されたＡＭデータ多重
変調信号からＡＭ変調信号の搬送波を抽出する搬送波抽
出手段と、搬送波抽出手段にて抽出された搬送波を一方
の入力とする位相比較器と、位相比較器の出力を入力と
するループフィルタと、ループフィルタの出力で発振周
波数が制御される電圧制御発振器と、電圧制御発振器の
発振出力を入力とし出力を位相比較器の他方の入力とし
て供給する第１のダイレクトデジタルシンセサイザと、
電圧制御発振器の発振出力を入力とし出力を周波数変換
手段に局部発振出力として供給する第２のダイレクトデ
ジタルシンセサイザとを備え、電圧制御発振器の発振出
力をＡＭデータ多重変調信号からデジタル変調信号のデ
ータ復調のためのクロック信号とすることを特徴とす
る。
【０００６】本発明にかかるクロック再生回路によれ
ば、中間周波数に変換されたＡＭデータ多重変調信号か
らＡＭ変調信号の搬送波が搬送波抽出手段によって抽出
され、抽出された搬送波と第１のダイレクトデジタルシ
ンセサイザの出力とが位相比較器において位相比較され
て、位相比較出力に基づいて電圧制御発振器の発振周波
数が制御され、電圧制御発振器の発振出力が周波数変換
手段に局部発振出力として供給される。この結果、電圧
制御発振器の発振出力はＡＭ変調信号の搬送波と同期
し、電圧制御発振器の発振出力をＡＭデータ多重変調信
号中から分離したデジタル変調信号復調のためのクロッ
ク信号として用いることができる。
【０００７】
【発明の実施の形態】本発明にかかるクロック再生回路
を実施の一形態によって説明する。図１は本発明の実施
の一形態にかかるクロック再生回路の構成を示すブロッ
ク図である。
【０００８】本発明にかかるクロック再生回路の説明に
先立つて、例えばＱＰＳＫデジタル変調信号がＡＭ変調
信号と同一周波数帯域、同一時間に多重されたＡＭデー
タ多重変調信号について説明する。
【０００９】ＡＭ変調器において変調されたＡＭ変調信
号νAM(t)は、搬送波の振幅を１、搬送波の角周波数を
ωc(rad/s)、変調度をκ、信号波をνm(t)とすると、下
記の式（１）のように表わされる。
【００１０】
νAM(t)＝｛１＋κνm(t)｝cos ωc t …式（１）
【００１１】一方、ＱＰＳＫベースバンドデジタル信号
発生器にて発生したＩ、Ｑのデジタル信号列をＩn、Ｑn
で表す。ここで、
Ｉn＝±１
Ｑn＝±１
とする。
【００１２】ＱＰＳＫベースバンドデジタル信号発生器
からの出力信号Ｉｎ、Ｑｎは２つに分岐され、周波数
（ｆｃ＋ｆα）の搬送波が供給されている第１の直交変
調器において前記分岐された一方の複素信号列で角周波
数（ωc＋ωα）（rad/s)の搬送波を直交変調する。第
１の直交変調器からの出力信号νDH(t)は下記の式
（２）に示す如くである。
【００１３】
νDH(t)＝Ｉn cos(ωc＋ωα）ｔ＋Ｑn sin（ωc＋ωα）ｔ …式（２）
【００１４】ＱＰＳＫベースバンドデジタル信号発生器
からの出力信号Ｉｎ、Ｑｎの分岐されたもう一方は、信
号（−Ｉn）、（Ｑn）に変換される。周波数（ｆｃ−ｆ
α）の搬送波が供給されている第２の直交変調器におい
て、この変換がなされた複素信号列（−Ｉn）、（Ｑn）
で角周波数（ωc−ωα）（rad/s)の搬送波を直交変調
する。第２の直交変調器からの出力信号νDL(t)は下記
の式（３）に示す如くである。ここで、周波数（ｆｃ＋
ｆα）および（ｆｃ−ｆα）はＡＭ変調による上下のサ
イドバンド内の周波数に選択してある。
【００１５】
νDL(t)＝−Ｉn cos（ωc−ωα）ｔ＋Ｑn sin（ωc−ωα）ｔ …式（３）
【００１６】式（２）および式（３）の出力信号νDH
(t)とνDL(t)は加算され、その加算出力であるデジタル
変調信号νD(t)は下記の式（４）に示すごとくになる。
【００１７】
νD(t)＝νDH(t)＋νDL(t)
＝Ｉn cos(ωc＋ωα)ｔ＋Ｑn sin(ωc＋ωα)ｔ
−Ｉn cos(ωc−ωα)ｔ＋Ｑn sin(ωc−ωα)ｔ …式（４）
【００１８】ＡＭ変調信号νAM(t)とデジタル変調信号
νD(t)は加算され、この加算によるＡＭデータ多重変調
信号ν(t)は式（１）および式（４）より下記の式
（５）に示すごとくになる。
【００１９】
ν(t)＝νAM(t)＋νD(t)
＝｛１＋κνm(t)｝cos ωc ｔ
＋Ｉn cos（ωc＋ωα）ｔ＋Ｑn sin（ωc＋ωα）ｔ
−Ｉn cos（ωc−ωα）ｔ＋Ｑn sin（ωc−ωα）ｔ …式（５）
【００２０】上記のようにして変調されたＡＭデータ多
重変調信号をＡＭ同期検波する場合について説明する。
【００２１】同期検波するために、搬送波cos ωc ｔを
式（５）に乗算すると次式が得られる。
【００２２】
２｛ν(t)cos ωc ｔ｝
＝｛１＋κνm(t)｝＋Ｉn cos ωα ｔ＋Ｑn sin ωα ｔ
−Ｉn cos（−ωα）ｔ＋Ｑn sin（−ωα）ｔ
＋｛１＋κνm(t)｝cos２ωc ｔ＋Ｉn cos（２ωc＋ωα）ｔ
＋Ｑn sin（２ωｃ＋ωα）ｔ−Ｉn cos（２ωｃ−ωα）ｔ
＋Ｑn sin（２ωc−ωα）ｔ
【００２３】この乗算結果の信号はローパスフィルタに
よって高域の周波数の成分が除去される。この結果、下
記の式（６）の如くになる。
【００２４】
２｛ν(t)cos ωc ｔ｝
＝｛１＋κνm(t)｝＋Ｉn cos ωα ｔ＋Ｑn sin ωα ｔ
−Ｉn cos（−ωα）ｔ＋Ｑn sin（−ωα）ｔ
＝｛１＋κνm(t)｝＋Ｉn cos ωα ｔ＋Ｑn sin ωα ｔ
−Ｉn cos ωα ｔ−Ｑn sin ωα ｔ
＝１＋κνm(t) ……式（６）
【００２５】上記の式（６）から明らかなように、デジ
タル変調信号成分は打ち消されるので、あとは式（６）
の直流成分をカットして増幅器を通せば、ＡＭデータ多
重変調される前の信号波νm(t)が取り出せる。したがっ
て、ＡＭデータ多重変調信号をＡＭ同期検波したときＡ
Ｍ同期検波出力に影響を与えないことが判る。
【００２６】ＱＰＳＫベースバンドデジタル信号発生器
は他の変調方式、例えば、他のＰＳＫ、ＡＳＫ、ＱＡ
Ｍ、ＦＳＫ、ＭＳＫ等に置き換えることもできる。ま
た、現在は２つのデジタル変調用搬送波（周波数（ｆｃ
＋ｆα）、周波数（ｆｃ−ｆα））を用いているが、さ
らに複数のデジタル変調用搬送波を用いる、例えばさら
に複数のマルチキャリア、周波数ホッピング、ＯＦＤＭ
等に用いることもできる。
【００２７】上記のように変調されたＡＭデータ多重変
調信号は、デジタル変調信号がＡＭ変調信号と同一周波
数帯域、同一時間に多重されているために、変調方式が
時分割多重方式や周波数多重方式の場合と異なって、デ
ータが多重されている時間や周波数帯域を選択して希望
のデジタル変調信号を抽出してクロック信号を再生する
ことはできない。
【００２８】本発明の実施の一形態にかかるクロック再
生回路は図１に示すように、ＡＭデータ多重変調信号を
周波数変換回路１に供給して中間周波数に変換し、中間
周波数に変換されたＡＭデータ多重変調信号はＡＭデー
タ多重変調信号の帯域幅よりも狭帯域のバンドパスフィ
ルタ２に供給して帯域制限し、バンドパスフィルタ２に
よってＡＭデータ多重変調信号からＡＭ変調信号の搬送
波を抽出する。
【００２９】バンドパスフィルタ２によって抽出された
搬送波はさらにリミッタ３に供給してバンドパスフィル
タ２において除去できなかったＡＭ変調成分を除去す
る。リミッタ３からの出力は位相比較器４に供給する。
位相比較器４の出力はローパスフィルタからなるループ
フィルタ５に供給して平滑化し、周波数制御電圧として
電圧制御発振器６に供給する。電圧制御発振器６の発振
出力は再生クロック信号として送出すると共に、ダイレ
クトデジタルシンセサイザ７に供給する。
【００３０】ダイレクトデジタルシンセサイザ７は例え
ば電圧制御発振器６の発振出力に基づいて、周波数変換
された搬送波周波数と等しい周波数の波形データを出力
する。ダイレクトデジタルシンセサイザ７から出力され
た波形データはＤ／Ａ変換器８に供給してアナログ信号
に変換する。変換されたアナログ信号の周波数は周波数
変換された搬送波周波数と等しい周波数であり、ローパ
スフィルタ９に供給して折り返し成分を除去した後、位
相比較器４に供給し、位相比較器４の出力に基づいて電
圧制御発振器６の発振周波数を制御する。
【００３１】さらに、電圧制御発振器６の発振出力はダ
イレクトデジタルシンセサイザ１０に供給し、ダイレク
トデジタルシンセサイザ１０から局部発振周波数と等し
い周波数の波形データを出力する。ダイレクトデジタル
シンセサイザ１０から出力された波形データはＤ／Ａ変
換器１１に供給してアナログ信号に変換し、変換された
アナログ信号の周波数は局部発振周波数と等しい周波数
であり、ローパスフィルタ１２に供給して折り返し成分
を除去した後、周波数変換回路１に局部発振出力として
供給し、ＡＭデータ多重変調信号を中間周波数に変換さ
せる。
【００３２】上記のように構成された本発明の実施の一
形態にかかるクロック再生回路によれば、ＡＭデータ多
重変調信号は中間周波数に変換され、中間周波数に変換
されたＡＭデータ多重変調信号からバンドパスフィルタ
２によりＡＭ変調信号の搬送波が抽出され、抽出された
搬送波からリミッタ３によりバンドパスフィルタ２にて
捕れなかったＡＭ変調分が除去され、位相比較器４にリ
ファレンス信号として供給される。
【００３３】位相比較器４からの出力はループフィルタ
５によって平滑され、ループフィルタ５の出力に基づい
て電圧制御発振器６の発振周波数が制御される。電圧制
御発振器５の発振出力はダイレクトデジタルシンセサイ
ザ７に供給され、ダイレクトデジタルシンセサイザ７か
ら周波数変換された搬送波周波数に等しい周波数の波形
データが出力されて、Ｄ／Ａ変換器８によってアナログ
信号に変換され、ローパスフィルタ９によって折り返し
雑音が除去されて、位相比較器４においてリミッタ３か
ら出力された周波数変換されたＡＭ変調信号の搬送波と
位相比較される。
【００３４】ここで、Ｄ／Ａ変換器８からの出力信号の
周波数が周波数変換されたＡＭ変調信号の搬送波周波数
と異なっているときは、その差の周波数に基づくビート
がループフィルタ５からの出力に重畳されて、電圧制御
発振器６の発振周波数が変化させられる。この結果、ダ
イレクトデジタルシンセサイザ７および１０から出力さ
れる波形データに基づく周波数が変化され、Ｄ／Ａ変換
器８および１１からの出力信号の周波数は変化させら
れ、ローパスフィルタ９を介したＤ／Ａ変換器８からの
出力信号は周波数変換されたＡＭ変調信号の搬送波周波
数に収束され、ローパスフィルタ１２を介したＤ／Ａ変
換器１１からの出力信号は周波数変換のための局部発振
周波数に収束される。この結果、電圧制御発振器６の発
振周波数は周波数変換されたＡＭ変調信号の搬送波と同
期する。
【００３５】したがって、電圧制御発振器６の発振出力
はＡＭ変調信号の搬送波と同期したクロック信号となっ
て、電圧制御発振器６の発振出力をＡＭデータ多重変調
信号中から分離したデジタル変調信号を復調するための
クロック信号として使用することができる。
【００３６】
【発明の効果】以上説明したように、本発明にかかるク
ロック再生回路によれば、デジタル変調信号がＡＭ変調
信号と同一周波数帯域、同一時間に多重されたＡＭデー
タ多重変調信号であって多重されたデジタル変調信号が
ＡＭ変調信号の搬送波に同期している場合、ＡＭデータ
多重変調信号からデジタル変調信号のデータ復調のため
のクロック信号を再生することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock signal for demodulating a digital modulation signal from an AM data multiplex modulation signal in which a digital modulation signal is multiplexed on an AM modulation signal. And a clock recovery circuit for recovering the clock. 2. Description of the Related Art Conventional data multiplexing systems include a time division multiplexing system used in teletext broadcasting of television broadcasting,
It is broadly classified into frequency multiplexing systems used in teletext broadcasting of FM broadcasting. However, the occupied frequency band is narrow in AM broadcasting, and frequency multiplexing and time division multiplexing cannot be used.
There is no AM data multiplex modulation device that multiplexes a digital modulation signal with an AM modulation signal as in data multiplex broadcasting currently performed in television broadcasting and FM broadcasting. [0003] The applicant of the present patent filed A
An AM data multiplexing modulator that multiplexes a digital modulation signal with an AM modulation signal so as not to affect the M synchronous detection output has been proposed (Japanese Patent Application No. 8-166636). [0004] The present invention relates to a digital modulation signal from an AM data multiplex modulation signal in which a digital modulation signal is multiplexed in the same frequency band and at the same time as an AM modulation signal.
And to provide a clock recovery circuit for reproducing a clock signal for data demodulation. A clock recovery circuit according to the present invention is characterized in that a digital modulation signal is converted from an AM data multiplex modulation signal in which the digital modulation signal is multiplexed in the same frequency band and at the same time as the AM modulation signal. What is claimed is: 1. A clock recovery circuit for recovering a clock signal for demodulation, comprising: frequency conversion means for converting the frequency of an AM data multiplex modulation signal to an intermediate frequency; A carrier extractor for extracting a carrier, a phase comparator having one input of the carrier extracted by the carrier extractor, a loop filter having an output of the phase comparator as an input, and an oscillation frequency having an output of the loop filter having an oscillation frequency of A voltage-controlled oscillator to be controlled, and the oscillation output of the voltage-controlled oscillator as an input and the output as the other input of the phase comparator A first direct digital synthesizer to supply,
A second direct digital synthesizer which receives the oscillation output of the voltage controlled oscillator as an input and supplies the output as a local oscillation output to the frequency conversion means, and converts the oscillation output of the voltage controlled oscillator from the AM data multiplex modulation signal to the digital modulation signal A clock signal for demodulating data is used. According to the clock recovery circuit of the present invention, the carrier of the AM modulated signal is extracted from the AM data multiplexed modulated signal converted to the intermediate frequency by the carrier extracting means, and the extracted carrier and the first direct digital synthesizer are extracted. Is compared in the phase comparator, the oscillation frequency of the voltage controlled oscillator is controlled based on the phase comparison output, and the oscillation output of the voltage controlled oscillator is supplied to the frequency conversion means as a local oscillation output. As a result, the oscillation output of the voltage controlled oscillator is synchronized with the carrier of the AM modulation signal, and the oscillation output of the voltage controlled oscillator can be used as a clock signal for demodulating a digital modulation signal separated from the AM data multiplex modulation signal. A clock recovery circuit according to the present invention will be described with reference to an embodiment. FIG. 1 is a block diagram showing a configuration of a clock recovery circuit according to one embodiment of the present invention. Prior to the description of the clock recovery circuit according to the present invention, for example, an AM data multiplex modulation signal in which a QPSK digital modulation signal is multiplexed in the same frequency band and at the same time as an AM modulation signal will be described. The AM signal νAM (t) modulated by the AM modulator has a carrier amplitude of 1, a carrier angular frequency of ωc (rad / s), a modulation factor of κ, and a signal wave of νm (t). Then, it is expressed as the following equation (1). ΝAM (t) = ｛1 + κνm (t)｝ cos ωct (1) On the other hand, the I and Q digital signal sequences generated by the QPSK baseband digital signal generator are represented by In and Qn.
Expressed by Here, it is assumed that In = ± 1 and Qn = ± 1. The output signals In and Qn from the QPSK baseband digital signal generator are branched into two, and one of the branched complex signals is supplied to the first quadrature modulator to which a carrier having a frequency (fc + fα) is supplied. A carrier having an angular frequency (ωc + ωα) (rad / s) is quadrature-modulated in a column. The output signal νDH (t) from the first quadrature modulator is as shown in the following equation (2). ΝDH (t) = Incos (ωc + ωα) t + Qn sin (ωc + ωα) t Equation (2) The other one of the branched output signals In and Qn from the QPSK baseband digital signal generator is a signal. It is converted to (-In) and (Qn). Frequency (fc-f
In the second quadrature modulator to which the carrier of α) is supplied, the converted complex signal sequence (−In), (Qn)
Performs quadrature modulation on a carrier having an angular frequency (ωc−ωα) (rad / s). The output signal νDL (t) from the second quadrature modulator is as shown in the following equation (3). Here, the frequency (fc +
fα) and (fc−fα) are selected as frequencies in the upper and lower sidebands by AM modulation. ΝDL (t) = − In cos (ωc−ωα) t + Qn sin (ωc−ωα) t Equation (3) Output signal νDH of Equations (2) and (3)
(t) and νDL (t) are added, and the digital modulation signal νD (t), which is the added output, is as shown in the following equation (4). ΝD (t) = νDH (t) + νDL (t) = Incos (ωc + ωα) t + Qn sin (ωc + ωα) t−Incos (ωc−ωα) t + Qn sin (ωc−ωα) t Equation (4) The AM modulation signal νAM (t) and the digital modulation signal νD (t) are added, and the resulting AM data multiplex modulation signal ν (t) is obtained by the following equation (5) from equations (1) and (4). It becomes as shown in. Ν (t) = νAM (t) + νD (t) = ｛1 + κνm (t)｝ cos ωct + Incos (ωc + ωα) t + Qn sin (ωc + ωα) t−Incos (ωc−ωα) t + Qn sin (ωc− .omega..alpha.) t Expression (5) A case where the AM data multiplex modulation signal modulated as described above is subjected to AM synchronous detection will be described. The following equation is obtained by multiplying equation (5) by the carrier wave cos ωct for synchronous detection. 2 ｛ν (t) cos ωct = {1 + κνm (t)｝ + Incosωαt + Qn sin ωαt-Incos (−ωα) t + Qn sin (−ωα) t + ｛1 + κνm (t)｝ cos2ωct + In cos (2ωc + ωα) t + Qn sin (2ωc + ωα) t−In cos (2ωc−ωα) t + Qn sin (2ωc−ωα) t The low-pass filter removes high frequency components from the signal of the multiplication result. . As a result, the following equation (6) is obtained. 2 ｛ν (t) cos ωct = {1 + κνm (t)｝ + Incosωαt + Qn sin ωαt−Incos (−ωα) t + Qn sin (−ωα) t = {1 + κνm (t)} + Incos ωαt + Qn sin ωαt−In cos ωαt−Qn sin ωαt = 1 + κνm (t) Equation (6) As is apparent from the above equation (6), the digital modulation signal component is canceled. Then equation (6)
By cutting the DC component of the signal and passing it through an amplifier, the signal wave νm (t) before AM data multiplex modulation can be obtained. Therefore, when AM synchronous detection of an AM data multiplex modulation signal is performed, A
It turns out that it does not affect the M synchronous detection output. The QPSK baseband digital signal generator may use other modulation schemes, such as other PSK, ASK, QA
M, FSK, MSK, etc. can also be used. At present, two digital modulation carriers (frequency (fc)
+ Fα) and frequency (fc−fα)), but further use a plurality of digital modulation carriers, for example, a plurality of multicarriers, frequency hopping, OFDM
Etc. can also be used. In the AM data multiplex modulation signal modulated as described above, since the digital modulation signal is multiplexed in the same frequency band and at the same time as the AM modulation signal, the modulation method is the time division multiplex method or the frequency multiplex method. Unlike the case of the above, the clock signal cannot be reproduced by selecting the time or frequency band in which the data is multiplexed and extracting the desired digital modulation signal. As shown in FIG. 1, a clock recovery circuit according to an embodiment of the present invention supplies an AM data multiplex modulation signal to a frequency conversion circuit 1 to convert the multiplexed modulation signal into an intermediate frequency, and converts the AM into an intermediate frequency. The data multiplex modulation signal is supplied to a bandpass filter 2 having a band narrower than the bandwidth of the AM data multiplex modulation signal to limit the band, and the bandpass filter 2 extracts a carrier of the AM modulation signal from the AM data multiplex modulation signal. The carrier wave extracted by the band-pass filter 2 is further supplied to a limiter 3 to remove an AM modulation component that cannot be removed by the band-pass filter 2. The output from the limiter 3 is supplied to a phase comparator 4.
The output of the phase comparator 4 is supplied to a loop filter 5 composed of a low-pass filter, smoothed, and supplied to a voltage controlled oscillator 6 as a frequency control voltage. The oscillation output of the voltage controlled oscillator 6 is sent out as a reproduction clock signal and is also supplied to the direct digital synthesizer 7. The direct digital synthesizer 7 outputs waveform data having a frequency equal to the frequency of the converted carrier wave based on the oscillation output of the voltage controlled oscillator 6, for example. The waveform data output from the direct digital synthesizer 7 is supplied to a D / A converter 8 and converted into an analog signal. The frequency of the converted analog signal is the same as the frequency of the frequency-converted carrier wave. The converted analog signal is supplied to the low-pass filter 9 to remove aliasing components, and then supplied to the phase comparator 4 based on the output of the phase comparator 4. Thus, the oscillation frequency of the voltage controlled oscillator 6 is controlled. Further, the oscillation output of the voltage controlled oscillator 6 is supplied to the direct digital synthesizer 10, and the direct digital synthesizer 10 outputs waveform data having a frequency equal to the local oscillation frequency. The waveform data output from the direct digital synthesizer 10 is supplied to a D / A converter 11 and converted into an analog signal. The frequency of the converted analog signal is equal to the local oscillation frequency, and is supplied to a low-pass filter 12. After removing the aliasing component, the signal is supplied to the frequency conversion circuit 1 as a local oscillation output to convert the AM data multiplex modulation signal to an intermediate frequency. According to the clock recovery circuit according to the embodiment of the present invention configured as described above, the AM data multiplex modulation signal is converted to the intermediate frequency, and the AM data multiplex modulation signal is converted from the intermediate frequency to the AM data multiplex modulation signal. The carrier wave of the AM modulated signal is extracted by the band pass filter 2, the AM modulation component not captured by the band pass filter 2 is removed from the extracted carrier wave by the limiter 3, and supplied to the phase comparator 4 as a reference signal. The output from the phase comparator 4 is smoothed by the loop filter 5, and the oscillation frequency of the voltage controlled oscillator 6 is controlled based on the output of the loop filter 5. The oscillation output of the voltage controlled oscillator 5 is supplied to the direct digital synthesizer 7, and the direct digital synthesizer 7 outputs waveform data having a frequency equal to the frequency-converted carrier frequency, and the D / A converter 8 converts the waveform data into an analog signal. The aliasing noise is removed by the low-pass filter 9 and the phase comparator 4 compares the phase with the carrier of the frequency-converted AM modulated signal output from the limiter 3. Here, when the frequency of the output signal from the D / A converter 8 is different from the carrier frequency of the frequency-converted AM modulated signal, the beat based on the difference frequency is output from the loop filter 5. And the oscillation frequency of the voltage controlled oscillator 6 is changed. As a result, the frequency based on the waveform data output from the direct digital synthesizers 7 and 10 is changed, the frequency of the output signal from the D / A converters 8 and 11 is changed, and the D / A via the low-pass filter 9 is changed. The output signal from the converter 8 is converged to the carrier frequency of the frequency-converted AM modulated signal, and the output signal from the D / A converter 11 via the low-pass filter 12 is converged to the local oscillation frequency for frequency conversion. You. As a result, the oscillation frequency of the voltage controlled oscillator 6 is synchronized with the carrier of the frequency-converted AM modulated signal. Accordingly, the oscillation output of the voltage controlled oscillator 6 becomes a clock signal synchronized with the carrier of the AM modulation signal, and demodulates a digital modulation signal obtained by separating the oscillation output of the voltage controlled oscillator 6 from the AM data multiplex modulation signal. Can be used as a clock signal. As described above, according to the clock recovery circuit of the present invention, the digital modulation signal is an AM data multiplex modulation signal multiplexed in the same frequency band and at the same time as the AM modulation signal. When the multiplexed digital modulation signal is synchronized with the carrier of the AM modulation signal, a clock signal for demodulating the digital modulation signal can be reproduced from the AM data multiplex modulation signal.
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかるクロック再生回
路の構成を示すブロック図である。
【符号の説明】
１ 周波数変換回路
２ バンドパスフィルタ
３ リミッタ
４ 位相比較器
５ ループフィルタ
６ 電圧制御発振器
７および１０ ダイレクトデジタルシンセサイザ
８および１１ Ｄ／Ａ変換器
９および１２ ローパスフィルタBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a configuration of a clock recovery circuit according to one embodiment of the present invention. [Description of Signs] 1 Frequency conversion circuit 2 Band pass filter 3 Limiter 4 Phase comparator 5 Loop filter 6 Voltage controlled oscillator 7 and 10 Direct digital synthesizer 8 and 11 D / A converter 9 and 12 Low pass filter
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−102775（ＪＰ，Ａ) 特開 平７−58636（ＪＰ，Ａ) 特開 平３−278633（ＪＰ，Ａ) 特開 平３−247037（ＪＰ，Ａ) 特開 平３−268525（ＪＰ，Ａ) 特開 平５−145498（ＪＰ，Ａ) 特許3118419（ＪＰ，Ｂ２) 特許3088291（ＪＰ，Ｂ２) 特許3088292（ＪＰ，Ｂ２) 特許3088315（ＪＰ，Ｂ２) 特許3115251（ＪＰ，Ｂ２) 特許2929925（ＪＰ，Ｂ２) 特許2861542（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 9/00 H04J 15/00 H04L 27/00 - 27/38 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-9-102775 (JP, A) JP-A-7-58636 (JP, A) JP-A-3-278633 (JP, A) JP-A-3-27863 247037 (JP, A) JP-A-3-268525 (JP, A) JP-A-5-145498 (JP, A) Patent 3118419 (JP, B2) Patent 3082991 (JP, B2) Patent 3082992 (JP, B2) Patent 3088315 (JP, B2) Patent 3115251 (JP, B2) Patent 2929925 (JP, B2) Patent 2861542 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H04J 9/00 H04J 15 / 00 H04L 27/00-27/38
Claims (1)
波数帯域、同一時間に多重されたＡＭデータ多重変調信
号からデジタル変調信号のデータ復調のためのクロック
信号を再生するクロック再生回路であって、ＡＭデータ
多重変調信号を中間周波数に周波数変換する周波数変換
手段と、中間周波数に周波数変換されたＡＭデータ多重
変調信号からＡＭ変調信号の搬送波を抽出する搬送波抽
出手段と、搬送波抽出手段にて抽出された搬送波を一方
の入力とする位相比較器と、位相比較器の出力を入力と
するループフィルタと、ループフィルタの出力で発振周
波数が制御される電圧制御発振器と、電圧制御発振器の
発振出力を入力とし出力を位相比較器の他方の入力とし
て供給する第１のダイレクトデジタルシンセサイザと、
電圧制御発振器の発振出力を入力とし出力を周波数変換
手段に局部発振出力として供給する第２のダイレクトデ
ジタルシンセサイザとを備え、電圧制御発振器の発振出
力をＡＭデータ多重変調信号からデジタル変調信号のデ
ータ復調のためのクロック信号とすることを特徴とする
クロック再生回路。(1) A clock signal for demodulating data of a digital modulation signal from an AM data multiplex modulation signal in which the digital modulation signal is multiplexed in the same frequency band and at the same time as the AM modulation signal. A clock recovery circuit for recovering, comprising: frequency conversion means for frequency-converting an AM data multiplex modulation signal to an intermediate frequency; and carrier extraction means for extracting a carrier of the AM modulation signal from the AM data multiplex modulation signal frequency-converted to the intermediate frequency. A phase comparator having the carrier wave extracted by the carrier wave extracting means as one input, a loop filter having an output of the phase comparator as an input, and a voltage controlled oscillator whose oscillation frequency is controlled by an output of the loop filter. , A first direct digital synthesizer that receives an oscillation output of a voltage controlled oscillator as an input and supplies an output as the other input of a phase comparator And,
A second direct digital synthesizer which receives the oscillation output of the voltage controlled oscillator as an input and supplies the output as a local oscillation output to the frequency conversion means, and converts the oscillation output of the voltage controlled oscillator from the AM data multiplex modulation signal to the digital modulation signal A clock recovery circuit, which is used as a clock signal for data demodulation.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103697A JP3495568B2 (en) | 1997-07-11 | 1997-07-11 | Clock recovery circuit |
| CN98806084A CN1117457C (en) | 1997-06-13 | 1998-06-10 | Clock regeneration circuit |
| DE69839396T DE69839396T2 (en) | 1997-06-13 | 1998-06-10 | CIRCUIT FOR RECOVERY TIMING |
| US09/423,667 US6744839B1 (en) | 1997-06-13 | 1998-06-10 | Clock regeneration circuit |
| PCT/JP1998/002553 WO1998057470A1 (en) | 1997-06-13 | 1998-06-10 | Clock regeneration circuit |
| EP98924555A EP0989706B1 (en) | 1997-06-13 | 1998-06-10 | Clock regeneration circuit |
| CA002291118A CA2291118C (en) | 1997-06-13 | 1998-06-10 | Clock regeneration circuit |
| DE0989706T DE989706T1 (en) | 1997-06-13 | 1998-06-10 | CLOCK RECOVERY CIRCUIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103697A JP3495568B2 (en) | 1997-07-11 | 1997-07-11 | Clock recovery circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1132095A JPH1132095A (en) | 1999-02-02 |
| JP3495568B2 true JP3495568B2 (en) | 2004-02-09 |
Family
ID=16434377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20103697A Expired - Fee Related JP3495568B2 (en) | 1997-06-13 | 1997-07-11 | Clock recovery circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495568B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724895B1 (en) * | 2005-06-17 | 2007-06-04 | 삼성전자주식회사 | Phase locked loop and phase detecting method in the same and receiver using the same |
-
1997
- 1997-07-11 JP JP20103697A patent/JP3495568B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1132095A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647894B2 (en) | Intermediate frequency FM receiver using analog oversampling to increase signal bandwidth | |
| CA2258009C (en) | Dsp implementation of a cellular base station receiver | |
| EP0989706B1 (en) | Clock regeneration circuit | |
| JP2875976B2 (en) | Orthogonal frequency division multiplexing method and synchronization method, and orthogonal frequency division multiplexing modulator and demodulator | |
| JPH07226724A (en) | Ofdm modulation method, ofdm demodulation method ofdm modulator and ofdm demodulator | |
| JP3495568B2 (en) | Clock recovery circuit | |
| JP3120833B2 (en) | Burst signal demodulator | |
| JP3495562B2 (en) | Clock recovery circuit | |
| US5061999A (en) | Multiplex signal processing apparatus | |
| JP3088315B2 (en) | AM data multiplexed modulated wave signal demodulation circuit | |
| JPH0795174A (en) | Ofdm signal demodulator | |
| JP3115251B2 (en) | AM data multiplexed modulated wave signal demodulation circuit | |
| JPS6145908B2 (en) | ||
| JP2932289B2 (en) | 4 phase demodulation circuit | |
| JP2777717B2 (en) | FM broadcast receiver | |
| JP2986800B2 (en) | Multiplex transmission signal regeneration device | |
| JP3396047B2 (en) | Receiver | |
| JPH11355242A (en) | Multicarrier modulator and demodulator | |
| JPH0464217B2 (en) | ||
| JP2689806B2 (en) | Synchronous spread spectrum modulated wave demodulator | |
| JPH10224320A (en) | Ofdm demodulator | |
| JPH0648806B2 (en) | Signal multiplexer | |
| JPH03283729A (en) | Frequency multiplex communication system | |
| JPH0681302B2 (en) | Multiple signal processor | |
| JPH08102770A (en) | Carrier wave recovery system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |