JP3485501B2 - 同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法 - Google Patents

同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法

Info

Publication number
JP3485501B2
JP3485501B2 JP22521599A JP22521599A JP3485501B2 JP 3485501 B2 JP3485501 B2 JP 3485501B2 JP 22521599 A JP22521599 A JP 22521599A JP 22521599 A JP22521599 A JP 22521599A JP 3485501 B2 JP3485501 B2 JP 3485501B2
Authority
JP
Japan
Prior art keywords
photoresist
critical dimension
mask
polymer layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22521599A
Other languages
English (en)
Other versions
JP2001053062A (ja
Inventor
明桓 蔡
建倫 楊
Original Assignee
聯華電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/365,416 priority Critical patent/US6368974B1/en
Application filed by 聯華電子股▲ふん▼有限公司 filed Critical 聯華電子股▲ふん▼有限公司
Priority to JP22521599A priority patent/JP3485501B2/ja
Publication of JP2001053062A publication Critical patent/JP2001053062A/ja
Application granted granted Critical
Publication of JP3485501B2 publication Critical patent/JP3485501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、半導体製造におけ
る臨界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ；
ＣＤ）を減らす方法に係り、特に、マスクの同位置での
ポリマー堆積とエッチングの進行により、マスクの等価
臨界寸法（ｅｑｕｉｖａｌｅｎｔ ｃｒｉｔｉｃａｌ
ｄｉｍｅｎｓｉｏｎ）を減少する方法に関する。 【０００２】 【従来の技術】臨界寸法は半導体素子製造における相当
重要な鍵となる因子であり、それはリソグラフィー工程
で完成する最少線幅を代表する。明らかに、半導体製品
の寸法の不断の縮小化により、臨界寸法も縮小されてい
る。 【０００３】周知の技術において、臨界寸法を縮小する
方法は、以下の三つに分けられる。即ち、リソグラフィ
ー方法、ホトレジスト熱リフロー方法及びポリマー堆積
方法である。そのうち、リソグラフィー方法は、直接マ
スクのリソグラフィーを縮小することにより半導体製品
の臨界寸法を縮小する方法であり、その他の二つの方法
は、ホトレジストの臨界寸法を縮小することにより半導
体製品の寸法を縮小する方法である。 【０００４】リソグラフィー方法は伝統的な方法であ
り、図１に示されるように、第１光源からの光１０１が
マスク１０のパターンを全て基板１２の上のホトレジス
ト１１に転写し、このマスク１０の臨界寸法（Ｗ１）は
ホトレジスト１１の臨界寸法（Ｗ２）に等しい。リソグ
ラフィー方法の精神は、光の波長を低くして回折効果を
抑制し、即ち光の波長を低くすることでその解析度を改
善することにある。例えば、０．３ミクロンの臨界寸法
は波長３６５ｎｍに対応し、０．２ミクロンの臨界寸法
は波長２４８ｎｍに対応し、０．１８ミクロンの臨界寸
法は波長１９３ｎｍに対応する。図２に示されるよう
に、第１光源がより短い波長を形成可能な第２光源に交
換され、第２光源からの光１０２がマスク１０５のパタ
ーンを全て基板１２５の上のホトレジスト１１５に転写
すると、マスク１０５の臨界寸法（Ｗ３）はホトレジス
ト１１５の臨界寸法（Ｗ４）に等しくなる。このとき、
光１０２の波長は光１０１の波長より小さく、ゆえにマ
スク１０５の臨界寸法（Ｗ３）はマスク１０の臨界寸法
（Ｗ１）より小さくなる。 【０００５】ところで波長の短縮には二つの避けられな
い欠点があった。その一つは、焦点深さと波長が正比例
をなし、ホトレジストの厚さが非常に厚いと、波長の短
縮によりホトレジストの凹構造の不均一がもたらされ、
且つリソグラフィー工程の生産能力に影響が生じる点で
ある。もう一つは、比較的短い波長の光源の製造は難し
くまた高価であり時間がかかり、且つ新しい短い波長の
光源のために新たに全体のリソグラフィーシステムを設
計しなおす必要がある点である。 【０００６】周知の技術において、前述した避けられな
い欠点に対して以下の２種類の改善されたリソグラフィ
ー方法が提供されている。その一つは、位相転移マスク
法（ｐｈａｓｅ ｓｈｉｆｔ ｍａｓｋ ｍｅｔｈｏ
ｄ）であり、もう一つは偏軸式光源法（ｏｆｆ−ａｘｉ
ｓｉｌｌｕｍｉｎａｔｉｏｎ ｍｅｔｈｏｄ）である。
これら２種類の方法はいずれもマスクの特性、例えば構
造と位置を改善することによりホトレジストの臨界寸法
を縮小しており、光の波長を減少する必要がない。 【０００７】簡単に言うと、位相転移式マスク法は、ホ
トマスクの上に位相転移層を形成することによりマスク
の解析度を改善して光の建設性干渉を向上し、光の破壊
性干渉を減少している。偏軸式光源法は、光とマスクの
間の角度を改変することでゼロオーダ（ｚｅｒｏ ｏｒ
ｄｅｒ）の回折光のホトレジストへの垂直投射を回避
し、且つ異なる回折光の間の角度を改変している。あき
らかに、位相転移マスク法と偏軸式光源法はいずれも一
つの主要な困難な問題を有しており、それは即ち必要と
するリソグラフィーシステムが相当に複雑で高価なこと
である。 【０００８】ホトレジスト熱リフロー法は、ツーステッ
プの方法であり、該方法においては比較的大きな臨界寸
法のマスクにより比較的小さい臨界寸法のホトレジスト
を形成する。まず、図３に示されるように、ある特定な
光源より放射される光１３３でマスク１３のパターンを
基板１５の上のホトレジスト１４に転写する。続いて、
ホトレジスト１４に熱処理を進行し、ホトレジスト１４
を溶融させて再分布（ｒｅ−ｄｉｓｔｒｉｂｕｔｅｄ）
させ、図４に示される状態となす。図３と図４を較べる
と、明らかに、熱処理工程期間に、再分布されたホトレ
ジスト１４がホトレジスト中１４に位置する各一つの凹
構造１６中に填入され、ホトレジスト１４の臨界寸法が
マスク１３の臨界寸法以下となる。比較的小さい臨界寸
法は、もとのホトレジスト１４の臨界寸法とは異なり、
比較的小さい臨界寸法のマスクと同様の効果を達成する
臨界寸法であり、ゆえに「等価臨界寸法」と称する。即
ち、ホトレジスト１４の「等価臨界寸法」は、ホトレジ
スト熱リフロー法を未実施の時の、ホトレジスト１４の
臨界寸法より小さい。 【０００９】ポリマー堆積法は、もう１種類の比較的大
きな臨界寸法のマスクにより比較的小さい等価臨界寸法
のホトレジストを形成するツーステップ方法である。ま
ず、特定光源からの光１７５を使用して、マスク１７の
パターンを基板１９の上のホトレジスト１８に転写し、
図５に示される状態となす。次に図６に示されるよう
に、ホトレジスト１８の上にポリマー層１９３を形成
し、そのうち、ポリマー層１９３はホトレジスト１８の
各一つの構造１９６中にも填入する。これにより、ポリ
マー層１９３によりホトレジスト１８の臨界寸法を減少
し、効果が良好な「等価臨界寸法」となす。このほか、
ポリマー層１９３を形成するのに使用可能な方法はＣＶ
Ｄ法である。 【００１０】もちろん、上述の２種類のツーステップ方
法はいずれも未克服の欠点を有していた。 【００１１】ホトレジスト熱リフロー法の欠点は、熱処
理プロセスの進行と再分布したホトレジストの凹構造１
７の輪郭の制御が非常に難しいことと、工程ステップ数
が増加することである。 【００１２】これに較べ、ポリマー堆積法の欠点は、後
続のエッチング工程の効率が、凹構造１９６の底部のポ
リマー層１９３により下がること、ポリマー層１８が均
一に分布しにくいこと、及び半導体工程の生産能力がポ
リマー層１９３の製造ステップにより下がることであ
る。 【００１３】あきらかに、光の波長を下げない状況で、
比較的大きな臨界寸法のマスクにより比較的小さい臨界
寸法のホトレジストを形成するツーステップ方法の利点
により、上述の欠点が改善される。 【００１４】以上の説明を根拠とし、臨界寸法の縮減は
半導体素子製造工程における一つの重要な作業であり、
臨界寸法を縮小可能であるだけでなく、さらに周知の技
術の欠点を回避できる方法の開発が、早急な解決を要す
る課題とされている。 【００１５】 【発明が解決しようとする課題】本発明の主要な目的
は、有効に半導体素子の臨界寸法を縮減可能な方法を提
供することにある。 【００１６】本発明のもう一つの目的は、比較的大きな
臨界寸法のマスクにより比較的小さい臨界寸法のホトレ
ジストを形成することにある。言い換えると、マスクの
臨界寸法を縮減することなく、ホトレジストの臨界寸法
を縮減することにより等価臨界寸法を縮減することにあ
る。 【００１７】本発明のさらに一つの目的は、波長の比較
的短い光源及びリソグラフィーシステムの改善の困難さ
を回避することにある。 【００１８】本発明のさらにまたもう一つの目的は、マ
スクのパターンを全て正確にホトレジストに転写した後
に、有効にホトレジストの臨界寸法を縮小することにあ
る。 【００１９】本発明のもう一つの目的は、半導体素子の
臨界寸法を縮小できるだけでなく、半導体素子の製造に
おいて高い生産能力を維持できる方法を提供することに
ある。 【００２０】 【課題を解決するための手段】請求項１の発明は、同位
置でのポリマー堆積とエッチングによりマスクの等価臨
界寸法を減少する方法であって、該方法が、少なくとも
以下のステップ、即ち、パターンを具えたマスクを提供
するステップ、リソグラフィー工程により、該マスクの
該パターンを基板の上に位置するホトレジストに転写す
るステップ、該ホトレジストを具えた該基板を複数の独
立した電源を具えた一つのプラズマ反応器中に入れ、プ
ラズマのイオン密度と該プラズマのイオンエネルギー量
をそれぞれ調整して該基板と該ホトレジストを、該プラ
ズマ反応器内のプラズマと反応させるステップ、該プラ
ズマ反応器により同じ環境下で堆積工程とエッチング工
程を行ない、該ホトレジストの上にポリマー層を形成
し、並びに該パターンに対応し特定の高さ幅比を具えた
凹構造を形成し、該ポリマー層に突出状被覆を以て該凹
構造を被覆させると共に該凹構造の底部は被覆させず、
これにより、該凹構造の高さ幅比を該ポリマー層により
増加させると共に該ホトレジストの等価臨界寸法を縮小
させるステップ、以上を具備することを特徴とする、同
位置でのポリマー堆積とエッチングによりマスクの等価
臨界寸法を減少する方法としている。 【００２１】 【発明の実施の形態】本発明の方法は、少なくとも以下
のステップを包括する方法とし、即ち、マスクとリソグ
ラフィー工程により基板上にホトレジストを形成し、マ
スクのパターンを全て正確にホトレジストに転写するこ
とにより、マスクの臨界寸法をホトレジストの臨界寸法
と同じとなす、第１のステップ、独立電源を有する少な
くとも二つのプラズマ反応器を使用して、ホトレジスト
の上にポリマー層を形成し並びにそれをエッチングし、
そのうちプラズマのイオン密度とイオンエネルギー量を
異なる電源により調整する、第２のステップ、全ての電
源の電圧を調整してホトレジスト表面のポリマー層のエ
ッチング速度と堆積速度を等しくし、ホトレジストの任
意の凹構造の底部のポリマー層に対するエッチング速度
を堆積速度より大きくし、これにより、均一なポリマー
層を各一つの凹構造中に充填し、各凹構造の幅を有効に
減少させ、結果として、ホトレジストの臨界寸法を明ら
かにマスクの臨界寸法より小さくするステップ。なお、
このステップにおいて、ポリマー層は凹構造の底部に形
成されないため、ポリマー層が後続工程例えばエッチン
グの実行を邪魔しない。 【００２２】明らかに、本発明の方法は、同位置にあっ
て、ホトレジストの上にポリマーを堆積し、それをエッ
チングすることにより、マスクの等価臨界寸法を縮小し
ている。 【００２３】明らかに、本発明の提供する方法は、改良
したポリマー堆積法であり、その主要な改善点は、
（１）堆積とエッチングによりポリマー層を形成してい
ること、及び、（２）ホトレジスト中のどの凹構造の底
部にもポリマー層を形成しないこととされる。 【００２４】当然、ホトレジストの臨界寸法縮小時に、
後続の任意の工程、例えばエッチングと堆積により小さ
い臨界寸法の半導体素子を形成できる。 【００２５】 【実施例】まず、一つのマスク２０を提供する。それ
は、複数の凹構造２５に対応するパターンを具備し、マ
スク２０のパターンは、少なくとも一つの半導体構造に
対応する。そのうち可能な半導体構造の種類は、少なく
とも、コンタクト、内部配線、及びゲート電極を含む。
なお、マスク２０の臨界寸法はＷ５を以て示す。 【００２６】次に、図７に示されるように、光源２３か
らの光線２２でリソグラフィー工程を進行し、マスク２
０のパターンの全てをホトレジスト２１に転写する。そ
のうちホトレジスト２１は基板２４の上方を被覆する。
このホトレジスト２１の各一つの凹構造２５はそれぞれ
特定の高さと幅の比を有し、そのうち凹構造２５の可能
な種類は、少なくとも、空隙、孔及び凹構造を含み、ホ
トレジスト２１の臨界寸法はＷ６とされ、Ｗ６とＷ５は
同じ大きさとされる。このほか、基板２４は少なくとも
一つの半導体素子を包括し、これは例えば、ＭＯＳトラ
ンジスタ、コンデンサ及び素子間分離構造とされる。ホ
トレジスト２１の組成は、樹脂、感光剤及び溶剤を包括
し、ホトレジスト２１の厚さは数オングストロームから
数ミクロンとされる。 【００２７】第３に、ホトレジスト２１を形成後の基板
２４を複数の独立電源を具えたプラズマ反応器中に入
れ、基板２４及びホトレジスト２１を、プラズマ反応器
の発生するプラズマと反応させる。このプラズマ反応器
において、プラズマのイオン密度とプラズマのイオンエ
ネルギー量は異なる電源により制御される。 【００２８】簡単に言うと、使用するプラズマ反応器の
種類は、誘導結合プラズマ反応器（ｉｎｄｕｃｔｉｖｅ
ｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ｒｅａｃｔｏ
ｒ）とコンデンサ式結合プラズマ反応器（ｃａｐａｃｉ
ｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ｒｅａ
ｃｔｏｒ）を包括する。例えば、プラズマ反応器のイン
ダクタンスコイル或いはキャパシタ ンスプレートの発生
するＲＦエネルギーにより提供される電源が、プラズマ
のイオンの発生と密度の調整に用いられる。もう一つの
独立電源が、プラズマ反応器のカソードのＲＦエネルギ
ーにより提供されて、基板２４の表面近くの直流バイア
ス電圧を発生及び調整するのに用いられる。 【００２９】このほか、各一つの電源の電圧値とプラズ
マ反応器の作業条件は、少なくとも、マスク２０のパタ
ーンのレイアウトとプラズマ反応器の種類により決定
し、現在、これらの変数と臨界寸法の間に通則なくして
提供可能である。 【００３０】第４に、図８のように、プラズマ反応器に
よりホトレジスト２１の上にポリマー層２６を形成す
る。そのうち、ポリマー層２６の材質は以下のグループ
より選択する。即ち、フッ化炭素、フッ化炭素水素及び
炭化物。 【００３１】注意すべきことは、堆積工程とエッチング
工程の両者はプラズマ反応器中の同じ環境下で同時に進
行されることである。ホトレジスト２１の表面のポリマ
ー層２６の堆積速度は非常に速く、これに対して各一つ
の凹構造２５の内部のポリマー層２６の堆積速度は緩慢
であり、且つホトレジスト２１表面のポリマー層２６の
エッチングは各一つの凹構造２５の内部のポリマー層２
６のエッチング速度にほぼ等しい。これから明らかであ
るように、ポリマー層２６は突出状被覆を以て各凹構造
２５の開口に突出し、且つ各一つの構造２５の底部を被
覆することがない。このため、各凹構造２５の高さと幅
の比はポリマー層２６の増加により、ホトレジスト２１
の臨界寸法をホトレジスト２１の上を被覆するポリマー
層２６によりＷ６からＷ７に縮小しうる。 【００３２】注意すべきは、同位置での堆積とエッチン
グ工程を進行する時、プラズマ反応器の内部圧力は低
く、直流バイアス電圧はゼロではないがしかし相当低
く、そのうち典型的な圧力は１００ミリトールであると
いうことである。 【００３３】以上の説明から分かるように、ホトレジス
トは改良したポリマー堆積方法を提供している。且つ最
も重要な改善は、プラズマ反応器によりポリマー層を形
成し、このプラズマ反応器が少なくとも二つの独立した
電源を有し、そのうち堆積工程とエッチング工程が同時
に進行され、これによりエッチング工程と堆積工程が調
整されて各凹構造２５の底部がポリマーで被覆されず、
伝統的なポリマー堆積法の欠点を改善していることにあ
る。 【００３４】明らかに、本発明の方法によりマスク２０
の臨界寸法を縮小することなくホトレジストの臨界寸法
を縮小でき、即ち、ホトレジスト２１の上でポリマー層
２６を堆積及びエッチングすることにより、有効にマス
ク２０の等価臨界寸法を減少している。 【００３５】特記すべきこととして、各一つの電源の電
圧とプラズマ反応器の作業条件を調整することにより、
各一つの構造２５の高さと幅の比の拡大百分率の制限を
１００分の５００となすことができ、言い換えると、ポ
リマー層２６を有するホトレジスト２１の等価臨界寸法
を、マスク２０の臨界寸法の５分の１に接近させられる
ことがある。これにより例えば３６５ｎｍ、２４８ｎｍ
のよく見られる光源と、もともと０．３ミクロンから
０．５ミクロンの臨界寸法を有するマスクが、約０．１
ミクロンの臨界寸法の半導体素子の形成に使用可能とな
る。簡単にいうと、本発明により、光源を改良或いは発
展させることなく、有効に伝統的な半導体素子の臨界寸
法を縮小可能である。これにより、半導体工程のコスト
を下げることができる。 【００３６】本発明のもう一つの優れた点は、各凹構造
２５の底部がポリマー層２６に被覆されないことであ
る。これによりポリマー層２６を有するホトレジスト２
１を形成した後に、エッチング等の後続工程を進行して
半導体素子を形成する時に、後続工程がポリマー層２６
により妨害されることがない。これに較べ、伝統的なポ
リマー堆積法は、ポリマーを各一つの構造の底部に堆積
しており、このため各一つの構造の底部のポリマーを基
板をエッチングする前に除く必要があり、且つエッチン
グ工程によりポリマーの臨界寸法が増加した。明らか
に、本発明の提供するこの優れた点は伝統的なポリマー
堆積法が提供できなかった点である。もちろん、改良後
のホトレジスト２１の臨界寸法は各一つの、ポリマー層
２６が填入された凹構造２５の最も狭い凹構造の幅によ
り決定される。このためその前に凹構造２５の底部にポ
リマー層２６を形成しないという制限により、各一つの
ポリマー層２６が填入される凹構造２５の最も狭い凹構
造の真下にはポリマー層２６が形成されない。即ち、ポ
リマー層２６の形成に対する制限が広くされている。 【００３７】もちろん、本発明の重要な優れた点は、堆
積とエッチングの両方が同じ環境下でプラズマ反応器中
で進行され、臨界寸法が有効に減少される時、その後の
エッチングを同じプラズマ反応器により進行できること
である。言い換えると、工程ステップ数を増加すること
なく、且つ半導体素子の生産能力を高水準に維持でき
る。 【００３８】第５に、図９に示されるように、ホトレジ
スト２１の臨界寸法がすでにポリマー層２６により有効
に減少された時、後続の工程、例えばエッチングにより
寸法がマスク２０の臨界寸法より小さい半導体の凹構造
２７を形成する。このほか、可能な半導体の凹構造２７
の種類は、少なくとも、コンタクトの開口、プラグの開
口を包括する。 【００３９】例えば、基板２４を一層の誘電層で被覆
し、且つホトレジスト２１をこの誘電層の上に形成した
場合、その後にホトレジスト２１の臨界寸法をポリマー
層２６により縮小する時、これらの電源の電圧を調整す
ることで直流バイアス電圧を増加してプラズマにより誘
電層をエッチングし、その後、誘電層内にコンタクトの
凹構造を形成する。このコンタクトの凹構造の幅はマス
ク２０の臨界幅より小さい。そして最後にホトレジスト
２１を除去する。 【００４０】以上の実施例は本発明を説明するために提
示されたものであり、本発明の請求範囲を限定するもの
ではなく、本発明に基づきなされる細部の修飾或いは改
変であって、本発明の同じ効果を達成しうるものは、い
ずれも本発明の請求範囲に属するものとする。 【００４１】 【発明の効果】本発明は、有効に半導体素子の臨界寸法
を縮減可能な方法を提供しており、その方法により、比
較的大きな臨界寸法のマスクにより比較的小さい臨界寸
法のホトレジストを形成でき、即ち、マスクの臨界寸法
を縮減することなく、ホトレジストの臨界寸法を縮減す
ることにより等価臨界寸法を縮減できる。また、本発明
の方法により、波長の比較的短い光源及びリソグラフィ
ーシステムの改善の困難さを回避でき、さらに、マスク
のパターンを全て正確にホトレジストに転写した後に、
有効にホトレジストの臨界寸法を縮小できる。さらに本
発明により、半導体素子の臨界寸法を縮小できるだけで
なく、半導体素子の製造において高い生産能力を維持さ
せる効果を提供できる。
【図面の簡単な説明】 【図１】周知の、光源の波長を下げることにより臨界寸
法を縮小する方法表示図である。 【図２】周知の、光源の波長を下げることにより臨界寸
法を縮小する方法表示図である。 【図３】周知の、ホトレジストの再リフローにより臨界
寸法を縮小する方法表示図である。 【図４】周知の、ホトレジストの再リフローにより臨界
寸法を縮小する方法表示図である。 【図５】周知の、ホトレジスト上を一層のポリマー層で
被覆することにより臨界寸法を縮小する方法表示図であ
る。 【図６】周知の、ホトレジスト上を一層のポリマー層で
被覆することにより臨界寸法を縮小する方法表示図であ
る。 【図７】本発明の望ましい実施例の臨界寸法縮小の異な
るステップ表示図であり、そのなかにはただマスクとホ
トレジストの一部パターンのみ表示されている。 【図８】本発明の望ましい実施例の臨界寸法縮小の異な
るステップ表示図であり、そのなかにはただマスクとホ
トレジストの一部パターンのみ表示されている。 【図９】本発明の望ましい実施例の臨界寸法縮小の異な
るステップ表示図であり、そのなかにはただマスクとホ
トレジストの一部パターンのみ表示されている。 【符号の説明】 １００ マスク １０１ 第１光源からの光 １０２ 第２光源からの光 １０５ マスク １１ ホトレジスト １２ 基板 １３ マスク １３３ 光 １４ ホトレジスト １５ 基板 １６ 凹構造 １７ マスク １８ ホトレジスト １９ 基板 １９３ ポリマー層 １９６ 凹構造 ２０ マスク ２１ ホトレジスト ２２ 光線 ２３ 光源 ２４ 基板 ２５ 凹構造 ２６ ポリマー層 Ｗ１ マスク１０の臨界幅 Ｗ２ ホトレジスト１１の臨界幅 Ｗ３ マスク１０５の臨界幅 Ｗ４ ホトレジスト１１５の臨界幅 Ｗ５ マスク２０の臨界幅 Ｗ６ ホトレジスト２１の臨界幅 Ｗ７ ポリマー層２６で被覆されたホトレジスト２１の
臨界幅
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−236506（ＪＰ，Ａ) 特開 平10−64886（ＪＰ，Ａ) 特許2917993（ＪＰ，Ｂ２)

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 同位置でのポリマー堆積とエッチングに
    よりマスクの等価臨界寸法を減少する方法であって、該
    方法が、少なくとも以下のステップ、即ち、パターンを具えたマスクを提供するステップ 、リソグラフィー工程により、該マスクの該パターンを基
    板の上に位置するホトレジストに転写するステップ 、 該ホトレジストを具えた該基板を複数の独立した電源を
    具えた一つのプラズマ反応器中に入れ、プラズマのイオ
    ン密度と該プラズマのイオンエネルギー量をそれぞれ調
    整して該基板と該ホトレジストを、該プラズマ反応器内
    のプラズマと反応させるステップ、該プラズマ反応器により同じ環境下で堆積工程とエッチ
    ング工程を行ない、該ホトレジストの上にポリマー層を
    形成し、並びに該パターンに対応し特定の高さ幅比を具
    えた凹構造を形成し、該ポリマー層に突出状被覆を以て
    該凹構造を被覆させると共に該凹構造の底部は被覆させ
    ず、これにより、該凹構造の高さ幅比を該ポリマー層に
    より増加させると共に該ホトレジストの等価臨界寸法を
    縮小させるステップ、 以上を具備することを特徴とする、同位置でのポリマー
    堆積とエッチングによりマスクの等価臨界寸法を減少す
    る方法。
JP22521599A 1999-08-02 1999-08-09 同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法 Expired - Fee Related JP3485501B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/365,416 US6368974B1 (en) 1999-08-02 1999-08-02 Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
JP22521599A JP3485501B2 (ja) 1999-08-02 1999-08-09 同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/365,416 US6368974B1 (en) 1999-08-02 1999-08-02 Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
JP22521599A JP3485501B2 (ja) 1999-08-02 1999-08-09 同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法

Publications (2)

Publication Number Publication Date
JP2001053062A JP2001053062A (ja) 2001-02-23
JP3485501B2 true JP3485501B2 (ja) 2004-01-13

Family

ID=26526504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22521599A Expired - Fee Related JP3485501B2 (ja) 1999-08-02 1999-08-09 同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法

Country Status (2)

Country Link
US (1) US6368974B1 (ja)
JP (1) JP3485501B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334866A (ja) * 2001-05-09 2002-11-22 Tokyo Electron Ltd 被覆剤及びそれを施した耐プラズマ性部品
US6774044B2 (en) * 2002-01-14 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd Reducing photoresist shrinkage via plasma treatment
KR20040061616A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 비휘발성 메모리 장치의 제조 방법
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US7049035B2 (en) * 2003-11-17 2006-05-23 International Business Machines Corporation Method for controlling linewidth in advanced lithography masks using electrochemistry
US7371509B2 (en) * 2004-05-07 2008-05-13 Micron Technology, Inc. Resist pattern and reflow technology
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
KR100752176B1 (ko) 2005-12-29 2007-08-24 동부일렉트로닉스 주식회사 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법
KR100752175B1 (ko) 2005-12-29 2007-08-24 동부일렉트로닉스 주식회사 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법
JP2008078382A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体装置とその製造方法
JP4257357B2 (ja) * 2006-09-27 2009-04-22 エルピーダメモリ株式会社 半導体装置の製造方法
US7309646B1 (en) 2006-10-10 2007-12-18 Lam Research Corporation De-fluoridation process
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US8124537B2 (en) * 2008-02-12 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching integrated circuit structure
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
JP7346218B2 (ja) * 2018-12-06 2023-09-19 東京エレクトロン株式会社 エッチング処理方法及び基板処理装置
US11664438B2 (en) 2019-11-05 2023-05-30 Winbond Electronics Corp. Semiconductor structure and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
US6071372A (en) * 1997-06-05 2000-06-06 Applied Materials, Inc. RF plasma etch reactor with internal inductive coil antenna and electrically conductive chamber walls
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures

Also Published As

Publication number Publication date
JP2001053062A (ja) 2001-02-23
US6368974B1 (en) 2002-04-09

Similar Documents

Publication Publication Date Title
JP3485501B2 (ja) 同位置でのポリマー堆積とエッチングによりマスクの等価臨界寸法を減少する方法
US5994009A (en) Interlayer method utilizing CAD for process-induced proximity effect correction
US7601469B2 (en) Plasma etching chamber and method for manufacturing photomask using the same
JP2001053145A (ja) 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法
US6806941B2 (en) Pattern forming method and pattern forming apparatus
US8815496B2 (en) Method for patterning a photosensitive layer
US20050048410A1 (en) Method of manufacturing a semiconductor device
US6680163B2 (en) Method of forming opening in wafer layer
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
JPH10229124A (ja) 半導体装置の製造方法
US20060121368A1 (en) Photomask structure and method of reducing lens aberration and pattern displacement
JPH06242595A (ja) 光露光用マスクおよびその製造方法
JP3405662B2 (ja) パターン描画方法及びパターン描画装置
Muramatsu et al. Pattern fidelity improvement of DSA hole patterns
TW413845B (en) Method for decreasing the equal effect critical dimension of mask by depositing and etching polymer at the same position
JPH0786119A (ja) 半導体装置の製造方法
JP3552350B2 (ja) レジストパターンの合わせずれ判定方法
KR20050066895A (ko) 미세 콘택홀 형성 방법
CN117008412A (zh) 光刻胶底切形貌的制作方法
KR100506939B1 (ko) 유기막을 이용한 반도체 장치의 제조방법
CN113126422A (zh) 改善金属线工艺热点的opc修正方法
JPH05175193A (ja) 半導体装置の回路パターン形成方法
KR20070021506A (ko) 반도체 소자의 제조방법
KR20030044693A (ko) 반도체 소자의 전력금속선 연결 방법
JPH0620901A (ja) レジストパターン形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011211

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees