JP3478098B2 - Probe circuit for bus - Google Patents

Probe circuit for bus

Info

Publication number
JP3478098B2
JP3478098B2 JP33389497A JP33389497A JP3478098B2 JP 3478098 B2 JP3478098 B2 JP 3478098B2 JP 33389497 A JP33389497 A JP 33389497A JP 33389497 A JP33389497 A JP 33389497A JP 3478098 B2 JP3478098 B2 JP 3478098B2
Authority
JP
Japan
Prior art keywords
circuit
signal
voltage
bus
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33389497A
Other languages
Japanese (ja)
Other versions
JPH11167496A (en
Inventor
仁志 飯田
和生 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP33389497A priority Critical patent/JP3478098B2/en
Publication of JPH11167496A publication Critical patent/JPH11167496A/en
Application granted granted Critical
Publication of JP3478098B2 publication Critical patent/JP3478098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、IEEE1394
に規定されるパケット通信等の解析に用いられるバスア
ナライザ等に用いて好適なバス用プローブ回路に掛り、
特に高速オペアンプを利用した高入力インピーダンスの
プローブ回路の改良に関する。
TECHNICAL FIELD The present invention relates to IEEE 1394.
Apply to a bus probe circuit suitable for use in a bus analyzer, etc. used for analysis of packet communication, etc.
Particularly, it relates to improvement of a probe circuit having high input impedance using a high speed operational amplifier.

【0002】[0002]

【従来の技術】IEEE1394は、動画像、静止画
像、音声及び文字等のマルチメディア情報をコンピュー
タ、周辺機器及びデジタルビデオカメラ等の一般向けの
AV機器との間で高速に通信するための通信プロトコル
で、高速シリアルバスにより通信が行われ、通信される
パケットデータは一定の時間間隔で送受信される。この
ような1394バスのインターフェイスを持つ機器の開
発において、そのデバッグを行う為にバス上の波形を観
測する必要がある。そこで、従来はバスの波形測定のた
めディジタル・オシロスコープを制御し、トリガの原因
となった波形を画面中央に表示していた。
2. Description of the Related Art IEEE 1394 is a communication protocol for high-speed communication of multimedia information such as moving images, still images, voices and characters with general-purpose AV devices such as computers, peripheral devices and digital video cameras. Then, communication is performed by the high-speed serial bus, and the packet data to be communicated is transmitted and received at regular time intervals. In developing a device having such a 1394 bus interface, it is necessary to observe the waveform on the bus for debugging. Therefore, in the past, the digital oscilloscope was controlled to measure the waveform of the bus, and the waveform that caused the trigger was displayed in the center of the screen.

【0003】図2は従来のバスの波形測定の説明図であ
る。1394バスでは4本の信号線TPA±、TPB±
を用いて信号を伝送している。演算回路は、バッファ回
路を介して入力されるTPA+とTPA−の組のコモン
信号(TPA++TPA-)と差動信号(TPA+−TPA-)、TPB+と
TPB−の組のコモン信号(TPB++TPB-)と差動信号(TPB
+−TPB-)を演算して波形出力する。物理層PHYは、1
394バスの信号をドライブする物理的回路である。リ
ンク層LINKは、トランザクション層と物理層のイン
ターフェイスを受け持つ。尚、トランザクション層は1
394バス全体を制御するもので、リクエスト/応答プ
ロトコルを定義し、読み込み/書込み、ロック機能を果
たす層である。オシロスコープでの観測を容易にするた
め、トリガ信号を発生するトリガ回路30と、制御信号
を発生する制御回路40がバス用プローブ回路に設けら
れている。
FIG. 2 is an explanatory diagram of a conventional bus waveform measurement. The 1394 bus has four signal lines TPA ± and TPB ±
Are used to transmit signals. The arithmetic circuit inputs a common signal (TPA ++ TPA-) of a pair of TPA + and TPA- and a differential signal (TPA + -TPA-), and a common signal (TPB + of TPB + and TPB-) input through the buffer circuit. + TPB-) and differential signal (TPB-
+ -TPB-) is calculated and the waveform is output. The physical layer PHY is 1
A physical circuit that drives signals on the 394 bus. The link layer LINK takes charge of the interface between the transaction layer and the physical layer. The transaction layer is 1
It is a layer that controls the entire 394 bus and defines the request / response protocol, and performs the read / write and lock functions. To facilitate observation with an oscilloscope, a trigger circuit 30 for generating a trigger signal and a control circuit 40 for generating a control signal are provided in the bus probe circuit.

【0004】このように構成された装置において、13
94バスの機器の解析はバスリセット、サイクルペリオ
ッド、コンフィグレーション等の各モード毎に行われ
る。
In the device constructed as described above, 13
The 94 bus device is analyzed for each mode such as bus reset, cycle period, and configuration.

【0005】[0005]

【発明が解決しようとする課題】しかし、オシロスコー
プでは各信号の波形測定を行うに当たり、演算回路では
元の信号波形に影響を与えないために、低容量高インピ
ーダンスを満たす必要があると共に、数百Mbit/sの高
速の差動信号を観測する必要のあることから、周波数帯
域を非常に広く確保する必要があるという第1の課題が
あった。
However, in measuring the waveform of each signal with an oscilloscope, the arithmetic circuit does not affect the original signal waveform, so that it is necessary to satisfy low capacitance and high impedance, and several hundreds of them are required. The first problem is that it is necessary to secure a very wide frequency band because it is necessary to observe a high-speed differential signal of Mbit / s.

【0006】そこで、高速IC設計手法を用いて差動演
算回路を実現する方法もあるが、安価に製造するのが困
難になるという課題がある。また、FETを用いて差動
演算回路を実現する方法もあるが、ゲイン精度を良好に
し且つ温度ドリフトを小さく抑えるのは困難であるとい
う課題がある。さらに、高速オペアンプを用いて差動演
算回路を実現する方法もあるが、一般に高速オペアンプ
は入力コモン電圧範囲が狭く、1394バス信号のよう
に大振幅のDCコモン電圧(1.165〜2.515V)に小振幅の
差動電圧(0.230〜0.530V)が重畳されているような信号
を演算して、差動成分とコモン成分に分けるのが困難で
あるという課題があった。
Therefore, there is a method of realizing a differential operation circuit by using a high-speed IC design method, but there is a problem that it becomes difficult to manufacture it at low cost. There is also a method of realizing a differential operation circuit using FETs, but there is a problem that it is difficult to improve gain accuracy and suppress temperature drift to a small level. Further, there is a method of realizing a differential operation circuit by using a high-speed operational amplifier, but in general, a high-speed operational amplifier has a narrow input common voltage range and has a small DC common voltage (1.165 to 2.515V) of a large amplitude like a 1394 bus signal. There is a problem that it is difficult to calculate a signal in which a differential voltage of amplitude (0.230 to 0.530 V) is superimposed and to divide it into a differential component and a common component.

【0007】また、デバッグ作業においては、差動成分
とコモン成分のみを表示するよりは、演算前の生信号波
形も知りたいという顧客の要請に応えるという第2の課
題があった。
Further, in the debugging work, there is a second problem that the customer's request to know the raw signal waveform before calculation is satisfied rather than displaying only the differential component and the common component.

【0008】本発明はこのような課題を解決したもの
で、第1の目的は、大振幅のDCコモン電圧に小振幅の
差動電圧が重畳されているような信号を高速かつ高精度
で演算処理する回路を有するバス用プローブ回路を提供
するにある。第2の目的は、演算前後の信号を波形表示
装置で表示することでデバック作業が円滑に行えるバス
用プローブ回路を提供するにある。
The present invention solves such a problem, and a first object thereof is to calculate a signal in which a small amplitude differential voltage is superimposed on a large amplitude DC common voltage with high speed and high accuracy. A probe circuit for a bus having a processing circuit is provided. A second object is to provide a probe circuit for a bus that enables smooth debugging by displaying signals before and after calculation on a waveform display device.

【0009】[0009]

【課題を解決するための手段】第1の目的を達成するた
めに、本発明の請求項1記載のバス用プローブ回路は、
IEEE1394で規定されるパケット通信の解析に用
いられるバス用プローブ回路であって、2本の信号線を
二組有し、各組の信号線においては差動電圧により所定
速度のビット列信号を伝送するバスの信号線毎に設けら
れたバッファ回路と、このバッファ回路の信号を入力し
て差動電圧を演算する差動信号演算回路と、前記バッフ
ァ回路の信号を入力してコモン電圧を演算するコモン信
号演算回路と、電源電圧を入力し、正側にシフトさせた
電源電圧を前記バッファ回路と前記コモン信号演算回路
とに供給し、正負両側に同じ電源電位の電源電圧を前記
差動信号演算回路に供給する電圧レギュレータとを設け
ことを特徴としている。
In order to achieve the first object, a probe circuit for a bus according to claim 1 of the present invention comprises:
For analysis of packet communication specified by IEEE1394
A bus probe circuit that requires two signal lines
There are two sets, and in each set of signal lines, a buffer circuit is provided for each signal line of the bus that transmits a bit string signal of a predetermined speed by a differential voltage, and a signal of this buffer circuit is input to generate a differential voltage . Differential signal arithmetic circuit for arithmetic operation, and the buffer
Common signal that inputs the signal of the circuit and calculates the common voltage
No. operation circuit and power supply voltage were input and shifted to the positive side
The power supply voltage supplied to said common signal calculating circuit and the buffer circuit, provided a voltage regulator for supplying a power supply voltage of the same power supply potential to the positive and negative sides to the differential signal operation circuit
It is characterized in that that.

【0010】[0010]

【0011】 本発明の請求項1によれば、バッファ回
路及びコモン電圧演算回路は、電源電圧をコモン電圧側
にシフトさせる構成とすると、コモン信号を低歪で演算
することができる。具体的には、1394バスでのコモ
ン電圧は正電圧であるから、電源電圧を正電圧側にシフ
トさせるとよい。また、差動電圧演算回路は、正負両側
に同じ電源電位を有する構成とすると、観測する差動信
号が歪みなく演算できる。
According to the first aspect of the present invention, when the buffer circuit and the common voltage calculation circuit are configured to shift the power supply voltage to the common voltage side, the common signal can be calculated with low distortion. Specifically , since the common voltage on the 1394 bus is a positive voltage, the power supply voltage may be shifted to the positive voltage side. Further, if the differential voltage calculation circuit is configured to have the same power supply potential on both positive and negative sides, the differential signal to be observed can be calculated without distortion.

【0012】 第2の目的を達成するために、本発明の
請求項記載のバス用プローブ回路は、請求項1記載の
発明において、前記バッファ回路の各出力信号、前記差
動信号演算回路の差動電圧、前記コモン信号演算回路の
コモン電圧を入力し、これらを選択して表示記録装置に
出力する選択回路を設けることを特徴としている。この
ように構成すると、演算前の信号波形と演算後の信号波
形を表示記録装置に表示できるので、デバッグ作業が円
滑に行える。
In order to achieve the second object, the bus probe circuit according to claim 2 of the present invention is the bus probe circuit according to claim 1.
In the invention, each output signal of the buffer circuit and the difference
The differential voltage motion signal calculating circuit, the inputs of the common voltage of the common signal arithmetic circuit is characterized by providing a selection circuit for outputting to the display recording device to select them. With this configuration, the signal waveform before the calculation and the signal waveform after the calculation can be displayed on the display recording device, so that the debugging work can be smoothly performed.

【0013】[0013]

【発明の実施の形態】以下図面を用いて、本発明を説明
する。図1は本発明の一実施例を示す構成ブロック図で
ある。図において、バッファ回路1は、低容量高入力イ
ンピーダンスの回路で、信号線の信号電圧に影響を与え
ないものであり、例えば高速の電流帰還型オペアンプを
電圧フォロワ回路として動作させる。コモン信号演算回
路2は、1394バスのTPA+とTPA−の組のコモ
ン信号(TPA++TPA-)と、TPB+とTPB−の組のコモ
ン信号(TPB++TPB-)を演算する。差動信号演算回路3
は、1394バスのTPA+とTPA−の組の差動信号
(TPA+−TPA-)と、TPB+とTPB−の組の差動信号(T
PB+−TPB-)を演算する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, a buffer circuit 1 is a circuit of low capacitance and high input impedance, which does not affect the signal voltage of a signal line, and operates, for example, a high-speed current feedback operational amplifier as a voltage follower circuit. The common signal calculation circuit 2 calculates a common signal (TPA ++ TPA-) of a pair of TPA + and TPA- of the 1394 bus and a common signal (TPB ++ TPB-) of a pair of TPB + and TPB-. Differential signal arithmetic circuit 3
Is a differential signal of a pair of TPA + and TPA- of the 1394 bus
(TPA + -TPA-) and the differential signal of the pair of TPB + and TPB- (T
Calculate PB + -TPB-).

【0014】電圧レギュレータ5は、バッファ回路1と
コモン信号演算回路2には+7Vと−3Vの安定化電圧
を供給し、差動信号演算回路3には±5Vの安定化電圧
を供給する。DC−DCコンバータ6は、主電源から絶
縁された電力を電圧レギュレータ5に供給する。主電源
は、例えばバス用プローブ回路をアタッチメントとして
有するバスアナライザの電源である。
The voltage regulator 5 supplies a stabilizing voltage of +7 V and -3 V to the buffer circuit 1 and the common signal arithmetic circuit 2, and supplies a stabilizing voltage of ± 5 V to the differential signal arithmetic circuit 3. The DC-DC converter 6 supplies electric power insulated from the main power source to the voltage regulator 5. The main power source is, for example, a power source of a bus analyzer having a bus probe circuit as an attachment.

【0015】表示装置7は、波形観測を行うもので、例
えばオシロスコープが用いられるが、レコーダのような
記録装置でも差し支えない。バッファアンプ8は、コモ
ン信号演算回路2や差動信号演算回路3の演算前の信号
を取り出すもので、ここではバッファ回路1の信号を入
力している。演算前の信号には、1394バスのTPA
+、TPA−、TPB+、TPB−がある。選択回路9
は、演算前の信号波形と演算後の信号波形とを選択して
表示装置7に表示させる回路で、演算前の信号波形には
バッファアンプ8の信号、演算後の信号波形にはコモン
信号演算回路2と差動信号演算回路3の信号が選択され
る。
The display device 7 is for observing waveforms, and for example, an oscilloscope is used, but a recording device such as a recorder may be used. The buffer amplifier 8 takes out the signal before the operation of the common signal operation circuit 2 and the differential signal operation circuit 3, and inputs the signal of the buffer circuit 1 here. The signal before calculation is TPA of 1394 bus
+, TPA-, TPB +, TPB-. Selection circuit 9
Is a circuit for selecting a signal waveform before calculation and a signal waveform after calculation for display on the display device 7. The signal waveform of the buffer amplifier 8 is used for the signal waveform before the calculation and the common signal calculation is performed for the signal waveform after the calculation. The signals of the circuit 2 and the differential signal calculation circuit 3 are selected.

【0016】このように構成された装置の動作について
説明する。まず、コモン信号を低歪みで演算する構成に
ついて説明する。1394バス信号のように大振幅の正
側コモン電圧と、このコモン電圧に重畳された小振幅の
差動電圧を選択して演算する場合、高速オペアンプを用
いたバッファ回路1、コモン信号演算回路2、差動信号
演算回路3を全て同一の正負両電源で駆動すると、高速
オペアンプの入力コモン電圧の制限から波形歪みを生ず
るという課題があった。
The operation of the apparatus thus configured will be described. First, a configuration for calculating a common signal with low distortion will be described. When selecting a large-amplitude positive-side common voltage like a 1394 bus signal and a small-amplitude differential voltage superimposed on this common voltage for calculation, the buffer circuit 1 and the common-signal calculation circuit 2 using a high-speed operational amplifier When all the differential signal arithmetic circuits 3 are driven by the same positive and negative power supplies, there is a problem that waveform distortion occurs due to the limitation of the input common voltage of the high speed operational amplifier.

【0017】1394バスのコモン信号振幅は正の電圧
振幅のみなので、バッファ回路1とコモン信号演算回路
2は負側の電圧波形を演算する必要はない。従って、バ
ッファ回路1とコモン信号演算回路2は、その電源電圧
を正側にシフトさせて適当な入力コモン電圧範囲を実現
させる構成を採用できる。例えば、オペアンプの電源電
圧範囲が10Vであった場合、負側電源−3V、正側電
源+7Vに設定する。これにより、コモン信号を低歪み
で演算することが可能になる。
Since the common signal amplitude of the 1394 bus is only the positive voltage amplitude, the buffer circuit 1 and the common signal calculation circuit 2 do not need to calculate the negative voltage waveform. Therefore, the buffer circuit 1 and the common signal operation circuit 2 can be configured to shift the power supply voltage to the positive side and realize an appropriate input common voltage range. For example, when the power supply voltage range of the operational amplifier is 10V, the negative power supply is set to -3V and the positive power supply is set to + 7V. As a result, the common signal can be calculated with low distortion.

【0018】ところで、差動信号は正負両側の振幅を持
つので、電源電圧を正側にシフトさせた電源を使用する
と、差動信号演算回路3は負側の振幅に波形歪みを生ず
る。従って、観測する差動信号が歪みなく演算されるよ
うに、電圧レギュレータ5は差動信号演算回路3の電源
にはバッファ回路1とコモン信号演算回路2用の電源と
は別の電源電圧を用いる。例えば、オペアンプの電源電
圧範囲が10Vであった場合、負側電源−5V、正側電
源+5Vに設定する。
By the way, since the differential signal has both positive and negative amplitudes, when a power supply whose power supply voltage is shifted to the positive side is used, the differential signal operation circuit 3 causes waveform distortion in the negative side amplitude. Therefore, the voltage regulator 5 uses a power supply voltage different from the power supply for the buffer circuit 1 and the common signal calculation circuit 2 for the power supply of the differential signal calculation circuit 3 so that the observed differential signal can be calculated without distortion. . For example, when the power supply voltage range of the operational amplifier is 10V, the negative power supply is set to -5V and the positive power supply is set to + 5V.

【0019】尚、上記実施例においては、バッファアン
プ8によりコモン信号演算回路2や差動信号演算回路3
の演算前の信号を取り出す構成としていたが、本発明は
これに限定されるものではなく、直接バッファ回路1の
信号を選択回路9に入力するようにしてもよい。また、
ここでは表示装置7の入力チャネルが4個に限定されて
いるため、選択回路9を設けているが、表示装置7の入
力チャネルを8個以上にして選択回路9を省略しても差
し支えない。
In the above embodiment, the common signal operation circuit 2 and the differential signal operation circuit 3 are provided by the buffer amplifier 8.
However, the present invention is not limited to this, and the signal of the buffer circuit 1 may be directly input to the selection circuit 9. Also,
Since the number of input channels of the display device 7 is limited to four here, the selection circuit 9 is provided. However, the number of input channels of the display device 7 may be eight or more and the selection circuit 9 may be omitted.

【0020】[0020]

【発明の効果】以上説明したように、本発明によれば以
下の効果がある。
As described above , according to the present invention,
It has the following effects.

【0021】 請求項1記載の本発明によれば、バッフ
ァ回路及びコモン電圧演算回路は、電源電圧をコモン電
圧側にシフトさせる構成とすると、コモン信号を低歪で
演算することができる。具体的には、1394バスでの
コモン電圧は正電圧であるから、電源電圧を正電圧側に
シフトさせるとよい。また、差動電圧演算回路は、正負
両側に同じ電源電位を有する構成とすると、観測する差
動信号が歪みなく演算できる。
According to the first aspect of the present invention, if the buffer circuit and the common voltage calculation circuit are configured to shift the power supply voltage to the common voltage side, the common signal can be calculated with low distortion. Specifically , since the common voltage on the 1394 bus is a positive voltage, the power supply voltage may be shifted to the positive voltage side. Further, if the differential voltage calculation circuit is configured to have the same power supply potential on both positive and negative sides, the differential signal to be observed can be calculated without distortion.

【0022】 請求項記載の本発明によれば、選択回
路により演算前の信号波形と演算後の信号波形を表示記
録装置に表示できるので、被測定機器のバスの生データ
を観測することができ、デバッグ作業が円滑に行える。
According to the second aspect of the present invention, since the signal waveform before the calculation and the signal waveform after the calculation can be displayed on the display recording device by the selection circuit, the raw data of the bus of the device under test can be observed. Yes, you can debug smoothly.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す構成ブロック図であ
る。
FIG. 1 is a configuration block diagram showing an embodiment of the present invention.

【図2】従来のバスの波形測定の説明図である。FIG. 2 is an explanatory diagram of conventional bus waveform measurement.

【符号の説明】[Explanation of symbols]

1 バッファ回路 2 コモン信号演算回路 3 差動信号演算回路 7 表示記録装置 9 選択回路 1 buffer circuit 2 Common signal arithmetic circuit 3 Differential signal operation circuit 7 Display recording device 9 Selection circuit

フロントページの続き (56)参考文献 特開 平11−120093(JP,A) 特開 平11−161520(JP,A) 特開 平7−12871(JP,A) 古村淳一,IEEE1394ハイ・パフォ ーマンス・シリアル・バスの概要,In terface,日本,CQ出版株式会 社,1996年 4月 1日,第22巻,第3 号,p.114−123 大西淑弘,増幅回路の基礎とその解 析,トランジスタ技術,日本,CQ出版 株式会社,1996年 9月 1日,第33 巻.第9号,p.265−279 柳瀬亀吉,電流帰還型OPアンプの徹 底研究,トランジスタ技術,日本,CQ 出版株式会社,1994年12月 1日,第31 巻,第12号,p.277−281 山本俊男,オシロシコープの使い方 (2),トランジスタ技術,日本,CQ 出版株式会社,1986年10月 1日,第23 巻,第10号p.481−482 (58)調査した分野(Int.Cl.7,DB名) G06F 11/00 G06F 13/00 G01R 13/28 JSTPLUSファイル(JOIS)Continuation of the front page (56) References JP-A-11-120093 (JP, A) JP-A-11-161520 (JP, A) JP-A-7-12871 (JP, A) Junichi Furumura, IEEE 1394 High Performance -Outline of Serial Bus, Interface, Japan, CQ Publishing Co., Ltd., April 1, 1996, Vol. 22, No. 3, p. 114-123 Yoshihiro Onishi, Fundamentals of Amplifier Circuits and Their Analysis, Transistor Technology, Japan, CQ Publishing Co., Ltd., September 1, 1996, Volume 33. No. 9, p. 265-279 Kameyoshi Yanase, In-depth research on current-feedback OP amplifier, Transistor technology, Japan, CQ Publishing Co., Ltd., Dec. 1, 1994, Vol. 31, No. 12, p. 277-281 Toshio Yamamoto, How to use Oshiroshi Corp. (2), Transistor Technology, Japan, CQ Publishing Co., Ltd., October 1, 1986, Volume 23, No. 10, p. 481-482 (58) Fields surveyed (Int.Cl. 7 , DB name) G06F 11/00 G06F 13/00 G01R 13/28 JSTPLUS file (JOIS)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 IEEE1394で規定されるパケット
通信の解析に用いられるバス用プローブ回路であって、2本の信号線を二組有し、 各組の信号線においては差動
電圧により所定速度のビット列信号を伝送するバスの信
号線毎に設けられたバッファ回路と、 このバッファ回路の信号を入力して差動電圧を演算する
差動信号演算回路と、 前記バッファ回路の信号を入力して コモン電圧を演算す
コモン信号演算回路と、 電源電圧を入力し、正側にシフトさせた電源電圧を前記
バッファ回路と前記コモン信号 演算回路とに供給し、正
負両側に同じ電源電位の電源電圧を前記差動信号演算回
路に供給する電圧レギュレータとを設けることを特徴と
するバス用プローブ回路。
1. A packet defined by IEEE 1394
A bus probe circuit used for communication analysis , which has two sets of two signal lines, and each set of signal lines has a bus line that transmits a bit string signal of a predetermined speed by a differential voltage. The buffer circuit provided and the signal of this buffer circuit are input and the differential voltage is calculated.
A differential signal operation circuit, a common signal operation circuit that inputs a signal from the buffer circuit to calculate a common voltage , a power supply voltage that is input , and a power supply voltage that is shifted to the positive side
A probe circuit for a bus , comprising: a buffer circuit; and a voltage regulator that supplies the common signal operation circuit and supplies a power supply voltage of the same power supply potential to the differential signal operation circuit on both positive and negative sides.
【請求項2】 前記バッファ回路の各出力信号、前記差
動信号演算回路の差動電圧、前記コモン信号演算回路の
コモン電圧を入力し、これらを選択して表示記録装置に
出力する選択回路を設けることを特徴とする請求項1記
載のバスプローブ用回路。
2. Output signals of the buffer circuit and the difference
2. The circuit for bus probe according to claim 1, further comprising a selection circuit for inputting a differential voltage of the dynamic signal calculation circuit and a common voltage of the common signal calculation circuit, selecting the selected voltage and outputting the selected voltage to the display recording device. .
JP33389497A 1997-12-04 1997-12-04 Probe circuit for bus Expired - Fee Related JP3478098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33389497A JP3478098B2 (en) 1997-12-04 1997-12-04 Probe circuit for bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33389497A JP3478098B2 (en) 1997-12-04 1997-12-04 Probe circuit for bus

Publications (2)

Publication Number Publication Date
JPH11167496A JPH11167496A (en) 1999-06-22
JP3478098B2 true JP3478098B2 (en) 2003-12-10

Family

ID=18271153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33389497A Expired - Fee Related JP3478098B2 (en) 1997-12-04 1997-12-04 Probe circuit for bus

Country Status (1)

Country Link
JP (1) JP3478098B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282935B2 (en) * 2006-01-24 2007-10-16 Agilent Technologies, Inc. Regenerator probe

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
古村淳一,IEEE1394ハイ・パフォーマンス・シリアル・バスの概要,Interface,日本,CQ出版株式会社,1996年 4月 1日,第22巻,第3号,p.114−123
大西淑弘,増幅回路の基礎とその解析,トランジスタ技術,日本,CQ出版株式会社,1996年 9月 1日,第33巻.第9号,p.265−279
山本俊男,オシロシコープの使い方(2),トランジスタ技術,日本,CQ出版株式会社,1986年10月 1日,第23巻,第10号p.481−482
柳瀬亀吉,電流帰還型OPアンプの徹底研究,トランジスタ技術,日本,CQ出版株式会社,1994年12月 1日,第31巻,第12号,p.277−281

Also Published As

Publication number Publication date
JPH11167496A (en) 1999-06-22

Similar Documents

Publication Publication Date Title
US9692439B2 (en) Apparatus using a differential analog-to-digital converter
US6879175B2 (en) Hybrid AC/DC-coupled channel for automatic test equipment
US20050099362A1 (en) Portable automatic test instrument for video displays and generators
JP3509943B2 (en) Transmission path propagation delay time measurement circuit
JP3478098B2 (en) Probe circuit for bus
JP2003254996A (en) Waveform measuring device
US6879178B1 (en) Measuring current on a die
Almasi et al. Automated measurement of bioelectric impedance at very low frequencies
TW454090B (en) Apparatus and method for testing crossover point of voltage signal
JP2599022Y2 (en) Network analyzer
JP2596041Y2 (en) IC tester
JPH05288783A (en) Impedance measuring method and device
JP2512362B2 (en) Element measuring device
Tougaw Agilent's mixed-signal oscilloscopes provide enhanced measurement capabilities
US4091312A (en) Cathode ray display intensity modulator
JPH11252211A (en) Waveform record analysis output device for digital line
Cabot Testing digital audio devices in the digital domain
JP3258460B2 (en) Data output method for measuring instruments
JPS6243341Y2 (en)
KR0119923B1 (en) Logic analyzer using data storage and computer
JPS58201073A (en) Noise measuring device
Howard Why don't they understand what they know? What to do about it!
JP2002071397A (en) Equipment configuration display device and method, and recording medium with equipment configuration display program recorded thereon
JPS63182584A (en) Ic inspecting device
JPS62194477A (en) Liquid crystal driving circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees