JP3474929B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3474929B2 JP3474929B2 JP17917694A JP17917694A JP3474929B2 JP 3474929 B2 JP3474929 B2 JP 3474929B2 JP 17917694 A JP17917694 A JP 17917694A JP 17917694 A JP17917694 A JP 17917694A JP 3474929 B2 JP3474929 B2 JP 3474929B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- absolute value
- input signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Dc-Dc Converters (AREA)
- Control Of Amplification And Gain Control (AREA)
- Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
- Stereophonic Arrangements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は増幅回路に関し、更に詳
しく言えば、信号の大小に応じて変動する電源電圧を供
給することで、アンプの高効率化を図ることが可能とな
る増幅回路に関する物である。 【０００２】 【従来の技術】以下で、従来例に係るオーディオアンプ
について図３を参照しながら説明する。従来例に係るオ
ーディオアンプは、図３に示すように、絶対値回路
（１）、ＰＷＭ回路（２）及びチョッパ電源（３）から
なる電源回路が、入力信号（ＳＩ）を増幅して増幅信号
（ＺＳ）を出力するアンプ（４）に、増幅信号（ＺＳ）
の大小に応じて変動する電源電圧（±Ｖｃ）を供給する
ことにより、アンプの損失電力を低減してアンプの高効
率化を図っている回路である。 【０００３】当該回路によれば、まず増幅信号（ＺＳ）
が絶対値回路（１）によって絶対値化され、ＰＷＭ回路
（２）に出力される。次いで、それに基づいてチョッパ
電源（３）がスイッチング駆動され、図４に示すように
入力信号（ＳＩ）の大小に応じて変動する正負対称の電
源電圧（±Ｖｃ）が生成されて、アンプ（４）に供給さ
れるはずであった。 【０００４】しかし、実際には図４のグラフに示すよう
な動作をしない。例えば入力信号（ＳＩ）が正に振れて
いる場合には、増幅信号（ＺＳ）も当然正に振れている
わけであるが、このとき負荷に流れる電流は全て正の電
源電圧（＋Ｖｃ）から供給され、負の電源電圧（−Ｖ
ｃ）の負荷が殆どない状態になっている。すると、その
とき、チョッパ電源（３）の負の電源電圧（−Ｖｃ）を
生成する側のコンデンサは、仮にＰＭＷのデューティが
十分小さくとも、電荷が充電される一方で、負の電源電
圧（−Ｖｃ）は入力信号（ＳＩ）と全く関係なく、図５
に示すように極めて短時間で最大電圧まで達してしま
う。 【０００５】入力信号（ＳＩ）が負に振れている場合に
は、同様にして正側の電源電圧（＋Ｖｃ）が図５のグラ
フに示すように最大電圧にまで達してしまうので、入力
信号（ＳＩ）にほとんど依存せず、非常に高い電源電圧
（±Ｖｃ）が供給されてしまうために、アンプによる電
力損失が甚だしく大きくなってしまうという問題が生じ
ていた。 【０００６】これを解決すべく、電源回路としては図３
に示す絶対値回路（１），ＰＷＭ回路（２）及びチョッ
パ電源（３）を用いて、アンプを図６に示すようなＢＴ
Ｌ（Balanced Transformer-less）回路に代える回路が
提案されている。この回路は、図６に示すように、第１
のアンプ（５）と第２のアンプ（６）との出力の間にス
ピーカなどの負荷が接続されてなる回路である。 【０００７】当該回路によれば、第２のアンプ（６）の
入力側にインバータ（７）が接続されていることによ
り、第１のアンプ（５）に入力される入力信号（ＳＩ）
の反転信号（ＳＩ１）が第２のアンプ（６）に入力され
ることにより、互いに位相が反転している第１，第２の
増幅信号（ＺＳ１，ＺＳ２）が常時出力されている。例
えば、図７のグラフに示すように、入力信号（ＳＩ）が
正に振れている間には正に振れている第１の増幅信号
（ＺＳ１）が第１のアンプ（５）から出力され、同時に
負に振れている第２の増幅信号（ＺＳ２）が第２のアン
プ（６）から出力されている。 【０００８】よって、不図示のチョッパ電源の負荷とな
る増幅信号（ＺＳ１，ＺＳ２）による負荷電流は常に正
側と負側とで同じ値になっているので、入力信号（Ｓ
Ｉ）に正しく対応した電源電圧（±Ｖｃ）が図７に示す
ように供給されるので、アンプの消費電力を最小限に低
減して、アンプの高効率化を図ることができる。 【０００９】 【発明が解決しようとする課題】しかしながら、上記の
ＢＴＬ型の回路をオーディオアンプの場合に用いた場
合、左チャンネルと右チャンネルの各々に図６に示すよ
うなＢＴＬ回路を設ける必要があった。ＢＴＬ回路の場
合、図６に示すように１つのチャンネルについて２つの
アンプが必要であるために、左，右の２チャンネルにつ
いて２×２＝４個のアンプが必要となる。従って、素子
数が増大して、特にハイブリッドＩＣに当該回路を搭載
する場合に、高集積化の妨げになるなどの問題が生じて
いた。 【００１０】 【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、左チャンネ
ルの入力信号（ＳＬ）を増幅し、第１のスピーカ（１２
Ｌ）に左チャンネルの増幅信号（ＺＬ）を出力する第１
のアンプ（１１Ｌ）と、右チャンネルの入力信号（Ｓ
Ｒ）の位相を反転したのちに増幅し、第２のスピーカ
（１２Ｒ）に右チャンネルの増幅信号（ＺＬ）を出力す
る第２のアンプ（１１Ｒ）と、左チャンネルの入力信号
（ＳＬ）を絶対値化する第１の絶対値化回路（１３Ｌ）
と、右チャンネルの入力信号（ＳＲ）を絶対値化する第
２の絶対値化回路（１３Ｒ）と、前記絶対値化された左
チャンネルの入力信号（ＳＬ）と前記絶対値化された右
チャンネルの入力信号（ＳＲ）とのいずれかを選択する
ＯＲ回路（１４）と、前記ＯＲ回路（１４）によって選
択された絶対値化された入力信号をＰＷＭ変調してチョ
ッパ電源（１６）を駆動するＰＷＭ回路（１５）と、前
記ＰＷＭ回路（１５）の駆動に基づいて、入力信号（Ｓ
Ｌ．ＳＲ）の変動に応じて変動する電源電圧（±Ｖｃ）
を前記第１，第２のアンプ（１１Ｌ，１１Ｒ）に供給す
るチョッパ電源（１６）とを有することにより、従来の
ＢＴＬ回路に比して素子数を低減しつつ、増幅回路の高
効率化を図ることが可能になる増幅回路を提供するもの
である。 【００１１】 【作 用】本発明に係る増幅回路によれば、図１に示す
ように第１のアンプ（１１Ｌ）と、第２のアンプ（１１
Ｒ）と、第１のスピーカ（１２Ｌ）と、第２のスピーカ
（１２Ｒ）と、第１の絶対値化回路（１３Ｌ）と、第２
の絶対値化回路（１３Ｒ）と、ＯＲ回路（１４）と、Ｐ
ＷＭ回路（１５）と、チョッパ電源（１６）とを有す
る。 【００１２】すなわち、第１のアンプ（１１Ｌ）によっ
て左チャンネルの入力信号（ＳＬ）が増幅された左チャ
ンネルの増幅信号（ＺＬ）が第１のスピーカ（１２Ｌ）
に出力され、第２のアンプ（１１Ｒ）によって右チャン
ネルの入力信号（ＳＲ）の位相が反転されたのちに増幅
された右チャンネルの増幅信号（ＺＬ）が、第１のスピ
ーカ（１２Ｌ）と逆位相になっている第２のスピーカ
（１２Ｒ）に出力され、第１の絶対値化回路（１３Ｌ）
によって左チャンネルの入力信号（ＳＬ）が絶対値化さ
れ、同時に第２の絶対値化回路（１３Ｒ）によって右チ
ャンネルの入力信号（ＳＲ）が絶対値化され、絶対値化
された左チャンネルの入力信号（ＳＬ）と絶対値化され
た右チャンネルの入力信号（ＳＲ）とのいずれか大きい
方がＯＲ回路（１４）によって選択され、ＯＲ回路（１
４）によって選択された絶対値化された入力信号がＰＷ
Ｍ回路（１５）によってＰＷＭ変調されてチョッパ電源
（１６）が駆動され、チョッパ電源（１６）によって、
入力信号（ＳＬ．ＳＲ）の変動に応じて変動する電源電
圧（±Ｖｃ）が第１，第２のアンプ（１１Ｌ，１１Ｒ）
に供給される。 【００１３】一般にオーディオ信号の場合、左チャンネ
ルの入力信号（ＳＬ）と右チャンネルの入力信号（Ｓ
Ｒ）とは完全に一致しないまでもある程度の相関性を持
っている。従って、左チャンネルの入力信号（ＳＬ）が
正側に振れているときには右チャンネルの入力信号（Ｓ
Ｒ）も正側に振れているので、左チャンネルの増幅信号
（ＺＬ）は正に振れ、右チャンネルの増幅信号（ＺＲ）
はインバータ（１７）によって反転された信号（ＳＲ
１）が増幅されているので負に振れている。 【００１４】また、逆に左チャンネルの入力信号（Ｓ
Ｌ）が負側に振れているときには左チャンネルの増幅信
号（ＺＬ）は負に振れ、右チャンネルの増幅信号（Ｚ
Ｒ）は正に振れている。よって、ＢＴＬ回路と同様にチ
ョッパ電源の負荷となる増幅信号（ＺＬ，ＺＲ）の電圧
は常に正側と負側とでほぼ同一になっているので、従来
のように片側の負荷が０になることで図５に示すように
最大電圧が供給されることを抑止することができる。 【００１５】これにより、入力信号（ＳＩ）に対応した
電源電圧（±Ｖｃ）が図２に示すように供給されるの
で、アンプの消費電力を低減して、アンプの高効率化を
図ることが可能になる。しかも、左チャンネルと右チャ
ンネルの２チャンネルにそれぞれ２個のアンプを用いる
ことで素子数が増大していたＢＴＬ回路を用いていない
ので、素子数を大幅に減少することができ、当該回路を
ハイブリッドＩＣに搭載するような場合には、集積度を
向上させることができ、コストを低減することができる
ので、特に有効である。 【００１６】 【実施例】以下で本発明の実施例について図面を参照し
ながら説明する。本発明の実施例に係る増幅回路は、図
１に示すように、第１，第２のアンプ（１１Ｌ，１１
Ｒ），第１，第２のスピーカ（１２Ｌ，１２Ｒ），第
１，第２の絶対値化回路（１３Ｌ，１３Ｒ），ＯＲ回路
（１４），ＰＷＭ回路（１５）及びチョッパ電源（１
６）からなり、左チャンネルのオーディオ入力信号であ
る左チャンネルの入力信号（ＳＬ）と右チャンネルのオ
ーディオ入力信号である右チャンネルの入力信号（Ｓ
Ｒ）とをそれぞれ増幅して左チャンネルに対応する左チ
ャンネルの増幅信号（ＺＬ）と、右チャンネルに対応す
る右チャンネルの増幅信号（ＺＲ）を生成して、第１、
第２のスピーカ（１２Ｌ，１２Ｒ）にそれぞれ出力させ
るオーディオアンプである。 【００１７】第１のアンプ（１１Ｌ）は、左チャンネル
の入力信号（ＳＬ）を増幅して左チャンネルの増幅信号
（ＺＬ）を生成し、第１のスピーカ（１２Ｌ）に出力す
る回路である。第２のアンプ（１１Ｒ）は、右チャンネ
ルの入力信号（ＳＲ）を増幅して右チャンネルの増幅信
号（ＺＲ）を生成し、第１のスピーカ（１２Ｌ）と逆位
相になっている第２のスピーカ（１２Ｒ）に出力する回
路である。 【００１８】第１の絶対値化回路（１３Ｌ）は、左チャ
ンネルの入力信号（ＳＬ）の絶対値をとり、ＯＲ回路
（１４）に出力する回路である。第２の絶対値化回路
（１３Ｒ）は、右チャンネルの入力信号（ＳＲ）の絶対
値をとり、ＯＲ回路（１４）に出力する回路である。Ｏ
Ｒ回路（１４）は、絶対値化された左チャンネルの入力
信号（ＳＬ）、右チャンネルの入力信号（ＳＲ）とのう
ち、いずれか大きい方を選択してＰＷＭ回路（１５）に
出力する回路である。 【００１９】ＰＷＭ回路（１５）は、ＯＲ回路（１４）
からの絶対値化された入力信号（ＳＬ，ＳＲ）をＰＷＭ
変調してチョッパ電源（１６）に供給する回路である。
チョッパ電源（１６）は、スイッチング素子（ＳＷ１
１）とトランス（ＴＲ１１）と整流回路（ＳＣ）とを有
し、ＰＷＭ回路（１５）の出力に基づいて、入力信号
（ＳＬ，ＳＲ）の大小に応じて変動する電源電圧（±Ｖ
ｃ）を第１，第２のアンプ（１１Ｌ，１１Ｒ）に供給す
る回路である。 【００２０】当該回路の動作を以下で説明する。まず、
左チャンネルの増幅信号（ＺＬ）と右チャンネルの増幅
信号（ＺＲ）とが第１の絶対値化回路（１３Ｌ）、第２
の絶対値化回路（１３Ｒ）によってそれぞれ絶対値化さ
れ、ＯＲ回路（１４）に出力される。次いで、絶対値化
された第１、右チャンネルの増幅信号（ＺＬ，ＺＲ）の
うちいずれか大きい方の信号がＯＲ回路（１４）によっ
て選択されてＰＷＭ回路（１５）に出力される。 【００２１】その後、ＯＲ回路（１４）の出力信号がＰ
ＷＭ回路（１５）によってＰＷＭ変調され、チョッパ電
源（１６）に出力される。次いで、チョッパ電源（１
６）によって、スイッチング素子（ＳＷ１１）がスイッ
チング動作して、トランス（ＴＲ１１）に電流が供給／
非供給され、整流回路（ＳＣ）によって整流されること
により、増幅信号に応じて変動する電源電圧（±Ｖｃ）
が生成されて第１，第２のアンプ（１１Ｌ，１１Ｒ）に
それぞれ供給される。 【００２２】一方、左チャンネルの入力信号（ＳＬ）は
第１のアンプ（１１Ｌ）に入力され、第１のアンプ（１
１Ｌ）によって増幅されて左チャンネルの増幅信号（Ｚ
Ｌ）が生成される。これと同時に右チャンネルの入力信
号（ＳＲ）はインバータ（１７）によって反転され、反
転された右チャンネルの入力信号（ＳＲ１）が第２のア
ンプ（１１Ｒ）に入力され、第２のアンプ（１１Ｒ）に
よって増幅されて右チャンネルの増幅信号（ＺＲ）が生
成される。 【００２３】次いで、左チャンネルの増幅信号（ＺＬ）
は第１のスピーカ（１２Ｌ）に、右チャンネルの増幅信
号（ＺＲ）は第２のスピーカ（１２Ｒ）にそれぞれ出力
されて、それぞれのチャンネルに対応した音声信号が出
力される。なお、右チャンネルの増幅信号（ＺＲ）は上
述のように位相が反転しているが、上述のように第２の
スピーカ（１２Ｒ）の位相は反転しているので、結局第
２のスピーカ（１２Ｒ）から出力される音声信号の位相
は元に戻っている。 【００２４】以上説明したように、本実施例に係る増幅
回路によれば、図１に示すように第１のアンプ（１１
Ｌ）と、第２のアンプ（１１Ｒ）と、第１のスピーカ
（１２Ｌ）と、第２のスピーカ（１２Ｒ）と、第１の絶
対値化回路（１３Ｌ）と、第２の絶対値化回路（１３
Ｒ）と、ＯＲ回路（１４）と、ＰＷＭ回路（１５）と、
チョッパ電源（１６）とを有する。 【００２５】一般にオーディオ信号の場合、左チャンネ
ルの入力信号（ＳＬ）と右チャンネルの入力信号（Ｓ
Ｒ）とは、図２のグラフに示すように、完全に一致しな
いまでもある程度の相関性を持っている。従って、左チ
ャンネルの入力信号（ＳＬ）が正側に振れているときに
は右チャンネルの入力信号（ＳＲ）も正側に振れている
ので、増幅信号を見ると、左チャンネルの増幅信号（Ｚ
Ｌ）は正に振れ、右チャンネルの増幅信号（ＺＲ）はイ
ンバータ（１７）によって反転されているので負に振れ
ている。 【００２６】逆に、左チャンネルの入力信号（ＳＬ）が
負に振れているときには左チャンネルの増幅信号（Ｚ
Ｌ）が負に振れ、右チャンネルの増幅信号（ＺＲ）は正
に振れている。よって、ＢＴＬ回路と同様に、チョッパ
電源（１６）の負荷となる増幅信号（ＺＬ，ＺＲ）の電
圧は常に正側と負側とでほぼ同一になっているので、従
来のように片側の負荷が０になることで図５に示すよう
に最大電圧が供給されることを抑止することができる。 【００２７】これにより、入力信号（ＳＩ）に対応した
電源電圧（±Ｖｃ）が図２に示すように供給されるの
で、アンプの消費電力を低減して、アンプの高効率化を
図ることが可能になる。しかも、左チャンネルと右チャ
ンネルの２チャンネルにそれぞれ２個のアンプを用いる
ことで素子数が増大していたＢＴＬ回路を用いていない
ので、素子数を大幅に削減することができ、当該回路を
ハイブリッドＩＣに搭載するような場合には、集積度を
向上させることができ、コストを低減することができる
ので、特に有効である。 【００２８】 【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、第１のアンプ（１１Ｌ）と、第２のアン
プ（１１Ｒ）と、第１のスピーカ（１２Ｌ）と、第２の
スピーカ（１２Ｒ）と、第１の絶対値化回路（１３Ｌ）
と、第２の絶対値化回路（１３Ｒ）と、ＯＲ回路（１
４）と、ＰＷＭ回路（１５）と、チョッパ電源（１６）
とを有する。 【００２９】このため、ＢＴＬ回路と同様にチョッパ電
源の負荷は常に正と負とで同一になっているので、増幅
信号（ＳＩ）に対応した電源電圧（±Ｖｃ）が供給され
るので、アンプの消費電力を最小限に低減することがで
き、アンプの効率を向上させることが可能になる。しか
も、左チャンネルと右チャンネルの２チャンネルにそれ
ぞれ２個のアンプを用いることで素子数が増大していた
ＢＴＬ回路を用いていないので、素子数を大幅に減少す
ることができ、当該回路をハイブリッドＩＣに搭載する
ような場合には、集積度を向上させることができ、コス
トを低減することができるので、特に有効である。
しく言えば、信号の大小に応じて変動する電源電圧を供
給することで、アンプの高効率化を図ることが可能とな
る増幅回路に関する物である。 【０００２】 【従来の技術】以下で、従来例に係るオーディオアンプ
について図３を参照しながら説明する。従来例に係るオ
ーディオアンプは、図３に示すように、絶対値回路
（１）、ＰＷＭ回路（２）及びチョッパ電源（３）から
なる電源回路が、入力信号（ＳＩ）を増幅して増幅信号
（ＺＳ）を出力するアンプ（４）に、増幅信号（ＺＳ）
の大小に応じて変動する電源電圧（±Ｖｃ）を供給する
ことにより、アンプの損失電力を低減してアンプの高効
率化を図っている回路である。 【０００３】当該回路によれば、まず増幅信号（ＺＳ）
が絶対値回路（１）によって絶対値化され、ＰＷＭ回路
（２）に出力される。次いで、それに基づいてチョッパ
電源（３）がスイッチング駆動され、図４に示すように
入力信号（ＳＩ）の大小に応じて変動する正負対称の電
源電圧（±Ｖｃ）が生成されて、アンプ（４）に供給さ
れるはずであった。 【０００４】しかし、実際には図４のグラフに示すよう
な動作をしない。例えば入力信号（ＳＩ）が正に振れて
いる場合には、増幅信号（ＺＳ）も当然正に振れている
わけであるが、このとき負荷に流れる電流は全て正の電
源電圧（＋Ｖｃ）から供給され、負の電源電圧（−Ｖ
ｃ）の負荷が殆どない状態になっている。すると、その
とき、チョッパ電源（３）の負の電源電圧（−Ｖｃ）を
生成する側のコンデンサは、仮にＰＭＷのデューティが
十分小さくとも、電荷が充電される一方で、負の電源電
圧（−Ｖｃ）は入力信号（ＳＩ）と全く関係なく、図５
に示すように極めて短時間で最大電圧まで達してしま
う。 【０００５】入力信号（ＳＩ）が負に振れている場合に
は、同様にして正側の電源電圧（＋Ｖｃ）が図５のグラ
フに示すように最大電圧にまで達してしまうので、入力
信号（ＳＩ）にほとんど依存せず、非常に高い電源電圧
（±Ｖｃ）が供給されてしまうために、アンプによる電
力損失が甚だしく大きくなってしまうという問題が生じ
ていた。 【０００６】これを解決すべく、電源回路としては図３
に示す絶対値回路（１），ＰＷＭ回路（２）及びチョッ
パ電源（３）を用いて、アンプを図６に示すようなＢＴ
Ｌ（Balanced Transformer-less）回路に代える回路が
提案されている。この回路は、図６に示すように、第１
のアンプ（５）と第２のアンプ（６）との出力の間にス
ピーカなどの負荷が接続されてなる回路である。 【０００７】当該回路によれば、第２のアンプ（６）の
入力側にインバータ（７）が接続されていることによ
り、第１のアンプ（５）に入力される入力信号（ＳＩ）
の反転信号（ＳＩ１）が第２のアンプ（６）に入力され
ることにより、互いに位相が反転している第１，第２の
増幅信号（ＺＳ１，ＺＳ２）が常時出力されている。例
えば、図７のグラフに示すように、入力信号（ＳＩ）が
正に振れている間には正に振れている第１の増幅信号
（ＺＳ１）が第１のアンプ（５）から出力され、同時に
負に振れている第２の増幅信号（ＺＳ２）が第２のアン
プ（６）から出力されている。 【０００８】よって、不図示のチョッパ電源の負荷とな
る増幅信号（ＺＳ１，ＺＳ２）による負荷電流は常に正
側と負側とで同じ値になっているので、入力信号（Ｓ
Ｉ）に正しく対応した電源電圧（±Ｖｃ）が図７に示す
ように供給されるので、アンプの消費電力を最小限に低
減して、アンプの高効率化を図ることができる。 【０００９】 【発明が解決しようとする課題】しかしながら、上記の
ＢＴＬ型の回路をオーディオアンプの場合に用いた場
合、左チャンネルと右チャンネルの各々に図６に示すよ
うなＢＴＬ回路を設ける必要があった。ＢＴＬ回路の場
合、図６に示すように１つのチャンネルについて２つの
アンプが必要であるために、左，右の２チャンネルにつ
いて２×２＝４個のアンプが必要となる。従って、素子
数が増大して、特にハイブリッドＩＣに当該回路を搭載
する場合に、高集積化の妨げになるなどの問題が生じて
いた。 【００１０】 【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、左チャンネ
ルの入力信号（ＳＬ）を増幅し、第１のスピーカ（１２
Ｌ）に左チャンネルの増幅信号（ＺＬ）を出力する第１
のアンプ（１１Ｌ）と、右チャンネルの入力信号（Ｓ
Ｒ）の位相を反転したのちに増幅し、第２のスピーカ
（１２Ｒ）に右チャンネルの増幅信号（ＺＬ）を出力す
る第２のアンプ（１１Ｒ）と、左チャンネルの入力信号
（ＳＬ）を絶対値化する第１の絶対値化回路（１３Ｌ）
と、右チャンネルの入力信号（ＳＲ）を絶対値化する第
２の絶対値化回路（１３Ｒ）と、前記絶対値化された左
チャンネルの入力信号（ＳＬ）と前記絶対値化された右
チャンネルの入力信号（ＳＲ）とのいずれかを選択する
ＯＲ回路（１４）と、前記ＯＲ回路（１４）によって選
択された絶対値化された入力信号をＰＷＭ変調してチョ
ッパ電源（１６）を駆動するＰＷＭ回路（１５）と、前
記ＰＷＭ回路（１５）の駆動に基づいて、入力信号（Ｓ
Ｌ．ＳＲ）の変動に応じて変動する電源電圧（±Ｖｃ）
を前記第１，第２のアンプ（１１Ｌ，１１Ｒ）に供給す
るチョッパ電源（１６）とを有することにより、従来の
ＢＴＬ回路に比して素子数を低減しつつ、増幅回路の高
効率化を図ることが可能になる増幅回路を提供するもの
である。 【００１１】 【作 用】本発明に係る増幅回路によれば、図１に示す
ように第１のアンプ（１１Ｌ）と、第２のアンプ（１１
Ｒ）と、第１のスピーカ（１２Ｌ）と、第２のスピーカ
（１２Ｒ）と、第１の絶対値化回路（１３Ｌ）と、第２
の絶対値化回路（１３Ｒ）と、ＯＲ回路（１４）と、Ｐ
ＷＭ回路（１５）と、チョッパ電源（１６）とを有す
る。 【００１２】すなわち、第１のアンプ（１１Ｌ）によっ
て左チャンネルの入力信号（ＳＬ）が増幅された左チャ
ンネルの増幅信号（ＺＬ）が第１のスピーカ（１２Ｌ）
に出力され、第２のアンプ（１１Ｒ）によって右チャン
ネルの入力信号（ＳＲ）の位相が反転されたのちに増幅
された右チャンネルの増幅信号（ＺＬ）が、第１のスピ
ーカ（１２Ｌ）と逆位相になっている第２のスピーカ
（１２Ｒ）に出力され、第１の絶対値化回路（１３Ｌ）
によって左チャンネルの入力信号（ＳＬ）が絶対値化さ
れ、同時に第２の絶対値化回路（１３Ｒ）によって右チ
ャンネルの入力信号（ＳＲ）が絶対値化され、絶対値化
された左チャンネルの入力信号（ＳＬ）と絶対値化され
た右チャンネルの入力信号（ＳＲ）とのいずれか大きい
方がＯＲ回路（１４）によって選択され、ＯＲ回路（１
４）によって選択された絶対値化された入力信号がＰＷ
Ｍ回路（１５）によってＰＷＭ変調されてチョッパ電源
（１６）が駆動され、チョッパ電源（１６）によって、
入力信号（ＳＬ．ＳＲ）の変動に応じて変動する電源電
圧（±Ｖｃ）が第１，第２のアンプ（１１Ｌ，１１Ｒ）
に供給される。 【００１３】一般にオーディオ信号の場合、左チャンネ
ルの入力信号（ＳＬ）と右チャンネルの入力信号（Ｓ
Ｒ）とは完全に一致しないまでもある程度の相関性を持
っている。従って、左チャンネルの入力信号（ＳＬ）が
正側に振れているときには右チャンネルの入力信号（Ｓ
Ｒ）も正側に振れているので、左チャンネルの増幅信号
（ＺＬ）は正に振れ、右チャンネルの増幅信号（ＺＲ）
はインバータ（１７）によって反転された信号（ＳＲ
１）が増幅されているので負に振れている。 【００１４】また、逆に左チャンネルの入力信号（Ｓ
Ｌ）が負側に振れているときには左チャンネルの増幅信
号（ＺＬ）は負に振れ、右チャンネルの増幅信号（Ｚ
Ｒ）は正に振れている。よって、ＢＴＬ回路と同様にチ
ョッパ電源の負荷となる増幅信号（ＺＬ，ＺＲ）の電圧
は常に正側と負側とでほぼ同一になっているので、従来
のように片側の負荷が０になることで図５に示すように
最大電圧が供給されることを抑止することができる。 【００１５】これにより、入力信号（ＳＩ）に対応した
電源電圧（±Ｖｃ）が図２に示すように供給されるの
で、アンプの消費電力を低減して、アンプの高効率化を
図ることが可能になる。しかも、左チャンネルと右チャ
ンネルの２チャンネルにそれぞれ２個のアンプを用いる
ことで素子数が増大していたＢＴＬ回路を用いていない
ので、素子数を大幅に減少することができ、当該回路を
ハイブリッドＩＣに搭載するような場合には、集積度を
向上させることができ、コストを低減することができる
ので、特に有効である。 【００１６】 【実施例】以下で本発明の実施例について図面を参照し
ながら説明する。本発明の実施例に係る増幅回路は、図
１に示すように、第１，第２のアンプ（１１Ｌ，１１
Ｒ），第１，第２のスピーカ（１２Ｌ，１２Ｒ），第
１，第２の絶対値化回路（１３Ｌ，１３Ｒ），ＯＲ回路
（１４），ＰＷＭ回路（１５）及びチョッパ電源（１
６）からなり、左チャンネルのオーディオ入力信号であ
る左チャンネルの入力信号（ＳＬ）と右チャンネルのオ
ーディオ入力信号である右チャンネルの入力信号（Ｓ
Ｒ）とをそれぞれ増幅して左チャンネルに対応する左チ
ャンネルの増幅信号（ＺＬ）と、右チャンネルに対応す
る右チャンネルの増幅信号（ＺＲ）を生成して、第１、
第２のスピーカ（１２Ｌ，１２Ｒ）にそれぞれ出力させ
るオーディオアンプである。 【００１７】第１のアンプ（１１Ｌ）は、左チャンネル
の入力信号（ＳＬ）を増幅して左チャンネルの増幅信号
（ＺＬ）を生成し、第１のスピーカ（１２Ｌ）に出力す
る回路である。第２のアンプ（１１Ｒ）は、右チャンネ
ルの入力信号（ＳＲ）を増幅して右チャンネルの増幅信
号（ＺＲ）を生成し、第１のスピーカ（１２Ｌ）と逆位
相になっている第２のスピーカ（１２Ｒ）に出力する回
路である。 【００１８】第１の絶対値化回路（１３Ｌ）は、左チャ
ンネルの入力信号（ＳＬ）の絶対値をとり、ＯＲ回路
（１４）に出力する回路である。第２の絶対値化回路
（１３Ｒ）は、右チャンネルの入力信号（ＳＲ）の絶対
値をとり、ＯＲ回路（１４）に出力する回路である。Ｏ
Ｒ回路（１４）は、絶対値化された左チャンネルの入力
信号（ＳＬ）、右チャンネルの入力信号（ＳＲ）とのう
ち、いずれか大きい方を選択してＰＷＭ回路（１５）に
出力する回路である。 【００１９】ＰＷＭ回路（１５）は、ＯＲ回路（１４）
からの絶対値化された入力信号（ＳＬ，ＳＲ）をＰＷＭ
変調してチョッパ電源（１６）に供給する回路である。
チョッパ電源（１６）は、スイッチング素子（ＳＷ１
１）とトランス（ＴＲ１１）と整流回路（ＳＣ）とを有
し、ＰＷＭ回路（１５）の出力に基づいて、入力信号
（ＳＬ，ＳＲ）の大小に応じて変動する電源電圧（±Ｖ
ｃ）を第１，第２のアンプ（１１Ｌ，１１Ｒ）に供給す
る回路である。 【００２０】当該回路の動作を以下で説明する。まず、
左チャンネルの増幅信号（ＺＬ）と右チャンネルの増幅
信号（ＺＲ）とが第１の絶対値化回路（１３Ｌ）、第２
の絶対値化回路（１３Ｒ）によってそれぞれ絶対値化さ
れ、ＯＲ回路（１４）に出力される。次いで、絶対値化
された第１、右チャンネルの増幅信号（ＺＬ，ＺＲ）の
うちいずれか大きい方の信号がＯＲ回路（１４）によっ
て選択されてＰＷＭ回路（１５）に出力される。 【００２１】その後、ＯＲ回路（１４）の出力信号がＰ
ＷＭ回路（１５）によってＰＷＭ変調され、チョッパ電
源（１６）に出力される。次いで、チョッパ電源（１
６）によって、スイッチング素子（ＳＷ１１）がスイッ
チング動作して、トランス（ＴＲ１１）に電流が供給／
非供給され、整流回路（ＳＣ）によって整流されること
により、増幅信号に応じて変動する電源電圧（±Ｖｃ）
が生成されて第１，第２のアンプ（１１Ｌ，１１Ｒ）に
それぞれ供給される。 【００２２】一方、左チャンネルの入力信号（ＳＬ）は
第１のアンプ（１１Ｌ）に入力され、第１のアンプ（１
１Ｌ）によって増幅されて左チャンネルの増幅信号（Ｚ
Ｌ）が生成される。これと同時に右チャンネルの入力信
号（ＳＲ）はインバータ（１７）によって反転され、反
転された右チャンネルの入力信号（ＳＲ１）が第２のア
ンプ（１１Ｒ）に入力され、第２のアンプ（１１Ｒ）に
よって増幅されて右チャンネルの増幅信号（ＺＲ）が生
成される。 【００２３】次いで、左チャンネルの増幅信号（ＺＬ）
は第１のスピーカ（１２Ｌ）に、右チャンネルの増幅信
号（ＺＲ）は第２のスピーカ（１２Ｒ）にそれぞれ出力
されて、それぞれのチャンネルに対応した音声信号が出
力される。なお、右チャンネルの増幅信号（ＺＲ）は上
述のように位相が反転しているが、上述のように第２の
スピーカ（１２Ｒ）の位相は反転しているので、結局第
２のスピーカ（１２Ｒ）から出力される音声信号の位相
は元に戻っている。 【００２４】以上説明したように、本実施例に係る増幅
回路によれば、図１に示すように第１のアンプ（１１
Ｌ）と、第２のアンプ（１１Ｒ）と、第１のスピーカ
（１２Ｌ）と、第２のスピーカ（１２Ｒ）と、第１の絶
対値化回路（１３Ｌ）と、第２の絶対値化回路（１３
Ｒ）と、ＯＲ回路（１４）と、ＰＷＭ回路（１５）と、
チョッパ電源（１６）とを有する。 【００２５】一般にオーディオ信号の場合、左チャンネ
ルの入力信号（ＳＬ）と右チャンネルの入力信号（Ｓ
Ｒ）とは、図２のグラフに示すように、完全に一致しな
いまでもある程度の相関性を持っている。従って、左チ
ャンネルの入力信号（ＳＬ）が正側に振れているときに
は右チャンネルの入力信号（ＳＲ）も正側に振れている
ので、増幅信号を見ると、左チャンネルの増幅信号（Ｚ
Ｌ）は正に振れ、右チャンネルの増幅信号（ＺＲ）はイ
ンバータ（１７）によって反転されているので負に振れ
ている。 【００２６】逆に、左チャンネルの入力信号（ＳＬ）が
負に振れているときには左チャンネルの増幅信号（Ｚ
Ｌ）が負に振れ、右チャンネルの増幅信号（ＺＲ）は正
に振れている。よって、ＢＴＬ回路と同様に、チョッパ
電源（１６）の負荷となる増幅信号（ＺＬ，ＺＲ）の電
圧は常に正側と負側とでほぼ同一になっているので、従
来のように片側の負荷が０になることで図５に示すよう
に最大電圧が供給されることを抑止することができる。 【００２７】これにより、入力信号（ＳＩ）に対応した
電源電圧（±Ｖｃ）が図２に示すように供給されるの
で、アンプの消費電力を低減して、アンプの高効率化を
図ることが可能になる。しかも、左チャンネルと右チャ
ンネルの２チャンネルにそれぞれ２個のアンプを用いる
ことで素子数が増大していたＢＴＬ回路を用いていない
ので、素子数を大幅に削減することができ、当該回路を
ハイブリッドＩＣに搭載するような場合には、集積度を
向上させることができ、コストを低減することができる
ので、特に有効である。 【００２８】 【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、第１のアンプ（１１Ｌ）と、第２のアン
プ（１１Ｒ）と、第１のスピーカ（１２Ｌ）と、第２の
スピーカ（１２Ｒ）と、第１の絶対値化回路（１３Ｌ）
と、第２の絶対値化回路（１３Ｒ）と、ＯＲ回路（１
４）と、ＰＷＭ回路（１５）と、チョッパ電源（１６）
とを有する。 【００２９】このため、ＢＴＬ回路と同様にチョッパ電
源の負荷は常に正と負とで同一になっているので、増幅
信号（ＳＩ）に対応した電源電圧（±Ｖｃ）が供給され
るので、アンプの消費電力を最小限に低減することがで
き、アンプの効率を向上させることが可能になる。しか
も、左チャンネルと右チャンネルの２チャンネルにそれ
ぞれ２個のアンプを用いることで素子数が増大していた
ＢＴＬ回路を用いていないので、素子数を大幅に減少す
ることができ、当該回路をハイブリッドＩＣに搭載する
ような場合には、集積度を向上させることができ、コス
トを低減することができるので、特に有効である。
【図面の簡単な説明】
【図１】本発明の実施例に係る増幅回路の回路図であ
る。 【図２】本発明の実施例に係る増幅回路の動作を説明す
るグラフである。 【図３】従来例に係る増幅回路の回路図である。 【図４】従来例に係る増幅回路の動作を説明する第１の
グラフである。 【図５】従来例に係る増幅回路の動作を説明する第２の
グラフである。 【図６】従来例に係るＢＴＬ型の増幅回路の回路図であ
る。 【図７】従来例に係るＢＴＬ型の増幅回路の回路の動作
を説明するグラフである。 【符号の説明】 （１１Ｌ） 第１のアンプ （１１Ｒ） 第２のアンプ （１２Ｌ） 第１のスピーカ （１２Ｒ） 第２のスピーカ （１３Ｌ） 第１の絶対値化回路 （１３Ｒ） 第２の絶対値化回路 （１４） ＯＲ回路 （１５） ＰＷＭ回路 （１６） チョッパ電源 （１７） インバータ （ＳＣ） 整流回路 （ＳＷ１１）スイッチング素子 （ＴＲ１１）トランス （ＳＬ） 左チャンネルの入力信号 （ＳＲ） 右チャンネルの入力信号 （ＺＬ） 左チャンネルの増幅信号 （ＺＲ） 右チャンネルの増幅信号
る。 【図２】本発明の実施例に係る増幅回路の動作を説明す
るグラフである。 【図３】従来例に係る増幅回路の回路図である。 【図４】従来例に係る増幅回路の動作を説明する第１の
グラフである。 【図５】従来例に係る増幅回路の動作を説明する第２の
グラフである。 【図６】従来例に係るＢＴＬ型の増幅回路の回路図であ
る。 【図７】従来例に係るＢＴＬ型の増幅回路の回路の動作
を説明するグラフである。 【符号の説明】 （１１Ｌ） 第１のアンプ （１１Ｒ） 第２のアンプ （１２Ｌ） 第１のスピーカ （１２Ｒ） 第２のスピーカ （１３Ｌ） 第１の絶対値化回路 （１３Ｒ） 第２の絶対値化回路 （１４） ＯＲ回路 （１５） ＰＷＭ回路 （１６） チョッパ電源 （１７） インバータ （ＳＣ） 整流回路 （ＳＷ１１）スイッチング素子 （ＴＲ１１）トランス （ＳＬ） 左チャンネルの入力信号 （ＳＲ） 右チャンネルの入力信号 （ＺＬ） 左チャンネルの増幅信号 （ＺＲ） 右チャンネルの増幅信号
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｒ 3/00 ３１０ Ｈ０４Ｒ 3/00 ３１０
5/04 5/04 Ｚ
(56)参考文献 特開 昭56−136010（ＪＰ，Ａ)
特開 昭60−62214（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H03G 3/02
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 左チャンネルの入力信号（ＳＬ）を増幅
し、第１のスピーカ（１２Ｌ）に左チャンネルの増幅信
号（ＺＬ）を出力する第１のアンプ(１１Ｌ)と、 右チャンネルの入力信号（ＳＲ）の位相を反転したのち
に増幅し、位相反転された第２のスピーカ（１２Ｒ）に
右チャンネルの増幅信号（ＺＲ）を出力する第２のアン
プ（１１Ｒ）と、前記第１のアンプ（１１Ｌ）で増幅された 左チャンネル
の増幅信号（ＺＬ）を絶対値化する第１の絶対値化回路
（１３Ｌ）と、 前記第２のアンプ（１１Ｒ）で増幅された右チャンネル
の増幅信号（ＺＲ）を絶対値化する第２の絶対値化回路
（１３Ｒ）と、 前記絶対値化された左チャンネルの増幅信号（ＺＬ）と
前記絶対値化された右チャンネルの増幅信号（ＺＲ）と
のいずれか大きい信号を選択するＯＲ回路（１４）と、 前記ＯＲ回路（１４）によって選択された絶対値化され
た増幅信号をＰＷＭ変調してチョッパ電源（１６）を駆
動するＰＷＭ回路（１５）と、 前記ＰＷＭ回路（１５）の駆動に基づいて、増幅信号
（ＺＬ、ＺＲ）の変動に応じて変動する電源電圧(±Ｖ
ｃ)を前記第１、第２のアンプ（１１Ｌ、１１Ｒ）に供
給するチョッパ電源（１６）とを有することを特徴とす
る増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17917694A JP3474929B2 (ja) | 1994-07-29 | 1994-07-29 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17917694A JP3474929B2 (ja) | 1994-07-29 | 1994-07-29 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846437A JPH0846437A (ja) | 1996-02-16 |
| JP3474929B2 true JP3474929B2 (ja) | 2003-12-08 |
Family
ID=16061272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17917694A Expired - Fee Related JP3474929B2 (ja) | 1994-07-29 | 1994-07-29 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3474929B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128915A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555109B2 (ja) * | 2005-02-08 | 2010-09-29 | 本田技研工業株式会社 | Ｄｃ／ｄｃコンバータ |
-
1994
- 1994-07-29 JP JP17917694A patent/JP3474929B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128915A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846437A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446603B2 (en) | Differential input Class D amplifier | |
| US6107886A (en) | High-efficiency power amplifier | |
| EP2280479A1 (en) | Class H Amplifier | |
| EP1374393A2 (en) | High efficciency switching amplifiers | |
| US4339730A (en) | Amplifier with power supply switching | |
| WO2023155600A1 (zh) | 共模电压动态调制电路、方法和d类音频功率放大器 | |
| EP1001526B1 (en) | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator | |
| US4560946A (en) | Power amplifier | |
| US4516080A (en) | High-efficiency low distortion parallel amplifier | |
| US7161421B2 (en) | Volume control in class D amplifier using variable supply voltage | |
| JP3474929B2 (ja) | 増幅回路 | |
| EP1394935A1 (en) | Switching circuit and digital power amplifier | |
| US5920229A (en) | Power amplifier apparatus | |
| US20030095000A1 (en) | Apparatus with ultra high output power class D audio amplifier | |
| US6744318B2 (en) | Digital power amplifier | |
| US7795969B2 (en) | Digital amplifier | |
| KR100528107B1 (ko) | 전력증폭장치 | |
| JP2564787Y2 (ja) | 電力増幅装置 | |
| US7816980B2 (en) | Audio power amplifier using virtual ground and method of processing signal in the audio power amplifier | |
| CN1085858C (zh) | 包括声音信号放大电路的计算机的电源 | |
| JP3586054B2 (ja) | 電力増幅器 | |
| JPH10209776A (ja) | 電力増幅装置 | |
| JPH07120908B2 (ja) | 電力増幅回路 | |
| JPH06132744A (ja) | 電力増幅装置 | |
| JPH1051891A (ja) | 音響出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |