JP3470690B2 - Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device - Google Patents

Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Info

Publication number
JP3470690B2
JP3470690B2 JP2000260673A JP2000260673A JP3470690B2 JP 3470690 B2 JP3470690 B2 JP 3470690B2 JP 2000260673 A JP2000260673 A JP 2000260673A JP 2000260673 A JP2000260673 A JP 2000260673A JP 3470690 B2 JP3470690 B2 JP 3470690B2
Authority
JP
Japan
Prior art keywords
lead
leads
support plate
branch
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000260673A
Other languages
Japanese (ja)
Other versions
JP2002076231A (en
Inventor
洋一 大塚
久夫 冨沢
和之 田村
晃 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000260673A priority Critical patent/JP3470690B2/en
Publication of JP2002076231A publication Critical patent/JP2002076231A/en
Application granted granted Critical
Publication of JP3470690B2 publication Critical patent/JP3470690B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体素子を搭載
するリードフレーム、このリードフレームに搭載された
半導体素子を樹脂封止するための成形金型、及び樹脂封
止された半導体素子からなる半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame on which a semiconductor element is mounted, a molding die for resin-sealing the semiconductor element mounted on the lead frame, and a semiconductor including the resin-sealed semiconductor element. Regarding the device.

【０００２】[0002]

【従来の技術】パッケージングされた半導体装置を製造
する技術の１つとして、リードフレームに搭載（マウン
ト）された半導体素子を樹脂封止するトランスファモー
ルド法が知られている。このトランスファモールド法
は、一度に多量の成形が出来成形時間も短いため、量産
品を安価に作るのに適している。2. Description of the Related Art As one of the techniques for manufacturing a packaged semiconductor device, a transfer molding method is known in which a semiconductor element mounted on a lead frame is resin-sealed. This transfer molding method is suitable for mass production at low cost because a large amount of molding can be performed at one time and the molding time is short.

【０００３】リードフレームは、周知の通り半導体素子
を１つずつマウントするリードパターン領域が多連状に
形成された金属製のリボンである。リードフレームの一
例としては、図１３に示すようなリードパターンを備え
るものがある。このリードフレーム１０は、半導体素子
がマウントされるダイパッド１１と、ダイパッド１１の
一側縁の一方から延在された（延長して形成された）連
結リード１２と、ダイパッド１１の一側縁部に沿ってダ
イパッド１１に対峙するように並行に配置された複数の
非連結リード１３とを備えている。ここで、連結リード
１２の幅は比較的広く設定され、非連結リードの幅は比
較的狭く設定されている。このようなリードパターンを
有するリードフレーム１０は、半導体素子の裏面側電極
とダイパッド１１とが接続されて連結リード１２が取出
電極として機能する半導体装置、例えば電力用半導体装
置の製造に利用することが出来、具体的には、電力用電
界効果トランジスタ（パワーＦＥＴ）などの半導体装置
に用いられている。As is well known, the lead frame is a metal ribbon in which lead pattern regions for mounting the semiconductor elements one by one are formed in a multi-row form. An example of the lead frame is one having a lead pattern as shown in FIG. The lead frame 10 includes a die pad 11 on which a semiconductor element is mounted, a connecting lead 12 extending (formed by extension) from one side edge of the die pad 11, and a side edge portion of the die pad 11. A plurality of non-connecting leads 13 are arranged in parallel so as to face the die pad 11. Here, the width of the connecting lead 12 is set relatively wide, and the width of the non-connecting lead is set relatively narrow. The lead frame 10 having such a lead pattern can be used for manufacturing a semiconductor device in which the back side electrode of the semiconductor element and the die pad 11 are connected and the connecting lead 12 functions as an extraction electrode, for example, a power semiconductor device. In particular, it is used in a semiconductor device such as a power field effect transistor (power FET).

【０００４】このようなリードフレーム１０では、上記
したように、ダイパッド１１に例えばパワーＦＥＴなど
の半導体素子（チップ）の裏面側電極（例えばドレイン
電極）が半田を介して固着される。この場合、ダイパッ
ド１１では、半導体素子の裏面側電極と同電位となる。
したがって、連結リード１２は、取出用電極として用い
られることにより電流容量が相対的に大きくなるため、
上記したように比較的幅が広く設定されている。又、こ
の連結リード１２は、溶接によって外部端子に接続され
ることがある。このことからも連結リード１２は、非連
結リード１３に比べて幅広に形成されることが望まし
い。In such a lead frame 10, as described above, the back surface side electrode (for example, drain electrode) of a semiconductor element (chip) such as a power FET is fixed to the die pad 11 via solder. In this case, the die pad 11 has the same potential as the back surface side electrode of the semiconductor element.
Therefore, since the connection lead 12 has a relatively large current capacity by being used as an extraction electrode,
As described above, the width is set relatively wide. The connecting lead 12 may be connected to an external terminal by welding. From this, it is desirable that the connecting lead 12 be formed wider than the non-connecting lead 13.

【０００５】一方、複数の非連結リード１３は、ワイヤ
ボンディング工程でボンディングワイヤを介して半導体
素子の複数のチップ側ボンディングパッド（表面側電
極）に電気的に接続されるようになっている。なお、こ
れら複数の非連結リード１３の内の一部は、半導体素子
の電流容量の大きな表面側電極（例えばソース電極）に
も接続されるが、この場合、複数本の非連結リード１３
が１つの表面側電極の取出用電極として機能するため、
総じて１本当たりの非連結リード１３の電流容量は比較
的小さい。したがって、非連結リード１３は、上記した
ように比較的幅が狭く設定されている。On the other hand, the plurality of non-connection leads 13 are electrically connected to a plurality of chip side bonding pads (surface side electrodes) of the semiconductor element through the bonding wires in the wire bonding process. It should be noted that some of the plurality of unconnected leads 13 are also connected to the front surface side electrode (for example, the source electrode) of the semiconductor element having a large current capacity.
Functions as an extraction electrode for one surface-side electrode,
In general, the current capacity of each non-connection lead 13 is relatively small. Therefore, the non-connecting lead 13 is set to have a relatively narrow width as described above.

【０００６】又、図１３に示すように、このリードフレ
ーム１０では、互いに略平行をなす第１タイバー１４と
第２タイバー１５とを備えている。第１タイバー１４
は、連結リード１２及び非連結リード１３の中間部同士
を連結してリードフレーム１０の長さ方向に沿って形成
されている。ところで、連結リード１２及び非連結リー
ド１３は、この第１タイバー１４を境にして、ダイパッ
ド１１側に位置する第１のリード部分１６と、ダイパッ
ド１１と反対側に位置する第２の部分１７とからなる。
第２タイバー１５は、連結リード１２や非連結リード１
３の端部（ダイパッド１１と反対側の端部）同士を連結
してリードフレーム１０の長さ方向に沿って形成されて
いる。なお、この第２タイバー１５は、リードフレーム
１０の枠部材としての機能を有している。Further, as shown in FIG. 13, the lead frame 10 includes a first tie bar 14 and a second tie bar 15 which are substantially parallel to each other. First tie bar 14
Are formed along the length direction of the lead frame 10 by connecting the intermediate portions of the connecting lead 12 and the non-connecting lead 13 to each other. By the way, the connecting lead 12 and the non-connecting lead 13 have a first lead portion 16 located on the die pad 11 side and a second portion 17 located on the opposite side of the die pad 11 with the first tie bar 14 as a boundary. Consists of.
The second tie bar 15 includes the connecting lead 12 and the non-connecting lead 1.
The end portions 3 (the end portions on the side opposite to the die pad 11) are connected to each other and are formed along the length direction of the lead frame 10. The second tie bar 15 has a function as a frame member of the lead frame 10.

【０００７】このようなリードフレーム１０を用いてパ
ッケージングされた半導体装置を製造するには、以下の
ような方法が行われる。即ち、上記したように半導体素
子がダイパッド１１の上にマウントされ、非連結リード
１３の先端部分と半導体素子の複数のチップ側ボンディ
ングパッド（表面側電極）とが例えば金（Ａｕ）線でワ
イヤボンディングされたリードフレーム１０を用意す
る。次いで、このリードフレーム１０を周知のトランス
ファモールド用のモールド金型にセットして樹脂封止を
行う。To manufacture a packaged semiconductor device using such a lead frame 10, the following method is performed. That is, as described above, the semiconductor element is mounted on the die pad 11, and the tip portion of the non-connecting lead 13 and the plurality of chip side bonding pads (front surface side electrodes) of the semiconductor element are wire-bonded by, for example, a gold (Au) wire. The prepared lead frame 10 is prepared. Next, the lead frame 10 is set in a known mold for transfer molding and resin sealing is performed.

【０００８】次に、図１４を用いてこの種の半導体装置
のトランスファモールド法に使用される従来の成形金型
２０の構成を説明する。この成形金型２０は、下金型２
１と上金型２２とからなる。Next, the structure of a conventional molding die 20 used in the transfer molding method for this type of semiconductor device will be described with reference to FIG. This molding die 20 is a lower die 2
1 and an upper die 22.

【０００９】下金型２１は、封止用樹脂が注入されるキ
ャビティを形成する凹部２３と、連結リード１２及び非
連結リード１３の第２のリード部分１７が載置される平
面部２４とを備えている。又、これら凹部２３と平面部
２４との境界部分には、連結リード１２と非連結リード
１３とに対応して形成された収容溝２５、２６が形成さ
れている。凹部２３には、リードフレーム１０のダイパ
ッド１１と、連結リード１２及び非連結リード１３の第
１のリード部分１６における収容溝２５、２６に収容さ
れない部分が収容されるようになっている。収容溝２５
は、幅広の連結リード部１２の幅寸法に合致する溝幅Ｗ
１で、リードフレーム１０の板厚と同一の深さに設定さ
れている。又、収容溝２６は、非連結リード１３の幅寸
法に合致する溝幅Ｗ２で、リードフレーム１０の板厚と
同一の深さに設定されている。これら収容溝２５、２６
に連結リード１２及び非連結リード１３が収容されるこ
とで、溝の両側部分がダムの機能を果たし、流入する封
止用樹脂が第１タイバー１４まで到達するのを防止する
ことが出来る。The lower mold 21 has a recess 23 which forms a cavity into which the sealing resin is injected, and a flat surface 24 on which the second lead portions 17 of the connecting leads 12 and the non-connecting leads 13 are placed. I have it. In addition, at the boundary between the recess 23 and the flat surface 24, accommodating grooves 25 and 26 formed corresponding to the connecting lead 12 and the non-connecting lead 13 are formed. The recess 23 accommodates the die pad 11 of the lead frame 10 and the portions of the connecting lead 12 and the non-connecting lead 13 that are not accommodated in the accommodating grooves 25 and 26 of the first lead portions 16. Storage groove 25
Is a groove width W that matches the width dimension of the wide connecting lead portion 12.
1, the depth is set to be the same as the thickness of the lead frame 10. Further, the accommodation groove 26 has a groove width W2 that matches the width dimension of the non-connecting lead 13 and is set to the same depth as the plate thickness of the lead frame 10. These housing grooves 25, 26
By accommodating the connecting lead 12 and the non-connecting lead 13 in both sides, both sides of the groove can function as a dam, and the inflowing sealing resin can be prevented from reaching the first tie bar 14.

【００１０】一方、上金型２２は、図１４に示すよう
に、下金型２１の凹部２３と合致する開口形状を有する
凹部２７と、リードフレーム１０における凹部２３に収
容されない部分に当接する平面部２８とを備えている。
又、上下金型２２、２１には、互いに接合されたとき
に、凹部２３、２７で形成されるキャビティ内へ封止用
樹脂を注入する湯口を形成する湯口用溝部２７Ａ、２３
Ａが形成されている。On the other hand, as shown in FIG. 14, the upper die 22 is a flat surface that abuts on a recess 27 having an opening shape matching the recess 23 of the lower die 21 and a portion of the lead frame 10 which is not housed in the recess 23. And part 28.
Further, the upper and lower molds 22 and 21 are formed with sprue grooves 27A and 23 for forming sprues for injecting the sealing resin into the cavities formed by the recesses 23 and 27 when they are joined to each other.
A is formed.

【００１１】[0011]

【発明が解決しようとする課題】しかしながら、このよ
うなリードフレーム１０では、ダイパッド１１の一側縁
の一方側に連結リード１２が形成されているが、製品に
よっては連結リード１２の位置がダイパッド１１に対し
て異なる位置から延在されて形成されることがある。こ
のような場合、成形金型２０の下金型２１には、連結リ
ード１２の位置に合わせて幅広の収容溝２５の形成位置
をその都度変更して形成しなければならない。このた
め、従来の成形金型２０では、製品の種類が変わった場
合に共用することが出来ず、新たに成形金型を製造する
必要があった。このため、金型コストが嵩むと共に、成
形金型の交換作業が必要になり、生産コストが増加する
という問題点があった。However, in such a lead frame 10, the connecting lead 12 is formed on one side edge of the die pad 11, but depending on the product, the position of the connecting lead 12 may be different. May be formed to extend from different positions with respect to. In such a case, the forming position of the wide accommodation groove 25 has to be changed in each case in the lower mold 21 of the molding mold 20 in accordance with the position of the connecting lead 12. Therefore, the conventional molding die 20 cannot be shared when the type of product is changed, and it is necessary to manufacture a new molding die. For this reason, there is a problem that the die cost is increased and the work of exchanging the molding die is required, which increases the production cost.

【００１２】本発明は上記課題を解決するためになされ
たものである。そこで、本発明の目的は、直接、支持板
（ダイパッド）から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードとの配置が異
なっても、共通の成形金型を用いることが出来るリード
フレームを提供することにある。換言すれば、本発明
は、一種大量生産は固より、多品種を同一の成形金型で
作成することを可能にするリードフレームを提供するこ
とを目的としている。The present invention has been made to solve the above problems. Therefore, an object of the present invention is to provide a common molding die even if the relatively wide lead extending directly from the support plate (die pad) and the narrow lead not directly contacting the support plate are arranged differently. It is to provide a lead frame in which the mold can be used. In other words, an object of the present invention is to provide a lead frame that allows a large number of products to be produced with the same molding die, while solidifying one type of mass production.

【００１３】又、本発明の他の目的は、半導体素子をマ
ウントする支持板から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードの位置が異な
る半導体装置の製造に共用することのできる成形金型を
提供することにある。Another object of the present invention is to provide a semiconductor device in which a relatively wide lead extending from a support plate for mounting a semiconductor element and a narrow lead position which does not directly contact the support plate are different in position. It is to provide a molding die that can be commonly used for manufacturing.

【００１４】更に、本発明の他の目的は、生産コストの
低い半導体装置を提供することにある。Still another object of the present invention is to provide a semiconductor device having a low production cost.

【００１５】[0015]

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、支持板（ダイパッド）の周
縁から延在された相対的に電流容量の大きい連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置され、且つ相対的に電流容量の小さい複数の
非連結リードとを有するリードフレームに関する。即
ち、本発明の第１の特徴に係るリードフレームは、半導
体素子（半導体チップ）を搭載する支持板と、この支持
板の周縁に一端を接続した支持板接続部と、この支持板
接続部の他端に、自己の一端を並列接続した複数の分岐
リード部と、支持板の周縁にそれぞれの一端が離間して
対峙し、長手方向を分岐リード部に並行に配置した複数
の中間リード部とから少なくとも構成されている。そし
て、分岐リード部及び中間リード部は、それぞれ同一幅
寸法を有し、且つ同一ピッチで配列されていることが特
徴である。支持板（ダイパッド）と支持板接続部、或い
は支持板接続部と複数の分岐リード部とは金属学的に接
続され一体として形成されている。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の中間リード部により、各非連結リードが構成され
る。In order to solve the above problems, a first feature of the present invention is to provide a connecting lead extending from a peripheral edge of a supporting plate (die pad) and having a relatively large current capacity, and a supporting lead. The present invention relates to a lead frame having a plurality of non-connection leads, which are arranged in parallel with the connection leads so as to face the peripheral edge of the plate and have a relatively small current capacity. That is, the lead frame according to the first feature of the present invention includes a support plate on which a semiconductor element (semiconductor chip) is mounted, a support plate connecting portion whose one end is connected to a peripheral edge of the support plate, and the support plate connecting portion. At the other end, a plurality of branch lead parts whose one ends are connected in parallel, and at the periphery of the support plate, one end of each of which is spaced apart and face each other, and a plurality of intermediate lead parts arranged in parallel with the branch lead parts in the longitudinal direction. At least composed of. The branch lead portion and the intermediate lead portion have the same width dimension and are arranged at the same pitch. The support plate (die pad) and the support plate connecting portion, or the support plate connecting portion and the plurality of branch lead portions are metallurgically connected and integrally formed. The support plate connecting portion and the plurality of branch lead portions constitute a connecting lead. on the other hand,
Each of the plurality of intermediate lead portions constitutes each unconnected lead.

【００１６】本発明の第１の特徴に係るリードフレーム
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
（トランスファーモールド）することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。In the lead frame according to the first aspect of the present invention, the connecting lead is divided into a plurality of branch lead portions at the middle portion thereof even if the current capacities of the connecting lead and the non-connecting lead are different from each other. Therefore, a desired current capacity can be secured. With such a configuration, even if the relative positions of the connection lead and the non-connection lead having different current capacities are changed, resin molding (transfer molding) can be performed by sharing the same molding die. It will be possible. Here, the semiconductor element has a back surface side electrode, and if the semiconductor element is electrically connected to the support plate through the back surface side electrode, a large current is secured and the connection lead of the lead frame is secured. A large current can be passed.

【００１７】樹脂封止（トランスファーモールド）に際
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型（以下の第３の特徴参照）の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。In resin encapsulation (transfer molding), the plurality of branch lead portions of the connecting lead in the intermediate region and the intermediate lead portion of the non-connecting lead are respectively formed in the molding die (see the third feature below). The intermediate lead portion accommodating groove formed on the sealing surface near the resin injection space may be closely fitted. With such a configuration, it is possible to prevent the resin from flowing out along the connecting leads and the non-connecting leads.

【００１８】本発明の第２の特徴は、支持板（ダイパッ
ド）の周縁から延在された相対的に電流容量の大きい連
結リードと、支持板の周縁に端部が対峙するように連結
リードと並行に配置され、且つ相対的に電流容量の小さ
い複数の非連結リードとを有するリードフレームに関す
る。即ち、本発明の第２の特徴に係るリードフレーム
は、半導体素子（半導体チップ）を搭載する支持板と、
この支持板の周縁に一端を接続した支持板接続部と、こ
の支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、支持板の周縁にそれぞれの一端が
離間して対峙し、長手方向を支持板接続部に並行に配置
した複数の配線部と、この複数の配線部のそれぞれの他
端に自己の一端を接続し、且つ長手方向を分岐リード部
と平行に配置した複数の中間リード部とから少なくとも
構成されている。そして、分岐リード部及び中間リード
部は、それぞれ同一幅寸法を有し、且つ同一ピッチで配
列されていることが特徴である。支持板（ダイパッド）
と支持板接続部、或いは支持板接続部と複数の分岐リー
ド部とは金属学的に接続され一体として形成されてい
る。支持板接続部と複数の分岐リード部とで、連結リー
ドが構成される。一方、複数の配線部とこの複数の配線
部のそれぞれに金属学的に接続された中間リード部によ
り、各非連結リードが一体として構成される。A second feature of the present invention is that the connecting lead extending from the peripheral edge of the supporting plate (die pad) and having a relatively large current capacity, and the connecting lead so that the ends face the peripheral edge of the supporting plate. The present invention relates to a lead frame having a plurality of unconnected leads arranged in parallel and having a relatively small current capacity. That is, the lead frame according to the second aspect of the present invention includes a support plate on which a semiconductor element (semiconductor chip) is mounted,
A support plate connecting part having one end connected to the peripheral edge of the support plate, a plurality of branch lead parts having one end connected in parallel to the other end of the support plate connecting part, and one end separated from the peripheral edge of the support plate. Facing each other, and connecting a plurality of wiring parts whose longitudinal direction is arranged in parallel with the support plate connecting part and one end of each of the plurality of wiring parts to the other ends thereof, and the longitudinal direction is parallel to the branch lead part. And at least a plurality of intermediate lead portions arranged in. The branch lead portion and the intermediate lead portion have the same width dimension and are arranged at the same pitch. Support plate (die pad)
And the support plate connecting portion, or the support plate connecting portion and the plurality of branch lead portions are metallurgically connected and integrally formed. The support plate connecting portion and the plurality of branch lead portions constitute a connecting lead. On the other hand, each non-coupling lead is integrally configured by the plurality of wiring portions and the intermediate lead portion metallurgically connected to each of the plurality of wiring portions.

【００１９】本発明の第２の特徴に係るリードフレーム
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
（トランスファーモールド）することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。In the lead frame according to the second aspect of the present invention, the connecting lead is divided into a plurality of branch lead portions at the middle portion thereof even if the current capacities of the connecting lead and the non-connecting lead are different from each other. Therefore, a desired current capacity can be secured. With such a configuration, even if the relative positions of the connection lead and the non-connection lead having different current capacities are changed, resin molding (transfer molding) can be performed by sharing the same molding die. It will be possible. Here, the semiconductor element has a back surface side electrode, and if the semiconductor element is electrically connected to the support plate through the back surface side electrode, a large current is secured and the connection lead of the lead frame is secured. A large current can be passed.

【００２０】樹脂封止（トランスファーモールド）に際
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型（以下の第３の特徴参照）の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。In resin encapsulation (transfer molding), the plurality of branch lead portions of the connecting lead and the intermediate lead portion of the non-connecting lead in the intermediate region are respectively formed in the molding die (see the third feature below). The intermediate lead portion accommodating groove formed on the sealing surface near the resin injection space may be closely fitted. With such a configuration, it is possible to prevent the resin from flowing out along the connecting leads and the non-connecting leads.

【００２１】本発明の第３の特徴は、半導体素子を搭載
した支持板と、支持板の周縁から延在された連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置された複数の非連結リードとを有するリード
フレームを封止用樹脂によりトランスファーモールドす
るための成形金型に関する。通常、連結リードの外側リ
ード部の幅寸法は、非連結リードの外側リード部の幅寸
法よりも広い。各外側リードの電流容量が異なるからで
ある。即ち、本発明の第３の特徴は、幅寸法が互いに異
なる複数の外側リード部を有するリードフレームに搭載
された半導体素子を樹脂封止するための成形金型の構造
を提供するものである。具体的には、封止用樹脂が注入
されるキャビティとして機能する下側凹部と、この下側
凹部の周辺において、一定の平面レベルを有して額縁状
に配置された下側シール面と、この下側シール面を介し
て下側凹部に隣接して配置され、下側シール面の平面レ
ベルより、外側リード部の厚さ分低い平面レベルを有す
る外側リード部載置平面と、下側凹部と外側リード部載
置平面との境界部分に位置する下側シール面において、
同一幅で一定ピッチで形成され、溝底面が外側リード部
載置平面と同一平面レベルとなる複数の中間リード部収
容溝とを少なくとも有する下金型を具備する。A third feature of the present invention is that the supporting plate on which the semiconductor element is mounted, the connecting lead extending from the peripheral edge of the supporting plate, and the connecting lead extending parallel to the peripheral edge of the supporting plate are parallel to each other. The present invention relates to a molding die for transfer-molding a lead frame having a plurality of non-coupling leads arranged therein with a sealing resin. Usually, the width dimension of the outer lead portion of the connecting lead is wider than the width dimension of the outer lead portion of the non-connecting lead. This is because the current capacity of each outer lead is different. That is, a third feature of the present invention is to provide a structure of a molding die for resin-sealing a semiconductor element mounted on a lead frame having a plurality of outer lead portions having different width dimensions. Specifically, a lower concave portion that functions as a cavity into which the sealing resin is injected, and a lower seal surface that is arranged in a frame shape with a certain plane level around the lower concave portion, An outer lead mounting plane having a plane level lower than the plane level of the lower seal surface by the thickness of the outer lead section and disposed adjacent to the lower recess via the lower seal surface, and the lower recess. In the lower seal surface located at the boundary between the outer lead mounting surface and
A lower die having at least a plurality of intermediate lead portion accommodating grooves having the same width and a constant pitch and having a groove bottom surface flush with the outer lead mounting surface is provided.

【００２２】更に、この下側凹部と合致する開口形状を
有する上側凹部と、この上側凹部の周辺部に配置され、
下側凹部に収容されないリードフレームの部分及び下側
シール面に当接する上側シール面とを少なくとも有する
上金型を、上記下金型と組み合わせて用いる。Further, an upper concave portion having an opening shape matching the lower concave portion, and a peripheral portion of the upper concave portion,
An upper mold having at least a part of the lead frame which is not housed in the lower recess and an upper seal surface that abuts the lower seal surface is used in combination with the lower mold.

【００２３】本発明の第３の特徴に係る成形金型によれ
ば、樹脂注入空間（下側凹部）に近い下側シール面の一
部（一辺）に、連結リード及び非連結リードの中間部分
（中間リード）をそれぞれ収容する中間リード部収容溝
が同一幅寸法で且つ同一間隔で形成されている。このた
め、連結リード及び非連結リードのそれぞれの外側リー
ド部の幅寸法が互いに異なっている場合であってもい、
中間リード部を同一幅で同一ピッチで構成しておけば、
リードフレームにおける連結リードと非連結リードとの
位置が相対的に変更された場合でも、同一の成形金型を
用いて半導体装置を製造することが可能となる。連結リ
ード及び非連結リードのそれぞれの外側リード部の電流
容量が異なるので、連結リードは、第１及び第２の特徴
で述べたように、中間部分で並列に形成された複数の分
岐リード部に分割しておけば良い。つまり、連結リード
に対応した中間リード部収容溝は、分岐リード部の数だ
け並行に形成される。According to the molding die of the third aspect of the present invention, the intermediate portion of the connecting lead and the non-connecting lead is provided on a part (one side) of the lower sealing surface near the resin injection space (lower recess). Intermediate lead portion accommodating grooves for accommodating (intermediate leads) are formed with the same width dimension and at the same intervals. Therefore, the width dimensions of the outer lead portions of the connection lead and the non-connection lead may be different from each other,
If the intermediate lead parts have the same width and the same pitch,
Even when the positions of the connection lead and the non-connection lead in the lead frame are relatively changed, it is possible to manufacture the semiconductor device using the same molding die. Since the outer leads of the connection lead and the non-connection lead have different current capacities, the connection lead is divided into a plurality of branch leads formed in parallel in the middle portion as described in the first and second features. Just divide it. That is, the intermediate lead portion accommodating grooves corresponding to the connecting leads are formed in parallel by the number of branch lead portions.

【００２４】本発明の第４の特徴に係る半導体装置は、
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
且つ長手方向を分岐リード部と平行に配置した複数の中
間リード部、半導体素子の表面に配置された複数のチッ
プ側ボンディングパッドと複数の配線部のそれぞれの一
端とを互いに接続する複数の導電体、及び封止用樹脂と
から少なくとも構成されている。ここで、封止用樹脂
は、支持板、半導体素子、支持板接続部、複数の導電
体、複数の分岐リード部のそれぞれの一部、複数の中間
リード部のそれぞれの一部をモールドしている。又、複
数の分岐リード部及び複数の中間リード部は、それぞれ
同一幅寸法を有し、且つ同一ピッチで配列されているこ
とが、本発明の第４の特徴である。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の配線部とこの複数の配線部のそれぞれに接続され
た中間リード部により、非連結リードが構成される。A semiconductor device according to the fourth feature of the present invention is
A supporting plate, a semiconductor element mounted on the supporting plate, a supporting plate connecting part having one end connected to the peripheral edge of the supporting plate, a plurality of branch lead parts having one end thereof connected in parallel to the other end of the supporting plate connecting part, One end of each of them is spaced apart from the periphery of the support plate to face each other,
And a plurality of conductors for connecting the plurality of intermediate lead portions arranged in the longitudinal direction in parallel with the branch lead portions, the plurality of chip side bonding pads arranged on the surface of the semiconductor element, and the respective one ends of the plurality of wiring portions to each other. , And a sealing resin. Here, the sealing resin is formed by molding a supporting plate, a semiconductor element, a supporting plate connecting part, a plurality of conductors, a part of each of the branch lead parts, and a part of each of the intermediate lead parts. There is. A fourth feature of the present invention is that the plurality of branch lead portions and the plurality of intermediate lead portions have the same width dimension and are arranged at the same pitch. The support plate connecting portion and the plurality of branch lead portions constitute a connecting lead. on the other hand,
The plurality of wiring portions and the intermediate lead portion connected to each of the plurality of wiring portions form unconnected leads.

【００２５】このような本発明の第４の特徴に係る構成
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止（トランス
ファーモールド）することが可能になる。樹脂封止（ト
ランスファーモールド）に際しては、上記の第３の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。In the structure according to the fourth feature of the present invention, even if the connection leads and the non-attachment leads of the lead frame have different current capacities, the connection lead has a plurality of branch lead portions in the middle portion thereof. Since it is divided into two parts, a desired current capacity can be secured. As a result, the plurality of branch lead portions and the plurality of intermediate lead portions can be arranged with the same width dimension and the same pitch, so that the relative positions of the coupled lead and the uncoupled lead having different current capacities are changed. It becomes possible to perform resin sealing (transfer molding) by sharing the same molding die. At the time of resin molding (transfer molding), the molding die described in the third feature is used so that each of the plurality of branch lead portions and the intermediate lead portion is closely fitted in the intermediate lead portion accommodating groove. You can leave it.

【００２６】本発明の第４の特徴に係る半導体装置によ
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。According to the semiconductor device of the fourth aspect of the present invention, the same molding die can be used to manufacture a product in which the connecting lead and the non-connecting lead are relatively different in position.
The cost of the semiconductor device can be reduced.

【００２７】本発明の第４の特徴に係る半導体装置にお
いて、支持板に搭載された「半導体素子」としては、例
えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢ
Ｔ）、電力用電界効果トランジスタ（パワーＦＥＴ）、
電力用静電誘導トランジスタ（パワーＳＩＴ）、電力用
バイポーラトランジスタ（パワーＢＪＴ）、静電誘導サ
イリスタ（ＳＩサイリスタ）、ゲート・ターン・オフ・
サイリスタ（ＧＴＯサイリスタ）等の個別半導体素子、
若しくはこれらの個別半導体素子を集積化したパワーモ
ジュールやパワーＩＣ等が好適である。これらの半導体
素子は、裏面側電極と複数のチップ側ボンディングパッ
ド（表面側電極）とを備え、裏面側電極を介して支持板
に電気的に接続し、複数のチップ側ボンディングパッド
（表面側電極）が非連結リードの端部とボンディングワ
イヤで接続すれば良い。このようにすれば、裏面側電極
を複数のチップ側ボンディングパッド（表面側電極）よ
りも相対的に電流容量を大きくし、リードフレームの連
結リードに大電流を流すことが出来る。In the semiconductor device according to the fourth aspect of the present invention, the "semiconductor element" mounted on the support plate is, for example, an insulated gate bipolar transistor (IGB).
T), electric field effect transistor (power FET),
Static electricity induction transistor (power SIT), power bipolar transistor (power BJT), static induction thyristor (SI thyristor), gate turn-off
Individual semiconductor devices such as thyristors (GTO thyristors),
Alternatively, a power module, a power IC, or the like in which these individual semiconductor elements are integrated is suitable. These semiconductor elements are provided with a back surface side electrode and a plurality of chip side bonding pads (front surface side electrodes), and are electrically connected to the support plate through the back surface side electrodes, and a plurality of chip side bonding pads (front surface side electrodes) are provided. ) May be connected to the end of the non-connecting lead with a bonding wire. With this configuration, the back surface side electrode has a relatively larger current capacity than the plurality of chip side bonding pads (front surface side electrodes), and a large current can be passed through the connecting leads of the lead frame.

【００２８】本発明の第５の特徴に係る半導体装置は、
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
長手方向を支持板接続部に並行に配置した複数の配線
部、半導体素子の表面に配置された複数のチップ側ボン
ディングパッドと複数の配線部のそれぞれの一端とを互
いに接続する複数の導電体、複数の配線部のそれぞれの
他端に自己の一端を接続し、且つ長手方向を分岐リード
部と平行に配置した複数の中間リード部、及び封止用樹
脂とから少なくとも構成されている。ここで、封止用樹
脂は、支持板、半導体素子、支持板接続部、複数の配線
部、複数の導電体、複数の分岐リード部のそれぞれの一
部、中間リード部のそれぞれの一部をモールドしてい
る。又、複数の分岐リード部及び複数の中間リード部
は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
されていることが、本発明の第５の特徴である。支持板
接続部と複数の分岐リード部とで、連結リードが構成さ
れる。一方、複数の配線部とこの複数の配線部のそれぞ
れに接続された中間リード部により、非連結リードが構
成される。A semiconductor device according to the fifth feature of the present invention is
A supporting plate, a semiconductor element mounted on the supporting plate, a supporting plate connecting part having one end connected to the peripheral edge of the supporting plate, a plurality of branch lead parts having one end thereof connected in parallel to the other end of the supporting plate connecting part, One end of each of them is spaced apart from the periphery of the support plate to face each other,
A plurality of wiring portions arranged in the longitudinal direction in parallel to the support plate connecting portion, a plurality of conductors connecting the plurality of chip side bonding pads arranged on the surface of the semiconductor element and one end of each of the plurality of wiring portions to each other, At least one of a plurality of wiring parts is connected to one end of its own, and a plurality of intermediate lead parts are arranged parallel to the branch lead parts in the longitudinal direction, and a sealing resin. Here, the encapsulating resin covers a part of each of the support plate, the semiconductor element, the support plate connecting part, the plurality of wiring parts, the plurality of conductors, the plurality of branch lead parts, and each of the intermediate lead parts. It is molded. The fifth feature of the present invention is that the plurality of branch lead portions and the plurality of intermediate lead portions have the same width dimension and are arranged at the same pitch. The support plate connecting portion and the plurality of branch lead portions constitute a connecting lead. On the other hand, a non-connecting lead is formed by the plurality of wiring portions and the intermediate lead portion connected to each of the plurality of wiring portions.

【００２９】このような本発明の第５の特徴に係る構成
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止（トランス
ファーモールド）することが可能になる。樹脂封止（ト
ランスファーモールド）に際しては、上記の第３の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。In the structure according to the fifth feature of the present invention, even if the connection leads and the non-attachment leads of the lead frame have different current capacities, the connection lead has a plurality of branch lead portions in the middle portion thereof. Since it is divided into two parts, a desired current capacity can be secured. As a result, the plurality of branch lead portions and the plurality of intermediate lead portions can be arranged with the same width dimension and the same pitch, so that the relative positions of the coupled lead and the uncoupled lead having different current capacities are changed. It becomes possible to perform resin sealing (transfer molding) by sharing the same molding die. At the time of resin molding (transfer molding), the molding die described in the third feature is used so that each of the plurality of branch lead portions and the intermediate lead portion is closely fitted in the intermediate lead portion accommodating groove. You can leave it.

【００３０】本発明の第５の特徴に係る半導体装置によ
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。According to the semiconductor device of the fifth aspect of the present invention, the same molding die can be used to manufacture a product in which the connecting lead and the non-connecting lead are relatively different in position.
The cost of the semiconductor device can be reduced.

【００３１】本発明の第５の特徴に係る半導体装置にお
いて、支持板に搭載された「半導体素子」としては、例
えばＩＧＢＴ、パワーＦＥＴ、パワーＳＩＴ、パワーＢ
ＪＴ、ＳＩサイリスタ、ＧＴＯサイリスタ等の個別半導
体素子、若しくはこれらの個別半導体素子を集積化した
パワーモジュールやパワーＩＣ等が好適である。これら
の半導体素子は、裏面側電極と複数のチップ側ボンディ
ングパッド（表面側電極）とを備え、裏面側電極を介し
て支持板に電気的に接続し、複数のチップ側ボンディン
グパッド（表面側電極）が非連結リードの端部とボンデ
ィングワイヤで接続すれば良い。このようにすれば、裏
面側電極を複数のチップ側ボンディングパッド（表面側
電極）よりも相対的に電流容量を大きくし、リードフレ
ームの連結リードに大電流を流すことが出来る。In the semiconductor device according to the fifth feature of the present invention, examples of the "semiconductor element" mounted on the support plate are an IGBT, a power FET, a power SIT, and a power B.
Preferable are individual semiconductor elements such as JT, SI thyristor, GTO thyristor, and power modules and power ICs in which these individual semiconductor elements are integrated. These semiconductor elements are provided with a back surface side electrode and a plurality of chip side bonding pads (front surface side electrodes), and are electrically connected to the support plate through the back surface side electrodes, and a plurality of chip side bonding pads (front surface side electrodes) are provided. ) May be connected to the end of the non-connecting lead with a bonding wire. With this configuration, the back surface side electrode has a relatively larger current capacity than the plurality of chip side bonding pads (front surface side electrodes), and a large current can be passed through the connecting leads of the lead frame.

【００３２】[0032]

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態に係るリードフレーム、成形金型、及び半導
体装置の詳細についてを説明する。以下の図面の記載に
おいて、同一又は類似の部分には同一又は類似の符号を
付している。但し、図面は模式的なものであり、厚みと
平面寸法との関係、各層の厚みの比率等は現実のものと
は異なることに留意すべきである。したがって、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。又図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれていることは勿論である。BEST MODE FOR CARRYING OUT THE INVENTION Next, details of a lead frame, a molding die, and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and the relationship between the thickness and the plane dimension, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, the specific thickness and dimensions should be determined in consideration of the following description. Also, it is needless to say that the drawings include portions having different dimensional relationships and ratios.

【００３３】（リードフレーム）図１は、本発明の実施
の形態に係るリードフレーム３０の要部（一部））を示
す平面図で、連続して長さ方向に配列された複数個のダ
イパッド３１の内の２個とその周辺のリードを示してい
る。このリードフレーム３０は、半導体素子がマウント
される支持板としての略矩形状のダイパッド３１と、ダ
イパッド３１における一側縁３１Ａの一方側から延在さ
れた連結リード３２と、ダイパッド３１の一側縁３１Ａ
に沿ってこのダイパッド３１に対して配線部３３Ａが対
峙するように配置された複数の非連結リード３３とで、
１ユニットを構成している。つまり、図１は２ユニット
分の平面図を示している。図１に示すように、連結リー
ド３２及び複数の非連結リード３３は、それぞれがリー
ドフレーム３０の各ユニットが連続する長さ方向に直交
する方向に向かって、互いに略平行をなすように配置さ
れている。(Lead Frame) FIG. 1 is a plan view showing a main part (a part) of a lead frame 30 according to an embodiment of the present invention, in which a plurality of die pads arranged continuously in the length direction. Two of 31 and leads around the same are shown. The lead frame 30 includes a die pad 31 having a substantially rectangular shape as a support plate on which a semiconductor element is mounted, a connecting lead 32 extending from one side edge 31A of the die pad 31, and a side edge of the die pad 31. 31A
A plurality of non-connecting leads 33 arranged so that the wiring portions 33A face the die pad 31 along
It constitutes one unit. That is, FIG. 1 shows a plan view of two units. As shown in FIG. 1, the connection lead 32 and the plurality of non-connection leads 33 are arranged so as to be substantially parallel to each other in a direction orthogonal to the length direction in which the units of the lead frame 30 are continuous. ing.

【００３４】各ユニットは、半導体素子（半導体チッ
プ）を搭載する（ダイパッド）３１、この支持板３１の
周縁に一端を接続した支持板接続部３２Ａ、この支持板
接続部３２Ａの他端に自己の一端を並列接続した複数の
分岐リード部３２Ｃとを有する。支持板（ダイパッド）
３１と支持板接続部３２Ａ、或いは支持板接続部３２Ａ
と複数の分岐リード部３２Ｃとは金属学的に接続され一
体として形成されている。図１においては、支持板接続
部３２Ａから二股に並列をなすように分かれて２つの分
岐リード部３２Ｃが形成されている。更に、各ユニット
は、支持板３１の周縁にそれぞれの一端が離間して対峙
し長手方向を支持板接続部３２Ａに並行に配置した複数
の配線部３３Ａ、及びこの複数の配線部３３Ａのそれぞ
れの他端に自己の一端を接続し且つ長手方向を分岐リー
ド部３２Ｃと平行に配置した複数の中間リード部３３Ｃ
とを有する。支持板接続部３２Ａと複数の分岐リード部
３２Ｃとは金属学的に接続され一体として形成されてい
る。Each unit has a (die pad) 31 on which a semiconductor element (semiconductor chip) is mounted, a support plate connecting portion 32A having one end connected to the peripheral edge of the support plate 31, and a self-supporting portion at the other end of the support plate connecting portion 32A. It has a plurality of branch lead portions 32C whose one ends are connected in parallel. Support plate (die pad)
31 and support plate connecting portion 32A or support plate connecting portion 32A
And the plurality of branch lead portions 32C are metallurgically connected and integrally formed. In FIG. 1, two branch lead portions 32C are formed so as to be bifurcated in parallel from the support plate connecting portion 32A. Further, each unit includes a plurality of wiring portions 33A arranged such that one ends thereof are spaced apart from each other on the periphery of the support plate 31 and arranged in parallel with the support plate connecting portion 32A in the longitudinal direction, and the plurality of wiring portions 33A. A plurality of intermediate lead portions 33C having one end thereof connected to the other end and arranged in the longitudinal direction in parallel with the branch lead portion 32C.
Have and. The support plate connecting portion 32A and the plurality of branch lead portions 32C are metallurgically connected and integrally formed.

【００３５】なお、一定の場合は、図１に示す構成にお
いて、複数の配線部３３Ａを省略しても良い。この場合
は、ダイパッド３１の一側縁３１Ａに沿って、このダイ
パッド３１に対して、複数の中間リード部３３Ｃが配置
される。In a fixed case, the plurality of wiring portions 33A may be omitted in the configuration shown in FIG. In this case, a plurality of intermediate lead portions 33C are arranged with respect to the die pad 31 along one side edge 31A of the die pad 31.

【００３６】そして、本発明の実施の形態に係るリード
フレーム３０においては、図１に示すように、中間領域
Ａ３において、分岐リード部３２Ｃ及び中間リード部３
３Ｃは、それぞれ同一幅寸法Ｗを有し、且つ同一ピッチ
で規則的に配列されている。つまり、分岐リード部３２
Ｃ、及び中間リード部３３Ｃは、互いの間隔が同一の長
さＤになるように設定されている。この状態で、第１の
連結細条（第１タイバー）３４が、複数の分岐リード部
３２Ｃ及び複数の中間リード部３３Ｃの長手方向に直交
する方向に伸延している。この第１の連結細条３４は、
複数の分岐リード部３２Ｃ及び複数の中間リード部３３
Ｃのそれぞれの他端に金属学的に接続されている。この
ため、二股に並列をなすように分かれた２つの分岐リー
ド部３２Ｃは、第１タイバー３４に金属学的に接続され
る。In the lead frame 30 according to the embodiment of the present invention, as shown in FIG. 1, the branch lead portion 32C and the intermediate lead portion 3 in the intermediate area A3.
The 3Cs have the same width W and are regularly arranged at the same pitch. That is, the branch lead 32
The C and the intermediate lead portion 33C are set so that the distance between them is the same length D. In this state, the first connecting strips (first tie bars) 34 extend in a direction orthogonal to the longitudinal direction of the plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C. This first connecting strip 34 is
A plurality of branch lead portions 32C and a plurality of intermediate lead portions 33
Metallurgically connected to the other end of each C. Therefore, the two branch lead portions 32C, which are divided into two forks in parallel, are metallurgically connected to the first tie bar 34.

【００３７】複数の中間リード部３３Ｃの長手方向をそ
れぞれ伸延する方向において、複数の非連結リード用外
部リード部３３Ｂが、第１の連結細条３４に自己の一端
を金属学的に接続している。複数の分岐リード部３２Ｃ
を集合するように複数の分岐リード部３２Ｃの最近接位
置において、単一の連結リード用外部リード部３２Ｂ
が、第１の連結細条３４に自己の一端を金属学的に接続
している。この単一の連結リード用外部リード部３２Ｂ
は、複数の非連結リード用外部リード部３３Ｂと平行に
配置されている。ここで、連結リード用外部リード部３
２Ｂの電流容量は、複数の非連結リード用外部リード部
３３Ｂのそれぞれの電流容量よりも大きくなるように設
定されている。このため、図１に示すように、連結リー
ド用外部リード部３２Ｂのストライプ幅Ｗ３は、複数の
非連結リード用外部リード部３３Ｂのそれぞれのストラ
イプ幅Ｗ４よりも大きい。In the direction in which the longitudinal directions of the plurality of intermediate lead portions 33C are respectively extended, the plurality of non-connecting lead external lead portions 33B have their one ends metallically connected to the first connecting strips 34. There is. A plurality of branch lead portions 32C
To form a single connecting lead external lead portion 32B at a position closest to the plurality of branch lead portions 32C.
, Has its one end metallurgically connected to the first connecting strip 34. This single connecting lead external lead portion 32B
Are arranged in parallel to the plurality of external lead portions 33B for non-coupling leads. Here, the external lead portion 3 for the connecting lead
The current capacity of 2B is set to be larger than the current capacity of each of the plurality of external lead parts for unconnected leads 33B. Therefore, as shown in FIG. 1, the stripe width W3 of the external lead portion for connecting leads 32B is larger than the stripe width W4 of each of the external lead portions for non-connecting leads 33B.

【００３８】このようにして、本発明の実施の形態に係
るリードフレーム３０においては、支持板接続部３２
Ａ、複数の分岐リード部３２Ｃ、第１の連結細条３４の
一部及び連結リード用外部リード部３２Ｂで、電流容量
の大きい連結リード３２が構成されている。一方、複数
の配線部３３Ａ、複数の中間リード部３３Ｃ、複数の第
１の連結細条３４の一部、及び複数の非連結リード用外
部リード部３３Ｂにより、複数の非連結リードが構成さ
れているが、個々の非連結リードの電流容量は、連結リ
ード３２よりも小さい。Thus, in the lead frame 30 according to the embodiment of the present invention, the support plate connecting portion 32 is provided.
A, the plurality of branch lead portions 32C, a part of the first connecting strip 34 and the connecting lead external lead portion 32B constitute a connecting lead 32 having a large current capacity. On the other hand, the plurality of wiring portions 33A, the plurality of intermediate lead portions 33C, a part of the plurality of first coupling strips 34, and the plurality of non-coupling lead external lead portions 33B form a plurality of non-coupling leads. However, the current capacity of each non-coupling lead is smaller than that of the coupling lead 32.

【００３９】本発明の実施の形態に係るリードフレーム
３０においては、更に、複数の非連結リード用外部リー
ド部３３Ｂ及び連結リード用外部リード部３２Ｂのそれ
ぞれの他端には、第２の連結細条（第２タイバー）３５
が金属学的に接続されている。第２の連結細条３５は、
複数の非連結リード用外部リード部３３Ｂの長手方向に
直交する方向に伸延している。連結リード３２及び複数
の非連結リード３３を中間領域Ａ３において互いに接続
する第１タイバー（第１の連結細条）３４と、第２タイ
バー（第２の連結細条）３５とは、互いに平行である。
つまり、第１タイバー（第１の連結細条）３４と第２タ
イバー（第２の連結細条）３５とは、共に各ユニットが
連続する長さ方向に伸延している。このため、連結リー
ド３２及び非連結リード３３が形成される領域は、図１
に示すように、第１タイバー３４を境にして、第１の領
域Ａ１と第２の領域Ａ２とに分けられる。In the lead frame 30 according to the embodiment of the present invention, the second connecting thin wire is further provided at the other end of each of the plurality of non-connecting lead external lead portions 33B and the connecting lead external lead portions 32B. Article (2nd tie bar) 35
Are metallurgically connected. The second connecting strip 35 is
It extends in a direction orthogonal to the longitudinal direction of the plurality of external lead parts 33B for non-connection leads. The first tie bar (first connecting strip) 34 and the second tie bar (second connecting strip) 35 that connect the connecting lead 32 and the plurality of non-connecting leads 33 to each other in the intermediate region A3 are parallel to each other. is there.
That is, both the first tie bar (first connecting strip) 34 and the second tie bar (second connecting strip) 35 extend in the length direction in which the respective units are continuous. Therefore, the area where the connecting lead 32 and the non-connecting lead 33 are formed is shown in FIG.
As shown in, the first tie bar 34 is used as a boundary to divide into a first area A1 and a second area A2.

【００４０】本発明の実施の形態に係るリードフレーム
３０は、いずれも打ち抜き成形やエッチング等で所定の
形状にパターニングされたされた金属板材、例えばアル
ミニウム（Ａｌ）、銅（Ｃｕ）、Ｃｕ−Ｆｅ，Ｃｕ−Ｃ
ｒ，Ｃｕ−Ｎｉ−Ｓｉ，Ｃｕ−Ｓｎ等の銅合金、Ｎｉ−
Ｆｅ、Ｆｅ−Ｎｉ−Ｃｏ等のニッケル・鉄合金、或いは
銅とステンレスの複合材料等を用いることが可能であ
る。更に、これらの金属にニッケル（Ｎｉ）メッキや金
（Ａｕ）メッキ等を施したものなどから構成しても良
い。Each of the lead frames 30 according to the embodiments of the present invention is a metal plate material such as aluminum (Al), copper (Cu), Cu--Fe patterned into a predetermined shape by punching or etching. , Cu-C
Copper alloys such as r, Cu-Ni-Si, Cu-Sn, Ni-
It is possible to use a nickel-iron alloy such as Fe or Fe-Ni-Co, or a composite material of copper and stainless steel. Further, these metals may be plated with nickel (Ni) or gold (Au).

【００４１】このようなリードフレーム３０は、半導体
素子の裏面側電極とダイパッド３１とが接続されて連結
リード３２が取出電極として機能する半導体装置、例え
ば電力用半導体装置の製造に利用することが出来る。Such a lead frame 30 can be used for manufacturing a semiconductor device in which the back surface side electrode of the semiconductor element and the die pad 31 are connected and the connecting lead 32 functions as an extraction electrode, for example, a power semiconductor device. .

【００４２】（成形金型）次に、本発明の実施の形態に
係る半導体装置の製造方法に用いるモールド成形金型に
付いて説明する。図４に示すモールド成形金型６０は、
下金型６１と上金型６２とからなる。下金型６１は、封
止用樹脂が注入される空間としてのキャビティを形成す
る下側凹部６３と、連結リード用外側リード部３２Ｂ及
び非連結リード用外側リード部３３Ｂが載置される外側
リード部載置平面６４とを備えている。下側凹部６３の
周辺には、一定の平面レベルを有した額縁状の下側シー
ル面６９が形成されている。外側リード部載置平面６４
は、下側シール面６９の平面レベルより、連結リード用
外側リード部３２Ｂ及び非連結リード用外側リード部３
３Ｂの厚さ分低い平面レベルを有する。(Molding Mold) Next, a molding mold used in the method for manufacturing a semiconductor device according to the embodiment of the present invention will be described. The molding die 60 shown in FIG.
It is composed of a lower mold 61 and an upper mold 62. The lower die 61 includes a lower recess 63 that forms a cavity as a space into which a sealing resin is injected, and an outer lead on which the connecting lead outer lead portion 32B and the non-connecting lead outer lead portion 33B are placed. And a section mounting plane 64. A frame-shaped lower sealing surface 69 having a constant plane level is formed around the lower recess 63. Outer lead mounting plane 64
Is the outer lead portion 32B for connecting leads and the outer lead portion 3 for non-connecting leads from the plane level of the lower seal surface 69.
It has a plane level that is 3 B thicker.

【００４３】又、これら下側凹部６３と外側リード部載
置平面６４との境界部分に位置する下側シール面６９に
は、溝底面６５Ａが外側リード部載置平面６４と同一平
面レベルとなる複数の中間リード部収容溝６５が形成さ
れている。つまり、これら中間リード部収容溝６５の溝
深さは、リードフレーム３０の板厚寸法と同一に設定さ
れている。この複数の中間リード部収容溝６５は、同一
幅で、一定ピッチで（等間隔に）形成されている。そし
て、中間リード部収容溝６５には、連結リード３２と非
連結リード３３における中間領域Ａ３（図１参照）に位
置する部分、即ち、複数の分岐リード部３２Ｃ及び複数
の中間リード部３３Ｃが収容されるようになっている。
又、これら中間リード部収容溝６５の幅寸法は、複数の
分岐リード部３２Ｃ及び複数の中間リード部３３Ｃと同
一の幅寸法Ｗに設定されている。より具体的には、製造
精度や嵌合時に機械的に許容される遊び寸法（マージ
ン）、例えば１０〜２００μｍ程度寸法を複数の分岐リ
ード部３２Ｃ及び複数の中間リード部３３Ｃの幅寸法Ｗ
に付加して設定されている。又、それぞれの中間リード
部収容溝６５の両側の突部６６の上面は、中間リード部
収容溝６５に、複数の分岐リード部３２Ｃ及び複数の中
間リード部３３Ｃが収容されときに、これらリードの上
面と面一となるように平面に形成されている。In the lower sealing surface 69 located at the boundary between the lower recess 63 and the outer lead mounting plane 64, the groove bottom surface 65A is flush with the outer lead mounting plane 64. A plurality of intermediate lead portion accommodating grooves 65 are formed. That is, the groove depth of these intermediate lead portion accommodating grooves 65 is set to be the same as the plate thickness dimension of the lead frame 30. The plurality of intermediate lead portion accommodating grooves 65 have the same width and are formed at a constant pitch (at equal intervals). Then, in the intermediate lead portion accommodating groove 65, portions of the connecting lead 32 and the non-connecting lead 33 located in the intermediate area A3 (see FIG. 1), that is, a plurality of branch lead portions 32C and a plurality of intermediate lead portions 33C are accommodated. It is supposed to be done.
The width dimension of these intermediate lead portion accommodating grooves 65 is set to the same width dimension W as the plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C. More specifically, a play dimension (margin) mechanically allowed at the time of fitting and fitting, for example, a dimension of about 10 to 200 μm is set as the width dimension W of the plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C.
Is set in addition to. Further, the upper surfaces of the protrusions 66 on both sides of each of the intermediate lead portion accommodating grooves 65 are provided with a plurality of branch lead portions 32C and a plurality of intermediate lead portions 33C in the intermediate lead portion accommodating groove 65 when these leads It is formed so as to be flush with the upper surface.

【００４４】このようにして、下側凹部６３には、リー
ドフレーム３０のダイパッド３１と、連結リード３２及
び非連結リード３３における第１の領域Ａ１に位置し、
且つ中間リード部収容溝６５に収容されない部分が配置
されるようになっている。In this way, the lower recess 63 is located in the die pad 31 of the lead frame 30 and the first area A1 of the connecting lead 32 and the non-connecting lead 33.
In addition, a portion which is not accommodated in the intermediate lead portion accommodation groove 65 is arranged.

【００４５】一方、上金型６２は、図４に示すように、
下金型６１の下側凹部６３と合致する開口形状を有する
上側凹部６７と、リードフレーム３０における下側凹部
６３に収容されない部分に当接する上側シール面と６８
とが形成されている。又、上下金型６２、６１には、互
いに接合されたときに、凹部６７、６３で形成されるキ
ャビティ内へ封止用樹脂を注入する湯口を形成する湯口
用溝部６７Ａ、６３Ａが形成されている。これら中間リ
ード部収容溝６５に、複数の分岐リード部３２Ｃ及び複
数の中間リード部３３Ｃが収容されることで、突部６６
がダムの機能を果たし、流入する封止用樹脂が第１タイ
バー３４まで到達するのを防止することが出来る。On the other hand, the upper die 62, as shown in FIG.
An upper recess 67 having an opening shape that matches the lower recess 63 of the lower die 61, and an upper sealing surface 68 that abuts a portion of the lead frame 30 that is not housed in the lower recess 63.
And are formed. Further, the upper and lower molds 62, 61 are provided with sprue grooves 67A, 63A for forming sprues for injecting the sealing resin into the cavities formed by the recesses 67, 63 when joined to each other. There is. By accommodating the plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C in these intermediate lead portion accommodating grooves 65, the protrusion 66 is formed.
Can function as a dam and prevent the inflowing sealing resin from reaching the first tie bar 34.

【００４６】（半導体装置）本発明の実施の形態に係る
半導体装置は、図９及び図１０に示すように、支持板
（ダイパッド）３１、この支持板３１に搭載された半導
体素子（半導体チップ）４０、支持板３１の周縁に一端
を金属学的に接続した支持板接続部３２Ａ、この支持板
接続部３２Ａの他端に、自己の一端を金属学的に並列接
続した複数の分岐リード部３２Ｃ、支持板３１の周縁に
それぞれの一端が離間して対峙し、長手方向を支持板接
続部３２Ａに並行に配置した複数の配線部３３Ａ、半導
体素子４０の表面に配置された複数のチップ側ボンディ
ングパッド４２と複数の配線部３３Ａのそれぞれの一端
（リード側ボンディングパッド）とを互いに接続する複
数の導電体（ボンディングワイヤ）５０、複数の配線部
３３Ａのそれぞれの他端に自己の一端を金属学的に接続
し、且つ長手方向を分岐リード部３２Ｃと平行に配置し
た複数の中間リード部３３Ｃ、及び封止用樹脂７０とか
ら少なくとも構成されている。(Semiconductor Device) As shown in FIGS. 9 and 10, a semiconductor device according to an embodiment of the present invention includes a support plate (die pad) 31 and a semiconductor element (semiconductor chip) mounted on the support plate 31. 40, a support plate connecting portion 32A having one end metallically connected to the peripheral edge of the support plate 31, and a plurality of branch lead portions 32C having one end metallurgically connected in parallel to the other end of the support plate connecting portion 32A. , A plurality of wiring portions 33A, which are spaced apart from each other at the periphery of the support plate 31 and are arranged in parallel with the support plate connecting portion 32A in the longitudinal direction, and a plurality of chip side bondings arranged on the surface of the semiconductor element 40. A plurality of conductors (bonding wires) 50 connecting the pad 42 and one ends (lead side bonding pads) of the plurality of wiring portions 33A to each other, and a plurality of wiring portions 33A respectively. Its own end and connected metallurgically to the end, is at least configured and plural intermediate lead portion 33C of the longitudinal and parallel to the branch lead portion 32C, and a sealing resin 70..

【００４７】なお、図９及び図１０に示す構成におい
て、複数の配線部３３Ａが省略され、ダイパッド３１の
一側縁３１Ａに沿って、複数の中間リード部３３Ｃが配
置される場合は、導電体（ボンディングワイヤ）５０
は、半導体素子４０の表面に配置された複数のチップ側
ボンディングパッド４２と複数の中間リード部３３Ｃと
を互いに接続する。即ち、複数の中間リード部３３Ｃの
それぞれが、リード側ボンディングパッドとして機能す
る。In the structure shown in FIGS. 9 and 10, if a plurality of wiring portions 33A are omitted and a plurality of intermediate lead portions 33C are arranged along one side edge 31A of the die pad 31, a conductor is used. (Bonding wire) 50
Connects the plurality of chip-side bonding pads 42 arranged on the surface of the semiconductor element 40 and the plurality of intermediate lead portions 33C to each other. That is, each of the plurality of intermediate lead portions 33C functions as a lead side bonding pad.

【００４８】ここで、封止用樹脂７０は、支持板３１、
半導体素子４０、支持板接続部３２Ａ、複数の配線部３
３Ａ、複数の導電体５０、複数の分岐リード部３２Ｃの
それぞれの一部、中間リード部３３Ｃのそれぞれの一部
をモールドしている。又、複数の分岐リード部３２Ｃ及
び複数の中間リード部３３Ｃは、それぞれ同一幅寸法を
有し、且つ同一ピッチで配列されている。更に、図９に
示すように、複数の中間リード部３３Ｃの長手方向をそ
れぞれ伸延する方向において、複数の中間リード部３３
Ｃに、複数の非連結リード用外部リード部３３Ｂの自己
の一端が電気的に接続されている。そして、複数の分岐
リード部３２Ｃを集合するように複数の分岐リード部３
２Ｃの最近接位置において、単一の連結リード用外部リ
ード部３２Ｂが複数の分岐リード部３２Ｃに自己の一端
を電気的に接続している。この単一の連結リード用外部
リード部３２Ｂは、複数の非連結リード用外部リード部
３３Ｂと平行に配置されている。支持板接続部３２Ａ、
この支持板接続部３２Ａに金属学的に接続された複数の
分岐リード部３２Ｃ、及びこれらの複数の分岐リード部
３２Ｃに金属学的に接続された連結リード用外部リード
部３２Ｂとで１本の連結リード３２が構成される。一
方、複数の配線部３３Ａ、この複数の配線部３３Ａのそ
れぞれに金属学的に接続された中間リード部３３Ｃ、及
びこの複数の中間リード部３３Ｃのそれぞれに金属学的
に接続された複数の非連結リード用外部リード部３３Ｂ
により、複数本の非連結リード３３が構成される。本発
明の実施の形態に係る半導体装置において、連結リード
用外部リード部３２Ｂの電流容量は、複数の非連結リー
ド用外部リード部３３Ｂのそれぞれの電流容量よりも大
きい。即ち、連結リード３２の電流容量は、複数の非連
結リード３３のそれぞれの電流容量よりも大きい。この
ため、連結リード用外部リード部３２Ｂのストライプ幅
は、複数の非連結リード用外部リード部３３Ｂのそれぞ
れのストライプ幅よりも大きくなる。しかし、複数本の
分岐リード部３２Ｃを採用することにより、分岐リード
部３２Ｃ及び中間リード部３３Ｃは、それぞれ同一幅寸
法に設定されている。Here, the sealing resin 70 is the support plate 31,
The semiconductor element 40, the support plate connecting portion 32A, the plurality of wiring portions 3
3A, a plurality of conductors 50, a part of each of the branch lead portions 32C, and a part of each of the intermediate lead portions 33C are molded. The plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C have the same width dimension and are arranged at the same pitch. Further, as shown in FIG. 9, the plurality of intermediate lead portions 33C are extended in the longitudinal direction of the plurality of intermediate lead portions 33C.
One end of each of the plurality of external lead portions 33B for non-coupling leads is electrically connected to C. Then, the plurality of branch lead parts 3 are arranged so as to collect the plurality of branch lead parts 32C.
At the closest position of 2C, a single connecting lead external lead portion 32B electrically connects one end of itself to the plurality of branch lead portions 32C. The single external lead portion 32B for connecting leads is arranged in parallel with the plurality of external lead portions 33B for non-connecting leads. Support plate connecting portion 32A,
A plurality of branch lead portions 32C metallurgically connected to the support plate connecting portion 32A, and a connecting lead external lead portion 32B metallurgically connected to the plurality of branch lead portions 32C form one The connecting lead 32 is configured. On the other hand, the plurality of wiring portions 33A, the intermediate lead portion 33C metallurgically connected to each of the plurality of wiring portions 33A, and the plurality of non-metallographically connected non-intermediate portions of each of the plurality of intermediate lead portions 33C. External lead part 33B for connecting lead
Thus, a plurality of non-connection leads 33 are formed. In the semiconductor device according to the embodiment of the present invention, the current capacity of the connecting lead external lead portion 32B is larger than the current capacity of each of the plurality of non-connecting lead external lead portions 33B. That is, the current capacity of the connection lead 32 is larger than the current capacity of each of the plurality of non-connection leads 33. Therefore, the stripe width of the external leads 32B for connecting leads is larger than the stripe width of each of the external leads 33B for non-connecting leads. However, by adopting a plurality of branch lead portions 32C, the branch lead portion 32C and the intermediate lead portion 33C are set to have the same width dimension.

【００４９】具体的には、複数のチップ側ボンディング
パッド４２は、例えば、半導体素子（半導体チップ）４
０の素子形成面に形成された１×１０１８ｃｍ−３〜１
×１０２１ｃｍ−３程度のドナー若しくはアクセプタが
ドープされた複数の高不純物密度領域（ソース領域／ド
レイン領域、若しくはエミッタ領域／コレクタ領域等）
等にそれぞれ、接続されている。そして、この複数の高
不純物密度領域にオーミック接触するように、アルミニ
ウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓ
ｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複数の電極層
が形成されている。そしてこの複数の電極層の上部に
は、酸化膜（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化
膜（Ｓｉ３Ｎ４)、或いはポリイミド膜等からなるパッ
シベーション膜が形成されている。そして、パッシベー
ション膜の一部に複数の電極層を露出するように複数の
開口部（窓部）を設け、複数のチップ側ボンディングパ
ッド４２を構成している。或いは、複数の電極層と金属
配線で接続された他の金属パターンとして、複数のチッ
プ側ボンディングパッド４２を形成してもかまわない。
又、ＭＯＳＦＥＴ等であれば、ポリシリコンゲート電極
にアルミニウム（Ａｌ）、若しくはアルミニウム合金
（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複
数のチップ側ボンディングパッド４２を形成することが
可能である。或いは、複数のポリシリコンゲート電極に
接続されたゲート配線等の複数の信号線を介して、他の
複数のチップ側ボンディングパッド４２を設けても良
い。ポリシリコンからなるゲート電極の代わりに、タン
グステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）
等の高融点金属、これらのシリサイド（ＷＳｉ２，Ｔｉ
Ｓｉ２，ＭｏＳｉ２）等、或いはこれらのシリサイドを
用いたポリサイド等からなるゲート電極でもかまわな
い。そして、半導体素子４０は、微細パターンが配設さ
れた表面部を上側に向けたフェイスアップ方式で支持板
３１の表面上に取り付けられている（実装されてい
る）。Specifically, the plurality of chip side bonding pads 42 are, for example, the semiconductor element (semiconductor chip) 4
1 × 10 18 cm −3 to 1 formed on the element formation surface of No. 0
A plurality of high-impurity-density regions (source region / drain region, or emitter region / collector region, etc.) doped with donors or acceptors of about 10 21 cm −3
Etc. are each connected to. Then, aluminum (Al) or an aluminum alloy (Al-S) is formed so as to make ohmic contact with the plurality of high impurity density regions.
i, Al-Cu-Si) and other metal layers are formed. A passivation film made of an oxide film (SiO 2 ), PSG film, BPSG film, nitride film (Si 3 N 4 ), polyimide film or the like is formed on the plurality of electrode layers. Then, a plurality of openings (windows) are provided in a part of the passivation film so as to expose the plurality of electrode layers, thereby configuring a plurality of chip side bonding pads 42. Alternatively, the plurality of chip-side bonding pads 42 may be formed as another metal pattern connected to the plurality of electrode layers by metal wiring.
Further, in the case of MOSFET or the like, it is possible to form a plurality of chip-side bonding pads 42 made of metal such as aluminum (Al) or aluminum alloy (Al-Si, Al-Cu-Si) on the polysilicon gate electrode. Is. Alternatively, another plurality of chip side bonding pads 42 may be provided via a plurality of signal lines such as gate wirings connected to a plurality of polysilicon gate electrodes. Instead of the gate electrode made of polysilicon, tungsten (W), titanium (Ti), molybdenum (Mo)
Refractory metals, such as these silicides (WSi 2 , Ti
A gate electrode made of Si 2 , MoSi 2 ) or the like, or polycide using these silicides may be used. The semiconductor element 40 is mounted (mounted) on the surface of the support plate 31 by a face-up method with the surface portion on which the fine pattern is arranged facing upward.

【００５０】チップ側ボンディングパッド４２と複数リ
ード側ボンディングパッド３３Ａとを互いに接続する導
電体５０としてのボンディングワイヤは、直径５０〜３
００μｍΦの金（Ａｕ）線、アルミニウム（Ａｌ）線等
を用いれば良い。或いは、幅１０００〜３００μｍの金
（Ａｕ）リボンやアルミニウム（Ａｌ）リボン等を用い
ても良く、ビームリード方式や、ＴＡＢテープで接続し
ても良い。半導体素子４０は、裏面側電極４１を備え、
裏面側電極４１を介して支持板３１に電気的に接続して
いる。このようにすれば、裏面側電極４１を複数のチッ
プ側ボンディングパッド（表面側電極）４２のそれぞれ
よりも相対的に電流容量を大きくし、連結リード３２に
大電流を流すことが出来る。The bonding wire as the conductor 50 for connecting the chip side bonding pad 42 and the plural lead side bonding pads 33A to each other has a diameter of 50 to 3
A gold (Au) wire or an aluminum (Al) wire having a diameter of 00 μm may be used. Alternatively, a gold (Au) ribbon or an aluminum (Al) ribbon having a width of 1000 to 300 μm may be used, and the connection may be made by a beam lead method or a TAB tape. The semiconductor element 40 includes a back surface side electrode 41,
It is electrically connected to the support plate 31 via the back surface side electrode 41. By doing so, the back surface side electrode 41 has a relatively larger current capacity than each of the plurality of chip side bonding pads (front surface side electrodes) 42, and a large current can be passed through the connecting lead 32.

【００５１】図１０は、封止用樹脂７０で形成されたパ
ッケージの一側面より突出する連結リード３２及び非連
結リード３３をガルウィングタイプに折り曲げた状態を
示している。即ち、パッケージの一側面より突出した分
岐リード部３２Ｃ及び中間リード部３３Ｃが、パッケー
ジの一側面に沿うように折り曲げられ、更に連結リード
用外部リード部３２Ｂ及び複数の非連結リード用外部リ
ード部３３Ｂが再度逆方向に折り曲げられている。但
し、仕様により、パッケージの一側面より突出した連結
リード３２及び非連結リード３３の部分はストレート形
状でもかまわない。FIG. 10 shows a state in which the connecting lead 32 and the non-connecting lead 33 protruding from one side surface of the package formed of the sealing resin 70 are bent into a gull wing type. That is, the branch lead portion 32C and the intermediate lead portion 33C protruding from the one side surface of the package are bent along the one side surface of the package, and further, the connecting lead external lead portion 32B and the plurality of non-connecting lead external lead portions 33B. Is folded in the opposite direction again. However, depending on the specifications, the connecting lead 32 and the non-connecting lead 33 protruding from one side surface of the package may have a straight shape.

【００５２】このような本発明の実施の形態に係る半導
体装置の構成では、複数の分岐リード部３２Ｃ及び複数
の中間リード部３３Ｃは、それぞれ同一幅寸法で、且つ
同一ピッチで配列できるので、電流容量の異なる連結リ
ード３２と非連結リード３３との相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止（トランス
ファーモールド）することが可能になる。樹脂封止（ト
ランスファーモールド）に際しては、図４に示した成形
金型６０を用い、複数の分岐リード部３２Ｃ及び中間リ
ード部３３Ｃのそれぞれが中間リード部収容溝６５に密
に嵌合するようにしておけば良い。このように、同一の
成形金型６０を用いて、連結リード３２と非連結リード
３３とが相対的に位置の異なる品種を製造できるため、
種々の半導体装置の低コスト化を図ることが出来る。In the configuration of the semiconductor device according to the embodiment of the present invention as described above, since the plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C can be arranged with the same width dimension and the same pitch, the current Even if the relative positions of the connecting lead 32 and the non-connecting lead 33 having different capacities are changed, it is possible to share the same molding die and perform resin sealing (transfer molding). At the time of resin sealing (transfer molding), the molding die 60 shown in FIG. 4 is used so that each of the plurality of branch lead portions 32C and the intermediate lead portion 33C is closely fitted in the intermediate lead portion accommodating groove 65. You can leave it. In this way, since the same molding die 60 can be used to manufacture a product in which the connecting lead 32 and the non-connecting lead 33 have relatively different positions,
Cost reduction of various semiconductor devices can be achieved.

【００５３】又、連結リード３２及び非連結リード３３
のそれぞれの電流容量が異なっていても、連結リード３
２をその中間部分で複数の分岐リード部３２Ｃに分割し
ているので所望の電流容量を確保できる。Further, the connecting lead 32 and the non-connecting lead 33
Even if the current capacity of each is different, the connecting lead 3
Since 2 is divided into a plurality of branch lead portions 32C at the intermediate portion, a desired current capacity can be secured.

【００５４】（半導体装置の製造方法）次に、上記した
リードフレーム３０及びモールド成形金型６０を用いて
パッケージングされた半導体装置を製造する方法につい
て説明する。(Method for Manufacturing Semiconductor Device) Next, a method for manufacturing a packaged semiconductor device using the lead frame 30 and the molding die 60 will be described.

【００５５】（イ）まず、リードフレーム３０を図示し
ないボンディング装置にセットして、ダイパッド３１上
に、図２に示すような、裏面側電極４１を有する、例え
ばパワーＦＥＴチップなどの半導体素子４０をマウント
する。このとき、半導体素子４０の裏面側電極（例えば
ドレイン電極）４１を半田を介してダイパッド３１に接
続する。なお、図２に示すように、半導体素子４０表面
の側縁部に沿って表面側電極（チップ側ボンディングパ
ッド）４２が複数個配列されている。(A) First, the lead frame 30 is set in a bonding device (not shown), and the semiconductor element 40 such as a power FET chip having the back surface side electrode 41 as shown in FIG. Mount it. At this time, the back surface side electrode (for example, drain electrode) 41 of the semiconductor element 40 is connected to the die pad 31 via solder. As shown in FIG. 2, a plurality of surface-side electrodes (chip-side bonding pads) 42 are arranged along the side edges of the surface of the semiconductor element 40.

【００５６】（ロ）次に、半導体素子４０がマウントさ
れたリードフレーム３０をワイヤボンディング装置にセ
ットして、図３に示すように、表面側電極４２と、これ
ら表面側電極４２のそれぞれに対応する、非連結リード
３３の配線部（リード側ボンディングパッド）３３Ａと
を金（Ａｕ）線などのボンディングワイヤ５０でボンデ
ィングして電気的に接続させる。(B) Next, the lead frame 30 on which the semiconductor element 40 is mounted is set in the wire bonding apparatus, and as shown in FIG. 3, the front surface side electrodes 42 and the front surface side electrodes 42 are respectively corresponded. Then, the wiring portion (lead-side bonding pad) 33A of the non-coupling lead 33 is bonded by a bonding wire 50 such as a gold (Au) wire and electrically connected.

【００５７】（ハ）その後、図４に示すような成形金型
６０に、ワイヤボンディングが施されたリードフレーム
３０をセットしてトランスファモールド法を行う。図５
は、下金型６１にリードフレーム３０をセットした状態
を示している。同図に示すように、複数の分岐リード部
３２Ｃ及び複数の中間リード部３３Ｃは、上記した寸法
設定によって、中間リード部収容溝６５に密に嵌合され
る。このようにリードフレーム３０をセットした下金型
６１の上に、上金型６２を被せることにより、モールド
成形の準備が完了する。(C) After that, the lead frame 30 to which wire bonding is applied is set in the molding die 60 as shown in FIG. 4 and the transfer molding method is performed. Figure 5
Shows a state in which the lead frame 30 is set in the lower mold 61. As shown in the figure, the plurality of branch lead portions 32C and the plurality of intermediate lead portions 33C are tightly fitted in the intermediate lead portion accommodating groove 65 by the above-described dimension setting. As described above, the upper mold 62 is placed on the lower mold 61 on which the lead frame 30 is set, whereby the preparation for molding is completed.

【００５８】（ニ）その後、図６及び図７に示すよう
に、上下金型６２、６１の湯口用溝部６７Ａ、６３Ａと
で形成された湯口から溶融した封止用樹脂７０を、凹部
６７、６３で形成されるキャビティ内へ注入し、固化さ
せる。なお、図６は図５のＡ−Ａ断面に相当する断面
図、図７は図５のＢ−Ｂ断面に相当する断面図である。(D) Thereafter, as shown in FIGS. 6 and 7, the sealing resin 70 melted from the sprue formed by the sprue grooves 67A and 63A of the upper and lower molds 62 and 61 is replaced with the recess 67, It is injected into the cavity formed by 63 and solidified. 6 is a sectional view corresponding to the AA section in FIG. 5, and FIG. 7 is a sectional view corresponding to the BB section in FIG.

【００５９】（ホ）次いで、成形金型６０からリードフ
レーム３０を取り出し、図８において一点鎖線で示すカ
ッティングラインに沿って、リードフレーム３０のカッ
ティングを行う。この結果、図９及び図１０に示すよう
な半導体装置８０が得られる。(E) Next, the lead frame 30 is taken out from the molding die 60, and the lead frame 30 is cut along the cutting line indicated by the alternate long and short dash line in FIG. As a result, the semiconductor device 80 as shown in FIGS. 9 and 10 is obtained.

【００６０】このようにして製造された半導体装置８０
は、ダイパッド３１から延在された連結リード３２が、
一側面近傍の内外で２本の分岐リード部３２Ｃに分割さ
れており、これら分岐リード部３２Ｃが、非連結リード
３３の中間リード部３３Ｃの間隔と幅寸法を同一として
いるため、上述した成形金型６０を用いて製造すること
を可能にしている。The semiconductor device 80 manufactured in this way
Is a connection lead 32 extending from the die pad 31,
It is divided into two branch lead portions 32C inside and outside in the vicinity of one side surface, and these branch lead portions 32C have the same space and width dimension as the intermediate lead portions 33C of the non-connecting lead 33, so that the above-described molding die is used. It is possible to manufacture using the mold 60.

【００６１】本発明の実施の形態では、リードフレーム
３０の連結リード３２と非連結リード３３における中間
領域３に位置する部分を、同一幅寸法、同一間隔に設定
したことにより、成形金型６０の構造を簡略化すること
が出来る。このため、リードフレーム３０における連結
リード３２の位置が非連結リード３３に対して変更され
た場合でも、等間隔及び同一幅寸法の条件を満たす限
り、成形金型６０を新たに作成する必要がなくなり、成
形金型のコストやモールドプレスに要するコストを削減
することが可能となる。In the embodiment of the present invention, the portions of the connecting lead 32 and the non-connecting lead 33 of the lead frame 30 which are located in the intermediate region 3 are set to have the same width dimension and the same interval, so that the molding die 60 is formed. The structure can be simplified. Therefore, even if the position of the connecting lead 32 in the lead frame 30 is changed with respect to the non-connecting lead 33, it is not necessary to newly form the molding die 60 as long as the conditions of equal intervals and the same width dimension are satisfied. It is possible to reduce the cost of the molding die and the cost required for the mold press.

【００６２】（リードフレームの変形例）ここで、上記
した成形金型６０に、連結リードの位置が異なる他のリ
ードフレームを適用した場合について、図１１と図１２
とに示すリードフレームの変形例を用いて説明する。な
お、図１１及び図１２に示すリードフレーム９０、１０
０において、本発明の実施の形態で用いたリードフレー
ム３０と同一機能を果たす部分には、同一の符号を付し
て説明を省略する。(Modification of Lead Frame) Here, FIGS. 11 and 12 show the case where another lead frame having different connecting lead positions is applied to the molding die 60 described above.
A modification of the lead frame shown in and will be described. The lead frames 90 and 10 shown in FIGS.
0, the portions having the same functions as those of the lead frame 30 used in the embodiment of the present invention are designated by the same reference numerals and the description thereof will be omitted.

【００６３】図１１に示すリードフレーム９０は、連結
リード３２がダイパッド３１の一側縁３１Ａにおける他
方側から延在されている。複数の非連結リード３３は、
上記した実施の形態と同様にダイパッド３１の一側縁３
１Ａに沿って、配線部３３Ａが対峙するように配置され
ている。このリードフレーム９０においても、連結リー
ド３２の分岐リード部３２Ｃは、側方に配置される非連
結リード３３の中間リード部３３Ｃと、同一幅寸法Ｗ、
同一間隔に設定されるため、図４に示した下金型６１の
中間リード部収容溝６５に、中間リード部３３Ｃと同等
に収容される。このため、成形金型６０を用いてモール
ド成形を行うことが可能となる。In the lead frame 90 shown in FIG. 11, the connecting lead 32 extends from the other side of the one side edge 31A of the die pad 31. The plurality of unconnected leads 33 are
Similar to the above-described embodiment, one side edge 3 of the die pad 31 is used.
The wiring portions 33A are arranged to face each other along 1A. Also in this lead frame 90, the branch lead portion 32C of the connecting lead 32 has the same width W as the intermediate lead portion 33C of the non-connecting lead 33 arranged laterally,
Since they are set at the same interval, they are housed in the middle lead part housing groove 65 of the lower mold 61 shown in FIG. Therefore, it becomes possible to perform molding using the molding die 60.

【００６４】図１２に示すリードフレーム１００は、連
結リード３２がダイパッド３１の一側縁３１Ａにおける
中央部から延在されている。複数の非連結リード３３
は、上記した実施の形態と同様にダイパッド３１の一側
縁３１Ａに沿って、連結リード３２の両側で、配線部３
３Ａが対峙するように配置されている。このリードフレ
ーム１００においても、連結リード３２の分岐リード部
３２Ｃは、側方に配置される非連結リード３３の中間リ
ード部３３Ｃと、同一幅寸法Ｗ、同一間隔に設定される
ため、図４に示した下金型６１の中間リード部収容溝６
５に、中間リード部３３Ｃと同等の条件で収容される。
このため、成形金型６０を用いてリードフレーム１００
に対してモールド成形を行うことが可能となる。In the lead frame 100 shown in FIG. 12, the connecting lead 32 extends from the center of one side edge 31A of the die pad 31. Multiple unconnected leads 33
Is similar to that of the above-described embodiment along the one side edge 31A of the die pad 31 on both sides of the connecting lead 32 and the wiring portion 3
3A are arranged to face each other. Also in this lead frame 100, the branch lead portion 32C of the connecting lead 32 is set to have the same width dimension W and the same interval as the intermediate lead portion 33C of the non-connecting lead 33 arranged laterally, so that FIG. Intermediate lead portion accommodation groove 6 of the lower die 61 shown
5 is housed under the same condition as the intermediate lead portion 33C.
Therefore, the lead frame 100 is formed by using the molding die 60.
Can be molded.

【００６５】なお、図１１及び図１２に示す構成におい
て、複数の配線部３３Ａを省略しても良い。この場合
は、ダイパッド３１の一側縁３１Ａに沿って、このダイ
パッド３１に対して、複数の中間リード部３３Ｃが配置
される。そして、導電体（ボンディングワイヤ）５０
は、半導体素子４０の表面に配置された複数のチップ側
ボンディングパッド４２と複数の中間リード部３３Ｃと
を互いに接続する。即ち、複数の中間リード部３３Ｃの
それぞれが、リード側ボンディングパッドとして機能す
る。In the structure shown in FIGS. 11 and 12, a plurality of wiring portions 33A may be omitted. In this case, a plurality of intermediate lead portions 33C are arranged with respect to the die pad 31 along one side edge 31A of the die pad 31. Then, the conductor (bonding wire) 50
Connects the plurality of chip-side bonding pads 42 arranged on the surface of the semiconductor element 40 and the plurality of intermediate lead portions 33C to each other. That is, each of the plurality of intermediate lead portions 33C functions as a lead side bonding pad.

【００６６】（その他の実施の形態）上記のように、本
発明の実施の形態の開示の一部をなす論述及び図面はこ
の発明を限定するものであると理解すべきではない。こ
の開示から当業者には様々な代替実施の形態、実施例及
び運用技術が明らかとなろう。例えば、上記の本発明の
実施の形態では、ダイパッド３１の一端縁３１Ａ側のみ
に、連結リード３２や非連結リード３３が平行をなして
並ぶように配置し、その結果、製造される半導体装置８
０がパッケージの片側にリードが配列されたＳＩＰ（シ
ングル・インライン・パッケージ：Single In-Line Pac
kage）タイプとなる場合について説明したが、ダイパッ
ド３１の両側に非連結リード３３が並ぶＤＩＰ（デュア
ル・インライン・パッケージ：Dual In-Line Package）
タイプなどにも適用が可能である。(Other Embodiments) As described above, it should not be understood that the description and drawings forming part of the disclosure of the embodiments of the present invention limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art. For example, in the above-described embodiment of the present invention, the connecting lead 32 and the non-connecting lead 33 are arranged in parallel only on the one end edge 31A side of the die pad 31, and as a result, the semiconductor device 8 to be manufactured is manufactured.
0 is a SIP (Single In-Line Pac: Single In-Line Pac) with leads arranged on one side of the package.
The case of the Kage) type has been described, but the DIP (Dual In-Line Package) in which the non-connecting leads 33 are arranged on both sides of the die pad 31.
It can also be applied to types.

【００６７】又、上記の本発明の実施の形態では、リー
ドフレームを用いて半導体装置８０を作成したが、例え
ばポリイミドテープに導体パターンを形成したテープキ
ャリヤを用いた半導体装置にも本発明を適用することが
可能である。この場合でも、複数品種の半導体装置を同
一の成形金型を用いて製造することが可能となる。Further, in the above-described embodiment of the present invention, the semiconductor device 80 is formed using the lead frame, but the present invention is also applied to a semiconductor device using a tape carrier having a conductor pattern formed on a polyimide tape, for example. It is possible to Even in this case, a plurality of types of semiconductor devices can be manufactured using the same molding die.

【００６８】更に、上記の本発明の実施の形態では、ダ
イパッド３１の上にマウントする半導体素子４０として
パワーＦＥＴを、主に説明したが、この他に、例えばＩ
ＧＢＴ、パワーＳＩＴ、パワーＢＪＴ、ＧＴＯサイリス
タなど各種の裏面側電極を備える個別半導体素子を適用
することが可能である。若しくはこれらの個別半導体素
子を集積化したパワーモジュールやパワーＩＣ等にも適
用することが可能である。Further, in the above-described embodiment of the present invention, the power FET is mainly described as the semiconductor element 40 mounted on the die pad 31, but in addition to this, for example, I
It is possible to apply individual semiconductor elements including various back surface side electrodes such as GBT, power SIT, power BJT, and GTO thyristor. Alternatively, it can be applied to a power module, a power IC, or the like in which these individual semiconductor elements are integrated.

【００６９】そして、半導体素子４０は、微細パターン
が配設された表面部を下側に向けたフェイスダウン（フ
リップチップ）方式で支持板３１の表面上に取り付けて
も良い。フリップチップ構造の場合は、これらのチップ
側ボンディングパッド４２は、必ずしも、半導体素子
（半導体チップ）４０の周辺部に配置されている必要は
なく、導電体５０は、ボンディングワイヤの代わりに、
半田ボール、金（Ａｕ）バンプ、銀（Ａｇ）バンプ、銅
（Ｃｕ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、
或いはニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）
バンプ等が使用可能である。半田ボールとしては、直径
１００μｍ乃至２５０μｍ、高さ５０μｍ乃至２００μ
ｍの錫（Ｓｎ）：鉛（Ｐｂ）＝６：４の共晶半田等が使
用可能である。或いは、Ｓｎ：Ｐｂ＝５：９５の半田で
も良い。The semiconductor element 40 may be attached on the surface of the support plate 31 by a face-down (flip chip) method with the surface portion on which the fine pattern is arranged facing downward. In the case of the flip-chip structure, these chip-side bonding pads 42 do not necessarily have to be arranged in the peripheral portion of the semiconductor element (semiconductor chip) 40, and the conductor 50 is replaced by a bonding wire.
Solder ball, gold (Au) bump, silver (Ag) bump, copper (Cu) bump, nickel / gold (Ni-Au) bump,
Or nickel / gold / indium (Ni-Au-In)
Bumps etc. can be used. The solder ball has a diameter of 100 μm to 250 μm and a height of 50 μm to 200 μm.
m of tin (Sn): lead (Pb) = 6: 4 eutectic solder or the like can be used. Alternatively, solder of Sn: Pb = 5: 95 may be used.

【００７０】図９及び図１０に関連して、半導体素子４
０は、裏面側電極４１を備え、裏面側電極４１を介して
支持板３１に電気的に接続されていると説明した。しか
しながら、支持板３１の表面に固着された回路基板を更
に備え、半導体素子４０は回路基板を介して支持板３１
に固着されるようにしても良い。回路基板としては、
は、ポリエチレン・テレフタレート（ＰＥＴ）やポリイ
ミド基板等のフレキシブル基板でも良く、セラミックス
基板等のリジットの基板でも良い。リジットの基板とし
ては、ＡＮＳＩのＦＲ−４グレードの基板等のガラス繊
維で強化したエポキシ樹脂基板でも良い。その他、ＰＷ
Ｂ、ＦＰＣなどの実装基板が使用可能である。With reference to FIGS. 9 and 10, the semiconductor device 4
It is described that 0 has the back surface side electrode 41 and is electrically connected to the support plate 31 via the back surface side electrode 41. However, the semiconductor device 40 is further provided with a circuit board fixed to the surface of the support plate 31, and the semiconductor element 40 includes the support plate 31 via the circuit board.
It may be fixed to. As a circuit board,
May be a flexible substrate such as polyethylene terephthalate (PET) or a polyimide substrate, or a rigid substrate such as a ceramic substrate. The rigid substrate may be a glass fiber reinforced epoxy resin substrate such as ANSI FR-4 grade substrate. Others, PW
A mounting board such as B or FPC can be used.

【００７１】半導体素子４０が、回路基板を介して支持
板３１に固着される場合は、必ずしも、半導体素子４０
は、裏面側電極４１を備えている必要はない。即ち、半
導体素子４０の表面に形成されたチップ側ボンディング
パッド４２と支持板接続部３２Ａとを導電体（ボンディ
ングワイヤ）で接続しても良い。或いは、半導体素子４
０が裏面側電極４１を備える場合で、裏面側電極４１を
介して半導体素子４０の特定の主電極領域と回路基板上
の特定の配線とが電気的に接続され、この回路基板上の
特定の配線と支持板接続部３２Ａとを導電体で接続する
ような構成でも良い。When the semiconductor element 40 is fixed to the support plate 31 via the circuit board, the semiconductor element 40 is not always required.
Need not be provided with the back surface side electrode 41. That is, the chip side bonding pad 42 formed on the surface of the semiconductor element 40 and the support plate connecting portion 32A may be connected by a conductor (bonding wire). Alternatively, the semiconductor element 4
0 includes the back surface side electrode 41, a specific main electrode region of the semiconductor element 40 and a specific wiring on the circuit board are electrically connected via the back surface side electrode 41, and a specific wiring on the circuit board is connected. A configuration may be used in which the wiring and the support plate connecting portion 32A are connected by a conductor.

【００７２】又、上記の本発明の実施の形態では、連結
リード３２を２つの分岐リード部３２Ｃを連結する形態
としたが、３つ以上の分岐リード部を備える構成として
も勿論良い。この場合も、他の非連結リードと同様の幅
寸法及び間隔に設定すれば良い。Further, in the above-described embodiment of the present invention, the connecting lead 32 is formed by connecting the two branch lead portions 32C, but it is of course possible to provide three or more branch lead portions. Also in this case, the width dimension and the spacing may be set to be the same as those of the other non-coupling leads.

【００７３】更に、上記の本発明の実施の形態では、下
金型６１のみに中間リード部収容溝６５を形成したが、
接合により中間リード部３３Ｃ及び分岐リード部３２Ｃ
が収容される溝が形成される構成であれば、上金型６２
側に中間リード部収容溝６５が形成されても良いし、上
下金型６２、６１の両方に接合される溝を形成しても良
い。Further, in the above embodiment of the present invention, the intermediate lead portion accommodating groove 65 is formed only in the lower die 61.
Intermediate lead portion 33C and branch lead portion 32C by joining
If the groove is formed to accommodate the upper mold 62
The intermediate lead portion accommodating groove 65 may be formed on the side, or a groove that is joined to both the upper and lower molds 62 and 61 may be formed.

【００７４】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。As described above, it goes without saying that the present invention includes various embodiments not described here. Therefore, the technical scope of the present invention is defined only by the matters specifying the invention according to the scope of claims appropriate from the above description.

【００７５】[0075]

【発明の効果】以上の説明から明らかなように、本発明
によれば、支持板から延在された連結リードと、支持板
に対峙するように配置・形成される非連結リードとの位
置が相対的に変更されても、同一の成形金型を用いて樹
脂封止することが出来るリードフレームを提供すること
が出来る。As is apparent from the above description, according to the present invention, the positions of the connecting leads extending from the supporting plate and the non-connecting leads arranged and formed so as to face the supporting plate are determined. It is possible to provide a lead frame that can be resin-sealed using the same molding die even if the lead frame is relatively changed.

【００７６】又、本発明によれば、多品種のリードフレ
ームを扱うことのできる成形金型を提供することが出来
る。又、リードフレームの配列や形態が変更されても、
金型交換を行う必要がないため、成形に伴う作業コスト
を低減できるという効果がある。Further, according to the present invention, it is possible to provide a molding die which can handle various types of lead frames. In addition, even if the arrangement and form of the lead frame is changed,
Since there is no need to replace the mold, there is an effect that the working cost associated with molding can be reduced.

【００７７】更に、本発明によれば、リードフレームの
配列や形態が変更されても、成形金型の追加コストを抑
えることが出来るため、低コストな半導体装置を提供す
ることが出来る。Further, according to the present invention, even if the arrangement or form of the lead frame is changed, the additional cost of the molding die can be suppressed, so that a low-cost semiconductor device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施の形態に係るリードフレームを示
す要部平面図である。FIG. 1 is a plan view of relevant parts showing a lead frame according to an embodiment of the present invention.

【図２】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その１）である。FIG. 2 is a main-portion plan view (1) showing a manufacturing process of the semiconductor device according to the embodiment of the present invention;

【図３】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その２）である。FIG. 3 is a main-portion plan view (2) of the manufacturing process of the semiconductor device according to the embodiment of the present invention;

【図４】本発明の実施の形態に係る成形金型を示す斜視
図である。FIG. 4 is a perspective view showing a molding die according to the embodiment of the present invention.

【図５】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その３）で、下金型にリードフレ
ームをセットした状態を示す図である。FIG. 5 is a plan view (No. 3) of a main part showing the manufacturing process of the semiconductor device according to the embodiment of the present invention, showing a state in which the lead frame is set in the lower mold.

【図６】図５のＡ−Ａ断面に相当する樹脂注入後の成形
金型の断面図である。6 is a cross-sectional view of the molding die after resin injection, which corresponds to the AA cross section of FIG. 5;

【図７】図５のＢ−Ｂ断面に相当する樹脂注入後の成形
金型の断面図である。7 is a cross-sectional view of the molding die after resin injection, which corresponds to the BB cross section of FIG. 5;

【図８】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その４）で、樹脂封止後に、成形
金型からリードフレームを取り出した状態を示すであ
る。FIG. 8 is a main-portion plan view (4) showing the manufacturing process of the semiconductor device according to the embodiment of the present invention, showing a state in which the lead frame is taken out from the molding die after resin sealing.

【図９】本発明の実施の形態に係る半導体装置の平面図
である。FIG. 9 is a plan view of a semiconductor device according to an embodiment of the present invention.

【図１０】本発明の実施の形態に係る半導体装置のリー
ド部を折り曲げた状態を示す斜視図である。FIG. 10 is a perspective view showing a bent state of the lead portion of the semiconductor device according to the exemplary embodiment of the present invention.

【図１１】本発明の実施の形態に係るリードフレームの
変形例を示す要部平面図である。FIG. 11 is a main part plan view showing a modified example of the lead frame according to the embodiment of the present invention.

【図１２】本発明の実施の形態に係るリードフレームの
他の変形例を示す要部平面図である。FIG. 12 is a main part plan view showing another modified example of the lead frame according to the embodiment of the present invention.

【図１３】従来のリードフレームを示す要部平面図であ
る。FIG. 13 is a main part plan view showing a conventional lead frame.

【図１４】従来の成形金型を示す斜視図である。FIG. 14 is a perspective view showing a conventional molding die.

【符号の説明】[Explanation of symbols]

Ａ３ 中間領域 ３０ リードフレーム ３１ ダイパッド（支持板） ３１Ａ 一側縁（支持板周縁） ３２ 連結リード ３２Ｃ 分岐リード部 ３３ 非連結リード ３３Ａ 配線部 ３３Ｃ 中間リード部 ４０ 半導体素子 ４１ 裏面側電極 ４２ 表面側電極 ５０ ボンディングワイヤ ６０ 成形金型 ６３ 下側凹部（樹脂注入空間） ６４ 外側リード部載置平面 ６５ 中間リード部収容溝 ６７ 上側凹部（樹脂注入空間） ６８ 上側シール面 ６９ 下側シール面 ７０ 封止用樹脂（樹脂封止体） A3 middle area 30 lead frame 31 Die pad (support plate) 31A One side edge (perimeter of support plate) 32 connected leads 32C branch lead 33 unconnected lead 33A wiring section 33C Intermediate lead part 40 Semiconductor element 41 Back side electrode 42 Front side electrode 50 bonding wires 60 Mold 63 Lower recess (resin injection space) 64 Outer lead mounting plane 65 Intermediate lead part receiving groove 67 Upper recess (resin injection space) 68 Upper sealing surface 69 Lower sealing surface 70 Sealing resin (resin sealing body)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 晃 埼玉県新座市北野３丁目６番３号 サン ケン電気株式会社内 (56)参考文献 特開2000−236057（ＪＰ，Ａ) 特開 昭61−125058（ＪＰ，Ａ) 特開 昭55−27655（ＪＰ，Ａ) 実開 平６−17249（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akira Hasegawa 3-6-3 Kitano, Niiza City, Saitama Sanken Electric Co., Ltd. (56) Reference JP 2000-236057 (JP, A) JP Sho 61 -125058 (JP, A) JP-A-55-27655 (JP, A) Fukukaihei 6-17249 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23/50

Claims (18)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体素子を搭載する支持板、該支持板
に接続した連結リード、前記支持板から離間し、前記連
結リードの長手方向と平行に伸延する複数の非連結リー
ドとを備えるリードフレームであって、前記連結リード
は、 前記支持板に一端を接続した支持板接続部と、 該支持板接続部の他端から分岐して並列接続し、前記長
手方向に平行に伸延する複数の分岐リード部と、 該複数の分岐リード部のすべての端部を集合し、前記長
手方向に伸延する、単一の連結リード用外部リード部 とを有し、前記長手方向に直交する方向に沿って、前記
分岐リード部の位置の真横に並列配置された部分の前記
複数の非連結リードのすべての幅、及び 前記分岐リード
部の幅は、それぞれ同一で、且つ前記連結リード用外部
リード部の幅は前記分岐リード部のいずれの幅よりも広
いことを特徴とするリードフレーム。1. A supporting plate for mounting a semiconductor element, connecting a lead connected to the support plate, spaced from the support plate, the communication
A plurality of unconsolidated Lee extending parallel to the longitudinal direction of the sintering leads
A lead frame and a de, the connecting lead
Is a support plate connecting portion whose one end is connected to the support plate, and the other end of the supporting plate connecting portion is branched and connected in parallel.
A plurality of branch lead portions extending parallel to the hand direction and all the end portions of the plurality of branch lead portions are gathered together to form the length
An external lead portion for a single connecting lead extending in the hand direction, and in a direction orthogonal to the longitudinal direction,
The portion of the portion arranged in parallel directly beside the position of the branch lead
All of the width of the plurality of unconsolidated leads, and a width of the branch lead portion, each identical, and exterior the connecting leads
The lead width is wider than any of the branch lead widths.
Lead frame, characterized in that the decoction. 【請求項２】 前記直交する方向に沿って、前記分岐リ
ード部及び前記複数の非連結リードは同一ピッチで配列
されていることを特徴とする請求項１に記載のリードフ
レーム。 2. The branch leads along the orthogonal direction.
The lead portion and the plurality of unconnected leads are arranged at the same pitch.
The lead frame according to claim 1, wherein
Lame. 【請求項３】 前記複数の分岐リード部と前記連結リー
ド用外部リード部との接続点から、前記直交する方向に
伸延し、前記複数の分岐リード部と前記複数の前記複数
の非連結リードのすべてを接続する第１の連結細条を更
に有することを特徴とする請求項１又は２記載のリード
フレーム。3. The plurality of branch lead portions and the connecting lead
From the connection point between the external lead section for de, Shinnoshi in a direction the perpendicular, the plurality of the plurality and the plurality of branch lead portions
3. The lead frame according to claim 1, further comprising a first connecting strip connecting all of the non-connecting leads of FIG . 【請求項４】 前記直交する方向に沿って、前記連結リ
ード用外部リード部の位置の真横に並列配置された部分
の前記複数の非連結リードのそれぞれの幅は、前記直交
する方向に沿って、前記分岐リード部の位置の真横に並
列配置された部分の前記複数の非連結リードの幅よりも
狭いことを特徴とする請求項１〜３のいずれか１項に記
載のリードフレーム。 4. The connection relieves along the orthogonal direction.
A part that is arranged in parallel next to the position of the external lead part for the card
The width of each of the plurality of unconnected leads of the
Parallel to the position of the branch lead part
Than the width of the plurality of unconnected leads of the portion arranged in rows
The lead frame according to claim 1, wherein the lead frame is narrow . 【請求項５】 前記連結リード用外部リード部の電流容
量は、前記直交する方向に沿って、前記連結リード用外
部リード部の位置の真横に並列配置された部分の前記複
数の非連結リードのそれぞれの電流容量よりも大きいこ
とを特徴とする請求項４記載のリードフレーム。5. The current capacity of the external lead portion for the connecting lead is the external capacity for the connecting lead along the orthogonal direction.
Part of the plurality of parts arranged in parallel right next to the position of the lead part
Lead frame according to claim 4, wherein greater than each of the current capacity of unconsolidated lead number. 【請求項６】 前記複数の非連結リードのそれぞれは、
前記直交する方向に沿って、前記支持板接続部の位置の
真横に並列配置され、前記支持板に一端が離間して対峙
する配線部を備えることを特徴とする請求項１〜５のい
ずれか１項に記載のリードフレーム。 6. Each of the plurality of unconnected leads is
Along the direction orthogonal to the position of the support plate connection portion
They are arranged right next to each other, and one end of the supporting plate is spaced apart from the supporting plate.
6. The wiring part according to claim 1, further comprising:
The lead frame according to item 1. 【請求項７】 前記複数の分岐リード部と前記連結リー
ド用外部リード部との接続点から最も遠い前記連結リー
ド用外部リード部の端部から、前記直交する方向に伸延
し、前記複数の非連結リードのそれぞれと前記連結リー
ド用外部リード部とを接続する第２の連結細条を更に有
することを特徴とする請求項１〜６のいずれか１項記載
のリードフレーム。7. The plurality of branch lead portions and the connecting lead
Connection lead that is farthest from the connection point with the external lead
And a second connecting strip extending from the end of the external lead portion for connection lead in the orthogonal direction and connecting each of the plurality of non-connecting leads to the external lead portion for connecting lead. The lead frame according to any one of claims 1 to 7. 【請求項８】 支持板、該支持板に接続した連結リー
ド、前記支持板から離間し、前記連結リードの長手方向
と平行に伸延した複数の非連結リードとを備え、前記連
結リードが前記支持板に一端を接続した支持板接続部
と、該支持板接続部の他端に並列接続し、前記長手方向
に平行に伸延する複数の分岐リード部と、該複数の分岐
リード部のすべての端部を集合し、前記長手方向に伸延
する単一の連結リード用外部リード部とを有し、前記長
手方向に直交する方向に沿って、前記分岐リード部の位
置の真横に並列配置された部分の前記複数の非連結リー
ドのすべての幅と前記分岐リード部の幅が同一で、且つ
前記連結リード用外部リード部の幅が前記分岐リード部
のいずれの幅よりも広いリードフレームの前記支持板に
搭載された半導体素子を樹脂封止し、半導体装置を製造
する成形金型であって、 封止用樹脂が注入されるキャビティとして機能する下側
凹部と、 該下側凹部の周辺において、額縁状に配置された下側シ
ール面と、 前記下側シール面の平面レベルより、前記外側リード部
の厚さ分低い平面レベルを有する外側リード部載置平面
と、 前記下側凹部と前記外側リード部載置平面との境界部分
において、同一幅で形成され、溝底面が前記外側リード
部載置平面と同一平面レベルとなる複数の中間リード部
収容溝とを有する下金型を具備することを特徴とする半
導体装置製造用成形金型。8. A support plate and a connecting lead connected to the support plate.
A distance from the support plate and in the longitudinal direction of the connecting lead.
And a plurality of non-connecting leads extending in parallel with each other.
Support plate connecting part with connecting lead connecting one end to the support plate
And in parallel with the other end of the support plate connecting portion,
A plurality of branch lead portions extending parallel to the
Collect all the ends of the lead and extend in the longitudinal direction.
The external lead portion for a single connecting lead to
The position of the branch lead portion along the direction orthogonal to the hand direction.
The plurality of non-connected leads arranged in parallel next to each other.
The width of all the leads and the width of the branch lead portion are the same, and
The width of the external lead portion for the connecting lead is equal to that of the branch lead portion.
The semiconductor element mounted on the supporting plate of the lead frame wider than any of the above is resin-sealed to manufacture the semiconductor device.
A lower mold recess that functions as a cavity into which a sealing resin is injected, a lower seal surface that is arranged in a frame shape around the lower recess, and the lower seal surface. Of the outer lead portion mounting plane having a plane level lower than the plane level of the outer lead portion by the thickness of the outer lead portion, in the boundary portion between the lower recess and the outer lead portion mounting plane, formed with the same width, A half mold comprising: a lower die having a plurality of intermediate lead portion accommodating grooves whose groove bottom surface is flush with the outer lead portion mounting plane.
Mold for manufacturing conductor devices . 【請求項９】 前記下側凹部と合致する開口形状を有す
る上側凹部と、 該上側凹部の周辺部に配置され、前記下側凹部に収容さ
れない前記リードフレームの部分及び前記下側シール面
に当接する上側シール面とを有する上金型を、更に具備
することを特徴とする請求項８記載の半導体装置製造用
成形金型。9. An upper concave portion having an opening shape matching the lower concave portion, and a portion of the lead frame which is arranged in the peripheral portion of the upper concave portion and is not housed in the lower concave portion and the lower sealing surface. The molding die for manufacturing a semiconductor device according to claim 8, further comprising an upper die having an upper sealing surface in contact therewith. 【請求項１０】 前記中間リード部収容溝は、一定ピッ10. The intermediate lead portion accommodating groove has a constant pitch.
チで前記下側凹部と前記外側リード部載置平面との境界Boundary between the lower recess and the outer lead mounting plane
部分に配置されていることを特徴とする請求項８又は９It is arrange | positioned at the part, The claim 8 or 9 characterized by the above-mentioned.
に記載の半導体装置製造用成形金型。A molding die for manufacturing a semiconductor device according to. 【請求項１１】 支持板と、該支持板に搭載され、複数
のチップ側ボンディングパッドを有する半導体素子と、
前記支持板に一端を接続した連結リードと、前記支持板
から離間し、前記連結リードの長手方向と平行に伸延し
た複数の非連結リードと、該非連結リードのそれぞれの
一端と前記複数のチップ側ボンディングパッドを互いに
接続する複数の導電体と、前記支持板、前記半導体素
子、前記複数の導電体、前記連結リードの一部、前記複
数の非連結リードのそれぞれの一部をモールドした封止
用樹脂を備える半導体装置であって、前記連結リード
は、 前記支持板に一端を接続した支持板接続部と、 該支持板接続部の他端から分岐して並列接続し、前記長
手方向に平行に伸延する複数の分岐リード部と、 該複数の分岐リード部のすべての端部を集合し、前記長
手方向に伸延する単一の連結リード用外部リード部とを
有し、前記長手方向に直交する方向に沿って、前記分岐
リード部の位置の真横に並列配置された部分の前記複数
の非連結リードのすべての幅、及び 前記分岐リード部の
幅は、それぞれ同一で、且つ前記連結リード用外部リー
ド部の幅は前記分岐リード部のいずれの幅よりも広いこ
とを特徴とする半導体装置。11. A support plate is mounted on the support plate, a plurality
A semiconductor element having a chip side bonding pad of
A connecting lead having one end connected to the supporting plate, a plurality of non-connecting leads spaced apart from the supporting plate and extending parallel to the longitudinal direction of the connecting lead, and one end of each of the non-connecting leads and the plurality of chip sides. A plurality of conductors that connect the bonding pads to each other, the supporting plate, the semiconductor element, the plurality of conductors, a part of the connecting leads , and a part of each of the plurality of non-connecting leads are molded. A semiconductor device including a resin , the connecting lead
Is a support plate connecting portion whose one end is connected to the support plate, and the other end of the supporting plate connecting portion is branched and connected in parallel.
A plurality of branch lead portions extending parallel to the hand direction and all the end portions of the plurality of branch lead portions are gathered together to form the length
With a single connecting lead external lead that extends in the hand direction
Having, along the direction orthogonal to the longitudinal direction, the branch
The plurality of parts arranged in parallel right next to the position of the lead part
All widths of unconnected leads of
The width is the same , and the external leads for the connecting leads are the same.
The semiconductor device is characterized in that the width of the lead portion is wider than any width of the branch lead portion . 【請求項１２】 前記直交する方向に沿って、前記分岐
リード部及び前記複数の非連結リードは同一ピッチで配
列されていることを特徴とする請求項１１に記載の半導
体装置。 12. The branch along the orthogonal direction.
The lead portion and the plurality of unconnected leads are arranged at the same pitch.
The semiconductor device according to claim 11, wherein the semiconductor devices are arranged in rows . 【請求項１３】 前記直交する方向に沿って、前記連結
リード用外部リード部の位置の真横に並列配置された部
分の前記複数の非連結リードのそれぞれの幅は、前記直
交する方向に沿って、前記分岐リード部の位置の真横に
並列配置され た部分の前記複数の非連結リードの幅より
も狭いことを特徴とする請求項１１又は１２に記載の半
導体装置。13. The connection along the orthogonal direction.
A part that is arranged in parallel next to the position of the external lead part for leads
The width of each of the plurality of unconnected leads of the
Along the crossing direction, just beside the position of the branch lead
From the width of the unconnected leads of the parts arranged in parallel
13. The semiconductor device according to claim 11 , wherein the semiconductor device is also narrow . 【請求項１４】 前記連結リード用外部リード部の電流
容量は、前記直交する方向に沿って、前記連結リード用
外部リード部の位置の真横に並列配置された部分の前記
複数の非連結リードのそれぞれの電流容量よりも大きい
ことを特徴とする請求項１１〜１３のいずれか１項記載
の半導体装置。14. The current capacity of the external lead portion for the connecting lead is measured for the connecting lead along the orthogonal direction.
The side of the external lead portion, which is arranged directly next to the position of the
14. The semiconductor device according to claim 11 , wherein the semiconductor device has a current capacity larger than that of each of the plurality of unconnected leads. 【請求項１５】 前記直交する方向に沿って、前記連結
リード用外部リード部の位置の真横に並列配置された部
分の前記複数の非連結リードのそれぞれの幅は、前記直
交する方向に沿って、前記分岐リード部の位置の真横に
並列配置された部分の前記複数の非連結リードの幅より
も狭いことを特徴とする請求項１１〜１４のいずれか１
項に記載の半導体装置。15. The connection along the orthogonal direction.
A part that is arranged in parallel next to the position of the external lead part for leads
The width of each of the plurality of unconnected leads of the
Along the crossing direction, just beside the position of the branch lead
From the width of the unconnected leads of the parts arranged in parallel
15. The method according to claim 11 , characterized in that it is also narrow.
The semiconductor device according to the item. 【請求項１６】 前記半導体素子は裏面側電極を備え、
該裏面側電極を介して、前記支持板と前記半導体素子と
が電気的に接続されていることを特徴とする請求項１１
〜１５のいずれか１項記載の半導体装置。16. The semiconductor element includes a back surface side electrode,
Through the back surface side electrode, according to claim 11, said support plate and said semiconductor element, characterized in that it is electrically connected
16. The semiconductor device according to claim 15 . 【請求項１７】 前記支持板の表面に固着された回路基
板を更に備え、前記半導体素子は前記回路基板を介して
前記支持板に固着されていることを特徴とする請求項１
１〜１６のいずれか１項記載の半導体装置。17. further comprising a circuit board that is fixed to the surface of the support plate, the claim semiconductor device is characterized in that it is secured to the support plate through the circuit board 1
17. The semiconductor device according to any one of 1 to 16 . 【請求項１８】 支持板、該支持板に接続した連結リー18. A support plate and a connecting lead connected to the support plate.
ド、前記支持板とは離間し、前記連結リードの長手方向A distance from the support plate and in the longitudinal direction of the connecting lead.
と平行に伸延する複数の非連結リードを備え、前記連結A plurality of non-connecting leads extending parallel to
リードは、前記支持板に接続した支持板接続部、該支持The lead is a support plate connecting portion connected to the support plate,
板接続部に並列接続した複数の分岐リード部、該複数のA plurality of branch lead parts connected in parallel to the plate connecting part,
分岐リード部のすべての端部を集合する単一の連結リーA single connecting lead that gathers all ends of the branch lead
ド用外部リード部とを有し、前記長手方向に直交する方Having an external lead portion for a cord and orthogonal to the longitudinal direction
向において、前記複数の非連結リードのすべての幅、及Orientation, all widths of the unconnected leads, and
び前記分岐リード部の幅が同一で、且つ前記連結リードAnd the width of the branch lead portion is the same, and the connecting lead is
用外部リード部の幅が前記分岐リード部のいずれの幅よThe width of the external lead portion is larger than that of any of the branch lead portions.
りも広いリードフレームを用意する段階と、The stage of preparing a wider lead frame, 前記支持板上に、複数のチップ側ボンディングパッドをOn the support plate, a plurality of chip side bonding pads
有する半導体素子を搭載する段階と、Mounting a semiconductor element having 該非連結リードのそれぞれの一端と前記複数のチップ側One end of each of the unconnected leads and the side of the plurality of chips
ボンディングパッドとを互いに導電体で接続する段階The step of connecting the bonding pad and the conductor with each other
と、When, 成形金型の下金型に設けられた下側凹部に前記リードフThe lead flap is placed in the lower recess provided in the lower die of the molding die.
レームの前記支持板を載置し、且つ、該下側凹部の周辺Place the supporting plate of the ram and around the lower recess
に同一幅で配置された複数の中間リード部収容溝に前記In the plurality of intermediate lead portion accommodating grooves arranged with the same width
複数の分岐リード部及び前記複数の非連結リードを載置Place a plurality of branch lead parts and the plurality of unconnected leads
する段階と、Stage 前記下金型の上に前記成形金型の上金型を被せる段階Covering the lower mold with the upper mold of the molding mold
と、When, 前記下側凹部と前記上金型の上側凹部とがなすキャビテCavite formed by the lower recess and the upper recess of the upper mold
ィに、前記成形金型の湯口用溝部を介して、溶融した封2) through the sprue groove of the molding die
止用樹脂を注入する段階とを含むことを特徴とする半導And a step of injecting a stopping resin.
体装置の製造方法。Body device manufacturing method.
JP2000260673A 2000-08-30 2000-08-30 Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device Expired - Fee Related JP3470690B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000260673A JP3470690B2 (en) 2000-08-30 2000-08-30 Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260673A JP3470690B2 (en) 2000-08-30 2000-08-30 Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002076231A JP2002076231A (en) 2002-03-15
JP3470690B2 true JP3470690B2 (en) 2003-11-25

Family

ID=18748647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260673A Expired - Fee Related JP3470690B2 (en) 2000-08-30 2000-08-30 Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3470690B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107650327B (en) * 2017-09-29 2024-02-27 温州乐邦光电科技有限公司 Laser head and forming die thereof
JP7304830B2 (en) 2020-02-12 2023-07-07 三菱電機株式会社 TRANSFER MOLDED POWER MODULE, LEAD FRAME, AND METHOD FOR MANUFACTURING TRANSFER MOLDED POWER MODULE

Also Published As

Publication number Publication date
JP2002076231A (en) 2002-03-15

Similar Documents

Publication Publication Date Title
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US9087827B2 (en) Mixed wire semiconductor lead frame package
US6124150A (en) Transverse hybrid LOC package
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
KR930004246B1 (en) Resin seal type semiconductor device
US20030160309A1 (en) Ground plane for exposed package
KR20060121823A (en) Reversible leadless package and methods of making and using same
US20070057350A1 (en) Semiconductor component and method of assembling the same
JP2013508974A (en) Leadframe package with improved ground bond reliability
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US6423580B2 (en) Method for manufacturing a dual chip package
JP3839178B2 (en) Semiconductor device
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
JP3877410B2 (en) Manufacturing method of semiconductor device
US6268644B1 (en) Semiconductor device
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP3470690B2 (en) Lead frame, molding die for manufacturing semiconductor device, semiconductor device, and method of manufacturing semiconductor device
JP3877402B2 (en) Manufacturing method of semiconductor device
JPH09186288A (en) Semiconductor device
JPS63255953A (en) Circuit device sealed with insulator
JP2601228B2 (en) Method for manufacturing resin-sealed circuit device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070912

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees