JP3469727B2 - Current-voltage conversion circuit - Google Patents

Current-voltage conversion circuit

Info

Publication number
JP3469727B2
JP3469727B2 JP29069496A JP29069496A JP3469727B2 JP 3469727 B2 JP3469727 B2 JP 3469727B2 JP 29069496 A JP29069496 A JP 29069496A JP 29069496 A JP29069496 A JP 29069496A JP 3469727 B2 JP3469727 B2 JP 3469727B2
Authority
JP
Japan
Prior art keywords
current
transistor
base
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29069496A
Other languages
Japanese (ja)
Other versions
JPH10135747A (en
Inventor
政至 新井
健太郎 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29069496A priority Critical patent/JP3469727B2/en
Publication of JPH10135747A publication Critical patent/JPH10135747A/en
Application granted granted Critical
Publication of JP3469727B2 publication Critical patent/JP3469727B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、フォトダイオード
の出力電流を電圧変換する電流電圧変換回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current / voltage conversion circuit for converting the output current of a photodiode into a voltage.

【0002】[0002]

【従来の技術】CD再生装置において、光ディスク上の
データの読みとりは、光ディスクにレーザー光を照射
し、光ディスクで反射される光の強さに応じた電気信号
に変換することによって行われていた。従来は、フォト
ダイオードがこの反射光を電気信号に変換する素子とし
て使用され、フォトダイオードは反射光の強さに応じた
出力電流を発生する。フォトダイオードの出力電流は電
圧変換される。一般に信号処理回路は電圧モードで信号
処理するため、フォトダイオードの出力電流を電圧変換
するI/V変換回路が必要となる。このようなフォトダ
イオードとI/V変換回路とを同一基板上に集積化する
と、図3のように構成される。
2. Description of the Related Art In a CD reproducing apparatus, reading of data on an optical disk is performed by irradiating the optical disk with laser light and converting it into an electric signal corresponding to the intensity of light reflected by the optical disk. Conventionally, a photodiode is used as an element that converts this reflected light into an electric signal, and the photodiode generates an output current according to the intensity of the reflected light. The output current of the photodiode is converted into voltage. In general, the signal processing circuit performs signal processing in the voltage mode, so that an I / V conversion circuit for converting the output current of the photodiode into a voltage is required. When such a photodiode and an I / V conversion circuit are integrated on the same substrate, it is configured as shown in FIG.

【0003】図3において、まず、フォトダイオードP
Dに光が照射されず、フォトダイオードPDが出力電流
を発生していない場合を説明する。トランジスタ1のベ
ースに抵抗2を介して基準電圧Vrefが印加されてい
る。トランジスタ3のベース電圧Vb3がトランジスタ
1のベース電圧Vb1より高いと、トランジスタ1及び
2が差動接続されているので、トランジスタ1のコレク
タ電流が減少し、トランジスタ3のコレクタ電流が増大
する。すると、トランジスタ1のコレクタ電流を反転す
る電流ミラー回路4の出力電流は減少し、この為、エミ
ッタフォロワ回路を成すトランジスタ5のベース電流は
低下する。トランジスタ5はこのベース電流を電流増幅
するので、ベース電流の低下によりトランジスタ5のエ
ミッタ電流も低下する。トランジスタ5のエミッタ電流
は帰還抵抗6を介してトランジスタ3のベースに帰還さ
れる。帰還電流は帰還抵抗6で電圧変換され、トランジ
スタ5のエミッタ電流の低下により、トランジスタ3の
ベース電圧Vb3が低下する。よって、トランジスタ3
のベース電圧Vb3がトランジスタ1のベース電圧Vb
1より高くなると、ベース電圧Vb3は低下しようとす
る。
In FIG. 3, first, the photodiode P
A case will be described where D is not irradiated with light and the photodiode PD does not generate an output current. The reference voltage Vref is applied to the base of the transistor 1 via the resistor 2. When the base voltage Vb3 of the transistor 3 is higher than the base voltage Vb1 of the transistor 1, since the transistors 1 and 2 are differentially connected, the collector current of the transistor 1 decreases and the collector current of the transistor 3 increases. Then, the output current of the current mirror circuit 4 that inverts the collector current of the transistor 1 decreases, and thus the base current of the transistor 5 forming the emitter follower circuit decreases. Since the transistor 5 current-amplifies this base current, the emitter current of the transistor 5 also decreases due to the decrease in the base current. The emitter current of the transistor 5 is fed back to the base of the transistor 3 via the feedback resistor 6. The feedback current is converted into a voltage by the feedback resistor 6, and the base voltage Vb3 of the transistor 3 drops due to the drop of the emitter current of the transistor 5. Therefore, transistor 3
Is the base voltage Vb3 of the transistor 1
When it becomes higher than 1, the base voltage Vb3 tends to decrease.

【0004】逆に、トランジスタ3のベース電圧Vb3
がトランジスタ1のベース電圧Vb1より低いと、トラ
ンジスタ1のコレクタ電流は増大し、トランジスタ2の
コレクタ電流は減少する。この為、電流ミラー回路4の
出力電流が増大し、トランジスタ5のベース電流は増加
する。トランジスタ5のベース電流が増加すると、トラ
ンジスタ5のエミッタ電流も増加し、トランジスタ3の
ベース電圧Vb3は上昇する。よって、トランジスタ3
のベース電圧Vb3がトランジスタ1のベース電圧Vb
1より低くなると、ベース電圧Vb3は上昇しようとす
る。
On the contrary, the base voltage Vb3 of the transistor 3
Is lower than the base voltage Vb1 of the transistor 1, the collector current of the transistor 1 increases and the collector current of the transistor 2 decreases. Therefore, the output current of the current mirror circuit 4 increases and the base current of the transistor 5 increases. When the base current of the transistor 5 increases, the emitter current of the transistor 5 also increases and the base voltage Vb3 of the transistor 3 rises. Therefore, transistor 3
Is the base voltage Vb3 of the transistor 1
When it becomes lower than 1, the base voltage Vb3 tends to increase.

【0005】つまり、上記のように、トランジスタ3の
ベースに負帰還がかかることにより、図2の回路は平衡
状態になり、トランジスタ3のベース電圧Vb3はトラ
ンジスタ1のベース電圧Vb1に等しくなる。ここで、
トランジスタ3のベースに接続される抵抗6の値が抵抗
2の値と同一であると、平衡状態ではトランジスタ1及
び3のベース電流は等しいので、抵抗6の電圧降下によ
り出力端子OUTから基準電圧Vrefが発生する。
That is, as described above, negative feedback is applied to the base of the transistor 3, so that the circuit of FIG. 2 is in a balanced state, and the base voltage Vb3 of the transistor 3 becomes equal to the base voltage Vb1 of the transistor 1. here,
If the value of the resistor 6 connected to the base of the transistor 3 is the same as the value of the resistor 2, the base currents of the transistors 1 and 3 are equal in the equilibrium state, and the voltage drop across the resistor 6 causes the reference voltage Vref from the output terminal OUT. Occurs.

【0006】平衡状態において、フォトダイオードPD
に光が照射されると、フォトダイオードPDに電流Iが
流れる。平衡状態でトランジスタ3のベース電流は一定
になるので、フォトダイオードPDの出力電流Iはすべ
て抵抗6に流れる。抵抗6の電圧降下により、抵抗6の
値をRとすると、出力端子OUTから、出力電圧(Vr
ef+I×R)が発生する。
In the equilibrium state, the photodiode PD
When light is emitted to the photodiode, a current I flows through the photodiode PD. Since the base current of the transistor 3 is constant in the balanced state, the output current I of the photodiode PD all flows through the resistor 6. When the value of the resistor 6 is R due to the voltage drop of the resistor 6, the output voltage (Vr
ef + I × R) occurs.

【0007】[0007]

【発明が解決しようとする課題】ところで、トランジス
タ1のベースに、抵抗2が接続されているが、抵抗2を
接続したのは、オフセット電圧を低減するためである。
即ち、抵抗2が接続されていないと、負帰還の作用によ
りトランジスタ3のベース電圧は基準電圧Vrefと等
しくなる。その際、帰還抵抗6に流れる電流により電圧
降下が発生し、この電圧降下分の電圧をαとすると、出
力端子OUTの出力電圧は、Vref+α+I×Rとな
る。そこで、図3のように、帰還抵抗6と同値の抵抗2
を接続することによって、抵抗2に帰還抵抗6に流れる
電流を流し、出力端子OUTから、基準電圧Vref
と、入力電流を電圧変換した電圧(I×R)との加算電
圧が発生する。これにより、帰還抵抗6の電圧降下分の
電圧αを除去し、オフセット電圧の低減を行っていた。
By the way, the resistor 2 is connected to the base of the transistor 1, but the resistor 2 is connected in order to reduce the offset voltage.
That is, if the resistor 2 is not connected, the base voltage of the transistor 3 becomes equal to the reference voltage Vref by the action of negative feedback. At that time, a voltage drop occurs due to the current flowing through the feedback resistor 6, and the output voltage of the output terminal OUT is Vref + α + I × R, where α is the voltage corresponding to this voltage drop. Therefore, as shown in FIG. 3, the resistor 2 having the same value as the feedback resistor 6 is used.
To connect the reference voltage Vref from the output terminal OUT.
And a voltage (I × R) obtained by converting the input current into a voltage is generated. As a result, the voltage α corresponding to the voltage drop of the feedback resistor 6 is removed and the offset voltage is reduced.

【0008】しかしながら、図3の回路では、抵抗2の
熱雑音が問題となっていた。一般に抵抗体からは熱雑音
が発生し、抵抗2の熱雑音はトランジスタ1のベースに
も印加される。図3の回路では、負帰還の作用により、
トランジスタ1及び3のベース電圧を等しくするように
動作する。トランジスタ1のベース電圧が抵抗2の熱雑
音により変動すると、負帰還の作用により、トランジス
タ3のベース電圧も変動する。さらに、この変動は帰還
抵抗6を介して出力端子OUTに表れる。よって、抵抗
2の接続により、熱雑音によるノイズが増加するという
問題があった。
However, in the circuit of FIG. 3, the thermal noise of the resistor 2 has been a problem. Generally, thermal noise is generated from the resistor, and the thermal noise of the resistor 2 is also applied to the base of the transistor 1. In the circuit of FIG. 3, due to the action of negative feedback,
It operates to equalize the base voltages of transistors 1 and 3. When the base voltage of the transistor 1 fluctuates due to the thermal noise of the resistor 2, the base voltage of the transistor 3 also fluctuates due to the action of negative feedback. Further, this fluctuation appears at the output terminal OUT via the feedback resistor 6. Therefore, there is a problem in that noise due to thermal noise increases due to the connection of the resistor 2.

【0009】[0009]

【課題を解決するための手段】本発明は、ベースに基準
電圧が印加される第1トランジスタと、前記第1トラン
ジスタと差動接続される第2トランジスタと、前記第1
及び第2トランジスタのコレクタに接続された負荷と、
前記負荷から発生する出力信号が供給されるエミッタフ
ォロワ回路と、前記エミッタフォロワ回路の出力信号を
前記第2トランジスタのベースに帰還するための帰還抵
抗と、を備え、前記帰還抵抗の一端に入力電流を供給
し、前記帰還抵抗の他端から出力電圧を得る電流電圧変
換回路において、前記第2トランジスタと同一特性の第
3トランジスタと、該第3トランジスタのエミッタに接
続された定電流回路と、前記第3トランジスタのベース
電流を反転し、前記第2トランジスタのベースに供給す
る電流ミラー回路と、前記前記第3トランジスタのベー
ス電流中のノイズを除去するためのローパスフィルタ
と、から成ることを特徴とする。
According to the present invention, there is provided a first transistor having a base to which a reference voltage is applied, a second transistor differentially connected to the first transistor, and the first transistor.
And a load connected to the collector of the second transistor,
An emitter follower circuit to which an output signal generated from the load is supplied, and a feedback resistor for returning the output signal of the emitter follower circuit to the base of the second transistor are provided, and an input current is applied to one end of the feedback resistor. In the current-voltage conversion circuit for obtaining an output voltage from the other end of the feedback resistor, a third transistor having the same characteristics as the second transistor, a constant current circuit connected to the emitter of the third transistor, and A current mirror circuit for inverting the base current of the third transistor and supplying it to the base of the second transistor; and a low-pass filter for removing noise in the base current of the third transistor. To do.

【0010】また、前記ローパスフィルタは、前記第3
トランジスタのベースと電源電圧との間に接続されたコ
ンデンサーであることを特徴とする。さらに、前記定電
流回路の出力電流を前記第1及び第2トランジスタの動
作電流の1/2とし、前記電流ミラー回路のミラー比を
1とすることを特徴とする。またさらに、前記定電流回
路の出力電流を前記第1及び第2トランジスタの動作電
流のN倍とし、前記電流ミラー回路のミラー比を1/
(2×N)とすることを特徴とする。
The low-pass filter is the third filter.
It is characterized in that it is a capacitor connected between the base of the transistor and the power supply voltage. Further, the output current of the constant current circuit is set to 1/2 of the operating current of the first and second transistors, and the mirror ratio of the current mirror circuit is set to 1. Furthermore, the output current of the constant current circuit is N times the operating current of the first and second transistors, and the mirror ratio of the current mirror circuit is 1 /
(2 × N).

【0011】本発明によれば、電流電圧変換回路が平衡
状態にあるとき、第2トランジスタのベース電流と同一
の電流を、第3トランジスタ、定電流回路及び電流ミラ
ー回路で生成し、第2トランジスタのベースに供給する
ので、第2トランジスタのベース電流が補償され、オフ
セットを低減できる。その際、第3トランジスタのベー
ス電流の雑音をローパスフィルタで除去するので、出力
電圧中のノイズも低減できる。
According to the present invention, when the current-voltage conversion circuit is in a balanced state, the same current as the base current of the second transistor is generated by the third transistor, the constant current circuit and the current mirror circuit, and the second transistor is generated. , The base current of the second transistor is compensated and the offset can be reduced. At that time, since the noise of the base current of the third transistor is removed by the low-pass filter, the noise in the output voltage can also be reduced.

【0012】[0012]

【発明の実施の形態】図1は本発明の実施の形態を示す
図であり、7は差動接続されたトランジスタ1及び3の
動作電流Ieを発生する定電流源、8は第2トランジス
タ3と同一特性のトランジスタ、9はトランジスタ8の
エミッタに定電流源7の出力電流Ieの半分の電流Ie
/2を発生する定電流源、10はダイオード接続される
とともに、コレクタにトランジスタ8のベース電流が流
れるトランジスタ、11はトランジスタ10とミラー接
続されるとともに、コレクタ電流をトランジスタ3のベ
ースに供給するトランジスタ、12はトランジスタ10
のコレクタと電源電圧Vccとの間に接続されたコンデ
ンサーである。尚、図1において、図3のように抵抗2
を接続していない。また、図3と同一の素子について
は、図3と同一符号を付す。
1 is a diagram showing an embodiment of the present invention, 7 is a constant current source for generating an operating current Ie of transistors 1 and 3 which are differentially connected, and 8 is a second transistor 3 The transistor 9 has the same characteristics as that of the transistor 9. The emitter of the transistor 8 has a current Ie which is half the output current Ie of the constant current source 7.
/ 2 is a constant current source for generating / 2, 10 is a diode-connected transistor, the collector of which the base current of the transistor 8 flows through, 11 is a mirror connection with the transistor 10, and 11 is a transistor for supplying the collector current to the base of the transistor 3. , 12 are transistors 10
Is a capacitor connected between the collector of V and the power supply voltage Vcc. In addition, in FIG. 1, as shown in FIG.
Not connected. The same elements as those in FIG. 3 are designated by the same reference numerals as those in FIG.

【0013】フォトダイオードPDに光が照射されず、
フォトダイオードPDから出力電流が発生しない場合、
負帰還の作用により、図1のトランジスタ1及び3のベ
ース電圧を等しくしようとする動作は従来と同一であ
る。トランジスタ1及び3のベース電圧が等しくなる
と、定電流源7の出力電流Ieがトランジスタ1及び3
に等しく分流され、それぞれのエミッタ電流はIe/2
となる。トランジスタ3のエミッタ電流がIeのため、
トランジスタ3の電流増幅率をβとすると、トランジス
タ3のベース電流Ib3は、
The photodiode PD is not irradiated with light,
If no output current is generated from the photodiode PD,
The operation of making the base voltages of the transistors 1 and 3 of FIG. 1 equal by the action of the negative feedback is the same as the conventional one. When the base voltages of the transistors 1 and 3 become equal to each other, the output current Ie of the constant current source 7 changes to the transistors 1 and 3
And the emitter current of each is Ie / 2.
Becomes Since the emitter current of the transistor 3 is Ie,
If the current amplification factor of the transistor 3 is β, the base current Ib3 of the transistor 3 is

【0014】[0014]

【数1】 [Equation 1]

【0015】となる。一方、定電流源9の出力電流は、
定電流源7の出力電流Ieの半分のIe/2である。電
流Ie/2はトランジスタ8に流れ、トランジスタ8は
そのエミッタ電流に応じたベース電流を発生する。トラ
ンジスタ8はトランジスタ3と同一特性で構成されいる
ので、トランジスタ8の電流増幅率もβとすることがで
きる。その為、トランジスタ8のベース電流Ib8は、
[0015] On the other hand, the output current of the constant current source 9 is
It is Ie / 2, which is half the output current Ie of the constant current source 7. The current Ie / 2 flows through the transistor 8, and the transistor 8 generates a base current according to its emitter current. Since the transistor 8 has the same characteristics as the transistor 3, the current amplification factor of the transistor 8 can also be β. Therefore, the base current Ib8 of the transistor 8 is

【0016】[0016]

【数2】 [Equation 2]

【0017】となる。トランジスタ8のベース電流Ib
8は、トランジスタ10及び11から成る電流ミラー回
路で反転される。トランジスタ10及び11のエミッタ
抵抗RE10及びRE11の抵抗比が1:1に設定され
ているので、電流ミラー回路のミラー比は1:1に設定
される。このようにミラー比が設定されているので、ト
ランジスタ11のコレクタ電流Ic11は、Ic11=
Ib8となり、トランジスタ3のベースに供給される。
よって、平衡状態にあるとき、式(1)及び(2)から
明らかなように、トランジスタ3のベース電流は、すべ
てトランジスタ11から供給される。トランジスタ3の
ベース電流は帰還抵抗6から全く流れてこないので、ト
ランジスタ3のベース電流により帰還抵抗6の電圧降下
が起こらず、出力端子OUTにはトランジスタ3のベー
ス電圧がそのまま発生する。つまり、フォトダイオード
PDから出力電流が発生しない場合、出力端子OUTに
基準電圧Vrefが発生する。
[0017] Base current Ib of transistor 8
8 is inverted by a current mirror circuit consisting of transistors 10 and 11. Since the resistance ratio of the emitter resistors RE10 and RE11 of the transistors 10 and 11 is set to 1: 1, the mirror ratio of the current mirror circuit is set to 1: 1. Since the mirror ratio is set in this way, the collector current Ic11 of the transistor 11 is Ic11 =
It becomes Ib8 and is supplied to the base of the transistor 3.
Therefore, in the equilibrium state, as is apparent from the equations (1) and (2), the base current of the transistor 3 is entirely supplied from the transistor 11. Since the base current of the transistor 3 does not flow from the feedback resistor 6 at all, the base current of the transistor 3 does not cause the voltage drop of the feedback resistor 6, and the base voltage of the transistor 3 is generated at the output terminal OUT as it is. That is, when no output current is generated from the photodiode PD, the reference voltage Vref is generated at the output terminal OUT.

【0018】上記平衡状態でフォトダイオードPDに光
が照射されると、フォトダイオードPDから出力電流I
が発生する。トランジスタ3のベース電流Ib3はトラ
ンジスタ11から供給されるので、電流Iはすべて帰還
抵抗6に流れる。その為、出力端子OUTに出力電圧
(Vref+I×R)が発生する。このように、トラン
ジスタ1のベース抵抗を除去し、代わりに、トランジス
タ3のベース電流を定電流回路9、トランジスタ8、1
0及び11で生成し、トランジスタ3のベース電流を補
償しているので、出力端子OUTには基準電圧Vref
と電圧変換で得られた電圧I×Rとのみが発生し、オフ
セット電圧は発生しない。また、トランジスタ1のベー
ス抵抗を除去しているので、不要な熱雑音を低減でき
る。よって、トランジスタ1のベースに直接基準電圧V
refを印加しても、出力端子OUTにオフセット電圧
の発生を防止することができる。
When the photodiode PD is irradiated with light in the above-mentioned equilibrium state, the output current I is output from the photodiode PD.
Occurs. Since the base current Ib3 of the transistor 3 is supplied from the transistor 11, all the current I flows through the feedback resistor 6. Therefore, an output voltage (Vref + I × R) is generated at the output terminal OUT. Thus, the base resistance of the transistor 1 is removed, and instead, the base current of the transistor 3 is changed to the constant current circuit 9, the transistors 8 and 1.
Since it is generated by 0 and 11 and the base current of the transistor 3 is compensated, the reference voltage Vref is applied to the output terminal OUT.
And the voltage I × R obtained by the voltage conversion are generated, and the offset voltage is not generated. Further, since the base resistance of the transistor 1 is removed, unnecessary thermal noise can be reduced. Therefore, the reference voltage V
Even if ref is applied, it is possible to prevent the generation of the offset voltage at the output terminal OUT.

【0019】ところで、トランジスタ8からは雑音が発
生する。トランジスタ8に電流が流れていると、そのト
ランジスタ8内において、少数キャリアの発生及び再結
合が起こる量が時間的に変動することにより、いわゆる
gr雑音が発生する。そして、このgr雑音は、トラン
ジスタ8のベースラインに発生する。しかし、トランジ
スタ8のベースにコンデンサー12が接続されているの
で、ベースラインの雑音成分だけがコンデンサー12を
通過する。コンデンサー12の作用により、雑音成分は
トランジスタ10のベース及びエミッタに供給されず、
その結果、雑音がトランジスタ11から発生しない。そ
の為、出力端子OUTにトランジスタ8のgr雑音に起
因する雑音成分を発生させないようにすることができ
る。
By the way, noise is generated from the transistor 8. When a current flows in the transistor 8, so-called gr noise is generated in the transistor 8 because the amount of generation and recombination of minority carriers fluctuates with time. Then, this gr noise is generated in the baseline of the transistor 8. However, since the capacitor 12 is connected to the base of the transistor 8, only the baseline noise component passes through the capacitor 12. Due to the action of the capacitor 12, no noise component is supplied to the base and emitter of the transistor 10,
As a result, no noise is generated from the transistor 11. Therefore, it is possible to prevent a noise component due to the gr noise of the transistor 8 from being generated at the output terminal OUT.

【0020】図2は本発明の他の実施の形態を示す図で
ある。図1と異なる点は、抵抗RE10とRE11との
抵抗比を2:1とする点と、定電流源9に代えて定電流
源7と同一の出力電流を発生する定電流源13を用いる
点にある。図2において、定電流源13の出力電流は、
定電流源7の出力電流と同一であり、Ieである。電流
Ieがトランジスタ8に流れることにより、トランジス
タ8のベース電流Ib8は、
FIG. 2 is a diagram showing another embodiment of the present invention. The difference from FIG. 1 is that the resistance ratio between the resistors RE10 and RE11 is 2: 1 and that the constant current source 13 is used instead of the constant current source 9 to generate the same output current as the constant current source 7. It is in. In FIG. 2, the output current of the constant current source 13 is
It is the same as the output current of the constant current source 7 and is Ie. Since the current Ie flows through the transistor 8, the base current Ib8 of the transistor 8 becomes

【0021】[0021]

【数3】 [Equation 3]

【0022】となる。トランジスタ8のベース電流Ib
8は、トランジスタ10及び11から成る電流ミラー回
路で反転される。トランジスタ10及び11のエミッタ
抵抗RE10及びRE11の抵抗比が2:1に設定され
ているので、電流ミラー回路のミラー比は0.5に設定
される。このミラー比により、トランジスタ11のコレ
クタ電流Ic11は、
It becomes Base current Ib of transistor 8
8 is inverted by a current mirror circuit consisting of transistors 10 and 11. Since the resistance ratio of the emitter resistors RE10 and RE11 of the transistors 10 and 11 is set to 2: 1, the mirror ratio of the current mirror circuit is set to 0.5. Due to this mirror ratio, the collector current Ic11 of the transistor 11 is

【0023】[0023]

【数4】 [Equation 4]

【0024】となり、トランジスタ3のベースに供給さ
れる。よって、式(1)及び(4)から明らかなよう
に、トランジスタ3のベース電流は、すべてトランジス
タ11から供給される。尚、定電流回路9の出力電流の
大きさとトランジスタ10及び11の電流ミラー比との
組み合わせは、トランジスタ11のコレクタ電流がIe
/(2×β)になれば、図1及び2の組み合わせに限っ
たことではない。トランジスタ11のコレクタ電流がI
e/(2×β)になるように、定電流回路9の出力電流
が定電流回路7の出力電流のN倍の場合、ミラー比を1
/(2×N)にするとよい従って、図1の回路と同様、
トランジスタ3のベース電流によるオフセットを防止で
きる。また、トランジスタ8のコレクタにコンデンサー
12が接続されているので、トランジスタ8のgr雑音
に起因する雑音を低減できる。
And is supplied to the base of the transistor 3. Therefore, as is clear from the equations (1) and (4), the base current of the transistor 3 is entirely supplied from the transistor 11. Note that the combination of the magnitude of the output current of the constant current circuit 9 and the current mirror ratio of the transistors 10 and 11 is such that the collector current of the transistor 11 is Ie.
If it becomes / (2 × β), it is not limited to the combination of FIGS. The collector current of the transistor 11 is I
When the output current of the constant current circuit 9 is N times the output current of the constant current circuit 7 so that e / (2 × β), the mirror ratio is set to 1
/ (2 × N) Therefore, like the circuit of FIG.
Offset due to the base current of the transistor 3 can be prevented. Further, since the capacitor 12 is connected to the collector of the transistor 8, noise caused by the gr noise of the transistor 8 can be reduced.

【0025】[0025]

【発明の効果】本発明によれば、第2トランジスタと同
一特性の第3トランジスタを用意し、第3トランジスタ
に第1及び第2トランジスタの動作電流と所定比の電流
を供給することにより、電流電圧変換回路の平衡の際の
第2トランジスタのベース電流と同一の電流を生成し、
第2トランジスタのベースに供給するので、第2トラン
ジスタのベース電流が補償され、オフセットを低減でき
る。また、gr雑音に起因する第3トランジスタのベー
ス電流の雑音をローパスフィルタで除去するので、この
雑音を第2トランジスタ及び帰還抵抗に供給されること
が防止され、出力電圧中のノイズも低減できる。
According to the present invention, a third transistor having the same characteristics as the second transistor is prepared, and a current having a predetermined ratio to the operating currents of the first and second transistors is supplied to the third transistor. Generates the same current as the base current of the second transistor when balancing the voltage conversion circuit,
Since it is supplied to the base of the second transistor, the base current of the second transistor is compensated and the offset can be reduced. Further, since the noise of the base current of the third transistor caused by the gr noise is removed by the low-pass filter, this noise is prevented from being supplied to the second transistor and the feedback resistor, and the noise in the output voltage can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の他の実施の形態を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】従来例を示す回路図である。FIG. 3 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 トランジスタ 3 トランジスタ 4 電流ミラー回路 5 トランジスタ 6 帰還抵抗 7 定電流回路 8 トランジスタ 9、13 定電流源 10 トランジスタ 11 トランジスタ 12 コンデンサー 1 transistor 3 transistors 4 Current mirror circuit 5 transistors 6 Feedback resistor 7 constant current circuit 8 transistors 9, 13 constant current source 10 transistors 11 transistors 12 condenser

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/72 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03F 1/00-3/72

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ベースに基準電圧が印加される第1トラン
ジスタと、前記第1トランジスタと差動接続される第2
トランジスタと、前記第1及び第2トランジスタのコレ
クタに接続された負荷と、前記負荷から発生する出力信
号が供給されるエミッタフォロワ回路と、前記エミッタ
フォロワ回路の出力信号を前記第2トランジスタのベー
スに帰還するための帰還抵抗と、を備え、前記帰還抵抗
の一端に入力電流を供給し、前記帰還抵抗の他端から出
力電圧を得る電流電圧変換回路において、 前記第2トランジスタと同一特性の第3トランジスタ
と、 該第3トランジスタのエミッタに接続された定電流回路
と、 前記第3トランジスタのベース電流を反転し、前記第2
トランジスタのベースに供給する電流ミラー回路と、 前記前記第3トランジスタのベース電流中のノイズを除
去するためのローパスフィルタと、から成ることを特徴
とする電流電圧変換回路。
1. A first transistor having a base to which a reference voltage is applied, and a second transistor differentially connected to the first transistor.
A transistor, a load connected to the collectors of the first and second transistors, an emitter follower circuit to which an output signal generated from the load is supplied, and an output signal of the emitter follower circuit to the base of the second transistor. A feedback resistor for feeding back, wherein an input current is supplied to one end of the feedback resistor and an output voltage is obtained from the other end of the feedback resistor in a current-voltage conversion circuit having the same characteristics as the second transistor. A transistor, a constant current circuit connected to the emitter of the third transistor, and a base current of the third transistor,
A current-voltage conversion circuit comprising a current mirror circuit supplied to the base of a transistor, and a low-pass filter for removing noise in the base current of the third transistor.
【請求項2】前記ローパスフィルタは、前記第3トラン
ジスタのベースと電源電圧との間に接続されたコンデン
サーであることを特徴とする請求項1記載の電流電圧変
換回路。
2. The current-voltage conversion circuit according to claim 1, wherein the low-pass filter is a capacitor connected between the base of the third transistor and a power supply voltage.
【請求項3】前記定電流回路の出力電流を前記第1及び
第2トランジスタの動作電流の1/2とし、前記電流ミ
ラー回路のミラー比を1とすることを特徴とする請求項
1記載の電流電圧変換回路。
3. The output current of the constant current circuit is 1/2 of the operating current of the first and second transistors, and the mirror ratio of the current mirror circuit is 1. Current-voltage conversion circuit.
【請求項4】前記定電流回路の出力電流を前記第1及び
第2トランジスタの動作電流のN倍とし、前記電流ミラ
ー回路のミラー比を1/(2×N)とすることを特徴と
する請求項1記載の電流電圧変換回路。
4. The output current of the constant current circuit is N times the operating current of the first and second transistors, and the mirror ratio of the current mirror circuit is 1 / (2 × N). The current-voltage conversion circuit according to claim 1.
JP29069496A 1996-10-31 1996-10-31 Current-voltage conversion circuit Expired - Fee Related JP3469727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29069496A JP3469727B2 (en) 1996-10-31 1996-10-31 Current-voltage conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29069496A JP3469727B2 (en) 1996-10-31 1996-10-31 Current-voltage conversion circuit

Publications (2)

Publication Number Publication Date
JPH10135747A JPH10135747A (en) 1998-05-22
JP3469727B2 true JP3469727B2 (en) 2003-11-25

Family

ID=17759306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29069496A Expired - Fee Related JP3469727B2 (en) 1996-10-31 1996-10-31 Current-voltage conversion circuit

Country Status (1)

Country Link
JP (1) JP3469727B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1798851A1 (en) * 2005-12-14 2007-06-20 Dibcom Enhanced mixer device
JP4228020B2 (en) 2006-09-27 2009-02-25 シャープ株式会社 Photoreceiver / amplifier circuit, optical pickup device and optical disk device
JP4807368B2 (en) * 2008-03-17 2011-11-02 Tdk株式会社 Photocurrent / voltage converter
DE102010006865B4 (en) * 2010-02-04 2018-10-11 Austriamicrosystems Ag Power source, power source arrangement and their use

Also Published As

Publication number Publication date
JPH10135747A (en) 1998-05-22

Similar Documents

Publication Publication Date Title
US7227389B2 (en) Circuit and method for compensating for offset voltage
US7057423B2 (en) Current-voltage transforming circuit employing limiter circuit
JPH0681013U (en) Current source circuit
JP3469727B2 (en) Current-voltage conversion circuit
US5343034A (en) Bias circuit for photodiode having level shift circuitry
JPH11205247A (en) Photoelectric conversion circuit
JPH0446009B2 (en)
JP3404209B2 (en) Transimpedance amplifier circuit
TW200414670A (en) Photoreceptive amplifier circuit and optical pickup element including the same
JP3765856B2 (en) Current-voltage conversion circuit and photoelectric conversion device
JP4869810B2 (en) Subtraction circuit
JP3469728B2 (en) Current-voltage conversion circuit
JP2006025377A (en) Light receiving amplifier circuit and optical pickup
JP2005210147A (en) Light-receiving amplifier circuit and optical pickup element provided therewith
JP2005244864A (en) Differential amplifying circuit and optical pick-up device provided with the same
JP2006166145A (en) Noninverting amplifier, light receiving amplifier element provided with it and optical pickup element
JPH05150847A (en) Power supply circuit
JP5108559B2 (en) Buffer circuit and light receiving circuit using the same
JP5255533B2 (en) Light receiving circuit
JP2507081B2 (en) Optical integrated circuit
JP3397655B2 (en) Constant voltage generator
JP3271617B2 (en) Pickup circuit
JPH0421365B2 (en)
JP3460359B2 (en) Current control circuit and device using the same
JPH0258803B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees