JP3466861B2 - ディジタル信号送信装置及び受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号の
放送または通信に用いられるディジタル信号送信装置及
び受信装置に関する。

【０００２】

【従来の技術】近年、映像・音声のディジタル信号処理
技術がめざましく進歩し、それに伴いディジタル放送、
放送と通信の融合の実現に向けて世界各国でシステムの
開発が盛んに行われるようになってきた。

【０００３】この中で、最も重要な技術の一つが映像・
音声の圧縮技術である。この圧縮技術は、ＭＰＥＧ、Ｊ
ＰＥＧ、Ｈ．２６１が主だったところだが、ＩＳＯ／Ｉ
ＥＣ１３８１８−１（Moving Picture Coding Experts
Group （ＩＳＯ／ＩＥＣ ＪＴＣ１／ＳＣ２９／ＷＧ１
１））で提案されている方式は、放送、通信、蓄積メデ
ィアの世界的な標準化に向けて検討がなされている。

【０００４】ＩＳＯ／ＩＥＣ１３８１８−１は、映像圧
縮方式だけでなく、送信装置側で番組のビデオ、オーデ
ィオ、データ毎に圧縮されたビットストリームを多重し
て放送し、受信装置側で指定の番組を受信するための制
御部分についても方式を固めている。

【０００５】ＩＳＯ／ＩＥＣ１３８１８−１の放送及び
通信用のビットストリームの多重制御は、以下のような
構成になっている。図１２にパケット方法についてビデ
オ１系統とオーディオ１系統のモデルを示す。まず、ビ
デオ、オーディオともに１フレーム毎の単位に区切り、
それにヘッダーをつけてＰＥＳ（Packetized Elementar
y Stream）を構成する。このＰＥＳは可変長である。

【０００６】さらにビデオとオーディオを時間多重する
ために、それぞれのＰＥＳを基本的に１８４ｂｙｔｅ毎
に区切ってパケット化し、各ビテオ用パケット（ＰＩＤ
＝Ｖ）及びオーディオ用パケット（ＰＩＤ＝Ａ）に４ｂ
ｙｔｅのヘッダーをつけて１８８ｂｙｔｅのＴＰ（Tran
sport Stream Packet ）を形成する。このＴＰは固定長
である。

【０００７】上記構成によるＰＥＳを数個束ねてヘッダ
ーを付けることで１パック（Pack）とし、各パックを時
間多重することでプログラム・ストリーム（Program St
ream）を構成する。

【０００８】尚、図１２では、ビデオとオーディオの多
重を考えたが、実際には番組の付加データや番組情報等
のデータもＴＰ化して時間多重する。図１３に放送とし
てのビットストリームの構成方法について述べる。

【０００９】図中に示すプログラムＡは一つの番組を示
し、図１３の場合はビデオ２系統、オーディオ２系統、
データ１系統、そしてプログラム・マップ・テーブル
（ＰＭＴ：Program Map Table ）１系統が多重される。
ここで、ビデオ１，２、オーディオ１，２、データ１
は、それぞれ映像データ、音声データ、付加情報データ
を示すが、ＰＭＴには映像データ、音声データ、付加情
報データのそれぞれの情報を見分けるためのパケットＩ
Ｄ（ＰＩＤ：Packet ID ）や、番組に関する技術が載せ
られている。

【００１０】第１の事例について説明する。図１３に示
すように、伝送チャンネルデータにあたるトランスポー
トストリーム（ＴＳ：Transport Stream）には、いろい
ろな番組が時間多重されており、受信装置側では上記パ
ケット内にあるＰＩＤを元に上記映像データ、音声デー
タ、付加情報データを識別することになる。

【００１１】さらに、図１３に示すトランスポートスト
リームは、各放送事業者あるいは各番組毎にスクランブ
ル処理が施されて伝送されることになるが、スクランブ
ル処理方法は事業者によって、あるいは極端な場合は番
組によって異なる可能性がある。したがって、受信装置
側では、番組のデスクランブル処理を行うためには、放
送事業者あるいは番組毎に対応したデスクランブル回路
が必要となる。しかし、そのためには、複数のデスクラ
ンブル回路が必要となる。

【００１２】第２の事例について説明する。現在、我々
が使用している家庭用電子機器は日々進歩しており、パ
ーソナルコンピュータのようにいろいろな部品を部分的
に取り替えてアップグレードすることも多くなってきて
いるが、現状では部品を取り外して新規部品と交換する
手続を取っている。

【００１３】

【発明が解決しようとする課題】以上述べたように、第
１の事例では、送信側で使用しているスクランブル処理
方法が異なる場合は、それぞれに対応するデスクランブ
ル回路が必要となり、受信装置の構成が煩雑になってし
まう。第２の事例では、新規の部品と交換する際には、
その部品がソケットになっているか否かで対処法がかな
り変わってくるが、全ての部品をソケット対応すること
は不可能である。

【００１４】このようなことから、従来より、ディジタ
ル放送システムあるいはディジタル通信システムにおい
て、受信装置ユーザーが手を加えることなく、送信側か
ら受信装置のハードウェア回路の切り替えあるいは変更
を制御可能とすることが強く望まれている。

【００１５】本発明は、上記の問題を解決し、送信側か
ら受信装置のハードウェア回路の切り替えあるいは変更
を制御可能なディジタル信号送信装置及び受信装置を提
供することを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明は、以下のように構成される。

【００１７】

【００１８】

【００１９】（１）映像、音声のいずれかを含むコンテ
ンツ情報に当該コンテンツ情報を処理するための制御情
報が多重されたディジタル信号を受信するディジタル信
号受信装置において、プログラム可能な複数の論理モジ
ュールが規則的に並べられ、各論理モジュール間に配線
領域が用意され、ハードウェア構成情報に基づくプログ
ラムに従って前記配線領域の接続状態を切り替え可能な
論理ゲート回路と、前記ハードウェア構成情報を格納す
る情報格納手段と、前記制御情報として前記ハードウェ
ア構成情報が多重されたディジタル信号を受信し復調す
る復調手段と、前記復調手段の出力から前記ハードウェ
ア構成情報をダウンロードするダウンロード手段と、前
記ダウンロード手段でダウンロードされるハードウェア
構成情報を前記情報格納手段に格納させ、前記情報格納
手段に格納されたハードウェア構成情報を選択的に前記
論理ゲート回路に与えて前記論理ゲート回路の仕様を切
替制御する論理ゲート回路制御手段とを具備し、前記論
理ゲート回路は、前記復調手段で復調されるコンテンツ
情報を入力し、前記コンテンツ情報と共に伝送されるハ
ードウェア構成情報に基づく処理を実行することを特徴
とする。

【００２０】（２）（１）の構成において、前記ディジ
タル信号に前記制御情報として前記ハードウェア構成情
報を既存の情報から最新の情報へ切り替えるように指示
するハードウェア切替情報が多重されているとき、前記
論理ゲート回路制御手段は、前記復調手段の復調情報か
ら前記ハードウェア切替情報を抽出し、この情報の切替
指示により前記情報格納手段から前記論理ゲート回路に
与えるハードウェア構成情報を既存の情報から最新の情
報に切り替えることを特徴とする。

【００２１】（３）（１）の構成において、前記ディジ
タル信号に前記ハードウェア構成情報の選択を指示する
ハードウェア切替情報が多重されているとき、前記論理
ゲート回路制御手段は、前記復調手段の復調情報からハ
ードウェア切替情報を抽出し、この情報の選択指示に基
づいて前記情報格納手段から前記論理ゲート回路に与え
るハードウェア構成情報を選択的に切り替えることを特
徴とする。

【００２２】

【００２３】（４）（１）の構成において、前記ハード
ウェア構成情報は、前記論理ゲート回路を前記コンテン
ツ情報にかけられたスクランブルを解除するためのデス
クランブラとして機能させる情報であり、前記論理ゲー
ト回路は、前記ハードウェア構成情報に基づいて前記コ
ンテンツ情報のデスクランブル処理を実行することを特
徴とする。

【００２４】（５）（１）の構成において、前記ハード
ウェア構成情報は、前記論理ゲート回路を前記コンテン
ツ情報の処理に要するクロックを発生するクロック発生
回路として機能させる情報であり、前記論理ゲート回路
は、前記ハードウェア構成情報に基づいて前記コンテン
ツ情報に合致するクロックを発生することを特徴とす
る。

【００２５】（６）（１）の構成において、前記論理ゲ
ート回路制御手段は、前記ハードウェア構成情報が可逆
な圧縮方式で圧縮されているとき、当該ハードウェア構
成情報を展開して前記論理ゲート回路に与えることを特
徴とする。

【００２６】すなわち、本発明に係るディジタル信号送
信装置及び受信装置によるシステムは、受信装置に与え
られた情報に基づいてハードウェアを変更または更新す
る機能を持たせ、送信装置から受信装置のハードウェア
を変更または更新するためのハードウェア回路情報及び
回路変更情報を送信することで、受信装置側で送られて
くる情報を基に自動的にハードウェアを変更または更新
するようにしたものである。

【００２７】特に、ＩＳＯ／ＩＥＣ１３８１８−１のプ
ロトコルに基づいて、ハードウェアの回路情報、場合に
よってはハードウェア変更情報を放送または通信し、受
信側では、上記ハードウェアの回路情報を受信してダウ
ンロードし、場合によってはハードウェア変更情報を受
信して、ダウンロードしたハードウェア情報に基づいて
ハードウェアを更新する。もしくは、ダウンロードした
情報と、初期の回路情報を保持し、その回路情報を別途
送られてくるハードウェア変更情報に基づいて、変更し
て各種のサービスに対応する。

【００２８】

【発明の実施の形態】以下、図１乃至図７を参照して本
発明の実施の形態を詳細に説明する。 （第１の実施形態）本発明に係る第１の実施形態とし
て、ディジタル放送システムにおいて、ハードウェア構
成情報を多重放送する場合の送信装置及び受信装置につ
いて説明する。

【００２９】図１は本実施形態の送信装置の構成を示す
もので、映像信号は端子０００より入力され、映像エン
コーダ００１で圧縮エンコードが施される。圧縮エンコ
ードされた映像データは、ＦＩＦＯメモリ００２に入力
されて一時的にバッファリングされた後、パケット化回
路００３において、ＩＳＯ／ＩＥＣ１３８１８−１のシ
ステムレイヤが規定しているパケットにパケット化され
てメモリ００４に送られる。

【００３０】同様に、音声信号も端子０１０より入力さ
れ、音声エンコーダ０１１において圧縮エンコードが施
され、ＦＩＦＯメモリ０１２に入力されて一時的にバッ
ファリングされた後、パケット化回路０１３において映
像信号と同様にパケット化されてメモリ０１４に入力さ
れる。

【００３１】さらに、ハードウェア構成情報は、端子０
２０より入力され、ＦＩＦＯメモリ０２１に直接入力さ
れる。尚、この情報は、事前に可逆の圧縮をかけておい
てもよい。ＦＩＦＯメモリ０２１から出力されるハード
ウェア構成情報は、パケット化回路０２２においてパケ
ット化されるが、この時に行われるパケット化処理には
セクションフォーマットが用いられる。パケット化され
たデータはメモリ０２３に入力される。

【００３２】一方、ＰＭＴ生成回路０３１では、前記映
像信号、音声信号、ハードウェア構成情報のＰＩＤ等を
記述したＰＭＴの設定が行われ、ＰＭＴ信号も映像、音
声信号と同様にパケット化される。

【００３３】このようにしてできたパケット化信号は、
パケット多重コントローラ０３０によって、映像、音声
のエンコード速度に合わせて（メモリ００４と０１４の
占有量によって）メモリ００４及びメモリ０１４からパ
ケット単位で時間多重信号として読み出される。このと
き、ハードウェア構成情報も、必要に応じて（具体的に
はバージョンアップ等）多重化され、ＰＭＴ生成回路０
３１から得られるＰＭＴパケット化信号も必要に応じて
時間多重される。

【００３４】上記のように、一組の映像信号、音声信
号、ハードウェア構成情報、ＰＭＴ信号が時間多重され
た信号はメモリ０５０に入力される。一組の映像、音
声、ハードウェア構成情報、ＰＭＴの処理は以上のよう
に施されるが、その他の組みの信号も時差をもって同様
に信号処理が行われ、それぞれメモリ０５１、０５２、
０５３に入力される。

【００３５】ＰＡＴ生成回路０５４では、ＰＡＴが生成
されパケット化される。総合パケット多重コントローラ
０５５は、メモリ０５０、０５１、０５２、０５３から
それぞれの占有量を検出して、それぞれのメモリ０５
０、０５１、０５２、０５３に対し、オーバーフローや
アンダーフローを起こさない程度にパケット単位で信号
を出力させる。このとき、ＰＡＴ生成回路０５４から得
られるパケット化された信号も必要に応じて時間多重さ
れる。

【００３６】以上のようにパケット化されたビットスト
リーム信号は端子０５６より出力され、図示しない誤り
訂正回路、変調回路を経て放送される。図２は、本実施
形態において、上記構成による送信装置からの放送信号
を受信する受信装置の構成を示すもので、アンテナ１０
０で受信した信号は、チューナーを含む復調回路１０１
において復調処理が行われ、誤り訂正回路（ＦＥＣ）１
０２で誤り訂正が行われる。ＦＥＣ１０２から得られる
信号は、パケット化されたビットストリームである。こ
のビットストリーム信号は、デスクランブラ１０３に入
力され、スクランブルされている信号についてデスクラ
ンブル処理が施される。

【００３７】このとき、デスクランブラ処理がなされた
信号はメモリ１０４に格納される。このとき、ＣＰＵ１
０７は入力された信号を解析して、そのテーブルに示さ
れているＰＭＴをデコードすることで、映像信号及び音
声信号のＰＩＤを取得する。

【００３８】ＰＩＤを取得された映像信号は映像デコー
ダ１０５に、音声信号は音声デコーダ１０６に入力され
る。デコードされた映像信号はＮＴＳＣエンコーダ１０
８にてＮＴＳＣ信号に変換され、Ｄ／Ａ変換回路１１０
でアナログ信号に変換がされてモニタ１１２に至り、画
面上に表示される。一方、ＰＩＤを取得された音声信号
は音声デコーダ１０６によりデコードされ、Ｄ／Ａ変換
回路１１１によってアナログ信号に変換されてスピーカ
１１３により音響再生される。

【００３９】ここで、上記デスクランブル処理におい
て、スクランブルの方式が更新される場合を想定する。
この場合には、送信装置より必要に応じて送られてくる
ハードウェア構成情報をＣＰＵ１０７がメモリまたはハ
ードディスク１０９にダウンロードし、ダウンロード完
了後にデスクランブラ１０３の更新を行う。

【００４０】デスクランブラ１０３はＦＰＧＡ（フィー
ルド・プログラマブル・ゲートアレイ（Field Programm
able gatearray）：プログラム可能な論理モジュールを
規則的に並べ、その間に配線領域を用意して、論理モジ
ュールと配線領域をプログラムに応じて接続することで
所望の論理を実現するデバイス）のような書き換え可能
な構成であることが条件となる。

【００４１】尚、送られてくるハードウェア構成情報が
加逆な圧縮をされている場合には、ＣＰＵ１０７により
圧縮を解いてから、その情報をもとにデスクランブラ１
０３の更新を行う。また、本実施形態ではハードウェア
構成情報による更新の対象としてデスクランブラを例に
示したが、もちろん他のハードウェア構成を更新するこ
とも可能である。

【００４２】（第２の実施形態）次に、本発明に係る第
２の実施形態として、ディジタル放送システムにおい
て、ハードウェア構成情報に加えてハードウェア切替情
報も送受信する場合の送信装置及び受信装置について説
明する。

【００４３】図３は本実施形態の送信装置の構成を示す
ものである。但し、図３において、図１と同一部分には
同一符号を付して示し、ここでは異なる部分について述
べる。

【００４４】まず、映像信号、音声信号については、第
１の実施形態と同様である。ハードウェア構成情報は、
端子０２０より入力され、ＦＩＦＯメモリ０２１に直接
入力される形をとっているが、第１の実施形態と異なる
点は、必要に応じてではなく、番組固有のものとして一
定またはほぼ一定レートで送られる点にある。

【００４５】ＦＩＦＯメモリ０２１から出力されるハー
ドウェア構成情報は、パケット化回路０２２においてパ
ケット化されるが、この時に行われるパケット化処理に
はセクションフォーマットが用いられる。パケット化さ
れたデータはメモリ２２３に入力される。

【００４６】ハードウェア切替情報は、端子２００より
入力され、ＦＩＦＯメモリ２０１に直接入力する形をと
っているが、この情報は、ハードウェア構成情報とは異
なり、時間情報を持たせた情報となる。具体的には、Ｐ
ＥＳ形式の情報となり、映像信号と音声信号と同様に放
送時間に合わせてパケット化回路２０２でパケット化さ
れてメモリ２０３に入力される。

【００４７】以後のエンコード動作については、第１の
実施形態と同様なので省略する。図４は、本実施形態に
おいて、上記構成による送信装置からの放送信号を受信
する受信装置の構成を示すものである。尚、図４におい
て、図２と同一部分には同一符号を付して示し、ここで
は異なる部分について説明する。

【００４８】本実施形態においては、ビットストリーム
がデスクランブラ１０３に入力されてスクランブル処理
されてメモリ１０４に格納され、ＣＰＵ１０７が入力さ
れた信号を解析して、まずユーザが指定している番組を
視聴するために必要なＰＡＴをデコードし、そのテーブ
ルに示されているＰＭＴをデコードすることで映像信号
及び音声信号のＰＩＤを取得する。ＰＩＤを取得された
映像信号、音声信号の以後の処理は第１の実施形態と同
様である。

【００４９】ここで、上記デスクランブル処理におい
て、送られてくる番組毎にスクランブル方式が異なる場
合を想定する。この場合には、エンコーダより送られて
くる番組毎のハードウェア構成情報をＣＰＵ１０７がメ
モリまたはハードディスク１０９にダウンロードし、デ
コードすると同時にハードウェア切替情報を受信して、
そのハードウェア切替情報を元にデスクランブラ１０３
の切り替えを行う。

【００５０】本実施形態においても、デスクランブラ１
０３はＦＰＧＡのような書き換え可能な構成であること
が条件となる。送られてくるハードウェア構成情報が可
逆な圧縮をされている場合には、圧縮を解いてからその
情報をもとにデスクランブラ１０３の切り替えを行う。
また、デスクランブラに限らず、他のハードウェア構成
の切り替えを行うことも可能である。

【００５１】次に、上記デスクランブル処理において、
送られてくるチャンネル（放送事業者）毎にスクランブ
ル方式が異なる場合を想定する。この場合には、エンコ
ーダより送られてくる番組毎のハードウェア構成情報を
ＣＰＵ１０７がメモリ１０９にダウンロードしてデコー
ドするとともに、メモリまたはハードディスク１０９に
保持し、同時にハードウェア切替情報を受信して、その
ハードウェア切替情報を元に、デスクランブラ１０３の
切替を行う。

【００５２】この時、ハードウェア構成情報をメモリま
たはハードディスク１０９に保持するのは、ユーザがリ
モコン１１５を用いてチャンネルを変え、マイコン１１
４がその情報をＣＰＵ１０７に伝えた場合に、切り替え
前のチャンネルと切り替え後のチャンネルのスクランブ
ル方式が異なるとき、チャンネル切り替えが発生する毎
にメモリまたはハードディスク１０９に保持された情報
を読み出して、デスクランブラ１０３を書き換えた方が
処理時間が短くて済むからである。この方法は、ハード
ウェア構成情報が可逆な圧縮が行われていた場合はさら
に有効である。

【００５３】但し、上記デスクランブラ（または他のハ
ードウェア）の書き換えは、ユーザが選択したチャンネ
ルが前回視聴していたチャンネルが使用していたデスク
ランブル方式（回路）と異なる方式（回路）を用いてい
る場合に必要となるが、そのタイミングは上記のように
新しいチャンネルの情報がそろったときに実施されるこ
とになる。

【００５４】つまり、事前に情報を取得している場合
（ユーザが以前にこのチャンネルを視聴しているかどう
かで決まる）の切り替えは、ユーザがリモコン等でチャ
ンネルを変更したときに発生し、逆に事前に情報を取得
していない場合には、新規デスクランブル情報を取得す
る必要があるため、受信装置がその情報を取得完了後に
切り替えが発生することになる。

【００５５】（第３の実施形態）本発明に係る第３の実
施形態として、ディジタル通信システムにおいて、ハー
ドウェア構成情報を通信する場合の送信装置及び受信装
置について説明する。

【００５６】図５は本実施形態のサーバ側となる送信装
置の構成を示すもので、映像信号は端子３００より入力
され、映像エンコーダ３０１で圧縮エンコードが施され
る。圧縮エンコードされた映像データは、ＦＩＦＯメモ
リ３０２において、ＩＳＯ／ＩＥＣ１３８１８−１のシ
ステムレイヤが規定しているパケットにパケット化され
てメモリ３０４に送られる。

【００５７】同様に、音声信号も端子３１０より入力さ
れ、音声エンコーダ３１１において圧縮エンコードが施
され、ＦＩＦＯメモリ３１２に入力されて一時的にバッ
ファリングされた後、パケット化回路３１３において映
像信号と同様にパケット化されてメモリ３１４に入力さ
れる。

【００５８】さらに、ハードウェア構成情報は、端子３
２０より入力され、ＦＩＦＯメモリ３２１に直接入力さ
れる。尚、この情報は、事前に可逆の圧縮をかけておい
てもよい。ＦＩＦＯメモリ３２１から出力されるハード
ウェア構成情報は、パケット化回路３２２においてパケ
ット化されるが、この時に行われるパケット化処理には
セクションフォーマットが用いられる。パケット化され
たデータはメモリ３２３に入力される。

【００５９】このようにして生成されたパケット化信号
は、パケット多重コントローラ３３０によって、映像、
音声のエンコード速度に合わせて（メモリ３０４と３１
４の占有量によって）メモリ３０４及びメモリ３１４か
らパケット単位で時間多重信号として読み出される。こ
の時、ハードウェア構成情報も、必要に応じて（具体的
にはバージョンアップのとき等）多重化される。このよ
うにして生成された一組の映像信号、音声信号、ハード
ウェア構成情報の時間多重信号は、一つの番組としてデ
ータベース３３１にファイルされる。

【００６０】尚、ここでは、１番組のエンコード方法に
ついて説明したが、データベース３３１にはエンコード
された複数の番組が格納される。このデータベース３３
１から読み出される番組信号は端子３３２より出力さ
れ、図示しない誤り訂正回路、変調回路を経て送出され
る。

【００６１】図６は、本実施形態において、上記構成に
よる送信装置からの伝送信号を受信する受信装置の構成
を示すもので、端子４００から入力される信号は、パケ
ット化されたビットストリームである。このビットスト
リームはデスクランブラ４０２に入力される。このと
き、ＣＰＵ４０３は各パケットのヘッダについて解析
し、デスクランブラ４０２に入力された各パケットの映
像信号及び音声信号のうち、スクランブラ処理されてい
る信号のみデスクランブル処理を施す。

【００６２】このようにしてデスクランブラ４０２でデ
スクランブル処理がなされた映像信号、音声信号はそれ
ぞれ映像信号デコーダ４０４、音声デコーダ４０５に入
力される。デコードされた映像信号はＮＴＳＣエンコー
ダ４０６に入力され、Ｄ／Ａ変換回路４０７でアナログ
信号に変換されてモニタ４１１に至る。一方、音声信号
は音声デコードダ４０５でデコードされ、Ｄ／Ａ変換回
路４０７でアナログ信号に変換されて、スピーカ４１２
により音響再生される。

【００６３】ここで、上記デスクランブル処理におい
て、スクランブルの方式が各サービス毎に変更される場
合を想定する。この場合には、サーバとなる送信装置よ
り必要に応じて多重されるハードウェア構成情報をＣＰ
Ｕ４０３がメモリまたはハードディスク４０９にダウン
ロードし、ダウンロード完了後にデスクランブラ４０２
の変更を行う。

【００６４】デスクランブラ回路４０２はＦＰＧＡのよ
うな書き換え可能な構成であることが条件となる。送ら
れてくるハードウェア構成情報が可逆な圧縮をされてい
る場合には、ＣＰＵ４０３で圧縮を解いてからその情報
を元にデスクランブラ４０２の変更を行う。

【００６５】尚、本実施形態では、デスクランブラの回
路構成の変更を例に示したが、もちろん他のハードウェ
ア構成を更新することも可能である。アクセスするサー
バの変更等はキーボード４１０を通じて行われる。

【００６６】（第４の実施形態）次に、本発明に係る第
４の実施形態として、ディジタル放送システムにおい
て、ハードウェアの回路情報に加えて、ハードウェア切
替情報も送受信する場合の受信装置について説明する。
尚、この場合の送信装置は、第２の実施形態のものと同
様なのでその説明は省略する。

【００６７】図７は、本実施形態において、第２の実施
形態の送信装置と同様の送信装置からの放送信号を受信
する受信装置の構成を示すものである。但し、図７にお
いて、図４と同一部分には同一符号を付して示す。

【００６８】図７において、端子１００より入力される
受信信号は、チューナ１０１において復調処理が施さ
れ、誤り訂正回路（ＦＥＣ）１０２で誤り訂正が行われ
る。ＦＥＣ１０２から得られる信号は、パケット化され
たビットストリームである。このビットストリームは、
デスクランブラ１０３に入力されて、スクランブルされ
ている信号についてデスクランブル処理が施される。

【００６９】このとき、デスクランブラ１０３でデスク
ランブル処理された信号はメモリ１０４に格納される。
このとき、ＣＰＵ１０７は入力された信号を解析して、
まずユーザが指定している番組を視聴するために必要な
ＰＡＴをデコードし、そのテーブルに示されているＰＭ
Ｔをデコードして、映像信号及び音声信号のＰＩＤを取
得する。

【００７０】このようにしてＰＩＤを取得された映像信
号は映像デコーダ１０５に入力され、音声信号は音声デ
コーダ１０６に入力される。映像デコーダ１０５でデコ
ードされた映像信号はＮＴＳＣエンコーダ１０８に入力
され、Ｄ／Ａ変換回路１１０でアナログ信号に変換され
てモニタ１１２に至る。一方、音声デコーダ１０６でデ
コードされた音声信号は、Ｄ／Ａ変換回路１１１によっ
てアナログ信号に変換され、スピーカ１１３より音響再
生される。

【００７１】ここで、第２の実施形態では、デスクラン
ブラ処理を中心に説明したが、本実施形態はクロック切
り替え回路１１６を追加した点に特徴がある。クロック
切り替え回路１１６は、ＦＰＧＡのような切り換え可能
な構成であることが条件となる。

【００７２】ＣＰＵ１０７がエンコーダより送られてく
るハードウェア構成情報をメモリまたはハードディスク
１０９にダウンロードしてデコードしておき、ハードウ
ェア切替情報を受信したとき、このハードウェア切替情
報を元にメモリまたはハードディスク１０９に格納され
ているハードウェア構成情報に基づいてクロック切り替
え回路１１６のバージョンアップを行う。

【００７３】ここで、送られてくるハードウェア構成情
報が可逆な圧縮をされている場合には、ＣＰＵ１０７に
より圧縮を解いてからその情報をもとにクロック切り替
え回路１１６の更新を行う。このとき、バージョンアッ
プとは、映像デコーダ、音声デコーダの処理速度を向上
させるために供給するシステムクロックの周波数アップ
を意味する。

【００７４】この時、ハードウェア構成情報をメモリま
たはハードディスク１０９に保持するのは、ユーザがリ
モコン１１５を用いてチャンネルを変え、マイコン１１
４がその情報をＣＰＵ１０７に伝えた場合に、切り替え
前のチャンネルと切り替え後のチャンネルのクロック周
波数が異なるとき、チャンネル切り替えが発生する毎に
メモリまたはハードディスク１０９に保持された情報を
読み出して、クロック切り替え回路１１６を書き換えた
方が処理時間が短くて済むからである。この方法は、ハ
ードウェア構成情報が可逆な圧縮が行われていた場合は
さらに有効である。

【００７５】但し、上記ハードウェアの書き換えは、ユ
ーザが選択したチャンネルが前回視聴していたチャンネ
ルが使用していたクロック周波数と異なる周波数を用い
ている場合に必要となるが、そのタイミングは上記のよ
うに新しいチャンネルの情報がそろったときに実施され
ることになる。

【００７６】つまり、事前に情報を取得している場合
（ユーザが以前にこのチャンネルを視聴しているかどう
かで決まる）の切り替えは、ユーザがリモコン等でチャ
ンネルを変更したときに発生し、逆に事前に情報を取得
していない場合には、新規クロック情報を取得する必要
があるため、受信装置がその情報を取得完了後に切り替
えが発生することになる。

【００７７】（第５の実施形態）次に、本発明に係る第
５の実施形態として、ディジタル通信システムにおい
て、ハードウェアの回路情報に加えて、ハードウェア切
替情報も送受信する場合の受信装置について説明する。
尚、この場合の送信装置は、第３の実施形態のものと同
様なのでその説明は省略する。

【００７８】図８は、本実施形態において、第３の実施
形態の送信装置と同様の送信装置からの伝送信号を受信
する受信装置の構成を示すものである。但し、図８にお
いて、図６と同一部分には同一符号を付して示す。

【００７９】図８において、端子４００より入力される
信号は、パケット化されたビットストリームであり、こ
のビットストリームはデスクランブラ４０２に入力され
る。このとき、ＣＰＵ各パケットのヘッダについて解析
し、デスクランブラ４０２に入力された各パケットの映
像信号及び音声信号のうち、スクランブラ処理されてい
る信号のみデスクランブル処理を施す。

【００８０】このようにしてデスクランブラ４０２でデ
スクランブル処理がなされた映像信号、音声信号はそれ
ぞれ映像信号デコーダ４０４、音声デコーダ４０５に入
力される。デコードされた映像信号はＮＴＳＣエンコー
ダ４０６に入力され、Ｄ／Ａ変換回路４０７でアナログ
信号に変換されてモニタ４１１に至る。一方、音声信号
は音声デコードダ４０５でデコードされ、Ｄ／Ａ変換回
路４０７でアナログ信号に変換されて、スピーカ４１２
により音響再生される。

【００８１】ここで、第３の実施形態では、デスクラン
ブラ処理を中心に説明したが、本実施形態はクロック供
給回路４１３を追加した点に特徴がある。クロック供給
回路４１３は、ＦＰＧＡのような切り換え可能な構成で
あることが条件となる。

【００８２】ＣＰＵ４０３がエンコーダより送られてく
るハードウェア構成情報をメモリまたはハードディスク
４０９にダウンロードしてデコードしておき、ハードウ
ェア切替情報を受信したとき、このハードウェア切替情
報を元にメモリまたはハードディスク４０９に格納され
ているハードウェア構成情報に基づいてクロック供給回
路４１３のバージョンアップを行う。

【００８３】ここで、送られてくるハードウェア構成情
報が可逆な圧縮をされている場合には、ＣＰＵ４０３に
より圧縮を解いてからその情報をもとにクロック供給回
路４１３の更新を行う。このとき、バージョンアップと
は、映像デコーダ、音声デコーダの処理速度を向上させ
るために供給するシステムクロックの周波数アップを意
味する。

【００８４】尚、本実施形態では、クロック供給回路の
構成の変更を例に示したが、もちろん他のハードウェア
構成を更新することも可能である。アクセスするサーバ
の変更等はキーボード４１０を通じて行われる。

【００８５】（実施例）以下、本発明におけるディジタ
ル信号受信装置のハードウェアとして、１２．２〜１
２．７５ＧＨｚを使用する衛星デジタル放送方式（平成
７年度電気通信技術審議会答申、諮問第７４号を参照）
におけるスクランブラを例に、ＦＰＧＡを用いて構成す
る場合について説明する。

【００８６】まず、スクランブルアルゴリズムは、ブロ
ック暗号方式（ＩＳＯ９９７９／００９）によるＣＢＣ
モード、ＯＦＢモードの併用型とする。図９にこのアル
ゴリズムの概要を示す。

【００８７】図９において、５０１はＣＢＣモード処理
回路、５０２はＯＦＢモード処理回路、５０３は暗号化
前のＴＳ（トランスポートストリーム）データをブロッ
ク長８の単位でＣＢＣ，ＯＦＢモードの処理回路５０
１，５０２に振り分けるスイッチ、５０４はＣＢＣ，Ｏ
ＦＢモードの処理回路５０１，５０２の処理出力を取り
出して暗号化ＴＳデータとして出力するスイッチであ
る。

【００８８】上記ＣＢＣモード処理回路５０１は、入力
データを加算器Ａ１を介して２ブロックマルチ暗号化処
理部（ＭＵＬＴＩ２）Ａ２に入力して鍵６４ビットに基
づきブロック暗号方式による暗号化処理を施し、レジス
タ（ＲＥＧ）Ａ３で一定時間遅延させて加算器Ａ１で入
力データに加算するようにしたフィードバック方式によ
る。

【００８９】上記ＯＦＢモード処理回路５０２は、２ブ
ロックマルチ暗号化処理部（ＭＵＬＴＩ２）Ｂ１で鍵６
４ビットに基づきブロック暗号方式による暗号化処理を
施し、その出力をレジスタ（ＲＥＧ）Ｂ２で一定時間遅
延させて暗号化処理部Ｂ１に戻し、同時に加算器Ｂ３で
入力データに加算するようにしたフィードフォワード方
式による。

【００９０】すなわち、暗号方式のアルゴリズムとし
て、ブロック暗号方式が世界的に採用されてきている。
これは、一般的に、ブロック暗号化方式は、ＰＮ暗号化
のように平文（放送される情報）と暗号文との間でビッ
トの配置が固定されることがないことから、同じ鍵を繰
り返し用いて暗号化する場合に、解読の手がかりを得る
ことが困難であり、安全性が高いと考えられ、しかもＬ
ＳＩ技術の進歩により、ハードウェア規模、処理速度に
際して問題がなくなってきていることによる。

【００９１】スクランブルを施す階層は、「トランスポ
ートストリーム層」とする。その範囲は、「ＰＳＩ、Ｅ
ＣＭ、ＥＭＭをのぞくトランスポートストリームパケッ
トのヘッダ及びアダプテーションフィールドを除くペイ
ロード部」とする。スクランブル鍵長は「３２ビット以
上」とし、スクランブル速度は３７Ｍｂｐｓ以上とす
る。同一鍵の使用期間は最短１秒とする。

【００９２】図１０はデジタル放送用に用いられるデス
クランブラの一般的な構成を示すものである。図１０に
おいて、６０１は１５ビットレジスタで、このレジスタ
６０１には予め送信側と同じ初期値が設定される。この
レジスタ６０１からは１組の送信側と同じビット（図で
は第１４ビットと第１５ビット）が取り出される。これ
らのビット出力は、ＥＸ−ＯＲ（排他的論理和）ゲート
６０２で排他的論理和演算された後、ＡＮＤゲート６０
３に送られ、同時にレジスタ６０１の入力に戻される。

【００９３】上記ＡＮＤゲート６０３は、イネーブル信
号に応じて起動状態となってＥＸ−ＯＲゲート６０２の
出力を通過させる。このゲート出力はＥＸ−ＯＲゲート
６０４に供給され、スクランブル処理されたビットスト
リームと排他的論理和演算されてデスクランブルが施さ
れる。

【００９４】上記構成によるデスクランブラにおいて、
ビットストリームのスクランブル方式が切り替わる場
合、内部の配線をその方式に合わせて切り替える必要が
ある。そこで、図１１に示すように、デスクランブル処
理部をＦＰＧＡ７０１を用いて構成し、ダウンロードさ
れたハードウェア構成情報を電気消去可能プログラマブ
ル読出し専用メモリ（Electrically Erasable Programm
able Read-only memory：ＥＥＰＲＯＭ）またはＳ−Ｒ
ＡＭ（Static Random Access Memory ）ＥＰＲＯＭ等の
メモリ７０２に格納する。

【００９５】そして、ＣＰＵ７０３による切替制御を受
けて、メモリ７０２に格納されるハードウェア構成情報
をロードすることで、ＦＰＧＡ７０１の内部配線をその
情報に対応するように組み替える。以上の構成により、
デスクランブラの処理内容を送信側からの情報に基づい
てハードウェアにより切り替えることができる。

【００９６】

【発明の効果】以上述べたように本発明によれば、送信
側から受信装置のハードウェア回路の切り替えあるいは
変更を制御可能なディジタル信号送信装置及び受信装置
を提供することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態として、ディジタル
放送システムにおいて、デスクランブラに関するハード
ウェア構成情報を多重放送する場合の送信装置の構成を
示すブロック回路図である。

【図２】 同実施形態の受信装置の構成を示すブロック
図である。

【図３】 本発明の第２の実施形態として、ディジタル
放送システムにおいて、デスクランブラに関するハード
ウェア構成情報及びハードウェア切替情報を多重放送す
る場合の送信装置の構成を示すブロック回路図である。

【図４】 同実施形態の受信装置の構成を示すブロック
図である。

【図５】 本発明の第３の実施形態として、ディジタル
通信システムにおいて、デスクランブラに関するハード
ウェア構成情報を多重伝送する場合の送信装置の構成を
示すブロック回路図である。

【図６】 同実施形態の受信装置の構成を示すブロック
回路図である。

【図７】 本発明の第４の実施形態として、ディジタル
放送システムにおいて、クロック切り替え回路に関する
ハードウェア構成情報及びハードウェア切替情報が多重
放送される場合の受信装置の構成を示すブロック回路図
である。

【図８】 本発明の第５の実施形態として、ディジタル
通信システムにおいて、クロック供給回路に関するハー
ドウェア構成情報及びハードウェア切替情報が多重伝送
される場合の受信装置の構成を示すブロック回路図であ
る。

【図９】 本発明の実施例として取り上げるスクランブ
ルアルゴリズムの概要を示す模式図である。

【図１０】 本発明の実施例とするデジタル放送用に用
いられるデスクランブラの一般的な構成を示すブロック
回路図である。

【図１１】 同実施例のデスクランブラにＦＰＧＡを用
いる場合の構成を示すブロック回路図である。

【図１２】 ＩＳＯ／ＩＥＣ１３８１８−１のシステム
レイヤのパケット構成を示す図である。

【図１３】 ＩＳＯ／ＩＥＣ１３８１８−１のシステム
レイヤの構成を示すブロック回路図である。

【符号の説明】

０００…映像信号入力端子、００１…映像エンコーダ、
００２…ＦＩＦＯメモリ、００３…パケット化回路、０
０４…メモリ、０１０…音声信号入力端子、０１１…音
声エンコーダ、０１２…ＦＩＦＯメモリ、０１３…パケ
ット化回路、０１４…メモリ、０２０…ハードウェア構
成情報入力端子、０２１…ＦＩＦＯメモリ、０２２…パ
ケット化回路、０２３…メモリ、０３１…ＰＭＴ生成回
路、０５０，０５１，０５２，０５３…メモリ、０５４
…ＰＡＴ生成回路、０５５…総合パケット多重コントロ
ーラ、０５６…ビットストリーム信号出力端子、１００
…アンテナ、１０１…復調回路、１０２…誤り訂正回路
（ＦＥＣ）、１０３…デスクランブラ、１０４…メモ
リ、１０５…映像デコーダ、１０６…音声デコーダ、１
０７…ＣＰＵ、１０８…ＮＴＳＣデコーダ、１０９…メ
モリまたはハードディスク、１１０，１１１…Ｄ／Ａ変
換回路、１１２…モニタ、１１３…スピーカ、１１４…
マイコン、１１５…リモコン、１１６…クロック切り替
え回路、２００…ハードウェア切替情報入力端子、２０
１…ＦＩＦＯメモリ、２０２…パケット化回路、２０３
…メモリ、３００…映像信号入力端子、３０１…映像エ
ンコーダ、３０２…ＦＩＦＯメモリ、３０３…パケット
化回路、３０４…メモリ、３１０…音声信号入力端子、
３１１…音声エンコーダ、３１２…ＦＩＦＯメモリ、３
１３…パケット化回路、３１４…メモリ、３２０…ハー
ドウェア構成情報入力端子、３２１…ＦＩＦＯメモリ、
３２２…パケット化回路、３２３…メモリ、３３０…パ
ケット多重コントローラ、３３１…データベース、３３
２…番組信号出力端子、４００…番組信号入力端子、４
０２…デスクランブラ、４０３…ＣＰＵ、４０４…映像
デコーダ、４０５…音声デコーダ、４０６…ＮＴＳＣエ
ンコーダ、４０７，４０８…Ｄ／Ａ変換回路、４０９…
メモリまたはハードディスク、４１０…キーボード、４
１１…モニタ、４１２…スピーカ、４１３…クロック供
給回路。５０１…ＣＢＣモード処理回路、５０２…ＯＦ
Ｂモード処理回路、５０３，５０４…スイッチ、Ａ１，
Ｂ３…加算器、Ａ２，Ｂ１…２ブロックマルチ暗号化処
理部、Ａ３，Ｂ２…レジスタ、６０１…レジスタ、６０
２，６０４…ＥＸ−ＯＲゲート、６０３…ＡＮＤゲー
ト、７０１…ＦＰＧＡ、７０２…メモリ、７０３…ＣＰ
Ｕ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０４Ｎ 7/08 Ｈ０４Ｎ 7/08 Ｚ 7/081 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 3/00 H04N 7/08

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】映像、音声のいずれかを含むコンテンツ情
   報に当該コンテンツ情報を処理するための制御情報が多
   重されたディジタル信号を受信するディジタル信号受信
   装置において、 プログラム可能な複数の論理モジュールが規則的に並べ
   られ、各論理モジュール間に配線領域が用意され、ハー
   ドウェア構成情報に基づくプログラムに従って前記配線
   領域の接続状態を切り替えることが可能な論理ゲート回
   路と、 前記ハードウェア構成情報を格納する情報格納手段と、 前記制御情報として前記ハードウェア構成情報が多重さ
   れたディジタル信号を受信し復調する復調手段と、 前記復調手段の出力から前記ハードウェア構成情報をダ
   ウンロードするダウンロード手段と、 前記ダウンロード手段でダウンロードされるハードウェ
   ア構成情報を前記情報格納手段に格納させ、前記情報格
   納手段に格納されたハードウェア構成情報を選択的に前
   記論理ゲート回路に与えて前記論理ゲート回路の仕様を
   切替制御する論理ゲート回路制御手段とを具備し、 前記論理ゲート回路は、前記復調手段で復調されるコン
   テンツ情報を入力し、前記コンテンツ情報と共に伝送さ
   れるハードウェア構成情報に基づく処理を実行すること
   を特徴とするディジタル信号受信装置。
2. 【請求項２】前記ディジタル信号に前記制御情報として
   前記ハードウェア構成情報を既存の情報から最新の情報
   へ切り替えるように指示するハードウェア切替情報が多
   重されているとき、 前記論理ゲート回路制御手段は、前記復調手段の復調情
   報から前記ハードウェア切替情報を抽出し、この情報の
   切替指示により前記情報格納手段から前記論理ゲート回
   路に与えるハードウェア構成情報を既存の情報から最新
   の情報に切り替えることを特徴とする請求項１記載のデ
   ィジタル信号受信装置。
3. 【請求項３】前記ディジタル信号に前記ハードウェア構
   成情報の選択を指示するハードウェア切替情報が多重さ
   れているとき、 前記論理ゲート回路制御手段は、前記復調手段の復調情
   報からハードウェア切替情報を抽出し、この情報の選択
   指示に基づいて前記情報格納手段から前記論理ゲート回
   路に与えるハードウェア構成情報を選択的に切り替える
   ことを特徴とする請求項１記載のディジタル信号受信装
   置。
4. 【請求項４】前記ハードウェア構成情報は、前記論理ゲ
   ート回路を前記コンテンツ情報にかけられたスクランブ
   ルを解除するためのデスクランブラとして機能させる情
   報であり、 前記論理ゲート回路は、前記ハードウェア構成情報に基
   づいて前記コンテンツ情報のデスクランブル処理を実行
   することを特徴とする請求項１記載のディジタル信号受
   信装置。
5. 【請求項５】前記ハードウェア構成情報は、前記論理ゲ
   ート回路を前記コンテンツ情報の処理に要するクロック
   を発生するクロック発生回路として機能させる情報であ
   り、 前記論理ゲート回路は、前記ハードウェア構成情報に基
   づいて前記コンテンツ情報に合致するクロックを発生す
   ることを特徴とする請求項１記載のディジタル信号受信
   装置。
6. 【請求項６】前記論理ゲート回路制御手段は、前記ハー
   ドウェア構成情報が可逆な圧縮方式で圧縮されていると
   き、当該ハードウェア構成情報を展開して前記論理ゲー
   ト回路に与えることを特徴とする請求項１記載のディジ
   タル信号受信装置。