JP3466062B2 - プロセッサ内の電力消費を減少させる方法及び回路 - Google Patents
プロセッサ内の電力消費を減少させる方法及び回路Info
- Publication number
- JP3466062B2 JP3466062B2 JP26556397A JP26556397A JP3466062B2 JP 3466062 B2 JP3466062 B2 JP 3466062B2 JP 26556397 A JP26556397 A JP 26556397A JP 26556397 A JP26556397 A JP 26556397A JP 3466062 B2 JP3466062 B2 JP 3466062B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cache memory
- processor
- power mode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 35
- 230000015654 memory Effects 0.000 claims description 101
- 230000004044 response Effects 0.000 claims description 65
- 239000000872 buffer Substances 0.000 description 149
- 238000010586 diagram Methods 0.000 description 11
- 102100021145 fMet-Leu-Phe receptor Human genes 0.000 description 10
- 230000007704 transition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 206010000210 abortion Diseases 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 108091064702 1 family Proteins 0.000 description 1
- 101100236201 Arabidopsis thaliana LSU2 gene Proteins 0.000 description 1
- 101001009517 Homo sapiens Probable G-protein coupled receptor 32 Proteins 0.000 description 1
- 241000288049 Perdix perdix Species 0.000 description 1
- 102100030321 Probable G-protein coupled receptor 32 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明申請は、概して電子回
路に関し、より詳細には、電子回路内の電力消費を減少
させる方法及びシステムに関する。
路に関し、より詳細には、電子回路内の電力消費を減少
させる方法及びシステムに関する。
【０００２】
【従来の技術】近年、携帯用ラップトップ・コンピュー
タは、一般に広く使用されるようになった。このような
ラップトップ・コンピュータは、可搬性を増すために、
多くの場合バッテリにより電力供給される。バッテリに
より電力供給されるラップトップ・コンピュータは、コ
ンピュータのバッテリが再充電されるかまたは交換され
る前に、長時間バッテリ電力により作動することが好ま
しい。したがってバッテリを再充電するかまたは交換す
る前に、電子回路が動作する時間を長くするために、ラ
ップトップ・コンピュータの電子回路内の電力消費を減
少させることが重要である。このためにある種の従来の
技術では、特定の種類の動作を検知することがなく所定
の時間が経過したときに、電子回路への電力供給を止め
たり、あるいはクロック信号を止めたりしていた。この
ような従来の「タイマ」技術の欠点は、電子回路が動作
していないときでも、タイマの時間切れを待つ間、電子
回路が余分な電力を不必要に消費することである。
タは、一般に広く使用されるようになった。このような
ラップトップ・コンピュータは、可搬性を増すために、
多くの場合バッテリにより電力供給される。バッテリに
より電力供給されるラップトップ・コンピュータは、コ
ンピュータのバッテリが再充電されるかまたは交換され
る前に、長時間バッテリ電力により作動することが好ま
しい。したがってバッテリを再充電するかまたは交換す
る前に、電子回路が動作する時間を長くするために、ラ
ップトップ・コンピュータの電子回路内の電力消費を減
少させることが重要である。このためにある種の従来の
技術では、特定の種類の動作を検知することがなく所定
の時間が経過したときに、電子回路への電力供給を止め
たり、あるいはクロック信号を止めたりしていた。この
ような従来の「タイマ」技術の欠点は、電子回路が動作
していないときでも、タイマの時間切れを待つ間、電子
回路が余分な電力を不必要に消費することである。
【０００３】
【発明が解決しようとする課題】したがって、従来技術
に比較してより少ない電力を電子回路に消費させる方
法、及びシステムの必要性が生じた。
に比較してより少ない電力を電子回路に消費させる方
法、及びシステムの必要性が生じた。
【０００４】
【課題を解決するための手段】セット・アソシアティブ
・キャッシュ・メモリが、第１の電力モードで動作する
間、情報がキャッシュ・メモリのＮ本（ここでＮは１よ
り大きい整数である）までのウェイ（ｗａｙ）で記憶さ
れる。一方このキャッシュ・メモリが、第１の電力モー
ドに比べてプロセッサ内の実行ユニットの各々が使用さ
れていないときが多い第２の電力モードで動作する間、
情報がキャッシュ・メモリのＭ本（Ｍは整数でＮ＞Ｍ＞
０）までのウェイで記憶される。そして、第２の電力モ
ードで動作しているセット・アソシアティブ・キャッシ
ュ・メモリに応答して、Ｍ本のウェイ以外のキャッシュ
・メモリのウェイに保管された情報を無効化する。この
方法は従来の技術に比較して、電子回路の余分な電力消
費が減少する技術的な利点がある。
・キャッシュ・メモリが、第１の電力モードで動作する
間、情報がキャッシュ・メモリのＮ本（ここでＮは１よ
り大きい整数である）までのウェイ（ｗａｙ）で記憶さ
れる。一方このキャッシュ・メモリが、第１の電力モー
ドに比べてプロセッサ内の実行ユニットの各々が使用さ
れていないときが多い第２の電力モードで動作する間、
情報がキャッシュ・メモリのＭ本（Ｍは整数でＮ＞Ｍ＞
０）までのウェイで記憶される。そして、第２の電力モ
ードで動作しているセット・アソシアティブ・キャッシ
ュ・メモリに応答して、Ｍ本のウェイ以外のキャッシュ
・メモリのウェイに保管された情報を無効化する。この
方法は従来の技術に比較して、電子回路の余分な電力消
費が減少する技術的な利点がある。
【０００５】
【発明の実施の形態】本発明の実施例とその利点は、図
１〜図７を参照するとよく理解できる。図１は本実施例
に従った、情報処理用プロセッサ１０のシステムのブロ
ック図である。この実施例においてプロセッサ１０は、
単一の集積回路のスーパスカラ・マイクロプロセッサで
ある。したがって以降に説明するように、プロセッサ１
０には各種のユニット、レジスタ、バッファ、メモリ、
及びその他の部分が含まれ、これらのすべてが集積回路
により形成される。更にこの実施例においてプロセッサ
１０は、縮小命令セット・コンピューティング（「ＲＩ
ＳＣ」）技術に従って動作する。図１に示すようにシス
テム・バス１１は、プロセッサ１０のバス・インターフ
ェース・ユニット（「ＢＩＵ」）１２に接続される。Ｂ
ＩＵ１２は、プロセッサ１０とシステム・バス１１との
間の情報転送を制御する。
１〜図７を参照するとよく理解できる。図１は本実施例
に従った、情報処理用プロセッサ１０のシステムのブロ
ック図である。この実施例においてプロセッサ１０は、
単一の集積回路のスーパスカラ・マイクロプロセッサで
ある。したがって以降に説明するように、プロセッサ１
０には各種のユニット、レジスタ、バッファ、メモリ、
及びその他の部分が含まれ、これらのすべてが集積回路
により形成される。更にこの実施例においてプロセッサ
１０は、縮小命令セット・コンピューティング（「ＲＩ
ＳＣ」）技術に従って動作する。図１に示すようにシス
テム・バス１１は、プロセッサ１０のバス・インターフ
ェース・ユニット（「ＢＩＵ」）１２に接続される。Ｂ
ＩＵ１２は、プロセッサ１０とシステム・バス１１との
間の情報転送を制御する。
【０００６】ＢＩＵはプロセッサ１０の命令キャッシュ
１４、及びデータ・キャッシュ１６に接続されている。
命令キャッシュ１４は、シーケンサ・ユニット１８に命
令を出力する。命令キャッシュ１４からの上記の命令に
従って、シーケンサ・ユニット１８は、プロセッサ１０
の他の実行回路に選択的に命令を出力する。
１４、及びデータ・キャッシュ１６に接続されている。
命令キャッシュ１４は、シーケンサ・ユニット１８に命
令を出力する。命令キャッシュ１４からの上記の命令に
従って、シーケンサ・ユニット１８は、プロセッサ１０
の他の実行回路に選択的に命令を出力する。
【０００７】この実施例ではプロセッサ１０の実行回路
は、シーケンサ・ユニット１８に加えて複数の実行ユニ
ット、即ち分岐ユニット２０、固定小数点ユニット
（「ＦＸＵ」）２２、複合固定小数点ユニット（「ＣＦ
ＸＵ」）２６、ロード／ストア・ユニット（「ＬＳ
Ｕ」）２８、及び浮動小数点ユニット（「ＦＰＵ」）３
０を含む。ＦＸＵ２２、ＣＦＸＵ２６、及びＬＳＵ２８
は、自身の送信元オペランド情報を汎用アーキテクチャ
・レジスタ（「ＧＰＲ」）、及び固定小数点リネーム・
バッファ３４から入手する。更にＦＸＵ２２は、キャリ
ー・ビット（「ＣＡ」）レジスタ４２から「キャリー・
ビット」を入手する。ＦＸＵ２２、ＣＦＸＵ２６、及び
ＬＳＵ２８は、自身の動作の結果（宛先オペランド情
報）を、固定小数点リネーム・バッファ３４内の選択さ
れたエントリでの保管のために出力する。更にＣＦＸＵ
２６は、送信元オペランド情報及び宛先オペランド情報
を、特殊目的レジスタ（「ＳＰＲ」）４０との間で入出
力する。
は、シーケンサ・ユニット１８に加えて複数の実行ユニ
ット、即ち分岐ユニット２０、固定小数点ユニット
（「ＦＸＵ」）２２、複合固定小数点ユニット（「ＣＦ
ＸＵ」）２６、ロード／ストア・ユニット（「ＬＳ
Ｕ」）２８、及び浮動小数点ユニット（「ＦＰＵ」）３
０を含む。ＦＸＵ２２、ＣＦＸＵ２６、及びＬＳＵ２８
は、自身の送信元オペランド情報を汎用アーキテクチャ
・レジスタ（「ＧＰＲ」）、及び固定小数点リネーム・
バッファ３４から入手する。更にＦＸＵ２２は、キャリ
ー・ビット（「ＣＡ」）レジスタ４２から「キャリー・
ビット」を入手する。ＦＸＵ２２、ＣＦＸＵ２６、及び
ＬＳＵ２８は、自身の動作の結果（宛先オペランド情
報）を、固定小数点リネーム・バッファ３４内の選択さ
れたエントリでの保管のために出力する。更にＣＦＸＵ
２６は、送信元オペランド情報及び宛先オペランド情報
を、特殊目的レジスタ（「ＳＰＲ」）４０との間で入出
力する。
【０００８】ＦＰＵ３０は、自身の送信元オペランド情
報を浮動小数点アーキテクチャ・レジスタ（「ＦＰ
Ｒ」）３６、及び浮動小数点リネーム・バッファ３８か
ら入手する。ＦＰＵ３０は、自身の動作の結果（宛先オ
ペランド情報）を、浮動小数点リネーム・バッファ３８
内の選択されたエントリでの記憶のために出力する。
報を浮動小数点アーキテクチャ・レジスタ（「ＦＰ
Ｒ」）３６、及び浮動小数点リネーム・バッファ３８か
ら入手する。ＦＰＵ３０は、自身の動作の結果（宛先オ
ペランド情報）を、浮動小数点リネーム・バッファ３８
内の選択されたエントリでの記憶のために出力する。
【０００９】ＬＳＵ２８は、ロード命令に反応してデー
タ・キャッシュ１６から情報を入手し、リネーム・バッ
ファ３４及び３８の選択されたバッファにこの情報をコ
ピーする。この情報がデータ・キャッシュ１６に記憶さ
れてない場合は、データ・キャッシュ１６は、システム
・バス１１に接続されたシステム・メモリ３９から、Ｂ
ＩＵ１２及びシステム・バス１１を介してこの情報を入
手する。更にデータ・キャッシュ１６は、ＢＩＵ１２及
びシステム・バス１１を介して、データ・キャッシュ１
６からの情報をシステム１１に接続されたシステム・メ
モリ３９に出力できる。ＬＳＵは、ストア命令に従って
ＧＰＲ３２及びＦＰＲ３６の選択されたレジスタから情
報を入手し、データ・キャッシュ１６にこの情報をコピ
ーする。
タ・キャッシュ１６から情報を入手し、リネーム・バッ
ファ３４及び３８の選択されたバッファにこの情報をコ
ピーする。この情報がデータ・キャッシュ１６に記憶さ
れてない場合は、データ・キャッシュ１６は、システム
・バス１１に接続されたシステム・メモリ３９から、Ｂ
ＩＵ１２及びシステム・バス１１を介してこの情報を入
手する。更にデータ・キャッシュ１６は、ＢＩＵ１２及
びシステム・バス１１を介して、データ・キャッシュ１
６からの情報をシステム１１に接続されたシステム・メ
モリ３９に出力できる。ＬＳＵは、ストア命令に従って
ＧＰＲ３２及びＦＰＲ３６の選択されたレジスタから情
報を入手し、データ・キャッシュ１６にこの情報をコピ
ーする。
【００１０】シーケンサ・ユニット１８は、ＧＰＲ３２
及びＦＰＲ３６との間で情報を入出力する。分岐ユニッ
ト２０は、シーケンサ・ユニット１８から命令及びプロ
セッサ１０の現在の状態を示す情報を入手する。分岐ユ
ニット２０は、これらの命令及び信号に反応して、プロ
セッサ１０が実行する命令のシーケンスを記憶する適切
なメモリ・アドレスを示す信号を、シーケンサ・ユニッ
ト１８に出力する。シーケンサ・ユニット１８は、分岐
ユニット２０からのこの信号に反応して、命令の指示さ
れたシーケンスを命令キャッシュ１４から入手する。１
つまたは複数のシーケンスの命令が命令キャッシュ１４
に記憶されていない場合は、命令キャッシュ１４は、シ
ステム・バス１１に接続されたシステム・メモリ３９か
ら、ＢＩＵ１２及びシステム・バス１１を介してこれら
の命令を入手する。
及びＦＰＲ３６との間で情報を入出力する。分岐ユニッ
ト２０は、シーケンサ・ユニット１８から命令及びプロ
セッサ１０の現在の状態を示す情報を入手する。分岐ユ
ニット２０は、これらの命令及び信号に反応して、プロ
セッサ１０が実行する命令のシーケンスを記憶する適切
なメモリ・アドレスを示す信号を、シーケンサ・ユニッ
ト１８に出力する。シーケンサ・ユニット１８は、分岐
ユニット２０からのこの信号に反応して、命令の指示さ
れたシーケンスを命令キャッシュ１４から入手する。１
つまたは複数のシーケンスの命令が命令キャッシュ１４
に記憶されていない場合は、命令キャッシュ１４は、シ
ステム・バス１１に接続されたシステム・メモリ３９か
ら、ＢＩＵ１２及びシステム・バス１１を介してこれら
の命令を入手する。
【００１１】シーケンサ・ユニット１８は、命令キャッ
シュ１４から入手した命令に従って、実行ユニット２
０、２２、２６、２８、及び３０の選択されたユニット
に命令を選択的にディスパッチする。各実行ユニット
は、特定のクラスの命令中の１つ、または複数の命令を
実施する。例えばＦＸＵ２２は加算、減算、ＡＮＤ演
算、ＯＲ演算、及びＸＯＲ演算などの、ソース・オペラ
ンド上の第１のクラスの固定小数点数学演算を実施す
る。ＣＦＸＵ２６は固定小数点の乗算、及び除算など
の、ソース・オペランド上の第２のクラスに固定小数点
演算を実施する。ＦＰＵ３０は浮動小数点の乗算及び除
算などの、ソース・オペランド上の浮動小数点演算を実
施する。
シュ１４から入手した命令に従って、実行ユニット２
０、２２、２６、２８、及び３０の選択されたユニット
に命令を選択的にディスパッチする。各実行ユニット
は、特定のクラスの命令中の１つ、または複数の命令を
実施する。例えばＦＸＵ２２は加算、減算、ＡＮＤ演
算、ＯＲ演算、及びＸＯＲ演算などの、ソース・オペラ
ンド上の第１のクラスの固定小数点数学演算を実施す
る。ＣＦＸＵ２６は固定小数点の乗算、及び除算など
の、ソース・オペランド上の第２のクラスに固定小数点
演算を実施する。ＦＰＵ３０は浮動小数点の乗算及び除
算などの、ソース・オペランド上の浮動小数点演算を実
施する。
【００１２】情報が、リネーム・バッファ３４の選択さ
れた１つに記憶されるとき、この情報は、選択されたリ
ネーム・バッファが割り振られる命令が指定する記憶場
所（例えばＧＰＲ３２またはＣＡレジスタ４２の１つ）
に関連付けられる。リネーム・バッファ３４の選択され
た１つに記憶される情報は、シーケンサ・ユニット１８
からの信号に反応して、ＧＰＲ３２（またはＣＡレジス
タ４２）の関連する１つにコピーされる。シーケンサ・
ユニット１８は、リネーム・バッファ３４の選択された
１つに記憶された情報の上記コピーを、この情報を生成
した命令の「完了」に反応して送信する。このようなコ
ピー送信は「ライトバック（ｗｒｉｔｅｂａｃｋ）」と
呼ばれる。
れた１つに記憶されるとき、この情報は、選択されたリ
ネーム・バッファが割り振られる命令が指定する記憶場
所（例えばＧＰＲ３２またはＣＡレジスタ４２の１つ）
に関連付けられる。リネーム・バッファ３４の選択され
た１つに記憶される情報は、シーケンサ・ユニット１８
からの信号に反応して、ＧＰＲ３２（またはＣＡレジス
タ４２）の関連する１つにコピーされる。シーケンサ・
ユニット１８は、リネーム・バッファ３４の選択された
１つに記憶された情報の上記コピーを、この情報を生成
した命令の「完了」に反応して送信する。このようなコ
ピー送信は「ライトバック（ｗｒｉｔｅｂａｃｋ）」と
呼ばれる。
【００１３】情報が、リネーム・バッファ３８の選択さ
れた１つに記憶されたとき、この情報は、ＦＰＲ３６の
１つに関連付けられる。リネーム・バッファ３８の選択
された１つに記憶された情報は、シーケンサ・ユニット
１８からの信号に反応して、ＦＰＲ３６の関連する１つ
にコピーが送信される。シーケンサ・ユニット１８は、
リネーム・バッファ３８の選択された１つに記憶された
情報の上記コピーを、この情報を生成した命令の「完
了」に反応して送信する。
れた１つに記憶されたとき、この情報は、ＦＰＲ３６の
１つに関連付けられる。リネーム・バッファ３８の選択
された１つに記憶された情報は、シーケンサ・ユニット
１８からの信号に反応して、ＦＰＲ３６の関連する１つ
にコピーが送信される。シーケンサ・ユニット１８は、
リネーム・バッファ３８の選択された１つに記憶された
情報の上記コピーを、この情報を生成した命令の「完
了」に反応して送信する。
【００１４】プロセッサ１０は、実行ユニット２０、２
２、２６、２８、及び３０のいくつかにおいて、複数の
命令を同時に処理することによって高性能を達成する。
したがって各命令は、複数のステージから成る１シーケ
ンスとして処理され、各ステージは他の命令のステージ
と並列に実施できる。このような技術は「パイプライン
処理」と呼ばれる。この実施例では命令は、通常６ステ
ージ、即ちフェッチ、デコード、ディスパッチ、実行、
完了、及びライトバックとして処理される。
２、２６、２８、及び３０のいくつかにおいて、複数の
命令を同時に処理することによって高性能を達成する。
したがって各命令は、複数のステージから成る１シーケ
ンスとして処理され、各ステージは他の命令のステージ
と並列に実施できる。このような技術は「パイプライン
処理」と呼ばれる。この実施例では命令は、通常６ステ
ージ、即ちフェッチ、デコード、ディスパッチ、実行、
完了、及びライトバックとして処理される。
【００１５】フェッチ・ステージではシーケンサ・ユニ
ット１８は、命令のシーケンスを記憶している１つまた
は複数のメモリ・アドレスから、１つまたは複数の命令
を（命令キャッシュ１４から）選択的に入手する。これ
らの命令のシーケンスについては、分岐ユニット２０及
びシーケンサ・ユニット１８に関係付けて上記で詳しく
説明した。
ット１８は、命令のシーケンスを記憶している１つまた
は複数のメモリ・アドレスから、１つまたは複数の命令
を（命令キャッシュ１４から）選択的に入手する。これ
らの命令のシーケンスについては、分岐ユニット２０及
びシーケンサ・ユニット１８に関係付けて上記で詳しく
説明した。
【００１６】デコード・ステージでは、シーケンサ・ユ
ニット１８が２つまでのフェッチされた命令をデコード
する。
ニット１８が２つまでのフェッチされた命令をデコード
する。
【００１７】ディスパッチ・ステージではシーケンサ・
ユニット１８は、ディスパッチされる命令の結果（宛先
オペランド情報）用のリネーム・バッファ・エントリを
予約した後、実行ユニット２０、２２、２６、２８、及
び３０の（デコード・ステージでのデコードに反応し
て）選択されたユニットに、２つまでのデコードされた
命令を選択的にディスパッチする。ディスパッチ・ステ
ージでは、オペランド情報が、ディスパッチされる命令
用に選択された実行ユニットに供給される。プロセッサ
１０は、命令がプログラムされたシーケンス順に命令を
ディスパッチする。
ユニット１８は、ディスパッチされる命令の結果（宛先
オペランド情報）用のリネーム・バッファ・エントリを
予約した後、実行ユニット２０、２２、２６、２８、及
び３０の（デコード・ステージでのデコードに反応し
て）選択されたユニットに、２つまでのデコードされた
命令を選択的にディスパッチする。ディスパッチ・ステ
ージでは、オペランド情報が、ディスパッチされる命令
用に選択された実行ユニットに供給される。プロセッサ
１０は、命令がプログラムされたシーケンス順に命令を
ディスパッチする。
【００１８】実行ステージでは実行ユニットが、ディス
パッチされた命令を実行し、上記で説明したように、リ
ネーム・バッファ３４及びリネーム・バッファ３８中の
選択されたエントリでの記憶のために、命令実行の結果
（宛先オペランド情報）を出力する。このようにしてプ
ロセッサ１０は、命令がプログラムされた順に関係なく
命令を実行できる。
パッチされた命令を実行し、上記で説明したように、リ
ネーム・バッファ３４及びリネーム・バッファ３８中の
選択されたエントリでの記憶のために、命令実行の結果
（宛先オペランド情報）を出力する。このようにしてプ
ロセッサ１０は、命令がプログラムされた順に関係なく
命令を実行できる。
【００１９】完了ステージでは、シーケンサ・ユニット
１８が命令の「完了」を示す。プロセッサ１０は、命令
がプログラムされた順に命令を「完了」させる。
１８が命令の「完了」を示す。プロセッサ１０は、命令
がプログラムされた順に命令を「完了」させる。
【００２０】ライトバック・ステージでは、シーケンサ
・ユニット１８は、リネーム・バッファ３４及び３８か
らの情報のコピーをそれぞれＧＰＲ３２及びＦＰＲ３６
に送る。シーケンサ・ユニット１８は、選択されたリネ
ーム・バッファに記憶されていた情報のコピーを送る。
同様に特定の命令のライトバック・ステージでは、プロ
セッサ１０はこの特定の命令に従って、自身のアーキテ
クチャ上の状態を更新する。プロセッサ１０は、それぞ
れの命令のライトバック・ステージを、命令がプログラ
ムされた順で処理する。プロセッサ１０は、各命令の完
了ステージとライトバック・ステージとを、指定された
状況で都合よく結合する。
・ユニット１８は、リネーム・バッファ３４及び３８か
らの情報のコピーをそれぞれＧＰＲ３２及びＦＰＲ３６
に送る。シーケンサ・ユニット１８は、選択されたリネ
ーム・バッファに記憶されていた情報のコピーを送る。
同様に特定の命令のライトバック・ステージでは、プロ
セッサ１０はこの特定の命令に従って、自身のアーキテ
クチャ上の状態を更新する。プロセッサ１０は、それぞ
れの命令のライトバック・ステージを、命令がプログラ
ムされた順で処理する。プロセッサ１０は、各命令の完
了ステージとライトバック・ステージとを、指定された
状況で都合よく結合する。
【００２１】この実施例においては各命令は、命令処理
の各ステージを完了させるために１マシン・サイクルを
必要とする。しかしある種の命令（例えばＣＦＸＵ２６
によって実行される複合固定小数点命令）は、２マシン
・サイクル以上を必要とすることもある。したがって特
定の１つの命令の実行と、これに先立ついくつかの命令
の完了に必要な時間の変動に反応する完了ステージとの
間に、不定の遅延が発生する可能性がある。
の各ステージを完了させるために１マシン・サイクルを
必要とする。しかしある種の命令（例えばＣＦＸＵ２６
によって実行される複合固定小数点命令）は、２マシン
・サイクル以上を必要とすることもある。したがって特
定の１つの命令の実行と、これに先立ついくつかの命令
の完了に必要な時間の変動に反応する完了ステージとの
間に、不定の遅延が発生する可能性がある。
【００２２】プロセッサ１０は、５つの電力モードにし
たがって動作する。これらの５つの電力消費モードの内
の４つは、「節電」モード動作である。マシン状態レジ
スタ（「ＭＳＲ」）、及びハードウェア実装レジスタ中
の制御ビットの状態に反応して、これらの５つの電力消
費モードが、選択的にイネーブルにされたり、ディスエ
ーブルにされたりする。これらのレジスタはＳＰＲ４０
に配置される。したがって、ＳＰＲ４０に送られる移動
命令を実行するＣＦＸＵ２６に反応して、制御ビットが
設定されたり、消去されたりする。５つの電力消費モー
ドは全電力（Ｆｕｌｌ−ｐｏｗｅｒ）、ドーズ（Ｄｏｚ
ｅ）、ナップ（Ｎａｐ）、スリープ（Ｓｌｅｅｐ）、及
び当実施例の重要な特徴である「特別（Ｓｐｅｃｉａ
ｌ）」モードである。各モードを以下に説明する。
たがって動作する。これらの５つの電力消費モードの内
の４つは、「節電」モード動作である。マシン状態レジ
スタ（「ＭＳＲ」）、及びハードウェア実装レジスタ中
の制御ビットの状態に反応して、これらの５つの電力消
費モードが、選択的にイネーブルにされたり、ディスエ
ーブルにされたりする。これらのレジスタはＳＰＲ４０
に配置される。したがって、ＳＰＲ４０に送られる移動
命令を実行するＣＦＸＵ２６に反応して、制御ビットが
設定されたり、消去されたりする。５つの電力消費モー
ドは全電力（Ｆｕｌｌ−ｐｏｗｅｒ）、ドーズ（Ｄｏｚ
ｅ）、ナップ（Ｎａｐ）、スリープ（Ｓｌｅｅｐ）、及
び当実施例の重要な特徴である「特別（Ｓｐｅｃｉａ
ｌ）」モードである。各モードを以下に説明する。
【００２３】１．全電力モード。全電力モードは、プロ
セッサ１０のデフォルトの電力消費モードである。全電
力モードでは、プロセッサ１０は完全に電力供給され、
それぞれのユニットは、プロセッサ１０のプロセッサ・
クロック速度で動作する。プロセッサ１０は更に、選択
的にイネーブルまたはディスエーブルにできる動的電力
管理モードを実行する。動的電力管理モードがイネーブ
ルにされている場合は、プロセッサ１０内の使用されて
ないユニットは、パフォーマンス、ソフトウェア実行、
または外部ハードウェア回路に影響することなく、自動
的に低電力消費状態になる。
セッサ１０のデフォルトの電力消費モードである。全電
力モードでは、プロセッサ１０は完全に電力供給され、
それぞれのユニットは、プロセッサ１０のプロセッサ・
クロック速度で動作する。プロセッサ１０は更に、選択
的にイネーブルまたはディスエーブルにできる動的電力
管理モードを実行する。動的電力管理モードがイネーブ
ルにされている場合は、プロセッサ１０内の使用されて
ないユニットは、パフォーマンス、ソフトウェア実行、
または外部ハードウェア回路に影響することなく、自動
的に低電力消費状態になる。
【００２４】上記の動的電力管理モード、ならびに全電
力、ドーズ、ナップ、及びスリープの電力消費モード
は、ＩＢＭ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｄｉ
ｖｉｓｉｏｎ、Ｈｏｐｅｗｅｌｌ Ｊｕｎｃｔｉｏｎ、
Ｎｅｗ Ｙｏｒｋ、電話１−８００−ＰｏｗｅｒＰＣ発
行の書籍、主題「ＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ
Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｕｓｅｒ’ｓ Ｍａｎ
ｕａｌ」により詳しく説明されている。更に動的電力管
理モードは、米国特許第５，４２０，８０８号に説明さ
れている。本実施例ではプロセッサ１０は、ＩＢＭ Ｍ
ｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｄｉｖｉｓｉｏｎ、
Ｈｏｐｅｗｅｌｌ Ｊｕｎｃｔｉｏｎ、Ｎｅｗ Ｙｏｒ
ｋから入手できるＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ
マイクロプロセッサの拡張バージョンである。プロセ
ッサ１０が「特別」電力モードを実行する点で、プロセ
ッサ１０は、ＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ マ
イクロプロセッサに対して拡張されている。したがって
「特別」電力モードは、本実施例の重要な特徴である。
力、ドーズ、ナップ、及びスリープの電力消費モード
は、ＩＢＭ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｄｉ
ｖｉｓｉｏｎ、Ｈｏｐｅｗｅｌｌ Ｊｕｎｃｔｉｏｎ、
Ｎｅｗ Ｙｏｒｋ、電話１−８００−ＰｏｗｅｒＰＣ発
行の書籍、主題「ＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ
Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｕｓｅｒ’ｓ Ｍａｎ
ｕａｌ」により詳しく説明されている。更に動的電力管
理モードは、米国特許第５，４２０，８０８号に説明さ
れている。本実施例ではプロセッサ１０は、ＩＢＭ Ｍ
ｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｄｉｖｉｓｉｏｎ、
Ｈｏｐｅｗｅｌｌ Ｊｕｎｃｔｉｏｎ、Ｎｅｗ Ｙｏｒ
ｋから入手できるＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ
マイクロプロセッサの拡張バージョンである。プロセ
ッサ１０が「特別」電力モードを実行する点で、プロセ
ッサ１０は、ＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ マ
イクロプロセッサに対して拡張されている。したがって
「特別」電力モードは、本実施例の重要な特徴である。
【００２５】２．ドーズ・モード。ドーズ・モードで
は、ＢＩＵ１２のバス・スヌーピング論理回路、プロセ
ッサ１０のタイム・ベース／減分レジスタ（図１には示
されていない）、及びプロセッサ１０の位相ロック・ル
ープ（「ＰＬＬ」、図１には示されていない）を除くプ
ロセッサ１０のすべてのユニットが、ディスエーブルに
される。ドーズ・モードではプロセッサ１０のＰＬＬ
は、完全に電力供給される状態を維持しており、依然と
してシステム・バス１１の外部システム・クロックに同
期されており、プロセッサ１０のわずか２、３のクロッ
ク・サイクル内に、全電力モードへのすべての復帰が行
われる。
は、ＢＩＵ１２のバス・スヌーピング論理回路、プロセ
ッサ１０のタイム・ベース／減分レジスタ（図１には示
されていない）、及びプロセッサ１０の位相ロック・ル
ープ（「ＰＬＬ」、図１には示されていない）を除くプ
ロセッサ１０のすべてのユニットが、ディスエーブルに
される。ドーズ・モードではプロセッサ１０のＰＬＬ
は、完全に電力供給される状態を維持しており、依然と
してシステム・バス１１の外部システム・クロックに同
期されており、プロセッサ１０のわずか２、３のクロッ
ク・サイクル内に、全電力モードへのすべての復帰が行
われる。
【００２６】プロセッサ１０は、割り込み線ＩＮＴの有
効化（ａｓｓｅｒｔｉｏｎ）による外部非同期割り込み
に反応して、ドーズ・モードから全電力に戻る。したが
ってＩＮＴは、プロセッサ１０に論理１の状態の信号を
供給する。同様にプロセッサ１０は、システム管理割り
込み線ＳＭＩの有効化によるシステム管理割り込みに反
応して、ドーズ・モードから全電力モードに戻る。した
がってＳＭＩは、プロセッサ１０に論理１の状態の信号
を供給する。更にプロセッサ１０は、減分回路例外事
項、ハード・リセットまたはソフト・リセット、もしく
はマシン・チェック入力に反応して、ドーズ・モードか
ら全電力モードに戻る。
効化（ａｓｓｅｒｔｉｏｎ）による外部非同期割り込み
に反応して、ドーズ・モードから全電力に戻る。したが
ってＩＮＴは、プロセッサ１０に論理１の状態の信号を
供給する。同様にプロセッサ１０は、システム管理割り
込み線ＳＭＩの有効化によるシステム管理割り込みに反
応して、ドーズ・モードから全電力モードに戻る。した
がってＳＭＩは、プロセッサ１０に論理１の状態の信号
を供給する。更にプロセッサ１０は、減分回路例外事
項、ハード・リセットまたはソフト・リセット、もしく
はマシン・チェック入力に反応して、ドーズ・モードか
ら全電力モードに戻る。
【００２７】ハード・リセットは、電圧供給ノードＶｄ
ｄのロー（ｌｏｗ）電圧（例えば０ボルト）から参照電
圧ノードＧＮＤを基準にした所定の電圧（例えば２．５
ボルト）への切り換えに反応して発生する。図１〜図６
では、図の明瞭化のためにプロセッサ１０内部のＩＮ
Ｔ、ＳＭＩ、Ｖｄｄ、及びＧＮＤから種々の回路への接
続のすべては示されてないことに注意されたい。プロセ
ッサ１０は、ソフト・リセットに反応していかなる節電
モードからも全電力モードに戻る。ソフト・リセットに
おいては、ＳＰＲ４０に送られる適切な移動命令を実行
するＣＦＸＵ２６に反応して、制御ビットが設定及び
（または）消去される。この場合このような移動命令
は、命令のソフトウェア・リセット・シーケンスの一部
である。
ｄのロー（ｌｏｗ）電圧（例えば０ボルト）から参照電
圧ノードＧＮＤを基準にした所定の電圧（例えば２．５
ボルト）への切り換えに反応して発生する。図１〜図６
では、図の明瞭化のためにプロセッサ１０内部のＩＮ
Ｔ、ＳＭＩ、Ｖｄｄ、及びＧＮＤから種々の回路への接
続のすべては示されてないことに注意されたい。プロセ
ッサ１０は、ソフト・リセットに反応していかなる節電
モードからも全電力モードに戻る。ソフト・リセットに
おいては、ＳＰＲ４０に送られる適切な移動命令を実行
するＣＦＸＵ２６に反応して、制御ビットが設定及び
（または）消去される。この場合このような移動命令
は、命令のソフトウェア・リセット・シーケンスの一部
である。
【００２８】３．ナップ・モード。ナップ・モードはド
ーズ・モードに比較して、ＢＩＵ１２のバス・スヌーピ
ング論理回路をディスエーブルにすることにより、プロ
セッサ１０の電力消費を更に減少させる。したがってナ
ップ・モードでは、プロセッサ１０のＰＬＬ及びタイム
・ベース／減分レジスタのみが、全電力状態に維持され
る。プロセッサ１０は、割り込み線ＩＮＴの有効化によ
る外部非同期割り込み、システム管理割り込み、減分回
路例外事項、ハード・リセットまたはソフト・リセッ
ト、もしくはマシン・チェック入力に反応して、ナップ
・モードから全電力モードに戻る。ドーズ・モードから
の戻りと同じように、ナップ・モードから全電力モード
へのいかなる復帰も、プロセッサ１０のわずか２、３ク
ロック・サイクル内に行われる。
ーズ・モードに比較して、ＢＩＵ１２のバス・スヌーピ
ング論理回路をディスエーブルにすることにより、プロ
セッサ１０の電力消費を更に減少させる。したがってナ
ップ・モードでは、プロセッサ１０のＰＬＬ及びタイム
・ベース／減分レジスタのみが、全電力状態に維持され
る。プロセッサ１０は、割り込み線ＩＮＴの有効化によ
る外部非同期割り込み、システム管理割り込み、減分回
路例外事項、ハード・リセットまたはソフト・リセッ
ト、もしくはマシン・チェック入力に反応して、ナップ
・モードから全電力モードに戻る。ドーズ・モードから
の戻りと同じように、ナップ・モードから全電力モード
へのいかなる復帰も、プロセッサ１０のわずか２、３ク
ロック・サイクル内に行われる。
【００２９】４．スリープ・モード。スリープ・モード
では、プロセッサ１０のすべてのユニットをディスエー
ブルにし、その後プロセッサ１０外の論理回路が、ＰＬ
Ｌ及び外部システム・クロックをディスエーブルにする
ことができ、電力消費をほとんど最小に減らすことがで
きる。プロセッサ１０は、ＰＬＬ及び外部システム・ク
ロックの双方が再びイネーブルにされ、その後、ＰＬＬ
が外部システム・クロックに同期するための適切な最短
時間が経過し、更に続いて割り込み線ＩＮＴの有効化、
システム管理割り込み、減分回路例外事項、ハード・リ
セットまたはソフト・リセット、もしくはマシン・チェ
ック入力が発生することに反応して、スリープ・モード
から全電力モードに戻る。
では、プロセッサ１０のすべてのユニットをディスエー
ブルにし、その後プロセッサ１０外の論理回路が、ＰＬ
Ｌ及び外部システム・クロックをディスエーブルにする
ことができ、電力消費をほとんど最小に減らすことがで
きる。プロセッサ１０は、ＰＬＬ及び外部システム・ク
ロックの双方が再びイネーブルにされ、その後、ＰＬＬ
が外部システム・クロックに同期するための適切な最短
時間が経過し、更に続いて割り込み線ＩＮＴの有効化、
システム管理割り込み、減分回路例外事項、ハード・リ
セットまたはソフト・リセット、もしくはマシン・チェ
ック入力が発生することに反応して、スリープ・モード
から全電力モードに戻る。
【００３０】５．「特別」電力モード。本実施例の重要
な特徴として、プロセッサ１０は（１）ハードウェア事
象、または（２）ソフトウェア事象のいずれかに反応し
て、「特別」電力モードに入る。本実施例ではこのハー
ドウェア事象は、変換器４１がＨＰＳ（ハードウェア事
象、節電、「特別」電力モード）線上に論理１の状態の
信号を出力するときに発生する。同様にソフトウェア事
象は、ＳＰＲ４０がＳＰＳ（ソフトウェア事象、節電、
「特別」電力モード）線上に論理１の状態の信号を出力
するときに発生する。ＳＰＲ４０は、ＳＰＲ４０の「Ｈ
ＩＤＯ」レジスタの所定ビットに送られる適切な「特殊
目的レジスタへの移動（ＭＴＳＰＲ）」命令を実行する
ＣＦＸＵ２６に反応して、この信号をＳＰＳ上に出力す
る。
な特徴として、プロセッサ１０は（１）ハードウェア事
象、または（２）ソフトウェア事象のいずれかに反応し
て、「特別」電力モードに入る。本実施例ではこのハー
ドウェア事象は、変換器４１がＨＰＳ（ハードウェア事
象、節電、「特別」電力モード）線上に論理１の状態の
信号を出力するときに発生する。同様にソフトウェア事
象は、ＳＰＲ４０がＳＰＳ（ソフトウェア事象、節電、
「特別」電力モード）線上に論理１の状態の信号を出力
するときに発生する。ＳＰＲ４０は、ＳＰＲ４０の「Ｈ
ＩＤＯ」レジスタの所定ビットに送られる適切な「特殊
目的レジスタへの移動（ＭＴＳＰＲ）」命令を実行する
ＣＦＸＵ２６に反応して、この信号をＳＰＳ上に出力す
る。
【００３１】変換器４１には、プロセッサ１０を形成す
る集積回路の相対温度を検知する温度センサが含まれて
いる。ハードウェア事象は、限界値温度を超えた相対温
度を検知する（変換器４１の）温度センサに反応して発
生する（即ち変換器４１がＨＰＳ上に論理１の状態の信
号を出力する）。本実施例においては限界値温度は、全
電力モードで動作するプロセッサ１０の最高の安全な温
度として、事前に選択される。したがってプロセッサ１
０の温度が、全電力モードで動作するプロセッサ１０の
最高の安全な温度を超える場合は、全電力モードでプロ
セッサ１０を継続して動作させると、プロセッサ１０に
損傷が生じる可能性がある。都合がよいことにこのよう
な損傷は、プロセッサ１０がこのハードウェア事象に反
応して「特別」電力モードの動作に入ることにより、実
質的に避けられる。
る集積回路の相対温度を検知する温度センサが含まれて
いる。ハードウェア事象は、限界値温度を超えた相対温
度を検知する（変換器４１の）温度センサに反応して発
生する（即ち変換器４１がＨＰＳ上に論理１の状態の信
号を出力する）。本実施例においては限界値温度は、全
電力モードで動作するプロセッサ１０の最高の安全な温
度として、事前に選択される。したがってプロセッサ１
０の温度が、全電力モードで動作するプロセッサ１０の
最高の安全な温度を超える場合は、全電力モードでプロ
セッサ１０を継続して動作させると、プロセッサ１０に
損傷が生じる可能性がある。都合がよいことにこのよう
な損傷は、プロセッサ１０がこのハードウェア事象に反
応して「特別」電力モードの動作に入ることにより、実
質的に避けられる。
【００３２】プロセッサ１０が、ハードウェア事象に反
応して「特別」電力モードに入った場合、プロセッサ１
０は、自身の単一のサイクル間にフェッチされる最大の
命令数を減少させ、その結果図２、図３に関連付けて以
降に更に説明するように、プロセッサ１０のサイクル当
たりにディスパッチされる命令はより少なくなる。この
ようにして、それぞれの実行ユニットが使用されてない
ときが多くなり、その結果、都合がよいことに動的電力
管理モード（米国特許第５，４２０，８０８号に説明さ
れている）の低電力状態がより容易に起動される。更に
プロセッサ１０が、ハードウェア事象に反応して「特
別」電力モードに入った場合、プロセッサ１０は、図５
に関連させて以降に更に説明するように、ＬＳＵ２８の
動作を変更する。
応して「特別」電力モードに入った場合、プロセッサ１
０は、自身の単一のサイクル間にフェッチされる最大の
命令数を減少させ、その結果図２、図３に関連付けて以
降に更に説明するように、プロセッサ１０のサイクル当
たりにディスパッチされる命令はより少なくなる。この
ようにして、それぞれの実行ユニットが使用されてない
ときが多くなり、その結果、都合がよいことに動的電力
管理モード（米国特許第５，４２０，８０８号に説明さ
れている）の低電力状態がより容易に起動される。更に
プロセッサ１０が、ハードウェア事象に反応して「特
別」電力モードに入った場合、プロセッサ１０は、図５
に関連させて以降に更に説明するように、ＬＳＵ２８の
動作を変更する。
【００３３】上記と比較して、プロセッサ１０がソフト
ウェア事象に反応して「特別」電力モードに入った場合
は、プロセッサ１０は、（ａ）図２及び図３に関連付け
て以降に更に説明するように、プロセッサ１０の単一サ
イクル間にフェッチされる命令の最大数を減少させ、
（ｂ）図５に関連付けて以降に更に説明するように、Ｌ
ＳＵ２８の動作を変更し、（ｃ）図６に関連付けて以降
に更に説明するように、命令キャッシュ１４及びデータ
・キャッシュ１６内でこれらのキャッシュの「ウェイ
（ｗａｙ）」数を減少させることにより、電力消費を減
少させる。
ウェア事象に反応して「特別」電力モードに入った場合
は、プロセッサ１０は、（ａ）図２及び図３に関連付け
て以降に更に説明するように、プロセッサ１０の単一サ
イクル間にフェッチされる命令の最大数を減少させ、
（ｂ）図５に関連付けて以降に更に説明するように、Ｌ
ＳＵ２８の動作を変更し、（ｃ）図６に関連付けて以降
に更に説明するように、命令キャッシュ１４及びデータ
・キャッシュ１６内でこれらのキャッシュの「ウェイ
（ｗａｙ）」数を減少させることにより、電力消費を減
少させる。
【００３４】プロセッサ１０は、論理１状態のＳＰＳ及
びＨＰＳのいずれに対しても、これらに反応して「特
別」電力モードから全電力モードに戻ることはない。更
にプロセッサ１０が、ソフトウェア事象にのみ反応して
（即ち、ＳＰＳが論理１の状態であり、一方ＨＰＳが論
理０の状態である）「特別」電力モードに入った場合、
プロセッサ１０は更に、（１）ＩＮＴの有効化による外
部非同期割り込み、（２）ハード・リセットまたはソフ
ト・リセット、もしくは（３）マシン・チェック入力に
反応して、（「特別」電力モードから）全電力モードに
戻る。代替の実施例では、プロセッサ１０がソフトウェ
ア事象にのみ反応して「特別」電力モードに入った場
合、プロセッサ１０は更に、ＳＭＩの有効化によるシス
テム管理割り込みに反応して、（「特別」電力モードか
ら）全電力モードに戻る。このような代替実施例では、
プロセッサ１０がＩＮＴの有効化に反応して全電力モー
ドに戻る方法と類似の方法で、プロセッサ１０は、ＳＭ
Ｉの有効化に反応して全電力モードに戻る。
びＨＰＳのいずれに対しても、これらに反応して「特
別」電力モードから全電力モードに戻ることはない。更
にプロセッサ１０が、ソフトウェア事象にのみ反応して
（即ち、ＳＰＳが論理１の状態であり、一方ＨＰＳが論
理０の状態である）「特別」電力モードに入った場合、
プロセッサ１０は更に、（１）ＩＮＴの有効化による外
部非同期割り込み、（２）ハード・リセットまたはソフ
ト・リセット、もしくは（３）マシン・チェック入力に
反応して、（「特別」電力モードから）全電力モードに
戻る。代替の実施例では、プロセッサ１０がソフトウェ
ア事象にのみ反応して「特別」電力モードに入った場
合、プロセッサ１０は更に、ＳＭＩの有効化によるシス
テム管理割り込みに反応して、（「特別」電力モードか
ら）全電力モードに戻る。このような代替実施例では、
プロセッサ１０がＩＮＴの有効化に反応して全電力モー
ドに戻る方法と類似の方法で、プロセッサ１０は、ＳＭ
Ｉの有効化に反応して全電力モードに戻る。
【００３５】更にもう１つの代替実施例では、プロセッ
サ１０はまた減分回路例外事項に反応して、全電力モー
ドに戻る。ＳＰＲ４０は、プロセッサ・クロック信号
（図の明瞭化のために図１には示されていない）に反応
して計数を減分する回路を含む。減分回路例外事項は、
値が０に減分された計数に反応して生成される。
サ１０はまた減分回路例外事項に反応して、全電力モー
ドに戻る。ＳＰＲ４０は、プロセッサ・クロック信号
（図の明瞭化のために図１には示されていない）に反応
して計数を減分する回路を含む。減分回路例外事項は、
値が０に減分された計数に反応して生成される。
【００３６】図１は命令キャッシュ１４、データ・キャ
ッシュ１６、シーケンサ・ユニット１８、及びＬＳＵ２
８のそれぞれに接続される単一のＳＰＳ線を示す。同様
に図１は命令キャッシュ１４、データ・キャッシュ１
６、シーケンサ・ユニット１８、及びＬＳＵ２８のそれ
ぞれに接続される単一のＨＰＳ線を示す。更に同様に図
１は命令キャッシュ１４、データ・キャッシュ１６、シ
ーケンサ・ユニット１８、及びＬＳＵ２８のそれぞれに
接続される単一のＩＮＴ線を示す。
ッシュ１６、シーケンサ・ユニット１８、及びＬＳＵ２
８のそれぞれに接続される単一のＳＰＳ線を示す。同様
に図１は命令キャッシュ１４、データ・キャッシュ１
６、シーケンサ・ユニット１８、及びＬＳＵ２８のそれ
ぞれに接続される単一のＨＰＳ線を示す。更に同様に図
１は命令キャッシュ１４、データ・キャッシュ１６、シ
ーケンサ・ユニット１８、及びＬＳＵ２８のそれぞれに
接続される単一のＩＮＴ線を示す。
【００３７】図２はシーケンサ・ユニット１８のブロッ
ク図である。上記のように、フェッチ・ステージでプロ
セッサ１０が、（したがってフェッチ論理回路７１も）
全電力モードで動作している場合は、フェッチ論理回路
７１は、命令キャッシュ１４から（プロセッサ１０、及
びそれに伴ったフェッチ論理回路７１のサイクル当た
り）最多で２つまでの命令を選択的に要求し、これらの
命令を命令バッファ７０に保管する。したがってプロセ
ッサ１０の特定のサイクル間に、シーケンサ・ユニット
１８は命令キャッシュ１４から可変数（０から２の範
囲）の命令を要求し、この可変数は、命令バッファ７０
に保管できる追加の命令数に依存する（即ち、命令バッ
ファ７０中の使用可能なバッファ数に依存する）。
ク図である。上記のように、フェッチ・ステージでプロ
セッサ１０が、（したがってフェッチ論理回路７１も）
全電力モードで動作している場合は、フェッチ論理回路
７１は、命令キャッシュ１４から（プロセッサ１０、及
びそれに伴ったフェッチ論理回路７１のサイクル当た
り）最多で２つまでの命令を選択的に要求し、これらの
命令を命令バッファ７０に保管する。したがってプロセ
ッサ１０の特定のサイクル間に、シーケンサ・ユニット
１８は命令キャッシュ１４から可変数（０から２の範
囲）の命令を要求し、この可変数は、命令バッファ７０
に保管できる追加の命令数に依存する（即ち、命令バッ
ファ７０中の使用可能なバッファ数に依存する）。
【００３８】デコード・ステージでプロセッサ１０が、
（したがってデコード論理回路７２も）全電力モードで
動作している場合、デコード論理回路７２は、命令バッ
ファ７０から（プロセッサ１０、及びそれに伴ったデコ
ード論理回路７２のサイクル当たり）最多で２つまでの
フェッチされた命令を選択的に入手し、これらをデコー
ドする。したがってプロセッサ１０の特定のサイクル間
に、デコード論理回路７２は、命令バッファ７０から可
変数（０から２の範囲）の命令を入手し、これらをデコ
ードする。この可変数は、この特定のサイクル間に、デ
ィスパッチ論理回路７４がディスパッチする命令数に依
存する。
（したがってデコード論理回路７２も）全電力モードで
動作している場合、デコード論理回路７２は、命令バッ
ファ７０から（プロセッサ１０、及びそれに伴ったデコ
ード論理回路７２のサイクル当たり）最多で２つまでの
フェッチされた命令を選択的に入手し、これらをデコー
ドする。したがってプロセッサ１０の特定のサイクル間
に、デコード論理回路７２は、命令バッファ７０から可
変数（０から２の範囲）の命令を入手し、これらをデコ
ードする。この可変数は、この特定のサイクル間に、デ
ィスパッチ論理回路７４がディスパッチする命令数に依
存する。
【００３９】ディスパッチ・ステージでプロセッサ１０
が、（したがってディスパッチ論理回路７４も）全電力
モードで動作している場合、ディスパッチ論理回路７４
は、実行ユニット２０、２２、２６、２８、及び３０の
中の（デコード・ステージ中のデコーディングに反応し
て）選択されたユニットに、（プロセッサ１０、及びそ
れに伴ったディスパッチ論理回路７４のサイクル当た
り）最多で２つまでのデコードされた命令を選択的ディ
スパッチする。したがってプロセッサ１０の特定のサイ
クル間に、ディスパッチ論理回路７４は、可変数（０か
ら２の範囲）のデコードされた命令を実行ユニットにデ
ィスパッチし、この可変数は、命令が実行される実行ユ
ニットに保管できる追加の命令数に依存する（例えば実
行ユニット中で使用できる予約ステーション数に依存す
る。）
が、（したがってディスパッチ論理回路７４も）全電力
モードで動作している場合、ディスパッチ論理回路７４
は、実行ユニット２０、２２、２６、２８、及び３０の
中の（デコード・ステージ中のデコーディングに反応し
て）選択されたユニットに、（プロセッサ１０、及びそ
れに伴ったディスパッチ論理回路７４のサイクル当た
り）最多で２つまでのデコードされた命令を選択的ディ
スパッチする。したがってプロセッサ１０の特定のサイ
クル間に、ディスパッチ論理回路７４は、可変数（０か
ら２の範囲）のデコードされた命令を実行ユニットにデ
ィスパッチし、この可変数は、命令が実行される実行ユ
ニットに保管できる追加の命令数に依存する（例えば実
行ユニット中で使用できる予約ステーション数に依存す
る。）
【００４０】本実施例において、上記に比較してプロセ
ッサ１０が「特別」電力モードで動作している場合は、
フェッチ論理回路７１は（ＳＰＳ、ＨＰＳ、及びＩＮＴ
の論理状態に反応して）命令キャッシュ１４から、プロ
セッサ１０のサイクル当たり最多で（２つの命令ではな
く）１つの命令を要求し、命令バッファ７０にこの１つ
の命令を保管する。このようにして、（ａ）デコード論
理回路７２は、プロセッサ１０のサイクル当たり命令バ
ッファ７０から（平均で）約１つのフェッチされた命令
を入手してこれをデコードし、（ｂ）ディスパッチ論理
回路７４は、（プロセッサ１０のサイクル当たり平均
で）約１つの命令を実行ユニット２０、２２、２６、２
８、及び３０の選択されたユニットにディスパッチし、
（ｃ）完了論理回路８０は、プロセッサ１０のサイクル
当たり（平均で）約１つの命令の「完了」（下記に詳細
に説明する）を示す。したがって実行ユニットは、（全
電力モードに比べて）使用されてないときがより多くな
り、その結果、動的電力管理モード（米国特許第５，４
２０，８０８号に説明あり）の低電力状態が、都合よく
より容易に起動される。
ッサ１０が「特別」電力モードで動作している場合は、
フェッチ論理回路７１は（ＳＰＳ、ＨＰＳ、及びＩＮＴ
の論理状態に反応して）命令キャッシュ１４から、プロ
セッサ１０のサイクル当たり最多で（２つの命令ではな
く）１つの命令を要求し、命令バッファ７０にこの１つ
の命令を保管する。このようにして、（ａ）デコード論
理回路７２は、プロセッサ１０のサイクル当たり命令バ
ッファ７０から（平均で）約１つのフェッチされた命令
を入手してこれをデコードし、（ｂ）ディスパッチ論理
回路７４は、（プロセッサ１０のサイクル当たり平均
で）約１つの命令を実行ユニット２０、２２、２６、２
８、及び３０の選択されたユニットにディスパッチし、
（ｃ）完了論理回路８０は、プロセッサ１０のサイクル
当たり（平均で）約１つの命令の「完了」（下記に詳細
に説明する）を示す。したがって実行ユニットは、（全
電力モードに比べて）使用されてないときがより多くな
り、その結果、動的電力管理モード（米国特許第５，４
２０，８０８号に説明あり）の低電力状態が、都合よく
より容易に起動される。
【００４１】代替の実施例では、プロセッサ１０が「特
別」電力モードで動作している場合は、ディスパッチ論
理回路７４は、（ＳＰＳ、ＨＰＳ、及びＩＮＴの論理状
態に反応して）プロセッサ１０のサイクル当たり最多で
（２つの命令ではなく）１つの命令を、実行ユニット２
０、２２、２６、２８、及び３０の選択されたユニット
にディスパッチし、この代替実施例の技術は、プロセッ
サ１０の単一のサイクル間にフェッチされる最多の命令
数を減少させる本実施例に変わるものであり、更に本実
施例に付加することもできる。したがって図２では、フ
ェッチ論理回路７１及びディスパッチ論理回路７４の双
方に接続されるＳＰＳ、ＨＰＳ、及びＩＮＴを示す。
別」電力モードで動作している場合は、ディスパッチ論
理回路７４は、（ＳＰＳ、ＨＰＳ、及びＩＮＴの論理状
態に反応して）プロセッサ１０のサイクル当たり最多で
（２つの命令ではなく）１つの命令を、実行ユニット２
０、２２、２６、２８、及び３０の選択されたユニット
にディスパッチし、この代替実施例の技術は、プロセッ
サ１０の単一のサイクル間にフェッチされる最多の命令
数を減少させる本実施例に変わるものであり、更に本実
施例に付加することもできる。したがって図２では、フ
ェッチ論理回路７１及びディスパッチ論理回路７４の双
方に接続されるＳＰＳ、ＨＰＳ、及びＩＮＴを示す。
【００４２】図３は命令バッファ７０のブロック図を示
す。命令バッファ７０はＩ０命令、及びＩ１命令をディ
スパッチ・バッファ５６のバッファＩ０、及びバッファ
Ｉ１のそれぞれに保管する。本実施例ではプロセッサ１
０の１サイクルに反応して、Ｉ０命令のみがデコード論
理回路７２（図２参照）にディスパッチされるか、Ｉ０
命令及びＩ１命令の双方が一緒にデコード論理回路７２
にディスパッチされるか、またはＩ１命令のみがデコー
ド論理回路７２にディスパッチされるかのいずれかであ
る。バッファＩ０及びバッファＩ１の内容は、配線５５
ａ及び配線５５ｂのそれぞれを介して、デコード論理回
路７２に出力される。
す。命令バッファ７０はＩ０命令、及びＩ１命令をディ
スパッチ・バッファ５６のバッファＩ０、及びバッファ
Ｉ１のそれぞれに保管する。本実施例ではプロセッサ１
０の１サイクルに反応して、Ｉ０命令のみがデコード論
理回路７２（図２参照）にディスパッチされるか、Ｉ０
命令及びＩ１命令の双方が一緒にデコード論理回路７２
にディスパッチされるか、またはＩ１命令のみがデコー
ド論理回路７２にディスパッチされるかのいずれかであ
る。バッファＩ０及びバッファＩ１の内容は、配線５５
ａ及び配線５５ｂのそれぞれを介して、デコード論理回
路７２に出力される。
【００４３】本実施例において命令バッファ７０は、プ
ロセッサ１０の単一サイクル間に６４ビットのバス５０
を介して、２つまでの３２ビット命令を並列に命令キャ
ッシュ１４から入手できる。Ｉ０命令及びＩ１命令の双
方が、一緒にデコード論理回路７２にディスパッチされ
ると、命令バッファ７０は以前に保管されたいずれの命
令であっても、命令バッファ５４ａ、５４ｂからバッフ
ァＩ０、Ｉ１のそれぞれに転送する。この状況では命令
バッファ７０はまた、以前に保管されたいずれの命令で
あっても、命令バッファ５２ａ、５２ｂから命令バッフ
ァ５４ａ、５４ｂのそれぞれに転送する。更にこのよう
な状況で、プロセッサ１０が全電力モードで動作してい
る場合、命令バッファ７０は６４ビットのバス５０を介
して、２つまでの３２ビット命令を命令キャッシュ１４
から入手し、これらの命令を最初の使用可能な（即ち、
すでに命令を保管してない空の）バッファの組に保管す
る。このバッファの組は、バッファＩ０から始まって
（ａ）Ｉ０及びＩ１、（ｂ）５４ｂ及び５４ａ、（ｃ）
５２ｂ及び５２ａのいずれかである。
ロセッサ１０の単一サイクル間に６４ビットのバス５０
を介して、２つまでの３２ビット命令を並列に命令キャ
ッシュ１４から入手できる。Ｉ０命令及びＩ１命令の双
方が、一緒にデコード論理回路７２にディスパッチされ
ると、命令バッファ７０は以前に保管されたいずれの命
令であっても、命令バッファ５４ａ、５４ｂからバッフ
ァＩ０、Ｉ１のそれぞれに転送する。この状況では命令
バッファ７０はまた、以前に保管されたいずれの命令で
あっても、命令バッファ５２ａ、５２ｂから命令バッフ
ァ５４ａ、５４ｂのそれぞれに転送する。更にこのよう
な状況で、プロセッサ１０が全電力モードで動作してい
る場合、命令バッファ７０は６４ビットのバス５０を介
して、２つまでの３２ビット命令を命令キャッシュ１４
から入手し、これらの命令を最初の使用可能な（即ち、
すでに命令を保管してない空の）バッファの組に保管す
る。このバッファの組は、バッファＩ０から始まって
（ａ）Ｉ０及びＩ１、（ｂ）５４ｂ及び５４ａ、（ｃ）
５２ｂ及び５２ａのいずれかである。
【００４４】Ｉ０命令が、単独にデコード論理回路７２
にディスパッチされたことに反応して、命令バッファ７
０は、以前に保管されたいずれの命令であってもバッフ
ァＩ１からバッファＩ０に転送する。この状況で命令バ
ッファ７０はまた、以前に保管されたいずれの命令であ
っても、命令バッファ５４ａからバッファＩ１に、命令
バッファ５４ｂから命令バッファ５４ａに、命令バッフ
ァ５２ａから命令バッファ５４ｂに、更に命令バッファ
５２ｂから命令バッファ５２ａに転送する。更にこの状
況で命令バッファ７０は、６４ビットのバス５０を介し
て単一の３２ビット命令を命令キャッシュ１４から入手
し、この命令を最初の使用可能なバッファ、即ちバッフ
ァＩ０から始まるバッファＩ０、Ｉ１、５４ｂ、５４
ａ、５２ｂ、及び５２ａのいずれかに保管する。
にディスパッチされたことに反応して、命令バッファ７
０は、以前に保管されたいずれの命令であってもバッフ
ァＩ１からバッファＩ０に転送する。この状況で命令バ
ッファ７０はまた、以前に保管されたいずれの命令であ
っても、命令バッファ５４ａからバッファＩ１に、命令
バッファ５４ｂから命令バッファ５４ａに、命令バッフ
ァ５２ａから命令バッファ５４ｂに、更に命令バッファ
５２ｂから命令バッファ５２ａに転送する。更にこの状
況で命令バッファ７０は、６４ビットのバス５０を介し
て単一の３２ビット命令を命令キャッシュ１４から入手
し、この命令を最初の使用可能なバッファ、即ちバッフ
ァＩ０から始まるバッファＩ０、Ｉ１、５４ｂ、５４
ａ、５２ｂ、及び５２ａのいずれかに保管する。
【００４５】プロセッサ１０が全電力モードで動作して
いる場合は、命令バッファ７０は、プロセッサ１０の単
一のサイクル間に６４ビットのバス５０を介して、２つ
までの３２ビット命令を並列に命令キャッシュ１４から
入手できる。このようにして、例えば命令キャッシュ１
４が４ウェイのセット・アソシアティブ・キャッシュで
あるとすれば、命令キャッシュ１４の少なくとも２５６
のセンス増幅器（６４ビット／ウェイ×４ウェイ×１セ
ンス増幅器／ビット）が、プロセッサ１０のこの単一の
サイクル間にアクティブである。これらのセンス増幅器
のアクティブ化は、プロセッサ１０の平均電力消費に寄
与する。
いる場合は、命令バッファ７０は、プロセッサ１０の単
一のサイクル間に６４ビットのバス５０を介して、２つ
までの３２ビット命令を並列に命令キャッシュ１４から
入手できる。このようにして、例えば命令キャッシュ１
４が４ウェイのセット・アソシアティブ・キャッシュで
あるとすれば、命令キャッシュ１４の少なくとも２５６
のセンス増幅器（６４ビット／ウェイ×４ウェイ×１セ
ンス増幅器／ビット）が、プロセッサ１０のこの単一の
サイクル間にアクティブである。これらのセンス増幅器
のアクティブ化は、プロセッサ１０の平均電力消費に寄
与する。
【００４６】プロセッサ１０が、上記と比べて「特別」
電力モードで動作している場合は、命令バッファ７０
は、プロセッサ１０の単一のサイクル間に６４ビットの
バス５０を介して、単一の３２ビット命令を命令キャッ
シュ１４から入手できる。この場合には、命令キャッシ
ュ１４の例えば１２８のセンス増幅器（３２ビット／ウ
ェイ×４ウェイ×１センス増幅器／ビット）が、プロセ
ッサ１０の各サイクル間にアクティブである（一方で命
令キャッシュ１４の残る１２８のセンス増幅器は、使用
不可状態である）。２５６のセンス増幅器（全電力モー
ド）の代わりに、１２８のみのセンス増幅器（「特別」
電力モード）をアクティブにすることによって、都合よ
くプロセッサ１０の平均電力消費が減少し、これはプロ
セッサ１０のサイクル当たりで、これらのセンス増幅器
の１／２のみがアクティブにされるからである。
電力モードで動作している場合は、命令バッファ７０
は、プロセッサ１０の単一のサイクル間に６４ビットの
バス５０を介して、単一の３２ビット命令を命令キャッ
シュ１４から入手できる。この場合には、命令キャッシ
ュ１４の例えば１２８のセンス増幅器（３２ビット／ウ
ェイ×４ウェイ×１センス増幅器／ビット）が、プロセ
ッサ１０の各サイクル間にアクティブである（一方で命
令キャッシュ１４の残る１２８のセンス増幅器は、使用
不可状態である）。２５６のセンス増幅器（全電力モー
ド）の代わりに、１２８のみのセンス増幅器（「特別」
電力モード）をアクティブにすることによって、都合よ
くプロセッサ１０の平均電力消費が減少し、これはプロ
セッサ１０のサイクル当たりで、これらのセンス増幅器
の１／２のみがアクティブにされるからである。
【００４７】プロセッサ１０がソフトウェア事象に反応
して「特別」電力モードに入る場合は、更に電力消費の
減少が可能になり、その理由は、図６に関連付けて以降
に更に説明するように、この状況ではプロセッサ１０
は、命令キャッシュ１４及びデータ・キャッシュ１６内
のウェイ数を減少させるからである。プロセッサ１０
が、命令キャッシュ１４内のウェイ数をソフトウェア事
象に反応して、４ウェイの代わりに例えば２ウェイに減
らす場合は、プロセッサ１０が「特別」電力モードで動
作しているときの、プロセッサ１０の上記２サイクルの
それぞれの間に、命令キャッシュ１４の６４のセンス増
幅器（３２ビット／ウェイ×２ウェイ×１センス増幅器
／ビット）がアクティブである（一方で命令キャッシュ
１４の残る１９２のセンス増幅器は、使用不可状態であ
る）。プロセッサ１０が、ソフトウェア事象に反応して
「特別」電力モードに入った場合は、２５６のセンス増
幅器（全電力モード）の代わりに、６４のみのセンス増
幅器をアクティブにすることによって、都合よくプロセ
ッサ１０の平均電力消費が減少し、その理由は、プロセ
ッサ１０のサイクル当たりで、これらのセンス増幅器の
１／４のみがアクティブにされるからである。
して「特別」電力モードに入る場合は、更に電力消費の
減少が可能になり、その理由は、図６に関連付けて以降
に更に説明するように、この状況ではプロセッサ１０
は、命令キャッシュ１４及びデータ・キャッシュ１６内
のウェイ数を減少させるからである。プロセッサ１０
が、命令キャッシュ１４内のウェイ数をソフトウェア事
象に反応して、４ウェイの代わりに例えば２ウェイに減
らす場合は、プロセッサ１０が「特別」電力モードで動
作しているときの、プロセッサ１０の上記２サイクルの
それぞれの間に、命令キャッシュ１４の６４のセンス増
幅器（３２ビット／ウェイ×２ウェイ×１センス増幅器
／ビット）がアクティブである（一方で命令キャッシュ
１４の残る１９２のセンス増幅器は、使用不可状態であ
る）。プロセッサ１０が、ソフトウェア事象に反応して
「特別」電力モードに入った場合は、２５６のセンス増
幅器（全電力モード）の代わりに、６４のみのセンス増
幅器をアクティブにすることによって、都合よくプロセ
ッサ１０の平均電力消費が減少し、その理由は、プロセ
ッサ１０のサイクル当たりで、これらのセンス増幅器の
１／４のみがアクティブにされるからである。
【００４８】図４は、本実施例のシーケンサ・ユニット
１８のリオーダ・バッファ（ｒｅｏｒｄｅｒ ｂｕｆｆ
ｅｒ）７６を概念的に示したものである。図４に示すよ
うにリオーダ・バッファ７６は、バッファ番号０から４
としてそれぞれラベルを付けられた５つのエントリを持
つ。各エントリは５つの主要なフィールドを持ち、それ
らは「命令タイプ」フィールド、「ＧＰＲ宛先数」フィ
ールド、「ＦＰＲ宛先数」フィールド、「終了」フィー
ルド、及び「例外」フィールドである。
１８のリオーダ・バッファ（ｒｅｏｒｄｅｒ ｂｕｆｆ
ｅｒ）７６を概念的に示したものである。図４に示すよ
うにリオーダ・バッファ７６は、バッファ番号０から４
としてそれぞれラベルを付けられた５つのエントリを持
つ。各エントリは５つの主要なフィールドを持ち、それ
らは「命令タイプ」フィールド、「ＧＰＲ宛先数」フィ
ールド、「ＦＰＲ宛先数」フィールド、「終了」フィー
ルド、及び「例外」フィールドである。
【００４９】ここで図２も参照すると、ディスパッチ論
理回路７４が、命令を実行ユニットにディスパッチする
ときに、シーケンサ・ユニット１８は、このディスパッ
チされた命令をリオーダ・バッファ７６内の関連するエ
ントリに割り当てる。シーケンサ・ユニット１８は、先
入れ先出しベース及び回転法で、リオーダ・バッファ７
６中のエントリをディスパッチされた命令に割り当てる
（または「関連付ける」）。つまりシーケンサ・ユニッ
ト１８は、エントリ０を割り当て、続いて順にエントリ
１〜４を割り当て、そこで再びエントリ０を割り当て
る。ディスパッチされた命令が、リオーダ・バッファ７
６内の関連エントリに割り当てられるとき、ディスパッ
チ論理回路７４は、リオーダ・バッファ７６中の関連エ
ントリの種々のフィールド、及びサブフィールド中での
保管のために、ディスパッチされた命令に関する情報を
出力する。
理回路７４が、命令を実行ユニットにディスパッチする
ときに、シーケンサ・ユニット１８は、このディスパッ
チされた命令をリオーダ・バッファ７６内の関連するエ
ントリに割り当てる。シーケンサ・ユニット１８は、先
入れ先出しベース及び回転法で、リオーダ・バッファ７
６中のエントリをディスパッチされた命令に割り当てる
（または「関連付ける」）。つまりシーケンサ・ユニッ
ト１８は、エントリ０を割り当て、続いて順にエントリ
１〜４を割り当て、そこで再びエントリ０を割り当て
る。ディスパッチされた命令が、リオーダ・バッファ７
６内の関連エントリに割り当てられるとき、ディスパッ
チ論理回路７４は、リオーダ・バッファ７６中の関連エ
ントリの種々のフィールド、及びサブフィールド中での
保管のために、ディスパッチされた命令に関する情報を
出力する。
【００５０】例として図４のエントリ１では、リオーダ
・バッファ７６は、命令がＦＸＵ２２にディスパッチさ
れたことを示している。本実施例の他の特徴としてエン
トリ１は更に、ディスパッチされた命令が１つのＧＰＲ
宛先レジスタを持ち（「ＧＰＲ宛先数」＝１が示すよう
に）、ゼロ個のＦＰＲ宛先レジスタを持ち（「ＦＰＲ宛
先数」＝０が示すように）、現在まだ終了しておらず
（「終了」＝０が示すように）、更に現時点ではまだ例
外を発生させてない（「例外」＝０が示すように）こと
を示す。
・バッファ７６は、命令がＦＸＵ２２にディスパッチさ
れたことを示している。本実施例の他の特徴としてエン
トリ１は更に、ディスパッチされた命令が１つのＧＰＲ
宛先レジスタを持ち（「ＧＰＲ宛先数」＝１が示すよう
に）、ゼロ個のＦＰＲ宛先レジスタを持ち（「ＦＰＲ宛
先数」＝０が示すように）、現在まだ終了しておらず
（「終了」＝０が示すように）、更に現時点ではまだ例
外を発生させてない（「例外」＝０が示すように）こと
を示す。
【００５１】実行ユニットがディスパッチされた命令を
実行するとき、実行ユニットは、リオーダ・バッファ７
６内のこの命令に関連するエントリを変更する。更に詳
細には、ディスパッチされた命令の実行の終了に反応し
て、実行ユニットはエントリの「終了」フィールドを変
更する（「終了」＝１のように）。実行ユニットが、デ
ィスパッチされた命令の実行中に「例外」に遭遇した場
合には、実行ユニットはエントリの「例外」フィールド
を変更する（「例外」＝１のように）。
実行するとき、実行ユニットは、リオーダ・バッファ７
６内のこの命令に関連するエントリを変更する。更に詳
細には、ディスパッチされた命令の実行の終了に反応し
て、実行ユニットはエントリの「終了」フィールドを変
更する（「終了」＝１のように）。実行ユニットが、デ
ィスパッチされた命令の実行中に「例外」に遭遇した場
合には、実行ユニットはエントリの「例外」フィールド
を変更する（「例外」＝１のように）。
【００５２】図４は、割り振りポインタ１７３及び完了
ポインタ１７５を示す。プロセッサ１０は、リオーダ・
バッファ７６からの読み出し、及びこのバッファへの書
き込みを制御するために、これらのポインタを維持す
る。プロセッサ１０は、リオーダ・バッファのエントリ
が特定の命令に割り振られる（または「関連付けられ
る」）か否かを示すために、割り振りポインタ１７３を
維持する。図４に示すように割り振りポインタ１７３
は、リオーダ・バッファ・エントリ３を指し、これによ
ってリオーダ・バッファ・エントリ３が、命令に割り振
ることができる次のリオーダ・バッファ・エントリであ
ることを示している。
ポインタ１７５を示す。プロセッサ１０は、リオーダ・
バッファ７６からの読み出し、及びこのバッファへの書
き込みを制御するために、これらのポインタを維持す
る。プロセッサ１０は、リオーダ・バッファのエントリ
が特定の命令に割り振られる（または「関連付けられ
る」）か否かを示すために、割り振りポインタ１７３を
維持する。図４に示すように割り振りポインタ１７３
は、リオーダ・バッファ・エントリ３を指し、これによ
ってリオーダ・バッファ・エントリ３が、命令に割り振
ることができる次のリオーダ・バッファ・エントリであ
ることを示している。
【００５３】プロセッサ１０は完了ポインタ１７５も維
持し、（特定の命令に以前に割り振られたリオーダ・バ
ッファ・エントリに対して）この特定の命令が次の条件
を満足するか否かを示す。 条件１−命令をディスパッチされた実行ユニットが、命
令実行を終了させた。 条件２−命令処理のいかなるステージに関しても、例外
に遭遇しなかった。 条件３−以前にディスパッチされた命令のいずれもが、
上記条件１及び条件２を満足している。
持し、（特定の命令に以前に割り振られたリオーダ・バ
ッファ・エントリに対して）この特定の命令が次の条件
を満足するか否かを示す。 条件１−命令をディスパッチされた実行ユニットが、命
令実行を終了させた。 条件２−命令処理のいかなるステージに関しても、例外
に遭遇しなかった。 条件３−以前にディスパッチされた命令のいずれもが、
上記条件１及び条件２を満足している。
【００５４】図４に示すように完了ポインタ１７５は、
リオーダ・バッファのエントリ１を指し、これによりリ
オーダ・バッファのエントリ１は、前記条件１、２、及
び３を満たすことが可能な次のリオーダ・バッファ・エ
ントリであることを示している。したがって「有効な」
リオーダ・バッファ・エントリは、完了ポインタ１７５
が指すリオーダ・バッファ・エントリとして定義でき、
更にこのエントリの後にあり、割り振りポインタ１７３
が指すリオーダ・バッファ・エントリの前にあるリオー
ダ・バッファ・エントリとして定義できる。
リオーダ・バッファのエントリ１を指し、これによりリ
オーダ・バッファのエントリ１は、前記条件１、２、及
び３を満たすことが可能な次のリオーダ・バッファ・エ
ントリであることを示している。したがって「有効な」
リオーダ・バッファ・エントリは、完了ポインタ１７５
が指すリオーダ・バッファ・エントリとして定義でき、
更にこのエントリの後にあり、割り振りポインタ１７３
が指すリオーダ・バッファ・エントリの前にあるリオー
ダ・バッファ・エントリとして定義できる。
【００５５】図２を再度参照するとリオーダ・バッファ
７６のエントリは、シーケンサ・ユニット１８の完了論
理回路８０、及び例外論理回路８２によって読み取られ
る。リオーダ・バッファ７６の「例外」フィールドに反
応して、例外論理回路８２は、ディスパッチされた命令
の実行中に遭遇した例外を処理する。完了論理回路８０
は、リオーダ・バッファの「終了」フィールド、及び
「例外フィールド」に反応し、ディスパッチ論理回路７
４及びリオーダ・バッファ７６に信号を出力する。完了
論理回路８０はこれらの信号を介して、命令がプログラ
ムされた順で命令の「完了」を示す。完了論理回路８０
は、命令が次の条件を満たす場合に命令の「完了」を示
す。 条件１−命令をディスパッチされた実行ユニットが、命
令の実行を終了した（リオーダ・バッファ７６内のこの
命令に関連するエントリ内で、「終了」＝１となるよう
に）。 条件２−命令のプロセスのいかなるステージに関して
も、例外に遭遇しなかった（リオーダ・バッファ７６内
のこの命令に関連するエントリ内で「例外」＝０となる
ように）。 条件３−以前にディスパッチされたいかなる命令も、条
件１及び条件２を満たす。
７６のエントリは、シーケンサ・ユニット１８の完了論
理回路８０、及び例外論理回路８２によって読み取られ
る。リオーダ・バッファ７６の「例外」フィールドに反
応して、例外論理回路８２は、ディスパッチされた命令
の実行中に遭遇した例外を処理する。完了論理回路８０
は、リオーダ・バッファの「終了」フィールド、及び
「例外フィールド」に反応し、ディスパッチ論理回路７
４及びリオーダ・バッファ７６に信号を出力する。完了
論理回路８０はこれらの信号を介して、命令がプログラ
ムされた順で命令の「完了」を示す。完了論理回路８０
は、命令が次の条件を満たす場合に命令の「完了」を示
す。 条件１−命令をディスパッチされた実行ユニットが、命
令の実行を終了した（リオーダ・バッファ７６内のこの
命令に関連するエントリ内で、「終了」＝１となるよう
に）。 条件２−命令のプロセスのいかなるステージに関して
も、例外に遭遇しなかった（リオーダ・バッファ７６内
のこの命令に関連するエントリ内で「例外」＝０となる
ように）。 条件３−以前にディスパッチされたいかなる命令も、条
件１及び条件２を満たす。
【００５６】ディスパッチ論理回路７４は、リオーダ・
バッファ７６中の情報に反応して、ディスパッチすべき
追加命令の適切な数を決定する。
バッファ７６中の情報に反応して、ディスパッチすべき
追加命令の適切な数を決定する。
【００５７】図５は、浮動小数点リネーム・バッファ３
８を概念的に示したものである。リネーム・バッファ３
８は図５に示すように、バッファ番号０から３としてそ
れぞれラベルが付けられている４つのリネーム・バッフ
ァを含む。シーケンサ・ユニット１８は、リネーム・バ
ッファ番号０〜３を先入れ先出しベース、及び回転法で
ディスパッチされた命令に割り振る（または「関連付け
る」）。したがってシーケンサ・ユニット１８は、先ず
リネーム・バッファ番号０を割り振り、次にリネーム・
バッファ番号１〜３を順に割り振り、ここで再びリネー
ム・バッファ番号０を割り振る。
８を概念的に示したものである。リネーム・バッファ３
８は図５に示すように、バッファ番号０から３としてそ
れぞれラベルが付けられている４つのリネーム・バッフ
ァを含む。シーケンサ・ユニット１８は、リネーム・バ
ッファ番号０〜３を先入れ先出しベース、及び回転法で
ディスパッチされた命令に割り振る（または「関連付け
る」）。したがってシーケンサ・ユニット１８は、先ず
リネーム・バッファ番号０を割り振り、次にリネーム・
バッファ番号１〜３を順に割り振り、ここで再びリネー
ム・バッファ番号０を割り振る。
【００５８】図５を参照するとリネーム・バッファ２
は、ディスパッチ論理回路７４（図２を参照）がディス
パッチした命令用の宛先オペランド情報を保管するため
に、割り振られる。図５は割り振りポインタ１８０、ラ
イトバック・ポインタ１８２、及び完了ポインタ１８４
を示す。プロセッサ１０は、リネーム・バッファ３８か
らの読み取り、及びこのバッファへの書き込みを制御す
るために、これらのポインタを維持する。プロセッサ１
０は、リネーム・バッファが特定の命令に割り振られて
いるか否かを示すために、割り振りポインタ１８０を維
持する。割り振りポインタ１８０は、図５に示すように
リネーム・バッファ３を指し、これによりリネーム・バ
ッファ３が、命令の割り振りのために使用できる次のリ
ネーム・バッファであることを示している。
は、ディスパッチ論理回路７４（図２を参照）がディス
パッチした命令用の宛先オペランド情報を保管するため
に、割り振られる。図５は割り振りポインタ１８０、ラ
イトバック・ポインタ１８２、及び完了ポインタ１８４
を示す。プロセッサ１０は、リネーム・バッファ３８か
らの読み取り、及びこのバッファへの書き込みを制御す
るために、これらのポインタを維持する。プロセッサ１
０は、リネーム・バッファが特定の命令に割り振られて
いるか否かを示すために、割り振りポインタ１８０を維
持する。割り振りポインタ１８０は、図５に示すように
リネーム・バッファ３を指し、これによりリネーム・バ
ッファ３が、命令の割り振りのために使用できる次のリ
ネーム・バッファであることを示している。
【００５９】プロセッサ１０は、特定の命令に以前割り
振られたリネーム・バッファが、他の命令の再割り振り
のために使用可能であるか否かを示すために、更にライ
トバック・ポインタ１８２を維持する。ライトバック・
ポインタ１８２は、図５に示すようにリネーム・バッフ
ァ２を指し、これによりリネーム・バッファ２が、プロ
セッサ１０が（図５のリネーム・バッファの「情報」フ
ィールドに保管されている）宛先オペランド情報を、
（図５のリネーム・バッファの「レジスタ番号」フィー
ルドに指定されている）ＦＰＲ３６の１つにコピーする
ために取り出す次のリネーム・バッファであることを示
す。
振られたリネーム・バッファが、他の命令の再割り振り
のために使用可能であるか否かを示すために、更にライ
トバック・ポインタ１８２を維持する。ライトバック・
ポインタ１８２は、図５に示すようにリネーム・バッフ
ァ２を指し、これによりリネーム・バッファ２が、プロ
セッサ１０が（図５のリネーム・バッファの「情報」フ
ィールドに保管されている）宛先オペランド情報を、
（図５のリネーム・バッファの「レジスタ番号」フィー
ルドに指定されている）ＦＰＲ３６の１つにコピーする
ために取り出す次のリネーム・バッファであることを示
す。
【００６０】したがってプロセッサ１０が、特定の命令
の結果（宛先オペランド情報）をアーキテクチャ・レジ
スタ内で保管するために、リネーム・バッファからコピ
ーしたことに反応して、プロセッサ１０は、この特定の
命令に以前に割り振られたリネーム・バッファを通り越
して、ライトバック・ポインタ１８２を進める。このよ
うにして、プロセッサ１０が、特定の命令の結果（宛先
オペランド情報）をアーキテクチャ・レジスタにコピー
するまで、プロセッサ１０は、この結果を保管するため
に割り振られるリネーム・バッファを予約する。
の結果（宛先オペランド情報）をアーキテクチャ・レジ
スタ内で保管するために、リネーム・バッファからコピ
ーしたことに反応して、プロセッサ１０は、この特定の
命令に以前に割り振られたリネーム・バッファを通り越
して、ライトバック・ポインタ１８２を進める。このよ
うにして、プロセッサ１０が、特定の命令の結果（宛先
オペランド情報）をアーキテクチャ・レジスタにコピー
するまで、プロセッサ１０は、この結果を保管するため
に割り振られるリネーム・バッファを予約する。
【００６１】プロセッサ１０は、特定の命令に以前に割
り振られたリネーム・バッファに対して、この特定の命
令が次の条件を満足するか否かを示す完了ポインタ１８
４も維持する。 条件１−命令をディスパッチされた実行ユニットが、命
令の実行を終了した。 条件２−命令のプロセスのいかなるステージに関して
も、例外に遭遇しなかった。 条件３−以前にディスパッチされた命令のいずれもが、
条件１及び条件２を満足する。
り振られたリネーム・バッファに対して、この特定の命
令が次の条件を満足するか否かを示す完了ポインタ１８
４も維持する。 条件１−命令をディスパッチされた実行ユニットが、命
令の実行を終了した。 条件２−命令のプロセスのいかなるステージに関して
も、例外に遭遇しなかった。 条件３−以前にディスパッチされた命令のいずれもが、
条件１及び条件２を満足する。
【００６２】完了ポインタ１８４は、図５に示すように
リネーム・バッファ２を指し、これによりリネーム・バ
ッファ２が条件１、２、及び３を満たすことができる次
のリネーム・バッファであることを示している。本実施
例では、命令の結果が、リネーム・バッファからコピー
されてアーキテクチャ・レジスタに保管されるか否かに
関係なく、プロセッサ１０は完了ポインタ１８４を維持
する。
リネーム・バッファ２を指し、これによりリネーム・バ
ッファ２が条件１、２、及び３を満たすことができる次
のリネーム・バッファであることを示している。本実施
例では、命令の結果が、リネーム・バッファからコピー
されてアーキテクチャ・レジスタに保管されるか否かに
関係なく、プロセッサ１０は完了ポインタ１８４を維持
する。
【００６３】したがって「リネーム・エントリ」は、完
了ポインタ１８４が指すリネーム・バッファとして定義
でき、更にこのバッファの後にあり、割り振りポインタ
１８０が指すリネーム・バッファの前にあるリネーム・
バッファとして定義できる。「ライトバック・エント
リ」は、ライトバック・ポインタ１８２が指すリネーム
・バッファとして定義でき、更にこのバッファの後にあ
り、完了ポインタ１８４が指すリネーム・バッファの前
にあるリネーム・バッファとして定義できる。ライトバ
ック・エントリは、「完了した」命令であって、しかし
これらの命令の結果が、例えばアーキテクチャ・レジス
タへの書き込みポートが使用できないために、リネーム
・バッファからアーキテクチャ・レジスタにコピーされ
てない、命令の結果を保管する。
了ポインタ１８４が指すリネーム・バッファとして定義
でき、更にこのバッファの後にあり、割り振りポインタ
１８０が指すリネーム・バッファの前にあるリネーム・
バッファとして定義できる。「ライトバック・エント
リ」は、ライトバック・ポインタ１８２が指すリネーム
・バッファとして定義でき、更にこのバッファの後にあ
り、完了ポインタ１８４が指すリネーム・バッファの前
にあるリネーム・バッファとして定義できる。ライトバ
ック・エントリは、「完了した」命令であって、しかし
これらの命令の結果が、例えばアーキテクチャ・レジス
タへの書き込みポートが使用できないために、リネーム
・バッファからアーキテクチャ・レジスタにコピーされ
てない、命令の結果を保管する。
【００６４】ライトバック・エントリは、概念的にはリ
ネーム・エントリとアーキテクチャ・レジスタとの間に
位置する。完了ステージでライトバック・ポートが使用
できる場合には、都合のよいことに、命令の結果はライ
トバック・エントリをバイパスし、アーキテクチャ・レ
ジスタに直接書き込める。更にプロセッサ１０は、リネ
ーム・エントリと同様に、ライトバック・エントリを操
作し、実行ユニットが、実行ユニットに出力される情報
に関連づけられたアーキテクチャ・レジスタを指定する
命令を実行するときに、実行ユニットに情報を出力す
る。
ネーム・エントリとアーキテクチャ・レジスタとの間に
位置する。完了ステージでライトバック・ポートが使用
できる場合には、都合のよいことに、命令の結果はライ
トバック・エントリをバイパスし、アーキテクチャ・レ
ジスタに直接書き込める。更にプロセッサ１０は、リネ
ーム・エントリと同様に、ライトバック・エントリを操
作し、実行ユニットが、実行ユニットに出力される情報
に関連づけられたアーキテクチャ・レジスタを指定する
命令を実行するときに、実行ユニットに情報を出力す
る。
【００６５】ＦＰＵ３０は、単精度（即ち３２ビット）
オペランド、及び倍精度（即ち６４ビット）オペランド
の双方に対して、完成にＩＥＥＥ７５４を遵守してい
る。したがって倍精度オペランドをサポートするために
は、図５の各リネーム・バッファの「情報」フィールド
は、６４ビット幅である。ここで図１も参照すると、プ
ロセッサ１０が全電力モードで動作している場合は、Ｌ
ＳＵ２８は（ＬＳＵ２８がＦＲＰ３６に送られる「ロー
ド」命令を実行する結果）６４ビットの情報を、プロセ
ッサ１０の単一のサイクル（即ちサイクル当たり６４ビ
ットの情報）の間に、データ・キャッシュ１６から（リ
ネーム・バッファ３８の）単一のリネーム・バッファの
「情報」フィールドにロードする。このようにして、例
えばデータ・キャッシュ１６が、４ウェイのセット・ア
ソシアティブ・キャッシュであれば、プロセッサ１０の
この単一サイクルの間に、データ・キャッシュ１６の少
なくとも２５６のセンス増幅器（６４ビット／ウェイ×
４ウェイ×１センス増幅器／ビット）がアクティブであ
る。これらのセンス増幅器のアクティブ化は、プロセッ
サ１０の平均電力消費に寄与する。
オペランド、及び倍精度（即ち６４ビット）オペランド
の双方に対して、完成にＩＥＥＥ７５４を遵守してい
る。したがって倍精度オペランドをサポートするために
は、図５の各リネーム・バッファの「情報」フィールド
は、６４ビット幅である。ここで図１も参照すると、プ
ロセッサ１０が全電力モードで動作している場合は、Ｌ
ＳＵ２８は（ＬＳＵ２８がＦＲＰ３６に送られる「ロー
ド」命令を実行する結果）６４ビットの情報を、プロセ
ッサ１０の単一のサイクル（即ちサイクル当たり６４ビ
ットの情報）の間に、データ・キャッシュ１６から（リ
ネーム・バッファ３８の）単一のリネーム・バッファの
「情報」フィールドにロードする。このようにして、例
えばデータ・キャッシュ１６が、４ウェイのセット・ア
ソシアティブ・キャッシュであれば、プロセッサ１０の
この単一サイクルの間に、データ・キャッシュ１６の少
なくとも２５６のセンス増幅器（６４ビット／ウェイ×
４ウェイ×１センス増幅器／ビット）がアクティブであ
る。これらのセンス増幅器のアクティブ化は、プロセッ
サ１０の平均電力消費に寄与する。
【００６６】プロセッサ１０が、上記と比較して「特
別」電力モードで動作している場合は、ＬＳＵ２８は
（ＬＳＵ２８がＦＰＲ３６に送られる「ロード」命令を
実行する結果）６４ビットの情報を、プロセッサ１０の
２サイクル（即ちサイクル当たり３２ビットの情報）の
間に、データ・キャッシュ１６から（リネーム・バッフ
ァ３８の）単一のリネーム・バッファの「情報」フィー
ルドにロードする。このようにして、データ・キャッシ
ュ１６の例えば１２８のセンス増幅器（３２ビット／ウ
ェイ×４ウェイ×１センス増幅器／ビット）が、プロセ
ッサ１０のこれらの２サイクルのそれぞれの間にアクテ
ィブであり、一方でデータ・キャッシュ１６の残りの１
２８のセンス増幅器が、使用不可状態である。２５６の
センス増幅器（全電力モード）の代わりに、１２８のセ
ンス増幅器（「特別」電力モード）だけをアクティブに
することによって、都合よくプロセッサ１０の平均電力
消費が減少し、これは、プロセッサ１０のサイクル当た
り、これらのセンス増幅器の１／２のみがアクティブに
されるからである。
別」電力モードで動作している場合は、ＬＳＵ２８は
（ＬＳＵ２８がＦＰＲ３６に送られる「ロード」命令を
実行する結果）６４ビットの情報を、プロセッサ１０の
２サイクル（即ちサイクル当たり３２ビットの情報）の
間に、データ・キャッシュ１６から（リネーム・バッフ
ァ３８の）単一のリネーム・バッファの「情報」フィー
ルドにロードする。このようにして、データ・キャッシ
ュ１６の例えば１２８のセンス増幅器（３２ビット／ウ
ェイ×４ウェイ×１センス増幅器／ビット）が、プロセ
ッサ１０のこれらの２サイクルのそれぞれの間にアクテ
ィブであり、一方でデータ・キャッシュ１６の残りの１
２８のセンス増幅器が、使用不可状態である。２５６の
センス増幅器（全電力モード）の代わりに、１２８のセ
ンス増幅器（「特別」電力モード）だけをアクティブに
することによって、都合よくプロセッサ１０の平均電力
消費が減少し、これは、プロセッサ１０のサイクル当た
り、これらのセンス増幅器の１／２のみがアクティブに
されるからである。
【００６７】プロセッサ１０がソフトウェア事象に反応
して「特別」電力モードに入る場合は、更なる電力消費
減少が達成されるが、その理由は、図６に関して以下に
更に説明するように、この状況ではプロセッサ１０が、
命令キャッシュ１４及びデータ・キャッシュ１６内のウ
ェイ数を減少させるからである。プロセッサ１０がソフ
トウェア事象に反応して、データ・キャッシュ１６内の
ウェイ数を例えば４ウェイの代わりに２ウェイに減らす
場合は、プロセッサ１０が「特別」電力モードで動作し
ている間のプロセッサ１０の上記２サイクルの各サイク
ルの間、データ・キャッシュ１６の６４のセンス増幅器
（３２ビット／ウェイ×２ウェイ×１センス増幅器／ビ
ット）がアクティブである（一方でデータ・キャッシュ
１６の残りの１９２のセンス増幅器が使用不可状態であ
る）。プロセッサ１０が、ソフトウェア事象に反応して
「特別」電力モードに入っている場合は、２５６のセン
ス増幅器（全電力モード）の代わりに、６４のセンス増
幅器のみをアクティブにすることによって、都合よくプ
ロセッサ１０の平均電力消費が減少し、これはプロセッ
サ１０のサイクル当たり、これらのセンス増幅器の１／
４のみがアクティブにされるからである。
して「特別」電力モードに入る場合は、更なる電力消費
減少が達成されるが、その理由は、図６に関して以下に
更に説明するように、この状況ではプロセッサ１０が、
命令キャッシュ１４及びデータ・キャッシュ１６内のウ
ェイ数を減少させるからである。プロセッサ１０がソフ
トウェア事象に反応して、データ・キャッシュ１６内の
ウェイ数を例えば４ウェイの代わりに２ウェイに減らす
場合は、プロセッサ１０が「特別」電力モードで動作し
ている間のプロセッサ１０の上記２サイクルの各サイク
ルの間、データ・キャッシュ１６の６４のセンス増幅器
（３２ビット／ウェイ×２ウェイ×１センス増幅器／ビ
ット）がアクティブである（一方でデータ・キャッシュ
１６の残りの１９２のセンス増幅器が使用不可状態であ
る）。プロセッサ１０が、ソフトウェア事象に反応して
「特別」電力モードに入っている場合は、２５６のセン
ス増幅器（全電力モード）の代わりに、６４のセンス増
幅器のみをアクティブにすることによって、都合よくプ
ロセッサ１０の平均電力消費が減少し、これはプロセッ
サ１０のサイクル当たり、これらのセンス増幅器の１／
４のみがアクティブにされるからである。
【００６８】図６は命令キャッシュ１４のブロック図を
示す。図６の命令キャッシュ１４は、同じようなデータ
・キャッシュ１６を代表する。命令キャッシュ１４及び
データ・キャッシュ１６のそれぞれは、１６Ｋバイトの
４ウェイセット・アソシアティブ・キャッシュである。
命令キャッシュ１４及びデータ・キャッシュ１６は、物
理（即ち「実」）アドレスに従ってアドレスされる。
示す。図６の命令キャッシュ１４は、同じようなデータ
・キャッシュ１６を代表する。命令キャッシュ１４及び
データ・キャッシュ１６のそれぞれは、１６Ｋバイトの
４ウェイセット・アソシアティブ・キャッシュである。
命令キャッシュ１４及びデータ・キャッシュ１６は、物
理（即ち「実」）アドレスに従ってアドレスされる。
【００６９】したがって図６には制御論理回路１００が
示され、この制御論理回路には、有効アドレスを物理ア
ドレスに変換するためのメモリ管理ユニット（「ＭＭ
Ｕ」）が含まれる。有効アドレスは、例えばシーケンサ
・ユニット１８のフェッチ論理回路７１（図２参照）か
ら受信する。本実施例では有効アドレスのビット２0か
ら２11は、関連する物理アドレスへの変換では変更され
ず、したがって有効アドレスのビット２0から２11は、
関連する物理アドレスのビット２0から２11と同じディ
ジタルの論理値をもつ。
示され、この制御論理回路には、有効アドレスを物理ア
ドレスに変換するためのメモリ管理ユニット（「ＭＭ
Ｕ」）が含まれる。有効アドレスは、例えばシーケンサ
・ユニット１８のフェッチ論理回路７１（図２参照）か
ら受信する。本実施例では有効アドレスのビット２0か
ら２11は、関連する物理アドレスへの変換では変更され
ず、したがって有効アドレスのビット２0から２11は、
関連する物理アドレスのビット２0から２11と同じディ
ジタルの論理値をもつ。
【００７０】命令キャッシュ１４及びデータ・キャッシ
ュ１６のそれぞれは、図６に示すように、１２８の合同
なクラス（即ちセット）に論理的に配置されている。命
令キャッシュ１４において例えば各上記セットは、それ
ぞれ命令キャッシュ１４内に４ラインの事前に割り当て
られた関連グループ（即ち４ウェイであるブロック０〜
３）をもつ。各ラインはそれぞれのアドレス・タグ、そ
れぞれの状態ビット（例えば「有効」ビット）、及びそ
れぞれの８ワードの情報のグループを保管できる。各ワ
ードは４バイト（即ち３２ビット）をもつ。
ュ１６のそれぞれは、図６に示すように、１２８の合同
なクラス（即ちセット）に論理的に配置されている。命
令キャッシュ１４において例えば各上記セットは、それ
ぞれ命令キャッシュ１４内に４ラインの事前に割り当て
られた関連グループ（即ち４ウェイであるブロック０〜
３）をもつ。各ラインはそれぞれのアドレス・タグ、そ
れぞれの状態ビット（例えば「有効」ビット）、及びそ
れぞれの８ワードの情報のグループを保管できる。各ワ
ードは４バイト（即ち３２ビット）をもつ。
【００７１】このようにしてセット０のブロック３は、
Ａｄｄｒｅｓｓ Ｔａｇ03、状態ビットＳｔａｔｅ03、
及びワードＷ030からＷ037を保管できる。同様に各セッ
トｘのブロックｙは、Ａｄｄｒｅｓｓ Ｔａｇxy、状態
ビットＳｔａｔｅxy、及びワードＷxyoからＷxy7を保管
でき、ここでｘは０から１２７の範囲の可変整数のセッ
ト番号であり、ｙは０から３の範囲の可変整数のブロッ
ク番号である。
Ａｄｄｒｅｓｓ Ｔａｇ03、状態ビットＳｔａｔｅ03、
及びワードＷ030からＷ037を保管できる。同様に各セッ
トｘのブロックｙは、Ａｄｄｒｅｓｓ Ｔａｇxy、状態
ビットＳｔａｔｅxy、及びワードＷxyoからＷxy7を保管
でき、ここでｘは０から１２７の範囲の可変整数のセッ
ト番号であり、ｙは０から３の範囲の可変整数のブロッ
ク番号である。
【００７２】各セットは、物理アドレス・ビット２5か
ら２11によって指定される。例えば各セットは複数アド
レスを含み、これらのアドレスのすべてが、同じ７つの
物理アドレス・ビット２5から２11を共有する。したが
っていずれの一瞬間においても、命令キャッシュ１４
は、特定のセットｘに属する４つまでの物理アドレスに
対する情報を保管し、これらのアドレスは、命令キャッ
シュ１４内のセットｘに関連する４ラインのグループに
保管されるＡｄｄｒｅｓｓ ＴａｇxoからＡｄｄｒｅｓ
ｓ Ｔａｇx3によって指定される。
ら２11によって指定される。例えば各セットは複数アド
レスを含み、これらのアドレスのすべてが、同じ７つの
物理アドレス・ビット２5から２11を共有する。したが
っていずれの一瞬間においても、命令キャッシュ１４
は、特定のセットｘに属する４つまでの物理アドレスに
対する情報を保管し、これらのアドレスは、命令キャッ
シュ１４内のセットｘに関連する４ラインのグループに
保管されるＡｄｄｒｅｓｓ ＴａｇxoからＡｄｄｒｅｓ
ｓ Ｔａｇx3によって指定される。
【００７３】例えば、（ａ）命令キャッシュ１４はセッ
ト０のブロック０に、最初のアドレス・ビット２12から
２31を含むＡｄｄｒｅｓｓ Ｔａｇ00を保管でき、
（ｂ）命令キャッシュ１４はセット０のブロック１に、
第２のアドレス・ビット２12から２31を含むＡｄｄｒｅ
ｓｓ Ｔａｇ01を保管でき、（ｃ)命令キャッシュ１４
はセット０のブロック２に、第３のアドレス・ビット２
12から２31を含むＡｄｄｒｅｓｓ Ｔａｇ02を保管で
き、更に（ｄ）命令キャッシュ１４はセット０のブロッ
ク３に、第４のアドレス・ビット２12から２31を含むＡ
ｄｄｒｅｓｓ Ｔａｇ03を保管できる。このように各Ａ
ｄｄｒｅｓｓ Ｔａｇxyは２０ビットをもつ。
ト０のブロック０に、最初のアドレス・ビット２12から
２31を含むＡｄｄｒｅｓｓ Ｔａｇ00を保管でき、
（ｂ）命令キャッシュ１４はセット０のブロック１に、
第２のアドレス・ビット２12から２31を含むＡｄｄｒｅ
ｓｓ Ｔａｇ01を保管でき、（ｃ)命令キャッシュ１４
はセット０のブロック２に、第３のアドレス・ビット２
12から２31を含むＡｄｄｒｅｓｓ Ｔａｇ02を保管で
き、更に（ｄ）命令キャッシュ１４はセット０のブロッ
ク３に、第４のアドレス・ビット２12から２31を含むＡ
ｄｄｒｅｓｓ Ｔａｇ03を保管できる。このように各Ａ
ｄｄｒｅｓｓ Ｔａｇxyは２０ビットをもつ。
【００７４】図７は、図６の命令キャッシュ１４のセン
ス増幅回路の構造を示す電気回路図であり、全体を参照
番号１２１で示す。センス増幅回路１２１は、図６のセ
ンス増幅器１０４、１０６、１０８a〜１０８hを代表す
るセンス増幅回路である。したがって各Ａｄｄｒｅｓｓ
Ｔａｇxyが２０ビットをもつので、センス増幅器１０
４は８０個のセンス増幅回路（ブロック０〜ブロック３
の４つに対してそれぞれ２０個のセンス増幅回路）を含
み、各増幅回路は、本質的に回路１２１と同じである。
ス増幅回路の構造を示す電気回路図であり、全体を参照
番号１２１で示す。センス増幅回路１２１は、図６のセ
ンス増幅器１０４、１０６、１０８a〜１０８hを代表す
るセンス増幅回路である。したがって各Ａｄｄｒｅｓｓ
Ｔａｇxyが２０ビットをもつので、センス増幅器１０
４は８０個のセンス増幅回路（ブロック０〜ブロック３
の４つに対してそれぞれ２０個のセンス増幅回路）を含
み、各増幅回路は、本質的に回路１２１と同じである。
【００７５】同様に各ワードＷxyz（ここでｚは０〜７
までの整数のワード番号）は３２ビットを持ち、各セン
ス増幅器１０８aから１０８hが、それぞれ１２８個のセ
ンス増幅回路（ブロック０〜ブロック３の４つに対して
それぞれ３２個のセンス増幅回路）のグループを含み、
各増幅回路は本質的に回路１２１と同じであり、したが
ってセンス増幅器１０８aから１０８hは合計１０２４個
のセンス増幅回路（ワード０〜ワード７の８つに対して
それぞれ１２８個のセンス増幅回路）を含む。同じよう
に、センス増幅器１０６内のセンス増幅回路数は、Ｓｔ
ａｔｅxy当たりのビット数の４倍に等しく、これらのセ
ンス増幅回路のそれぞれは、本質的に回路１２１と同じ
である。
までの整数のワード番号）は３２ビットを持ち、各セン
ス増幅器１０８aから１０８hが、それぞれ１２８個のセ
ンス増幅回路（ブロック０〜ブロック３の４つに対して
それぞれ３２個のセンス増幅回路）のグループを含み、
各増幅回路は本質的に回路１２１と同じであり、したが
ってセンス増幅器１０８aから１０８hは合計１０２４個
のセンス増幅回路（ワード０〜ワード７の８つに対して
それぞれ１２８個のセンス増幅回路）を含む。同じよう
に、センス増幅器１０６内のセンス増幅回路数は、Ｓｔ
ａｔｅxy当たりのビット数の４倍に等しく、これらのセ
ンス増幅回路のそれぞれは、本質的に回路１２１と同じ
である。
【００７６】各２０ビットのＡｄｄｒｅｓｓ Ｔａｇxy
は、それぞれの２０個のダイナミック・ランダム・アク
セス・メモリ（「ＤＲＡＭ」）セルのグループを含み、
各ＤＲＡＭセルは、それぞれのディジタル情報の単一ビ
ットを保管できる。同様に各３２ビットのワードＷxyz
は、それぞれの３２個のＤＲＡＭセルのグループを含
み、各ＤＲＡＭセルは、それぞれのディジタル情報の単
一ビットを保管できる。同じように、各Ｓｔａｔｅxyの
ＤＲＡＭセル数は、Ｓｔａｔｅxy当たりのビット数に等
しい。
は、それぞれの２０個のダイナミック・ランダム・アク
セス・メモリ（「ＤＲＡＭ」）セルのグループを含み、
各ＤＲＡＭセルは、それぞれのディジタル情報の単一ビ
ットを保管できる。同様に各３２ビットのワードＷxyz
は、それぞれの３２個のＤＲＡＭセルのグループを含
み、各ＤＲＡＭセルは、それぞれのディジタル情報の単
一ビットを保管できる。同じように、各Ｓｔａｔｅxyの
ＤＲＡＭセル数は、Ｓｔａｔｅxy当たりのビット数に等
しい。
【００７７】センス増幅器１０４の８０個のセンス増幅
回路は、（１）Ａｄｄｒｅｓｓ Ｔａｇx0（ｘはセット
番号）として示されている１２８セット中の２０個の各
ＤＲＡＭセルが、それぞれセンス増幅器１０４の第１の
グループの２０個のセンス増幅回路に結合され、（２）
Ａｄｄｒｅｓｓ Ｔａｇx1として示されている１２８セ
ット中の２０個の各ＤＲＡＭセルが、それぞれセンス増
幅器１０４の第２のグループの２０個のセンス増幅回路
に結合され、（３）Ａｄｄｒｅｓｓ Ｔａｇx2として示
される１２８セット中の２０個の各ＤＲＡＭセルが、そ
れぞれセンス増幅器１０４の第３のグループの２０個の
センス増幅回路に結合され、（４）Ａｄｄｒｅｓｓ Ｔ
ａｇx3として示される１２８セット中の２０個の各ＤＲ
ＡＭセルが、それぞれセンス増幅器１０４の第４のグル
ープの２０個のセンス増幅回路に結合されるように構成
される。
回路は、（１）Ａｄｄｒｅｓｓ Ｔａｇx0（ｘはセット
番号）として示されている１２８セット中の２０個の各
ＤＲＡＭセルが、それぞれセンス増幅器１０４の第１の
グループの２０個のセンス増幅回路に結合され、（２）
Ａｄｄｒｅｓｓ Ｔａｇx1として示されている１２８セ
ット中の２０個の各ＤＲＡＭセルが、それぞれセンス増
幅器１０４の第２のグループの２０個のセンス増幅回路
に結合され、（３）Ａｄｄｒｅｓｓ Ｔａｇx2として示
される１２８セット中の２０個の各ＤＲＡＭセルが、そ
れぞれセンス増幅器１０４の第３のグループの２０個の
センス増幅回路に結合され、（４）Ａｄｄｒｅｓｓ Ｔ
ａｇx3として示される１２８セット中の２０個の各ＤＲ
ＡＭセルが、それぞれセンス増幅器１０４の第４のグル
ープの２０個のセンス増幅回路に結合されるように構成
される。
【００７８】したがってセンス増幅器１０４の各センス
増幅回路は、Ａｄｄｒｅｓｓ Ｔａｇxyのビット２q用
のディジタル情報を保管するそれぞれの１ファミリの１
２８個のＤＲＡＭセルに結合され、ここで、（ａ）ｑは
一定（即ち、ファミリのすべてのＤＲＡＭセルに共通）
の０〜１９までのビット番号であり、（ｂ）ｘは可変
（即ち、ファミリのすべてのＤＲＡＭセルに対して異な
る）の０〜１２７までのセット番号であり、（ｃ）ｙは
０から３までの一定のブロック番号である。
増幅回路は、Ａｄｄｒｅｓｓ Ｔａｇxyのビット２q用
のディジタル情報を保管するそれぞれの１ファミリの１
２８個のＤＲＡＭセルに結合され、ここで、（ａ）ｑは
一定（即ち、ファミリのすべてのＤＲＡＭセルに共通）
の０〜１９までのビット番号であり、（ｂ）ｘは可変
（即ち、ファミリのすべてのＤＲＡＭセルに対して異な
る）の０〜１２７までのセット番号であり、（ｃ）ｙは
０から３までの一定のブロック番号である。
【００７９】図７に示すように各センス増幅回路（回路
１２１）は、イネーブル線をもつ。図６を参照するとイ
ネーブル線１０２は、合計４本のアドレス・タグ・イネ
ーブル線（４ブロック×１本のアドレス・タグ・イネー
ブル線／ブロック）を含む。このアドレス・タグ・イネ
ーブル線のそれぞれは、制御論理回路１００からセンス
増幅器１０４の４グループのそれぞれの１つに接続さ
れ、そこでそれぞれのグループは、Ａｄｄｒｅｓｓ Ｔ
ａｇxy用のディジタル情報を保管する１ファミリのＤＲ
ＡＭセルに結合されており、ここで、（ａ）ｘは０から
１２７までの可変のセット番号であり、（ｂ）ｙは０か
ら３までの一定のブロック番号である。
１２１）は、イネーブル線をもつ。図６を参照するとイ
ネーブル線１０２は、合計４本のアドレス・タグ・イネ
ーブル線（４ブロック×１本のアドレス・タグ・イネー
ブル線／ブロック）を含む。このアドレス・タグ・イネ
ーブル線のそれぞれは、制御論理回路１００からセンス
増幅器１０４の４グループのそれぞれの１つに接続さ
れ、そこでそれぞれのグループは、Ａｄｄｒｅｓｓ Ｔ
ａｇxy用のディジタル情報を保管する１ファミリのＤＲ
ＡＭセルに結合されており、ここで、（ａ）ｘは０から
１２７までの可変のセット番号であり、（ｂ）ｙは０か
ら３までの一定のブロック番号である。
【００８０】センス増幅器１０８aから１０８hの１０２
４個のセンス増幅器は、（１）Ｗx0 zとして示されてい
る１２８セット中の２５６個の各ＤＲＡＭセルが、セン
ス増幅器１０８aから１０８hの第１のグループの２５６
個のセンス増幅回路を介して、それぞれバス１２０a経
由でマルチプレクサ１１４aに結合され、（２）Ｗx1zと
して示されている１２８セット中の２５６個の各ＤＲＡ
Ｍセルが、センス増幅器１０８aから１０８hの第２のグ
ループの２５６個のセンス増幅回路を介して、それぞれ
バス１２０b経由でマルチプレクサ１１４bに結合され、
（３）Ｗx2zとして示されている１２８セット中の２５
６個の各ＤＲＡＭセルが、センス増幅器１０８aから１
０８hの第３のグループの２５６個のセンス増幅回路を
介して、それぞれバス１２０c経由でマルチプレクサ１
１４cに結合され、更に（４）Ｗx3zとして示されている
１２８セット中の２５６個の各ＤＲＡＭセルが、センス
増幅器１０８aから１０８hの第４のグループの２５６個
のセンス増幅回路を介して、それぞれバス１２０d経由
でマルチプレクサ１１４dに結合されるように構成され
る。
４個のセンス増幅器は、（１）Ｗx0 zとして示されてい
る１２８セット中の２５６個の各ＤＲＡＭセルが、セン
ス増幅器１０８aから１０８hの第１のグループの２５６
個のセンス増幅回路を介して、それぞれバス１２０a経
由でマルチプレクサ１１４aに結合され、（２）Ｗx1zと
して示されている１２８セット中の２５６個の各ＤＲＡ
Ｍセルが、センス増幅器１０８aから１０８hの第２のグ
ループの２５６個のセンス増幅回路を介して、それぞれ
バス１２０b経由でマルチプレクサ１１４bに結合され、
（３）Ｗx2zとして示されている１２８セット中の２５
６個の各ＤＲＡＭセルが、センス増幅器１０８aから１
０８hの第３のグループの２５６個のセンス増幅回路を
介して、それぞれバス１２０c経由でマルチプレクサ１
１４cに結合され、更に（４）Ｗx3zとして示されている
１２８セット中の２５６個の各ＤＲＡＭセルが、センス
増幅器１０８aから１０８hの第４のグループの２５６個
のセンス増幅回路を介して、それぞれバス１２０d経由
でマルチプレクサ１１４dに結合されるように構成され
る。
【００８１】したがってセンス増幅器１０８a〜１０８h
の各センス増幅回路は、ワードＷxy zのビット２q用のデ
ィジタル情報を保管するそれぞれの１ファミリの１２８
個のＤＲＡＭセルに結合され、ここで（ａ）ｑは０から
３１までの一定のビット番号、（ｂ）ｘは０から１２７
までの可変のセット番号、（ｃ）ｙは０から３までの一
定のブロック番号、更に（ｄ）ｚは０から７までの一定
のワード番号である。
の各センス増幅回路は、ワードＷxy zのビット２q用のデ
ィジタル情報を保管するそれぞれの１ファミリの１２８
個のＤＲＡＭセルに結合され、ここで（ａ）ｑは０から
３１までの一定のビット番号、（ｂ）ｘは０から１２７
までの可変のセット番号、（ｃ）ｙは０から３までの一
定のブロック番号、更に（ｄ）ｚは０から７までの一定
のワード番号である。
【００８２】イネーブル線１０２は、合計３２本のワー
ド・イネーブル線（４ブロック×８ワード／ブロック×
１ワード・イネーブル線／ワード）を含む。このワード
・イネーブル線のそれぞれは、制御論理回路１００から
センス増幅器１０８a〜１０８hの４つのグループのそれ
ぞれのサブグループに接続され、そこで各サブグループ
は、ワードＷxyz用のディジタル情報を保管する１ファ
ミリのＤＲＡＭセルに結合され、ここで、（ａ）ｘは０
から１２７までの可変のセット番号、（ｂ）ｙは０から
３までの一定のブロック番号、更に（ｃ）ｚは０から７
までの一定のワード番号である。
ド・イネーブル線（４ブロック×８ワード／ブロック×
１ワード・イネーブル線／ワード）を含む。このワード
・イネーブル線のそれぞれは、制御論理回路１００から
センス増幅器１０８a〜１０８hの４つのグループのそれ
ぞれのサブグループに接続され、そこで各サブグループ
は、ワードＷxyz用のディジタル情報を保管する１ファ
ミリのＤＲＡＭセルに結合され、ここで、（ａ）ｘは０
から１２７までの可変のセット番号、（ｂ）ｙは０から
３までの一定のブロック番号、更に（ｃ）ｚは０から７
までの一定のワード番号である。
【００８３】同様にセンス増幅器１０６は、（１）Ｓｔ
ａｔｅxo（ｘはセット番号）として示されている１２８
セット中のＤＲＡＭセルのそれぞれが、センス増幅器１
０６の第１のグループのセンス増幅回路に結合され、
（２）Ｓｔａｔｅx1として示されている１２８セット中
のＤＲＡＭセルのそれぞれが、センス増幅器１０６の第
２のグループのセンス増幅回路に結合され、（３）Ｓｔ
ａｔｅx2として示されている１２８セット中のＤＲＡＭ
セルのそれぞれが、センス増幅器１０６の第３のグルー
プのセンス増幅回路に結合され、更に（４）Ｓｔａｔｅ
x3として示されている１２８セット中のＤＲＡＭセルの
それぞれが、センス増幅器１０６の第４のグループのセ
ンス増幅回路に結合されるように構成される。
ａｔｅxo（ｘはセット番号）として示されている１２８
セット中のＤＲＡＭセルのそれぞれが、センス増幅器１
０６の第１のグループのセンス増幅回路に結合され、
（２）Ｓｔａｔｅx1として示されている１２８セット中
のＤＲＡＭセルのそれぞれが、センス増幅器１０６の第
２のグループのセンス増幅回路に結合され、（３）Ｓｔ
ａｔｅx2として示されている１２８セット中のＤＲＡＭ
セルのそれぞれが、センス増幅器１０６の第３のグルー
プのセンス増幅回路に結合され、更に（４）Ｓｔａｔｅ
x3として示されている１２８セット中のＤＲＡＭセルの
それぞれが、センス増幅器１０６の第４のグループのセ
ンス増幅回路に結合されるように構成される。
【００８４】したがってセンス増幅器１０６の各センス
増幅回路は、Ｓｔａｔｅxyのビット２q用のディジタル
情報を保管するそれぞれの１ファミリの１２８個のＤＲ
ＡＭセルに結合され、ここで、（ａ）ｑは一定のビット
番号、（ｂ）ｘは０から１２７までの可変のセット番
号、更に（ｃ）ｙは０から３までの一定のブロック番号
である。
増幅回路は、Ｓｔａｔｅxyのビット２q用のディジタル
情報を保管するそれぞれの１ファミリの１２８個のＤＲ
ＡＭセルに結合され、ここで、（ａ）ｑは一定のビット
番号、（ｂ）ｘは０から１２７までの可変のセット番
号、更に（ｃ）ｙは０から３までの一定のブロック番号
である。
【００８５】イネーブル線１０２は、合計で４本の状態
イネーブル線（４ブロック×１状態イネーブル線／ブロ
ック）を含む。この状態イネーブル線のそれぞれは、制
御論理回路１００からセンス増幅器１０６の４グループ
のそれぞれの１つに接続され、そこでそれぞれのグルー
プは、Ｓｔａｔｅxy用のディジタル情報を保管する１フ
ァミリのＤＲＡＭセルに結合され、ここで（ａ）ｘは０
から１２７までの可変のセット番号であり、（ｂ）ｙは
０から３までの一定のブロック番号である。
イネーブル線（４ブロック×１状態イネーブル線／ブロ
ック）を含む。この状態イネーブル線のそれぞれは、制
御論理回路１００からセンス増幅器１０６の４グループ
のそれぞれの１つに接続され、そこでそれぞれのグルー
プは、Ｓｔａｔｅxy用のディジタル情報を保管する１フ
ァミリのＤＲＡＭセルに結合され、ここで（ａ）ｘは０
から１２７までの可変のセット番号であり、（ｂ）ｙは
０から３までの一定のブロック番号である。
【００８６】図７を参照すると各センス増幅回路（回路
１２１）には、１２８個の結合されたＤＲＡＭセルの１
つから配線Ｄ及びＤを介して作動電圧が入力されてい
る。ここで前記の１つのＤＲＡＭセルは、セット番号に
従って（即ち、前記のようにアドレス・ビット２5から
２11に従って）制御論理回路１００から制御線１２４に
出力される論理状態に反応して選択される。イネーブル
が論理１の状態をもつ場合は、回路１２１がアクティブ
にされ、それ以外の場合は、回路１２１はアクティブに
されない。回路１２１がアクティブでない場合は、プロ
セッサ１０の電力消費は少なく、出力ノードＯＵＴは、
高インピーダンス状態にある。回路１２１がアクティブ
にされている間に、ＤがＤより高い電圧をもつ場合は、
ＯＵＴはＶｄｄに実質的に等しい電圧（即ち論理１状
態）をもつ。これと比較して、回路１２１がアクティブ
にされている間に、ＤがＤより低い電圧をもつ場合は、
ＯＵＴはＧＮＤに実質的に等しい電圧（即ち論理０の状
態）をもつ。
１２１）には、１２８個の結合されたＤＲＡＭセルの１
つから配線Ｄ及びＤを介して作動電圧が入力されてい
る。ここで前記の１つのＤＲＡＭセルは、セット番号に
従って（即ち、前記のようにアドレス・ビット２5から
２11に従って）制御論理回路１００から制御線１２４に
出力される論理状態に反応して選択される。イネーブル
が論理１の状態をもつ場合は、回路１２１がアクティブ
にされ、それ以外の場合は、回路１２１はアクティブに
されない。回路１２１がアクティブでない場合は、プロ
セッサ１０の電力消費は少なく、出力ノードＯＵＴは、
高インピーダンス状態にある。回路１２１がアクティブ
にされている間に、ＤがＤより高い電圧をもつ場合は、
ＯＵＴはＶｄｄに実質的に等しい電圧（即ち論理１状
態）をもつ。これと比較して、回路１２１がアクティブ
にされている間に、ＤがＤより低い電圧をもつ場合は、
ＯＵＴはＧＮＤに実質的に等しい電圧（即ち論理０の状
態）をもつ。
【００８７】バス１１０を介して、アドレス・タグ情報
が、制御論理回路１００とＡｄｄｒｅｓｓ Ｔａｇxyと
の間を転送され、状態情報が、制御論理回路１００とＳ
ｔａｔｅxyとの間を転送される。バス１１６、１１８及
び１２０aから１２０dを介して、命令情報（またはデー
タ・キャッシュ１６の場合はデータ情報）が制御論理回
路１００とＷxyzとの間を転送される。
が、制御論理回路１００とＡｄｄｒｅｓｓ Ｔａｇxyと
の間を転送され、状態情報が、制御論理回路１００とＳ
ｔａｔｅxyとの間を転送される。バス１１６、１１８及
び１２０aから１２０dを介して、命令情報（またはデー
タ・キャッシュ１６の場合はデータ情報）が制御論理回
路１００とＷxyzとの間を転送される。
【００８８】例としての命令フェッチ動作では、制御論
理回路１００は、シーケンサ・ユニット１８から有効ア
ドレスを受信する。制御論理回路１００は、前記のよう
に受信した有効アドレス・ビット２5から２11従って特
定のセットｘを決定し、制御論理回路１００はセットｘ
のブロック０〜ブロック３から情報を入手する。更に詳
細には、制御論理回路１００は、バス１１０を介して４
つのアドレス・タグ、Ａｄｄｒｅｓｓ Ｔａｇx0、Ａｄ
ｄｒｅｓｓ Ｔａｇx1、Ａｄｄｒｅｓｓ Ｔａｇx2、及
びＡｄｄｒｅｓｓ Ｔａｇx3を読み取り、更にそれらの
タグそれぞれの４つの状態、Ｓｔａｔｅx0、Ｓｔａｔｅ
x1、Ｓｔａｔｅx2、及びＳｔａｔｅx3を読み取る。
理回路１００は、シーケンサ・ユニット１８から有効ア
ドレスを受信する。制御論理回路１００は、前記のよう
に受信した有効アドレス・ビット２5から２11従って特
定のセットｘを決定し、制御論理回路１００はセットｘ
のブロック０〜ブロック３から情報を入手する。更に詳
細には、制御論理回路１００は、バス１１０を介して４
つのアドレス・タグ、Ａｄｄｒｅｓｓ Ｔａｇx0、Ａｄ
ｄｒｅｓｓ Ｔａｇx1、Ａｄｄｒｅｓｓ Ｔａｇx2、及
びＡｄｄｒｅｓｓ Ｔａｇx3を読み取り、更にそれらの
タグそれぞれの４つの状態、Ｓｔａｔｅx0、Ｓｔａｔｅ
x1、Ｓｔａｔｅx2、及びＳｔａｔｅx3を読み取る。
【００８９】更に制御論理回路１００は、受信した有効
アドレスのビット２3及び２4を、制御線１２２を介して
マルチプレクサ１１４a〜１１４dに出力する。マルチプ
レクサ１１４aは、制御線１２２の論理状態に反応し
て、セットｘのブロック０から選択したダブル・ワード
をバス１１８に出力する。例えば選択したダブル・ワー
ドは、（ａ）Ｗx00及びＷx01として示されているＤＲＡ
Ｍセル、（ｂ）Ｗx02及びＷx03で示されているＤＲＡＭ
セル、（ｃ）Ｗx04及びＷx05で示されているＤＲＡＭセ
ル、または（ｄ）Ｗx06及びＷx07で示されているＤＲＡ
Ｍセルのいずれかからのものである。
アドレスのビット２3及び２4を、制御線１２２を介して
マルチプレクサ１１４a〜１１４dに出力する。マルチプ
レクサ１１４aは、制御線１２２の論理状態に反応し
て、セットｘのブロック０から選択したダブル・ワード
をバス１１８に出力する。例えば選択したダブル・ワー
ドは、（ａ）Ｗx00及びＷx01として示されているＤＲＡ
Ｍセル、（ｂ）Ｗx02及びＷx03で示されているＤＲＡＭ
セル、（ｃ）Ｗx04及びＷx05で示されているＤＲＡＭセ
ル、または（ｄ）Ｗx06及びＷx07で示されているＤＲＡ
Ｍセルのいずれかからのものである。
【００９０】同様に制御線１２２の論理状態に反応し
て、マルチプレクサ１１４bは、セットｘのブロック１
から選択されたダブル・ワードをバス１１８に出力し、
マルチプレクサ１１４cは、セットｘのブロック２から
選択されたダブル・ワードをバス１１８に出力し、更に
マルチプレクサ１１４dは、セットｘのブロック３から
選択されたダブル・ワードをバス１１８に出力する。マ
ルチプレクサ１１２は、バス１１８を介してマルチプレ
クサ１１４a〜１１４dから４つのダブル・ワードのすべ
てを受信する。
て、マルチプレクサ１１４bは、セットｘのブロック１
から選択されたダブル・ワードをバス１１８に出力し、
マルチプレクサ１１４cは、セットｘのブロック２から
選択されたダブル・ワードをバス１１８に出力し、更に
マルチプレクサ１１４dは、セットｘのブロック３から
選択されたダブル・ワードをバス１１８に出力する。マ
ルチプレクサ１１２は、バス１１８を介してマルチプレ
クサ１１４a〜１１４dから４つのダブル・ワードのすべ
てを受信する。
【００９１】制御論理回路１００のＭＭＵは、受信した
友好アドレスを特定の物理アドレスに変換する。制御論
理回路１００は、特定の物理アドレスのビット２12から
２31を、バス１１０から来るすべての有効なＡｄｄｒｅ
ｓｓ Ｔａｇxyと比較する。Ａｄｄｒｅｓｓ Ｔａｇxy
の有効性は、Ａｄｄｒｅｓｓ Ｔａｇxyに付随するＳｔ
ａｔｅxy中の「有効」ビットのディジタル論理値が示
す。このような比較の結果、特定の物理アドレスのビッ
ト２12から２31が、いずれかの有効なＡｄｄｒｅｓｓ
ｔａｇxyと一致した場合は、制御論理回路１００は、制
御線１２６を介して適切な制御信号をマルチプレクサ１
１２に出力する。その結果マルチプレクサ１１２は、バ
ス１１６を介して制御論理回路１００に、（ａ）Ａｄｄ
ｒｅｓｓｔａｇx0と一致したのであれば、マルチプレク
サ１１４aからのダブル・ワード、（ｂ）Ａｄｄｒｅｓ
ｓ Ｔａｇx1と一致したのであれば、マルチプレクサ１
１４bからのダブル・ワード、（ｃ）Ａｄｄｒｅｓｓ
Ｔａｇx2と一致したのであれば、マルチプレクサ１１４
cからのダブル・ワード、または（ｄ）Ａｄｄｒｅｓｓ
Ｔａｇx3と一致したのであれば、マルチプレクサ１１
４dからのダブル・ワードのいずれかを出力する。
友好アドレスを特定の物理アドレスに変換する。制御論
理回路１００は、特定の物理アドレスのビット２12から
２31を、バス１１０から来るすべての有効なＡｄｄｒｅ
ｓｓ Ｔａｇxyと比較する。Ａｄｄｒｅｓｓ Ｔａｇxy
の有効性は、Ａｄｄｒｅｓｓ Ｔａｇxyに付随するＳｔ
ａｔｅxy中の「有効」ビットのディジタル論理値が示
す。このような比較の結果、特定の物理アドレスのビッ
ト２12から２31が、いずれかの有効なＡｄｄｒｅｓｓ
ｔａｇxyと一致した場合は、制御論理回路１００は、制
御線１２６を介して適切な制御信号をマルチプレクサ１
１２に出力する。その結果マルチプレクサ１１２は、バ
ス１１６を介して制御論理回路１００に、（ａ）Ａｄｄ
ｒｅｓｓｔａｇx0と一致したのであれば、マルチプレク
サ１１４aからのダブル・ワード、（ｂ）Ａｄｄｒｅｓ
ｓ Ｔａｇx1と一致したのであれば、マルチプレクサ１
１４bからのダブル・ワード、（ｃ）Ａｄｄｒｅｓｓ
Ｔａｇx2と一致したのであれば、マルチプレクサ１１４
cからのダブル・ワード、または（ｄ）Ａｄｄｒｅｓｓ
Ｔａｇx3と一致したのであれば、マルチプレクサ１１
４dからのダブル・ワードのいずれかを出力する。
【００９２】したがって制御論理回路１００は、マルチ
プレクサ１１２からダブル・ワードを入手する。プロセ
ッサ１０が全電力モードで動作している場合は、制御論
理回路１００は、前記の実例としての命令フェッチ動作
の一部として、ダブル・ワードをマルチプレクサ１１２
からシーケンサ・ユニット１８に出力する。
プレクサ１１２からダブル・ワードを入手する。プロセ
ッサ１０が全電力モードで動作している場合は、制御論
理回路１００は、前記の実例としての命令フェッチ動作
の一部として、ダブル・ワードをマルチプレクサ１１２
からシーケンサ・ユニット１８に出力する。
【００９３】上記と比較して、プロセッサ１０が「特
別」電力モードで動作している場合は、制御論理回路１
００は、単一のワード（即ちダブル・ワードの半分）の
みをマルチプレクサ１１２からシーケンサ・ユニット１
８に出力する。制御論理回路１００は、有効アドレスの
ビット２2に従って単一のワードを選択する。これは、
プロセッサ１０が「特別」電力モードで動作している場
合は、プロセッサ１０の単一サイクルの間に、命令バッ
ファ７０（図３参照）が６４ビットのバス５０を介し
て、命令キャッシュ１４から（２つまでの３２ビット命
令の代わりに）単一の３２ビット命令のみを入手できる
からである。
別」電力モードで動作している場合は、制御論理回路１
００は、単一のワード（即ちダブル・ワードの半分）の
みをマルチプレクサ１１２からシーケンサ・ユニット１
８に出力する。制御論理回路１００は、有効アドレスの
ビット２2に従って単一のワードを選択する。これは、
プロセッサ１０が「特別」電力モードで動作している場
合は、プロセッサ１０の単一サイクルの間に、命令バッ
ファ７０（図３参照）が６４ビットのバス５０を介し
て、命令キャッシュ１４から（２つまでの３２ビット命
令の代わりに）単一の３２ビット命令のみを入手できる
からである。
【００９４】「特別」電力モードでは制御論理回路１０
０は、イネーブル線１０２上に適切な信号を出力し、そ
の結果、センス増幅器１０８aから１０８hの選択された
サブグループのみがアクティブにされ、センス増幅器１
０８aから１０８hの選択されなかったサブグループは、
使用不可状態となる。選択されたサブグループは、ワー
ドＷxyz用のディジタル情報を保管しているＤＲＡＭセ
ルに結合されているサブグループであり、ここで（ａ）
ｘは０から１２７までの可変のセット番号であり、
（ｂ）ｙは０から３までの一定のブロック番号であり、
（ｃ）ｚは有効なアドレス・ビット２2から２4に従って
選択された０から７までの一定のワード番号である。こ
のようにしてプロセッサ１０は、プロセッサ１０のサイ
クル当たり、命令キャッシュ１４の（全電力モードに比
較して）少ないセンス増幅回路をアクティブにする。こ
れによって命令キャッシュ１４の平均電力消費（したが
ってプロセッサ１０の平均電力消費）が減少する。
０は、イネーブル線１０２上に適切な信号を出力し、そ
の結果、センス増幅器１０８aから１０８hの選択された
サブグループのみがアクティブにされ、センス増幅器１
０８aから１０８hの選択されなかったサブグループは、
使用不可状態となる。選択されたサブグループは、ワー
ドＷxyz用のディジタル情報を保管しているＤＲＡＭセ
ルに結合されているサブグループであり、ここで（ａ）
ｘは０から１２７までの可変のセット番号であり、
（ｂ）ｙは０から３までの一定のブロック番号であり、
（ｃ）ｚは有効なアドレス・ビット２2から２4に従って
選択された０から７までの一定のワード番号である。こ
のようにしてプロセッサ１０は、プロセッサ１０のサイ
クル当たり、命令キャッシュ１４の（全電力モードに比
較して）少ないセンス増幅回路をアクティブにする。こ
れによって命令キャッシュ１４の平均電力消費（したが
ってプロセッサ１０の平均電力消費）が減少する。
【００９５】プロセッサ１０が、ソフトウェア事象（即
ちＳＰＳが論理１状態をもつ）に反応して「特別」電力
モードに入った場合は、更に電力消費が減る。その理由
は、この状況では制御論理回路１００は、命令キャッシ
ュ内のウェイ数を４ウェイの代わりに２ウェイに減らす
からである。したがってプロセッサ１０が「特別」電力
モードで動作している間に、制御論理回路１００は、
（ａ）ＡｄｄｒｅｓｓＴａｇx2及びＡｄｄｒｅｓｓ Ｔ
ａｇx3が、それぞれＳｔａｔｅx2及びＳｔａｔｅx3中の
「有効」ビットのディジタル論理値が示すように、有効
ではなく、（ｂ）Ａｄｄｒｅｓｓ ｔａｇx0及びＡｄｄ
ｒｅｓｓ Ｔａｇx1のみが、それぞれＳｔａｔｅx0及び
Ｓｔａｔｅx1中の「有効」ビットのディジタル論理値が
示すように、有効にされていることが確実な状況で動作
する。
ちＳＰＳが論理１状態をもつ）に反応して「特別」電力
モードに入った場合は、更に電力消費が減る。その理由
は、この状況では制御論理回路１００は、命令キャッシ
ュ内のウェイ数を４ウェイの代わりに２ウェイに減らす
からである。したがってプロセッサ１０が「特別」電力
モードで動作している間に、制御論理回路１００は、
（ａ）ＡｄｄｒｅｓｓＴａｇx2及びＡｄｄｒｅｓｓ Ｔ
ａｇx3が、それぞれＳｔａｔｅx2及びＳｔａｔｅx3中の
「有効」ビットのディジタル論理値が示すように、有効
ではなく、（ｂ）Ａｄｄｒｅｓｓ ｔａｇx0及びＡｄｄ
ｒｅｓｓ Ｔａｇx1のみが、それぞれＳｔａｔｅx0及び
Ｓｔａｔｅx1中の「有効」ビットのディジタル論理値が
示すように、有効にされていることが確実な状況で動作
する。
【００９６】したがってこの状況での命令フェッチ動作
では、２５６のセンス増幅器（２ワード／ウェイ×４バ
イト／ワード×８ビット／バイト×４ウェイ×１センス
増幅器／ビット）の代わりに、６４のセンス増幅器（１
ワード／ウェイ×４バイト／ワード×８ビット／バイト
×２ウェイ×１センス増幅器／ビット）がアクティブに
され、これは図２及び図３に関連させて前記で詳しく説
明した通りである。これにより都合よく、命令キャッシ
ュ１４の平均電力消費（したがってプロセッサ１０の平
均電力消費）が顕著に減少する。
では、２５６のセンス増幅器（２ワード／ウェイ×４バ
イト／ワード×８ビット／バイト×４ウェイ×１センス
増幅器／ビット）の代わりに、６４のセンス増幅器（１
ワード／ウェイ×４バイト／ワード×８ビット／バイト
×２ウェイ×１センス増幅器／ビット）がアクティブに
され、これは図２及び図３に関連させて前記で詳しく説
明した通りである。これにより都合よく、命令キャッシ
ュ１４の平均電力消費（したがってプロセッサ１０の平
均電力消費）が顕著に減少する。
【００９７】同様にプロセッサ１０が、ソフトウェア事
象に反応して「特別」電力モードに入った場合は、プロ
セッサ１０は、データ・キャッシュ１６内のウェイ数を
４ウェイの代わりに２ウェイに減らす。したがって、こ
の状況でのＬＳＵ２８の浮動小数点ロード動作では、６
４のセンス増幅器（１ワード／ウェイ×４バイト／ワー
ド×８ビット／バイト×２ウェイ×１センス増幅器／ビ
ット）が、２５６のセンス増幅器（２ワード／ウェイ×
４バイト／ワード×８ビット／バイト×４ウェイ×１セ
ンス増幅器／ビット）の代わりにアクティブにされ、こ
れは図５に関連させて前記で詳しく説明した通りであ
る。これにより都合よく、データ・キャッシュ１６の平
均電力消費（したがってプロセッサ１０の平均電力消
費）が顕著に減少する。
象に反応して「特別」電力モードに入った場合は、プロ
セッサ１０は、データ・キャッシュ１６内のウェイ数を
４ウェイの代わりに２ウェイに減らす。したがって、こ
の状況でのＬＳＵ２８の浮動小数点ロード動作では、６
４のセンス増幅器（１ワード／ウェイ×４バイト／ワー
ド×８ビット／バイト×２ウェイ×１センス増幅器／ビ
ット）が、２５６のセンス増幅器（２ワード／ウェイ×
４バイト／ワード×８ビット／バイト×４ウェイ×１セ
ンス増幅器／ビット）の代わりにアクティブにされ、こ
れは図５に関連させて前記で詳しく説明した通りであ
る。これにより都合よく、データ・キャッシュ１６の平
均電力消費（したがってプロセッサ１０の平均電力消
費）が顕著に減少する。
【００９８】前記のソフトウェア事象は、ＳＰＳが論理
０の状態から論理１の状態に移行した瞬間に発生する。
ＳＰＲ４０の「ＨＩＤ０」レジスタの所定のビットに向
けて、ＣＦＸＵ２６が最初のＭＴＳＰＲ命令を実行する
ときに、ＳＰＳが論理１状態に移行する。最初のＭＴＳ
ＰＲ命令は、ＳＰＳの論理１状態を指定する。
０の状態から論理１の状態に移行した瞬間に発生する。
ＳＰＲ４０の「ＨＩＤ０」レジスタの所定のビットに向
けて、ＣＦＸＵ２６が最初のＭＴＳＰＲ命令を実行する
ときに、ＳＰＳが論理１状態に移行する。最初のＭＴＳ
ＰＲ命令は、ＳＰＳの論理１状態を指定する。
【００９９】プロセッサ１０内の回路の複雑さを減少さ
せるために、最初のＭＴＳＰＲ命令の直前に、ソフトウ
ェアが「同期化（ＳＹＮＣ）」命令を指定し、その直後
に「命令同期化（ＩＳＹＮＣ）」命令を指定することが
有用である。最初のＭＴＳＰＲ命令の直後に、ソフトウ
ェアがもう１つのＩＳＹＮＣ命令を指定することは有用
である。
せるために、最初のＭＴＳＰＲ命令の直前に、ソフトウ
ェアが「同期化（ＳＹＮＣ）」命令を指定し、その直後
に「命令同期化（ＩＳＹＮＣ）」命令を指定することが
有用である。最初のＭＴＳＰＲ命令の直後に、ソフトウ
ェアがもう１つのＩＳＹＮＣ命令を指定することは有用
である。
【０１００】直ぐ前で説明したようにプロセッサ１０
が、ソフトウェア事象（即ちＳＰＳが論理１の状態をも
つ）に反応して「特別」電力モードに入った場合は、プ
ロセッサ１０は、命令キャッシュ１４及びデータ・キャ
ッシュ１６内のウェイ数を、４ウェイの代わりに２ウェ
イに減らす。したがって最初のＭＴＳＰＲ命令に先行す
るＳＹＮＣ命令の直前に、ソフトウェアが「データ・キ
ャッシュ・ブロック・フラッシュ（ＤＣＢＦ）」命令、
及び「命令キャッシュ・ブロック無効化（ＩＣＢＩ）」
命令を指定することが重要である。
が、ソフトウェア事象（即ちＳＰＳが論理１の状態をも
つ）に反応して「特別」電力モードに入った場合は、プ
ロセッサ１０は、命令キャッシュ１４及びデータ・キャ
ッシュ１６内のウェイ数を、４ウェイの代わりに２ウェ
イに減らす。したがって最初のＭＴＳＰＲ命令に先行す
るＳＹＮＣ命令の直前に、ソフトウェアが「データ・キ
ャッシュ・ブロック・フラッシュ（ＤＣＢＦ）」命令、
及び「命令キャッシュ・ブロック無効化（ＩＣＢＩ）」
命令を指定することが重要である。
【０１０１】同様に、ＳＰＲ４０の「ＨＩＤ０」レジス
タの所定のビットに向けて、ＣＦＸＵ２６が第２のＭＴ
ＳＰＲ命令を実行するときに、ＳＰＳは論理０に移行す
る。第２のＭＴＳＰＲ命令は、ＳＰＳの論理０の状態を
指定する。第２のＭＴＳＰＲ命令の直前に、ソフトウェ
アがＳＹＮＣ命令を指定し、その直後にＩＳＹＮＣ命令
を指定することは有用である。第２のＭＴＳＰＲの直後
に、ソフトウェアがもう１つのＩＳＹＮＣ命令を指定す
ることは有用である。
タの所定のビットに向けて、ＣＦＸＵ２６が第２のＭＴ
ＳＰＲ命令を実行するときに、ＳＰＳは論理０に移行す
る。第２のＭＴＳＰＲ命令は、ＳＰＳの論理０の状態を
指定する。第２のＭＴＳＰＲ命令の直前に、ソフトウェ
アがＳＹＮＣ命令を指定し、その直後にＩＳＹＮＣ命令
を指定することは有用である。第２のＭＴＳＰＲの直後
に、ソフトウェアがもう１つのＩＳＹＮＣ命令を指定す
ることは有用である。
【０１０２】前記のＤＣＢＦ命令は有効アドレスを指定
する。データ・キャッシュ１６内のいずれかのライン
が、有効アドレスに存在する情報（例えばデータ）を保
管する場合は、プロセッサ１０は、ＤＣＢＦ命令に従っ
て、Ｓｔａｔｅxy中のこのラインの有効ビットを消去す
ることによって、このラインを無効化する。この無効化
されたラインが、（有効アドレスに従って変換された）
同じ物理アドレスにあるメモリ３９（図１参照）に保管
された旧バージョンの情報に対応するものとして、プロ
セッサ１０によって既に変更されている情報を保管して
いる場合は、プロセッサ１０は、更にＤＣＢＦ命令に反
応して、変更された情報をデータ・キャッシュ１６から
メモり３９内の同じ物理アドレスにコピーすることによ
って、メモリ３９を更新する。ＳＰＳが論理１に移行す
る前に、データ・キャッシュ１６内の１２８個すべての
セットのブロック２、及びブロック３内のすべてのライ
ンが確実に無効化されるように、ソフトウェアが十分な
ＤＣＢＦ命令を指定することが重要である。
する。データ・キャッシュ１６内のいずれかのライン
が、有効アドレスに存在する情報（例えばデータ）を保
管する場合は、プロセッサ１０は、ＤＣＢＦ命令に従っ
て、Ｓｔａｔｅxy中のこのラインの有効ビットを消去す
ることによって、このラインを無効化する。この無効化
されたラインが、（有効アドレスに従って変換された）
同じ物理アドレスにあるメモリ３９（図１参照）に保管
された旧バージョンの情報に対応するものとして、プロ
セッサ１０によって既に変更されている情報を保管して
いる場合は、プロセッサ１０は、更にＤＣＢＦ命令に反
応して、変更された情報をデータ・キャッシュ１６から
メモり３９内の同じ物理アドレスにコピーすることによ
って、メモリ３９を更新する。ＳＰＳが論理１に移行す
る前に、データ・キャッシュ１６内の１２８個すべての
セットのブロック２、及びブロック３内のすべてのライ
ンが確実に無効化されるように、ソフトウェアが十分な
ＤＣＢＦ命令を指定することが重要である。
【０１０３】ＩＣＢＩ命令は有効アドレスを指定する。
命令キャッシュ１４内のいずれかのラインが、有効アド
レスに情報（例えば命令）を保管する場合は、プロセッ
サ１０は、ＩＣＢＩ命令に従って、Ｓｔａｔｅxy内のこ
のラインの「有効」ビットを消去することによって、こ
のラインを無効化する。ＳＰＳが論理１に移行する前
に、命令キャッシュ１４内の１２８個すべてのセットの
ブロック２、及びブロック３内のすべてのラインが確実
に無効化されるように、ソフトウェアが十分なＩＣＢＩ
命令を指定することが重要である。
命令キャッシュ１４内のいずれかのラインが、有効アド
レスに情報（例えば命令）を保管する場合は、プロセッ
サ１０は、ＩＣＢＩ命令に従って、Ｓｔａｔｅxy内のこ
のラインの「有効」ビットを消去することによって、こ
のラインを無効化する。ＳＰＳが論理１に移行する前
に、命令キャッシュ１４内の１２８個すべてのセットの
ブロック２、及びブロック３内のすべてのラインが確実
に無効化されるように、ソフトウェアが十分なＩＣＢＩ
命令を指定することが重要である。
【０１０４】ＳＹＮＣ命令は、プロセッサ１０が実行す
るすべての命令の実行に対して、順序づけ機能を提供す
る。プロセッサ１０が、ＳＹＮＣ命令を実行する際に、
次の命令（即ち実行用命令のプログラムされた順序内
で、ＳＹＮＣ命令に続く命令）のいずれかを実行する前
に、プロセッサは、「タッチ・ロード」操作及び命令フ
ェッチを除くすべての以前の命令（即ち実行用命令のプ
ログラムされた順序内で、ＳＹＮＣ命令の前にある命
令）が、少なくともそれ以降に例外を引き起こすことが
ない段階まで完了していることを確認する。
るすべての命令の実行に対して、順序づけ機能を提供す
る。プロセッサ１０が、ＳＹＮＣ命令を実行する際に、
次の命令（即ち実行用命令のプログラムされた順序内
で、ＳＹＮＣ命令に続く命令）のいずれかを実行する前
に、プロセッサは、「タッチ・ロード」操作及び命令フ
ェッチを除くすべての以前の命令（即ち実行用命令のプ
ログラムされた順序内で、ＳＹＮＣ命令の前にある命
令）が、少なくともそれ以降に例外を引き起こすことが
ない段階まで完了していることを確認する。
【０１０５】プロセッサ１０がＳＹＮＣ命令の実行を完
了したとき、（メモリ３９をアクセスする他のすべての
方法に関して）プロセッサ１０は、このＳＹＮＣ命令の
前にプロセッサ１０が開始したすべての外部アクセスを
実行し終わっている。プロセッサ１０は、更に以前の命
令に従って開始されたすべての自身のロード・キャッシ
ュ／バス活動、及びストア・キャッシュ／バス活動を完
了させている。プロセッサ１０は、すべての以前の「デ
ータ・キャッシュ・ブロック・タッチ（ＤＣＢＴ）」、
及び「保管用データ・キャッシュ・ブロック・タッチ
（ＤＣＢＴＦＳ）」命令が、少なくともアドレス変換を
完了するまで、ＳＹＮＣ命令の完了を遅らせる。しかし
このことは、これらのＤＣＢＴ及びＤＣＢＴＦＴ命令
が、システム・バス１１上で完了したか否かには関係な
い。ＳＹＮＣ、ＤＣＢＴ、及びＤＣＢＴＦＴ命令は、前
記の「ＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ Ｍｉｃｒ
ｏｐｒｏｃｅｓｓｏｒ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」
に更に詳しく説明されている。
了したとき、（メモリ３９をアクセスする他のすべての
方法に関して）プロセッサ１０は、このＳＹＮＣ命令の
前にプロセッサ１０が開始したすべての外部アクセスを
実行し終わっている。プロセッサ１０は、更に以前の命
令に従って開始されたすべての自身のロード・キャッシ
ュ／バス活動、及びストア・キャッシュ／バス活動を完
了させている。プロセッサ１０は、すべての以前の「デ
ータ・キャッシュ・ブロック・タッチ（ＤＣＢＴ）」、
及び「保管用データ・キャッシュ・ブロック・タッチ
（ＤＣＢＴＦＳ）」命令が、少なくともアドレス変換を
完了するまで、ＳＹＮＣ命令の完了を遅らせる。しかし
このことは、これらのＤＣＢＴ及びＤＣＢＴＦＴ命令
が、システム・バス１１上で完了したか否かには関係な
い。ＳＹＮＣ、ＤＣＢＴ、及びＤＣＢＴＦＴ命令は、前
記の「ＰｏｗｅｒＰＣ ６０３ｅ ＲＩＳＣ Ｍｉｃｒ
ｏｐｒｏｃｅｓｓｏｒ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」
に更に詳しく説明されている。
【０１０６】プロセッサ１０は、ＩＳＹＮＣ命令に従っ
て、すべての以前の命令（即ち実行用命令のプログラム
された順序内で、ＩＳＹＮＣ命令の前にある命令）の実
行が完了できるまで待つ。そこでプロセッサ１０は、す
べてのフェッチ済みの命令を廃棄し、その結果、以前の
命令によって確定された文脈で、次の命令がフェッチ
（または再フェッチ）され、実行される。プロセッサ１
０がＩＳＹＮＣ命令を実行するに際し、他のプロセッサ
やそれらのキャッシュには影響を与えない。
て、すべての以前の命令（即ち実行用命令のプログラム
された順序内で、ＩＳＹＮＣ命令の前にある命令）の実
行が完了できるまで待つ。そこでプロセッサ１０は、す
べてのフェッチ済みの命令を廃棄し、その結果、以前の
命令によって確定された文脈で、次の命令がフェッチ
（または再フェッチ）され、実行される。プロセッサ１
０がＩＳＹＮＣ命令を実行するに際し、他のプロセッサ
やそれらのキャッシュには影響を与えない。
【０１０７】プロセッサ１０はＩＳＹＮＣ命令の実行に
際し、再フェッチの連続化を行う。このようにしてプロ
セッサ１０が、何らかの次の命令（実行用命令のプログ
ラムされた順序内で、ＩＳＹＮＣ命令に続く命令）を実
行する前に、プロセッサ１０は、（ａ）すべての以前の
命令が、少なくともそれ以降に例外を引き起こすことが
ない段階まで完了しており、（ｂ）すべての以前のスト
ア操作が少なくともアドレス変換を完了していることを
確認する。これらの次の命令は、以前の命令のすべての
結果に影響される。ＩＳＹＮＣ命令は文脈に同期化され
る。
際し、再フェッチの連続化を行う。このようにしてプロ
セッサ１０が、何らかの次の命令（実行用命令のプログ
ラムされた順序内で、ＩＳＹＮＣ命令に続く命令）を実
行する前に、プロセッサ１０は、（ａ）すべての以前の
命令が、少なくともそれ以降に例外を引き起こすことが
ない段階まで完了しており、（ｂ）すべての以前のスト
ア操作が少なくともアドレス変換を完了していることを
確認する。これらの次の命令は、以前の命令のすべての
結果に影響される。ＩＳＹＮＣ命令は文脈に同期化され
る。
【０１０８】ハードウェア事象は、ＨＰＳが論理０の状
態から論理１の状態に移行する瞬間に発生する。プロセ
ッサ１０は、ＨＰＳの論理０状態から論理１状態への移
行に反応して、次のエミュレーション活動を行う。 １．シーケンサ・ユニット１８（図１を参照）は、プロ
セッサ１０の実行ユニットに未だディスパッチされてな
い、命令バッファ７０（図３を参照）内のすべての保留
状態の命令を打ち切る。 ２．プロセッサ１０は、実行ユニット（分岐ユニット２
０、ＦＸＵ２２、ＣＦＸＵ２６、ＬＳＵ２８、及びＦＰ
Ｕ３０）内のすべての保留状態の命令を打ち切る。その
結果、これらの保留状態の命令は実行されない。上記と
関連してＬＳＵ２８（図１を参照）は、データ・キャッ
シュ１６内の情報記憶域に未だ保管が行われてないすべ
ての保留状態のストア命令を打ち切る。例えば本実施例
では、ＬＳＵ２８はストアの待ち行列を含む。したがっ
てＬＳＵ２８は、ストア待ち行列内のすべての保留状態
のストア要求を打ち切り、その結果、これらの保留状態
のストア要求は実行されない。 ３．プロセッサ１０は、リネーム・バッファ３４及び３
８（図１を参照）内のすべてのエントリを無効化する。
プロセッサ１０は、例えばライトバック・ポインタ１８
２（図５を参照）及び完了ポインタ１８４を移動させ、
その結果、ライトバック・ポインタ１８２及び完了ポイ
ンタ１８４は、割り振りポインタ１８０と同じリネーム
・バッファ・エントリを指す。 ４．シーケンサ・ユニット１８（図２参照）は、リオー
ダ・バッファ７６の完了ポインタ１７５（図４を参照）
が指す命令のアドレスを保存する。プロセッサ１０は、
その後完了ポインタ１７５を移動させることにより、リ
オーダ・バッファ７６内のすべてのエントリを無効化す
る。その結果完了ポインタ１７５は、割り振りポインタ
１７３と同じリオーダ・バッファ・エントリを指す。
態から論理１の状態に移行する瞬間に発生する。プロセ
ッサ１０は、ＨＰＳの論理０状態から論理１状態への移
行に反応して、次のエミュレーション活動を行う。 １．シーケンサ・ユニット１８（図１を参照）は、プロ
セッサ１０の実行ユニットに未だディスパッチされてな
い、命令バッファ７０（図３を参照）内のすべての保留
状態の命令を打ち切る。 ２．プロセッサ１０は、実行ユニット（分岐ユニット２
０、ＦＸＵ２２、ＣＦＸＵ２６、ＬＳＵ２８、及びＦＰ
Ｕ３０）内のすべての保留状態の命令を打ち切る。その
結果、これらの保留状態の命令は実行されない。上記と
関連してＬＳＵ２８（図１を参照）は、データ・キャッ
シュ１６内の情報記憶域に未だ保管が行われてないすべ
ての保留状態のストア命令を打ち切る。例えば本実施例
では、ＬＳＵ２８はストアの待ち行列を含む。したがっ
てＬＳＵ２８は、ストア待ち行列内のすべての保留状態
のストア要求を打ち切り、その結果、これらの保留状態
のストア要求は実行されない。 ３．プロセッサ１０は、リネーム・バッファ３４及び３
８（図１を参照）内のすべてのエントリを無効化する。
プロセッサ１０は、例えばライトバック・ポインタ１８
２（図５を参照）及び完了ポインタ１８４を移動させ、
その結果、ライトバック・ポインタ１８２及び完了ポイ
ンタ１８４は、割り振りポインタ１８０と同じリネーム
・バッファ・エントリを指す。 ４．シーケンサ・ユニット１８（図２参照）は、リオー
ダ・バッファ７６の完了ポインタ１７５（図４を参照）
が指す命令のアドレスを保存する。プロセッサ１０は、
その後完了ポインタ１７５を移動させることにより、リ
オーダ・バッファ７６内のすべてのエントリを無効化す
る。その結果完了ポインタ１７５は、割り振りポインタ
１７３と同じリオーダ・バッファ・エントリを指す。
【０１０９】プロセッサ１０が、前述のエミュレーショ
ン活動を実行した後、フェッチ論理回路７１（図２を参
照）は、直前の段落（即ち上記のエミュレーション活動
４）で説明したように、シーケンサ・ユニット１８が保
存したアドレスで始めて、命令のフェッチを再開する。
ン活動を実行した後、フェッチ論理回路７１（図２を参
照）は、直前の段落（即ち上記のエミュレーション活動
４）で説明したように、シーケンサ・ユニット１８が保
存したアドレスで始めて、命令のフェッチを再開する。
【０１１０】代替の実施例ではプロセッサ１０は、プロ
セッサ１０がソフトウェア事象、またはハードウェア事
象のいずれに反応して「特別」電力モードに入ったかに
関係なく、プロセッサ１０が「特別」電力モードに入る
ときはいつでも、命令キャッシュ１４及びデータ・キャ
ッシュ１６内のウェイ数を、４ウェイの代わりに２ウェ
イに減らす。このような代替実施例では、ＨＰＳの論理
０状態から論理１状態への移行に反応して、次のことが
行われる。 （１）制御論理回路１００（図６を参照）は、命令キャ
ッシュ１４内の１２８個のすべてのセットのブロック
２、及びブロック３内のすべてのラインが無効化され、
Ｓｔａｔｅx2及びＳｔａｔｅx3中の「有効」ビットが消
去されることを確実に行う。 （２）同様にデータ・キャッシュ１６の制御論理回路
は、データ・キャッシュ１６内の１２８個のすべてのセ
ットのブロック２、及びブロック３内のすべてのライン
が無効化されることを確実に行う。 （３）データ・キャッシュ１６内のこのような無効化さ
れたラインのいずれかが、（有効アドレスに従って変換
された）同じ物理アドレスに存在するメモリ３９（図１
を参照）内に保管された旧バージョンの情報に対応する
ものとして、プロセッサ１０によって既に変更された情
報を保管している場合は、プロセッサ１０は、変更され
た情報をデータ・キャッシュ１６からメモり３９内の同
じ物理アドレスにコピーすることによって、メモリ３９
を更新する。
セッサ１０がソフトウェア事象、またはハードウェア事
象のいずれに反応して「特別」電力モードに入ったかに
関係なく、プロセッサ１０が「特別」電力モードに入る
ときはいつでも、命令キャッシュ１４及びデータ・キャ
ッシュ１６内のウェイ数を、４ウェイの代わりに２ウェ
イに減らす。このような代替実施例では、ＨＰＳの論理
０状態から論理１状態への移行に反応して、次のことが
行われる。 （１）制御論理回路１００（図６を参照）は、命令キャ
ッシュ１４内の１２８個のすべてのセットのブロック
２、及びブロック３内のすべてのラインが無効化され、
Ｓｔａｔｅx2及びＳｔａｔｅx3中の「有効」ビットが消
去されることを確実に行う。 （２）同様にデータ・キャッシュ１６の制御論理回路
は、データ・キャッシュ１６内の１２８個のすべてのセ
ットのブロック２、及びブロック３内のすべてのライン
が無効化されることを確実に行う。 （３）データ・キャッシュ１６内のこのような無効化さ
れたラインのいずれかが、（有効アドレスに従って変換
された）同じ物理アドレスに存在するメモリ３９（図１
を参照）内に保管された旧バージョンの情報に対応する
ものとして、プロセッサ１０によって既に変更された情
報を保管している場合は、プロセッサ１０は、変更され
た情報をデータ・キャッシュ１６からメモり３９内の同
じ物理アドレスにコピーすることによって、メモリ３９
を更新する。
【０１１１】制御論理回路１００は、命令キャッシュ１
４内に新情報を保管するために、最も以前に使用された
（「ＬＲＵ」）情報を交換する方法を実施する。上記に
関してデータ・キャッシュ１６は、命令キャッシュ１４
と実質的に同じである。データ・キャッシュ１６は、命
令キャッシュ１４に比較して、プロセッサ１０がデータ
・キャッシュ１６に書き込む動作を更にサポートする。
プロセッサ１０は、バイト毎、ハーフワード、ワード、
またはダブルワードのベースでこのような書き込み動作
を実行できる。プロセッサ１０は、更にプロセッサ１０
の単一サイクル内で、データ・キャッシュ１６への完全
な「読み取り−変更−書き込み（ｒｅａｄ−ｍｏｄｉｆ
ｙ−ｗｒｉｔｅ）」動作を実行できる。データ・キャッ
シュ１６は、ライトバック・モードかまたはライトスル
ー・モードのいずれかを選択して動作し、更にデータ・
キャッシュは、ページ毎及びライン毎のベースで、キャ
ッシング容易性の制御、書き込みポリシ、メモリ・コヒ
ーレンスを実施する。
４内に新情報を保管するために、最も以前に使用された
（「ＬＲＵ」）情報を交換する方法を実施する。上記に
関してデータ・キャッシュ１６は、命令キャッシュ１４
と実質的に同じである。データ・キャッシュ１６は、命
令キャッシュ１４に比較して、プロセッサ１０がデータ
・キャッシュ１６に書き込む動作を更にサポートする。
プロセッサ１０は、バイト毎、ハーフワード、ワード、
またはダブルワードのベースでこのような書き込み動作
を実行できる。プロセッサ１０は、更にプロセッサ１０
の単一サイクル内で、データ・キャッシュ１６への完全
な「読み取り−変更−書き込み（ｒｅａｄ−ｍｏｄｉｆ
ｙ−ｗｒｉｔｅ）」動作を実行できる。データ・キャッ
シュ１６は、ライトバック・モードかまたはライトスル
ー・モードのいずれかを選択して動作し、更にデータ・
キャッシュは、ページ毎及びライン毎のベースで、キャ
ッシング容易性の制御、書き込みポリシ、メモリ・コヒ
ーレンスを実施する。
【０１１２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【０１１３】（１）セット・アソシアティブ・キャッシ
ュ・メモリが第１の電力モードで動作している間、前記
キャッシュ・メモリのＮ本（ここでＮはＮ＞１の整数で
ある）までのウェイで情報を保管し、前記キャッシュ・
メモリが第２の電力モードで動作している間、前記キャ
ッシュ・メモリのＭ本（ここでＭはＮ＞Ｍ＞０の整数で
ある）までのウェイで前記情報を保管する、前記保管す
る動作を含む方法。 （２）前記Ｎ本のウェイが前記Ｍ本のウェイを含む、
（１）に記載の方法。 （３）前記第１の電力モードが全電力モードであり、前
記第２の電力モードが低電力モードである、（１）に記
載の方法。 （４）前記キャッシュ・メモリが、ソフトウェア事象に
反応して前記第２の電力モードで動作する、（１）に記
載の方法。 （５）前記キャッシュ・メモリが、ハードウェア事象に
反応して前記第２の電力モードで動作する、（１）に記
載の方法。 （６）前記ハードウェア事象が、前記キャッシュ・メモ
リの温度が限界温度を超えたときに発生する、（５）に
記載の方法。 （７）前記限界温度が、前記第１の電力モードで動作し
ている前記キャッシュ・メモリの最高安全温度である、
（６）に記載の方法。 （８）前記第２の電力モードで動作している前記キャッ
シュ・メモリに反応して、前記Ｍ本のウェイ以外の前記
キャッシュ・メモリのウェイに保管された前記情報を無
効化することを含む、（１）に記載の方法。 （９）前記無効化された情報が、システム・メモリ内に
保管された前記情報のバージョンに対して変更されたこ
とに反応して、前記無効化された情報を前記キャッシュ
・メモリから前記システム・メモリにコピーすることを
含む、（８）に記載の方法。 （１０）前記キャッシュ・メモリが前記第２の電力モー
ドで動作している間、前記Ｍ本のウェイ以外の前記キャ
ッシュ・メモリのウェイに結合されたセンス増幅器のグ
ループを使用不可にすることを含む、（１）に記載の方
法。 （１１）前記キャッシュ・メモリが命令キャッシュ・メ
モリである、（１）に記載の方法。 （１２）前記キャッシュ・メモリがデータ・キャッシュ
・メモリである、（１）に記載の方法。 （１３）キャッシュ・メモリが第１の電力モードで動作
している間、前記キャッシュ・メモリのＮ本（ここでＮ
はＮ＞１の整数である）までのウェイで情報を保管し、
前記キャッシュ・メモリが第２の電力モードで動作して
いる間、前記キャッシュ・メモリのＭ本（ここでＭはＮ
＞Ｍ＞０の整数である）までのウェイで前記情報を保管
する、前記保管するためのセット・アソシアティブ・キ
ャッシュ・メモリを含む回路。 （１４）前記Ｎ本のウェイが前記Ｍ本のウェイを含む、
（１３）に記載の回路。 （１５）前記第１の電力モードが全電力モードであり、
前記第２の電力モードが低電力モードである、（１３）
に記載の回路。 （１６）前記キャッシュ・メモリが、ソフトウェア事象
に反応して前記第２の電力モードで動作する、（１３）
に記載の回路。 （１７）前記キャッシュ・メモリが、ハードウェア事象
に反応して前記第２の電力モードで動作する、（１３）
に記載の回路。 （１８）前記ハードウェア事象が、前記キャッシュ・メ
モリの温度が限界温度を超えたときに発生する、（１
７）に記載の回路。 （１９）前記限界温度が、前記第１の電力モードで動作
している前記キャッシュ・メモリの最高安全温度であ
る、（１８）に記載の回路。 （２０）前記第２の電力モードで動作している前記キャ
ッシュ・メモリに反応して、前記Ｍ本のウェイ以外の前
記キャッシュ・メモリのウェイに保管された前記情報を
無効化するための回路を含む、（１３）に記載の回路。 （２１）前記情報の１バージョンを保管するためのシス
テム・メモリと、前記無効化された情報が、前記システ
ム・メモリ内に保管された前記情報の前記バージョンに
対して変更されたことに反応して、前記無効化された情
報を前記キャッシュ・メモリから前記システム・メモリ
にコピーするための回路と、を含む、（２０）に記載の
回路。 （２２）前記キャッシュ・メモリが前記第２の電力モー
ドで動作している間、前記Ｍ本のウェイ以外の前記キャ
ッシュ・メモリのウェイに結合されたセンス増幅器のグ
ループを使用不可にするための回路を含む、（１３）に
記載の回路。 （２３）前記キャッシュ・メモリが命令キャッシュ・メ
モリである、（１３）に記載の回路。 （２４）前記キャッシュ・メモリがデータ・キャッシュ
・メモリである、（１３）に記載の回路。
ュ・メモリが第１の電力モードで動作している間、前記
キャッシュ・メモリのＮ本（ここでＮはＮ＞１の整数で
ある）までのウェイで情報を保管し、前記キャッシュ・
メモリが第２の電力モードで動作している間、前記キャ
ッシュ・メモリのＭ本（ここでＭはＮ＞Ｍ＞０の整数で
ある）までのウェイで前記情報を保管する、前記保管す
る動作を含む方法。 （２）前記Ｎ本のウェイが前記Ｍ本のウェイを含む、
（１）に記載の方法。 （３）前記第１の電力モードが全電力モードであり、前
記第２の電力モードが低電力モードである、（１）に記
載の方法。 （４）前記キャッシュ・メモリが、ソフトウェア事象に
反応して前記第２の電力モードで動作する、（１）に記
載の方法。 （５）前記キャッシュ・メモリが、ハードウェア事象に
反応して前記第２の電力モードで動作する、（１）に記
載の方法。 （６）前記ハードウェア事象が、前記キャッシュ・メモ
リの温度が限界温度を超えたときに発生する、（５）に
記載の方法。 （７）前記限界温度が、前記第１の電力モードで動作し
ている前記キャッシュ・メモリの最高安全温度である、
（６）に記載の方法。 （８）前記第２の電力モードで動作している前記キャッ
シュ・メモリに反応して、前記Ｍ本のウェイ以外の前記
キャッシュ・メモリのウェイに保管された前記情報を無
効化することを含む、（１）に記載の方法。 （９）前記無効化された情報が、システム・メモリ内に
保管された前記情報のバージョンに対して変更されたこ
とに反応して、前記無効化された情報を前記キャッシュ
・メモリから前記システム・メモリにコピーすることを
含む、（８）に記載の方法。 （１０）前記キャッシュ・メモリが前記第２の電力モー
ドで動作している間、前記Ｍ本のウェイ以外の前記キャ
ッシュ・メモリのウェイに結合されたセンス増幅器のグ
ループを使用不可にすることを含む、（１）に記載の方
法。 （１１）前記キャッシュ・メモリが命令キャッシュ・メ
モリである、（１）に記載の方法。 （１２）前記キャッシュ・メモリがデータ・キャッシュ
・メモリである、（１）に記載の方法。 （１３）キャッシュ・メモリが第１の電力モードで動作
している間、前記キャッシュ・メモリのＮ本（ここでＮ
はＮ＞１の整数である）までのウェイで情報を保管し、
前記キャッシュ・メモリが第２の電力モードで動作して
いる間、前記キャッシュ・メモリのＭ本（ここでＭはＮ
＞Ｍ＞０の整数である）までのウェイで前記情報を保管
する、前記保管するためのセット・アソシアティブ・キ
ャッシュ・メモリを含む回路。 （１４）前記Ｎ本のウェイが前記Ｍ本のウェイを含む、
（１３）に記載の回路。 （１５）前記第１の電力モードが全電力モードであり、
前記第２の電力モードが低電力モードである、（１３）
に記載の回路。 （１６）前記キャッシュ・メモリが、ソフトウェア事象
に反応して前記第２の電力モードで動作する、（１３）
に記載の回路。 （１７）前記キャッシュ・メモリが、ハードウェア事象
に反応して前記第２の電力モードで動作する、（１３）
に記載の回路。 （１８）前記ハードウェア事象が、前記キャッシュ・メ
モリの温度が限界温度を超えたときに発生する、（１
７）に記載の回路。 （１９）前記限界温度が、前記第１の電力モードで動作
している前記キャッシュ・メモリの最高安全温度であ
る、（１８）に記載の回路。 （２０）前記第２の電力モードで動作している前記キャ
ッシュ・メモリに反応して、前記Ｍ本のウェイ以外の前
記キャッシュ・メモリのウェイに保管された前記情報を
無効化するための回路を含む、（１３）に記載の回路。 （２１）前記情報の１バージョンを保管するためのシス
テム・メモリと、前記無効化された情報が、前記システ
ム・メモリ内に保管された前記情報の前記バージョンに
対して変更されたことに反応して、前記無効化された情
報を前記キャッシュ・メモリから前記システム・メモリ
にコピーするための回路と、を含む、（２０）に記載の
回路。 （２２）前記キャッシュ・メモリが前記第２の電力モー
ドで動作している間、前記Ｍ本のウェイ以外の前記キャ
ッシュ・メモリのウェイに結合されたセンス増幅器のグ
ループを使用不可にするための回路を含む、（１３）に
記載の回路。 （２３）前記キャッシュ・メモリが命令キャッシュ・メ
モリである、（１３）に記載の回路。 （２４）前記キャッシュ・メモリがデータ・キャッシュ
・メモリである、（１３）に記載の回路。
【図１】本実施例に従って情報を処理するためのプロセ
ッサ・システムのブロック図である。
ッサ・システムのブロック図である。
【図２】図１に示すプロセッサのシーケンサ・ユニット
のブロック図である。
のブロック図である。
【図３】図２に示すシーケンサ・ユニットの命令バッフ
ァ待ち行列のブロック図である。
ァ待ち行列のブロック図である。
【図４】図２に示すシーケンサ・ユニットのリオーダ・
バッファを概念的に示す図である。
バッファを概念的に示す図である。
【図５】図１に示すプロセッサのリネーム・バッファを
概念的に示す図である。
概念的に示す図である。
【図６】図１に示すプロセッサの命令キャッシュのブロ
ック図である。
ック図である。
【図７】図６に示す命令キャッシュのセンス増幅回路の
構造を示す電気回路図である。
構造を示す電気回路図である。
１０（図１） プロセッサ
１１（図１） システム・バス
１４（図６） 命令キャッシュ
１８（図２） シーケンサ・ユニット
３８（図５） 浮動小数点リネーム・バ
ッファ ５０（図３） ６４ビット・バス ５２ａ、５２ｂ（図３） 命令バッファ ５４ａ、５４ｂ（図３） 命令バッファ ５６（図３） ディスパッチ・バッファ ７０（図３） 命令バッファ ７６（図４） リオーダ・バッファ １１０（図６） バス １１４ａ、１１４ｂ、１１４ｃ、１１４ｄ（図６）マル
チプレクサ １１６（図６） バス １１８（図６） バス １２０ａ、１２０ｂ、１２０ｃ、１２０ｄ（図６）バス １２１（図７） センス増幅回路 １２２（図６） 制御線 １２４（図６） 制御線 １２６（図６） 制御線
ッファ ５０（図３） ６４ビット・バス ５２ａ、５２ｂ（図３） 命令バッファ ５４ａ、５４ｂ（図３） 命令バッファ ５６（図３） ディスパッチ・バッファ ７０（図３） 命令バッファ ７６（図４） リオーダ・バッファ １１０（図６） バス １１４ａ、１１４ｂ、１１４ｃ、１１４ｄ（図６）マル
チプレクサ １１６（図６） バス １１８（図６） バス １２０ａ、１２０ｂ、１２０ｃ、１２０ｄ（図６）バス １２１（図７） センス増幅回路 １２２（図６） 制御線 １２４（図６） 制御線 １２６（図６） 制御線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０６Ｆ 15/78 ５１０ Ｇ０６Ｆ 15/78 ５１０Ｐ
(72)発明者 スームヤ・マリック
アメリカ合衆国78729、テキサス州オー
スチン、パートリッジ・ベンド・ドライ
ブ 13032
(56)参考文献 特開 平１−233537（ＪＰ，Ａ)
特開 平５−297993（ＪＰ，Ａ)
特開 平４−328656（ＪＰ，Ａ)
Ｓｌａｔｏｎ，Ｊ． ｅｔ ａｌ，Ｔ
ｈｅ ＰｏｗｅｒＰＣＴＭ 603Ｅ Ｍ
ｉｃｒｏｐｒｏｃｅｓｓｏｒ：Ａｎ Ｅ
ｎｈａｎｃｅｄ，Ｌｏｗ−Ｐｏｗｅｒ,
Ｓｕｐｅｒｓｃａｌａｒ Ｍｉｃｒｏｐ
ｒｏｃｅｓｓｏｒ，Ｐｒｏｃ． ｏｆ
８ｔｈ Ｉｎｔ”ｌ Ｃｏｎｆ．ｏｎ
Ｃｏｍｐｕｔｅｒｅ Ｄｅｓｉｇｎ，米
国，ＩＥＥＥ，1995年10月 ２日，ｐ.
196−203
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/08
G06F 1/26 - 1/32
G06F 9/38
G06F 15/78
Claims (20)
- 【請求項１】セット・アソシアティブ・キャッシュ・メ
モリ及び複数の実行ユニットを含むプロセッサ内の電力
消費を減少させる方法であって、前記 セット・アソシアティブ・キャッシュ・メモリが第
１の電力モードで動作している間、前記セット・アソシ
アティブ・キャッシュ・メモリのＮ本（ここでＮはＮ＞
１の整数である）までのウェイで情報を保管するステッ
プと、前記第１の電力モードに比べて前記実行ユニットの各々
が使用されていないときが多い 第２の電力モードで前記
セット・アソシアティブ・キャッシュ・メモリが動作し
ている間、前記セット・アソシアティブ・キャッシュ・
メモリのＭ本（ここでＭはＮ＞Ｍ＞０の整数である）ま
でのウェイで前記情報を保管するステップと、前記第２の電力モードで動作している前記セット・アソ
シアティブ・キャッシュ・メモリに応答して、前記Ｍ本
のウェイ以外の前記キャッシュ・メモリのウェイに保管
された前記情報を無効化するステップとを 含む方法。 - 【請求項２】前記Ｎ本のウェイが前記Ｍ本のウェイを含
む、請求項１に記載の方法。 - 【請求項３】前記セット・アソシアティブ・キャッシュ
・メモリが、ソフトウェア事象に反応して前記第２の電
力モードで動作する、請求項１に記載の方法。 - 【請求項４】前記セット・アソシアティブ・キャッシュ
・メモリが、ハードウェア事象に反応して前記第２の電
力モードで動作する、請求項１に記載の方法。 - 【請求項５】前記ハードウェア事象が、前記セット・ア
ソシアティブ・キャッシュ・メモリの温度が限界温度を
超えたときに発生する、請求項４に記載の方法。 - 【請求項６】前記限界温度が、前記第１の電力モードで
動作している前記セット・アソシアティブ・キャッシュ
・メモリの最高安全温度である、請求項５に記載の方
法。 - 【請求項７】前記無効化された情報が、システム・メモ
リ内に保管された前記情報のバージョンに対して変更さ
れたことに反応して、前記無効化された情報を前記セッ
ト・アソシアティブ・キャッシュ・メモリから前記シス
テム・メモリにコピーすることを含む、請求項１に記載
の方法。 - 【請求項８】前記セット・アソシアティブ・キャッシュ
・メモリが前記第２の電力モードで動作している間、前
記Ｍ本のウェイ以外の前記セット・アソシアティブ・キ
ャッシュ・メモリのウェイに結合されたセンス増幅器の
グループを使用不可にすることを含む、請求項１に記載
の方法。請求項１に記載の方法。 - 【請求項９】前記セット・アソシアティブ・キャッシュ
・メモリが命令キャッシュ・メモリである、請求項１に
記載の方法。 - 【請求項１０】前記セット・アソシアティブ・キャッシ
ュ・メモリがデータ・キャッシュ・メモリである、請求
項１に記載の方法。 - 【請求項１１】セット・アソシアティブ・メモリ・キャ
ッシュおよび複数の実行ユニットを含むプロセッサ内の
電力消費を減少させる回路であって、前記 セット・アソシアティブ・キャッシュ・メモリが第
１の電力モードで動作している間、前記セット・アソシ
アティブ・キャッシュ・メモリのＮ本（ここでＮはＮ＞
１の整数である）までのウェイで情報を保管し、前記第１の電力モードに比べて前記実行ユニットの各々
が使用されていないときが多い 第２の電力モードで前記
セット・アソシアティブ・キャッシュ・メモリが動作し
ている間、前記セット・アソシアティブ・キャッシュ・
メモリのＭ本（ここでＭはＮ＞Ｍ＞０の整数である）ま
でのウェイで前記情報を保管し、前記第２の電力モードで動作している前記セット・アソ
シアティブ・キャッシュ・メモリに応答して、前記Ｍ本
のウェイ以外の前記セット・アソシアティブ・キャッシ
ュ・メモリのウェイに保管された前記情報を無効化する
回路。 - 【請求項１２】前記Ｎ本のウェイが前記Ｍ本のウェイを
含む、請求項１１に記載の回路。 - 【請求項１３】前記セット・アソシアティブ・キャッシ
ュ・メモリが、ソフトウェア事象に反応して前記第２の
電力モードで動作する、請求項１１に記載の回路。 - 【請求項１４】前記セット・アソシアティブ・キャッシ
ュ・メモリが、ハードウェア事象に反応して前記第２の
電力モードで動作する、請求項１１に記載の回路。 - 【請求項１５】前記ハードウェア事象が、前記セット・
アソシアティブ・キャッシュ・メモリの温度が限界温度
を超えたときに発生する、請求項１４に記載の回路。 - 【請求項１６】前記限界温度が、前記第１の電力モード
で動作している前記セット・アソシアティブ・キャッシ
ュ・メモリの最高安全温度である、請求項１５に記載の
回路。 - 【請求項１７】前記情報の１バージョンを保管するため
のシステム・メモリと、 前記無効化された情報が、前記システム・メモリ内に保
管された前記情報の前記バージョンに対して変更された
ことに反応して、前記無効化された情報を前記セット・
アソシアティブ・キャッシュ・メモリから前記システム
・メモリにコピーするための回路とを含む、請求項１１
に記載の回路。 - 【請求項１８】前記セット・アソシアティブ・キャッシ
ュ・メモリが前記第２の電力モードで動作している間、
前記Ｍ本のウェイ以外の前記セット・アソシアティブ・
キャッシュ・メモリのウェイに結合されたセンス増幅器
のグループを使用不可にするための回路を含む、請求項
１１に記載の回路。 - 【請求項１９】前記セット・アソシアティブ・キャッシ
ュ・メモリが命令キャッシュ・メモリである、請求項１
１に記載の回路。 - 【請求項２０】前記セット・アソシアティブ・キャッシ
ュ・メモリがデータ・キャッシュ・メモリである、請求
項１１に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/726,871 US5870616A (en) | 1996-10-04 | 1996-10-04 | System and method for reducing power consumption in an electronic circuit |
| US08/726871 | 1996-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10124202A JPH10124202A (ja) | 1998-05-15 |
| JP3466062B2 true JP3466062B2 (ja) | 2003-11-10 |
Family
ID=24920357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26556397A Expired - Fee Related JP3466062B2 (ja) | 1996-10-04 | 1997-09-30 | プロセッサ内の電力消費を減少させる方法及び回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5870616A (ja) |
| JP (1) | JP3466062B2 (ja) |
| KR (1) | KR100260864B1 (ja) |
| CN (1) | CN1099076C (ja) |
| GB (1) | GB2317976B (ja) |
| SG (1) | SG70606A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314523B1 (en) * | 1997-04-09 | 2001-11-06 | Compaq Computer Corporation | Apparatus for distributing power to a system of independently powered devices |
| US6167524A (en) * | 1998-04-06 | 2000-12-26 | International Business Machines Corporation | Apparatus and method for efficient battery utilization in portable personal computers |
| US6185657B1 (en) * | 1998-04-20 | 2001-02-06 | Motorola Inc. | Multi-way cache apparatus and method |
| US6421698B1 (en) * | 1998-11-04 | 2002-07-16 | Teleman Multimedia, Inc. | Multipurpose processor for motion estimation, pixel processing, and general processing |
| US6658532B1 (en) * | 1999-12-15 | 2003-12-02 | Intel Corporation | Cache flushing |
| US6446168B1 (en) * | 2000-03-22 | 2002-09-03 | Sun Microsystems, Inc. | Method and apparatus for dynamically switching a cache between direct-mapped and 4-way set associativity |
| US7263567B1 (en) * | 2000-09-25 | 2007-08-28 | Intel Corporation | Method and apparatus for lowering the die temperature of a microprocessor and maintaining the temperature below the die burn out |
| US6845432B2 (en) * | 2000-12-28 | 2005-01-18 | Intel Corporation | Low power cache architecture |
| TW586666U (en) * | 2001-04-03 | 2004-05-01 | Univ Nat Chiao Tung | Microprocessor command reading structure |
| KR100395756B1 (ko) * | 2001-06-16 | 2003-08-21 | 삼성전자주식회사 | 캐쉬 메모리 및 이를 이용하는 마이크로 프로세서 |
| US7152170B2 (en) * | 2003-02-20 | 2006-12-19 | Samsung Electronics Co., Ltd. | Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels based on a number of operating threads and methods of operating |
| US20050046400A1 (en) * | 2003-05-21 | 2005-03-03 | Efraim Rotem | Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components |
| US7174405B1 (en) * | 2003-06-06 | 2007-02-06 | Cisco Technology, Inc. | Method and system for replacing a read-modify-write operation with an atomic set-bits or clear-bits operation |
| TWI224281B (en) * | 2003-07-16 | 2004-11-21 | Sunplus Technology Co Ltd | A processor executing script with different length and method thereof |
| US7233880B2 (en) * | 2003-09-11 | 2007-06-19 | Intel Corporation | Adaptive cache algorithm for temperature sensitive memory |
| US20050138296A1 (en) * | 2003-12-18 | 2005-06-23 | Coulson Richard L. | Method and system to alter a cache policy |
| US7664970B2 (en) | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
| US20070156992A1 (en) * | 2005-12-30 | 2007-07-05 | Intel Corporation | Method and system for optimizing latency of dynamic memory sizing |
| US7966511B2 (en) | 2004-07-27 | 2011-06-21 | Intel Corporation | Power management coordination in multi-core processors |
| US7818502B2 (en) * | 2005-03-31 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Selectively powering down tag or data memories in a cache based on overall cache hit rate and per set tag hit rate |
| US7475192B2 (en) * | 2005-07-12 | 2009-01-06 | International Business Machines Corporation | Cache organization for power optimized memory access |
| US7647514B2 (en) * | 2005-08-05 | 2010-01-12 | Fujitsu Limited | Reducing power consumption at a cache |
| US20070083783A1 (en) * | 2005-08-05 | 2007-04-12 | Toru Ishihara | Reducing power consumption at a cache |
| US20070043965A1 (en) * | 2005-08-22 | 2007-02-22 | Intel Corporation | Dynamic memory sizing for power reduction |
| US7562191B2 (en) * | 2005-11-15 | 2009-07-14 | Mips Technologies, Inc. | Microprocessor having a power-saving instruction cache way predictor and instruction replacement scheme |
| US7689772B2 (en) * | 2006-05-04 | 2010-03-30 | Intel Corporation | Power-performance modulation in caches using a smart least recently used scheme |
| US7644293B2 (en) * | 2006-06-29 | 2010-01-05 | Intel Corporation | Method and apparatus for dynamically controlling power management in a distributed system |
| US7827425B2 (en) * | 2006-06-29 | 2010-11-02 | Intel Corporation | Method and apparatus to dynamically adjust resource power usage in a distributed system |
| JP2008090673A (ja) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | キャッシュメモリ制御装置 |
| US8028131B2 (en) | 2006-11-29 | 2011-09-27 | Intel Corporation | System and method for aggregating core-cache clusters in order to produce multi-core processors |
| US8151059B2 (en) * | 2006-11-29 | 2012-04-03 | Intel Corporation | Conflict detection and resolution in a multi core-cache domain for a chip multi-processor employing scalability agent architecture |
| JP2009251713A (ja) * | 2008-04-02 | 2009-10-29 | Toshiba Corp | キャッシュメモリ制御装置 |
| GB2464131A (en) * | 2008-10-06 | 2010-04-07 | Ibm | Lowering i/o power of a computer system by lowering code switching frequency |
| JP5338905B2 (ja) * | 2009-05-29 | 2013-11-13 | 富士通株式会社 | キャッシュ制御装置およびキャッシュ制御方法 |
| US9164905B2 (en) | 2009-09-02 | 2015-10-20 | Nec Corporation | Semiconductor integrated circuit device, method of controlling semiconductor integrated circuit device, and cache device |
| US9164772B2 (en) | 2011-02-04 | 2015-10-20 | Qualcomm Incorporated | Hybrid queue for storing instructions from fetch queue directly in out-of-order queue or temporarily in in-order queue until space is available |
| WO2012169142A1 (en) | 2011-06-09 | 2012-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Cache memory and method for driving the same |
| JP6012263B2 (ja) | 2011-06-09 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
| US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
| US20140136793A1 (en) * | 2012-11-13 | 2014-05-15 | Nvidia Corporation | System and method for reduced cache mode |
| GB2514618B (en) * | 2013-05-31 | 2020-11-11 | Advanced Risc Mach Ltd | Data processing systems |
| KR20200114481A (ko) | 2019-03-28 | 2020-10-07 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091851A (en) * | 1989-07-19 | 1992-02-25 | Hewlett-Packard Company | Fast multiple-word accesses from a multi-way set-associative cache memory |
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| US5345569A (en) * | 1991-09-20 | 1994-09-06 | Advanced Micro Devices, Inc. | Apparatus and method for resolving dependencies among a plurality of instructions within a storage device |
| US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
| US5761473A (en) * | 1993-01-08 | 1998-06-02 | International Business Machines Corporation | Method and system for increased instruction synchronization efficiency in a superscalar processsor system utilizing partial data dependency interlocking |
| KR0122528B1 (ko) * | 1993-01-08 | 1997-11-20 | 윌리엄 티.엘리스 | 슈퍼스칼라 프로세서 시스템에서 중간 기억 버퍼의 할당을 인덱스하기 위한 방법 및 시스템 |
| US5465373A (en) * | 1993-01-08 | 1995-11-07 | International Business Machines Corporation | Method and system for single cycle dispatch of multiple instructions in a superscalar processor system |
| US5682515A (en) * | 1993-01-25 | 1997-10-28 | Benchmarq Microelectronics, Inc. | Low power set associative cache memory with status inhibit of cache data output |
| US5420808A (en) * | 1993-05-13 | 1995-05-30 | International Business Machines Corporation | Circuitry and method for reducing power consumption within an electronic circuit |
| WO1995016952A1 (en) * | 1993-12-15 | 1995-06-22 | Silicon Graphics Inc. | Superscalar microprocessor instruction pipeline including instruction dispatch and release control |
| CA2157595A1 (en) * | 1994-01-05 | 1995-07-13 | William H. Keehn | Safe-stop mode for a microprocessor operating in a pseudo-static random access memory environment |
| JP3428741B2 (ja) * | 1994-02-14 | 2003-07-22 | 松下電器産業株式会社 | 演算装置とアドレス発生装置及びプログラム制御装置 |
| US5495419A (en) * | 1994-04-19 | 1996-02-27 | Lsi Logic Corporation | Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing |
| JP2858542B2 (ja) * | 1994-06-03 | 1999-02-17 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ用ディスク・ドライブの電力消費を節減する方法及び装置 |
| US5666537A (en) * | 1994-08-12 | 1997-09-09 | Intel Corporation | Power down scheme for idle processor components |
| GB2297398B (en) * | 1995-01-17 | 1999-11-24 | Advanced Risc Mach Ltd | Accessing cache memories |
| JPH0950401A (ja) * | 1995-08-09 | 1997-02-18 | Toshiba Corp | キャッシュメモリ及びそれを備えた情報処理装置 |
-
1996
- 1996-10-04 US US08/726,871 patent/US5870616A/en not_active Expired - Lifetime
-
1997
- 1997-07-31 GB GB9716264A patent/GB2317976B/en not_active Expired - Fee Related
- 1997-08-11 SG SG1997002901A patent/SG70606A1/en unknown
- 1997-08-18 KR KR1019970039158A patent/KR100260864B1/ko not_active IP Right Cessation
- 1997-09-03 CN CN97117936A patent/CN1099076C/zh not_active Expired - Lifetime
- 1997-09-30 JP JP26556397A patent/JP3466062B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｓｌａｔｏｎ，Ｊ． ｅｔ ａｌ，Ｔｈｅ ＰｏｗｅｒＰＣＴＭ ６０３Ｅ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ：Ａｎ Ｅｎｈａｎｃｅｄ，Ｌｏｗ−Ｐｏｗｅｒ，Ｓｕｐｅｒｓｃａｌａｒ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ，Ｐｒｏｃ． ｏｆ ８ｔｈ Ｉｎｔ"ｌ Ｃｏｎｆ．ｏｎ Ｃｏｍｐｕｔｅｒｅ Ｄｅｓｉｇｎ，米国，ＩＥＥＥ，１９９５年１０月 ２日，ｐ．１９６−２０３ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1099076C (zh) | 2003-01-15 |
| CN1180196A (zh) | 1998-04-29 |
| US5870616A (en) | 1999-02-09 |
| KR100260864B1 (ko) | 2000-07-01 |
| JPH10124202A (ja) | 1998-05-15 |
| GB2317976B (en) | 2001-12-19 |
| SG70606A1 (en) | 2000-02-22 |
| GB9716264D0 (en) | 1997-10-08 |
| GB2317976A (en) | 1998-04-08 |
| KR19980032288A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3466062B2 (ja) | プロセッサ内の電力消費を減少させる方法及び回路 | |
| JP3177198B2 (ja) | プロセッサ内の電力消費を減少させる方法及び回路 | |
| TW382672B (en) | Computer system and method for controlling the same | |
| JP3285644B2 (ja) | キャッシュメモリを有するデータプロセッサ | |
| US5860107A (en) | Processor and method for store gathering through merged store operations | |
| US5249286A (en) | Selectively locking memory locations within a microprocessor's on-chip cache | |
| US5897655A (en) | System and method for cache replacement within a cache set based on valid, modified or least recently used status in order of preference | |
| US5551005A (en) | Apparatus and method of handling race conditions in mesi-based multiprocessor system with private caches | |
| US6092159A (en) | Implementation of configurable on-chip fast memory using the data cache RAM | |
| US20040064680A1 (en) | Method and apparatus for reducing register file access times in pipelined processors | |
| US5893921A (en) | Method for maintaining memory coherency in a computer system having a cache utilizing snoop address injection during a read transaction by a dual memory bus controller | |
| JP2713332B2 (ja) | データ処理装置及びメモリ・キャッシュの動作方法 | |
| US9128857B2 (en) | Flush engine | |
| JPH11312122A (ja) | 使用者が構築可能なオンチッププログラムメモリシステム | |
| US6665767B1 (en) | Programmer initiated cache block operations | |
| US5809532A (en) | Data processor with cache and method of operation | |
| US6772326B2 (en) | Interruptible and re-entrant cache clean range instruction | |
| EP0459233A2 (en) | Selectively locking memory locations within a microprocessor's on-chip cache | |
| EP1107110B1 (en) | Instruction loop buffer | |
| JP3048978B2 (ja) | 電子回路内の電力消費を減少させる方法及びシステム | |
| US5895486A (en) | Method and system for selectively invalidating cache lines during multiple word store operations for memory coherence | |
| US6963965B1 (en) | Instruction-programmable processor with instruction loop cache | |
| JP3048979B2 (ja) | 電子回路内の電力消費を減少させる方法及びシステム | |
| US20040078550A1 (en) | Multi-processor computing system having a JAVA stack machine and a RISC-based processor | |
| US20040003308A1 (en) | Fixed point unit power reduction mechanism for superscalar loop execution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |