JP3463291B2 - 圧縮ディジタル・ビデオ・シーケンスをデコードし表示する方法および装置 - Google Patents

圧縮ディジタル・ビデオ・シーケンスをデコードし表示する方法および装置

Info

Publication number
JP3463291B2
JP3463291B2 JP00659397A JP659397A JP3463291B2 JP 3463291 B2 JP3463291 B2 JP 3463291B2 JP 00659397 A JP00659397 A JP 00659397A JP 659397 A JP659397 A JP 659397A JP 3463291 B2 JP3463291 B2 JP 3463291B2
Authority
JP
Japan
Prior art keywords
picture
decoding
decoded
frame
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00659397A
Other languages
English (en)
Other versions
JPH09233474A (ja
Inventor
セザール・アウグスト・ゴンザレス
エリオット・ネイル・リンツァー
プラソーン・ティワリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09233474A publication Critical patent/JPH09233474A/ja
Application granted granted Critical
Publication of JP3463291B2 publication Critical patent/JP3463291B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ圧縮の分野
に関し、より具体的には、ディジタル・モーション・ビ
デオ信号を圧縮解除するためのシステムおよび技法に関
する。
【０００２】
【従来の技術】ディジタル伝送網、ディジタル記憶媒
体、超大規模集積回路素子、ビデオおよびオーディオ信
号のディジタル処理における技術の進歩が集中し、広範
囲の応用分野でディジタル・ビデオの伝送や記憶が経済
的なものになっている。ディジタル・ビデオ信号の記憶
と伝送は多くの応用分野にとって主要なものであり、ビ
デオ信号の未圧縮表現は大容量の記憶装置を必要とする
ので、ディジタル・ビデオ圧縮技法の使用は、発展中の
この技術分野にとって重大なものである。これに関し
て、この１０年間にディジタル・ビデオ信号の圧縮に関
するいくつかの国際規格が出現したが、さらに多くの規
格が現在作成中である。このような規格は、テレビ電話
およびテレビ会議、同軸および光ファイバ・ネットワー
ク上での高品質ディジタル・テレビ伝送ならびに地上放
送および直接放送衛星による放送、ＣＤ−ＲＯＭ、ディ
ジタル・オーディオ・テープ、ウィンチェスタ・ディス
ク・ドライブ上の対話式マルチメディア製品など、様々
な応用分野において圧縮ディジタル・ビデオの伝送およ
び記憶のためのアルゴリズムに適用される。
【０００３】このような規格のいくつかは、たとえば、
ＣＣＩＴＴ（国際電信電話諮問委員会）勧告Ｈ．１２
０、ＣＣＩＴＴ勧告Ｈ．２６１、ＩＳＯ／ＩＥＣ ＭＰ
ＥＧ−１およびＭＰＥＧ−２規格など、複数の圧縮技法
に共通する中心部分に基づくアルゴリズムを含む。ＭＰ
ＥＧアルゴリズムは、国際標準化機構（ＩＳＯ）と国際
電気標準会議（ＩＥＣ）の共同技術委員会の一部である
Moving Picture ExpertsGroup (MPEG)によって開発され
たものである。このＭＰＥＧ委員会は、ビデオおよび関
連のオーディオ信号の多重化圧縮表現に関する規格を開
発してきた。
【０００４】
【発明が解決しようとする課題】ビデオ・デコーダは、
通常、汎用または専用プロセッサおよびメモリとして実
現される。従来のＭＰＥＧ−２デコーダの場合、通常、
３つまたはそれ以上のデコード化フレームが同時にメモ
リに格納される。したがって、メモリのコストがデコー
ド・サブシステムのコストを左右する場合が多い。
【０００５】
【課題を解決するための手段】本発明は、いくつかのピ
クチャを複数回デコードすることにより、デコード・サ
ブシステムのメモリ要件を低減するものである。システ
ムと方法の両方を提供する。この方法により、シーケン
ス内のピクチャの第１回目のデコードが行われる。この
第１のデコードに応答して、ピクチャの第１の部分がデ
ィスプレイに供給される。このピクチャは、もう一度デ
コードされる。この第２のデコードに応答して、ピクチ
ャの第２の部分がディスプレイに供給される。好ましい
実施例のビデオ・デコーダは、２つのデコード化フレー
ムと、第３のデコード化フレームの一部を加えたものだ
けをメモリに格納する。本発明は、ＩＳＯ／ＩＥＣ Ｍ
ＰＥＧ−２規格での使用に適したデコーダで実施できる
ことで有利である。
【０００６】
【発明の実施の形態】
ａ．ＭＰＥＧ−２環境 本発明は、ＭＰＥＧ−２デコーダに関連して適用可能な
ので、本発明の理解を容易にするために、ＭＰＥＧ−２
圧縮アルゴリズムの関連態様の一部について以下に検討
する。ただし、本発明は、ＭＰＥＧ−２アルゴリズムの
特徴の一部を供用する他のビデオ・コーディング・アル
ゴリズムにも適用可能であることに留意されたい。
【０００７】まず、１ページ分のテキスト、イメージ、
音声セグメント、ビデオ・シーケンスなど、任意のデー
タ・オブジェクトの圧縮は、１）そのオブジェクトをト
ークンの集合に分解するステップと、２）ある意味で最
小長を有するバイナリ・ストリングによってそのトーク
ンを表現するステップと、３）適切に定義された順序に
ストリングを連結するステップとを含む一連のステップ
と見なすことができることに留意されたい。ステップ２
と３は損失が発生しないものである。すなわち、逆の処
理を行ったときに元のデータが忠実に回復可能である。
また、ステップ２はエントロピ・コーディングとして知
られているものである。ステップ１は、一般に、損失が
発生しない場合もあれば、損失が発生する場合もある。
多くのビデオ圧縮アルゴリズムでは、厳重なビット伝送
速度要件のために損失が発生する。正常で損失が発生す
る圧縮アルゴリズムでは、冗長情報と不適切情報を除去
し、視覚的に重要なものになりそうもない比較的大きい
エラーを許し、人間の監視者が非常に敏感に反応するシ
ーケンスの諸態様を慎重に表現する。ステップ１のＭＰ
ＥＧ−２アルゴリズムで使用する技法については、予測
／補間動き補償ハイブリッドＤＣＴ／ＤＰＣＭコーディ
ングと記述することができる。ステップ２では、可変長
コーディングとしても知られているハフマン・コーディ
ングを使用する。
【０００８】ＭＰＥＧ−２ビデオ規格は、ISO-IEC JTC1
/SC29/WG11, Generic Coding of Moving Pictures and
Associated Audio Information: Video, International
Standard, 1994に規定されているように、伝送用のビ
デオのコード化表現を規定するものである。このアルゴ
リズムは、インタレースまたはノンインタレース成分ビ
デオについて機能するように設計されている。それぞれ
のピクチャは、輝度（Ｙ）、赤色差（Ｃｒ）、青色差
（Ｃｂ）という３つの成分を有する。ビデオ・データ
は、各ＹサンプルごとにＣｒとＣｂのサンプルが１つず
つ存在する４：４：４のフォーマットか、水平方向に輝
度サンプルの半分の数のＣｒサンプルとＣｂサンプルが
存在する４：２：２のフォーマットか、または水平方向
と垂直方向の両方に輝度サンプルの半分の数のＣｒサン
プルとＣｂサンプルが存在する４：２：０のフォーマッ
トでコーディングすることができる。
【０００９】ＭＰＥＧ−２データ・ストリームは、ビデ
オ・ストリームとオーディオ・ストリームから構成さ
れ、これらのストリームをシステム情報および他に可能
なビットストリームとともにパックすると、階層化と見
なすことができるシステム・データ・ストリームにな
る。ＭＰＥＧ−２データ・ストリームのビデオ層内で
は、圧縮データがさらに階層化されている。この層の構
成を説明すると、本発明を理解する上で役に立つだろ
う。ＭＰＥＧ−２ビデオ階層化構造のこれらの層につい
ては、図１〜２に示す。これらの層は、圧縮アルゴリズ
ムの操作ならびに圧縮ビット・ストリームの構成に関連
する。最上位の層はビデオ・シーケンス層であり、シー
ケンス全体の制御情報とパラメータを含む。次の層で
は、１つのシーケンスが複数セットの連続ピクチャに細
分化されるが、それぞれのセットは「ピクチャ・グルー
プ」（ＧＯＰ）と呼ばれる。この層の全体的な図を図１
に示す。先行するＧＯＰとはほぼ無関係に、いずれのＧ
ＯＰの先頭からでもデコードを開始することができる。
１つのＧＯＰ内に含めることができるピクチャの数には
制限がなく、すべてのＧＯＰ内のピクチャの数を同じに
する必要もない。
【００１０】第３の層すなわちピクチャ層は、単一ピク
チャである。この層の全体的な図を図２に示す。各ピク
チャの輝度成分は１６×１６の領域に細分化され、色差
成分は１６×１６の輝度領域と空間的に同位置の適当な
サイズのブロックに細分化される。すなわち、４：４：
４のビデオの場合、色差成分は１６×１６になり、４：
２：２のビデオの場合、色差成分は８×１６になり、
４：２：０のビデオの場合、色差成分は８×８になる。
このような同位置の輝度領域と色差領域をひとまとめに
すると、「マクロブロック」（ＭＢ）と呼ばれる第５の
層が構成される。１つのピクチャ内のマクロブロックに
は、マクロブロック１から始まって、辞書編集上の順序
で連続番号が付けられている。
【００１１】ピクチャ層とＭＢ層との間には、第５の層
すなわち「スライス」層が存在する。各スライスは、任
意の数の連続ＭＢから構成される。最後に、各ＭＢは、
４つの８×８輝度ブロックと、８つ、４つ、または２つ
（４：４：４のビデオ、４：２：２のビデオ、４：２：
０のビデオ用）のクロミナンス・ブロックとから構成さ
れる。シーケンス層、ＧＯＰ層、ピクチャ層、スライス
層はいずれも、それに関連するヘッダを有する。このヘ
ッダは、バイト位置合せされた開始コードから始まり、
対応する層に含まれるデータに関連する情報を含む。
【００１２】ピクチャは、フィールド構造化になってい
る場合もあれば、フレーム構造化になっている場合もあ
る。フレーム構造化ピクチャは、フレーム全体を再構築
するための情報、すなわち、奇数線を含む一方のフィー
ルドと、偶数線を含むもう一方のフィールドとの組合せ
を含む。フィールド構造化ピクチャは、１つのフィール
ドを再構築するための情報を含む。各輝度フレームの幅
（ピクチャ・エレメントまたはピクセル数）をＣで示
し、高さをＲで示す場合（Ｃは列、Ｒは行）、フレーム
構造化ピクチャはＣ×Ｒピクセル分の情報を含み、フィ
ールド構造化ピクチャはＣ×Ｒ／２ピクセル分の情報を
含む。
【００１３】１つのフレーム内の２つのフィールドは、
上部フィールドと下部フィールドである。１つのフレー
ム内の線に１から番号を付けると、上部フィールドは奇
数線（１、３、５、・・）を含み、下部フィールドは偶
数線（２、４、６、・・）を含む。したがって、上部フ
ィールドを奇数フィールドと呼び、下部フィールドを偶
数フィールドと呼ぶこともできる。
【００１４】フィールド構造化ピクチャ内のマクロブロ
ックは、単一フィールドからの１６×１６のピクセル・
セグメントを含む。フレーム構造化ピクチャ内のマクロ
ブロックは、両方のフィールドが構成するフレームから
の１６×１６のピクセル・セグメントを含み、それぞれ
のマクロブロックは２つのフィールドのそれぞれからの
１６×８の領域を含む。
【００１５】図３には、フレーム構造化ピクチャとして
コード化された３２×３２のフレームのマクロブロック
区分が描かれている。この図では、上部フィールドのピ
クセルをｘで示し、下部フィールドのピクセルを０で示
している。ただし、それぞれのマクロブロックは各フィ
ールドからの１６×８の領域を含むことに留意された
い。
【００１６】図４および図５には、２つのフィールド構
造化ピクチャとしてコード化された３２×３２のフレー
ムのマクロブロック区分が描かれている。この場合も、
上部フィールドのピクセルをｘで示し、下部フィールド
のピクセルを０で示している。図４には上部フィールド
・ピクチャを示し、各マクロブロックは上部フィールド
からの１６×１６のピクセルからなるアレイになってい
る。図５には下部フィールド・ピクチャを示し、各マク
ロブロックは下部フィールドからの１６×１６のピクセ
ルからなるアレイになっている。ただし、これらのピク
チャは表示順にコード化されており、上部フィールドを
先に表示する場合は上部フィールドに関連するピクチャ
が先にビット・ストリームに現れ、下部フィールドを先
に表示する場合は下部フィールドに関連するピクチャが
先にビット・ストリームに現れることに留意されたい。
【００１７】１つのＧＯＰ内では３つのタイプのピクチ
ャを表示することができる。このピクチャ・タイプを区
別する違いは、使用する圧縮方法である。第１のタイプ
であるイントラモード・ピクチャすなわちＩピクチャ
は、他のどのピクチャとも無関係に圧縮される。Ｉピク
チャ間の距離には一定の上限がないが、ランダム・アク
セスや他の特殊動作モードを容易にするためにシーケン
ス全体に散在する場合が多くなるものと思われる。予測
動き補償ピクチャ（Ｐピクチャ）は、前に表示されたＩ
ピクチャまたはＰピクチャからの２つの再構築フィール
ドとともにそのピクチャとして、圧縮データから再構築
される。双方向動き補償ピクチャ（Ｂピクチャ）は、前
に表示されたＩピクチャまたはＰピクチャからの２つの
再構築フィールドと、今後表示されるＩピクチャまたは
Ｐピクチャからの２つの再構築フィールドとともにその
ピクチャとして、圧縮データから再構築される。再構築
したＩピクチャまたはＰピクチャを使用すると他のピク
チャを再構築できるので、これらのピクチャを基準ピク
チャと呼ぶ。
【００１８】ＭＰＥＧ−２規格の場合、１つのフレーム
は、１つのフレーム構造化ピクチャまたは２つのフィー
ルド構造化ピクチャとしてコーディングすることができ
る。１つのフレームを２つのフィールド構造化ピクチャ
としてコーディングする場合、両方のフィールドをＩピ
クチャとしてコーディングするか、第１のフィールドを
Ｉピクチャとしてコーディングし、第２のフィールドを
Ｐピクチャとしてコーディングするか、両方のフィール
ドをＰピクチャとしてコーディングするか、または両方
のフィールドをＢピクチャとしてコーディングすること
ができる。
【００１９】１つのフレームを１つのフレーム構造化Ｉ
ピクチャとしてコーディングするか、２つのフィールド
構造化Ｉピクチャとしてコーディングするか、または１
つのフィールド構造化Ｉピクチャとそれに続く１つのフ
ィールド構造化Ｐピクチャとしてコーディングする場
合、このフレームはＩフレームであるという。すなわ
ち、前のフレームからのピクチャ・データを使用せずに
再構築することができる。１つのフレームを１つのフレ
ーム構造化Ｐピクチャとしてコーディングするか、また
は２つのフィールド構造化Ｐピクチャとしてコーディン
グする場合、このフレームはＰフレームであるという。
すなわち、現行フレームと、前にコーディングしたＩま
たはＰフレーム内の情報から再構築することができる。
１つのフレームを１つのフレーム構造化Ｂピクチャとし
てコーディングするか、または２つのフィールド構造化
Ｂピクチャとしてコーディングする場合、このフレーム
はＢフレームであるという。すなわち、現行フレーム
と、前にコーディングした２つのＩまたはＰフレーム
（すなわち、Ｂフレームの前後に現れるＩまたはＰフレ
ーム）内の情報から再構築することができる。Ｉまたは
Ｐフレームを基準フレームと呼ぶことにする。
【００２０】ピクチャ・コーディング・タイプ（Ｉ、
Ｐ、またはＢ）ならびにピクチャ構造（フィールド構造
化またはフレーム構造化）は、コード化ピクチャを開始
するヘッダ情報に含まれている。フィールド構造化ピク
チャの場合、ヘッダは、そのピクチャが上部フィールド
か下部フィールドかを示す。前者の場合、デコーダは最
上部セットの線としてデコード化フィールドを表示し、
後者の場合は、最下部セットとして表示する。フレーム
構造ピクチャの場合、ヘッダは、フレームが「上部フィ
ールド優先」であるかどうかを指定する。そうである場
合、上部フィールドが先に表示され、そうではない場
合、上部フィールドが２番目に表示される。図３を参照
すると、フレームが上部フィールド優先である場合は
「ｘ」が先に表示され、そうでない場合は「０」が先に
表示される。前述のように、２つのフィールド構造化ピ
クチャとしてコード化されたフレームの場合、デコーダ
は、そのフィールドがコード化された順序によってどの
フィールドを先に表示するかを把握する。上部フィール
ドが先にコード化された場合はそれが先に表示され、下
部フィールドが先にコード化された場合はそれが先に表
示される。ヘッダは「repeat_first_fielf」というビッ
トも含む。フィールド構造化ピクチャの場合、このビッ
トは必ず０に設定される。フレーム構造化ピクチャの場
合、このビットは１に設定することができるが、その場
合、第２のフィールドの前後に第１のフィールドが表示
される。
【００２１】一般的な圧縮技法は変換コーディングであ
る。ＭＰＥＧ−２およびその他のいくつかの圧縮規格で
は、離散コサイン変換（ＤＣＴ）がえり抜きの変換方法
である。Ｉピクチャの圧縮は、１）ピクセル・ブロック
のＤＣＴを取るステップと、２）ＤＣＴ係数を量子化す
るステップと、３）その結果をハフマン・コーディング
するステップというステップによって達成される。ＭＰ
ＥＧ−２では、ＤＣＴ操作により、ｎ×ｎピクセルのブ
ロックがｎ×ｎセットの変換係数に変換される。国際的
な圧縮規格のいくつかのように、ＭＰＥＧ−２アルゴリ
ズムでは、８×８というＤＣＴブロック・サイズを使用
する。ＤＣＴ変換自体は損失が発生しない動作であり、
それが実行される計算装置とアルゴリズムの精度の範囲
内で反転することができる。
【００２２】１つのマクロブロックからＤＣＴ用の８×
８ブロックへの区分は、フレーム構造化ピクチャでは適
応実行され、フィールド構造化ピクチャでは非適応実行
される。フレーム構造化ピクチャでは、各マクロブロッ
クを「フレーム」モードまたは「フィールド」モードで
区分することができる。これをマクロブロックの「コー
ディング・モード」と呼ぶことにする。
【００２３】図１５〜１８には、フレーム構造化ピクチ
ャ内のピクセルのマクロブロック区分を示す。図１５に
は、フレーム・モードでの輝度ピクセルの区分を示す
が、１６×１６ブロックの輝度ピクセルは４つの８×８
ブロックに分割されている。ブロックＡは左上のブロッ
クであり、ブロックＢは右上のブロックであり、ブロッ
クＣは左下のブロックであり、ブロックＤは右下のブロ
ックである。図１６には、フィールド・モードでの輝度
ピクセルの区分を示すが、１６×１６ブロックの輝度ピ
クセルは４つの８×８ブロックに分割されている。ブロ
ックＡは上部フィールド左のブロックであり、ブロック
Ｂは上部フィールド右のブロックであり、ブロックＣは
下部フィールド左のブロックであり、ブロックＤは下部
フィールド右のブロックである。４：２：０のデータの
場合、各マクロブロックのクロミナンス成分は８×８で
あり、したがって非適応区分が行われる。（ただし、こ
れは、フィールド・コーディング・モードを使用する場
合でも各クロミナンス・ブロックが４：２：０のデータ
用の両方のフィールドからのデータを有することになる
ことを意味することに留意されたい。）４：４：４モー
ドでは、各マクロブロックのクロミナンス成分は１６×
１６であり、輝度成分と同じように区分される。図１７
には、フレーム・モードでのクロミナンス・ピクセルの
区分を示すが、１６×８の各ブロックのクロミナンス・
ピクセルは２つの８×８ブロックに分割され、ブロック
Ｅは上部ブロックであり、ブロックＦは下部ブロックで
ある。図１８には、フィールド・モードでのクロミナン
ス・ピクセルの区分を示すが、１６×８の各ブロックの
クロミナンス・ピクセルは２つの８×８ブロックに分割
され、ブロックＥは上部フィールド・ブロックであり、
ブロックＦは下部フィールド・ブロックである。
【００２４】フィールド構造化ピクチャでは、輝度デー
タは必ず図１５のように区分される。４：２：２のデー
タの場合、クロミナンス・データは必ず図１７のように
区分され、４：４：４のデータの場合、クロミナンス・
データは必ず図１５のように区分される。
【００２５】第２のステップであるＤＣＴ係数の量子化
は、ＭＰＥＧ−２アルゴリズムでの損失発生の主な発生
源である。ＤＣＴ係数の２次元アレイのエレメントをｃ
ｍｎで示すと、その場合、ｍおよびｎは０〜７の範囲に
することができるが、切捨てまたは丸めによる訂正は除
き、各ＤＣＴ係数ｃｍｎをｗｍｎ×ＱＰで割ることによ
って量子化が達成される。その場合、ｗｍｎは重み係数
であり、ＱＰは量子化器パラメータである。重み係数ｗ
ｍｎにより、視覚的にあまり重要ではない係数に対して
より大まかな量子化を適用することができる。量子化器
パラメータＱＰは、ＭＰＥＧ−２における品質対ビット
伝送速度の兼ね合いをはかる主な手段である。１つのピ
クチャ内のＭＢごとにＱＰが変化可能であることに留意
することは重要である。
【００２６】量子化後、１組のハフマン・コードを使用
して、各ＭＢごとのＤＣＴ係数情報が構成され、コーデ
ィングされる。このステップの詳細は本発明を理解する
上で不可欠なものではなく、当技術分野ではだいたい理
解されているので、ここではこれ以上詳しい説明は行わ
ない。
【００２７】多くのビデオ・シーケンスは、連続ピクチ
ャ間の高度の相関関係を示す。ピクチャをコーディング
する前にこの冗長性を除去するための有用な方法は「動
き補償」である。ＭＰＥＧ−２は、いくつかの動き補償
方法（以下に記載する）のツールを提供するものであ
る。
【００２８】多くの動き補償方法では以下の点が共通し
ている。各マクロブロックごとに１つまたは複数の動き
ベクトルがビット・ストリームにコード化される。この
ような動きベクトルにより、デコーダは、予測マクロブ
ロックというマクロブロックを再構築することができ
る。エンコーダは、コード化すべきマクロブロックから
「予測」マクロブロックを引いて「差」マクロブロック
を形成する。エンコーダは、イントラ・マクロブロック
を圧縮するのに使用するツールによく似たツールを使用
して、差マクロブロックを圧縮する。
【００２９】ピクチャのタイプによって、使用できる動
き補償の方法が決まる。エンコーダは、ピクチャ内の各
マクロブロックごとにこのような方法の中から選択す
る。使用するマクロブロック・モードおよび動き補償モ
ードによって、動き補償方法の１つを説明する。マクロ
ブロック・モードとしては、イントラ（Ｉ）モードと、
順方向（Ｆ）モードと、逆方向（Ｂ）モードと、補間順
方向／逆方向（ＦＢ）モードという４通りがある。Ｉモ
ードの場合、動き補償は一切使用しない。それ以外のマ
クロブロック・モードの場合、１６×１６（Ｓ）または
１６×８（Ｅ）動き補償モードを使用することができ
る。Ｆマクロブロック・モードの場合、２重基本（Ｄ）
動き補償モードも使用することができる。マクロブロッ
ク・モードとマクロブロックが使用する動き補償モード
との組合せを動き補償「方法」と呼ぶことにすると、Ｍ
ＰＥＧ−２のこのような方法としては、Ｆ／Ｓ、Ｂ／
Ｓ、ＦＢ／Ｓ、Ｆ／Ｅ、Ｂ／Ｅ、ＦＢ／Ｅ、Ｆ／Ｄの７
通りになる。これらの方法のすべてについて後述する。
【００３０】どのピクチャ内のマクロブロックでも、Ｉ
マクロブロック・モードで圧縮することができる。これ
は、Ｉピクチャで使用可能な唯一のマクロブロック・モ
ードであり、動き補償を使用しないものである。
【００３１】Ｆマクロブロック・モードは、ＰまたはＢ
ピクチャで使用できるが、Ｉピクチャでは使用できな
い。Ｆマクロブロック・モードを使用すると、現行ピク
チャの前に表示すべき基準ピクチャ（前の基準フレー
ム）から最も最近デコードした上部および下部フィール
ドから予測マクロブロックが形成される。ただし、フィ
ールド・ピクチャを使用すると、前のフレームが連続表
示されない２つのフィールドから構成することができ、
フレームが２つのフィールド構造化Ｐピクチャとして圧
縮される場合、第２のフィールドに使用した前のフレー
ムが現行フレームの第１のフィールドと、最後の基準ピ
クチャからの反対パリティの最後のデコード化フィール
ドになるので、前のフレームの２つのフィールド間に多
くのＢピクチャが存在する可能性があることに留意され
たい。
【００３２】ＢまたはＦＢマクロブロック・モードは、
Ｂピクチャで使用できるが、ＩまたはＰピクチャでは使
用できない。Ｂマクロブロック・モードを使用すると、
現行ピクチャの後に表示すべき、最も最近デコードした
２つの基準フィールド（今後の基準フレーム）から予測
マクロブロックが形成される。ＦＢマクロブロック・モ
ードを使用すると、今後の基準フレームと前の基準フレ
ームから予測マクロブロックが形成される。
【００３３】Ｆマクロブロック・モードとＳ動き補償モ
ードとを使用する動き補償方法（Ｆ／Ｓ）については、
次のように説明することができる。エンコーダは、ビッ
ト・ストリームで単一ベクトルを送る。フレーム構造化
ピクチャでは、このベクトルを使用して前のフレームに
１組のインデックスを生成し、このインデックスの位置
に位置する１６×１６の領域が予測マクロブロックにな
る。フィールド構造化ピクチャでは、このベクトルを使
用して前のフレームからのフィールドの１つに１組のイ
ンデックスを生成し、これらのインデックスの位置に位
置する１６×１６の領域が予測マクロブロックになる。
エンコーダは、１ビットを送り、予測マクロブロックを
生成するために前のフレーム内のどのフィールドを使用
すべきかを示す。
【００３４】Ｂ／Ｓ動き補償方法はＦ／Ｓ方法と同じで
あるが、予測マクロブロックを生成する際に、前のフレ
ームではなく、今後のフレームを使用する。
【００３５】Ｆマクロブロック・モードとＥ動き補償モ
ードとを使用する動き補償方法（Ｆ／Ｅ）については、
次のように説明することができる。エンコーダは、ビッ
ト・ストリームで２つのベクトルを送る。各ベクトルを
使用して、前のフレーム内のフィールドの１つからのピ
クセルからなる１６×８のアレイを形成する。２ビット
を送り、現行フレームのどのフィールドを各ベクトルと
使用すべきかを示す。フレーム構造化ピクチャでは、こ
の２つのアレイをインタリーブすることによって予測マ
クロブロックが形成されるが、第１のアレイは予測マク
ロブロックの偶数線をもたらし、第２のアレイは奇数線
をもたらす。（各アレイは、予測マクロブロック内の各
種フィールドに使用される。）フィールド構造化ピクチ
ャでは、第１のアレイを予測マクロブロックの第１の８
本の線に使用し、第２のアレイを最後の８本の線に使用
する。
【００３６】Ｂ／Ｅ動き補償方法はＦ／Ｅ方法と同じで
あるが、予測マクロブロックを生成する際に、前のフレ
ームではなく、今後のフレームを使用する。
【００３７】Ｆ／Ｄ方法はＰピクチャでのみ使用するこ
とができ、現行ピクチャと前のフレームのいずれかのフ
ィールドとの間に表示されるＢピクチャが一切存在しな
い場合に限られる。Ｆ／Ｄ方法の場合、エンコーダは、
同一パリティ・ベクトルとデルタ・ベクトルという２つ
のベクトルを送る。これらのベクトルを使用して２つの
マクロブロックを生成し、次にそれらを平均化して予測
マクロブロックを形成する。
【００３８】フィールド構造化ピクチャでは、Ｆ／Ｓ方
法の予測マクロブロックを構築するためにベクトルを使
用するのと同じように、同一パリティ・ベクトルを使用
して同一パリティ・フィールドから（すなわち、現行ピ
クチャがフレームの上部フィールドである場合は上部フ
ィールドから、現行ピクチャが下部フィールドである場
合は下部フィールドから）マクロブロックを構築するこ
とによって、第１のマクロブロックが得られる。次に、
ＭＰＥＧ−２規格に記載された規則により、同一パリテ
ィ・ベクトルとデルタ・ベクトルから第２のベクトルが
得られる。Ｆ／Ｓ方法の予測マクロブロックを構築する
ためにベクトルを使用するのと同じように、この第２の
ベクトルを使用して前のフレームのもう一方のフィール
ド（オフパリティ・フィールド）から第２のマクロブロ
ックを構築する。フレーム構造化ピクチャでは、Ｆ／Ｄ
方法の予測マクロブロックを得るために（平均化に）使
用する各マクロブロックが次のように得られる。Ｆ／Ｅ
方法の予測マクロブロックを構築するために２つのベク
トルを使用するのと同じように、２つのベクトルを使用
して各マクロブロックを構築する。
【００３９】第１のマクロブロックを構築するために使
用するデータは前のフレームの上部フィールドからのも
のであり、第２のマクロブロックを構築するために使用
するデータは前のフレームの下部フィールドからのもの
である。第１のマクロブロックに使用する第１のベクト
ルは同一パリティ・ベクトルであり、第２のベクトルは
同一パリティ・ベクトルとデルタ・ベクトルから導出さ
れる。第２のマクロブロックに使用する第１のベクトル
は同一パリティ・ベクトルとデルタ・ベクトルから導出
され、第２のベクトルは同一パリティ・ベクトルであ
る。
【００４０】ＦＢ／Ｓ動き補償方法は次のように機能す
る。エンコーダは、順方向ベクトルと逆方向ベクトルと
いう２つの動きベクトルを送る。Ｆ／Ｓ動き補償方法の
予測マクロブロックを形成するためにベクトルを使用す
るのと同じように、順方向ベクトルを使用して前のフレ
ームからマクロブロックを構築し、Ｂ／Ｓ動き補償方法
の予測マクロブロックを形成するためにベクトルを使用
するのと同じように、逆方向ベクトルを使用して今後の
フレームからマクロブロックを構築する。この２つのマ
クロブロックを平均化して、予測マクロブロックを形成
する。
【００４１】ＦＢ／Ｅ動き補償方法は次のように機能す
る。エンコーダは、２つの順方向ベクトルと２つの逆方
向ベクトルという４つの動きベクトルを送る。Ｆ／Ｅ動
き補償方法の予測マクロブロックを形成するために２つ
のベクトルを使用するのと同じように、順方向ベクトル
を使用して前のフレームからマクロブロックを構築し、
Ｂ／Ｅ動き補償方法の予測マクロブロックを形成するた
めに２つのベクトルを使用するのと同じように、逆方向
ベクトルを使用して今後のフレームからマクロブロック
を構築する。この２つのマクロブロックを平均化して、
予測マクロブロックを形成する。
【００４２】どの動き補償モードについても送られるベ
クトルは、半ピクセル・ユニットにすることができる。
Ｆ／Ｓ、Ｆ／Ｅ、Ｂ／Ｓ、Ｂ／Ｅ動き補償方法の場合
は、使用するベクトルが半ピクセル・ユニットになって
いると、空間補間を使用して予測マクロブロックを生成
する。ＦＢ／Ｓ、ＦＢ／Ｅ、Ｆ／Ｄ方法の場合は、使用
するベクトルが半ピクセル・ユニットになっていると、
空間補間を使用してマクロブロックを生成し、それを平
均化して予測マクロブロックを作る。
【００４３】そのモードに関連する各ＭＢと任意の動き
ベクトルをコーディングするために使用するＭＢモード
に関する側面情報をコーディングする必要性は除き、動
き補償マクロブロックのコーディングはイントラモード
ＭＢのコーディングによく似ている。量子化にわずかな
違いがあるが、ｗｍｎ×ＱＰによる除算のモデルは依然
として持続する。
【００４４】ＭＰＥＧ−２アルゴリズムは、固定ビット
伝送速度の伝送媒体とともに使用することができる。し
かし、各ピクチャに含まれるビット数は正確に一定には
ならない。というのは、ピクチャ処理のタイプが様々で
あると同時に、コーディング中のシーンの時空的複雑さ
が本質的に時間とともに変動するからである。ＭＰＥＧ
−２アルゴリズムでは、ビット伝送速度で許される変動
に対して意味のある制限を加えるため、バッファベース
の速度制御方式を使用する。ビデオ・バッファ検査装置
（ＶＢＶ）は仮想バッファの形式で考案されているが、
その唯一の課題は、全体的なビット伝送速度が目標割振
りと等しくなり、目標からの短期偏差が制限されるよう
に、各ピクチャのコーディングに使用するビットの数に
制限を加えることである。この速度制御方式は、次のよ
うに説明することができる。バッファとそれに続く仮想
デコーダとから構成されるシステムについて検討する。
バッファは、一定のビット伝送速度で記憶媒体からのビ
ット・ストリームに含まれる圧縮データが充填される。
バッファ・サイズとビット伝送速度はどちらも、圧縮ビ
ット・ストリームで伝送されるパラメータである。同じ
くビット・ストリーム内の情報から得られる初期遅延の
後、仮想デコーダは、第１のピクチャに関連するデータ
のすべてを瞬時にバッファから除去する。その後、その
シーケンスのピクチャ速度と等しい間隔で、デコーダは
バッファ内の最も早いピクチャに関連するすべてのデー
タを除去する。
【００４５】図６には、従来のビデオ・デコーダの図を
示す。圧縮データは信号５０１としてメモリ・ユニット
５０２に読み込まれる。次に、圧縮データは信号５０３
としてメモリから可変長デコーダ・ユニット（ＶＬＤ）
５０４に読み込まれる。可変長デコーダ・ユニット５０
４は、動き補償情報を信号５０５として動き補償ユニッ
ト（ＭＣ）５０７に送る。動き補償ユニット５０７は、
信号５１４としてメモリ・ユニット５０２から基準デー
タを読み取って予測マクロブロックを形成し、そのマク
ロブロックは信号５１５として加算器５１１に送られ
る。また、可変長デコーダ・ユニット５０４は、量子化
された係数および量子化スケールを信号５０６として逆
量子化ユニット（ＩＱ）５１８に送り、逆量子化ユニッ
ト５１８は逆量子化された係数を計算する。これらの係
数は信号５０８として逆変換ユニット（ＩＤＣＴ）５０
９に送られる。逆変換ユニット５０９は、逆量子化係数
の逆変換として、再構築した差マクロブロックを計算す
る。再構築した差マクロブロックは信号５１０として加
算器５１１に送られ、そこで予測マクロブロックに加算
される。加算器５１１は、再構築した差マクロブロック
と予測マクロブロックの合計として、再構築したマクロ
ブロックを計算する。次に、再構築したマクロブロック
は、信号５１２としてメモリ・ユニット５０２に格納さ
れる。最後に、再構築したデータは信号５１３としてメ
モリ・ユニット５０２から読み出される。
【００４６】図７には、従来のデコーダにおけるフレー
ムのデコードとフレームの表示とのタイミングの関係を
示す。第２のコード化基準フレームの半分以上がデコー
ドされた後、第１の基準フレームの表示が始まる。その
後、フレームは定期的に表示される。ただし、次の基準
フレームの約半分がデコードされてから基準フレームの
表示が始まることに留意されたい。Ｂフレームの表示
は、Ｂフレームの約半分がデコードされてから始まる。
Ｂフレームが２つのフィールド構造化ピクチャとしてコ
ード化されている場合、各フィールドは完全にデコード
され、表示される。Ｂフレームが１つのフレーム構造化
ピクチャとしてコード化されている場合、第１のフィー
ルドの表示が始まる前に第１のフィールドの一部（約半
分）しかデコードされない。しかし、第１のフィールド
の終りの表示が必要になる前に、ピクチャのデコードが
終了する。この場合、第２のフィールドは、第２のフィ
ールドの表示が始まる前に完全にデコードされる。
【００４７】repeat_first_field=1であるピクチャをデ
コードする場合、デコーダは、第１のフィールドが２度
目に表示される１フィールド期間の間、デコードを停止
することができる。
【００４８】標準のＭＰＥＧ−２デコーダのメモリ割振
りを図８に示す。２フレーム分のメモリは基準フレーム
用に予約され、１フレーム分をわずかに上回る量のメモ
リはＢフレーム用に予約されている。基準フレームをデ
コードすると、そのフレームはメモリ内の２つの基準フ
レームのうちの古い方に上書きされる。ただし、この古
い方の基準フレームは他のピクチャの再構築にはもはや
不要であり、すでに表示されたものであることに留意さ
れたい。
【００４９】Ｂフレーム用に割り振られたメモリは、１
つのフレームを格納するのに必要な量よりわずかに多
い。Ｂフレームをデコードすると、そのフレームの先頭
は最後のＢフレームが使用していないメモリに格納され
る。Ｂフレームの残りは、最後のＢフレームが使用して
いるメモリに格納される。図７を参照すると、この方式
の場合、表示される前にデータが上書きされることは一
切なく、すべてのデータは表示が必要になる前にデコー
ドされることが分かる。
【００５０】ｂ．デコーダの好ましい実施例 本発明の原理によるデコード方法については、次のよう
に説明することができる。基準ピクチャとフィールド構
造化Ｂピクチャは１回デコードされる。repeat_first_f
ield=0であるフレーム構造化Ｂは２回デコードされ、re
peat_first_field=1であるフレーム構造化Ｂは３回デコ
ードされる。Ｂピクチャの表示は、そのピクチャのデコ
ードが始まった直後に開始される。基準フレームの表示
は、次の基準フレームのデコードが始まった直後に開始
される。フレーム構造化Ｂの１回目のデコードが行われ
た場合、第１のフィールドだけがメモリに格納される。
フレーム構造化Ｂの２回目のデコードが行われた場合、
第２のフィールドだけがメモリに格納される。フレーム
構造化Ｂの３回目のデコードが行われた場合（repeat_f
irst_field=1である場合）、第１のフィールドだけがメ
モリに格納される。この方法では、所与の時点でＢフレ
ームの一部だけがメモリ内にあればよいので、デコーダ
が必要とするメモリの量が低減される。ただし、各フレ
ーム構造化Ｂピクチャが複数回デコードされるので、デ
コーダは従来のデコーダの約２倍の速度で機能しなけれ
ばならないことに留意されたい。
【００５１】本発明の原理によるデコード方法の概要に
ついては、図９を参照して説明する。ステップ８０１で
は、ピクチャ・ヘッダを読み取る。ステップ８０２で
は、ピクチャのコーディング・タイプを検査する。これ
がＢフレームではない場合、制御はステップ８０３に移
行し、そこでフレーム（２つのフィールド構造化または
１つのフレーム構造化ピクチャ）をデコードし、メモリ
に格納する。このフレームのデコードが開始された直後
に最も最近デコードされた基準フレームの表示が始ま
る。基準フレームのデコード後、制御はステップ８０１
に戻る。そのピクチャがＢピクチャであることがステッ
プ８０１のピクチャ・ヘッダに示されている場合、制御
はステップ８０４に移行し、そこでＢフレームが２つの
フィールド構造化ピクチャとしてコーディングされてい
るかまたは１つのフレーム構造化ピクチャとしてコーデ
ィングされているかを検査する。それが２つのフィール
ド構造化ピクチャとしてコーディングされている場合、
制御はステップ８０５に移行し、そこで各フィールドを
１回デコードしてＢメモリ（ＦＩＦＯ）に格納する。ス
テップ８０５でＢピクチャをデコードしているときに、
マクロブロックをメモリに格納すると、まだ表示されて
いないピクセルが上書きされる恐れがある場合は、デコ
ードが停止する。次のマクロブロックをメモリに格納し
ても、まだ表示されていないピクセルを上書きしないほ
ど、表示が十分進行している場合には、デコードが再開
される。ステップ８０５でＢフレーム内の両方のフィー
ルド構造化Ｂピクチャがデコードされた後、制御はステ
ップ８０１に戻る。ステップ８０４でＢフレームがフレ
ーム構造化ピクチャとしてコード化されていることが分
かった場合、制御はステップ８０６に移行し、そこでそ
のフレームのrepeat_first_fieldを検査する。repeat_f
irst_field=1である場合は、ステップ８０８で変数n_de
cを３に設定する。それ以外の場合は、ステップ８０７
で変数n_decを２に設定する。（変数n_decはピクチャが
デコードされる回数に等しい。）いずれの場合も、制御
はステップ８０９に移行し、そこで変数ｎを０に設定す
る。ステップ８０９後、制御はステップ８１０に移行
し、そこで変数ｎを増分する。ステップ８１０後、制御
はステップ８１１に移行し、そこでデコード中のＢフレ
ームのtop_field_firstを検査する。top_field_first=1
である場合は、制御がステップ８１３に移行し、それ以
外の場合は、制御がステップ８１２に移行する。ステッ
プ８１２では、変数ｎを検査する。ｎ＝２である場合
は、ステップ８１４で変数Ｆを「ｔｏｐ」に設定し、そ
れ以外の場合は、ステップ８１５で変数Ｆを「ｂｏｔｔ
ｏｍ」に設定する。ステップ８１３では、変数ｎを検査
する。ｎ＝２である場合は、ステップ８１５で変数Ｆを
「ｂｏｔｔｏｍ」に設定し、それ以外の場合は、ステッ
プ８１４で変数Ｆを「ｔｏｐ」に設定する。ステップ８
１４または８１５のいずれかの後、制御はステップ８１
６に移行し、そこでＢフレームをデコードする。ステッ
プ８０５のように、マクロブロックをＦＩＦＯメモリに
格納すると、まだ表示されていないピクセルが上書きさ
れる恐れがある場合は、デコードが停止する。次のマク
ロブロックをＦＩＦＯメモリに格納しても、まだ表示さ
れていないピクセルを上書きしないほど、表示が十分進
行している場合には、デコードが再開される。Ｂフレー
ムをデコードした後、制御はステップ８１７に移行し、
そこで変数ｎが変数n_decと等しいかどうかを検査す
る。等しい場合は、制御がステップ８０１に戻り、それ
以外の場合は、制御がステップ８１０に戻る。
【００５２】本発明の実施例によるデコーダのブロック
図を図１９に示す。圧縮データは信号１３０１として入
力され、圧縮データ・メモリ１３０２に格納される。可
変長デコーダ（ＶＬＤ）１３０４は圧縮データを信号１
３０３として読み取り、動き補償情報を信号１３０８と
して動き補償ユニット（ＭＣ）１３０９に送り、量子化
された係数を信号１３０７として逆量子化ユニット（Ｉ
Ｑ）１３１０に送る。また、可変長デコーダ１３０４
は、各ピクチャのピクチャ・コーディング・タイプとピ
クチャ構造に関する情報を信号１３０５として反復決定
ユニット１３０６に送る。この情報により、反復決定ユ
ニット１３０６は、各ピクチャを何回デコードすべきか
を決定する。具体的には、各ＩピクチャまたはＰピクチ
ャは１回デコードし、各フィールド構造化Ｂピクチャは
１回デコードし、repeat_first_field=0である各フレー
ム構造化Ｂピクチャは２回デコードし、repeat_first_f
ield=1である各フレーム構造化Ｂピクチャは３回デコー
ドする。動き補償ユニット１３０９は、基準フレーム・
メモリ１３１２から信号１３１１として基準データを読
み取って予測マクロブロックを形成し、そのマクロブロ
ックは信号１３１４として加算器１３１７に送られる。
逆量子化ユニット１３１０は逆量子化された係数を計算
し、この係数は信号１３１３として逆変換ユニット（Ｉ
ＤＣＴ）１３１５に送られる。逆変換ユニット１３１５
は、逆量子化係数の逆変換として、再構築した差マクロ
ブロックを計算する。再構築した差マクロブロックは信
号１３１６として加算器１３１７に送られ、そこで予測
マクロブロックに加算される。加算器１３１７は、再構
築した差マクロブロックと予測マクロブロックの合計と
して、再構築したマクロブロックを計算する。次に、再
構築したマクロブロックは信号１３１８としてデマルチ
プレクサ（ＤＥＭＵＸ）１３１９に送られ、そのデマル
チプレクサ１３１９は、再構築したマクロブロックが基
準ピクチャからのものである場合はそのマクロブロック
を信号１３２１として基準メモリに格納し、そのマクロ
ブロックがＢピクチャからのものである場合は信号１３
２０としてＢバッファ１３２２に格納する。出力マルチ
プレクサ（ＭＵＸ）１３２５は、Ｂフレームを表示する
ために信号１３２３としてＢバッファ１３２２からピク
セルを読み取り、基準フレームの表示中に信号１３２４
として基準フレーム・メモリからピクセルを読み取るこ
とにより、信号１３２６として表示用の出力ピクセルを
送出する。圧縮データ・メモリ１３０２、基準フレーム
・メモリ１３１２、Ｂバッファ１３２２は、単一半導体
メモリ内にインスタンス化した個別のデータ構造として
実現することができる。
【００５３】図１０には、本発明の原理によるフレーム
の表示とフレームのデコードとのタイミングの関係を示
す。ただし、基準フレームの表示は、次の基準フレーム
のデコードが始まった直後に始まり、Ｂフレームの表示
は、そのＢフレームのデコードの直後に始まることに留
意されたい。
【００５４】図１１には、本発明の原理によるメモリ割
振りを示す。ただし、２つの基準フレームが格納される
間に、Ｂピクチャからは数本の線しか格納されないこと
に留意されたい。
【００５５】図１２〜１４を参照すると、Ｂフレームの
一部だけをメモリに格納するために使用する方法をより
詳しく理解することができる。これらの図では、一例と
してフレーム幅３２を使用している。また、使用するメ
モリの量は（各フレーム内に何本の線が含まれているか
にかかわらず）４８本分のデータと等しくなると想定し
ている。これらの図のいずれでも、３２×４８のピクセ
ル・アレイを示す。ｘで示すピクセルは、メモリに書き
込まれているが、まだディスプレイによって読み取られ
ていないピクセルである。０は、デコーダがメモリに書
き込むマクロブロックを表している。ｙは、使用しない
ピクセルを表している。丸で囲んだピクセルは、読取り
中のピクセルである。
【００５６】図１２では、１６本分のデータがデコード
されたが、まだ表示されていない場合を示す。デコーダ
は、次の８本の線の１６列から構成されるマクロブロッ
クを書き込んでいる。図１３では、４本の線が表示され
ており、図１３で書き込まれるマクロブロックが完全に
書き込まれている。デコーダは、次のマクロブロックの
書込み中である。図１４では、さらに４本の線がディス
プレイによって読み取られたので、デコーダはこれらの
線の上に新しいマクロブロックを上書きすることができ
る。
【００５７】図９に示したデコード方法では、各ピクチ
ャをデコードするための従来方法を使用しているが、デ
コードと表示とのタイミングの関係は従来のデコード方
法とは異なり、各フレーム構造化Ｂピクチャをデコード
する回数は従来方法とは異なり、Ｂピクチャに使用する
メモリの量も従来方法とは異なっている。図９の方法に
よってフレーム構造化Ｂピクチャをデコードすると、一
方のフィールド（フィールドＦ、ただし、Ｆ＝ｔｏｐま
たはＦ＝ｂｏｔｔｏｍ）だけがメモリに格納され、もう
一方のフィールドは廃棄されるので、図９の方法を使用
するときは、フレーム構造化Ｂピクチャをデコードする
ために従来方法以外の方法を使用することができる。
（すなわち、ステップ８１６として、従来方法以外のデ
コード方法を使用することができる。）
【００５８】図２０には、図９のデコード方法を使用す
る場合にフレーム構造化Ｂピクチャ内のマクロブロック
について動き補償を実行するための方法の流れ図を示
す。ステップ１４０１では、制御変数Ｆ、動きベクトル
および動き補償方法（すなわち、マクロブロック用の動
き補償方法を識別するデータ）を入力する。制御変数Ｆ
は、上部フィールドをメモリに格納する場合は「ｔｏ
ｐ」、下部フィールドを格納する場合は「ｂｏｔｔｏ
ｍ」になる。ステップ１４０１後、制御はステップ１４
０２に移行し、Ｆ＝ｔｏｐであるかどうかを検査する。
そうである場合、制御はステップ１４０３に移行し、そ
こで基準マクロブロックの上部フィールドの計算に必要
な基準データを取り出す。ステップ１４０３後、ステッ
プ１４０６で基準マクロブロックの上部フィールドを計
算する。Ｆがｔｏｐになっていないことがステップ１４
０２で判明した場合、制御はステップ１４０４に移行
し、そこで基準マクロブロックの下部フィールドの計算
に必要な基準データを取り出す。ステップ１４０４後、
ステップ１４０５で基準マクロブロックの下部フィール
ドを計算する。この動き補償方法は、簡潔動き補償方法
と呼ぶ。ただし、この簡潔動き補償方法では、動き補償
モードがフィールドである場合または動きベクトルの垂
直成分が整数である場合、必要なメモリ帯域幅と計算能
力が従来の動き推定より大幅に低減されることに留意さ
れたい。（後者の場合、垂直半ペル平均化は一切行われ
ないので、基準マクロブロックのフィールドＦ用とし
て、基準マクロブロック全体を計算するのに必要な基準
データの約半分だけが必要になる。）
【００５９】図２１には、図９のデコード方法を使用す
る場合にフレーム構造化Ｂピクチャ内のマクロブロック
について逆量子化を実行するための方法の流れ図を示
す。ステップ１５０１では、制御変数Ｆ、マクロブロッ
ク用の量子化された係数、およびコーディング・モード
を入力する。制御変数Ｆは、上部フィールドをメモリに
格納する場合は「ｔｏｐ」、下部フィールドを格納する
場合は「ｂｏｔｔｏｍ」になる。ステップ１５０１後、
制御はステップ１５０２に移行し、コーディング・モー
ドがフィールドになっているかどうかを検査する。そう
である場合、ステップ１５０３ではＦ＝ｔｏｐであるか
どうかを検査する。そうである場合、制御はステップ１
５０４に移行し、そこで上部フィールドの再構築に必要
なブロックに対して逆量子化を行う。Ｆがｔｏｐではな
い場合、制御はステップ１５０５に移行し、そこで下部
フィールドの再構築に必要なブロックに対して逆量子化
を行う。コーディング・モードがフィールドではないと
ステップ１５０２で判明した場合、制御はステップ１５
０６に移行し、そこですべてのブロックに対して逆量子
化を行う。
【００６０】逆量子化の場合、コーディング・モードが
フィールドであれば、（従来のデコーダに比べ）計算を
低減することができた。逆変換の場合は、コーディング
・モードがフィールドかフレームかにかかわらず、計算
量を低減できるはずである。しかし、この方法について
説明する前に、まず、１つのブロックについて逆変換を
計算するための従来の方法について説明する。
【００６１】この従来方法は列／行方法と呼ばれるもの
で、この列／行方法の流れ図を図２２に示す。ステップ
１６０１では、逆変換係数を入力する。次に制御はステ
ップ１６０２に移行し、そこで各列について８ポイント
（１次元）逆変換を計算し、データを８×８のアレイに
再配置する。次に制御はステップ１６０３に移行し、そ
こで各行の８ポイント変換を計算し、データを８×８の
アレイに戻す。
【００６２】状況によっては、逆変換の出力の奇数行ま
たは偶数行だけを計算することが必要になる。図２３に
は、逆変換の出力の奇数行または偶数行だけを計算する
ための方法の流れ図を示す。この方法は、「行数削減」
方法と呼ぶ。ステップ１７０１では、逆量子化された係
数（８×８のアレイ）および制御変数Ｆを入力する。制
御変数Ｆは、所望の出力行が奇数行である場合は「ｔｏ
ｐ」になり、所望の出力行が偶数行である場合は「ｂｏ
ｔｔｏｍ」になる。ステップ１７０１後、制御はステッ
プ１７０２に移行し、そこで各列について８ポイント逆
変換を計算し、データを８×８のアレイに再配置する。
次に制御はステップ１７０３に移行し、Ｆ＝ｔｏｐであ
るかどうかを検査する。そうである場合、制御はステッ
プ１７０４に移行し、奇数行について逆変換を計算す
る。そうではない場合、制御はステップ１７０５に移行
し、偶数行について逆変換を計算する。
【００６３】図２４には、図９のデコード方法を使用
し、データを４：２：０のフォーマットでコード化する
場合にフレーム構造化Ｂピクチャ内のマクロブロックに
ついて逆変換を実行するための方法の流れ図を示す。ス
テップ１８０１では、制御変数Ｆ、マクロブロック用の
逆量子化された係数、およびコーディング・モードを入
力する。制御変数Ｆは、上部フィールドをメモリに格納
する場合は「ｔｏｐ」になり、下部フィールドを格納す
る場合は「ｂｏｔｔｏｍ」になる。ステップ１８０１
後、制御はステップ１８０２に移行し、コーディング・
モードがフィールドになっているかどうかを検査する。
そうなっている場合、ステップ１８０３はＦ＝ｔｏｐで
あるかどうかを検査する。そうである場合、制御はステ
ップ１８０４に移行し、そこで上部フィールドの再構築
に必要な輝度ブロックに対して逆変換を行う。Ｆがｔｏ
ｐになっていない場合、制御はステップ１８０５に移行
し、そこで下部フィールドの再構築に必要な輝度ブロッ
クに対して逆変換を行う。コーディング・モードがフィ
ールドではないとステップ１８０２で判明した場合、制
御はステップ１８０６に移行し、そこで、行数削減方法
（図２３）を使用してすべての輝度ブロックに対して逆
変換を行う。すなわち、Ｆ＝ｔｏｐの場合は、奇数行出
力だけを計算し、Ｆ＝ｂｏｔｔｏｍの場合は、偶数行出
力だけを計算する。ステップ１８０４、１８０５、また
は１８０６後、制御はステップ１８０７に移行し、そこ
で行数削減方法を使用して、クロミナンス・ブロックに
対して逆変換を行う。すなわち、Ｆ＝ｔｏｐの場合は、
奇数行出力だけを計算し、Ｆ＝ｂｏｔｔｏｍの場合は、
偶数行出力だけを計算する。
【００６４】図２５には、図９のデコード方法を使用
し、データを４：２：２または４：４：４のフォーマッ
トでコード化する場合にフレーム構造化Ｂピクチャ内の
マクロブロックについて逆変換を実行するための方法の
流れ図を示す。ステップ１９０１では、制御変数Ｆ、マ
クロブロック用の逆量子化された係数、およびコーディ
ング・モードを入力する。制御変数Ｆは、上部フィール
ドをメモリに格納する場合は「ｔｏｐ」になり、下部フ
ィールドを格納する場合は「ｂｏｔｔｏｍ」になる。ス
テップ１９０１後、制御はステップ１９０２に移行し、
コーディング・モードがフィールドになっているかどう
かを検査する。そうなっている場合、ステップ１９０３
はＦ＝ｔｏｐであるかどうかを検査する。そうである場
合、制御はステップ１９０４に移行し、そこで上部フィ
ールドの再構築に必要な輝度ブロックとクロミナンス・
ブロックに対して逆変換を行う。Ｆがｔｏｐになってい
ない場合、制御はステップ１９０５に移行し、そこで下
部フィールドの再構築に必要な輝度ブロックとクロミナ
ンス・ブロックに対して逆変換を行う。コーディング・
モードがフィールドではないとステップ１９０２で判明
した場合、制御はステップ１９０６に移行し、そこで、
行数削減方法（図２３）を使用してすべてのブロックに
対して逆変換を行う。すなわち、Ｆ＝ｔｏｐの場合は、
奇数行出力だけを計算し、Ｆ＝ｂｏｔｔｏｍの場合は、
偶数行出力だけを計算する。
【００６５】図２６には、簡潔動き補償方法（図２０）
より高速であるが、一般にまったく同じ結果をもたらす
わけではない、フレーム構造化Ｂピクチャの動き補償方
法の流れ図を示す。（したがって、図９の方法を十分使
用できるほど高速のデコーダが経済的ではなく、画像品
質が多少損なわれても構わない場合には、この方法を使
用する方が適切である。）具体的には、図２６に示す方
法は、表示がデコードより先行する危険がある場合、一
部のフレーム動きベクトルの垂直成分を丸めることにな
る。ステップ２００１では、マクロブロック用の動きベ
クトルおよび動き補償方法、ならびにデコードされたが
まだ表示されていないＢフレーム内のピクセルの数ｋを
入力する。（図１２〜１４を参照すると、ｋは「ｙ」と
表示されたピクセルの数であると識別することができ
る。）また、制御変数Ｆも入力する。制御変数Ｆは、上
部フィールドをメモリに格納する場合は「ｔｏｐ」にな
り、下部フィールドを格納する場合は「ｂｏｔｔｏｍ」
になる。さらに、２つのしきい値変数Ｔ０およびＴ１も
入力する。ステップ２００１後、制御はステップ２００
２に移行し、動き補償モードがフレームであるかどうか
を検査する。そうである場合は、制御がステップ２００
３に移行し、そうではない場合は、制御がステップ２０
０７に移行する。ステップ２００３は、ｋがＴ０未満で
あるかどうかを検査する。そうである場合は、制御がス
テップ２００６に移行し、そうではない場合は、制御が
ステップ２００４に移行する。
【００６６】ステップ２００４では、変数ｋをしきい値
Ｔ１と比較する。ｋがＴ１未満である場合は、制御がス
テップ２００５に移行し、そうではない場合は、制御が
ステップ２００７に移行する。ステップ２００５では、
マクロブロック・モードを検査する。すなわち、順方向
／逆方向補間を使用する場合は、制御がステップ２００
６に移行し、そうではない場合は、制御がステップ２０
０７に移行する。ステップ２００６では、動きベクトル
（複数も可）の垂直成分を整数まで丸め、制御はステッ
プ２００７に移行する。ステップ２００７では、簡潔動
き補償方法（図２５）を使用する。
【００６７】ステップ２００１で入力されたｋの値が大
きい場合、表示に比べ、デコードが高速であることを示
す。簡潔動き補償方法の速度は、動き補償モードがフレ
ームの場合よりフィールドの場合の方が高速になる。垂
直動きベクトルを丸めることによる簡潔動き補償方法の
速度の増加は、動き補償モードがフレームの場合よりフ
ィールドの場合の方が大きくなる。図２６の方法の場
合、動き補償モードがフレームのときは、近似動き補
償、すなわち、動きベクトルの丸めだけが行われる。
【００６８】動き補償の速度は、マクロブロック・モー
ドがイントラ、順方向のみ、逆方向のみの場合より、順
方向／逆方向補間の場合の方が遅くなる。好ましい実施
例では、Ｔ０はＴ１より小さい。この場合、表示に比べ
デコードが非常に遅い（ｋ＜Ｔ０）か、またはデコード
に比べデコードがいくらか遅く（Ｔ１＞ｋ＞Ｔ０）、し
かもマクロブロックが順方向／逆方向補間を使用する場
合、近似動き補償（正確な動き補償より高速である）を
使用する。
【００６９】好ましい実施例によって本発明を説明して
きたが、当業者には様々な変更および改良が思い浮かぶ
だろう。したがって、好ましい実施例は制限としてでは
なく、例として示したものであることに留意されたい。
本発明の範囲は特許請求の範囲によって定義されてい
る。
【００７０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００７１】（１）圧縮ディジタル・ビデオ・シーケン
スをデコードし表示する方法であって、前記シーケンス
内のピクチャの１回目のデコードを行うステップと、前
記１回目のデコードに応答して、前記ピクチャの第１の
部分をディスプレイに供給するステップと、前記ピクチ
ャの２回目のデコードを行うステップと、前記２回目の
デコードに応答して、前記ピクチャの第２の部分を前記
ディスプレイに供給するステップとを含み、前記第１の
部分と前記第２の部分がピクチャ全体の異なったサブセ
ットを含むことを特徴とする方法。 （２）前記１回目のデコードおよび前記２回目のデコー
ドのうちの少なくとも一方が、前記ピクチャの各種領域
の変換係数および動きベクトルを可変長デコードし、デ
コード済み変換係数およびデコード済み動きベクトルを
生成するステップと、前記デコード済み変換係数を逆量
子化し、逆量子化変換係数を生成するステップと、前記
逆量子化変換係数について線形変換を行い、前記ピクチ
ャの各種領域の訂正データを計算するステップと、前記
デコード済み動きベクトルおよびすでにデコードしたピ
クチャから、前記ピクチャ用の基準領域を計算するステ
ップと、前記基準領域に訂正データを加算するステップ
とを含むことを特徴とする、上記（１）に記載の方法。 （３）前記ピクチャが、２つのフィールドからのデータ
を含む双方向予測ピクチャであることを特徴とする、上
記（１）に記載の方法。 （４）前記ピクチャの３回目のデコードを行うステップ
と、前記３回目のデコードに応答して、前記ピクチャの
第３の部分をディスプレイに供給するステップとをさら
に含み、前記第１の部分、前記第２の部分、および前記
第３の部分のうちの少なくとも２つが、ピクチャ全体の
異なったサブセットを含むことを特徴とする、上記
（３）に記載の方法。 （５）前記ピクチャの第１の部分がビデオ・フレーム内
の一方のフィールドであり、前記ピクチャの第２の部分
がビデオ・フレーム内のもう一方のフィールドであるこ
とを特徴とする、上記（３）に記載の方法。 （６）前記第１の部分のピクセルの半分が再構築される
前に、前記ピクチャの表示が始まることを特徴とする、
上記（５）に記載の方法。 （７）圧縮ディジタル・ビデオ・シーケンスをデコード
し表示する方法であって、前記シーケンス内のピクチャ
の１回目のデコードを行うステップと、前記１回目のデ
コードに応答して、前記ピクチャの第１の部分のみ再構
築するステップと、前記第１の部分をディスプレイに供
給するステップと、前記ピクチャの２回目のデコードを
行うステップと、前記２回目のデコードに応答して、前
記ピクチャの第２の部分のみ再構築するステップと、前
記第２の部分をディスクプレイに供給するステップとを
含み、前記第１の部分および前記第２の部分がピクチャ
全体の異なったサブセットを含むことを特徴とする方
法。 （８）前記１回目のデコードおよび前記２回目のデコー
ドのうちの少なくとも一方が、前記ピクチャの各種領域
の変換係数および動きベクトルを可変長デコードし、デ
コード済み変換係数およびデコード済み動きベクトルを
生成するステップと、前記デコード済み変換係数を逆量
子化し、逆量子化変換係数を生成するステップと、前記
逆量子化変換係数について線形変換を行い、前記ピクチ
ャの各種領域の訂正データを計算するステップと、前記
デコード済み動きベクトルおよびすでにデコードしたピ
クチャから、前記ピクチャ用の基準領域を計算するステ
ップと、前記ピクチャの基準領域に訂正データを加算す
るステップとを含むことを特徴とする、上記（７）に記
載の方法。 （９）前記基準領域を計算するステップが、前記基準領
域のどの部分が前記ピクチャの再構築すべき部分に対応
するかを判定するステップと、前記基準領域のうち、前
記ピクチャの再構築すべき部分に対応する部分のみ再構
築するステップとを含むことを特徴とする、上記（８）
に記載の方法。 （１０）非整数垂直成分を備えた少なくとも１つの動き
ベクトルを識別するステップと、少なくとも１つの動き
ベクトルの奇数垂直成分を整数に丸めるステップとをさ
らに含むことを特徴とする、上記（８）に記載の方法。 （１１）前記デコード済み変換係数を逆量子化するステ
ップが、どの変換係数が前記ピクチャの再構築される部
分に対応するかを判定するステップと、前記ピクチャの
再構築される部分に対応する変換係数のみ逆量子化する
ステップとを含むことを特徴とする、上記（８）に記載
の方法。 （１２）前記逆量子化係数について線形変換を行い、訂
正データを計算するステップが、どの訂正データが前記
ピクチャの再構築される部分に対応するかを判定するス
テップと、前記ピクチャの再構築される部分に対応する
訂正データについてのみ線形変換を行うステップとを含
むことを特徴とする、上記（８）に記載の方法。 （１３）デコードから表示される線およびデコードから
表示されない線に対応する変換係数からなる少なくとも
１つのブロックを識別するステップと、前記少なくとも
１つのブロックの列について線形変換を行い、列変換デ
ータを供給するステップと、デコードから表示される線
に対応する前記列変換データについて線形変換を行うス
テップとをさらに含むことを特徴とする、上記（１２）
に記載の方法。 （１４）圧縮ディジタル・ビデオ情報をデコードするた
めの装置であって、圧縮データ・メモリと、基準データ
・メモリと、双方向フレーム・データ・メモリと、各ピ
クチャをデコードする回数を判定するための反復決定ユ
ニットと、前記圧縮データ・メモリからの圧縮データお
よび前記反復決定ユニットからの反復デコード決定を受
け取るように接続されたデコーダとを含むことを特徴と
する装置。 （１５）前記デコーダが可変長デコーダであり、前記可
変長デコーダからの動きベクトルおよび前記基準データ
・メモリからの基準データを受け取って基準領域を形成
するように接続された動き補償ユニットと、前記可変長
デコーダから量子化された係数を受け取り、逆量子化さ
れた係数を生成するように接続された逆量子化ユニット
と、前記逆量子化ユニットから前記逆量子化された係数
を受け取り、訂正領域を生成するように接続された逆変
換ユニットと、前記訂正領域を前記基準領域に加算する
ための加算器と、前記基準データ・メモリまたは前記双
方向フレーム・データ・メモリに前記加算器の出力を選
択的に格納するためのデマルチプレクサと、前記基準デ
ータ・メモリまたは前記双方向フレーム・データ・メモ
リからのデータを選択的に出力するためのマルチプレク
サとをさらに含むことを特徴とする、上記（１４）に記
載の装置。 （１６）出力データを表示するためのディスプレイをさ
らに含むことを特徴とする、上記（１５）に記載の装
置。 （１７）各基準ピクチャは１回デコードし、各フィール
ド構造化Ｂピクチャは１回デコードし、反復フィールド
を備えていない各フレーム構造化Ｂピクチャは２回デコ
ードし、反復フィールドを備えている各フレーム構造化
Ｂピクチャは３回デコードすべきであると決定する１組
の規則に従って前記反復決定ユニットが動作することを
特徴とする、上記（１４）に記載の装置。
【図面の簡単な説明】
【図１】１対のピクチャ・グループ（ＧＯＰ）の例を示
す図である。
【図２】１つのピクチャのマクロブロック（ＭＢ）細分
化の例（４：２：０のフォーマットの場合）を示す図で
ある。
【図３】フレーム構造化ピクチャとしてコード化された
３２×３２のフレームのマクロブロック細分化の例を示
す図である。
【図４】フィールド構造化ピクチャとしてコード化され
た３２×３２のフレームのマクロブロック細分化の例を
示す図である。
【図５】フィールド構造化ピクチャとしてコード化され
た３２×３２のフレームのマクロブロック細分化の例を
示す図である。
【図６】従来のデコーダのブロック図である。
【図７】従来のデコーダのタイミング図である。
【図８】従来のデコーダ用のデコード化データのメモリ
割振りを示す図である。
【図９】本発明の原理によるデコード化方法の流れ図で
ある。
【図１０】図９の方法および図１９のデコーダのタイミ
ング図である。
【図１１】図９の方法および図１９のデコーダ用のデコ
ード化データのメモリ割振りを示す図である。
【図１２】図９の方法および図１９のデコーダにおける
メモリ管理の例を示す図である。
【図１３】図９の方法および図１９のデコーダにおける
メモリ管理の例を示す図である。
【図１４】図９の方法および図１９のデコーダにおける
メモリ管理の例を示す図である。
【図１５】フレームおよびフィールド・モードでのマク
ロブロックの区分化の例を示す図である。
【図１６】フレームおよびフィールド・モードでのマク
ロブロックの区分化の例を示す図である。
【図１７】フレームおよびフィールド・モードでのマク
ロブロックの区分化の例を示す図である。
【図１８】フレームおよびフィールド・モードでのマク
ロブロックの区分化の例を示す図である。
【図１９】本発明の実施例によるデコーダのブロック図
である。
【図２０】図１９のデコーダにおける動き補償の流れ図
である。
【図２１】図１９のデコーダにおける逆量子化の流れ図
である。
【図２２】従来の逆変換計算の流れ図である。
【図２３】図１９のデコーダにおけるフレーム・コード
化ブロックの逆変換計算の流れ図である。
【図２４】図１９のデコーダにおける４：２：０のデー
タ用の逆変換計算の流れ図である。
【図２５】図１９のデコーダにおける４：２：２または
４：４：４のデータ用の逆変換計算の流れ図である。
【図２６】本発明の代替実施例により図１９のデコーダ
で使用するための近似動き補償の流れ図である。
【符号の説明】
１３０２ 圧縮データ・メモリ １３０４ 可変長デコーダ １３０６ 反復決定ユニット １３０９ 動き補償ユニット １３１０ 逆量子化ユニット １３１２ 基準フレーム・メモリ １３１５ 逆変換ユニット １３１７ 加算器 １３１９ デマルチプレクサ １３２２ Ｂバッファ １３２５ 出力マルチプレクサ
フロントページの続き (72)発明者 エリオット・ネイル・リンツァー アメリカ合衆国10463 ニューヨーク州 ブロンクスヘンリー・ハドソン・パーク ウェイ 3530 アパートメント ２ビー (72)発明者 プラソーン・ティワリ アメリカ合衆国10598 ニューヨーク州 ヨークタウン・ハイツ ガース・コート 662 (56)参考文献 欧州特許出願公開710028（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】圧縮ディジタル・ビデオ・シーケンスをデ
    コードし表示する方法であって、 ピクチャをそれぞれデコードする回数を判定するステッ
    プと、 前記シーケンス内のピクチャの１回目のデコードを行う
    ステップと、 前記１回目のデコードに応答して、前記ピクチャの第１
    の部分をディスプレイに供給するステップと、前記判定するステップにおいて前記ピクチャを２回デコ
    ードすると判定した場合、 前記ピクチャの２回目のデコ
    ードを行うステップと、 前記２回目のデコードに応答して、前記ピクチャの第２
    の部分を前記ディスプレイに供給するステップとを含
    み、 前記第１の部分と前記第２の部分がピクチャ全体の異な
    ったサブセットを含むことを特徴とする方法。
  2. 【請求項２】前記１回目のデコードおよび前記２回目の
    デコードのうちの少なくとも一方が、 前記ピクチャの各種領域の変換係数および動きベクトル
    を可変長デコードし、デコード済み変換係数およびデコ
    ード済み動きベクトルを生成するステップと、 前記デコード済み変換係数を逆量子化し、逆量子化変換
    係数を生成するステップと、 前記逆量子化変換係数について線形変換を行い、前記ピ
    クチャの各種領域の訂正データを計算するステップと、 前記デコード済み動きベクトルおよびすでにデコードし
    たピクチャから、前記ピクチャ用の基準領域を計算する
    ステップと、 前記基準領域に訂正データを加算するステップとを含む
    ことを特徴とする、請求項１に記載の方法。
  3. 【請求項３】前記ピクチャが、２つのフィールドからの
    データを含む双方向予測ピクチャであることを特徴とす
    る、請求項１に記載の方法。
  4. 【請求項４】前記判定するステップにおいて前記ピクチ
    ャを３回デコードすると判定した場合、前記ピクチャの
    ３回目のデコードを行うステップと、 前記３回目のデコードに応答して、前記ピクチャの第３
    の部分をディスプレイに供給するステップとをさらに含
    み、 前記第１の部分、前記第２の部分、および前記第３の部
    分のうちの少なくとも２つが、ピクチャ全体の異なった
    サブセットを含むことを特徴とする、請求項３に記載の
    方法。
  5. 【請求項５】前記ピクチャの第１の部分がビデオ・フレ
    ーム内の一方のフィールドであり、前記ピクチャの第２
    の部分がビデオ・フレーム内のもう一方のフィールドで
    あることを特徴とする、請求項３に記載の方法。
  6. 【請求項６】前記第１の部分のピクセルの半分が再構築
    される前に、前記ピクチャの表示が始まることを特徴と
    する、請求項５に記載の方法。
  7. 【請求項７】圧縮ディジタル・ビデオ・シーケンスをデ
    コードし表示する方法であって、 ピクチャをそれぞれデコードする回数を判定するステッ
    プと、 前記シーケンス内のピクチャの１回目のデコードを行う
    ステップと、 前記１回目のデコードに応答して、前記ピクチャの第１
    の部分のみ再構築するステップと、 前記第１の部分をディスプレイに供給するステップと、前記判定するステップにおいて前記ピクチャを２回デコ
    ードすると判定した場合、 前記ピクチャの２回目のデコ
    ードを行うステップと、 前記２回目のデコードに応答して、前記ピクチャの第２
    の部分のみ再構築するステップと、 前記第２の部分をディスプレイに供給するステップとを
    含み、 前記第１の部分および前記第２の部分がピクチャ全体の
    異なったサブセットを含むことを特徴とする方法。
  8. 【請求項８】前記１回目のデコードおよび前記２回目の
    デコードのうちの少なくとも一方が、 前記ピクチャの各種領域の変換係数および動きベクトル
    を可変長デコードし、デコード済み変換係数およびデコ
    ード済み動きベクトルを生成するステップと、 前記デコード済み変換係数を逆量子化し、逆量子化変換
    係数を生成するステップと、 前記逆量子化変換係数について線形変換を行い、前記ピ
    クチャの各種領域の訂正データを計算するステップと、 前記デコード済み動きベクトルおよびすでにデコードし
    たピクチャから、前記ピクチャ用の基準領域を計算する
    ステップと、 前記ピクチャの基準領域に訂正データを加算するステッ
    プとを含むことを特徴とする、請求項７に記載の方法。
  9. 【請求項９】前記基準領域を計算するステップが、 前記基準領域のどの部分が前記ピクチャの再構築すべき
    部分に対応するかを判定するステップと、 前記基準領域のうち、前記ピクチャの再構築すべき部分
    に対応する部分のみ再構築するステップとを含むことを
    特徴とする、請求項８に記載の方法。
  10. 【請求項１０】非整数垂直成分を備えた少なくとも１つ
    の動きベクトルを識別するステップと、 少なくとも１つの動きベクトルの奇数垂直成分を整数に
    丸めるステップとをさらに含むことを特徴とする、請求
    項８に記載の方法。
  11. 【請求項１１】前記デコード済み変換係数を逆量子化す
    るステップが、 どの変換係数が前記ピクチャの再構築される部分に対応
    するかを判定するステップと、 前記ピクチャの再構築される部分に対応する変換係数の
    み逆量子化するステップとを含むことを特徴とする、請
    求項８に記載の方法。
  12. 【請求項１２】前記逆量子化係数について線形変換を行
    い、訂正データを計算するステップが、 どの訂正データが前記ピクチャの再構築される部分に対
    応するかを判定するステップと、 前記ピクチャの再構築される部分に対応する訂正データ
    についてのみ線形変換を行うステップとを含むことを特
    徴とする、請求項８に記載の方法。
  13. 【請求項１３】デコードから表示される線およびデコー
    ドから表示されない線に対応する変換係数からなる少な
    くとも１つのブロックを識別するステップと、 前記少なくとも１つのブロックの列について線形変換を
    行い、列変換データを供給するステップと、 デコードから表示される線に対応する前記列変換データ
    について線形変換を行うステップとをさらに含むことを
    特徴とする、請求項１２に記載の方法。
  14. 【請求項１４】圧縮ディジタル・ビデオ情報をデコード
    するための装置であって、 圧縮データ・メモリと、 基準データ・メモリと、 双方向フレーム・データ・メモリと、 ピクチャをそれぞれデコードする回数を判定するための
    反復決定ユニットと、 前記圧縮データ・メモリからの圧縮データおよび前記反
    復決定ユニットからの反復デコード決定を受け取るよう
    に接続されたデコーダとを含むことを特徴とする装置。
  15. 【請求項１５】前記デコーダが可変長デコーダであり、 前記可変長デコーダからの動きベクトルおよび前記基準
    データ・メモリからの基準データを受け取って基準領域
    を形成するように接続された動き補償ユニットと、 前記可変長デコーダから量子化された係数を受け取り、
    逆量子化された係数を生成するように接続された逆量子
    化ユニットと、 前記逆量子化ユニットから前記逆量子化された係数を受
    け取り、訂正領域を生成するように接続された逆変換ユ
    ニットと、 前記訂正領域を前記基準領域に加算するための加算器
    と、 前記基準データ・メモリまたは前記双方向フレーム・デ
    ータ・メモリに前記加算器の出力を選択的に格納するた
    めのデマルチプレクサと、 前記基準データ・メモリまたは前記双方向フレーム・デ
    ータ・メモリからのデータを選択的に出力するためのマ
    ルチプレクサとをさらに含むことを特徴とする、請求項
    １４に記載の装置。
  16. 【請求項１６】出力データを表示するためのディスプレ
    イをさらに含むことを特徴とする、請求項１５に記載の
    装置。
  17. 【請求項１７】各基準ピクチャは１回デコードし、各フ
    ィールド構造化Ｂピクチャは１回デコードし、反復フィ
    ールドを備えていない各フレーム構造化Ｂピクチャは２
    回デコードし、反復フィールドを備えている各フレーム
    構造化Ｂピクチャは３回デコードすべきであると決定す
    る１組の規則に従って前記反復決定ユニットが動作する
    ことを特徴とする、請求項１４に記載の装置。
JP00659397A 1996-01-29 1997-01-17 圧縮ディジタル・ビデオ・シーケンスをデコードし表示する方法および装置 Expired - Fee Related JP3463291B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/592,977 US6968003B1 (en) 1996-01-29 1996-01-29 Speed-memory tradeoff for MPEG decoders
US08/592977 1996-01-29

Publications (2)

Publication Number Publication Date
JPH09233474A JPH09233474A (ja) 1997-09-05
JP3463291B2 true JP3463291B2 (ja) 2003-11-05

Family

ID=24372846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00659397A Expired - Fee Related JP3463291B2 (ja) 1996-01-29 1997-01-17 圧縮ディジタル・ビデオ・シーケンスをデコードし表示する方法および装置

Country Status (4)

Country Link
US (1) US6968003B1 (ja)
EP (1) EP0786906A3 (ja)
JP (1) JP3463291B2 (ja)
KR (1) KR100267125B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100198541B1 (ko) 1996-08-26 1999-06-15 구자홍 영상 프레임 데이터를 일 메모리에 저장하는 방법
AU1941797A (en) * 1997-03-17 1998-10-12 Mitsubishi Denki Kabushiki Kaisha Image encoder, image decoder, image encoding method, image decoding method and image encoding/decoding system
US7624919B2 (en) * 1997-05-07 2009-12-01 Diebold, Incorporated ATM system and method
US20060180655A1 (en) * 1997-05-07 2006-08-17 Diebold, Incorporated ATM system and method
US7845552B2 (en) * 1997-05-07 2010-12-07 Diebold, Incorporated ATM system and method
US20060180653A1 (en) * 1997-05-07 2006-08-17 Diebold, Incorporated ATM system and method
US5933195A (en) * 1997-09-26 1999-08-03 Sarnoff Corporation Method and apparatus memory requirements for storing reference frames in a video decoder
FR2798547B1 (fr) * 1999-09-14 2002-03-29 St Microelectronics Sa Decodage et affichage a repetition d'images mpeg
EP2268038A1 (en) * 2001-11-21 2010-12-29 General Instrument Corporation Picture level adaptive frame/field coding for digital video signal
CA2738339C (en) * 2001-11-21 2012-09-25 General Instrument Corporation Picture level adaptive frame/field coding for digital video content
KR100693669B1 (ko) * 2003-03-03 2007-03-09 엘지전자 주식회사 피일드 매크로 블록의 레퍼런스 픽쳐 결정 방법
US20040264579A1 (en) * 2003-06-30 2004-12-30 Sandeep Bhatia System, method, and apparatus for displaying a plurality of video streams
KR101170799B1 (ko) 2005-05-21 2012-08-02 삼성전자주식회사 영상 압축 방법 및 그 장치와 영상 복원 방법 및 그 장치
US9971888B2 (en) 2013-03-15 2018-05-15 Id Integration, Inc. OS security filter

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625779A (ja) * 1985-03-04 1987-01-12 Kokusai Denshin Denwa Co Ltd <Kdd> 階調フアクシミリ画像信号の符号化方式
IL91158A (en) * 1989-07-28 1993-01-31 Ibm Israel Method and system for arithmetic coding and decoding
US5317397A (en) * 1991-05-31 1994-05-31 Kabushiki Kaisha Toshiba Predictive coding using spatial-temporal filtering and plural motion vectors
JPH05137131A (ja) * 1991-11-13 1993-06-01 Sony Corp フレーム間動き予測方法
US5510840A (en) * 1991-12-27 1996-04-23 Sony Corporation Methods and devices for encoding and decoding frame signals and recording medium therefor
JP3443867B2 (ja) * 1992-06-26 2003-09-08 ソニー株式会社 画像信号符号化、復号化方法及び画像信号記録媒体
KR100283343B1 (ko) * 1992-06-25 2001-03-02 이데이 노부유끼 화상신호 부호화방법 및 복호화방법과 화상신호 부호화장치 및 복호화장치
NL9201640A (nl) * 1992-09-22 1994-04-18 Nederland Ptt Systeem omvattende ten minste één encoder voor het coderen van een digitaal signaal en ten minste één decoder voor het decoderen van een digitaal signaal, en encoder en decoder voor toepassing in het systeem volgens de uitvinding.
US5491516A (en) * 1993-01-14 1996-02-13 Rca Thomson Licensing Corporation Field elimination apparatus for a video compression/decompression system
KR0151234B1 (ko) * 1993-06-03 1998-10-15 모리시타 요이찌 화상재생장치 및 화상복호장치
US5408270A (en) * 1993-06-24 1995-04-18 Massachusetts Institute Of Technology Advanced television system
US5398072A (en) * 1993-10-25 1995-03-14 Lsi Logic Corporation Management of channel buffer in video decoders
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder
US5541594A (en) * 1994-03-28 1996-07-30 Utah State University Foundation Fixed quality source coder with fixed threshold
BR9508764A (pt) * 1994-08-24 1998-01-13 Siemens Ag Processo para recodificar dados comprimidos de vídeo com uma necessidade de memória reduzida
US5828421A (en) * 1994-10-11 1998-10-27 Hitachi America, Ltd. Implementation efficient digital picture-in-picture decoding methods and apparatus
EP0710028A3 (en) * 1994-10-28 2000-01-19 Kabushiki Kaisha Toshiba Image decoding apparatus
US5646693A (en) * 1994-11-04 1997-07-08 Cismas; Sorin Memory utilization for video decoding and display with 3:2 pull-down
EP0714208B1 (en) * 1994-11-25 2002-02-13 Koninklijke Philips Electronics N.V. Method and system for decoding coded video signals
FR2731864B1 (fr) * 1995-03-14 1997-06-06 Sgs Thomson Microelectronics Decodeur mpeg a capacite memoire reduite
US5647048A (en) * 1995-06-07 1997-07-08 Industrial Technology Research Institute Trick mode VTR tracking for compressed video
DE19617171C2 (de) * 1996-04-23 1999-02-25 Siemens Ag Videodecoder und entsprechendes Verfahren

Also Published As

Publication number Publication date
KR970060948A (ko) 1997-08-12
EP0786906A2 (en) 1997-07-30
KR100267125B1 (ko) 2000-10-02
US6968003B1 (en) 2005-11-22
JPH09233474A (ja) 1997-09-05
EP0786906A3 (en) 2000-04-12

Similar Documents

Publication Publication Date Title
KR100253931B1 (ko) 디지탈 영상 시퀀스의 디코딩 방법 및 장치
EP0595562B1 (en) Method and apparatus for quantization and inverse-quantization of picture data
US6008848A (en) Video compression using multiple computing agents
KR100246168B1 (ko) 격행비디오를 위한 계층적 움직임 추정
EP0618734B1 (en) Picture signal processing
US5963222A (en) Multi-format reduced memory MPEG decoder with hybrid memory address generation
US20030138045A1 (en) Video decoder with scalable architecture
EP0690392A1 (en) Method and device for transcoding a sequence of coded digital signals
US6256348B1 (en) Reduced memory MPEG video decoder circuits and methods
GB2309611A (en) A motion video compression system with buffer empty/fill look-ahead bit allocation
KR19990082456A (ko) 영상 데이터 압축 장치 및 그 방법
JP2001169292A (ja) 情報処理装置および方法、並びに記録媒体
JP3463291B2 (ja) 圧縮ディジタル・ビデオ・シーケンスをデコードし表示する方法および装置
US20010026587A1 (en) Image encoding apparatus and method of same, video camera, image recording apparatus, and image transmission apparatus
US5757967A (en) Digital video decoder and deinterlacer, format/frame rate converter with common memory
JP3911035B2 (ja) 動画像符号化方法及び動画像符号化装置
US5729294A (en) Motion video compression system with novel adaptive quantization
US5668598A (en) Motion video compression system with guaranteed bit production limits
US5652629A (en) Bidirectional motion estimation in a motion video compression system
JP3818819B2 (ja) 画像符号化方式変換装置、画像符号化方式変換方法および記録媒体
EP1083752A1 (en) Video decoder with reduced memory
US20040141654A1 (en) Texture encoding procedure
JPH11136686A (ja) 復号画像変換回路および復号画像変換装置
JPH07107464A (ja) 画像符号化装置および復号化装置
KR100239867B1 (ko) 움직임예측 및 시차예측을 적용하는 경우의 화질열화억제를 위한 입체 동영상의 압축방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees