JP3460489B2 - 半導体装置の実装構造および半導体装置の固定方法 - Google Patents

半導体装置の実装構造および半導体装置の固定方法

Info

Publication number
JP3460489B2
JP3460489B2 JP1033997A JP1033997A JP3460489B2 JP 3460489 B2 JP3460489 B2 JP 3460489B2 JP 1033997 A JP1033997 A JP 1033997A JP 1033997 A JP1033997 A JP 1033997A JP 3460489 B2 JP3460489 B2 JP 3460489B2
Authority
JP
Japan
Prior art keywords
semiconductor device
printed wiring
wiring board
mounting
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1033997A
Other languages
English (en)
Other versions
JPH10209323A (ja
Inventor
克己 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP1033997A priority Critical patent/JP3460489B2/ja
Publication of JPH10209323A publication Critical patent/JPH10209323A/ja
Application granted granted Critical
Publication of JP3460489B2 publication Critical patent/JP3460489B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、印刷配線板に搭載
され、該印刷配線板の配線と接続されるＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ），ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）等の表面実装タイプの半導体装
置の実装構造および半導体装置の固定方法に関する。
【０００２】
【従来の技術】半導体パッケージで多ピン化を図る際に
図１に示すようなリード（ピン）１がデバイスパッケー
ジ３の周辺に複数個、配置されたペリフェラル構造のＱ
ＦＰ等の半導体装置１０で実現するのにピンピッチ２を
狭くするか、デバイスパッケージ３のサイズを大型化す
ることにより行われている。
【０００３】また図２に示すＢＧＡのように印刷配線板
２１の上面に固定された半導体チップ２２が樹脂モール
ドされ、印刷配線板２１の下面に前記半導体チップ２２
上面に形成された回路と導通する複数の接点としての半
田ボール２３が配設されてなる半導体装置２２で多ピン
化を図るには半田ボール２３が配設されるピッチ間隔を
短くすることにより行われている。
【０００４】上述した半導体装置では、半導体装置側の
電極と半導体装置が搭載される半導体装置搭載用印刷配
線板側の電極部とがリードと称する金属リードあるは、
半田ボールを介して直接、接続されることにより使用さ
れる。その際にペースト状の半田を接着剤として利用
し、加熱溶解接続する点で共通する。
【０００５】
【発明が解決しようとする課題】しかしながら、リード
がペリフェラル構造のＱＦＰ等の半導体装置でピンピッ
チを狭くすることにより多ピン化を図る場合には、半導
体装置のリード接続部の小型化、要求される搭載精度の
高精度化により半導体装置の半導体装置搭載用印刷配線
板への接続搭載品質が低下するという問題があった。
【０００６】またパッケージサイズを大型化することに
より多ピン化を図る場合には半導体装置が搭載される半
導体装置搭載用印刷配線板上の占有面積が大きくなり、
半導体装置を含む部品の高密度集約実装が困難になると
いう問題があった。
【０００７】一方、ＢＧＡのような半導体装置において
半田ボールが配設されるピッチ間隔を短くすることによ
り多ピン化を図る場合にはパッケージ下面、すなわち半
導体チップが固定される印刷配線板の下面に電極が集中
するために電極からの配線の引出し効率が悪化する。す
なわち、印刷配線板の平面方向の配線のみでは配線容量
が不足し、印刷配線板を多層化し、その上下方向の配線
をバイアホール等で繋ぐ多層印刷配線板の利用が必要と
なる。
【０００８】しかしながら、多層印刷配線板を採用する
と、印刷配線板実装体のコスト上昇を招くという問題が
ある。
【０００９】更にＢＧＡのような半導体装置を使用する
際に放熱フィン、ヒートシンク等の放熱部材をＢＧＡの
ような半導体装置に装着し、あるいはＢＧＡのような半
導体装置に複数部品を搭載してモジュール化することに
より半導体装置に対する荷重が増加した場合に、これら
を半導体装置搭載用印刷配線板に搭載すると、接続支持
体となっている半田ボールが、リフロー熱等による溶解
接続時に潰れてしまい、半導体装置搭載用印刷配線板上
に形成された電極間を短絡する等の接続不良を発生させ
てしまう虞れがあるという問題がある。
【００１０】本発明はこのような事情に鑑みてなされた
ものであり、半導体装置の搭載効率の向上および接点の
潰れによる接続不良の発生を防止することを目的とす
る。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【課題を解決するための手段】請求項１に記載の発明
は、印刷配線板の上面に固定された半導体チップが樹脂
モールドされ、印刷配線板の下面に前記半導体チップの
上面に形成された回路と導通する複数の電極が配設され
た半導体装置と、前記半導体装置が搭載され、前記複数
の電極に対向して半田が載置可能な複数の電極が設けら
れた半導体装置搭載用印刷配線板と、前記複数の電極の
うち、特定の電極に接続され、前記半田の高さより僅か
に低く半田の加熱溶融時に半田の潰れを防止する受動素
子と、を有することを特徴としている。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】請求項１に記載の発明によれば、半導体装
置にヒートシンク、ヒートスプレッダー等の放熱部材が
予め装着され、あるいはモジュール等の複数部品が半導
体装置に実装されて重量が増加している場合であって
も、受動素子によって半導体装置を支持することで、リ
フロー熱による半田の加熱溶解時にも半田が潰れること
がない。このため、部品の搭載効率の向上及び半導体装
置搭載用印刷配線板に半導体装置を搭載する際の半田ボ
ール等の半田の溶解時に半田の潰れによる接続不良の発
生を防止することができる。
【００２３】請求項２に記載の発明は、請求項１に記載
の半導体装置の周縁部と請求項１に記載の半導体装置搭
載用印刷配線板との間に請求項１に記載の受動素子を配
置して前記半導体装置を前記半導体装置搭載用印刷配線
板に固定することを特徴としている。
【００２４】請求項２に記載の発明によれば、本来、半
導体装置内あるいは半導体装置搭載用印刷配線板の別の
領域に実装すべき受動素子を、半導体装置の周縁部と半
導体装置搭載用印刷配線板との間に介在させた状態で、
半導体装置を半導体装置搭載用印刷配線板に固定するこ
とで、加工工数の低減及び実装領域の増大が図れる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。本発明の第１の実施の形態に係る
半導体装置の構成を図３に示す。半導体装置の印刷配線
板２１の上面は、複数のリード３１と導通する複数の印
刷配線２６が形成されており、印刷配線板２１の下面に
は、複数の印刷配線２６と導通する正方形で銅製の複数
の電極２７が等間隔で配設されている。半導体装置は、
印刷配線板２１上面の複数の印刷配線２６間に半導体チ
ップ２２をマウントし、半導体チップ２２上面に形成さ
れた回路に接続されているパッド２４と印刷配線２６と
をボンディングワイア２５でボンディングし、印刷配線
板２１上に固定された半導体チップ２２を樹脂２８によ
りモールドすることにより構成されている。これにより
半導体チップ２２上面に形成された回路とパッド２４、
ボンディングワイア２５、印刷配線２６、電極２７を介
して導通する複数のリード３１が印刷配線板２１の周囲
に配設される。
【００２６】また半導体チップ２２上面に形成された回
路とパッド２４、ボンディングワイア２５、印刷配線２
６、電極２７を介して導通する複数の接点としての半田
ボール２３が印刷配線板２１の下面に配設されている。
この半田ボール等の接点の形成は、予め準備された球状
の半田合金及び金等の単独金属を接着剤を使用して、あ
るいはリフロー溶解等により接着する方法、またはペー
スト印刷等によって接点を作り込んでいく方法のいずれ
によっても可能である。接点の形状は、ボール状に限ら
ず、円柱状、つずみ状、太鼓状のいずれでもよい。
【００２７】このように図１に外観構成を示すＱＦＰ，
ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇ
ｅ），ＰＬＣＣ（Ｐｌａｓｔｉｃｓ Ｌｅａｄｌｅｓｓ
Ｃｈｉｐ Ｃａｒｒｉｅｒ）等の半導体チップが固定
される印刷配線板の周囲にリードを引き出す構造の半導
体装置に対しては上記印刷配線板の下面に複数の接点と
しての半田ボールを例えば、マトリクス状に配設するこ
とにより高密度多ピン化を図ることができる。
【００２８】また図２に示すようにＢＧＡ等のような半
導体装置に、半導体チップ２２上面に形成された回路と
導通する複数のリード３１を印刷配線板２１の周囲にカ
シメ等により接続してペリフェラル構造に配設すること
により高密度多ピン化を図ることができる。ここで印刷
配線板２１の周囲に配置されるリードの形状は、ＱＦ
Ｐ，ＳＯＰに代表されるＧull Ｗing 形状、またはＰＬ
ＣＣに代表されるようなＪ型形状のいずれであってもよ
い。図３に示す半導体装置の裏面から見た部品構造を図
４に示す。同図に示すように印刷配線板２１の周囲に接
続されたリード３１と印刷配線板２１の底面にマトリク
ス状に形成された複数の接点としての半田ボール２３が
混在した半導体装置となる。
【００２９】図３に示す半導体装置３０において、複数
のリード３１のうちの特定のリードに電源ライン及びグ
ランドラインを接続し、複数の接点としての半田ボール
に信号ラインを接続するようにしている。このように構
成することにより、信号ライン発生するから発生する放
射ノイズを上記半田ボールの外側に位置するリード部で
シールドすることにより部品から発生する放射ノイズを
抑制することができる。
【００３０】次に図３に示す半導体装置を半導体装置搭
載用印刷配線板としてのマザー印刷配線板に搭載した状
態を図６に示す。同図において、マザー印刷配線板５０
上面には電極５１が形成されており、半導体装置３０は
印刷配線板２１の下面に形成された半田ボール２３、及
び印刷配線板２１の周囲に接続されたリード３１の下端
がマザー印刷配線板５０上の所定位置の電極上に載置さ
れ、接着される。ここで半導体装置３０は、図３に示す
ように印刷配線板の下面から前記リードの下端の延長線
上までの垂直距離ｈが前記半田ボールの直径Ｄより僅か
に短かくなるように形成されている。
【００３１】この半導体装置３０をマザー印刷配線板５
０上に載置し、半田ボール２３、リード３１と電極５１
とを接着する際に半導体装置３０にヒートシンク、ヒー
トスプレッダー等の放熱部材５２が予め装着され、ある
いはモジュール等の複数部品が半導体装置３０に実装さ
れて重量が増加している場合であってもペリフェラル状
のリードが設けられることにより、リフロー熱による半
田ボール２３の加熱溶解時に接点としての半田ボールに
過度に荷重がかからないように前記リードにより半導体
装置本体が支持されるので、半田ボールが潰れることが
なく、それ故電極間短絡等の接続不良の発生を防止する
ことができる。接点の材料として半田のような低融点合
金を用いる場合はＢＧＡのみならず、ＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ），μ−ＢＧＡ（ｍｉｃｒ
ｏ−ＢＧＡ），ＬＧＡ（ＬａｎｄＧｒｉｄ Ａｒｒａ
ｙ）等にも利用できる。
【００３２】本発明の第２の実施の形態を図５及び図７
に示す。本発明の第２の実施の形態では図２に示した半
導体装置において印刷配線板２１の下面に配設された複
数の接点としての半田ボール２３の内の一部を半田ボー
ル２３の直径より僅かに短い高さを有するコンデンサ、
抵抗等の受動素子４１に置換するように構成している。
この半導体装置４０の裏面の状態を図５に示す。この受
動素子４１はチップ部品として用意したものを上記複数
の半田ボール２３の代わりに電極２７に接続することに
より接点２３と受動素子４１とを置換している。この半
導体装置４０をマザー印刷配線板５０上に搭載した状態
を図７に示す。半導体装置４０をマザー印刷配線板５０
上に載置し、半田ボール２３、受動素子４１と電極５１
とを接着する際に半導体装置４０にヒートシンク、ヒー
トスプレッダー等の放熱部材５２が予め装着され、ある
いはモジュール等の複数部品が半導体装置４０に実装さ
れて重量が増加している場合であっても受動素子４１に
よって半導体装置４０が支持されるのでリフロー熱によ
る半田ボール２３の加熱溶解時にも半田ボールが潰れる
ことがなく、それ故電極間短絡等の接続不良の発生を防
止することができると共に、半導体装置搭載用印刷配線
板としてのマザー印刷配線板上の部品の搭載効率の向上
を図った半導体装置の実装構造を実現できる。
【００３３】尚、本発明の第２の実施の形態では受動素
子４１を予めチップ部品として用意したが、この代わり
に半導体装置４０をマザー印刷配線板５０に搭載する際
に半導体装置４０の印刷配線板２１とマザー印刷配線板
５０上の所定の電極５１との間に形成するようにしても
よい。
【００３４】また受動素子を半導体装置４０側に設ける
代わりに半田ボール２３の直径より僅かに短い高さを有
するコンデンサ、抵抗等の受動素子４１予めチップ部品
として用意し、これをマザー印刷配線板５０側の所定の
電極５１に予め接続しておき、その後半導体装置４０と
接続するようにしてもよい。
【００３５】更に受動素子４１を予めチップ部品として
用意する代わりにマザー印刷配線板５０の電極５１を形
成する際に所定の電極位置に受動素子を形成するように
してもよい。
【００３６】次に本発明の第３の実施の形態を図８を参
照して説明する。同図において、本発明の第３の実施の
形態では図２に示す半導体装置２０を半導体搭載用印刷
配線板としてのマザー印刷配線板５０に固定する際に、
半導体装置２０の周縁部とマザー印刷配線板５０とを受
動素子６０を介して半田６１により固定する。
【００３７】第３の実施の形態によれば、加工工数の低
減及び実装領域の増大が図れる。
【００３８】
【発明の効果】以上説明したように請求項１に記載の発
明によれば、部品の搭載効率の向上及び半導体装置搭載
用印刷配線板に半導体装置を搭載する際の半田ボール等
の接点の溶解時に接点の潰れによる接続不良の発生を防
止することができる。
【００３９】
【００４０】
【００４１】
【００４２】請求項２に記載の発明によれば、本来、半
導体装置内あるいは半導体装置搭載用印刷配線板の別の
領域に実装すべき受動素子を、半導体装置を半導体装置
搭載用印刷配線板に搭載するために固定する際に、半導
体装置の周縁部と半導体装置搭載用印刷配線板との間に
介在させて行うようにしたので、加工工数の低減及び実
装領域の増大が図れる。
【図面の簡単な説明】
【図１】ペリフェラル構造のＱＦＰ等の半導体装置の外
観構成を示す斜視図。
【図２】半導体チップがマウントされる印刷配線板の裏
面にマトリクス状にボール状接点が配設されてなるＢＧ
Ａ等の半導体装置の外観構成を示す図。
【図３】本発明の第１の実施形態に係る半導体装置の構
成を示す図。
【図４】図３に示した半導体装置の裏面から見た外観構
成図。
【図５】本発明の第２の実施の形態に係る半導体装置の
裏面構成を示す図。
【図６】図３に示した半導体装置をマザー印刷配線板に
搭載した状態を示す断面図。
【図７】図５に示す半導体装置をマザー印刷配線板に搭
載した状態を示す断面図。
【図８】図２に示す半導体装置をマザー印刷配線板に固
定した状態を示す断面図。
【符号の説明】
１ リード ３ デバイスパッケージ １０ 半導体装置 ２０ 半導体装置 ２１ 印刷配線板 ２２ 半導体チップ ２３ 半田ボール ２４ パッド ２５ ボンディングワイア ２６ 印刷配線 ２７ 電極 ２８ 樹脂 ３０ 半導体装置 ３１ リード ４０ 半導体装置 ４１ 受動素子 ５０ マザー印刷配線板 ５１ 電極 ５２ 放熱部材 ６０ 受動素子 ６１ 半田
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 25/00 H05K 1/18

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 印刷配線板の上面に固定された半導体チ
    ップが樹脂モールドされ、印刷配線板の下面に前記半導
    体チップの上面に形成された回路と導通する複数の電極
    が配設された半導体装置と、 前記半導体装置が搭載され、前記複数の電極に対向して
    半田が載置可能な複数の電極が設けられた半導体装置搭
    載用印刷配線板と、 前記複数の電極のうち、特定の電極に接続され、前記半
    田の高さより僅かに低く半田の加熱溶融時に半田の潰れ
    を防止する受動素子と、 を有することを特徴とする半導体装置の実装構造。
  2. 【請求項２】 請求項１に記載の半導体装置の周縁部と
    請求項１に記載の半導体装置搭載用印刷配線板との間に
    請求項１に記載の受動素子を配置して前記半導体装置を
    前記半導体装置搭載用印刷配線板に固定することを特徴
    とする半導体装置の固定方法。
JP1033997A 1997-01-23 1997-01-23 半導体装置の実装構造および半導体装置の固定方法 Expired - Fee Related JP3460489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1033997A JP3460489B2 (ja) 1997-01-23 1997-01-23 半導体装置の実装構造および半導体装置の固定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1033997A JP3460489B2 (ja) 1997-01-23 1997-01-23 半導体装置の実装構造および半導体装置の固定方法

Publications (2)

Publication Number Publication Date
JPH10209323A JPH10209323A (ja) 1998-08-07
JP3460489B2 true JP3460489B2 (ja) 2003-10-27

Family

ID=11747444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1033997A Expired - Fee Related JP3460489B2 (ja) 1997-01-23 1997-01-23 半導体装置の実装構造および半導体装置の固定方法

Country Status (1)

Country Link
JP (1) JP3460489B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128219A (ja) 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10209323A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US7279797B2 (en) Module assembly and method for stacked BGA packages
US6201302B1 (en) Semiconductor package having multi-dies
US5397921A (en) Tab grid array
US6122171A (en) Heat sink chip package and method of making
US5751063A (en) Multi-chip module
US6316837B1 (en) Area array type semiconductor package and fabrication method
US6553660B2 (en) Electronic device and a method of manufacturing the same
US20030222344A1 (en) Semiconductor device having a heat spreader exposed from a seal resin
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
CN1979836A (zh) 半导体装置以及使用该半导体装置的电子控制装置
KR20050030126A (ko) 반도체 집적 회로 장치 및 전자 기기
US6396699B1 (en) Heat sink with chip die EMC ground interconnect
US8298870B2 (en) Method for connecting integrated circuit chip to power and ground circuits
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
US20100289145A1 (en) Wafer chip scale package with center conductive mass
JP2801810B2 (ja) 樹脂封止型半導体装置
JP3460489B2 (ja) 半導体装置の実装構造および半導体装置の固定方法
JP2003069187A (ja) 電子部品実装基板用の基板接続支持具及び基板接続方法
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
US6674160B1 (en) Multi-chip semiconductor device
US20020043702A1 (en) Semiconductor package comprising substrate with mounting leads and manufacturing method therefor
JPH10150074A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees