JP3459398B2 - Method of manufacturing multilayer printed circuit board having interlayer connection via hole - Google Patents

Method of manufacturing multilayer printed circuit board having interlayer connection via hole

Info

Publication number
JP3459398B2
JP3459398B2 JP2000283297A JP2000283297A JP3459398B2 JP 3459398 B2 JP3459398 B2 JP 3459398B2 JP 2000283297 A JP2000283297 A JP 2000283297A JP 2000283297 A JP2000283297 A JP 2000283297A JP 3459398 B2 JP3459398 B2 JP 3459398B2
Authority
JP
Japan
Prior art keywords
circuit board
hole
via hole
layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000283297A
Other languages
Japanese (ja)
Other versions
JP2002094239A (en
Inventor
原 健 一 平
矢 竜 史 守
柳 邦 彦 畔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2000283297A priority Critical patent/JP3459398B2/en
Publication of JP2002094239A publication Critical patent/JP2002094239A/en
Application granted granted Critical
Publication of JP3459398B2 publication Critical patent/JP3459398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、多層化した回路基
板の製造方法に係り、とくに各層間を接続するために構
成されたバイア・ホールを持つ回路基板の形成方法に関
する。 【0002】 【従来の技術】多層化された回路基板における各層間を
接続するには、層間を結ぶ穴つまりバイア・ホールを設
けて穴内壁にメッキを施し、各層に設けられた回路パタ
ーン同士を接続することが行われている。そしてバイア
・ホールの形成には、旧来のドリル加工法に換わって高
密度加工ができるレーザー照射法を用いることが一般化
している。 【0003】この高密度加工を行った多層プリント基板
において、バイア・ホールを形成するには、図4に示す
ように中間層バイア・ホールH1の位置と第1層バイア
・ホールH2の位置とを異ならせる場合と、図5に示す
ように重なり合わせたバイア・ホールH0を設ける場合
とがある。 【0004】このうち前者は、バイア・ホール形成のた
めの所要面積が大であるから高密度化の目的には沿わな
い。そこで、高密度化に適する後者がより一般化してい
る。 【0005】 【発明が解決しようとする課題】このように中間層間を
接続するバイア・ホールH1と第1層目のバイア・ホー
ルH2とを位置合わせする方法が主流になっているが、
図6に示すように設計の都合上完全に同心位置にならな
いことがある。 【0006】すなわち、図6に示すように中間層のバイ
ア・ホールH1と第1層のバイア・ホールH2とが多少
偏心していると、内層のバイア・ホールH1の形成後に
外層のバイア・ホールH2を形成するために外層の回路
パターンを利用してレーザービームを照射すると、外層
の回路パターンの内側であって内層の回路パターンの外
側になる部分はレーザービームに照射され、破線で示す
X部として示すように異常に深い貫通孔が形成されるこ
とがある。この場合、スルーホール・メッキを行うと、
図6の場合で第6層まで導通するバイア・ホールとなっ
てしまい、不具合である。 【0007】本発明は上述の点を考慮してなされたもの
で、高密度化に適しており、しかもバイア・ホールに不
具合の生じない多層プリント基板およびその製造方法を
提供することを目的とする。 【0008】 【課題を解決するための手段】上記目的達成のため、本
発明では、それぞれ絶縁層上に回路パターンを形成して
なる回路基板を少なくとも3枚積層して多層化し、層間
をバイア・ホールにより接続する多層プリント基板の製
造方法において、第1の回路基板を用意し、この第1の
回路基板上に接着剤により第2の回路基板を固着し、こ
の第2の回路基板におけるバイア・ホール部を回路パタ
ーンエッチングにより除去してバイア・ホール形成領
域を形成し、前記バイア・ホール形成領域に、レーザー
ビーム照射手段により前記第1の回路基板までの前記
第2の回路基板における絶縁層および接着剤を除去して
第1の穴を形成し、この第1の穴にスルーホール・メッ
キを施し、前記第2の回路基板に対し接着剤により第3
の回路基板を固着し、この第3の回路基板に前記第1の
穴よりも径の小さいバイア・ホール形成用の回路パター
ンを形成し、前記第3の回路基板における回路パターン
を利用してレーザービーム照射手段により前記バイア・
ホール周りの絶縁層および接着剤を除去して前記第1の
穴よりも径の小さい第2の穴を形成し、この穴にスルー
ホール・メッキを施す、工程を含むことを特徴とする、
層間接続バイア・ホールを有する多層プリント基板の製
造方法、を提供するものである。 【0009】 【発明の実施の形態】図1は、本発明の一実施例の構造
を概念的に示したもので、上部に縦断面図を、下部に俯
瞰図を示している。 【0010】これら両図から分かるように、回路基板は
絶縁層11、積層接着剤12、絶縁層13、積層接着剤
14、絶縁層15が積層されて5層構造の積層回路基板
を構成している。そして、絶縁層11、13および15
の図における各上面には、回路パターンつまりランド2
1,22,24(要部のみ図示)が形成されている。 【0011】そして、積層回路基板の全5層を貫通し、
同心配置されて内径が2段に変化する構成のバイア・ホ
ールが形成されている。このバイア・ホールは、2段構
成の下側が大径で上側が小径であり、大径部分がランド
21とランド22とを接続するもの、小径部分がランド
22とランド24とを接続するものである。 【0012】このバイア・ホールを構成するために、俯
瞰図に示すように、ランド21,22,24が同心配置
されており、最内層にあるランド21の外径はφe、内
径はφc、中間にあるランド22の外径はφd、内径は
φc、最外層にあるランド24の外径はφb、内径はφ
aである。そして、各外径同士、内径同士を比べると何
れも外層側の径が小となっており、図示ではφb<φdと
なっている。 【0013】このバイア・ホールには、内層のランド2
1と中間のランド22とを接続するようにメッキ層23
が形成され、メッキ層22と外層のランド24とを接続
するためにメッキ層25が形成されている。 【0014】このように形成された各バイア・ホール
は、それらを図示上下方向に投影したとき、そのうちの
最大径のバイア・ホールにおける輪郭内に他のものが包
含される状態となっている。 【0015】図2および図3は、図1に示したバイア・
ホールを形成するための工程を示したもので、図2にお
ける4工程A−D、図3における4工程E−Hは一連の
工程である。ここで、各回路基板における銅箔はエッチ
ング処理を経ると回路パターンとなるが、エッチング処
理の前後を通じて同一符号を付している。 【0016】まず図2において、最初の工程Aでは、絶
縁層11の上面にバイア・ホールの底面を形成するのに
適当な大きさのランド21を持った第1の回路基板を用
意する。回路基板を形成するには、通常の銅張り積層板
材料、つまりガラス−エポキシ系、ポリイミド等が利用
できる。 【0017】ランド21の中心位置が、バイア・ホール
の中心位置である。そして、第1の回路基板の上面を被
うように積層接着剤12を介在させて第2の回路基板を
積層し、この第2の回路基板の銅箔にランド22を形成
する。ランド22には、第1の回路基板における回路パ
ターンと同心位置にバイア・ホールを形成するために、
銅箔を除去した部分が形成される。 【0018】第2の工程Bでは、第2の回路基板の上方
からランド22を介して、異方性処理手段であるレーザ
ービーム照射による樹脂成分の除去が行われる。レーザ
ーとしては、エキシマ・レーザー、CO2レーザー等の
樹脂成分を昇華させ得るものであればよい。これらレー
ザーによるビームが照射され、第2の回路基板の絶縁層
13および積層接着剤12が除去されて、第1の回路基
板におけるランド21の上面が露出される。 【0019】異方性処理手段とは、図示の場合は図示縦
方向に向かって物質を除去する作用をするが、図示横方
向にはなんら作用しない手段を言い、その点で縦横両方
向に作用する等方性処理手段ともいうべきエッチング等
とは相違する。 【0020】第3の工程Cでは、ランド21とランド2
2とを接続するようにメッキ層23を形成する。メッキ
は、通常のスルーホール・メッキによればよい。これに
より第1のバイア・ホールが形成される。 【0021】第4の工程Dでは、メッキ層23を被うよ
うに、積層接着剤14を介在させて絶縁層15および銅
箔24を有する第3の回路基板を積層する。これにより
図3の工程Eに移行する。 【0022】図3に示す第5の工程Eでは、第4の工程
Dにより第1の回路基板ないし第3の回路基板が積層さ
れた状態となっている。すなわち、絶縁層11、ランド
21からなる第1の回路基板上に、絶縁層13、ランド
22からなる第2の回路基板が積層接着剤12を介し積
層されてメッキ層23によりランド21とランド22と
が接続された状態となり、かつその上に絶縁層15およ
び銅箔24からなる第3の回路基板が積層接着剤14を
介して積層されている。 【0023】第6の工程Fでは、エッチングにより銅箔
を処理してバイア・ホールを形成するためのランド24
を形成する。これは第1の工程Aと同様の状態である。
このランド24は、第2のバイア・ホールを形成するた
めのものであるが、第2のバイア・ホールは第1のバイ
ア・ホールよりも径が小であるから回路パターンもその
ように形成する。 【0024】次いで第7の工程Gによりレーザービーム
を照射し、絶縁層15および積層接着剤14を回路パタ
ーンにしたがって除去する。これは、第2の工程と同様
の状態である。これにより、ランド24に被われておら
ずメッキ層23よりも上側にある絶縁層15および積層
接着剤14がすべて除去されて、2段構造のバイア・ホ
ールが形成される。 【0025】この状態で、第8の工程Hによりランド2
4の上からバイア・ホールを含めてメッキ層25を形成
する。この結果、メッキ層25によってランド21,2
2,24が全て接続された状態となる。すなわち、メッ
キ層23によりランド21とランド22とが接続され、
メッキ層25によりメッキ層23とランド24とが接続
され、結果として3つのランド21,22,24が接続
された状態となる。 【0026】以上の工程に続いて、通常のプリント基板
製造工程を適用して多層プリント基板を製造する。 【0027】偏心型バイア・ホールの場合は、外層のバ
イア・ホール全体が最内層のバイア・ホールの内壁より
も内側にあれば、同心ではなくても段付きバイア・ホー
ルとして構成することができる。ただし、工程作業にお
ける位置ずれを考慮すると、実際にはある程度の余裕を
見ておく必要はある。 【0028】(応用例)上記実施例では、2段構造のバ
イア・ホールを例示したが、回路基板を4段以上積層し
3段以上のバイア・ホールで相互接続を行う構成につい
ても本発明を適用することができる。 【0029】 【0030】また、上記実施例では、積層するために接
着剤を用いることとしたが、これをプリプレグなどの等
価物に置き換えてもよい。 【0031】また、メッキ処理の前に残留物を除去する
ために、過マンガン酸液に浸漬すると一層よい。 【0032】 【発明の効果】本発明は上述のように、多層プリント基
板における層間接続用バイア・ホールを形成するにつ
き、外層回路基板の回路パターンを利用してレーザービ
ーム照射手段により不要物質を除去してメッキ層で被う
ようにしたため、内層のバイア・ホールの範囲内に外層
のバイア・ホールが配置される包含型バイア・ホールが
形成される。この結果、高密度化に対応しながら導通信
頼性を損なわないプリント基板を提供することができ
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a multilayered circuit board, and more particularly to a circuit board having via holes formed for connecting respective layers. A method for forming the same. 2. Description of the Related Art In order to connect each layer in a multilayered circuit board, holes for connecting the layers, ie, via holes, are provided, the inner walls of the holes are plated, and the circuit patterns provided in each layer are connected to each other. Connecting has been done. In forming via holes, it has become common to use a laser irradiation method capable of high-density processing instead of the conventional drilling method. In order to form via holes in a multilayer printed circuit board that has been subjected to high-density processing, as shown in FIG. 4, a position of an intermediate layer via hole H1 and a position of a first layer via hole H2 are determined. In some cases, the via holes H0 overlap each other, as shown in FIG. The former does not meet the purpose of high density because the area required for forming via holes is large. Therefore, the latter suitable for higher density is becoming more common. [0005] As described above, the method of aligning the via hole H1 connecting the intermediate layers and the via hole H2 of the first layer has become mainstream.
As shown in FIG. 6, it may not be completely concentric due to the design. That is, as shown in FIG. 6, when the via hole H1 of the intermediate layer and the via hole H2 of the first layer are slightly eccentric, the via hole H2 of the outer layer is formed after the formation of the via hole H1 of the inner layer. When a laser beam is irradiated using the circuit pattern of the outer layer to form a portion, the portion inside the circuit pattern of the outer layer and outside the circuit pattern of the inner layer is irradiated with the laser beam, and as an X portion indicated by a broken line, As shown, an abnormally deep through hole may be formed. In this case, if through-hole plating is performed,
In the case of FIG. 6, the via hole becomes conductive up to the sixth layer, which is a problem. The present invention has been made in view of the above points, and has as its object to provide a multilayer printed circuit board which is suitable for high density and has no problem in via holes, and a method of manufacturing the same. . In order to achieve the above object, according to the present invention, at least three circuit boards each having a circuit pattern formed on an insulating layer are laminated to form a multilayer, and a via is provided between the layers. In a method for manufacturing a multilayer printed circuit board connected by holes, a first circuit board is prepared, a second circuit board is fixed on the first circuit board with an adhesive, and a via hole in the second circuit board is provided. the hole portion is removed by the circuit pattern etched to form a via hole formation region, the via hole formation region, laser
The beam irradiation unit, the first to form a hole by removing the insulating layer and the adhesive in the second circuit board to said first circuit board is subjected to through-hole plating the first hole, A third adhesive is applied to the second circuit board with an adhesive.
A circuit pattern for forming a via hole having a smaller diameter than the first hole is formed on the third circuit board, and a laser is formed by using the circuit pattern on the third circuit board. The beam irradiation means
Removing the insulating layer and the adhesive around the hole to form a second hole having a smaller diameter than the first hole, and plating the hole with a through-hole.
A method of manufacturing a multilayer printed circuit board having an interlayer connection via hole. FIG. 1 conceptually shows the structure of an embodiment of the present invention. FIG. 1 shows a vertical sectional view at the top and an overhead view at the bottom. As can be seen from these figures, the circuit board comprises a laminated circuit board having a five-layer structure in which an insulating layer 11, a laminated adhesive 12, an insulating layer 13, a laminated adhesive 14, and an insulating layer 15 are laminated. I have. And the insulating layers 11, 13 and 15
Each upper surface in the diagram of FIG.
1, 22, 24 (only the main parts are shown) are formed. And penetrating all five layers of the laminated circuit board,
Via holes are formed concentrically so that the inner diameter changes in two steps. The via hole has a large diameter on the lower side and a small diameter on the upper side in a two-stage configuration. A large diameter portion connects the lands 21 and the lands 22, and a small diameter portion connects the lands 22 and the lands 24. is there. In order to compose this via hole, lands 21, 22, 24 are concentrically arranged as shown in a bird's-eye view. The outer diameter of land 21 in the innermost layer is φe, the inner diameter is φc, and the middle is φc. The outer diameter of the land 22 is φd, the inner diameter is φc, the outer diameter of the land 24 in the outermost layer is φb, and the inner diameter is φ
a. Then, when comparing the outer diameters and the inner diameters, the diameter on the outer layer side is smaller in each case. In the drawing, φb <φd
Has become . This via hole has an inner land 2
1 and the intermediate land 22 so that the plating layer 23
Is formed, and a plating layer 25 is formed to connect the plating layer 22 and the land 24 of the outer layer. Each of the via holes thus formed, when projected in the vertical direction in the drawing, is in a state in which others are included in the outline of the via hole having the largest diameter. FIGS. 2 and 3 illustrate via vias shown in FIG.
FIG. 4 shows a process for forming a hole, and four processes AD in FIG. 2 and four processes EH in FIG. 3 are a series of processes. Here, the copper foil on each circuit board becomes a circuit pattern after the etching process, and the same reference numerals are given before and after the etching process. First, in FIG. 2, in a first step A, a first circuit board having a land 21 having a size appropriate for forming a bottom surface of a via hole on the upper surface of the insulating layer 11 is prepared. For forming the circuit board, a usual copper-clad laminate material, that is, a glass-epoxy type, polyimide, or the like can be used. The center position of the land 21 is the center position of the via hole. Then, the second circuit board is laminated with the laminating adhesive 12 interposed therebetween so as to cover the upper surface of the first circuit board, and the lands 22 are formed on the copper foil of the second circuit board. In order to form a via hole in the land 22 at a position concentric with the circuit pattern on the first circuit board,
A portion from which the copper foil has been removed is formed. [0018] In the second step B, from the upper side of the second circuit board via a land 22, removal of the resin component by laser <br/> Bimu irradiation is anisotropic processing means is performed. As the laser, any laser capable of sublimating a resin component such as an excimer laser or a CO2 laser may be used. The laser beam is applied to remove the insulating layer 13 and the laminating adhesive 12 of the second circuit board, exposing the upper surface of the land 21 on the first circuit board. The anisotropic treatment means means for removing a substance in the vertical direction in the drawing, but does not act at all in the horizontal direction in the drawing, and acts in both the vertical and horizontal directions at that point. This is different from etching or the like which can be called isotropic processing means. In the third step C, the land 21 and the land 2
Then, a plating layer 23 is formed so as to connect to the plating layer 2. The plating may be based on ordinary through-hole plating. This forms a first via hole. In a fourth step D, a third circuit board having an insulating layer 15 and a copper foil 24 is laminated with a laminating adhesive 14 therebetween so as to cover the plating layer 23. Thereby, the process shifts to the process E in FIG. In the fifth step E shown in FIG. 3, the first to third circuit boards are stacked in the fourth step D. That is, a second circuit board including the insulating layer 13 and the land 22 is laminated via the laminating adhesive 12 on the first circuit board including the insulating layer 11 and the land 21, and the land 21 and the land 22 are formed by the plating layer 23. Are connected to each other, and a third circuit board composed of the insulating layer 15 and the copper foil 24 is laminated thereon with the laminating adhesive 14 interposed therebetween. In a sixth step F, lands 24 for forming via holes by processing the copper foil by etching.
To form This is the same state as in the first step A.
The lands 24 are for forming the second via holes. Since the second via holes are smaller in diameter than the first via holes, the circuit patterns are also formed in such a manner. . Next, in a seventh step G, a laser beam is irradiated to remove the insulating layer 15 and the laminated adhesive 14 according to the circuit pattern. This is the same state as in the second step. As a result, the insulating layer 15 and the laminating adhesive 14 which are not covered with the lands 24 and are higher than the plating layer 23 are all removed, and a two-stage via hole is formed. In this state, the land 2
Then, a plating layer 25 including via holes is formed from above 4. As a result, the lands 21 and 21 are formed by the plating layer 25.
2, 24 are all connected. That is, the land 21 and the land 22 are connected by the plating layer 23,
The plating layer 25 and the land 24 are connected by the plating layer 25, and as a result, the three lands 21, 22, and 24 are connected. Subsequent to the above steps, a general printed circuit board manufacturing process is applied to manufacture a multilayer printed circuit board. In the case of an eccentric via hole, if the entire outer layer via hole is inside the inner wall of the innermost via hole, it can be formed as a stepped via hole even if it is not concentric. . However, in consideration of the displacement in the process operation, it is actually necessary to take a certain margin. (Application Example) In the above embodiment, a via hole having a two-stage structure is illustrated. However, the present invention is also applicable to a configuration in which four or more circuit boards are stacked and interconnected by three or more via holes. Can be applied. In the above embodiment, an adhesive is used for lamination, but this may be replaced with an equivalent such as a prepreg. Further, in order to remove the residue before the plating treatment, it is more preferable to immerse in a permanganic acid solution. As described above, according to the present invention, when forming via holes for interlayer connection in a multilayer printed circuit board, a laser via using a circuit pattern of an outer layer circuit board.
Since the unnecessary material is removed by the beam irradiation means and covered with the plating layer, an inclusive via hole in which the outer layer via hole is arranged within the range of the inner layer via hole is formed. As a result, it is possible to provide a printed circuit board that does not impair the conduction reliability while supporting high density.

【図面の簡単な説明】 【図1】本発明に係る回路基板の構成を示す説明図。 【図2】本発明の一実施例における工程の前半部を示す
説明図。 【図3】図2に示した実施例の工程後半部を示す説明
図。 【図4】従来のバイア・ホールの構造例を示すもので、
バイア・ホールの位置を変える場合の説明図。 【図5】従来のバイア・ホールの構造例を示すもので、
同径重複型バイア・ホールの説明図。 【図6】従来のバイア・ホールの製造時の問題点を示す
説明図。 【符号の説明】 11,13,15 絶縁層 12,14 積層接着剤 21,22,24 ランド 23,25 メッキ層
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory diagram showing a configuration of a circuit board according to the present invention. FIG. 2 is an explanatory diagram showing a first half of a process according to one embodiment of the present invention. FIG. 3 is an explanatory view showing the latter half of the process of the embodiment shown in FIG. 2; FIG. 4 shows an example of the structure of a conventional via hole.
Explanatory drawing when changing the position of a via hole. FIG. 5 shows an example of the structure of a conventional via hole.
Explanatory drawing of the same diameter overlapping type via hole. FIG. 6 is an explanatory view showing a problem at the time of manufacturing a conventional via hole. [Description of Signs] 11, 13, 15 Insulating layers 12, 14 Laminating adhesive 21, 22, 24 Land 23, 25 Plating layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−232760(JP,A) 特開 平9−293970(JP,A) 特開2002−9443(JP,A) 特開2001−156450(JP,A) 特開2001−308529(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 3/40 H05K 3/42 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-9-232760 (JP, A) JP-A-9-293970 (JP, A) JP-A 2002-9443 (JP, A) JP-A 2001-156450 ( JP, A) JP-A-2001-308529 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/46 H05K 3/40 H05K 3/42

Claims (1)

(57)【特許請求の範囲】 【請求項1】それぞれ絶縁層上に回路パターンを形成し
てなる回路基板を少なくとも3枚積層して多層化し、層
間をバイア・ホールにより接続する多層プリント基板の
製造方法において、 第1の回路基板を用意し、 この第1の回路基板に接着剤により第2の回路基板を固
着し、 この第2の回路基板におけるバイア・ホール部を回路パ
ターンエッチングにより除去してバイア・ホール形成
領域を形成し、 前記バイア・ホール形成領域に、レーザービーム照射
段により前記第1の回路基板までの前記第2の回路基
板における絶縁層および接着剤を除去して第1の穴を形
成し、 この第1の穴にスルーホール・メッキを施し、 前記第2の回路基板に対し接着剤により第3の回路基板
を固着し、 この第3の回路基板に前記第1の穴よりも径の小さいバ
イア・ホール形成用の回路パターンを形成し、 前記第3の回路基板における回路パターンを利用して
ーザービーム照射手段により前記バイア・ホール周りの
絶縁層および接着剤を除去して前記第1の穴よりも径の
小さい第2の穴を形成し、 この穴にスルーホール・メッキを施す、 工程を含むことを特徴とする、層間接続バイア・ホール
を有する多層プリント基板の製造方法。
(57) Claims 1. A multilayer printed circuit board in which at least three circuit boards each having a circuit pattern formed on an insulating layer are laminated to form a multilayer, and the layers are connected by via holes. in the method, the first circuit board is prepared, by an adhesive to the first circuit board to fix the second circuit board, removing the via hole section in the second circuit board by the circuit pattern etching Forming a via hole forming region, and irradiating the via hole forming region with an insulating layer and an adhesive in the second circuit board up to the first circuit board by a laser beam irradiating means. Is removed to form a first hole, the first hole is plated with a through hole, and a third circuit board is fixed to the second circuit board with an adhesive. Group The first form small circuit patterns for via holes formed in diameter than the hole, les utilize a circuit pattern in said third circuit board
Removing the insulating layer and the adhesive around the via hole by a laser beam irradiating means to form a second hole having a smaller diameter than the first hole, and plating the hole with a through hole. A method for manufacturing a multilayer printed circuit board having an interlayer connection via hole.
JP2000283297A 2000-09-19 2000-09-19 Method of manufacturing multilayer printed circuit board having interlayer connection via hole Expired - Fee Related JP3459398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000283297A JP3459398B2 (en) 2000-09-19 2000-09-19 Method of manufacturing multilayer printed circuit board having interlayer connection via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000283297A JP3459398B2 (en) 2000-09-19 2000-09-19 Method of manufacturing multilayer printed circuit board having interlayer connection via hole

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003133233A Division JP2003298235A (en) 2003-05-12 2003-05-12 Multilayer printed board with interlayer connection via-hole

Publications (2)

Publication Number Publication Date
JP2002094239A JP2002094239A (en) 2002-03-29
JP3459398B2 true JP3459398B2 (en) 2003-10-20

Family

ID=18767682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000283297A Expired - Fee Related JP3459398B2 (en) 2000-09-19 2000-09-19 Method of manufacturing multilayer printed circuit board having interlayer connection via hole

Country Status (1)

Country Link
JP (1) JP3459398B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216712A (en) * 2005-02-02 2006-08-17 Ibiden Co Ltd Multilayer printed wiring board
JP2009200151A (en) * 2008-02-20 2009-09-03 Fujitsu Microelectronics Ltd Circuit board, and manufacturing method thereof

Also Published As

Publication number Publication date
JP2002094239A (en) 2002-03-29

Similar Documents

Publication Publication Date Title
JP2658661B2 (en) Method for manufacturing multilayer printed wiring board
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
JP2009200356A (en) Printed wiring board and manufacturing method therefor
KR20030088357A (en) Metal core substrate and process for manufacturing same
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
JP2007081157A (en) Multilevel wiring substrate and its manufacturing method
JP2006100789A (en) Manufacturing method of electric wiring structure
WO2011129127A1 (en) Multi-layer flexible printed circuit board and method of manufacturing thereof
JP4792673B2 (en) Manufacturing method of high-density multilayer build-up wiring board
US7557304B2 (en) Printed circuit board having closed vias
JP3459398B2 (en) Method of manufacturing multilayer printed circuit board having interlayer connection via hole
JPH03285398A (en) Interlayer conduction structure of multilayer circuit board and method of forming the same
JP2002111213A (en) Multilayered printed board having via hole for connecting arbitrary layers to each other and its manufacturing method
JP3238380B2 (en) Method of forming fine through-hole conductive portion of circuit board
JP2003209331A (en) Printed wiring board and its manufacturing method
JPH09232760A (en) Multilayered printed-wiring board and manufacture thereof
JP4319917B2 (en) Manufacturing method of component built-in wiring board
JP2002094240A (en) Multilayer printed board having via hole for interlayer connection and its method of manufacture
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
JP2001257476A (en) Multilayer wiring board and manufacturing method thereof
JPH08307057A (en) Multilayer interconnection circuit board and its manufacture
JP4199957B2 (en) Manufacturing method of multilayer wiring board
JP2003298235A (en) Multilayer printed board with interlayer connection via-hole
JP2002171069A (en) Multilayered wiring board and its manufacturing method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees