JP3459003B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3459003B2
JP3459003B2 JP34276899A JP34276899A JP3459003B2 JP 3459003 B2 JP3459003 B2 JP 3459003B2 JP 34276899 A JP34276899 A JP 34276899A JP 34276899 A JP34276899 A JP 34276899A JP 3459003 B2 JP3459003 B2 JP 3459003B2
Authority
JP
Japan
Prior art keywords
layer
gradually
group
iii
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34276899A
Other languages
Japanese (ja)
Other versions
JP2001160658A (en
Inventor
賢哲 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34276899A priority Critical patent/JP3459003B2/en
Publication of JP2001160658A publication Critical patent/JP2001160658A/en
Application granted granted Critical
Publication of JP3459003B2 publication Critical patent/JP3459003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に化合物半導体の素子に対する
電流狭窄手段や光分布制限手段として用いられる酸化物
層を有する半導体装置およびその製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having an oxide layer used as a current confining means and a light distribution limiting means for a compound semiconductor element and a manufacturing method thereof. is there.

【0002】[0002]

【従来の技術】化合物半導体によって作られる光電子素
子は電流や光などを局所的に制限する構造を用いること
によってその動作特性が改善され、より高性能なあるい
は新機能を持つデバイスを実現することができる。例え
ば、半導体レーザは電流の経路を空間的に制限する電流
狭窄構造を設け、活性層の電流密度を高めることにより
低い動作電流でレーザ発振が得られる。一般的にこのよ
うな電流狭窄構造は電流制限層となるpnpnサイリス
タ構造あるいは高抵抗層を選択的に成長させるか、ある
いは、全面成長させた後その一部を電流経路部としてエ
ッチングすることによって形成される。
2. Description of the Related Art Optoelectronic devices made of compound semiconductors have improved operating characteristics by using a structure that locally restricts current and light, and can realize devices with higher performance or new functions. it can. For example, a semiconductor laser is provided with a current constriction structure that spatially limits a current path, and by increasing the current density of the active layer, laser oscillation can be obtained with a low operating current. In general, such a current confinement structure is formed by selectively growing a pnpn thyristor structure or a high resistance layer serving as a current limiting layer, or by growing the entire surface and then etching a part thereof as a current path portion. To be done.

【0003】しかしながら、このような手法では数回の
結晶成長工程や複雑な作製工程が必要となりコスト高に
なる。このため、大量生産や低価格化などの観点から、
高品質な特性を持ちながらより簡単な工程で作製できる
素子構造が求められている。而して、半導体レーザの電
流制限層として絶縁膜を用いた構造では単一層の薄膜で
も十分な耐圧が得られる。そのため、素子構造の簡単化
と製造工程の簡素化が実現でき、歩留まりの向上と共に
高出力化も期待できる。このようなメリットが得られる
ことから、絶縁膜としてアルミニウムを含む層(AlI
nAs、AlGaAs、AlAs等)を選択的に酸化さ
せた酸化膜を用いる電流狭窄構造が提案され、試みられ
ている。
However, such a method requires several crystal growth steps and complicated fabrication steps, resulting in high cost. Therefore, from the viewpoint of mass production and price reduction,
There is a demand for an element structure that has high quality characteristics and can be manufactured by a simpler process. Thus, in the structure using the insulating film as the current limiting layer of the semiconductor laser, a sufficient breakdown voltage can be obtained even with a single thin film. Therefore, simplification of the element structure and simplification of the manufacturing process can be realized, and improvement in yield and high output can be expected. Since such advantages are obtained, a layer containing aluminum (AlI
A current confinement structure using an oxide film obtained by selectively oxidizing (nAs, AlGaAs, AlAs, etc.) has been proposed and tried.

【0004】N.Iwaiらは「1999 International Confer
ence on Indium Phosphide and Related Materials, Co
nference Proceedings, pp.219-222」に記載されている
ように、InP基板上に上下にInP層で挟まれたIn
AlAs層および活性層を順次積層した後リッジ型にエ
ッチングし、水蒸気雰囲気中の熱処理を行なうことによ
って横方向からAlInAs層を選択的に酸化させ電流
制限層を設ける構造のレーザを作製している。また、
Y.Hayashiらは「Electronics Letters, Vol.31pp.560-
561(1995)」に記載されているように、GaAs基板上
にAlAsとGaAsを交互に積層したブラッグ反射鏡
を持つ構造を作製し横方向からAlAs層の一部を選択
的に酸化させ電流制限層を設けた構造の面発光レーザを
作製している。
N. Iwai et al. "1999 International Confer
ence on Indium Phosphide and Related Materials, Co
Inference Proceedings, pp.219-222 ”, the In sandwiched between InP layers on the InP substrate.
A laser having a structure in which an AlAs layer and an active layer are sequentially laminated and then etched in a ridge type and heat treated in a steam atmosphere to selectively oxidize the AlInAs layer from the lateral direction to provide a current limiting layer is manufactured. Also,
Y. Hayashi et al. "Electronics Letters, Vol.31 pp.560-
561 (1995) ”, a structure having a Bragg reflector in which AlAs and GaAs are alternately laminated on a GaAs substrate is manufactured, and a part of the AlAs layer is selectively oxidized in the lateral direction to limit the current. A surface emitting laser having a layered structure is manufactured.

【0005】[0005]

【発明が解決しようとする課題】半導体基板上に成長さ
せたアルミニウムを含む層(AlInAs、AlGaA
s、AlAs等)を選択的に酸化させる場合、H. Gebre
tsadikらにより「Applied Physics Letters, Vol.72,N
o.2 pp.135-137 (1998)」にて指摘されているように、
膜が剥離する問題が起こる。これは、酸化後にアルミニ
ウムを含む層の体積が収縮するためである。特に、酸化
に寄与するアルミニウム組成の分布が急峻な構造におい
ては膜の体積収縮による応力が界面に集中し、界面にお
いて亀裂が容易に発生する。本発明の課題は上記の問題
点を解決することであって、その目的は、界面における
酸化後の亀裂の発生を抑制しうるようにすることであ
り、このことにより、選択的に酸化させた層を利用して
電流や光などを空間的に制限する構造をより信頼性高く
提供できるようにしようとするものである。
Layers containing aluminum (AlInAs, AlGaA) grown on a semiconductor substrate.
s, AlAs, etc.) is selectively oxidized by H. Gebre
tsadik et al. "Applied Physics Letters, Vol.72, N
o.2 pp.135-137 (1998) '',
The film peeling problem occurs. This is because the volume of the layer containing aluminum contracts after oxidation. In particular, in a structure in which the distribution of aluminum composition that contributes to oxidation is steep, the stress due to the volume contraction of the film concentrates at the interface, and cracks easily occur at the interface. An object of the present invention is to solve the above problems, and its purpose is to be able to suppress the occurrence of cracks after oxidation at the interface, by which, selectively oxidized. The present invention aims to provide a structure that uses layers to spatially limit current, light, etc. with higher reliability.

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体基板上にアルミニウムを含
むIII −V族半導体層が形成され、前記III −V族半導
体層の少なくとも一部が酸化されているものであって、
前記III −V族半導体層が、 アルミニウム組成比が徐々に若しくは段階的に高く
なるように形成されている、 アルミニウム組成比が徐々に若しくは段階的に高く
なりその後徐々に若しくは段階的に低くなるように形成
されている、 V族元素空孔密度が徐々に若しくは段階的に上昇す
るように形成されている、 V族元素空孔密度が徐々に若しくは段階的に上昇し
その後V族元素空孔密度が徐々に若しくは段階的に低下
するように形成されている、の中の何れかであることを
特徴とする半導体装置、が提供される。そして、好まし
くは、前記III −V族半導体層が、活性層を含んでスト
ライプ状にまたは円形(ないし多角形)状に形成された
半導体メサを囲んでその側面に形成される。
To achieve the above object, according to the present invention, a group III-V semiconductor layer containing aluminum is formed on a semiconductor substrate, and at least one of the group III-V semiconductor layers is formed. Part is oxidized,
The III-V semiconductor layer is formed so that the aluminum composition ratio gradually or gradually increases. The aluminum composition ratio gradually or gradually increases and then gradually or gradually decreases. The V group element vacancy density is gradually or stepwise increased, and the V group element vacancy density is gradually or stepwise increased. Is formed so as to gradually or gradually decrease, a semiconductor device is provided. Further, preferably, the III-V semiconductor layer is formed on a side surface of a semiconductor mesa which includes an active layer and is formed in a stripe shape or a circular (or polygonal) shape.

【0007】また、上記の目的を達成するため、本発明
によれば、(1)半導体基板上にアルミニウムを含むII
I −V族半導体層を形成する工程と、(2)前記III −
V族半導体層をパターニングする工程と、(3)パター
ニングされた前記III −V族半導体層を側面より酸化す
る工程と、を含み、前記第(1)の工程においては、前
記前記III −V族半導体層を、 アルミニウム組成比が徐々に若しくは段階的に高くな
るように形成する、 アルミニウム組成比が徐々に若しくは段階的に高くな
りその後徐々に若しくは段階的に低くなるように形成す
る、 V族元素空孔密度が徐々に若しくは段階的に上昇する
ように形成する、 V族元素空孔密度が徐々に若しくは段階的に上昇しそ
の後V族元素空孔密度が徐々に若しくは段階的に低下す
るように形成する、の中の何れかの条件により形成する
ことを特徴とする半導体装置の製造方法、が提供され
る。
In order to achieve the above object, according to the present invention, (1) II containing aluminum on a semiconductor substrate is used.
A step of forming an I-V group semiconductor layer, and (2) the III-
In the step (1), the group III-V semiconductor layer is patterned, and (3) the patterned group III-V semiconductor layer is oxidized from the side surface. The semiconductor layer is formed such that the aluminum composition ratio gradually or gradually increases, the aluminum composition ratio gradually or gradually increases, and then gradually or gradually decreases, Group V element Forming so that the vacancy density gradually or gradually increases, so that the V group element vacancy density gradually or gradually increases and then the V group element vacancy density gradually or gradually decreases. There is provided a method for manufacturing a semiconductor device, characterized in that the semiconductor device is formed under any one of the conditions.

【0008】[0008]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 [第1の実施の形態]図1は、本発明の第1の実施の形
態を示す工程順の断面図である。図1(a)に示される
ように、GaAs、InPなどからなる化合物半導体基
板101上に、アルミニウム含有III −V族半導体層1
02をエピタキシャル成長させる。このアルミニウム含
有III −V族半導体層102は、最下層において半導体
基板と格子定数が近くなされかつアルミニウムの組成比
がこの半導体層中の最低になされる。そして、成長につ
れてアルミニウム組成比は徐々に高くなされ、層の中央
部付近で最大となされた後、徐々に低下せしめられ最上
層において再び組成比は最低に戻される。その上に、II
I −V族半導体層102の最上層部分と格子整合された
キャップ層103がエピタキシャル成長される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. [First Embodiment] FIGS. 1A to 1C are sectional views showing the first embodiment of the present invention in the order of steps. As shown in FIG. 1A, an aluminum-containing III-V group semiconductor layer 1 is formed on a compound semiconductor substrate 101 made of GaAs, InP, or the like.
02 is epitaxially grown. The aluminum-containing III-V semiconductor layer 102 has a lattice constant close to that of the semiconductor substrate in the lowermost layer, and the composition ratio of aluminum is the lowest in the semiconductor layer. Then, as the growth proceeds, the aluminum composition ratio is gradually increased, maximized near the center of the layer, and then gradually decreased, and the composition ratio in the uppermost layer is returned to the minimum again. On top of that, II
A cap layer 103 lattice-matched with the uppermost layer of the IV semiconductor layer 102 is epitaxially grown.

【0009】続いて、図1(b)に示されるように、フ
ォトリソグラフィおよびエッチングにより、キャップ層
103およびIII −V族半導体層102を選択的に除去
してストライプ状などのパターンに加工する。次に、図
1(c)に示されるように、酸化性雰囲気中にて熱処理
を行って、III −V族半導体層102の側面に酸化物膜
102aを形成する。この時アルミニウム含有III −V
族半導体層102では、アルミニウム組成比の高い部分
ほど速く酸化が進行するため、中央部が奥深くまで酸化
され、III −V族半導体層102は鼓状に残される。
Subsequently, as shown in FIG. 1B, the cap layer 103 and the III-V group semiconductor layer 102 are selectively removed by photolithography and etching to form a pattern such as a stripe shape. Next, as shown in FIG. 1C, heat treatment is performed in an oxidizing atmosphere to form an oxide film 102a on the side surface of the III-V semiconductor layer 102. At this time, aluminum containing III-V
In the group semiconductor layer 102, the higher the aluminum composition ratio is, the faster the oxidation progresses. Therefore, the central portion is deeply oxidized, and the III-V group semiconductor layer 102 is left in a drum shape.

【0010】この第1の実施の形態は、以下のように変
更が可能である。 キャップ層を形成することなく絶縁膜にてIII −V
族半導体層102上を覆った状態で熱酸化を行い、その
後にIII −V族半導体層102上に化合物半導体層をエ
ピタキシャル成長させる。この場合には、III −V族半
導体層102のアルミニウム組成比は上層に行くほど高
くなるようにして最上層で最高組成比となるようにして
もよい。 アルミニウム組成比を連続的に変化させるのに代え
て階段状に変化させるようにする。 アルミニウム組成比を変化させるのに代えて、アル
ミニウム組成比を層全体で一定に保持した上で、V族元
素が空席となっている空孔( vacancy)の密度をIII −
V族半導体層の最下層において最も低く上層に向かって
徐々に上昇させ中央部付近で最大となるようにし、さら
に上層に向かって徐々に低下するようにして層の最上層
において最低密度となるようにする。あるいは、III −
V族半導体層の最下層において最も低く上層に向かって
徐々に上昇させ最上層にて最大密度となるようにする。 上記のV族元素空孔の密度を連続的に変化させる
方法に代えて、空孔を階段状に変化させるようにする。
また、化合物半導体基板101は、純然たる半導体基板
である必要はなく、バッファ層、クラッド層、活性層な
ど中のの幾つかを含む基板であってもよい。
The first embodiment can be modified as follows. Insulating film without forming cap layer III-V
Thermal oxidation is performed with the group semiconductor layer 102 being covered, and then a compound semiconductor layer is epitaxially grown on the III-V group semiconductor layer 102. In this case, the aluminum composition ratio of the III-V semiconductor layer 102 may be set higher in the upper layer so that the uppermost layer has the highest composition ratio. Instead of continuously changing the aluminum composition ratio, the aluminum composition ratio is changed stepwise. Instead of changing the aluminum composition ratio, the aluminum composition ratio is kept constant throughout the layer, and the density of the vacancy where the group V element is vacant is III-
In the lowermost layer of the Group V semiconductor layer, the lowest density is gradually increased toward the uppermost layer so as to become the maximum near the central portion, and further gradually decreased toward the uppermost layer so that the lowest density is obtained in the uppermost layer. To Or III-
It is lowest in the lowermost layer of the group V semiconductor layer and gradually increases toward the uppermost layer so that the highest density is obtained in the uppermost layer. Instead of the method of continuously changing the density of the group V element vacancies, the vacancies are changed stepwise.
Further, the compound semiconductor substrate 101 does not have to be a pure semiconductor substrate, and may be a substrate including some of buffer layers, clad layers, active layers, and the like.

【0011】[第2の実施の形態]図2は、本発明の第
2の実施の形態を示す工程順の断面図である。図2
(a)に示されるように、GaAs、InPなどからな
る化合物半導体基板201上に、アルミニウム含有III
−V族半導体層202をエピタキシャル成長させる。こ
のアルミニウム含有III −V族半導体層202は、III
−V族半導体層102と同様に、最下層において半導体
基板と格子定数が近くなされかつアルミニウムの組成比
がこの半導体層中の最低になされる。そして、中央部付
近にてアルミニウム組成比は最大になされ、最上層にお
いて最低になされる。III −V族半導体層202上にS
iO2 膜などからなる絶縁膜204を形成する。
[Second Embodiment] FIGS. 2A to 2C are sectional views in order of the steps, showing a second embodiment of the present invention. Figure 2
As shown in (a), aluminum containing III is formed on a compound semiconductor substrate 201 made of GaAs, InP, or the like.
The group V semiconductor layer 202 is epitaxially grown. The aluminum-containing III-V semiconductor layer 202 is III
Similar to the -V semiconductor layer 102, the lattice constant of the lowermost layer is close to that of the semiconductor substrate and the composition ratio of aluminum is the lowest in this semiconductor layer. Then, the aluminum composition ratio is maximized in the vicinity of the central portion and is minimized in the uppermost layer. S on the III-V semiconductor layer 202
An insulating film 204 made of an iO 2 film or the like is formed.

【0012】続いて、図2(b)に示されるように、フ
ォトリソグラフィおよびエッチングにより、絶縁膜20
4およびIII −V族半導体層202を選択的に除去して
ストライプ状の開口を形成する。次に、図2(c)に示
されるように、選択エピタキシャル成長法により、クラ
ッド層、活性層およびクラッド層などを含むメサ半導体
層205を成長させる。次に、図2(d)に示されるよ
うに、フォトリソグラフィおよびエッチングにより、メ
サ半導体層205を挟むストライプ状パターン以外の絶
縁膜204およびIII −V族半導体層202を選択的に
除去する。
Subsequently, as shown in FIG. 2B, the insulating film 20 is formed by photolithography and etching.
The 4 and III-V semiconductor layers 202 are selectively removed to form stripe-shaped openings. Next, as shown in FIG. 2C, a mesa semiconductor layer 205 including a clad layer, an active layer, a clad layer and the like is grown by a selective epitaxial growth method. Next, as shown in FIG. 2D, the insulating film 204 and the III-V group semiconductor layer 202 other than the stripe pattern sandwiching the mesa semiconductor layer 205 are selectively removed by photolithography and etching.

【0013】続いて、図2(e)に示されるように、酸
化性雰囲気中にて熱処理を行って、III −V族半導体層
202の側面に酸化物膜202aを形成する。この時ア
ルミニウム含有III −V族半導体層202では、アルミ
ニウム組成比の高い部分ほど速く酸化が進行するため、
中央部では全体が酸化されるが層の上下部分にはIII−
V族半導体層202がそのまま残される。
Then, as shown in FIG. 2E, heat treatment is performed in an oxidizing atmosphere to form an oxide film 202a on the side surface of the III-V semiconductor layer 202. At this time, in the aluminum-containing III-V semiconductor layer 202, the higher the aluminum composition ratio, the faster the oxidation proceeds.
The whole is oxidized in the central part, but III-
The group V semiconductor layer 202 is left as it is.

【0014】この第2の実施の形態も、第1の実施の形
態と同様に、段落[0010]で述べた変更例を適用で
きるものである。また、また、メサ半導体層205やII
I −V族半導体層202のパターンは必ずしもストライ
プ状である必要はなく、面発光用などの場合には円形、
多角形(そのドーナツ形)状に加工されてもよい。
In the second embodiment, as in the first embodiment, the modification described in paragraph [0010] can be applied. In addition, the mesa semiconductor layer 205 and II
The pattern of the I-V group semiconductor layer 202 does not necessarily have to be a stripe shape, and is circular for surface emission or the like.
It may be processed into a polygonal shape (its donut shape).

【0015】[第3の実施の形態]図3は、本発明の第
3の実施の形態を示す工程順の断面図である。図3
(a)に示されるように、GaAs、InPなどからな
る化合物半導体基板301上に、クラッド層、活性層お
よびクラッド層を含む半導体層305aをエピタキシャ
ル成長させ、その上にSiO2 膜などからなる絶縁膜3
04を形成する。次に、図3(b)に示されるように、
フォトリソグラフィおよびエッチングにより、絶縁膜3
04および半導体層305aを選択的に除去してストラ
イプ形状のメサ半導体層305を形成する。
[Third Embodiment] FIGS. 3A to 3D are sectional views in order of the processes, showing a third embodiment of the present invention. Figure 3
As shown in (a), a semiconductor layer 305a including a clad layer, an active layer and a clad layer is epitaxially grown on a compound semiconductor substrate 301 made of GaAs, InP or the like, and an insulating film made of a SiO 2 film or the like is formed thereon. Three
To form 04. Next, as shown in FIG.
The insulating film 3 is formed by photolithography and etching.
04 and the semiconductor layer 305a are selectively removed to form a stripe-shaped mesa semiconductor layer 305.

【0016】続いて、図3(c)に示されるように、選
択エピタキシャル成長法により、アルミニウム含有III
−V族半導体層302を成長させる。このアルミニウム
含有III −V族半導体層302は、III −V族半導体層
102と同様に、最下層において半導体基板と格子定数
が近くなされかつアルミニウムの組成比がこの半導体層
中の最低になされる。そして、アルミニウム組成比は連
続的に変化せしめられて中央部付近にて最大になされ、
最上層において最低になされる。続いて、図3(d)に
示されるように、フォトリソグラフィおよびエッチング
により、メサ半導体層305を挟むIII −V族半導体層
302を挟むストライプパターン部分を残して他をエッ
チング除去する。
Subsequently, as shown in FIG. 3C, the aluminum-containing III is formed by the selective epitaxial growth method.
Growing the -V semiconductor layer 302. Like the III-V semiconductor layer 102, the aluminum-containing III-V semiconductor layer 302 has a lattice constant close to that of the semiconductor substrate in the lowermost layer and has the lowest aluminum composition ratio in the semiconductor layer. Then, the aluminum composition ratio is continuously changed and maximized near the central portion,
The lowest is done in the top layer. Subsequently, as shown in FIG. 3D, by photolithography and etching, the stripe pattern portion sandwiching the III-V semiconductor layer 302 sandwiching the mesa semiconductor layer 305 is left and the others are removed by etching.

【0017】その後、図3(e)に示されるように、酸
化性雰囲気中にて熱処理を行って、III −V族半導体層
302の側面に酸化物膜302aを形成する。この時ア
ルミニウム含有III −V族半導体層302では、アルミ
ニウム組成比の高い部分ほど速く酸化が進行するため、
中央部では全体が酸化されるが層の上下部分にはIII−
V族半導体層302がそのまま残される。この第3の実
施の形態も、第2の実施の形態と同様に、段落[001
4]で述べた変更例を適用できるものである。
After that, as shown in FIG. 3E, heat treatment is performed in an oxidizing atmosphere to form an oxide film 302a on the side surface of the III-V semiconductor layer 302. At this time, in the aluminum-containing III-V semiconductor layer 302, the higher the aluminum composition ratio, the faster the oxidation proceeds.
The whole is oxidized in the central part, but III-
The group V semiconductor layer 302 is left as it is. Also in the third embodiment, similarly to the second embodiment, the paragraph [001
The modified example described in [4] can be applied.

【0018】[0018]

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図4(a)は、本発明の第1の実施
例の層構造断面図である。本実施例は、InP基板上に
成長させたAlInAs層を選択酸化させる例に係る。
InP基板1上にMOVPE(Metalorganic Vapor Pha
se Epitaxy)法によりAlx In 1-xAs層2(厚み1
00nm)とInPキャップ層3(厚み200nm)を
基板温度650℃の条件で成長させる。この時、Alx
In 1-xAs層のAlの組成xを、図4(b)に示すよ
うに、基板から膜の中心までは0から0.55まで、ま
た膜の中心から表面までは0.55から0まで連続的に
変化させながら成長させる。InP基板と格子整合する
Alx In 1-xAsのAlの組成xは0.48である。
Alの組成xが0.48より小さい部分は圧縮歪を、
0.48より大きい部分は引っ張り歪を受ける。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 4A is a sectional view of the layer structure of the first embodiment of the present invention. This example relates to an example of selectively oxidizing an AlInAs layer grown on an InP substrate.
MOVPE (Metalorganic Vapor Pha) is formed on the InP substrate 1.
Al x In 1-x As layer 2 (thickness 1
00 nm) and the InP cap layer 3 (thickness 200 nm) are grown under the condition that the substrate temperature is 650 ° C. At this time, Al x
As shown in FIG. 4B, the Al composition x of the In 1-x As layer is from 0 to 0.55 from the substrate to the center of the film, and from 0.55 to 0 from the film center to the surface. Grow continuously changing. The Al composition x of Al x In 1-x As that is lattice-matched with the InP substrate is 0.48.
The compressive strain occurs in the portion where the Al composition x is less than 0.48,
A portion larger than 0.48 is subject to tensile strain.

【0019】上記のように基板より格子定数が大きい領
域と小さい領域を含んで成長させると圧縮歪と引っ張り
歪が釣り合うため格子整合系でなくても良質の結晶成長
が可能である。結晶成長後、ストライプ状にパターニン
グしたレジストをマスクとし、メサ状にエッチングして
Alx In1-x As層の側面を露出させた試料を高温高
湿度雰囲気中で熱処理することによってAlx In1-x
As層を横方向から選択的に酸化させる。図5はAlx
In1-x As層(厚み50nm)を温度500℃におい
て温度80℃の水をバブリングした窒素ガス雰囲気中で
酸化させた場合の、Al組成と酸化速度との関係を示す
図である。
As described above, when a region having a lattice constant larger than that of the substrate and a region having a lattice constant smaller than that of the substrate are grown, the compressive strain and the tensile strain are balanced with each other, so that good quality crystal growth is possible without using a lattice matching system. After the crystal growth, the sample in which the side surfaces of the Al x In 1-x As layer are exposed by etching in a mesa shape using the resist patterned in the stripe shape as a mask is heat-treated in a high temperature and high humidity atmosphere to form Al x In 1 -x
The As layer is selectively oxidized from the lateral direction. Figure 5 shows Al x
FIG. 3 is a diagram showing a relationship between an Al composition and an oxidation rate when an In 1-x As layer (thickness: 50 nm) is oxidized at a temperature of 500 ° C. in a nitrogen gas atmosphere in which water at a temperature of 80 ° C. is bubbled.

【0020】図5に示されるように、Alx In1-x
s層の酸化速度はAlの組成に大きく依存する。特に、
Alの組成が約30%以下では酸化の速度が非常に遅く
なる。従って、図4のような層構造ではAlx In1-x
As層の中心に行くほど酸化が速くかつ強く進行する。
その結果、Alx In1-x As層の中心から界面に向か
って酸化の程度が徐々に減少し、酸化によって生じる応
力が結晶成長方向において広い範囲に渡って分散される
ためInP/Alx In1-x As界面での亀裂の発生が
抑制される。
As shown in FIG. 5, Al x In 1-x A
The oxidation rate of the s layer largely depends on the Al composition. In particular,
If the Al composition is about 30% or less, the oxidation rate becomes very slow. Therefore, in the layer structure as shown in FIG. 4, Al x In 1-x
Oxidation proceeds rapidly and strongly toward the center of the As layer.
As a result, the degree of oxidation gradually decreases from the center of the Al x In 1-x As layer toward the interface, and the stress generated by the oxidation is dispersed over a wide range in the crystal growth direction, so InP / Al x In Generation of cracks at the 1-x As interface is suppressed.

【0021】図6(a)、(b)は、本発明の第2の実
施例の層構造断面図とそのアルミニウム組成分布図であ
る。InP基板1の表面にMOVPE法を用いてAl
0.20In0.80As層4(厚み10nm)、Al0.30In
0.70As層5(厚み10nm)、Al0.55In0.45As
層6(厚み100nm)、Al0.30In0.70As層7
(厚み10nm)、Al0.20In0.80As層8(厚み1
0nm)、InPキャップ層3(厚み200nm)を順
次成長させる。
FIGS. 6 (a) and 6 (b) are a sectional view of the layer structure of the second embodiment of the present invention and an aluminum composition distribution chart thereof. Al was formed on the surface of the InP substrate 1 by the MOVPE method.
0.20 In 0.80 As layer 4 (thickness 10 nm), Al 0.30 In
0.70 As layer 5 (thickness 10 nm), Al 0.55 In 0.45 As
Layer 6 (thickness 100 nm), Al 0.30 In 0.70 As layer 7
(Thickness 10 nm), Al 0.20 In 0.80 As layer 8 (thickness 1
0 nm) and an InP cap layer 3 (thickness 200 nm) are sequentially grown.

【0022】その後、メサ状にエッチングしてAlx
1-x As層の側面を露出させた試料を高温高湿度雰囲
気中で熱処理することによってAlx In1-x As層を
横方向から選択的に酸化させAlx In1-x As選択酸
化領域を形成する。このように、Al組成がそれぞれ異
なる複数の層をInP基板1からAl組成が小さい順
に、またInPキャップ層3に向かってその逆の順に積
層し横方向から選択的に酸化させると酸化した後生じる
応力が各層の界面に少しづつ分散されることによって亀
裂の発生が抑制される。
After that, etching is performed in a mesa shape to form Al x I.
n 1-x selectively oxidizing the Al x In 1-x As layer laterally by As the sample side surface is exposed the layer is heat-treated in a high-temperature and high-humidity atmosphere Al x In 1-x As selective oxidation Form an area. In this manner, a plurality of layers having different Al compositions are laminated in the order of increasing Al composition from the InP substrate 1 and in the opposite order toward the InP cap layer 3 and selectively oxidized in the lateral direction, which results after oxidation. Generation of cracks is suppressed by the stress being gradually dispersed at the interface of each layer.

【0023】図7(a)、(b)は、本発明の第3の実
施例の層構造断面図とそのアルミニウム組成分布図であ
る。InP基板1の表面にMOVPE法を用いてIn
0.52Ga0.48As層9(厚み10nm)、In0.52( G
y Al1-y)0.48As層10(厚み10nm)、Al
0.48In0.52As層11(厚み50nm)、In0.52(
Gay Al1-y)0.48As層12(厚み10nm)、In
0.52Ga0.48As層13(厚み10nm)、InPキャ
ップ層3(厚み200nm)を順次成長させる。その
後、高温高湿度雰囲気中で横方向から選択的に酸化させ
AlInAs酸化膜を形成する。基板側のIn0.52(G
y Al1-y)0.48Asの組成yは0.47から0まで徐
々に小さくなる。一方、キャップ層側のIn0.52( Ga
y Al1-y)0.48Asの組成yは0から0.47まで徐々
に大きくなる。この構造はInP基板と格子整合系であ
るので良質の結晶成長が得られるための膜厚の制限はな
い。この構造を酸化させると上記実施例と同様の効果が
得られる。
7 (a) and 7 (b) are a sectional view of the layer structure of the third embodiment of the present invention and an aluminum composition distribution diagram thereof, respectively. The surface of the InP substrate 1 is In
0.52 Ga 0.48 As layer 9 (thickness 10 nm), In 0.52 (G
a y Al 1-y ) 0.48 As layer 10 (thickness 10 nm), Al
0.48 In 0.52 As layer 11 (thickness 50 nm), In 0.52 (
Ga y Al 1-y ) 0.48 As layer 12 (thickness 10 nm), In
A 0.52 Ga 0.48 As layer 13 (thickness 10 nm) and an InP cap layer 3 (thickness 200 nm) are sequentially grown. After that, the AlInAs oxide film is formed by selectively oxidizing in the lateral direction in a high temperature and high humidity atmosphere. In 0.52 (G
The composition y of a y Al 1-y ) 0.48 As gradually decreases from 0.47 to 0. On the other hand, In 0.52 (Ga
y Al 1-y) 0.48 As composition y of gradually increases from 0 to 0.47. Since this structure is a lattice matching system with the InP substrate, there is no limitation on the film thickness for obtaining good quality crystal growth. When this structure is oxidized, the same effect as in the above embodiment can be obtained.

【0024】図8(a)は、本発明の第4の実施例の層
構造断面図である。InP基板1上にMOVPE法によ
りAl0.48In0.52As層14(厚み100nm)とI
nPキャップ層3(厚み200nm)を成長させる。A
0.48In0.52As層14を成長させる際、V族の原料
とIII 族の原料のモル比(V/III 比)を、図8(b)
に示されるように、基板から膜の中心までは300から
50までまた膜の中心から表面までは50から300ま
で連続的に変化させながら成長させる。その上にInP
キャップ層3(厚み200nm)を成長させる。図9は
Al0.48In0. 52As層14(厚み100nm)を温度
500℃において温度80℃の水をバブリングした窒素
ガス雰囲気中で酸化させる場合の、成長時に供給される
原料ガスのV/III比と酸化速度との関係を示す図であ
る。
FIG. 8A is a sectional view of the layer structure of the fourth embodiment of the present invention. On the InP substrate 1, Al 0.48 In 0.52 As layer 14 (thickness 100 nm) and I were formed by MOVPE method.
The nP cap layer 3 (thickness 200 nm) is grown. A
When growing the 0.48 In 0.52 As layer 14, the molar ratio (V / III ratio) of the group V source and the group III source is shown in FIG.
As shown in FIG. 1, the substrate is grown while continuously changing from 300 to 50 from the center of the film and from 50 to 300 from the center of the film to the surface. InP on it
The cap layer 3 (thickness 200 nm) is grown. 9 Al 0.48 In 0. 52 As layer 14 when the temperature 80 ° C. Water is oxidized in a nitrogen gas atmosphere was bubbled in the (thickness 100 nm) Temperature 500 ° C., the raw material gas supplied during the growth V / III It is a figure which shows the relationship between a ratio and an oxidation rate.

【0025】図9に示されるように、Al0.48In0.52
As層はV/III比が大きくなるほど酸化速度が遅くな
る。これはV/III比が小さい程膜中にV族空孔の密度
が大きくなり酸化をさせると酸素の拡散が容易に進むた
めである。従って、図8の試料を横方向から酸化させる
と上記第1の実施例と同様の効果が得られる。
As shown in FIG. 9, Al 0.48 In 0.52
The oxidation rate of the As layer becomes slower as the V / III ratio increases. This is because the smaller the V / III ratio, the higher the density of V group vacancies in the film, and the easier the diffusion of oxygen when oxidized. Therefore, when the sample of FIG. 8 is laterally oxidized, the same effect as that of the first embodiment can be obtained.

【0026】図10(a)は、本発明の第5の実施例の
層構造断面図である。n型InP基板15上にMOVP
E法によりAlx In1-x As層2(厚み100nm)
とInPパッド層16(厚み30nm)を成長させる。
この時、Alx In1-x As層2のAl組成は、図10
(b)に示されるように、基板から膜の中心までは0か
ら0.55まで、また膜の中心から表面までは0.55
から0まで連続的に変化させながら成長させる。成長
後、表面にSiO2 膜を蒸着し、SiO2 膜にストライ
プ状の開口を形成する。
FIG. 10A is a sectional view of the layer structure of the fifth embodiment of the present invention. MOVP on n-type InP substrate 15
Al x In 1-x As layer 2 (thickness 100 nm) by E method
And InP pad layer 16 (thickness 30 nm) are grown.
At this time, the Al composition of the Al x In 1-x As layer 2 is as shown in FIG.
As shown in (b), 0 to 0.55 from the substrate to the center of the film and 0.55 from the film center to the surface.
Grow continuously while changing from 0 to 0. After the growth, a SiO 2 film is vapor-deposited on the surface, and stripe-shaped openings are formed in the SiO 2 film.

【0027】パターニングしたSiO2 膜をマスクとし
てHBr、過酸化水素水、純水の混合液で素子の中心部
を選択的にエッチングして電流経路部を形成する。その
後、上記SiO2 膜マスクを利用して、エッチングした
溝の部分に選択的に第1クラッド層17、活性層18、
第2クラッド層19を順次成長させる。SiO2 膜マス
クを除去した後、InP埋め込み層20(厚み2μ
m)、p型InGaAsコンタクト層21(厚み200
nm)を成長させる。その後、メサエッチングによって
Alx In1-x As層2の側面を露出させ温度500℃
において温度80℃の純水をバブリングした窒素ガス雰囲
気中でAlx In1-x As層2を選択的に酸化させる。
Using the patterned SiO 2 film as a mask, the central portion of the element is selectively etched with a mixed solution of HBr, hydrogen peroxide solution and pure water to form a current path portion. Then, using the SiO 2 film mask, the first clad layer 17, the active layer 18, and the
The second cladding layer 19 is sequentially grown. After removing the SiO 2 film mask, the InP buried layer 20 (thickness 2 μm
m), p-type InGaAs contact layer 21 (thickness 200
nm) is grown. Then, the side surface of the Al x In 1-x As layer 2 is exposed by mesa etching to a temperature of 500 ° C.
In the above, the Al x In 1-x As layer 2 is selectively oxidized in a nitrogen gas atmosphere in which pure water at a temperature of 80 ° C. is bubbled.

【0028】Alx In1-x As層2の酸化速度はAl
の組成に大きく依存するためAlxIn1-x As層2の
界面に行くほど酸化が遅くかつ弱く進行する。その結
果、Alx In1-x As層2の中心から界面に向かって
酸化の程度が徐々に減少し、酸化によって生じる応力が
結晶成長方向において広い範囲に渡って分散されるため
InP/Alx In1-x As界面での亀裂の発生が抑制
される。従って、AlxIn1-x As層2を選択酸化さ
せることによって亀裂のない酸化膜電流制限層を形成す
ることができる。選択酸化後、蒸着とリフトオフによっ
て表面および基板裏面にp側電極22とn側電極23を
形成し、へき開によって反射面を形成すると本実施例の
レーザ素子が完成する。
The oxidation rate of the Al x In 1-x As layer 2 is Al
Oxidation proceeds slowly and weakly toward the interface of the Al x In 1-x As layer 2 because it largely depends on the composition. As a result, the degree of oxidation gradually decreases from the center of the Al x In 1-x As layer 2 toward the interface, and the stress generated by the oxidation is dispersed over a wide range in the crystal growth direction, so InP / Al x Generation of cracks at the In 1-x As interface is suppressed. Therefore, by selectively oxidizing the Al x In 1-x As layer 2, a crack-free oxide film current limiting layer can be formed. After the selective oxidation, the p-side electrode 22 and the n-side electrode 23 are formed on the front surface and the back surface of the substrate by vapor deposition and lift-off, and the reflective surface is formed by cleavage to complete the laser device of this embodiment.

【0029】図11(a)は、本発明の第6の実施例の
層構造断面図である。第6の実施例は第5の実施例にお
けるAlx In1-x As層2の層構造をAl0.48In
0.52As層14に置き換えたものであって、この層を、
図11(b)に示されるように、V/III 比を基板から
膜の中心までは300から50まで、また膜の中心から
表面までは50から300まで連続的に変化させながら
成長させることによって形成したものである。Al0.48
In0.52As層はV/III比が大きくなるほど酸化速度
が小さくなるため、この構造を酸化させると第4の実施
例と同様の効果が得られる。
FIG. 11A is a sectional view of the layer structure of the sixth embodiment of the present invention. In the sixth embodiment, the layer structure of the Al x In 1-x As layer 2 in the fifth embodiment is changed to Al 0.48 In.
The 0.52 As layer 14 is replaced, and this layer is
As shown in FIG. 11B, the V / III ratio is continuously changed from 300 to 50 from the substrate to the center of the film, and from 50 to 300 from the center of the film to the surface. It was formed. Al 0.48
Since the In 0.52 As layer has a smaller oxidation rate as the V / III ratio increases, the same effect as in the fourth embodiment can be obtained by oxidizing this structure.

【0030】[0030]

【発明の効果】以上説明したように、本発明の層構造を
用いれば、アルミニウムを含む化合物半導体層を選択的
に酸化させる際に、界面における亀裂の発生を抑制でき
る。さらに、酸化の速度や酸化膜の品質の制御が容易に
できる。従って、本発明によれば、製法が簡素で層構造
が単純な光デバイスを信頼性高く提供することが可能に
なる。
As described above, the use of the layer structure of the present invention can suppress the occurrence of cracks at the interface when selectively oxidizing the compound semiconductor layer containing aluminum. Furthermore, the rate of oxidation and the quality of the oxide film can be easily controlled. Therefore, according to the present invention, it is possible to reliably provide an optical device having a simple manufacturing method and a simple layer structure.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施の形態を説明するための
図。
FIG. 1 is a diagram for explaining a first embodiment of the present invention.

【図2】 本発明の第2の実施の形態を説明するための
図。
FIG. 2 is a diagram for explaining a second embodiment of the present invention.

【図3】 本発明の第3の実施の形態を説明するための
図。
FIG. 3 is a diagram for explaining a third embodiment of the present invention.

【図4】 本発明の第1の実施例を説明するための図。FIG. 4 is a diagram for explaining the first embodiment of the present invention.

【図5】 Alx In1-x As層のAl組成と酸化速度
の関係を示す図。
FIG. 5 is a graph showing the relationship between the Al composition of an Al x In 1-x As layer and the oxidation rate.

【図6】 本発明の第2の実施例を説明するための図。FIG. 6 is a diagram for explaining a second embodiment of the present invention.

【図7】 本発明の第3の実施例を説明するための図。FIG. 7 is a diagram for explaining a third embodiment of the present invention.

【図8】 本発明の第4の実施例を説明するための図。FIG. 8 is a diagram for explaining a fourth embodiment of the present invention.

【図9】 Al0.48In0.52As層の成長時に供給され
るV/III比と酸化速度の関係を示す図。
FIG. 9 is a diagram showing the relationship between the V / III ratio supplied during the growth of an Al 0.48 In 0.52 As layer and the oxidation rate.

【図10】 選択酸化したAlx In1-x As層の電流
制限層を持つ半導体レーザの断面模式図。
FIG. 10 is a schematic cross-sectional view of a semiconductor laser having a current limiting layer of selectively oxidized Al x In 1-x As layer.

【図11】 選択酸化したAl0.48In0.52As層の電
流制限層を持つ半導体レーザの断面模式図。
FIG. 11 is a schematic sectional view of a semiconductor laser having a current limiting layer of selectively oxidized Al 0.48 In 0.52 As layer.

【符号の説明】[Explanation of symbols]

1 InP基板 2 Alx In1-x As層 3 InPキャップ層 4 Al0.20In0.80As層 5 Al0.30In0.70As層 6 Al0.55In0.45As層 7 Al0.30In 0.70 As層 8 Al0.20In0.80As層 9 In0.52Ga0.48As層 10 In0.52( Gay Al1-y)0.48As層 11 Al0.48In0.52As層 12 In0.52( Gay Al1-y)0.48As層 13 In0.52Ga0.48As層 14 Al0.48In0.52As層 15 n型InP基板 16 InPパッド層 17 第1クラッド層 18 活性層 19 第2クラッド層 20 InP埋め込み層 21 p型InGaAsコンタクト層 22 p側電極 23 n側電極 101、201、301 化合物半導体基板 102、202、302 III −V族半導体層 102a、202a、302a 酸化物膜 103 キャップ層 204、304 絶縁膜 205、305 メサ半導体層1 InP substrate 2 Al x In 1-x As layer 3 InP cap layer 4 Al 0.20 In 0.80 As layer 5 Al 0.30 In 0.70 As layer 6 Al 0.55 In 0.45 As layer 7 Al 0.30 In 0.70 As layer 8 Al 0.20 In 0.80 As Layer 9 In 0.52 Ga 0.48 As layer 10 In 0.52 (Ga y Al 1-y ) 0.48 As layer 11 Al 0.48 In 0.52 As layer 12 In 0.52 (Ga y Al 1-y ) 0.48 As layer 13 In 0.52 Ga 0.48 As layer 14 Al 0.48 In 0.52 As layer 15 n-type InP substrate 16 InP pad layer 17 first cladding layer 18 active layer 19 second cladding layer 20 InP buried layer 21 p-type InGaAs contact layer 22 p-side electrode 23 n-side electrode 101, 201 , 301 compound semiconductor substrate 102, 202, 302 III-V semiconductor layer 102a, 202a, 302a oxide film 103 cap layer 204, 304 Insulating films 205, 305 Mesa semiconductor layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−135564(JP,A) 特開 平8−250801(JP,A) 特開2000−147284(JP,A) 特開2000−183461(JP,A) ELECTRONICS LETTE RS,1996年 7月18日,Vol.32, No.15,pp.1406−1408 (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 21/205 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-10-135564 (JP, A) JP-A-8-250801 (JP, A) JP-A-2000-147284 (JP, A) JP-A-2000-183461 ( JP, A) ELECTRONICS LETTE RS, July 18, 1996, Vol. 32, No. 15, pp. 1406-1408 (58) Fields investigated (Int.Cl. 7 , DB name) H01S 5/00-5/50 H01L 21/205

Claims (15)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に、アルミニウムを、下層
部でその組成比が低く上層に向かってその組成比が徐々
に若しくは段階的に上昇するように含むIII−V族半導
体層が形成され、前記III −V族半導体層の少なくとも
一部が酸化されている半導体装置において、前記III −
V族半導体層が、活性層を含んで形成された半導体メサ
の側面に形成されていることを特徴とする半導体装置。
1. A III-V group semiconductor layer is formed on a semiconductor substrate, which comprises aluminum such that the composition ratio of aluminum in the lower layer is low and the composition ratio of the aluminum is gradually or gradually increased toward the upper layer. In the semiconductor device in which at least a part of the III-V semiconductor layer is oxidized ,
A semiconductor mesa having a group V semiconductor layer including an active layer.
A semiconductor device formed on a side surface of the semiconductor device.
【請求項2】 半導体基板上に、アルミニウムを、下層
部でその組成比が低く上層に向かってその組成比が徐々
に若しくは段階的に上昇するように含むAlInAs
が形成され、前記AlInAs層の少なくとも一部が酸
化されていることを特徴とする半導体装置。
To 2. A semiconductor substrate, an aluminum, AlInAs layer comprises as its composition ratio the composition ratio lower portion toward the upper lower gradually or stepwise increase is formed, of the AlInAs layer A semiconductor device, wherein at least a part thereof is oxidized.
【請求項3】 半導体基板上に、アルミニウムを、中央
部付近でその組成比が高く上層および下層に向かってそ
の組成比が徐々に若しくは段階的に低下するように含む
III −V族半導体層が形成され、前記III −V族半導体
層の少なくとも一部が酸化されていることを特徴とする
半導体装置。
3. A semiconductor substrate containing aluminum such that its composition ratio is high in the vicinity of the central portion and the composition ratio gradually or gradually decreases toward the upper and lower layers.
A semiconductor device, wherein a III-V group semiconductor layer is formed, and at least a part of the III-V group semiconductor layer is oxidized.
【請求項4】 半導体基板上に、アルミニウムを含むII
I −V族半導体層が、下層部でV族元素空孔( vacanc
y)密度が低く上層に向かってV族元素空孔密度が徐々
に若しくは段階的に上昇するように形成され、前記III
−V族半導体層の少なくとも一部が酸化されていること
を特徴とする半導体装置。
4. A semiconductor substrate containing aluminum containing II
The I-V group semiconductor layer has a V group element vacancy (vacanc
y) The density is low, and the V group element vacancy density is gradually or stepwise increased toward the upper layer.
A semiconductor device in which at least a part of a -V semiconductor layer is oxidized.
【請求項5】 半導体基板上に、アルミニウムを含むII
I −V族半導体層が、層の中央部付近でV族元素空孔密
度が高く上層および下層に向かってV族元素空孔密度が
徐々に若しくは段階的に低下するように形成され、前記
III −V族半導体層の少なくとも一部が酸化されている
ことを特徴とする半導体装置。
5. II containing aluminum on a semiconductor substrate
The I-V group semiconductor layer is formed such that the V group element vacancy density is high near the central portion of the layer and the V group element vacancy density gradually or gradually decreases toward the upper and lower layers.
A semiconductor device, wherein at least a part of a III-V semiconductor layer is oxidized.
【請求項6】 前記III −V族半導体層の少なくともア
ルミニウム組成比が最も高い部分は全体が酸化されてい
ることを特徴とする請求項3〜5の何れかに記載の半導
体装置。
6. The semiconductor device according to claim 3 , wherein at least a portion of the III-V semiconductor layer having the highest aluminum composition ratio is entirely oxidized.
【請求項7】 前記III −V族半導体層が、活性層を含
んで形成された半導体メサの側面に形成されていること
を特徴とする請求項3〜6の何れかに記載の半導体装
置。
7. The semiconductor device according to claim 3 , wherein the III-V semiconductor layer is formed on a side surface of a semiconductor mesa including an active layer.
【請求項8】 前記III −V族半導体層が、AlInA
sにより形成されていることを特徴とする請求項3〜7
の何れかに記載の半導体装置。
8. The III-V semiconductor layer is AlInA
claim, characterized in that it is formed by s 3 to 7
The semiconductor device according to any one of 1.
【請求項9】 前記III −V族半導体層は、その底面、
および/または、その上面がInGaAs層またはIn
AlGaAs層に接して形成されていることを特徴とす
る請求項1、2または8記載の半導体装置。
9. The III-V semiconductor layer has a bottom surface,
And / or its upper surface is an InGaAs layer or In
The semiconductor device according to claim 1, 2 or 8 further characterized in that formed in contact with the AlGaAs layer.
【請求項10】 (1)半導体基板上にアルミニウムを
含むIII −V族半導体層を形成する工程と、 (2)前記III −V族半導体層をパターニングする工程
と、 (3)パターニングされた前記III −V族半導体層を側
面より酸化する工程と、 を含み、前記第(1)の工程においては、前記III −V
族半導体層を、(イ) アルミニウム組成比が徐々に若しくは段階的に高
くなりその後徐々に若しくは段階的に低くなるように形
成する、(ロ) V族元素空孔密度が徐々に若しくは段階的に上昇
するように形成する、(ハ) V族元素空孔密度が徐々に若しくは段階的に上昇
しその後V族元素空孔密度が徐々に若しくは段階的に低
下するように形成する、 の中の何れかの条件により形成することを特徴とする半
導体装置の製造方法。
10. (1) A step of forming a III-V group semiconductor layer containing aluminum on a semiconductor substrate, (2) a step of patterning the III-V group semiconductor layer, and (3) the patterned pattern. And a step of oxidizing the III-V group semiconductor layer from a side surface, wherein the step (1) comprises:
The family semiconductor layer, (b) formed as the aluminum composition ratio is gradually or stepwise increased will then gradually or stepwise reduced, (ii) V group element vacancy density gradually or stepwise Which is formed so as to increase, or (c) the V group element vacancy density gradually or gradually increases and then the V group element vacancy density gradually or gradually decreases. A method for manufacturing a semiconductor device, which is formed under the above conditions.
【請求項11】 (1)半導体基板上にアルミニウムを
含むIII −V族半導体層を形成する工程と、 (2)前記III −V族半導体層を選択的にエッチングし
て前記III −V族半導体層に開口を形成する工程と、 (3)選択エピタキシャル成長により前記開口内に活性
層を含むメサ半導体層を形成する工程と、 (4)前記III −V族半導体層を前記メサ半導体層の側
面に接する部分を残すようにパターニングする工程と、 (5)パターニングされた前記III −V族半導体層を側
面より酸化する工程と、 を含み、前記第(1)の工程においては、前記III −V
族半導体層を、 アルミニウム組成比が徐々に若しくは段階的に高くな
るように形成する、 アルミニウム組成比が徐々に若しくは段階的に高くな
りその後徐々に若しくは段階的に低くなるように形成す
る、 V族元素空孔密度が徐々に若しくは段階的に上昇する
ように形成する、 V族元素空孔密度が徐々に若しくは段階的に上昇しそ
の後V族元素空孔密度が徐々に若しくは段階的に低下す
るように形成する、 の中の何れかの条件により形成することを特徴とする半
導体装置の製造方法。
11. A step of (1) forming a group III-V semiconductor layer containing aluminum on a semiconductor substrate, and (2) a group III-V semiconductor layer obtained by selectively etching the group III-V semiconductor layer. A step of forming an opening in the layer, (3) forming a mesa semiconductor layer including an active layer in the opening by selective epitaxial growth, and (4) placing the III-V group semiconductor layer on the side surface of the mesa semiconductor layer. a step of patterning so as to leave a portion in contact, (5) the patterned the III -V semiconductors layer includes a step of oxidizing the side surface, and said in the process of the (1), the III -V
Forming a group semiconductor layer such that the aluminum composition ratio gradually or gradually increases, forming so that the aluminum composition ratio gradually or gradually increases and thereafter gradually or gradually decreasing, group V Form so that the element vacancy density gradually or gradually increases, so that the V group element vacancy density gradually or gradually increases, and then the V group element vacancy density gradually or gradually decreases. The method for manufacturing a semiconductor device is characterized in that the semiconductor device is formed under any one of the conditions below.
【請求項12】 (1′)活性層を含む半導体層をエピ
タキシャル成長させこれをパターニングしてメサ半導体
層を形成する工程と、 (2′)前記半導体基板上に選択エピタキシャル成長に
よりアルミニウムを含むIII −V族半導体層を前記メサ
半導体層を囲むように形成する工程と、 (3′)前記III −V族半導体層を選択的にエッチング
して前記メサ半導体層の側面と接する部分を残すように
パターニングする工程と、 (4′)パターニングされた前記III −V族半導体層を
側面より酸化する工程と、 を含み、前記第(2′)の工程においては、前記III −
V族半導体層を、 アルミニウム組成比が徐々に若しくは段階的に高くな
るように形成する、 アルミニウム組成比が徐々に若しくは段階的に高くな
りその後徐々に若しくは段階的に低くなるように形成す
る、 V族元素空孔密度が徐々に若しくは段階的に上昇する
ように形成する、 V族元素空孔密度が徐々に若しくは段階的に上昇しそ
の後V族元素空孔密度が徐々に若しくは段階的に低下す
るように形成する、 の中の何れかの条件により形成することを特徴とする半
導体装置の製造方法。
12. A step of (1 ′) epitaxially growing a semiconductor layer including an active layer and patterning the same to form a mesa semiconductor layer, and (2 ′) III-V containing aluminum by selective epitaxial growth on the semiconductor substrate. Forming a group semiconductor layer so as to surround the mesa semiconductor layer; and (3 ') patterning the group III-V semiconductor layer selectively to leave a portion in contact with the side surface of the mesa semiconductor layer. a step, in the step (4 ') includes a patterned step of oxidizing the side surface of the III -V semiconductors layers, wherein the first (2'), the III -
A group V semiconductor layer is formed such that the aluminum composition ratio gradually or gradually increases, and an aluminum composition ratio gradually or gradually increases and then gradually or gradually decreases, V Forming so that the group element vacancy density gradually or gradually increases, the group V element vacancy density gradually or gradually increasing, and then the group V element vacancy density gradually or gradually decreasing A method for manufacturing a semiconductor device, characterized in that the semiconductor device is formed under any of the following conditions.
【請求項13】 前記第(1)または前記第(2′)の
工程を有機金属気相成長(MOVPE)法により行うこ
とを特徴とする請求項10〜12の何れかに記載の半導
体装置の製造方法。
13. The semiconductor device according to claim 10, wherein the step (1) or the step (2 ′) is performed by a metal organic chemical vapor deposition (MOVPE) method. Production method.
【請求項14】 前記(ロ)若しくは(ハ)または前記
若しくはをIII族原料のモル数に対するV族原料の
モル数の比(V/III 比)を変化させることにより行う
ことを特徴とする請求項13記載の半導体装置の製造方
法。
14. The above (b) or (c) or the above
14. The method of manufacturing a semiconductor device according to claim 13 , wherein the method is performed by changing the ratio (V / III ratio) of the number of moles of the group V raw material to the number of moles of the group III raw material.
【請求項15】 前記酸化する工程を、水をバブリング
した窒素雰囲気中にて行なうことを特徴とする請求項
12の何れかに記載の半導体装置の製造方法。
The method according to claim 15 wherein the step of the oxidation, and performing in a nitrogen atmosphere was bubbled water claim 1
The method of manufacturing a semiconductor device according to any one of 0 to 12 .
JP34276899A 1999-12-02 1999-12-02 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3459003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34276899A JP3459003B2 (en) 1999-12-02 1999-12-02 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34276899A JP3459003B2 (en) 1999-12-02 1999-12-02 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001160658A JP2001160658A (en) 2001-06-12
JP3459003B2 true JP3459003B2 (en) 2003-10-20

Family

ID=18356356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34276899A Expired - Fee Related JP3459003B2 (en) 1999-12-02 1999-12-02 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3459003B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746948B2 (en) 2001-09-17 2004-06-08 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor light-emitting device
JP4050028B2 (en) 2001-09-28 2008-02-20 株式会社東芝 Surface emitting semiconductor light emitting device
JP4138629B2 (en) 2003-11-06 2008-08-27 株式会社東芝 Surface emitting semiconductor device and manufacturing method thereof
US20080137701A1 (en) * 2006-12-12 2008-06-12 Joseph Michael Freund Gallium Nitride Based Semiconductor Device with Reduced Stress Electron Blocking Layer
JP5424617B2 (en) * 2007-11-14 2014-02-26 株式会社リコー Surface emitting laser, surface emitting laser array, optical scanning device, image forming apparatus, optical transmission module, and optical transmission system
JP2013179307A (en) * 2008-05-13 2013-09-09 Ricoh Co Ltd Surface-emitting laser element, surface-emitting laser array, optical scanner and image forming apparatus
JP2012216664A (en) * 2011-03-31 2012-11-08 Furukawa Electric Co Ltd:The Laser element, laser element array, light source and optical module
JP2020092145A (en) * 2018-12-04 2020-06-11 株式会社東芝 Quantum cascade laser and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS LETTERS,1996年 7月18日,Vol.32, No.15,pp.1406−1408

Also Published As

Publication number Publication date
JP2001160658A (en) 2001-06-12

Similar Documents

Publication Publication Date Title
US5416044A (en) Method for producing a surface-emitting laser
US5956363A (en) Long wavelength vertical cavity surface emitting laser with oxidation layers and method of fabrication
JP4839478B2 (en) Vertical cavity light emitting diode and method for manufacturing the same
JP2545188B2 (en) Embedded heterostructure laser
JPH1075012A (en) Semiconductor laser device and its manufacture
JP3459003B2 (en) Semiconductor device and manufacturing method thereof
JP2738194B2 (en) Surface emitting integrated device and method of manufacturing the same
JP3982985B2 (en) Manufacturing method of semiconductor laser device
US20010050935A1 (en) Surface emitting semiconductor laser device
US20050201436A1 (en) Method for processing oxide-confined VCSEL semiconductor devices
US8183649B2 (en) Buried aperture nitride light-emitting device
JP2006332623A (en) Semiconductor laser apparatus
JP2000022282A (en) Surface light-emitting-type light-emitting device and its manufacture
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
JP4124017B2 (en) Manufacturing method of surface emitting semiconductor laser device
US4783425A (en) Fabrication process of semiconductor lasers
JP2002217492A (en) Surface-emitting semiconductor laser and its manufacturing method
JP3078004B2 (en) Manufacturing method of semiconductor laser
JP3501676B2 (en) Method for manufacturing semiconductor laser device
JPH07106698A (en) Semiconductor light emitting element
JPH05160523A (en) Manufacture of optical device
JPH0745902A (en) Semiconductor laser and manufacture thereof
JPH0572118B2 (en)
JP3143105B2 (en) Method for manufacturing semiconductor laser device
US20200028328A1 (en) Vertical cavity surface emitting laser

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees