JP3078004B2 - Manufacturing method of semiconductor laser - Google Patents

Manufacturing method of semiconductor laser

Info

Publication number
JP3078004B2
JP3078004B2 JP02231367A JP23136790A JP3078004B2 JP 3078004 B2 JP3078004 B2 JP 3078004B2 JP 02231367 A JP02231367 A JP 02231367A JP 23136790 A JP23136790 A JP 23136790A JP 3078004 B2 JP3078004 B2 JP 3078004B2
Authority
JP
Japan
Prior art keywords
layer
substrate
stripe
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02231367A
Other languages
Japanese (ja)
Other versions
JPH04111487A (en
Inventor
実 渡邊
正季 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02231367A priority Critical patent/JP3078004B2/en
Publication of JPH04111487A publication Critical patent/JPH04111487A/en
Application granted granted Critical
Publication of JP3078004B2 publication Critical patent/JP3078004B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体レーザ装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a method for manufacturing a semiconductor laser device.

(従来の技術) レーザは、単一周波数の光波であり、その直進性と、
コヒーレント性が良くスペクトル幅が狭い等の特徴によ
り、光情報処理や光計測等の光源として、さまざまな分
野での利用が注目されている。
(Prior art) A laser is a light wave of a single frequency, and its straightness and
Due to its features such as good coherence and narrow spectrum width, its use in various fields as a light source for optical information processing and optical measurement has been attracting attention.

近年、0.6μm帯に発振波長をもつインジウムガリウ
ムアルミニウムリン(InGaAlP)系材料を用いた赤色半
導体レーザが製品化され、高密度光ディスク装置,レー
ザビームプリンタ用光源、、バーコードリーダ用光源と
して期待されている。このような用途にはレーザビーム
を微小スポットに絞り込む必要があり、安定した横モー
ド発振を得ることができることとレーザビームの非点隔
差が小さいことが重要である。
In recent years, red semiconductor lasers using indium gallium aluminum phosphide (InGaAlP) based materials having an oscillation wavelength in the 0.6 μm band have been commercialized, and are expected as light sources for high-density optical disc devices, laser beam printers, and bar code readers. ing. For such applications, it is necessary to narrow the laser beam to a minute spot, and it is important that stable transverse mode oscillation can be obtained and that the astigmatic difference of the laser beam is small.

このような特性を実現するためには、屈折率導波型の
横モード制御型半導体レーザであることが必要である。
この種の半導体レーザとして、InGaAlP系材料を活性層
として用いた埋め込み型半導体レーザがある。
In order to realize such characteristics, it is necessary that the semiconductor laser be a refractive index guided type transverse mode control type semiconductor laser.
As this type of semiconductor laser, there is an embedded semiconductor laser using an InGaAlP-based material as an active layer.

従来このような半導体レーザは次のようにして形成さ
れていた。
Conventionally, such a semiconductor laser has been formed as follows.

まず、第5図(a)に示すように、例えばn型GaAs基
板51上に、膜厚1μmのn型In0.5(Ga0.3Al0.70.5
クラッド層52、膜厚40nmのIn0.5Ga0.5P活性層53、膜厚
1μmのp型In0.5(Ga0.3Al0.70.5Pクラッド層54、
膜厚200nmのp型In0.5Ga0.5P通電容易化層55、膜厚50n
mのp型GaAsコンタクト層56を順次形成したのち、スト
ライプ状の酸化シリコン膜57を形成する。
First, as shown in FIG. 5A, for example, an n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P film having a thickness of 1 μm is formed on an n-type GaAs substrate 51.
A cladding layer 52, an In 0.5 Ga 0.5 P active layer 53 having a thickness of 40 nm, a p-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 54 having a thickness of 1 μm,
200 nm thick p-type In 0.5 Ga 0.5 P conduction facilitating layer 55, 50 n thick
After sequentially forming the m-type p-type GaAs contact layer 56, a striped silicon oxide film 57 is formed.

この後、第5図(b)に示すように、このストライプ
状の酸化シリコン膜57をマスクとしてエッチングを行
い、幅Wのストライプ状のダブルヘテロ構造を形成す
る。
Thereafter, as shown in FIG. 5 (b), etching is performed using the striped silicon oxide film 57 as a mask to form a striped double hetero structure having a width W.

そして、第5図(c)に示すように、このストライプ
状のダブルヘテロ構造を埋め込むように高抵抗のIn0.5
(Ga0.3Al0.70.5P埋め込み層58を形成する。
Then, as shown in FIG. 5 (c), a high-resistance In 0.5
(Ga 0.3 Al 0.7 ) 0.5 P buried layer 58 is formed.

さらに、第5図(d)に示すように、マスクとして用
いた酸化シリコン膜57をエッチング除去した後、膜厚2
μmのp型GaAsコンタクト層59を形成し、基板と反対側
の電極としてAuZn/Au電極61を形成すると共に、基板側
電極としてAuGe/Au電極62を形成する。
Further, as shown in FIG. 5 (d), after the silicon oxide film 57 used as a mask is removed by etching,
A p-type GaAs contact layer 59 of μm is formed, an AuZn / Au electrode 61 is formed as an electrode on the side opposite to the substrate, and an AuGe / Au electrode 62 is formed as a substrate-side electrode.

しかしながらこのような方法では、第5図(b)に示
したようにエッチングによりストライプ状のダブルヘテ
ロ構造を形成していたため、活性層の一部が大気中に露
出してしまうことになり、この露出部が酸化したり不純
物に汚染されたりして界面準位を形成してしまうことが
あった。そしてこの界面準位が、非発光再結合中心とし
て働いて発光効率を低下させたり、この界面準位を通し
てリーク電流が増大するなど、特性劣化の原因となって
いた。
However, in such a method, as shown in FIG. 5 (b), a stripe-shaped double hetero structure is formed by etching, so that a part of the active layer is exposed to the air. The exposed portion may be oxidized or contaminated with impurities to form an interface state. The interface state acts as a non-radiative recombination center to lower the luminous efficiency, and causes a deterioration in characteristics such as an increase in leak current through the interface level.

すなわち、発振閾値電流の増大、動作中の温度上昇・
駆動電流の増大等を招き、信頼性が高く発信特性の良好
な半導体レーザを得ることができないという問題があっ
た。
That is, the oscillation threshold current increases, the temperature rises during operation,
There is a problem that a drive current is increased and a semiconductor laser having high reliability and good transmission characteristics cannot be obtained.

また、このエッチングに際し、サイドエッチングが生
じ、ストライプ幅Wの再現性および制御性があまり良く
ないという問題があり、このためアスペクト比が低く、
非点隔差の小さい安定した基本横モード発振を得ること
ができないという問題があった。
Further, during this etching, there is a problem that side etching occurs and the reproducibility and controllability of the stripe width W are not so good, and therefore, the aspect ratio is low,
There is a problem that stable fundamental transverse mode oscillation with small astigmatism cannot be obtained.

またこの方法では、各層の成長過程で2回のエッチン
グ工程を必要とするため、結晶成長工程を3回に別けて
行わねばならないという問題があった。
Further, in this method, two etching steps are required in the growth process of each layer, so that there is a problem that the crystal growth step must be performed three times.

(発明が解決しようとする課題) このように、従来のエッチングプロセスを用いた方法
で埋め込み型半導体レーザを製造する場合には、エッチ
ング後に活性層を空気中に露出させなければならず、こ
の露出部の酸化や不純物汚染により界面準位が形成さ
れ、この界面準位が、発光効率の低下やリーク電流の増
大を招き、レーザの発振特性や信頼性に悪影響を与える
という問題があった。
(Problems to be Solved by the Invention) As described above, when a buried type semiconductor laser is manufactured by a method using a conventional etching process, the active layer must be exposed to the air after etching. An interface level is formed due to oxidation or impurity contamination of the portion, and this interface level causes a reduction in luminous efficiency and an increase in leak current, which has a problem of adversely affecting laser oscillation characteristics and reliability.

また、この方法によればエッチングによりダブルヘテ
ロ構造のストライプ幅が決まるため、ストライプ幅の制
御性が悪く、アスペクト比が不安定となったり、非点隔
差の小さい基本横モード発振を再現性よく得ることがで
きないという問題があった。
Further, according to this method, since the stripe width of the double hetero structure is determined by etching, the controllability of the stripe width is poor, the aspect ratio becomes unstable, and the fundamental transverse mode oscillation with small astigmatic difference can be obtained with good reproducibility. There was a problem that it was not possible.

さらにまた、結晶成長工程を複数回に分けて行わねば
ならないため、生産性が悪いという問題があった。
Furthermore, there is a problem that productivity is poor because the crystal growth step must be performed a plurality of times.

本発明は前記実情に鑑みてなされたもので、発振特性
が良好で、非点隔差が小さくかつアスペクト比の低い埋
め込み型半導体レーザをエッチングプロセスなしで制御
性および生産性よく提供することを目的とする。
The present invention has been made in view of the above circumstances, and has an object to provide a buried semiconductor laser having good oscillation characteristics, a small astigmatism, and a low aspect ratio without controlling an etching process with good controllability and productivity. I do.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) そこで本発明では、基板表面にストライプ状の開口を
有する誘電体薄膜パターンを形成したのち、この誘電体
薄膜パターンの開口部に露呈する基板表面に、順次化合
物半導体層を選択的に成長せしめ、活性層をクラッド層
で囲んだダブルヘテロ構造をストライプ状に形成し、引
き続いてこのダブルヘテロ構造の前記ストライプ方向と
平行な側面に、前記活性層よりも禁制帯幅が大きくかつ
屈折率の小さい半導体材料からなる高抵抗層を、横方向
成長するようにして活性層を埋め込むようにしている。
(Means for Solving the Problems) In the present invention, after forming a dielectric thin film pattern having a stripe-shaped opening on the substrate surface, a compound semiconductor is sequentially formed on the substrate surface exposed at the opening of the dielectric thin film pattern. The layer is selectively grown, and a double hetero structure in which the active layer is surrounded by a cladding layer is formed in a stripe shape. Subsequently, the side of the double hetero structure parallel to the stripe direction has a bandgap wider than the active layer. The active layer is buried by growing a high resistance layer made of a semiconductor material having a large refractive index and a small refractive index in the lateral direction.

(作用) 本発明は、成長温度およびV族元素とIII族元素との
原料供給比(以下V/III比と指称する)とを制御するこ
とにより、基板に対して垂直方向と横方向の成長速度の
比を制御することができる点に着目してなされたもので
ある。
(Function) The present invention controls the growth temperature and the raw material supply ratio of the group V element to the group III element (hereinafter referred to as the V / III ratio), thereby enabling the growth in the vertical direction and the lateral direction with respect to the substrate. This is based on the point that the speed ratio can be controlled.

すなわち、本発明の方法では、まず、半導体基板上に
幅Wのストライプ状の開口部を残して誘電体マスクを形
成し、成長温度を高め、V/III比を低めに設定して、縦
方向成長を促進し、この開口部で露出した半導体基板上
にダブルヘテロ構造を形成する。
That is, in the method of the present invention, first, a dielectric mask is formed on a semiconductor substrate while leaving a stripe-shaped opening having a width W, the growth temperature is increased, and the V / III ratio is set to a lower value. Growth is promoted, and a double hetero structure is formed on the semiconductor substrate exposed at the opening.

そして、そのまま装置内で、成長温度を低め、V/III
比を高めに設定して、横方向成長を促進し、ストライプ
状のダブルヘテロ構造のストライプ方向と平行な側面
に、高抵抗の埋め込み層を、横方向成長して活性層を埋
め込むようにしているため、活性層の形成後、活性層の
側面を大気に晒すことなくそのまま成長装置内で埋め込
み構造を形成することができることになり、活性層と埋
め込み層の界面に、酸化や不純物汚染等により界面準位
を形成するのを回避することができる。
Then, the growth temperature is lowered in the apparatus as it is, and V / III
A high ratio is set to promote lateral growth, and a high-resistance buried layer is laterally grown to bury the active layer on the side surface parallel to the stripe direction of the stripe-shaped double heterostructure. Therefore, after the active layer is formed, the buried structure can be formed in the growth apparatus without exposing the side surface of the active layer to the atmosphere, and the interface between the active layer and the buried layer is formed by oxidation or impurity contamination. Level formation can be avoided.

またダブルヘテロ構造のストライプ幅はマスクの開口
幅で制御することができるため、サイドエッチングが生
じ易くばらつきの生じやすい従来の方法で形成した場合
に比べて、レーザ発振の横モード特性の制御性が極めて
良好となる。
In addition, since the stripe width of the double hetero structure can be controlled by the opening width of the mask, the controllability of the transverse mode characteristics of laser oscillation is improved as compared with the conventional method in which side etching is easily generated and variation is easily generated. Very good.

これにより、アスペクト比が低く非点隔差の小さい半
導体レーザを再現性良く形成することが可能となる。
Thus, a semiconductor laser having a low aspect ratio and a small astigmatic difference can be formed with good reproducibility.

さらに、成長の途中でのエッチング工程を必要としな
いため、連続して結晶成長を行うことができ、極めて生
産性の高いものとなる。
Further, since an etching step is not required during the growth, crystal growth can be performed continuously, and the productivity is extremely high.

(実施例) 以下、本発明の実施例について図面を参照しつつ詳細
に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

実施例1 まず、第1図(a)に示すように、例えば(111)n
型GaAs基板11上に、ストライプが[112]方向に伸長し
開口幅2μmのストライプ状開口部hを残して酸化シリ
コン膜12を形成する。
Example 1 First, as shown in FIG. 1A, for example, (111) n
A silicon oxide film 12 is formed on a type GaAs substrate 11 with a stripe extending in the [112] direction and leaving a stripe-shaped opening h having an opening width of 2 μm.

ついで、有機金属気相成長法(MOCVD)により、基板
温度840℃、V/III比が50となるようなガス比でIII族元
素を含む有機化合物およびV族元素を含む水素化合物を
供給し、第1図(b)に示すように、膜厚1μmのn型
In0.5(Ga0.3Al0.70.5Pクラッド層13、膜厚40nmのIn
0.5Ga0.5P活性層14、膜厚1μmのp型In0.5(Ga0.3Al
0.70.5Pクラッド層15をこの開口部に選択的に順次縦
方向に成長せしめ、断面が矩形のストライプ状ダブルヘ
テロ構造を形成する。
Then, an organic compound containing a group III element and a hydrogen compound containing a group V element are supplied at a substrate temperature of 840 ° C. and a gas ratio such that the V / III ratio becomes 50 by metal organic chemical vapor deposition (MOCVD). As shown in FIG. 1 (b), a 1 μm thick n-type
In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P clad layer 13, 40 nm thick In
0.5 Ga 0.5 P active layer 14, p-type In 0.5 (Ga 0.3 Al
0.7 ) 0.5 P cladding layer 15 is selectively grown vertically in the opening to form a stripe-shaped double hetero structure having a rectangular cross section.

この後、引き続いて、基板温度700℃、V/III比が600
となるようなガス比でIII族元素を含む有機化合物およ
びV族元素を含む水素化合物を供給し、第1図(c)に
示すように、ストライプ状ダブルヘテロ構造の側面に2
μmのアンドープあるいはクロムドープの高抵抗のIn
0.5(Ga0.3Al0.70.5P埋め込み層16を形成する。
After that, the substrate temperature was 700 ° C and the V / III ratio was 600
An organic compound containing a group III element and a hydrogen compound containing a group V element are supplied at a gas ratio such that the two side surfaces of the stripe-shaped double heterostructure are formed as shown in FIG.
μm undoped or chromium-doped high-resistance In
A 0.5 (Ga 0.3 Al 0.7 ) 0.5 P buried layer 16 is formed.

さらに、引き続いて、再び基板温度840℃、V/III比が
50となるようなガス比でIII族元素を含む有機化合物お
よびV族元素を含む水素化合物を供給し、第1図(d)
に示すように、膜厚50nmのp型In0.5Ga0.5P通電容易化
層17、膜厚200nmのp型GaAsコンタクト層18を順次積層
形成する。
Subsequently, the substrate temperature was again 840 ° C and the V / III ratio was
An organic compound containing a group III element and a hydrogen compound containing a group V element are supplied at a gas ratio of 50, and FIG. 1 (d)
As shown in FIG. 7, a 50-nm-thick p-type In 0.5 Ga 0.5 P conduction facilitating layer 17 and a 200-nm-thick p-type GaAs contact layer 18 are sequentially laminated.

そして最後に、第1図(e)に示すように、基板と反
対側の電極としてTi/Pt/Au電極19を形成すると共に、基
板側電極としてAuGe/Au電極20を形成する。
Finally, as shown in FIG. 1 (e), a Ti / Pt / Au electrode 19 is formed as an electrode on the side opposite to the substrate, and an AuGe / Au electrode 20 is formed as a substrate-side electrode.

このようにして形成された半導体レーザは、第5図
(a)乃至第5図(e)に示した従来例のエッチングプ
ロセスにより得られた半導体レーザに比べて、発振特性
が安定し、動作電流が極めて少ないものであった。
The semiconductor laser thus formed has more stable oscillation characteristics and operating current than the semiconductor laser obtained by the conventional etching process shown in FIGS. 5 (a) to 5 (e). Was extremely small.

また、動作中の劣化も少なく信頼性の高いものであっ
た。
In addition, there was little deterioration during operation and the reliability was high.

さらに、アスペクト比が低く非点隔差が小さい安定し
た横モード制御型半導体レーザを得ることができた。
Furthermore, a stable lateral mode control type semiconductor laser having a low aspect ratio and a small astigmatic difference was obtained.

さらに、結晶成長がガス比(V/III比)と基板温度と
を切り換えるのみで、CVD装置内に基板を設置したまま
行うことができ、生産性が大幅に向上する。
Furthermore, crystal growth can be performed with the substrate installed in the CVD apparatus only by switching between the gas ratio (V / III ratio) and the substrate temperature, and the productivity is greatly improved.

実施例2 次に本発明の第2の実施例について説明する。Embodiment 2 Next, a second embodiment of the present invention will be described.

この例は、表面を平坦化し、ヒートシンク等へのマウ
ントを容易にするものである。
In this example, the surface is flattened to facilitate mounting on a heat sink or the like.

第1図(a)乃至第1図(d)に示した、実施例1の
工程と全く同様にしてn型GaAs基板11上に、ストライプ
状開口部hを残して酸化シリコン膜12を形成し、n型In
0.5(Ga0.3Al0.70.5Pクラッド層13、In0.5Ga0.5P活
性層14、P型In0.5(Ga0.3Al0.70.5Pクラッド層15を
この開口部に選択的に順次縦方向に成長せしめ、断面が
矩形のストライプ状ダブルヘテロ構造を形成した後、引
き続いて、基板温度700℃、V/III比が600として横方向
の成長を行いこのストライプ状ダブルヘテロ構造の側面
にアンドープあるいはクロムドープの高抵抗のIn0.5(G
a0.3Al0.70.5P埋め込み層16を形成しさらに、引き続
いて、再び基板温度840℃、V/III比が50として縦方向の
成長を行い、p型In0.5Ga0.5P通電容易化層17、p型Ga
Asコンタクト層18を順次積層形成する。
A silicon oxide film 12 is formed on an n-type GaAs substrate 11 while leaving a stripe-shaped opening h exactly in the same manner as in the process of the first embodiment shown in FIGS. 1 (a) to 1 (d). , N-type In
A 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 13, an In 0.5 Ga 0.5 P active layer 14, and a P-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 15 are selectively grown vertically in this opening. At the very least, after forming a striped double heterostructure with a rectangular cross section, the substrate temperature was subsequently set to 700 ° C and the V / III ratio was set to 600, followed by lateral growth, and undoped or chromium-doped on the side of the striped double heterostructure. High resistance In 0.5 (G
a 0.3 Al 0.7 ) 0.5 P buried layer 16 is formed, followed by vertical growth again at a substrate temperature of 840 ° C. and a V / III ratio of 50 to form a p-type In 0.5 Ga 0.5 P conduction facilitating layer 17. , P-type Ga
As contact layers 18 are sequentially laminated.

ただし、工程中p型GaAsコンタクト層18の膜厚は0.3
μmとする。
However, the thickness of the p-type GaAs contact layer 18 during the process was 0.3
μm.

そして、第2図(a)に示すように、酸化シリコン膜
12をエッチング除去する。
Then, as shown in FIG. 2 (a), a silicon oxide film
12 is removed by etching.

この後第2図(b)に示すように、基板温度780℃、V
/III比が400となるように、このストライプ状ダブルヘ
テロ構造を埋め込むようにp型GaAsコンタクト層21を形
成し、さらにこの上層に開口Hを有する酸化シリコン膜
12を形成して、最後に、実施例1と同様にして、基板と
反対側の電極としてTi/Pt/Au電極22を形成すると共に、
基板側電極としてAuGe/Au電極23を形成する。
Thereafter, as shown in FIG.
A p-type GaAs contact layer 21 is formed so as to embed the stripe-shaped double hetero structure so that the / III ratio becomes 400, and a silicon oxide film having an opening H in the upper layer.
12, and finally, a Ti / Pt / Au electrode 22 is formed as an electrode on the opposite side to the substrate in the same manner as in Example 1.
An AuGe / Au electrode 23 is formed as a substrate-side electrode.

このようにして形成された半導体レーザ構造では、さ
らに発振特性が向上している。
In the semiconductor laser structure thus formed, the oscillation characteristics are further improved.

また、表面が平坦化されており、しかも電極と活性層
および基板との距離も十分に大きくなるため、基板と反
対側の面を下にしてヒートシンクへのマウントが容易と
なる。
In addition, since the surface is flattened and the distance between the electrode, the active layer, and the substrate is sufficiently large, mounting on a heat sink with the surface opposite to the substrate facing down is facilitated.

実施例3 次に、本発明の第3の実施例について説明する。この
例では、縦方向の成長をすべて行った後、横方向の成長
を行うようにしている。
Embodiment 3 Next, a third embodiment of the present invention will be described. In this example, after all the growth in the vertical direction is performed, the growth in the horizontal direction is performed.

第1図(a)乃至第1図(b)に示した、実施例1の
工程と全く同様にして、第3図(a)に示すように、n
型GaAs基板11上に、ストライプ状開口部hを残して酸化
シリコン膜12を形成し、n型In0.5(Ga0.3Al0.70.5
クラッド層13、In0.5Ga0.5P活性層14、P型In0.5(Ga
0.3Al0.70.5Pクラッド層15をこの開口部に選択的に
順次縦方向に成長せしめ、ストライプ状ダブルヘテロ構
造を形成した後、引き続いて、p型In0.5Ga0.5P通電容
易化層31、p型GaAsコンタクト層32を順次積層形成す
る。
As shown in FIG. 3 (a), in exactly the same manner as in the process of the first embodiment shown in FIGS. 1 (a) and 1 (b), n
A silicon oxide film 12 is formed on a GaAs substrate 11 while leaving a stripe-shaped opening h, and n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P
Cladding layer 13, In 0.5 Ga 0.5 P active layer 14, P-type In 0.5 (Ga
A 0.3 Al 0.7 ) 0.5 P cladding layer 15 is selectively vertically grown in the opening to form a stripe-shaped double hetero structure, and subsequently, a p-type In 0.5 Ga 0.5 P conduction facilitating layer 31 is formed. A p-type GaAs contact layer 32 is sequentially formed.

この後、第3図(b)に示すように、基板温度700
℃、V/III比が600として横方向の成長を行いこのストラ
イプ状ダブルヘテロ構造の側面にアンドープあるいはク
ロムドープの高抵抗のIn0.5(Ga0.3Al0.70.5P埋め込
み層33を形成する。
Thereafter, as shown in FIG.
° C., V / III ratio to form the lateral undoped or chromium-doped on the side surfaces of the stripe-shaped double heterostructure perform growth of the high-resistance In 0.5 (Ga 0.3 Al 0.7) 0.5 P buried layer 33 as 600.

そして最後に、実施例1と同様にして、基板と反対側
の電極としてTi/Pt/Au電極34を形成すると共に、基板側
電極としてAuGe/Au電極35を形成する。
Finally, as in the first embodiment, a Ti / Pt / Au electrode 34 is formed as an electrode on the opposite side of the substrate, and an AuGe / Au electrode 35 is formed as a substrate-side electrode.

このようにして形成された半導体レーザ構造では、実
施例1と同様の発振特性を得ることができる。
With the semiconductor laser structure formed in this way, the same oscillation characteristics as in the first embodiment can be obtained.

またこの方法では、気相成長に際して成長温度の設定
変更回数が1度で済み、生産性がさらに向上する。
Further, in this method, the number of times of changing the setting of the growth temperature in the vapor phase growth is only one degree, and the productivity is further improved.

実施例4 次に本発明の第4の実施例について説明する。Embodiment 4 Next, a fourth embodiment of the present invention will be described.

この例は、実施例3と同様にして縦方向の成長をすべ
て行った後、横方向の成長を行い、実施例2と同様表面
を平坦化し、ヒートシンク等へのマウントを容易にする
ものである。
In this example, after all growth in the vertical direction is performed in the same manner as in the third embodiment, growth is performed in the horizontal direction, and the surface is flattened in the same manner as in the second embodiment to facilitate mounting on a heat sink or the like. .

第3図(a)および第3図(b)に示す工程までは実
施例3と同様にして、n型GaAs基板11上に、ストライプ
状開口部hを残して酸化シリコン膜12を形成し、n型In
0.5(Ga0.3Al0.70.5Pクラッド層13、In0.5Ga0.5P活
性層14、P型In0.5(Ga0.3Al0.70.5Pクラッド層15を
この開口部に選択的に順次縦方向に成長せしめ、ストラ
イプ状ダブルヘテロ構造を形成した後、引き続いて、p
型In0.5Ga0.5P通電容易化層31、p型GaAsコンタクト層
32を順次積層形成し、さらに、基板温度700℃、V/III比
が600として横方向の成長を行いこのストライプ状ダブ
ルヘテロ構造の側面にアンドープあるいはクロムドープ
の高抵抗のIn0.5(Ga0.3Al0.70.5P埋め込み層33を形
成する。
3A and 3B, a silicon oxide film 12 is formed on an n-type GaAs substrate 11 while leaving a stripe-shaped opening h in the same manner as in the third embodiment. n-type In
A 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 13, an In 0.5 Ga 0.5 P active layer 14, and a P-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer 15 are selectively grown vertically in this opening. After forming a stripe-shaped double hetero structure,
Type In 0.5 Ga 0.5 P conduction facilitating layer 31, p-type GaAs contact layer
32 sequentially laminated form, further, a substrate temperature of 700 ° C., V / III ratio lateral performs growth this striped double hetero In sides of undoped or chromium-doped high resistance structure 0.5 as 600 (Ga 0.3 Al 0.7 A 0.5 P buried layer 33 is formed.

そして、第4図(a)に示すように、酸化シリコン膜
12をエッチング除去する。
Then, as shown in FIG. 4 (a), a silicon oxide film
12 is removed by etching.

この後第4図(b)に示すように、基板温度780℃、V
/III比を400として成長を行い、このストライプ状ダブ
ルヘテロ構造を埋め込むようにp型GaAsコンタクト層21
を形成し、さらにこの上層に開口Hを有する酸化シリコ
ン膜12を形成して、最後に、実施例1と同様にして、基
板と反対側の電極としてTi/Pt/Au電極22を形成すると共
に、基板側電極としてAuGe/Au電極23を形成する。
Thereafter, as shown in FIG.
/ III ratio of 400, and p-type GaAs contact layer 21
Is formed, and a silicon oxide film 12 having an opening H is formed thereon. Finally, a Ti / Pt / Au electrode 22 is formed as an electrode on the side opposite to the substrate in the same manner as in Example 1. Then, an AuGe / Au electrode 23 is formed as a substrate-side electrode.

このようにして形成された半導体レーザ構造では、実
施例2と同様の発振特性および信頼性を得ることができ
る。
In the semiconductor laser structure formed in this manner, the same oscillation characteristics and reliability as those of the second embodiment can be obtained.

またこの方法では、実施例2の方法に比べ気相成長に
際して成長温度の設定変更回数が1回少なくて済み、生
産性がさらに向上する。
Further, in this method, the number of times of changing the setting of the growth temperature in the vapor phase growth is one less than in the method of Embodiment 2, and the productivity is further improved.

なお、前記実施例では、いずれも基板としてn型GaAs
基板を用いたが、p型基板を用いても良いことはいうま
でもない。その場合には各層の導電型を反転させるよう
にすればよい。このとき、通電容易化層は基板側に形成
する必要がある。
In each of the above embodiments, n-type GaAs was used as the substrate.
Although the substrate is used, it goes without saying that a p-type substrate may be used. In that case, the conductivity type of each layer may be reversed. At this time, it is necessary to form the energization facilitating layer on the substrate side.

なお、各半導体層の組成比、不純物濃度や厚さについ
ては、実施例に限定されることなく必要に応じて適宜変
更可能であり、InGaAlP系の材料以外の材料を用いた半
導体レーザにも適用可能であることはいうまでもない。
ただし、クラッド層のIn0.5(Ga1-xAlx0.5Pおよび活
性層のIn0.5(Ga1-yAly0.5Pはx>yである全てにお
いて実施可能である。
The composition ratio, impurity concentration, and thickness of each semiconductor layer are not limited to the examples and can be appropriately changed as needed, and can be applied to a semiconductor laser using a material other than the InGaAlP-based material. It goes without saying that it is possible.
However, In 0.5 (Ga 1-x Al x ) 0.5 P of the cladding layer and In 0.5 (Ga 1-y Al y ) 0.5 P of the active layer can be implemented in all cases where x> y.

加えて、その他、本発明はその趣旨を逸脱しない範囲
で種々変形して実施することが可能である。
In addition, the present invention can be variously modified and implemented without departing from the spirit thereof.

〔効果〕〔effect〕

以上説明してきたように、本発明の方法によれば、成
長途中にエッチングプロセスを導入することなく埋め込
み型半導体レーザを形成することができ、従来のエッチ
ングプロセスを用いた方法に比べて埋め込み層と活性層
との界面に発生する界面準位の発生を大きく抑えること
が可能となる。
As described above, according to the method of the present invention, a buried type semiconductor laser can be formed without introducing an etching process during growth, and the buried layer and the buried layer can be formed as compared with a method using a conventional etching process. It is possible to greatly suppress the generation of the interface state generated at the interface with the active layer.

また、成長回数を低減することができるため、生産性
が向上する。
Further, since the number of times of growth can be reduced, productivity is improved.

また、ダブルヘテロ構造のストライプ幅は酸化シリコ
ンマスクの開口幅で決まるため、レーザ発振の横モード
特性の制御性が向上し、アスペクト比が小さく非点隔差
の小さい半導体レーザを再現性よく得ることが可能とな
る。
Also, since the stripe width of the double hetero structure is determined by the opening width of the silicon oxide mask, the controllability of the transverse mode characteristics of laser oscillation is improved, and a semiconductor laser with a small aspect ratio and a small astigmatic difference can be obtained with good reproducibility. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)乃至第1図(e)は本発明の第1の実施例
の半導体レーザの製造工程を示す図、第2図(a)乃至
第2図(b)は本発明の第2の実施例の半導体レーザの
製造工程を示す図、第3図(a)乃至第3図(c)は本
発明の第3の実施例の半導体レーザの製造工程を示す
図、第4図(a)乃至第4図(b)は本発明の第4の実
施例の半導体レーザの製造工程を示す図、第5図(a)
乃至第5図(d)は従来例の半導体レーザの製造工程を
示す図である。 11……n型GaAs基板、12……酸化シリコン膜、h……ス
トライプ状開口部、13……n型In0.5(Ga0.3Al0.70.5
Pクラッド層、14……In0.5Ga0.5P活性層、15……P型
In0.5(Ga0.3Al0.70.5Pクラッド層、16……高抵抗の
In0.5(Ga0.3Al0.70.5P埋め込み層、17……p型In
0.5Ga0.5P通電容易化層、18……p型GaAsコンタクト
層、19……Ti/Pt/Au電極、20……AuGe/Au電極、21……
p型GaAsコンタクト層、22……TiGe/Au電極、23……AuG
e/Au電極、31……p型In0.5Ga0.5P通電容易化層、32…
…p型GaAsコンタクト層、33……高抵抗のIn0.5(Ga0.3
Al0.70.5P埋め込み層、34……Ti/Pt/Au電極、35……
AuGe/Au電極、51……n型GaAs基板、52……n型In
0.5(Ga0.3Al0.70.5Pクラッド層、53……In0.5Ga0.5
P活性層、54……p型In0.5(Ga0.3Al0.70.5Pクラッ
ド層、55……p型In0.5Ga0.5P通電容易化層、56……p
型GaAsコンタクト層、57……酸化シリコン膜、58……高
抵抗In0.5(Ga0.3Al0.70.5P埋め込み層、59……p型
GaAsコンタクト層、60……AuZn/Au電極、61……AuGe/A
u。
FIGS. 1 (a) to 1 (e) are views showing a manufacturing process of a semiconductor laser according to a first embodiment of the present invention, and FIGS. 2 (a) to 2 (b) are views showing a process of the present invention. FIGS. 3 (a) to 3 (c) are diagrams showing a manufacturing process of the semiconductor laser according to the second embodiment, FIGS. 3 (a) to 3 (c) are diagrams showing a manufacturing process of the semiconductor laser according to the third embodiment of the present invention, and FIGS. 4A to 4B are diagrams showing a manufacturing process of a semiconductor laser according to a fourth embodiment of the present invention, and FIG.
FIG. 5 to FIG. 5 (d) are views showing a manufacturing process of a conventional semiconductor laser. 11 n-type GaAs substrate, 12 silicon oxide film, h stripe-shaped opening, 13 n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5
P cladding layer, 14 ... In 0.5 Ga 0.5 P active layer, 15 ... P type
In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P clad layer, 16 ...
In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P buried layer, 17 ... p-type In
0.5 Ga 0.5 P conduction facilitating layer, 18 p-type GaAs contact layer, 19 Ti / Pt / Au electrode, 20 AuGe / Au electrode, 21
p-type GaAs contact layer, 22 ... TiGe / Au electrode, 23 ... AuG
e / Au electrode, 31 ... p-type In 0.5 Ga 0.5 P conduction facilitating layer, 32 ...
... p-type GaAs contact layer, 33 ... High resistance In 0.5 (Ga 0.3
Al 0.7 ) 0.5 P buried layer, 34 ... Ti / Pt / Au electrode, 35 ...
AuGe / Au electrode, 51 n-type GaAs substrate, 52 n-type In
0.5 (Ga 0.3 Al 0.7 ) 0.5 P clad layer, 53 …… In 0.5 Ga 0.5
P active layer, 54: p-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P cladding layer, 55: p-type In 0.5 Ga 0.5 P conduction facilitating layer, 56: p
Type GaAs contact layer, 57: silicon oxide film, 58: high resistance In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P buried layer, 59: p-type
GaAs contact layer, 60 ... AuZn / Au electrode, 61 ... AuGe / A
u.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 JICSTファイル(JOIS)────────────────────────────────────────────────── ─── Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H01S 5/00-5/50 JICST file (JOIS)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板表面にストライプ状の開口を有する誘
電体薄膜パターンを形成する誘電体膜形成工程と、 この誘電体薄膜パターンの開口部に露呈する基板表面
に、順次化合物半導体層を成長せしめ、活性層をクラッ
ド層で挟んだダブルヘテロ構造をストライプ状に形成す
る選択成長工程と、 引き続いてこのダブルヘテロ構造の前記ストライプ方向
と平行な側面に、前記活性層よりも禁制帯幅が大きくか
つ屈折率の小さい半導体材料からなる高抵抗層を、横方
向成長して活性層を埋め込む横成長工程と、 前記基板側および前記基板の反対側のクラッド層側に電
極を形成する電極形成工程とを含むようにしたことを特
徴とする半導体レーザの製造方法。
1. A dielectric film forming step of forming a dielectric thin film pattern having a stripe-shaped opening on a substrate surface, and a compound semiconductor layer is sequentially grown on the substrate surface exposed at the opening of the dielectric thin film pattern. A selective growth step of forming a double hetero structure in which the active layer is sandwiched between cladding layers in a stripe shape, and subsequently, on a side surface parallel to the stripe direction of the double hetero structure, the forbidden band width is larger than the active layer and A lateral growth step of laterally growing a high resistance layer made of a semiconductor material having a small refractive index to bury an active layer, and an electrode forming step of forming an electrode on the cladding layer side opposite to the substrate side and the substrate side. A method for manufacturing a semiconductor laser, comprising:
JP02231367A 1990-08-31 1990-08-31 Manufacturing method of semiconductor laser Expired - Fee Related JP3078004B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02231367A JP3078004B2 (en) 1990-08-31 1990-08-31 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02231367A JP3078004B2 (en) 1990-08-31 1990-08-31 Manufacturing method of semiconductor laser

Publications (2)

Publication Number Publication Date
JPH04111487A JPH04111487A (en) 1992-04-13
JP3078004B2 true JP3078004B2 (en) 2000-08-21

Family

ID=16922510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02231367A Expired - Fee Related JP3078004B2 (en) 1990-08-31 1990-08-31 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP3078004B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746065B2 (en) * 1993-07-29 1998-04-28 日本電気株式会社 Method for manufacturing optical semiconductor device
US6977953B2 (en) 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US7440666B2 (en) 2004-02-25 2008-10-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Buried heterostucture device having integrated waveguide grating fabricated by single step MOCVD
US7184640B2 (en) * 2004-02-25 2007-02-27 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Buried heterostructure device fabricated by single step MOCVD
JP2008053539A (en) * 2006-08-25 2008-03-06 Sumitomo Electric Ind Ltd Semiconductor optical element
JP5376360B2 (en) * 2008-11-10 2013-12-25 住友電気工業株式会社 Method for manufacturing photonic crystal surface emitting laser

Also Published As

Publication number Publication date
JPH04111487A (en) 1992-04-13

Similar Documents

Publication Publication Date Title
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
US4932033A (en) Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
JPH0750448A (en) Semiconductor laser and manufacture thereof
JP2807250B2 (en) Semiconductor laser device
JPH069282B2 (en) Semiconductor laser device
US5561080A (en) Semiconductor laser and method for fabricating the same
JP3078004B2 (en) Manufacturing method of semiconductor laser
JPH10256647A (en) Semiconductor laser element and fabrication thereof
US5887011A (en) Semiconductor laser
JP3501676B2 (en) Method for manufacturing semiconductor laser device
US4841535A (en) Semiconductor laser device
US4360920A (en) Terraced substrate semiconductor laser
JPH0572118B2 (en)
JP2004134786A (en) Semiconductor laser device and manufacturing method therefor
JPH0677588A (en) Semiconductor laser and manufacture thereof
JPH0697589A (en) Semiconductor laser array element and manufacture thereof
JPH0430758B2 (en)
JPH11112075A (en) Semiconductor laser device and its manufacture
JP3206573B2 (en) Semiconductor laser and manufacturing method thereof
JPH104239A (en) Semiconductor light emitting diode
JP2855887B2 (en) Semiconductor laser and method of manufacturing the same
JP2556276B2 (en) Semiconductor laser
JP2001077475A (en) Semiconductor laser
JPS62296582A (en) Semiconductor laser device
JPS6118877B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees