JP3458715B2 - Semiconductor device, mounting structure thereof, and method of manufacturing the same - Google Patents

Semiconductor device, mounting structure thereof, and method of manufacturing the same

Info

Publication number
JP3458715B2
JP3458715B2 JP20004498A JP20004498A JP3458715B2 JP 3458715 B2 JP3458715 B2 JP 3458715B2 JP 20004498 A JP20004498 A JP 20004498A JP 20004498 A JP20004498 A JP 20004498A JP 3458715 B2 JP3458715 B2 JP 3458715B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
forming
electrode
pyramidal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20004498A
Other languages
Japanese (ja)
Other versions
JPH1197471A (en
Inventor
隆好 渡部
英孝 志儀
進 春日部
照享 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20004498A priority Critical patent/JP3458715B2/en
Publication of JPH1197471A publication Critical patent/JPH1197471A/en
Application granted granted Critical
Publication of JP3458715B2 publication Critical patent/JP3458715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップの実
装技術、特に半導体チップ上に高密度に突起電極である
角錐形状を形成して基板に実装できるようにした半導体
デバイスおよびその実装構造体並びにその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip mounting technique, and more particularly to a semiconductor device in which pyramidal shapes, which are protruding electrodes, are formed on the semiconductor chip with high density so that the semiconductor device can be mounted on a substrate, and a mounting structure thereof. The manufacturing method is related.

【0002】[0002]

【従来の技術】マイクロコンピュータなどの半導体素子
においては、集積回路の多機能化、高密度化がますます
増大し、外部回路との接続を行う端子の数が急速に増大
し、また、複雑に成ってきている。そのため半導体チッ
プの周辺に設けたワイヤボンディングを接続して外部回
路との接続を行うワイヤボンディング方式は、既に限界
に達している。また、ワイヤボンディング方式は、内部
領域の配線を周辺部のボンディングパッドまで引き回す
ので配線長が長くなり、信号伝達速度が遅延する欠点が
あるため、高速動作が要求される論理LSIの実装方式
としては、不向きである。このような理由から、内部接
続領域を削減するかが鍵になり、この点、接続領域をチ
ップ上に限定することが出来るフリップチップ接続が有
力な接続技術として注目されている。この、フリップチ
ップ方式は、チップの周辺のみならず、内部領域にも端
子を設けることが出来るので、チップの多ピン化を促進
することが出来る利点がある。また、フリップチップ方
式はワイヤブンディング方式に比べてチップ上の配線長
を短くすることが出来るので、論理LSIの高速化を促
進できる利点がある。
2. Description of the Related Art In semiconductor devices such as microcomputers, the integrated circuits are becoming more and more multifunctional and higher in density, the number of terminals for connecting to external circuits is rapidly increasing, and the complexity is increasing. Is coming. Therefore, the wire bonding method for connecting the wire bonding provided around the semiconductor chip to the external circuit has already reached its limit. In addition, the wire bonding method has a drawback that since the wiring in the internal area is laid around to the bonding pads in the peripheral portion, the wiring length becomes long and the signal transmission speed is delayed. , Not suitable. For this reason, the key is to reduce the internal connection area, and in this respect, flip-chip connection, which can limit the connection area on the chip, is attracting attention as a powerful connection technology. The flip chip method has an advantage that the number of pins of the chip can be promoted because terminals can be provided not only in the periphery of the chip but also in the internal region. Further, the flip-chip method can shorten the wiring length on the chip as compared with the wire-bending method, and therefore has an advantage that the speedup of the logic LSI can be promoted.

【0003】そこで、従来のフリップチップ方式でチッ
プ上に突起電極を形成する方法としては、特開平6−2
68201号公報に記載されている方法が知られてい
る。
Therefore, as a conventional method of forming a protruding electrode on a chip by a flip-chip method, Japanese Patent Laid-Open No. 6-2 is known.
The method described in Japanese Patent No. 68201 is known.

【0004】[0004]

【発明が解決しようとする課題】上記従来のフリップチ
ップ方式でチップ上に突起電極を形成する方法は、半導
体チップに切り出した状態でホトリソ工程、多層金属膜
の成膜工程、さらに、半田を溶融させるための熱処理工
程など、チップ自体が過酷な条件下に更されてしまうこ
とになる。また、工程完了までの時間が長く、これで
は、切り出した状態で当初良品チップであったものがそ
の過酷な条件にて不良になったり、作業ミスにより歩留
まりが低下してしまう課題がある。また、そのような工
程を行うには、装置上、作業性、経済性等の理由により
コストが高くなるという課題を有していた。即ち、ウエ
ハより切り出した半導体チップ上に突起電極を形成する
方法において、従来技術では、良品の半導体チップを過
酷な条件に何回も行う工程が施されてしまい、さらに
は、工程完了を長く、製造工程が複雑になるという課題
がある。このことにより、歩留まりを低下してしまう。
また、従来技術による形成方法で半田溶融して形成した
場合は、その高さバラツキが大きく基板との接続時に導
通不良となるという大きな課題を有していた。
The conventional flip-chip method for forming a protruding electrode on a chip is a photolithography process in which the semiconductor chip is cut out, a multi-layer metal film forming process, and a solder melting process. The chip itself will be subjected to severe conditions such as a heat treatment step for performing the heat treatment. Further, it takes a long time to complete the process, which causes a problem that an initially good chip in a cut state becomes defective under the severe conditions, or a yield is reduced due to an operation error. In addition, there is a problem in that such a process requires a high cost due to reasons such as workability and economical efficiency on the device. That is, in the method of forming the protruding electrode on the semiconductor chip cut out from the wafer, in the conventional technique, a step of performing a good semiconductor chip under severe conditions is performed many times, and further, the process completion is long, There is a problem that the manufacturing process becomes complicated. This reduces the yield.
Further, when the solder is melted and formed by the forming method according to the conventional technique, there is a large problem that the height is largely varied and a conduction failure occurs at the time of connection with the substrate.

【0005】本発明の目的は、上記課題を解決すべく、
基板との接続時に導通不良を発生させることなく、高密
度実装を可能にした半導体デバイスおよびその実装構造
体を提供することにある。
An object of the present invention is to solve the above problems.
It is an object of the present invention to provide a semiconductor device and a mounting structure for the same that enable high-density mounting without causing conduction failure during connection with a substrate.

【0006】また、本発明の他の目的は、基板との接続
時に導通不良を発生させることなく、高密度実装を容易
に、且つ低コストで可能にした半導体デバイスおよびそ
の実装構造体を提供することにある。
Another object of the present invention is to provide a semiconductor device and a mounting structure for the same which enable high-density mounting easily and at low cost without causing conduction failure when connecting to a substrate. Especially.

【0007】また、本発明の他の目的は、製造工程を簡
略化して、新規な突起電極を半導体チップのパッド電極
に接合して、低コストの半導体デバイスを製造すること
ができるようにした半導体デバイスの製造方法を提供す
ることにある。
Another object of the present invention is to simplify the manufacturing process and to bond a novel protruding electrode to a pad electrode of a semiconductor chip to manufacture a low-cost semiconductor device. It is to provide a method for manufacturing a device.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の四角錐等の角錐形状の突起電極の
各々を、半導体チップ上に配列された各パッド電極上に
接合して構成したことを特徴とする半導体デバイスであ
る。また、本発明は、複数の四角錐等の角錐形状の突起
電極の各々を、半導体チップ上に配列された各パッド電
極上に異方性導電フィルムを介して接合して構成したこ
とを特徴とする半導体デバイスである。また、本発明
は、複数の四角錐等の角錐形状の突起電極の各々を、半
導体チップ上に配列された各パッド電極上に熱圧着によ
り接合して構成したことを特徴とする半導体デバイスで
ある。また、本発明は、複数の四角錐等の角錐形状の突
起電極の各々を、半導体チップ上に配列された各パッド
電極上に熱圧着により合金化して接合して構成したこと
を特徴とする半導体デバイスである。
In order to achieve the above object, according to the present invention, each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid is bonded to each pad electrode arranged on a semiconductor chip. It is a semiconductor device characterized by being configured. Further, the present invention is characterized in that each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid is bonded to each pad electrode arranged on a semiconductor chip via an anisotropic conductive film. It is a semiconductor device. Further, the present invention is a semiconductor device characterized in that each of a plurality of pyramid-shaped protruding electrodes such as a quadrangular pyramid is bonded to each pad electrode arranged on a semiconductor chip by thermocompression bonding. . Further, the present invention is characterized in that each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid is alloyed and bonded to each pad electrode arranged on a semiconductor chip by thermocompression bonding. Is a device.

【0009】また、本発明は、前記半導体デバイスにお
いて、前記各突起電極の母材を硬質のNiで構成したこ
とを特徴とする。また、本発明は、前記半導体デバイス
において、前記各突起電極の母材が軟質のCuで構成し
たことを特徴とする。
Further, the present invention is characterized in that, in the semiconductor device, the base material of each of the protruding electrodes is made of hard Ni. Further, the present invention is characterized in that, in the semiconductor device, the base material of each of the protruding electrodes is made of soft Cu.

【0010】また、本発明は、複数の四角錐等の角錐形
状の突起電極の各々を半導体チップ上に配列された各パ
ッド電極上に接合して構成した半導体デバイスについ
て、前記各突起電極を基板上に形成された各端子に接合
して実装することを特徴とする半導体デバイスの実装構
造体である。また、本発明は、複数の四角錐等の角錐形
状の突起電極の各々を半導体チップ上に配列された各パ
ッド電極上に異方性導電フィルムを介して接合して構成
した半導体デバイスについて、前記各突起電極を基板上
に形成された各端子に接合して実装することを特徴とす
る半導体デバイスの実装構造体である。また、本発明
は、複数の四角錐等の角錐形状の突起電極の各々を半導
体チップ上に配列された各パッド電極上に熱圧着により
接合して構成した半導体デバイスについて、前記各突起
電極を基板上に形成された各端子に接合して実装するこ
とを特徴とする半導体デバイスの実装構造体である。ま
た、本発明は、複数の四角錐等の角錐形状の突起電極の
各々を半導体チップ上に配列された各パッド電極上に熱
圧着により合金化して接合して構成した半導体デバイス
について、前記各突起電極を基板上に形成された各端子
に接合して実装することを特徴とする半導体デバイスの
実装構造体である。
Further, the present invention relates to a semiconductor device constituted by bonding each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid onto each pad electrode arranged on a semiconductor chip, wherein each of the protrusion electrodes is a substrate. A mounting structure for a semiconductor device, characterized in that the mounting structure is joined to each terminal formed above and mounted. Further, the present invention relates to a semiconductor device configured by bonding each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid on each pad electrode arranged on a semiconductor chip via an anisotropic conductive film, A mounting structure for a semiconductor device, characterized in that each protruding electrode is bonded to each terminal formed on a substrate to be mounted. Further, the present invention relates to a semiconductor device in which each of a plurality of pyramidal protrusion electrodes such as a pyramid is bonded to each pad electrode arranged on a semiconductor chip by thermocompression bonding, and each of the protrusion electrodes is a substrate. A mounting structure for a semiconductor device, characterized in that the mounting structure is joined to each terminal formed above and mounted. Further, the present invention relates to a semiconductor device configured by alloying and bonding each of a plurality of pyramid-shaped protrusion electrodes such as a pyramid on each pad electrode arranged on a semiconductor chip by thermocompression bonding. A mounting structure for a semiconductor device, characterized in that an electrode is bonded to each terminal formed on a substrate for mounting.

【0011】また、本発明は、複数の四角錐等の角錐形
状の突起電極の各々を半導体チップ上に配列された各パ
ッド電極上に接合して構成した半導体デバイスについ
て、前記各突起電極を基板上に形成された各端子にはん
だ接合して実装することを特徴とする半導体デバイスの
実装構造体である。また、本発明は、複数の四角錐等の
角錐形状の突起電極の各々を半導体チップ上に配列され
た各パッド電極上に異方性導電フィルムを介して接合し
て構成した半導体デバイスについて、前記各突起電極を
基板上に形成された各端子にはんだ接合して実装するこ
とを特徴とする半導体デバイスの実装構造体である。ま
た、本発明は、複数の四角錐等の角錐形状の突起電極の
各々を半導体チップ上に配列された各パッド電極上に熱
圧着により接合して構成した半導体デバイスについて、
前記各突起電極を基板上に形成された各端子にはんだ接
合して実装することを特徴とする半導体デバイスの実装
構造体である。
Further, the present invention relates to a semiconductor device constituted by bonding each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid onto each pad electrode arranged on a semiconductor chip. It is a mounting structure for a semiconductor device, which is mounted by soldering to each terminal formed above. Further, the present invention relates to a semiconductor device configured by bonding each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid on each pad electrode arranged on a semiconductor chip via an anisotropic conductive film, It is a mounting structure for a semiconductor device, characterized in that each protruding electrode is soldered and mounted to each terminal formed on a substrate. Further, the present invention is a semiconductor device constituted by bonding each of a plurality of pyramidal-shaped protruding electrodes such as a pyramid on each pad electrode arranged on a semiconductor chip by thermocompression bonding,
A mounting structure for a semiconductor device, characterized in that each of the protruding electrodes is solder-bonded to each terminal formed on a substrate for mounting.

【0012】また、本発明は、複数の四角錐等の角錐形
状の突起電極の各々を半導体チップ上に配列された各パ
ッド電極上に熱圧着により合金化して接合して構成した
半導体デバイスについて、前記各突起電極を基板上に形
成された各端子にはんだ接合して実装することを特徴と
する半導体デバイスの実装構造体である。また、本発明
は、複数の四角錐等の角錐形状の突起電極の各々を半導
体チップ上に配列された各パッド電極上に接合して構成
した半導体デバイスについて、前記各突起電極を基板上
に形成された各端子に接合し、前記半導体デバイスと基
板との間を接着剤にて接着して実装することを特徴とす
る半導体デバイスの実装構造体である。また、本発明
は、複数の四角錐等の角錐形状の突起電極の各々を半導
体チップ上に配列された各パッド電極上に異方性導電フ
ィルムを介して接合して構成した半導体デバイスについ
て、前記各突起電極を基板上に形成された各端子に接合
し、前記半導体デバイスと基板との間を接着剤にて接着
して実装することを特徴とする半導体デバイスの実装構
造体である。
Further, the present invention relates to a semiconductor device constituted by alloying and bonding each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid onto each pad electrode arranged on a semiconductor chip by thermocompression bonding. A mounting structure for a semiconductor device, characterized in that each of the protruding electrodes is solder-bonded to each terminal formed on a substrate for mounting. Further, the present invention relates to a semiconductor device in which each of a plurality of pyramidal protrusion electrodes such as a pyramid is bonded on each pad electrode arranged on a semiconductor chip, and each protrusion electrode is formed on a substrate. A mounting structure for a semiconductor device, characterized in that it is bonded to each of the formed terminals, and the semiconductor device and the substrate are bonded together with an adhesive for mounting. Further, the present invention relates to a semiconductor device configured by bonding each of a plurality of pyramidal protrusion electrodes such as a quadrangular pyramid on each pad electrode arranged on a semiconductor chip via an anisotropic conductive film, A mounting structure for a semiconductor device, characterized in that each protruding electrode is bonded to each terminal formed on a substrate, and the semiconductor device and the substrate are mounted by bonding with an adhesive.

【0013】また、本発明は、複数の四角錐等の角錐形
状の突起電極の各々を半導体チップ上に配列された各パ
ッド電極上に熱圧着により接合して構成した半導体デバ
イスについて、前記各突起電極を基板上に形成された各
端子に接合し、前記半導体デバイスと基板との間を接着
剤にて接着して実装することを特徴とする半導体デバイ
スの実装構造体である。また、本発明は、複数の四角錐
等の角錐形状の突起電極の各々を半導体チップ上に配列
された各パッド電極上に熱圧着により合金化して接合し
て構成した半導体デバイスについて、前記各突起電極を
基板上に形成された各端子に接合し、前記半導体デバイ
スと基板との間を接着剤にて接着して実装することを特
徴とする半導体デバイスの実装構造体である。
Further, the present invention relates to a semiconductor device in which each of a plurality of pyramid-shaped protrusion electrodes such as a pyramid is bonded to each pad electrode arranged on a semiconductor chip by thermocompression bonding. A mounting structure for a semiconductor device, characterized in that an electrode is bonded to each terminal formed on a substrate, and the semiconductor device and the substrate are mounted by bonding with an adhesive. Further, the present invention relates to a semiconductor device configured by alloying and bonding each of a plurality of pyramid-shaped protrusion electrodes such as a pyramid on each pad electrode arranged on a semiconductor chip by thermocompression bonding. A mounting structure for a semiconductor device, characterized in that an electrode is bonded to each terminal formed on a substrate, and the semiconductor device and the substrate are mounted by bonding with an adhesive.

【0014】また、本発明は、前記半導体デバイスの実
装構造体において、前記半導体デバイスにおける各突起
電極の母材は、硬質のNiであることを特徴とする。ま
た、本発明は、前記半導体デバイスの実装構造体におい
て、前記半導体デバイスにおける各突起電極の母材は、
軟質のCuであることを特徴とする。
Further, according to the present invention, in the mounting structure of the semiconductor device, the base material of each protruding electrode in the semiconductor device is hard Ni. Further, the present invention is the mounting structure of the semiconductor device, wherein the base material of each protruding electrode in the semiconductor device is
It is characterized by being soft Cu.

【0015】また、本発明は、特定の結晶配向面を有す
る基材上に半導体チップ上に配列された複数のパッド電
極に対応させて四角錐等の角錐形状の穴をフォトリソエ
ッチングによって形成する角錐形状の穴形成工程と、該
角錐形状の穴形成工程で形成された各角錐形状の穴に応
じた有機材料からなるパターンを前記基材上に形成する
パターン形成工程と、前記角錐形状の穴形成工程で形成
された各角錐形状の穴内および前記パターン形成工程で
形成された各パターン内に導電材を充填して前記有機材
料からなるパターンを取り除いて角錐形状の突起電極を
形成する導電材充填工程と、該導電材充填工程で形成さ
れた各角錐形状の突起電極と半導体チップ上に配列され
た各パッド電極とを接合する接合工程と、該接合工程で
半導体チップ上に配列された各パッド電極に接合された
各角錐形状の突起電極を前記基材から分離する分離工程
とを有することを特徴とする半導体デバイスの製造方法
である。
Further, according to the present invention, a pyramid in which a pyramidal hole such as a quadrangular pyramid is formed by photolithographic etching in correspondence with a plurality of pad electrodes arranged on a semiconductor chip on a substrate having a specific crystal orientation surface. -Shaped hole forming step, a pattern forming step of forming a pattern made of an organic material on the base material according to each pyramid-shaped hole formed in the pyramid-shaped hole forming step, and the pyramid-shaped hole forming step A conductive material filling step of filling the inside of each pyramidal hole formed in the step and each pattern formed in the pattern forming step with a conductive material to remove the pattern made of the organic material to form a pyramidal projection electrode And a bonding step of bonding the pyramid-shaped protruding electrodes formed in the conductive material filling step and the pad electrodes arranged on the semiconductor chip, and the bonding step on the semiconductor chip. Is a manufacturing method of a semiconductor device, characterized in that it comprises a separation step of separating the projecting electrodes of each pyramid shape which is joined to each pad electrode being columns from the substrate.

【0016】また、本発明は、半導体チップ上に形成す
る突起電極を、四角錐等の角錐形状を有するものであ
る。これは、半導体チップ上のパッド電極と反転したパ
タ−ンを別の特定の結晶配向面を有する基材上に形成
後、半導体チップ上のパッド電極に転写することにより
外部との電気的な接続をとるための四角錐等の角錐形状
を有する突起電極を形成する。これにより、良品の半導
体チップを過酷な条件に更されること無く製造工程を簡
略でき、低コストが図られる。また、本発明は、特定の
結晶配向面を有する基材として、<100>面の結晶配
向を有するシリコン基板であることを特徴とする。以上
説明したように、前記構成により、高さのバラツキをな
くして基板との接続時に導通不良を発生させることな
く、高密度実装を可能にする半導体デバイスを得ること
が可能となる。
Further, according to the present invention, the protruding electrode formed on the semiconductor chip has a pyramidal shape such as a quadrangular pyramid. This is an electrical connection to the outside by forming a pattern, which is the reverse of the pad electrode on the semiconductor chip, on a base material having another specific crystal orientation plane and then transferring it to the pad electrode on the semiconductor chip. A protruding electrode having a pyramidal shape such as a quadrangular pyramid is formed to obtain As a result, the manufacturing process can be simplified and the cost can be reduced without changing the non-defective semiconductor chip to severe conditions. Further, the present invention is characterized by being a silicon substrate having a <100> crystal orientation as a substrate having a specific crystal orientation surface. As described above, according to the above configuration, it is possible to obtain a semiconductor device capable of high-density mounting without eliminating height variations and without causing conduction failure when connecting to a substrate.

【0017】また、前記構成により、高さのバラツキを
なくして基板との接続時に導通不良を発生させることな
く、高密度実装を容易に、且つ低コストで可能にした半
導体デバイスの実装構造体を実現することが可能とな
る。また、前記構成により、製造工程を簡略化して、新
規な突起電極を半導体チップのパッド電極に接合して、
低コストの半導体デバイスを製造することができる。
Further, according to the above structure, a mounting structure for a semiconductor device, which enables high-density mounting easily and at low cost, without causing unevenness in height and without causing conduction failure when connecting to a substrate, is provided. It can be realized. Further, with the above configuration, the manufacturing process is simplified, and the new protruding electrode is bonded to the pad electrode of the semiconductor chip,
A low-cost semiconductor device can be manufactured.

【0018】[0018]

【発明の実施の形態】本発明に係る実施の形態につい
て、図を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.

【0019】まず、プリント基板等の基板に高精度実装
が可能になった半導体デバイスの第1の実施の形態1a
について図1〜図3を用いて説明する。図1は、プリン
ト基板等の基板に高精度実装が可能になった半導体デバ
イスの第1の実施の形態を示す断面図である。1aは、
半導体デバイスの第1の実施の形態を示す。2は、半導
体チップである。3は、半導体チップ2上に多数2次元
に配列されて形成されたパッド電極、4は、半導体チッ
プ2上にパッド電極3を露出させて被覆された保護膜を
示す。5は、上記半導体チップ2をプリント基板等の基
板21に高精度実装するために、パッド電極3上に形成
された突起電極を示す。9は、パッド電極3と突起電極
5とを導電接続するための異方性導電シートである。突
起電極5は、高密度実装(0.2mm以下の例えば0.
13mmまたは0.1mm、更に0.1mm以下のピッ
チ)にも対応可能なように、底面の一辺が例えば10〜
60μmで先端を尖らせた四角錐等の角錐形状を有し、
母体が硬質のNi等のめっき膜6で、パッド電極3に対
向する表面に金等のめっき膜7を形成し、基板21に形
成された端子22と接続される表面に金等のめっき膜8
を形成している。当然、四角錐等の角錐形状として、底
面の一辺を60μm以上に形成することは可能である。
この突起電極5は、後述するように、高密度に、しかも
寸法(特に高さ)のバラツキもなく、製造することが可
能である。そして、突起電極5は、半導体チップ2上に
形成されたパッド電極3と異方性導電シート9を挾んで
200℃〜300℃程度の熱圧着により金属同士が接合
されて接続される。なお、四角錐形状の突起電極5は、
型材に対してフォトリソグラフィによりパターニングさ
れて形成されるので、位置および大きさが高精度に決め
られ、その結果、半導体チップ2上に形成されたパッド
電極3に対応して、高密度に、しかも寸法(特に高さ)
のバラツキもなく、配設されることになる。
First, a first embodiment 1a of a semiconductor device which can be highly accurately mounted on a substrate such as a printed circuit board.
Will be described with reference to FIGS. FIG. 1 is a sectional view showing a first embodiment of a semiconductor device which can be mounted on a substrate such as a printed circuit board with high precision. 1a is
1 shows a first embodiment of a semiconductor device. 2 is a semiconductor chip. Reference numeral 3 denotes a pad electrode formed in a two-dimensional array on the semiconductor chip 2, and reference numeral 4 denotes a protective film covering the semiconductor chip 2 by exposing the pad electrode 3. Reference numeral 5 denotes a protruding electrode formed on the pad electrode 3 for mounting the semiconductor chip 2 on a substrate 21 such as a printed circuit board with high precision. Reference numeral 9 is an anisotropic conductive sheet for conductively connecting the pad electrode 3 and the protruding electrode 5. The bump electrodes 5 are mounted in high density (for example, 0.2 mm or less, for example, 0.
13 mm or 0.1 mm, and even a pitch of 0.1 mm or less), one side of the bottom surface is, for example, 10 to 10 mm.
It has a pyramid shape such as a quadrangular pyramid whose tip is sharpened at 60 μm,
A plating film 6 of gold or the like is formed on the surface facing the pad electrode 3, and a plating film 8 of gold or the like is formed on the surface connected to the terminals 22 formed on the substrate 21.
Is formed. Naturally, it is possible to form a pyramid shape such as a quadrangular pyramid so that one side of the bottom surface is 60 μm or more.
As will be described later, this bump electrode 5 can be manufactured with high density and without variation in size (especially height). The bump electrodes 5 are connected to each other by bonding the metals to each other by thermocompression bonding at about 200 ° C. to 300 ° C. with the pad electrode 3 formed on the semiconductor chip 2 and the anisotropic conductive sheet 9 sandwiched therebetween. The quadrangular pyramid-shaped protruding electrode 5 is
Since it is formed by patterning the mold material by photolithography, its position and size are determined with high accuracy, and as a result, it has a high density and corresponds to the pad electrode 3 formed on the semiconductor chip 2. Dimensions (especially height)
It will be installed without any variation.

【0020】半導体デバイス1aを構成する突起電極5
が実装されるプリント基板等の基板21上に形成された
端子22は、配線23と接続される。そして、この配線
23は、基板内を延ばされて他の半導体デバイスや他の
回路と接続されることになる。また、基板21上に形成
された端子22は、配線と同じ低抵抗のCr等の材料で
形成される。なお、Cr等の材料の表面に、酸化されに
くいNi等めっき膜や、更にAu等のめっき膜を形成し
てもよい。
Protruding electrode 5 constituting the semiconductor device 1a
Terminals 22 formed on a board 21 such as a printed board on which are mounted are connected to wirings 23. Then, the wiring 23 is extended inside the substrate to be connected to other semiconductor devices and other circuits. Further, the terminals 22 formed on the substrate 21 are made of a material such as Cr having the same low resistance as the wiring. It should be noted that a plating film such as Ni, which is not easily oxidized, or a plating film such as Au may be formed on the surface of a material such as Cr.

【0021】半導体デバイス1aを構成する突起電極5
と基板21上に形成された端子22とは、図2に示すよ
うに熱圧着によって接合されたり、またははんだ付けに
よって接合されたりして実装される。更に、図3に示す
ように、基板21の表面と半導体デバイス1aの異方性
導電シート9との間は、接着剤または接着シート25に
よって接着され、半導体デバイス1aは、突起電極5と
端子22との間において導電接合された状態で、基板2
1上に強固に実装されることになる。
Projection electrode 5 constituting the semiconductor device 1a
The terminals 22 formed on the substrate 21 are mounted by thermocompression bonding as shown in FIG. 2 or by soldering. Further, as shown in FIG. 3, the surface of the substrate 21 and the anisotropic conductive sheet 9 of the semiconductor device 1a are adhered by an adhesive or an adhesive sheet 25, and the semiconductor device 1a includes the protruding electrodes 5 and the terminals 22. The substrate 2 in a state of being electrically conductively bonded to the substrate 2
It will be firmly mounted on 1.

【0022】次に、プリント基板等の基板に高精度実装
が可能になった半導体デバイスの第2の実施の形態1
b、1cについて図4〜図6を用いて説明する。図4
は、プリント基板等の基板に高精度実装が可能になった
半導体デバイスの第2の実施の形態を示す断面図であ
る。1b、1cは、半導体デバイスの第2の実施の形態
を示す。図4に示す半導体デバイスの第2の実施の形態
1b、1cにおいて、図1に示す半導体デバイスの第1
の実施の形態1aとの相違点は、突起電極5と半導体チ
ップ2上に形成されたパッド電極3との接合の仕方にあ
る。半導体デバイスの第1の実施の形態1aでは、突起
電極5とパッド電極3とを異方性導電シート9を挾んで
熱圧着によって接合したが、半導体デバイスの第2の実
施の形態1b、1cでは、突起電極5とパッド電極3と
を熱圧着して金とスズとの合金10により金属結合する
ものである。この第2の実施の形態1b、1cにおいて
も、第1の実施の形態1aと同様に、四角錐等の角錐形
状の突起電極5は、半導体チップ2上に形成されたパッ
ド電極3に対応して、高密度に、しかも寸法(特に高
さ)のバラツキもなく、配設されることになる。
Next, a second embodiment of a semiconductor device which can be mounted on a substrate such as a printed circuit board with high precision will be described.
b and 1c will be described with reference to FIGS. Figure 4
FIG. 8 is a cross-sectional view showing a second embodiment of a semiconductor device that can be highly accurately mounted on a substrate such as a printed circuit board. 1b and 1c show the second embodiment of the semiconductor device. In the second embodiment 1b, 1c of the semiconductor device shown in FIG. 4, the first semiconductor device shown in FIG.
The difference from Embodiment 1a is in the method of joining the protruding electrode 5 and the pad electrode 3 formed on the semiconductor chip 2. In the first embodiment 1a of the semiconductor device, the protruding electrode 5 and the pad electrode 3 are joined by sandwiching the anisotropic conductive sheet 9 by thermocompression bonding, but in the second embodiment 1b, 1c of the semiconductor device. The bump electrode 5 and the pad electrode 3 are thermocompression bonded to each other to be metal-bonded by the alloy 10 of gold and tin. Also in this second embodiment 1b and 1c, the pyramidal-shaped protruding electrode 5 such as a quadrangular pyramid corresponds to the pad electrode 3 formed on the semiconductor chip 2 as in the first embodiment 1a. Therefore, they are arranged at high density and without variations in size (especially height).

【0023】図4に示すように構成された半導体デバイ
ス1b、1cをプリント基板等の基板21に実装する方
法は、図2および図3に示すのと同様に、図5および図
6に示す。半導体デバイス1aを構成する突起電極5と
基板21上に形成された端子22とは、図5に示すよう
に熱圧着によって接合されたり、またははんだ付けによ
って接合されたりして実装される。更に、図6に示すよ
うに、基板21の表面と半導体デバイス1aのパッド電
極3および保護膜4との間は、接着剤または接着シート
25によって接着され、半導体デバイス1aは、突起電
極5と端子22との間において導電接合された状態で、
基板21上に強固に実装されることになる。
A method of mounting the semiconductor devices 1b and 1c configured as shown in FIG. 4 on the substrate 21 such as a printed circuit board is shown in FIGS. 5 and 6 as in FIGS. 2 and 3. The bump electrodes 5 forming the semiconductor device 1a and the terminals 22 formed on the substrate 21 are mounted by thermocompression bonding as shown in FIG. 5 or by soldering. Further, as shown in FIG. 6, the surface of the substrate 21 and the pad electrodes 3 and the protective film 4 of the semiconductor device 1a are adhered by an adhesive or an adhesive sheet 25, and the semiconductor device 1a includes the protruding electrodes 5 and terminals. In the state of being electrically conductively joined with 22,
It is firmly mounted on the substrate 21.

【0024】以上説明したように、上記第1および第2
の実施の形態によれば、半導体チップ2に形成された多
数のパッド電極3と基板21上に形成された多数の端子
22との間を多数のはんだボールで接合するのに比べ
て、多数のはんだボールを供給して並べる治具は不要と
なるとともに、多数のはんだボールの径のバラツキによ
って接合が不十分な箇所もなく、半導体チップ2に形成
された多数のパッド電極3と基板21上に形成された多
数の端子22との間において、全てに亘って均一で、高
密度の実装を行うことができる。即ち、上記第1および
第2の実施の形態によれば、高さのバラツキもなく、多
数の接点を高密度に、即ち0.2mm以下の例えば0.
13mmまたは0.1mm、更に0.1mm以下のピッ
チにも対応できるように、配置できる高精度実装、即ち
高密度実装が、治具等を用いることなく、低コストで実
現することができる。
As described above, the first and second
According to the embodiment of the present invention, a large number of solder balls are used to join a large number of pad electrodes 3 formed on the semiconductor chip 2 and a large number of terminals 22 formed on the substrate 21. A jig for supplying and arranging the solder balls is not necessary, and there are no places where the bonding is insufficient due to variations in the diameters of the many solder balls, and there are many pad electrodes 3 formed on the semiconductor chip 2 and the substrate 21. It is possible to perform uniform and high-density mounting over the entire number of formed terminals 22. That is, according to the first and second embodiments, there is no height variation, and a large number of contacts are densely formed, that is, 0.2.
High-accuracy mounting, that is, high-density mounting that can be arranged so as to be compatible with pitches of 13 mm, 0.1 mm, or even 0.1 mm or less can be realized at low cost without using a jig or the like.

【0025】次に、先端を尖らせた四角錐等の角錐形状
を有する突起電極5を形成し、この突起電極5を半導体
チップ2に形成されたパッド電極3上に接合して半導体
デバイスを製造する製造方法について、図7、図8、図
9を用いて説明する。図7に示す第1の実施例について
説明する。まず、四角錐等の角錐形状を形成する方法に
ついて説明する。即ち、まず、<100>面の結晶配向
を有するシリコン基材32の両面に熱酸化により二酸化
シリコン膜31を0.5μm程度形成して、二酸化シリ
コン酸化膜31を表面に施された特定の結晶配向面を有
したシリコンウエハ基板を得る。次に、図7(a)に示
すように、シリコン基板に対して、熱酸化膜31をフォ
トリソエッチングにより半導体チップ2のパッド電極3
と反転したパタ−ンに加工する。次に、図7(b)に示
すように、シリコン基板上の熱酸化膜31をマスクとし
てシリコン基板をアルカリ性のエッチング液を用いて異
方性エッチングし、<111>面に囲まれた四角錐のエ
ッチング穴(四角錐形状)36をシリコン基板上に形成
する。即ち、シリコン基板上には、異方性エッチングに
より、<111>面に囲まれた四角錐のエッチング穴
(四角錐形状)36が形成される。次に、該シリコン基
板の熱酸化膜を除去し、新たにシリコン基板の<111
>面を、ウェット酸素中での熱酸化により、二酸化シリ
コン膜を、0.5μm程度形成する。そして、図7
(c)に示すように、シリコン基板面に、めっき給電膜
(Cr膜)35、およびめっき給電膜(Ni膜)34か
らなる多層金属膜を形成し、さらに、四角錐を有する凹
状パタ−ンの先端部金属となるめっき膜を形成するため
の有機材料からなるパタ−ン33を形成する。次に、図
7(d)に示すように、有機材料からなるパタ−ン33
の開口部に電気めっきにより硬質のNi又は、軟質のC
u等のめっき膜6を充填形成する。続けて、上記各工程
を終えた基板を洗浄、乾燥後、硬質のNi等のめっき膜
6のみに酸化防止、並びに接続確保をするために、図7
(e)に示すように、金めっき膜7を施す。その後、図
7(f)に示すように、レジスト剥離液を用いて有機材
料からなるパタ−ン33を剥離する。以上により、シリ
コン基材面上に四角錐形状を有する突起電極5を高精度
に製造することができた。
Next, a protruding electrode 5 having a pyramidal shape such as a quadrangular pyramid having a sharp tip is formed, and the protruding electrode 5 is bonded onto the pad electrode 3 formed on the semiconductor chip 2 to manufacture a semiconductor device. The manufacturing method to be described will be described with reference to FIGS. 7, 8 and 9. The first embodiment shown in FIG. 7 will be described. First, a method of forming a pyramid shape such as a quadrangular pyramid will be described. That is, first, a silicon dioxide film 31 of about 0.5 μm is formed on both surfaces of a silicon substrate 32 having a <100> crystal orientation by thermal oxidation, and a specific crystal having the silicon dioxide oxide film 31 on the surface is formed. A silicon wafer substrate having an oriented surface is obtained. Next, as shown in FIG. 7A, the thermal oxide film 31 is photolithographically etched on the silicon substrate to form the pad electrode 3 of the semiconductor chip 2.
And it is processed into an inverted pattern. Next, as shown in FIG. 7B, the silicon substrate is anisotropically etched using an alkaline etching solution using the thermal oxide film 31 on the silicon substrate as a mask to form a quadrangular pyramid surrounded by <111> planes. Etching holes (quadrangular pyramid shape) 36 are formed on the silicon substrate. That is, a quadrangular pyramid etching hole (quadrangular pyramid shape) 36 surrounded by the <111> plane is formed on the silicon substrate by anisotropic etching. Next, the thermal oxide film on the silicon substrate is removed, and a new <111
A silicon dioxide film of about 0.5 μm is formed on the surface> by thermal oxidation in wet oxygen. And FIG.
As shown in (c), a multi-layer metal film including a plating power feeding film (Cr film) 35 and a plating power feeding film (Ni film) 34 is formed on the silicon substrate surface, and further, a concave pattern having a quadrangular pyramid is formed. A pattern 33 made of an organic material for forming a plating film to be the metal at the tip of the is formed. Next, as shown in FIG. 7D, a pattern 33 made of an organic material is formed.
Hard Ni or soft C by electroplating in the opening of
A plating film 6 of u or the like is filled and formed. Subsequently, after cleaning and drying the substrate that has undergone the above-mentioned steps, in order to prevent oxidation and secure the connection only to the hard plated film 6 of Ni or the like, as shown in FIG.
As shown in (e), a gold plating film 7 is applied. After that, as shown in FIG. 7F, the pattern 33 made of an organic material is stripped using a resist stripping solution. As described above, the bump electrode 5 having a quadrangular pyramid shape on the surface of the silicon base material could be manufactured with high accuracy.

【0026】次に、半導体チップ2のパッド電極3とシ
リコンウエハ基材面に形成された四角錐等の角錐形状の
突起電極5とを接続する方法について説明する。即ち、
図7(g)に示すように、良品の半導体チップ2上に配
列された多数のパッド電極3とシリコンウエハ基材面に
形成された多数の四角錐形状の突起電極5を異方性導電
シ−ト9を介して電極同士を位置合わせした後、熱圧着
して両者の電極を異方性導電シート9に存在する導電粒
子を挾み込むように接合して接続する。次に、四角錐を
有する凹状パタ−ンを形成したシリコン基材面にめっき
給電膜である多層金属膜35、34のうちシリコン基材
面に接する最下層膜のクロム膜35を、他の金属を侵さ
ない選択性のあるエッチング液により溶解除去させ、又
は、34のうちシリコン基材面に接する熱酸化膜31を
他の金属膜を侵さない選択性のあるエッチング液により
溶解除去させ、次にクロム、Cu膜をエッチングし、図
7(h)に示すように、シリコン基材面より四角錐等の
角錐形状の突起電極5を半導体チップに分離転写する。
続けて、洗浄後、分離された四角錐等の角錐形状の突起
電極(凸パタ−ン)5の表面に外部との良好な電気的な
接続をとるため、図7(i)に示すように、金めっき膜
8を形成する。なお、クロムエッチング液、熱酸化膜エ
ッチング液組成、条件を下記に示す。
Next, a method of connecting the pad electrode 3 of the semiconductor chip 2 and the pyramidal protrusion electrode 5 such as a quadrangular pyramid formed on the surface of the silicon wafer base material will be described. That is,
As shown in FIG. 7 (g), a large number of pad electrodes 3 arranged on a non-defective semiconductor chip 2 and a large number of quadrangular pyramid-shaped protruding electrodes 5 formed on the surface of a silicon wafer substrate are used as anisotropic conductive films. After aligning the electrodes with each other through the contact 9, the electrodes are joined by thermocompression bonding so that the conductive particles present in the anisotropic conductive sheet 9 are sandwiched therebetween. Next, the chromium film 35, which is the lowermost layer of the multi-layer metal films 35, 34, which is a plating power feeding film, which is in contact with the silicon base material surface, is formed on the silicon base material surface on which the concave pattern having the quadrangular pyramid is formed. Of the thermal oxide film 31 that is in contact with the silicon substrate surface of 34 by a selective etching solution that does not attack other metal films, and then is removed by dissolution. The chromium and Cu films are etched, and as shown in FIG. 7H, the pyramidal projection electrodes 5 such as quadrangular pyramids are separated and transferred from the silicon substrate surface to the semiconductor chip.
Subsequently, after washing, in order to make good electrical connection with the outside on the surface of the pyramidal-shaped protruding electrodes (convex patterns) 5 such as the separated pyramids, as shown in FIG. Then, the gold plating film 8 is formed. The chromium etching solution, thermal oxide film etching solution composition and conditions are shown below.

【0027】 クロム膜エッチング液組成及び条件 塩化アルミニウム6結晶水 ‥‥‥ 250g/リットル 塩 酸 ‥‥‥ 300mリットル/リットル 水 ‥‥‥ 1リットルにする量 条件 液温:50℃ 時間:全てのクロムが溶解する時間 熱酸化膜エッチング液組成及び条件 50%−フッ酸 ‥‥‥ 1 40%−フッ化アンモニウム ‥‥‥ 7 体積比 条件 液温:室温 時間:全ての熱酸化膜が溶解する時間 以上のように、良品の半導体チップ2上に多数配列され
た各パッド電極3上に新規な四角錐等の角錐形状を有し
た外部との接続を取るための突起電極5が高精度に形成
することができた。これにより、半導体チップ2につい
ての多数の接点を配置できる高精度実装を、高さバラツ
キも無く高精度に、しかも容易に実行することができ、
低コスト化が可能となった。即ち、第1の実施例に示す
製造方法により、極めて高精度実装、即ち高密度実装が
可能となった。また、多数の角錐形状の突起電極5の各
々を半導体チップ2上の各パッド電極3に分離転写した
後、シリコン等の基材32に形成された四角錐等の角錐
形状の穴36を壊すことがないので、シリコン等の基材
32を繰返し何回でも使用可能となり、低コスト化が図
られる。
Chromium film etching liquid composition and conditions Aluminum chloride 6 crystal water: 250 g / liter Hydrochloric acid: 300 ml / liter Water: Volume of 1 liter Conditions Liquid temperature: 50 ° C. Time: All chromium Dissolution time Thermal oxide film etching solution composition and conditions 50% -hydrofluoric acid ... 140% -ammonium fluoride 7 Volume ratio conditions Liquid temperature: room temperature Time: More than the time at which all thermal oxide films are dissolved As described above, the bump electrodes 5 having a new pyramid shape such as a square pyramid for external connection are formed on each pad electrode 3 arranged on the good semiconductor chip 2 with high accuracy. I was able to. As a result, high-accuracy mounting in which a large number of contacts for the semiconductor chip 2 can be arranged can be executed with high accuracy without variation in height and easily.
Cost reduction has become possible. That is, the manufacturing method shown in the first embodiment enables extremely high-precision mounting, that is, high-density mounting. Also, after each of the plurality of pyramid-shaped protruding electrodes 5 is separately transferred to each pad electrode 3 on the semiconductor chip 2, the pyramidal hole 36 such as a quadrangular pyramid formed in the base material 32 such as silicon is broken. Therefore, the base material 32 such as silicon can be repeatedly used any number of times, and the cost can be reduced.

【0028】次に図8に示す第2の実施例について説明
する。図8に示す第2の実施例における図8(a)〜
(d)まで示す製造工程は、図7に示す第1の実施例に
おける図7(a)〜(d)まで示す製造工程と同様であ
る。そして、Niめっき膜6を充填した後、基板を洗浄
し、その後図8(e)に示すように、Niめっき膜6の
みにSnめっき膜11を施す。その後、図8(f)に示
すように、レジスト剥離液を用いて有機材料からなるパ
タ−ン33を剥離する。以上により、シリコン基材面上
に四角錐等の角錐形状を有する突起電極5を高精度に製
造することができる。
Next, a second embodiment shown in FIG. 8 will be described. 8 (a) to 8 (a) in the second embodiment shown in FIG.
The manufacturing steps shown up to (d) are the same as the manufacturing steps shown in FIGS. 7 (a) to 7 (d) in the first embodiment shown in FIG. Then, after filling the Ni plating film 6, the substrate is washed, and then the Sn plating film 11 is applied only to the Ni plating film 6 as shown in FIG. After that, as shown in FIG. 8F, the pattern 33 made of an organic material is peeled off using a resist peeling liquid. As described above, the protruding electrode 5 having a pyramid shape such as a quadrangular pyramid on the surface of the silicon base material can be manufactured with high accuracy.

【0029】次に、半導体チップ2のパッド電極3とシ
リコンウエハ基材面に形成された四角錐等の角錐形状の
突起電極5とを接続する方法について説明する。即ち、
図8(g)に示すように、半導体チップ側のコンタクト
孔(半導体チップ2のパッド電極3上)にワイヤボンデ
ィング法を用いてあらかじめ金のスタッドバンプ12を
形成する。次に、図8(h)に示すように、良品の半導
体チップ2の多数のパッド電極3とシリコン基材面に形
成された多数の四角錐等の角錐形状の突起電極5とを、
電極同士を位置合わせした後、熱圧着することにより、
温度を230℃以上とするとスズめっき膜11は溶融し
て金のスタンドバンプ12と反応することによって金の
スタンドバンプ12とスズめっき膜11との合金を形成
して金属結合し、接合される。その後、第1の実施例と
同様に四角錐等の角錐形状を有する凹状パタ−ンを形成
したシリコン基材面にめっき給電膜である多層金属膜3
5、34のうちシリコン基材面に接する最下層膜のクロ
ム膜35を、他の金属を侵さない選択性のあるエッチン
グ液により溶解除去させ、シリコン基材面より四角錐形
状の突起電極5を半導体チップに分離転写する。続け
て、洗浄後、分離された角錐形状の突起電極(凸パタ−
ン)5の表面に外部との良好な電気的な接続をとるた
め、図8(i)に示すように、金めっき膜8を形成す
る。ここでは、金とスズとの合金を形成し接合したもの
で説明したがこれに限ったことではなく、高温はんだ等
の接続方法もあり得る。
Next, a method of connecting the pad electrode 3 of the semiconductor chip 2 and the pyramidal protrusion electrode 5 such as a quadrangular pyramid formed on the surface of the silicon wafer base material will be described. That is,
As shown in FIG. 8G, gold stud bumps 12 are formed in advance in the contact holes on the semiconductor chip side (on the pad electrodes 3 of the semiconductor chip 2) by the wire bonding method. Next, as shown in FIG. 8 (h), a large number of pad electrodes 3 of the good semiconductor chip 2 and a large number of pyramidal protrusion electrodes 5 such as a square pyramid formed on the silicon substrate surface are
After aligning the electrodes, thermocompression bonding
When the temperature is set to 230 ° C. or higher, the tin plating film 11 is melted and reacts with the gold stand bumps 12 to form an alloy of the gold stand bumps 12 and the tin plating film 11 to be metal-bonded and bonded. After that, as in the first embodiment, the multilayer metal film 3 which is a plating power feeding film is formed on the surface of the silicon base material on which the concave pattern having the pyramid shape such as a square pyramid is formed.
The lowermost chromium film 35, which is in contact with the silicon base material surface out of the reference numerals 5 and 34, is dissolved and removed by an etching solution having a selectivity that does not attack other metals, and the protruding electrode 5 having a quadrangular pyramid shape is formed from the silicon base material surface. Separately transfer to a semiconductor chip. Then, after washing, the separated pyramid-shaped protruding electrodes (convex pattern)
In order to make good electrical connection with the outside, the gold plating film 8 is formed as shown in FIG. Here, the description has been given on the case where an alloy of gold and tin is formed and joined, but the present invention is not limited to this, and a connection method such as high temperature solder may be used.

【0030】以上のようにして、良品の半導体チップ上
に新規な角錐形状を有した外部との接続を取るための突
起電極5が形成された。このように半導体デバイス1b
を製造することにより、半導体チップ2についての多数
の接点を配置できる高精度実装を、高さバラツキも無く
高精度に、しかも容易に実現することができ、低コスト
化が可能となった。即ち、第2の実施例に示す製造方法
でも、第1の実施例の製造方法と同様に、極めて高精度
実装、即ち高密度実装が可能となった。また、多数の角
錐形状の突起電極5の各々を半導体チップ2上の各パッ
ド電極3に分離転写した後、シリコン等の基材32に形
成された四角錐等の角錐形状の穴36を壊すことがない
ので、シリコン等の基材32を繰返し何回でも使用可能
となり、低コスト化が図られる。
As described above, the projection electrode 5 having a novel pyramid shape for connecting to the outside was formed on the good semiconductor chip. Thus, the semiconductor device 1b
By manufacturing, it is possible to realize high-accuracy mounting in which a large number of contacts for the semiconductor chip 2 can be arranged, with high accuracy without variation in height, and easily, and it is possible to reduce costs. That is, also in the manufacturing method shown in the second embodiment, as in the manufacturing method in the first embodiment, extremely high precision mounting, that is, high density mounting is possible. Also, after each of the plurality of pyramid-shaped protruding electrodes 5 is separately transferred to each pad electrode 3 on the semiconductor chip 2, the pyramidal hole 36 such as a quadrangular pyramid formed in the base material 32 such as silicon is broken. Therefore, the base material 32 such as silicon can be repeatedly used any number of times, and the cost can be reduced.

【0031】次に図9に示す第3の実施例について説明
する。図9に示す第3の実施例における図9(a)〜
(f)まで示す製造工程は、図8に示す第2の実施例に
おける図8(a)〜(f)まで示す製造工程と同様であ
る。即ち、硬質のNi等のめっき膜6を充填した後、基
板を洗浄し、その後図9(e)に示すように、硬質のN
i等のめっき膜6のみにSnめっき膜11を施す。その
後、図9(f)に示すように、レジスト剥離液を用いて
有機材料からなるパタ−ン33を剥離する。以上によ
り、実施例2と同様に四角錐等の角錐形状を有する突起
電極5を形成する。四角錐等の角錐形状を有する突起電
極5は、シリコン基材面上に高精度に製造することがで
きる。
Next, a third embodiment shown in FIG. 9 will be described. 9A to 9C in the third embodiment shown in FIG.
The manufacturing steps shown up to (f) are the same as the manufacturing steps shown in FIGS. 8A to 8F in the second embodiment shown in FIG. That is, after filling the plating film 6 of hard Ni or the like, the substrate is washed, and thereafter, as shown in FIG.
The Sn plating film 11 is applied only to the plating film 6 such as i. After that, as shown in FIG. 9F, the pattern 33 made of an organic material is peeled off using a resist peeling liquid. As described above, the protruding electrode 5 having a pyramid shape such as a quadrangular pyramid is formed as in the second embodiment. The protruding electrode 5 having a pyramidal shape such as a quadrangular pyramid can be manufactured with high accuracy on the surface of the silicon base material.

【0032】次に、半導体チップ2のパッド電極3とシ
リコンウエハ基材面に形成された四角錐形状の突起電極
5とを接続する方法について説明する。即ち、半導体チ
ップ側のコンタクト孔(半導体チップ2のパッド電極
3)の表面は、一般的に合金アルミニウムできている。
そこで、図9(g)に示すように、コンタクト孔(パッ
ド電極3)の表面に、めっき技術により無電解ニッケル
めっき膜13を施す。続けて、金めっき膜14を施す。
つまり、半導体チップ2のパッド電極3の表面を、ニッ
ケル/金からなる表面に改質してやる。その後、図9
(h)に示すように、良品の半導体チップ2の多数のパ
ッド電極3とシリコン基材面に形成された多数の四角錐
等の角錐形状の突起電極5とを、電極同士を位置合わせ
した後、熱圧着し、温度を230℃以上にするとスズめ
っき膜11が溶融し、金めっき膜14と反応して金とス
ズとの合金を形成して金属結合し、接合される。その
後、第1および第2の実施例と同様に四角錐を有する凹
状パターンを形成したシリコン基材面にめっき給電膜で
ある多層金属膜35、34のうちシリコン基材面に接す
る最下層膜のクロム膜35を、他の金属を侵さない選択
性のあるエッチング液により溶解除去させ、シリコン基
材面より角錐形状の突起電極5を半導体チップに分離転
写する。続けて、洗浄後、分離された角錐形状の突起電
極(凸パターン)5の表面に外部との良好な電気的な接
続をとるため、図9(i)に示すように、金めっき膜8
を形成する。ここでは、金とスズとの合金を形成し接合
したもので説明したがこれに限ったことではなく、高温
はんだ等の接続方法もあり得る。
Next, a method of connecting the pad electrode 3 of the semiconductor chip 2 and the quadrangular pyramid-shaped protruding electrode 5 formed on the surface of the silicon wafer base material will be described. That is, the surface of the contact hole (pad electrode 3 of the semiconductor chip 2) on the semiconductor chip side is generally made of aluminum alloy.
Therefore, as shown in FIG. 9G, an electroless nickel plating film 13 is formed on the surface of the contact hole (pad electrode 3) by a plating technique. Subsequently, the gold plating film 14 is applied.
That is, the surface of the pad electrode 3 of the semiconductor chip 2 is modified to a surface made of nickel / gold. After that, FIG.
As shown in (h), after a number of pad electrodes 3 of a good semiconductor chip 2 and a number of pyramidal protrusion electrodes 5 such as a quadrangular pyramid formed on a silicon substrate surface are aligned with each other. When thermocompression bonding is performed and the temperature is set to 230 ° C. or higher, the tin plating film 11 melts and reacts with the gold plating film 14 to form an alloy of gold and tin, which is metal-bonded and bonded. After that, as in the first and second embodiments, the lowermost layer film of the multilayer metal films 35 and 34, which is the plating power feeding film, which is in contact with the silicon base material surface is formed on the silicon base material surface having the concave pattern having the quadrangular pyramid. The chromium film 35 is dissolved and removed by an etching solution having a selectivity that does not attack other metals, and the pyramidal projection electrodes 5 are separated and transferred from the silicon substrate surface to the semiconductor chip. Subsequently, after cleaning, in order to make good electrical connection to the outside on the surface of the separated pyramidal projection electrode (convex pattern) 5, as shown in FIG.
To form. Here, the description has been given on the case where an alloy of gold and tin is formed and joined, but the present invention is not limited to this, and a connection method such as high temperature solder may be used.

【0033】以上のようにして、良品の半導体チップ上
に新規な四角錐等の角錐形状を有した外部との接続を取
るための突起電極5が形成された。このように半導体デ
バイス1cを製造することにより、半導体チップ2につ
いての多数の接点を配置できる高精度実装を、高さバラ
ツキも無く高精度に、しかも容易に実現することがで
き、低コスト化が可能となった。即ち、第3の実施例に
示す製造方法でも、第1および第2の実施例の製造方法
と同様に、極めて高精度実装、即ち高密度実装が可能と
なった。
As described above, the projection electrode 5 having a new pyramid shape such as a quadrangular pyramid for connecting to the outside is formed on the good semiconductor chip. By manufacturing the semiconductor device 1c in this manner, it is possible to realize high-precision mounting in which a large number of contacts for the semiconductor chip 2 can be arranged, with high accuracy without variation in height, and also to reduce cost. It has become possible. That is, also in the manufacturing method shown in the third embodiment, as in the manufacturing methods of the first and second embodiments, extremely high-precision mounting, that is, high-density mounting is possible.

【0034】なお、本発明は、上記実施例に限らず、複
数の角錐形状の突起電極の各々を、半導体チップ上に配
列された各パッド電極と電気的に接続された他の接続
部、例えば電極ピッチを異ならしめた所謂再配線金属部
上に接合することも、同様の技術思想を用いてできるも
のである。
The present invention is not limited to the above-described embodiment, but each of the plurality of pyramidal protrusion electrodes is electrically connected to another pad electrode arranged on the semiconductor chip, for example, another connecting portion. It is also possible to join the so-called rewiring metal parts having different electrode pitches by using the same technical idea.

【0035】[0035]

【発明の効果】本発明によれば、高さのバラツキをなく
して基板との接続時に導通不良を発生させることなく、
高密度実装を可能にする半導体デバイスを得ることが可
能となる効果を奏する。また、本発明によれば、高さの
バラツキをなくして基板との接続時に導通不良を発生さ
せることなく、高密度実装を容易に、且つ低コストで可
能にした半導体デバイスの実装構造体を実現することが
可能となる効果を奏する。また、本発明によれば、製造
工程を簡略化して、新規な突起電極を半導体チップのパ
ッド電極に接合して、低コストの半導体デバイスを製造
することができる効果を奏する。即ち、外部との電気的
な接続を取るための四角錐等の角錐形状を有する新規な
突起電極を、半導体チップ上に配列された高密度のパッ
ド電極上に高精度に接合することが可能となり、工程短
縮が図られ、量産性を向上することが可能となる。特に
四角錐等の角錐形状を有する新規な突起電極を、半導体
チップ上に配列された高密度のパッド電極上に高精度に
接合する方法では、良品の半導体チップを過酷な条件に
更されること無く、製造工程を簡略して低コストで製造
することが可能となる。
According to the present invention, variations in height are eliminated and conduction defects are not generated when connecting to a substrate.
It is possible to obtain a semiconductor device that enables high-density mounting. Further, according to the present invention, a mounting structure of a semiconductor device is realized which eliminates the variation in height and does not cause conduction failure when connecting to a substrate, and which enables high-density mounting easily and at low cost. There is an effect that can be done. Further, according to the present invention, there is an effect that the manufacturing process is simplified and the novel protruding electrode is bonded to the pad electrode of the semiconductor chip to manufacture a low-cost semiconductor device. That is, it becomes possible to bond a new protrusion electrode having a pyramidal shape such as a quadrangular pyramid for electrical connection to the outside with high precision on a high density pad electrode arranged on a semiconductor chip. The process can be shortened, and the mass productivity can be improved. Particularly, in the method of bonding a new protruding electrode having a pyramid shape such as a quadrangular pyramid onto a high-density pad electrode arranged on the semiconductor chip with high accuracy, a good semiconductor chip is subject to severe conditions. In addition, it is possible to simplify the manufacturing process and manufacture at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体デバイスの第1の実施の形
態を示す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor device according to the present invention.

【図2】本発明に係る半導体デバイスの第1の実施の形
態を基板に実装する一実施の形態を示す断面図である。
FIG. 2 is a sectional view showing an embodiment in which the first embodiment of the semiconductor device according to the present invention is mounted on a substrate.

【図3】本発明に係る半導体デバイスの第1の実施の形
態を基板に実装する他の一実施の形態を示す断面図であ
る。
FIG. 3 is a cross-sectional view showing another embodiment of mounting the first embodiment of the semiconductor device according to the present invention on a substrate.

【図4】本発明に係る半導体デバイスの第2の実施の形
態を示す断面図である。
FIG. 4 is a sectional view showing a second embodiment of a semiconductor device according to the present invention.

【図5】本発明に係る半導体デバイスの第2の実施の形
態を基板に実装する一実施の形態を示す断面図である。
FIG. 5 is a cross-sectional view showing one embodiment of mounting the second embodiment of the semiconductor device according to the present invention on a substrate.

【図6】本発明に係る半導体デバイスの第2の実施の形
態を基板に実装する他の一実施の形態を示す断面図であ
る。
FIG. 6 is a sectional view showing another embodiment of mounting the second embodiment of the semiconductor device according to the present invention on a substrate.

【図7】本発明に係る半導体デバイスの第1の実施の形
態を製造するための第1の実施例を示す工程フローを示
す図である。
FIG. 7 is a diagram showing a process flow showing a first example for manufacturing the first embodiment of the semiconductor device according to the present invention.

【図8】本発明に係る半導体デバイスの第2の実施の形
態を製造するための第2の実施例を示す工程フローを示
す図である。
FIG. 8 is a diagram showing a process flow showing a second example for manufacturing the second embodiment of the semiconductor device according to the present invention.

【図9】本発明に係る半導体デバイスの第2の実施の形
態を製造するための第3の実施例を示す工程フローを示
す図である。
FIG. 9 is a diagram showing a process flow showing a third example for manufacturing the second embodiment of the semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1、1a、1b、1c…半導体デバイス、2…半導体チ
ップ、 3…パッド電極、4…保護
膜、 5…突起電極、6…硬質
のNi又は、軟質のCu等のめっき膜、7、8…Auめ
っき膜、 9…異方性導電シート、10…
金とスズとの合金、 21…基板、22…端
子、 23…配線、31…熱酸
化膜、 32…シリコン基材、33
…有機材料のパターン、 34…めっき給電膜
(Ni膜)、35…めっき給電膜(Cr膜)、 36
…四角錐のエッチング穴、11…Snめっき膜、
12…金のスタンドバンプ、13、14…N
i/Auめっき膜。
1, 1a, 1b, 1c ... Semiconductor device, 2 ... Semiconductor chip, 3 ... Pad electrode, 4 ... Protective film, 5 ... Projection electrode, 6 ... Hard Ni or soft Cu plating film, 7, 8 ... Au plating film, 9 ... Anisotropic conductive sheet, 10 ...
Alloy of gold and tin, 21 ... Substrate, 22 ... Terminal, 23 ... Wiring, 31 ... Thermal oxide film, 32 ... Silicon base material, 33
... Organic material pattern, 34 ... Plating power supply film
(Ni film), 35 ... Plating power supply film (Cr film), 36
… Square pyramid etching hole, 11… Sn plating film,
12 ... Gold stand bump, 13, 14 ... N
i / Au plating film.

フロントページの続き (72)発明者 森 照享 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (56)参考文献 特開 平9−172021(JP,A) 特開 平9−115913(JP,A) 特開 平8−148491(JP,A) 特開 平4−164342(JP,A) 特開 昭64−81344(JP,A) 特開 昭57−207362(JP,A) 特開 平8−191072(JP,A) 特開 平6−163549(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 21/92 H01L 21/3205 Front page continuation (72) Inventor Teruaki Mori No.292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Manufacturing Technology Research Laboratory, Hitachi, Ltd. (56) Reference JP-A-9-172021 (JP, A) JP-A 9-115913 (JP, A) JP 8-148491 (JP, A) JP 4-164342 (JP, A) JP 64-81344 (JP, A) JP 57-207362 (JP, A) JP-A-8-191072 (JP, A) JP-A-6-163549 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/60 H01L 21/92 H01L 21 / 3205

Claims (24)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】特定の結晶配向面を有する基材上に半導体
チップ上に配列された複数のパッド電極に対応させて角
錐形状の穴をフォトリソエッチングによって形成する角
錐形状の穴形成工程と、 該角錐形状の穴形成工程で形成された各角錐形状の穴に
応じた有機材料からなるパターンを前記基材上に形成す
るパターン形成工程と、 前記角錐形状の穴形成工程で形成された各角錐形状の穴
内および前記パターン形成工程で形成された各パターン
内に導電材を充填して前記有機材料からなるパターンを
取り除いて角錐形状の突起電極を形成する導電材充填工
程と、 該導電材充填工程で形成された各角錐形状の突起電極と
半導体チップ上に配列された各パッド電極とを接合する
接合工程と、 該接合工程で半導体チップ上に配列された各パッド電極
に接合された各角錐形状の突起電極を前記基材から分離
する分離工程とを有することを特徴とする半導体デバイ
スの製造方法。
1. A pyramid-shaped hole forming step of forming a pyramid-shaped hole by photolithography in correspondence with a plurality of pad electrodes arranged on a semiconductor chip on a base material having a specific crystal orientation surface, A pattern forming step of forming on the substrate a pattern made of an organic material corresponding to each pyramidal hole formed in the pyramidal hole forming step; and each pyramidal shape formed in the pyramidal hole forming step A conductive material filling step of filling a conductive material into the holes and in each pattern formed in the pattern forming step to remove the pattern made of the organic material to form a pyramidal projection electrode; and the conductive material filling step. A bonding step of bonding the formed pyramidal-shaped protruding electrodes and the pad electrodes arranged on the semiconductor chip to the pad electrodes arranged on the semiconductor chip in the bonding step. And a separation step of separating the joined pyramidal projection electrodes from the base material.
【請求項2】半導体デバイスの製造方法であって、 該半導体デバイスの突起電極を形成する工程と、該突起
電極と該半導体デバイスのパッド電極を接続する工程を
有し、 該突起電極形成工程は、 結晶性を有する基板を異方性エッチングして角錐形状の
穴を形成する工程と、 金属をめっきして該角錐形状の穴を充填する工程を有す
ることを特徴とする半導体デバイスの製造方法。
2. A method of manufacturing a semiconductor device, which comprises a step of forming a bump electrode of the semiconductor device, and the projection.
The step of connecting the electrode and the pad electrode of the semiconductor device
In the step of forming the protruding electrode, the crystalline substrate is anisotropically etched to form a pyramidal shape.
There is a step of forming a hole and a step of plating a metal to fill the pyramid-shaped hole.
A method for manufacturing a semiconductor device, comprising:
【請求項3】請求項2に記載の半導体デバイスの製造方
法であって、 前記角錐形状の穴形成工程と該角錐形状の穴を充填する
工程の間に、 前記結晶性を有する基板上および前記角錐形状の穴の側
面に前記金属めっきのための該金属と同じ材料である下
地膜を形成する工程を有し、 該下地膜を用いて該金属をめっきして該角錐形状の穴を
充填することを特徴とする半導体デバイスの製造方法。
3. A method of manufacturing a semiconductor device according to claim 2.
And forming the pyramidal holes and filling the pyramidal holes.
During the process, on the crystalline substrate and on the side of the pyramid-shaped hole
The surface is the same material as the metal for the metal plating below
There is a step of forming a ground film, and the metal is plated using the base film to form the pyramidal hole.
A method for manufacturing a semiconductor device, which comprises filling.
【請求項4】請求項2に記載の半導体デバイスの製造方
法であって、 前記角錐形状の穴形成工程前に、 前記結晶性を有する基板上の表面に形成された第一の酸
化膜をエッチングして、角錐形状の穴に対応した位置に
開口部を有する第一のパターンを形成する工程を有し、 該第一のパターンをマスクとして用いて前記角錐形状の
穴を形成することを特徴とする半導体デバイスの製造方
法。
4. A method of manufacturing a semiconductor device according to claim 2.
A first acid formed on the surface of the crystalline substrate before the step of forming the pyramidal hole.
Etching the oxide film to the position corresponding to the pyramidal hole
A step of forming a first pattern having an opening , and using the first pattern as a mask,
Method of manufacturing semiconductor device characterized by forming holes
Law.
【請求項5】請求項2に記載の半導体デバイスの製造方
法であって、 該突起電極形成工程は、 前記結晶性を有する基板上の表面に形成された第一の酸
化膜をエッチングして、 角錐形状の穴に対応した位置に開口部を有する第一のパ
ターンを形成する工程を有し、 該第一のパターンをマスクとして用いて前記角錐形状の
穴を形成する工程と、 該第一の酸化膜を除去する工程と、 該角錐形状の穴に新たに第二の酸化膜を形成する工程
と、 金属をめっきして該角錐形状の穴を充填する工程を有す
ることを特徴とする半導体デバイスの製造方法。
5. A method of manufacturing a semiconductor device according to claim 2.
A step of forming the protruding electrode, wherein the step of forming the bump electrode is the first acid formed on the surface of the crystalline substrate.
Etching the oxide film to form a first pattern with openings at the positions corresponding to the pyramidal holes.
A step of forming a turn, and using the first pattern as a mask,
A step of forming a hole, a step of removing the first oxide film, and a step of newly forming a second oxide film in the pyramid-shaped hole
And plating the metal to fill the pyramidal holes
A method for manufacturing a semiconductor device, comprising:
【請求項6】請求項2に記載の半導体デバイスの製造方
法であって、 前記金属をめっきして該角錐形状の穴を充填する工程の
後に、 該金属めっき層の上に金メッキ層をさらに形成する工程
を有することを特徴とする半導体デバイスの製造方法。
6. A method of manufacturing a semiconductor device according to claim 2.
The method of plating the metal to fill the pyramidal shaped holes.
Later, a step of further forming a gold plating layer on the metal plating layer
A method of manufacturing a semiconductor device, comprising:
【請求項7】請求項5に記載の半導体デバイスの製造方
法であって、 前記金属をめっきして該角錐形状の穴を充填する工程の
後に、 該金属めっき層の上に金メッキ層をさらに形成する工程
を有することを特徴とする半導体デバイスの製造方法。
7. A method of manufacturing a semiconductor device according to claim 5.
The method of plating the metal to fill the pyramidal shaped holes.
Later, a step of further forming a gold plating layer on the metal plating layer
A method of manufacturing a semiconductor device, comprising:
【請求項8】請求項2に記載の半導体デバイスの製造方
法であって、 前記金属としてNiをめっきして前記角錐形状の穴を充填
することを特徴とする半導体デバイスの製造方法。
8. A method of manufacturing a semiconductor device according to claim 2.
Method, plating Ni as the metal to fill the pyramidal hole
A method for manufacturing a semiconductor device, comprising:
【請求項9】請求項5に記載の半導体デバイスの製造方
法であって、 前記金属としてNiをめっきして前記角錐形状の穴を充填
することを特徴とする半導体デバイスの製造方法。
9. A method of manufacturing a semiconductor device according to claim 5.
Method, plating Ni as the metal to fill the pyramidal hole
A method for manufacturing a semiconductor device, comprising:
【請求項10】請求項2に記載の半導体デバイスの製造
方法であって、 前記金属としてCuをめっきして前記角錐形状の穴を充填
することを特徴とする半導体デバイスの製造方法。
10. Manufacturing of a semiconductor device according to claim 2.
And filling the pyramidal holes with Cu as the metal.
A method for manufacturing a semiconductor device, comprising:
【請求項11】請求項5に記載の半導体デバイスの製造
方法であって、 前記金属としてCuをめっきして前記角錐形状の穴を充填
することを特徴とする半導体デバイスの製造方法。
11. Manufacturing of a semiconductor device according to claim 5.
And filling the pyramidal holes with Cu as the metal.
A method for manufacturing a semiconductor device, comprising:
【請求項12】請求項2に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程の後に、 さらに該突起電極の表面に金層を形成する肯定を有する
ことを特徴とする半導体デバイスの製造方法。
12. Manufacturing of a semiconductor device according to claim 2.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
After the step, further has the positive of forming a gold layer on the surface of the bump electrode
A method for manufacturing a semiconductor device, comprising:
【請求項13】請求項5に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程の後に、 さらに該突起電極の表面に金層を形成する肯定を有する
ことを特徴とする半導体デバイスの製造方法。
13. Manufacturing of a semiconductor device according to claim 5.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
After the step, further has the positive of forming a gold layer on the surface of the bump electrode
A method for manufacturing a semiconductor device, comprising:
【請求項14】請求項3に記載の半導体デバイスの製造
方法であって、 前記めっき下地膜として、Cr層を形成し、該Cr層の上に
Ni層を形成することを特徴とする半導体デバイスの製造
方法。
14. Manufacturing of a semiconductor device according to claim 3.
A method, wherein a Cr layer is formed as the plating underlayer, and the Cr layer is formed on the Cr layer.
Manufacturing of semiconductor device characterized by forming Ni layer
Method.
【請求項15】請求項14に記載の半導体デバイスの製
造方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程では、前記Crを除去することにより該結晶性を有す
る基板に該突起電極を該半導体デバイスのパッド電極に
転写することを特徴とする半導体デバイスの製造方法。
15. Manufacturing of the semiconductor device according to claim 14.
A manufacturing method, wherein the bump electrode and the pad electrode of the semiconductor device are connected
In the step, the crystallinity is obtained by removing the Cr.
The protruding electrode on the substrate to the pad electrode of the semiconductor device
A method for manufacturing a semiconductor device, which comprises transferring.
【請求項16】請求項2に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程では、該結晶性を有する基板に該突起電極を該半導
体デバイスのパッド電極に転写後に、該突起電極の表面
に金層を形成する工程を有することを特徴とする半導体
デバイスの製造方法。
16. Manufacturing of a semiconductor device according to claim 2.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
In the process, the protruding electrode is attached to the crystalline substrate.
After transfer to the pad electrode of the body device, the surface of the protruding electrode
A semiconductor having a step of forming a gold layer on
Device manufacturing method.
【請求項17】請求項5に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程では、該結晶性を有する基板に該突起電極を該半導
体デバイスのパッド電極に転写後に、該突起電極 の表面
に金層を形成する工程を有することを特徴とする半導体
デバイスの製造方法。
17. Manufacturing of a semiconductor device according to claim 5.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
In the process, the protruding electrode is attached to the crystalline substrate.
After transfer to the pad electrode of the body device, the surface of the protruding electrode
A semiconductor having a step of forming a gold layer on
Device manufacturing method.
【請求項18】請求項2に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程では、 前記突起電極と該半導体デバイスのパッド電極を200℃
から300℃で熱圧着して、 異方性導電シート内に存在する導電粒子を介して該突起
電極と該半導体デバイスのパッド電極が電気的に接続す
ることを特徴とする半導体デバイスの製造方法。
18. Manufacturing of a semiconductor device according to claim 2.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
In the process, the protruding electrode and the pad electrode of the semiconductor device are heated to 200 ° C.
From 300 to 300 ℃ by thermocompression bonding, and the protrusions through the conductive particles present in the anisotropic conductive sheet.
The electrode and the pad electrode of the semiconductor device are electrically connected
A method for manufacturing a semiconductor device, comprising:
【請求項19】請求項2に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程では、 前記半導体デバイスのパッド電極に形成された金バンプ
と該突起電極を熱圧着させて合金化して接続することを
特徴とする半導体デバイスの製造方法。
19. Manufacturing of a semiconductor device according to claim 2.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
In the process, a gold bump formed on the pad electrode of the semiconductor device
And the protruding electrodes are thermocompression bonded to form an alloy and connected.
A method for manufacturing a featured semiconductor device.
【請求項20】請求項2に記載の半導体デバイスの製造
方法であって、 該突起電極と該半導体デバイスのパッド電極を接続する
工程では、 前記半導体デバイスのパッド電極に形成されたNi層およ
び金層と該突起電極を熱圧着させて合金化して接続する
ことを特徴とする半導体デバイスの製造方法。
20. Manufacturing of a semiconductor device according to claim 2.
A method of connecting the bump electrode to a pad electrode of the semiconductor device
In the step, the Ni layer formed on the pad electrode of the semiconductor device and the
The metal layer and the protruding electrode are thermocompression bonded and alloyed for connection.
A method for manufacturing a semiconductor device, comprising:
【請求項21】半導体デバイスの製造方法であって、 該半導体デバイスの突起電極を形成する工程と、該突起
電極と該半導体デバイスのパッド電極を接続する工程を
有し、 該突起電極形成工程は、 前記結晶性を有する基板上の表面に形成された第一の酸
化膜をエッチングして、 角錐形状の穴に対応した位置に開口部を有する第一のパ
ターンを形成する工程を有し、 該第一のパターンをマスクとして用いて前記角錐形状の
穴を形成する工程と、 該第一の酸化膜を除去する工程と、 該角錐形状の穴に新たに第二の酸化膜を形成する工程
と、 該結晶性を有する基板上および該角錐形状の穴の側面に
めっき給電膜(Cr/Ni)を形成する工程と、 有機材料により該角錐形状の穴を覆わないような第二の
パターンを該結晶性を有する基板上に形成する工程と、 該めっき給電膜を用いて該めっき給電膜の上に金属層を
めっきして該角錐形状の穴を充填する工程と、 該金属層の上に金メッキ層を形成する工程と、 該有機材料である第二のパターンを除去する工程を有す
ることを特徴とする半導体デバイスの製造方法。
21. A method of manufacturing a semiconductor device, which comprises a step of forming a protruding electrode of the semiconductor device , and the step of forming the protruding electrode.
The step of connecting the electrode and the pad electrode of the semiconductor device
And the step of forming the protruding electrode comprises forming the first acid formed on the surface of the crystalline substrate.
Etching the oxide film to form a first pattern with openings at the positions corresponding to the pyramidal holes.
A step of forming a turn, and using the first pattern as a mask,
A step of forming a hole, a step of removing the first oxide film, and a step of newly forming a second oxide film in the pyramid-shaped hole
And on the side of the pyramid-shaped hole on the crystalline substrate
A step of forming a plating power supply film (Cr / Ni) and a second step of not covering the pyramidal hole with an organic material.
A step of forming a pattern on the substrate having crystallinity, and using the plating feed film , forming a metal layer on the plating feed film.
There are steps of plating to fill the pyramidal holes, a step of forming a gold plating layer on the metal layer , and a step of removing the second pattern which is the organic material.
A method for manufacturing a semiconductor device, comprising:
【請求項22】半導体チップと、該半導体チップ上に配
列されたパッド電極と、 該配列されたパッド電極を露出させるように該半導体チ
ップ上に被覆した保護膜と、 該半導体チップと配線基板とを接続するための複数個の
突起電極と、該複数個の突起電極と該配列されたパッド
電極とを導電接続するための異方性導電シートと、を有
し、 該複数個の突起電極は、結晶性を有する基材を異方性エ
ッチングして形成した穴にめっき給電膜を施し、該基材
を除去することにより角錐形状に形成されたものである
ことを特徴とする半導体デバイス。
22. A semiconductor chip and an array on the semiconductor chip.
The arrayed pad electrodes and the semiconductor chip are exposed to expose the arrayed pad electrodes.
And a plurality of protective films for connecting the semiconductor chip and the wiring board.
Projection electrodes, the plurality of projection electrodes, and the arranged pads
An anisotropic conductive sheet for conductively connecting the electrodes,
However , the plurality of protruding electrodes are formed by anisotropically forming a crystalline base material.
Plating the power supply film in the hole formed by
Is formed into a pyramid shape by removing
A semiconductor device characterized by the above.
【請求項23】半導体チップと、該半導体チップ上に配
列されたパッド電極と、 該配列されたパッド電極を露出させるように該半導体チ
ップ上に被覆した保護膜と、 該配列されたパッド電極と電気的に接続される複数個の
突起電極と、を有し、 該複数個の突起電極は、結晶性を有する基材を異方性エ
ッチングして形成した穴にめっき給電膜を施し、該基材
を除去することにより角錐形状に形成されたものであ
り、 該複数個の突起電極と該配列されたパッド電極とは、熱
圧着による金属結合により接続されていることを特徴と
する半導体デバイス。
23. A semiconductor chip and an array on the semiconductor chip.
The arrayed pad electrodes and the semiconductor chip are exposed to expose the arrayed pad electrodes.
And a plurality of protective layers that are electrically connected to the arranged pad electrodes.
A plurality of protruding electrodes, and the plurality of protruding electrodes are formed by using a crystalline substrate with anisotropic
Plating the power supply film in the hole formed by
Is formed into a pyramid shape by removing
The plurality of protruding electrodes and the arrayed pad electrodes are
Characterized by being connected by metal bonding by crimping
Semiconductor device.
【請求項24】請求項22又は23記載の半導体デバイ
スであって、 該突起電極は、Niを有するものであることを特徴とする
半導体デバイス。
24. The semiconductor device according to claim 22 or 23.
And the protruding electrode is one having Ni.
Semiconductor device.
JP20004498A 1997-07-15 1998-07-15 Semiconductor device, mounting structure thereof, and method of manufacturing the same Expired - Fee Related JP3458715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20004498A JP3458715B2 (en) 1997-07-15 1998-07-15 Semiconductor device, mounting structure thereof, and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18966097 1997-07-15
JP9-189660 1997-07-15
JP20004498A JP3458715B2 (en) 1997-07-15 1998-07-15 Semiconductor device, mounting structure thereof, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH1197471A JPH1197471A (en) 1999-04-09
JP3458715B2 true JP3458715B2 (en) 2003-10-20

Family

ID=26505593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20004498A Expired - Fee Related JP3458715B2 (en) 1997-07-15 1998-07-15 Semiconductor device, mounting structure thereof, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3458715B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3984773B2 (en) * 2000-03-17 2007-10-03 株式会社ルネサステクノロジ Semiconductor device
JP4099412B2 (en) 2003-03-19 2008-06-11 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device
JP4372785B2 (en) 2004-06-09 2009-11-25 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device
WO2006054344A1 (en) 2004-11-18 2006-05-26 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
CN100585826C (en) 2005-03-11 2010-01-27 株式会社瑞萨科技 Method for manufacturing semiconductor IC device
JP2006343182A (en) 2005-06-08 2006-12-21 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit device
JP4825457B2 (en) * 2005-06-21 2011-11-30 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit device
JP2007012810A (en) 2005-06-29 2007-01-18 Renesas Technology Corp Method of manufacturing semiconductor integrated circuit device
JP4800007B2 (en) 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit device and probe card
JP5191646B2 (en) 2006-10-24 2013-05-08 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH1197471A (en) 1999-04-09

Similar Documents

Publication Publication Date Title
JP3345541B2 (en) Semiconductor device and manufacturing method thereof
JP3561934B2 (en) Method for manufacturing interconnect posts
US5786239A (en) Method of manufacturing a semiconductor package
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
US6826827B1 (en) Forming conductive posts by selective removal of conductive material
KR100475619B1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP3842548B2 (en) Semiconductor device manufacturing method and semiconductor device
US6949470B2 (en) Method for manufacturing circuit devices
JP3458715B2 (en) Semiconductor device, mounting structure thereof, and method of manufacturing the same
KR100426914B1 (en) Semiconductor device and method of fabrication thereof
JPH053052A (en) Detachable package
JP2001250876A (en) Semiconductor device and its manufacturing method
US6240632B1 (en) Method of manufacturing lead frame and integrated circuit package
JP4215571B2 (en) Manufacturing method of semiconductor device
JP2000100859A (en) Semiconductor device and manufacture thereof
JPH0727789A (en) Circuit wiring board and its manufacture
JP3800298B2 (en) Bump forming method and semiconductor device manufacturing method
US7541273B2 (en) Method for forming bumps
JPH10308415A (en) Method for mounting electrode, electronic component, electronic device, and electronic component
JP3173109B2 (en) Semiconductor device and manufacturing method thereof
JP4086771B2 (en) Bump electrode, bump electrode manufacturing method, and bump electrode connection structure
JP2000294675A (en) Chip carrier, semiconductor device and manufacture of chip carrier
JP3723524B2 (en) Manufacturing method of semiconductor device
JP4648596B2 (en) Manufacturing method of semiconductor device
JP2023006332A (en) Wiring substrate and method for manufacturing wiring substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees