JP3457547B2 - Semiconductor device, method of manufacturing the same, and film carrier - Google Patents

Semiconductor device, method of manufacturing the same, and film carrier

Info

Publication number
JP3457547B2
JP3457547B2 JP25495698A JP25495698A JP3457547B2 JP 3457547 B2 JP3457547 B2 JP 3457547B2 JP 25495698 A JP25495698 A JP 25495698A JP 25495698 A JP25495698 A JP 25495698A JP 3457547 B2 JP3457547 B2 JP 3457547B2
Authority
JP
Japan
Prior art keywords
semiconductor element
sheet
semiconductor device
film
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25495698A
Other languages
Japanese (ja)
Other versions
JP2000091378A (en
Inventor
哲正 丸尾
順一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP25495698A priority Critical patent/JP3457547B2/en
Publication of JP2000091378A publication Critical patent/JP2000091378A/en
Application granted granted Critical
Publication of JP3457547B2 publication Critical patent/JP3457547B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体素子を搭
載した半導体装置に関し、特に、回路基盤に実装するに
あたり、半導体装置が面積をとらず、高密な実装に適し
た半導体装置およびその製造方法ならびにフィルムキャ
リアに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor element mounted thereon, and more particularly to a semiconductor device which does not occupy an area when mounted on a circuit board and is suitable for high-density mounting, and a method for manufacturing the same. It relates to a film carrier.

【0002】[0002]

【従来の技術】図20と図21に、P−BGAとT−B
GAの従来パッケージの構造例を示す。BGAの一般的
な構成は、インターポーザと呼ばれる配線基板(プリン
ト基板)36にLSIチップ32を金ワイヤ33でワイ
ヤボンディングで接続し、モールド樹脂34で樹脂モー
ルド後配線を介して基板裏面に格子状に配列した外部端
子の半田ボール37とを接続したものである。31はス
ルーホール、35はソルダーレジストである。
2. Description of the Related Art P-BGA and TB are shown in FIGS.
The structural example of the conventional package of GA is shown. The general structure of the BGA is that the LSI chip 32 is connected to the wiring board (printed circuit board) 36 called an interposer by the gold wire 33 by wire bonding, and the resin molding is performed by the molding resin 34 to form a grid pattern on the back surface of the board through the wiring after resin molding. The solder balls 37 of the arranged external terminals are connected. Reference numeral 31 is a through hole, and 35 is a solder resist.

【0003】プリント基板にLSIを搭載したものは、
P−BGAであるが、高密度配線が可能なTABテープ
を用いたものが、T−BGAである。T−BGAは多ピ
ン化を実現できる技術である。T−BGAは、微細配線
が可能なTABテープを用い、半導体装置のチップ上に
形成されたバンプと呼ばれる突起とテープ基材(ポリイ
ミド)41上の銅箔パターンを介してテープ基材開口部
に形成されたインナーリードとを熱圧着により接合され
ている。チップ32やリードを外部力や湿気、汚染物な
どの悪い環境から電気的、物理的に保護するため、チッ
プ表面とリードに樹脂42をポッティングする。樹脂4
2はポッティング後加熱して硬化される。次に、スティ
フナー39を接着剤38を介して装着し、最後に半田ボ
ール37を取付け、T−BGAの形態となる。
A printed circuit board mounted with an LSI is
Although it is a P-BGA, a T-BGA uses a TAB tape that enables high-density wiring. T-BGA is a technology that can realize multiple pins. The T-BGA uses a TAB tape capable of fine wiring, and a projection called a bump formed on a chip of a semiconductor device and a copper foil pattern on a tape base material (polyimide) 41 are used to form a tape base material opening portion. The formed inner leads are joined by thermocompression bonding. In order to electrically and physically protect the chip 32 and the leads from bad environment such as external force, moisture and contaminants, resin 42 is potted on the chip surface and the leads. Resin 4
2 is cured by heating after potting. Next, the stiffener 39 is attached via the adhesive 38, and finally the solder balls 37 are attached to form a T-BGA form.

【0004】T−BGAでは、第1に、基板にポリイミ
ドテープを使用しており、第2に、さらにスティフナー
と呼ばれる補強板を取り付ける必要があり、第3に、最
後に半田ボールを多ピン化した各端子に形成しなければ
ならず、結果、製造工程が増え、コストの上昇をまねく
ことになる。また、従来のP−BGA、T−BGAで
は、インナーリードから引き回された外部リードの占め
る面積が、チップサイズより大きくなるため、パッケー
ジの形態とした時のサイズが大きくなり、実装時の占有
面積も大きくなる。
In T-BGA, firstly, a polyimide tape is used for the substrate, secondly, a reinforcing plate called a stiffener needs to be attached, and thirdly, finally, solder balls are made to have multiple pins. Therefore, the number of manufacturing steps is increased, and the cost is increased. In addition, in the conventional P-BGA and T-BGA, the area occupied by the outer leads laid out from the inner leads is larger than the chip size, so that the size of the package is large, and the occupancy during mounting is large. The area becomes large.

【0005】[0005]

【発明が解決しようとする課題】以上の様に、従来のB
GAとして用いられるパッケージの形態には、以下の問
題点がある。即ち、基板にポリイミドテープを用いてい
ることから、基板テープの価格がそのまま製品の価格に
反映することになる。また、補強板(スティフナー)や
多ピン化した端子への半田ボールの取り付けにおいて
も、その材料、および工程が必要になり製品コストを上
昇させることになる。さらに、引き回された外部リード
の占める面積がチップサイズよりも大きく、パッケージ
の形態とした時のサイズが大きくなる。
SUMMARY OF THE INVENTION As described above, the conventional B
The form of the package used as the GA has the following problems. That is, since the polyimide tape is used for the substrate, the price of the substrate tape is directly reflected on the price of the product. Also, in attaching the solder ball to the reinforcing plate (stiffener) or the terminal having a large number of pins, the material and process are required, and the product cost is increased. Further, the area occupied by the routed external leads is larger than the chip size, and the size of the package is large.

【0006】したがって、この発明の目的は、上記の従
来の問題点を解決するもので、低コストでコンパクトな
半導体装置およびその製造方法ならびにフィルムキャリ
アを提供することである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to solve the above-mentioned conventional problems, and to provide a low-cost and compact semiconductor device, its manufacturing method, and a film carrier.

【0007】[0007]

【課題を解決するための手段】この問題を解決するため
にこの発明は以下の構成とする。
In order to solve this problem, the present invention has the following configuration.

【0008】[0008]

【0009】[0009]

【0010】[0010]

【0011】請求項記載の半導体装置は、表面にバン
プが向かい合う2列に配置された半導体素子と、バンプ
に接続されたリードと、リードを埋設した状態で半導体
素子の表面の略全域に形成された封止樹脂と、リードよ
り延出された配線回路および電極パッドとを備え、配線
回路が封止樹脂の外周縁からはみ出して半導体素子の側
面および裏面に引き回され、半導体素子の片側側面に電
極パッドが形成されたことを特徴とする。
[0011] The semiconductor device according to claim 1, formed a semiconductor element bumps are arranged in two rows facing the surface, and leads connected to the bump, the substantially entire surface of the semiconductor element in a state of buried lead And a wiring circuit and an electrode pad extended from the lead, and the wiring circuit protrudes from the outer peripheral edge of the sealing resin and is routed to the side surface and the back surface of the semiconductor element. It is characterized in that an electrode pad is formed on.

【0012】このように、表面にバンプが向かい合う2
列に配置された半導体素子と、バンプに接続されたリー
ドと、リードを埋設した状態で半導体素子の表面の略全
域に形成された封止樹脂と、リードより延出された配線
回路および電極パッドとを備え、配線回路が封止樹脂の
外周縁からはみ出して半導体素子の側面および裏面に引
き回され、半導体素子の片側側面に電極パッドが形成さ
れているので、基板への縦置き実装が可能となり、実装
面積をより小さくすることができる。
In this way, the bumps facing the surface 2
Semiconductor elements arranged in rows, leads connected to bumps, sealing resin formed on substantially the entire surface of the semiconductor element with the leads buried, wiring circuits and electrode pads extended from the leads Since the wiring circuit protrudes from the outer peripheral edge of the sealing resin and is routed to the side and back surfaces of the semiconductor element, and the electrode pad is formed on one side surface of the semiconductor element, it can be mounted vertically on the board. Therefore, the mounting area can be further reduced.

【0013】請求項記載の半導体装置の製造方法は、
半導体素子と同等の大きさで、かつ開口を設けたシート
上にリード、配線回路および電極パッドを形成し、シー
トの開口と略同形の開口を設けたフィルムに相互の開口
が一致するようにシートを装着してフィルムキャリアを
形成する工程と、リードと半導体素子上のバンプを接続
する工程と、封止樹脂で半導体素子上を覆う工程と、フ
ィルムおよびシートを取り去ることにより配線回路およ
び電極パッドを樹脂面に転写する工程とを含む。
A method of manufacturing a semiconductor device according to claim 2 is
A sheet with leads, wiring circuits and electrode pads formed on a sheet having the same size as a semiconductor element and having openings, and the openings having substantially the same shape as the openings of the sheet are formed so that the openings of the sheets match each other. To form a film carrier, connecting leads and bumps on the semiconductor element, covering the semiconductor element with a sealing resin, and removing the film and sheet to form the wiring circuit and electrode pads. And a step of transferring to a resin surface.

【0014】このように、半導体素子と同等の大きさ
で、かつ開口を設けたシート上にリード、配線回路およ
び電極パッドを形成し、シートの開口と略同形の開口を
設けたフィルムに相互の開口が一致するようにシートを
装着してフィルムキャリアを形成し、リードと半導体素
子上のバンプを接続し、封止樹脂で半導体素子上を覆
い、フィルムおよびシートを取り去ることにより配線回
路および電極パッドを樹脂面に転写するので、コンパク
トな構成のパッケージ形態となる。また、従来のTCP
(Tape Carrier Package)製造ラ
インを使用し、テープ基材をパッケージの基板材料とし
て用いていないことから、低コストのパッケージを供給
することができる。また、キャリアとしてのフィルム
は、パッケージの基材ではなく、シートを樹脂面に移行
させる媒介手段の材料となっているため、何度でも利用
でき、使用材料を削減でき、エネルギ、環境へ配慮する
ことができる。
As described above, the leads, the wiring circuits, and the electrode pads are formed on the sheet having the same size as the semiconductor element and the openings, and the films having the openings having substantially the same shape as the openings of the sheet are mutually formed. A sheet is mounted so that the openings are aligned to form a film carrier, the leads and bumps on the semiconductor element are connected, the semiconductor element is covered with a sealing resin, and the film and sheet are removed to remove the wiring circuit and electrode pads. Is transferred to the resin surface, resulting in a compact package form. Also, conventional TCP
(Tape Carrier Package) manufacturing line is used, and since the tape base material is not used as the substrate material of the package, a low-cost package can be supplied. In addition, since the film as a carrier is not the base material of the package but the material of the mediating means for transferring the sheet to the resin surface, it can be used any number of times, the material used can be reduced, and energy and the environment can be considered. be able to.

【0015】請求項記載の半導体装置の製造方法は、
請求項において、バンプを半導体素子中心付近に配置
し、配線回路を引き回すことにより、バンプの配列ピッ
チより広い間隔、広い面積の電極パッドを半導体素子周
囲に形成する。このように、バンプを半導体素子中心付
近に配置し、配線回路を引き回すことにより、バンプの
配列ピッチより広い間隔、広い面積の電極パッドを半導
体素子周囲に形成するので、実装状態で電極パッドの接
続が確実となり、絶縁距離も確保できる。
A method of manufacturing a semiconductor device according to claim 3 is
In the second aspect , the bumps are arranged near the center of the semiconductor element, and the wiring circuit is routed to form electrode pads having a wider space and a larger area than the arrangement pitch of the bumps around the semiconductor element. In this way, by arranging the bumps near the center of the semiconductor element and laying out the wiring circuit, electrode pads with a wider space and wider area than the pitch of the bumps are formed around the semiconductor element. And the insulation distance can be secured.

【0016】請求項記載の半導体装置の製造方法は、
請求項において、配線回路および電極パッドが半導体
素子表面と向かい合わせの位置関係となり、バンプを半
導体素子周囲に配置する。このように、配線回路および
電極パッドが半導体素子表面と向かい合わせの位置関係
となり、バンプを半導体素子周囲に配置するので、バン
プの配列ピッチに応じて電極パッドの間隔を広げること
ができ、また配線回路を短縮できる。
A method of manufacturing a semiconductor device according to claim 4 is
In the second aspect , the wiring circuit and the electrode pad have a positional relationship facing the surface of the semiconductor element, and the bump is arranged around the semiconductor element. In this way, the wiring circuit and the electrode pads are in a positional relationship facing the surface of the semiconductor element and the bumps are arranged around the semiconductor element. Therefore, the interval between the electrode pads can be widened according to the pitch of the bumps. The circuit can be shortened.

【0017】請求項記載の半導体装置の製造方法は、
請求項において、配線回路および電極パッドが半導体
素子表面とシートを介して向かい合う位置関係となり、
シートを半導体素子の四辺ごとに分割してフィルムに装
着する。このように、配線回路および電極パッドが半導
体素子表面とシートを介して向かい合う位置関係とな
り、シートを半導体素子の四辺ごとに分割してフィルム
に装着するので、電極パッドと半導体素子表面との間に
シートの厚み分以上の封止樹脂の注入スペースが形成さ
れ、配線回路および電極パッドを確実に固定できる。ま
た、フィルムおよびシートを封止樹脂の樹脂面から引き
剥がすことにより配線回路および電極パッドを樹脂面に
転写する際に、シートが半導体素子の四辺ごとに分割さ
れていることで、シートを引き剥がし易くなる。
A method of manufacturing a semiconductor device according to claim 5 is
In claim 2 , the wiring circuit and the electrode pad are in a positional relationship of facing the surface of the semiconductor element through the sheet,
The sheet is divided into four sides of the semiconductor element and attached to the film. In this way, the wiring circuit and the electrode pad are in a positional relationship of facing the semiconductor element surface through the sheet, and the sheet is divided into four sides of the semiconductor element and mounted on the film, so that between the electrode pad and the semiconductor element surface. An injection space for the sealing resin, which is equal to or larger than the thickness of the sheet, is formed, and the wiring circuit and the electrode pad can be reliably fixed. Further, when the wiring circuit and the electrode pad are transferred to the resin surface by peeling the film and the sheet from the resin surface of the sealing resin, the sheet is divided into four sides of the semiconductor element, so that the sheet is peeled off. It will be easier.

【0018】請求項記載の半導体装置の製造方法は、
請求項において、バンプを半導体素子上に向かい合う
2列に配置し、配線回路を半導体素子の側面および裏面
に引き回し、半導体素子の片側側面に電極パッドを転写
する。このように、バンプを半導体素子上に向かい合う
2列に配置し、配線回路を半導体素子の側面および裏面
に引き回し、半導体素子の片側側面に電極パッドを転写
するので、縦形の実装が可能で基板への実装面積をより
小さくすることができる。
A method of manufacturing a semiconductor device according to claim 6 is
In the second aspect , the bumps are arranged in two rows facing each other on the semiconductor element, the wiring circuit is routed to the side surface and the back surface of the semiconductor element, and the electrode pad is transferred to one side surface of the semiconductor element. In this way, the bumps are arranged in two rows facing each other on the semiconductor element, the wiring circuit is routed to the side surface and the back surface of the semiconductor element, and the electrode pad is transferred to one side surface of the semiconductor element, so that vertical mounting is possible and the substrate can be mounted. The mounting area of can be made smaller.

【0019】請求項記載のフィルムキャリアは、半導
体素子と同等の大きさでかつ開口を有しリード、配線回
路および電極パッドが形成されたシートと、シートの開
口と略同形の開口を有し相互の開口が一致するようにシ
ートが装着されたフィルムとからなる。上記のように構
成されたフィルムキャリアを用いることで、コンパクト
な構成の半導体装置を製造することができる。この際、
リードと半導体素子上のバンプを接続し、封止樹脂で半
導体素子上を覆い、フィルムおよびシートを取り去るこ
とにより配線回路および電極パッドを樹脂面に転写す
る。このようにフィルムは、パッケージの基材ではな
く、シートを樹脂面に移行させる媒介手段の材料となっ
ているため、再利用可能で省資源に寄与する。
According to a seventh aspect of the present invention, there is provided a film carrier having a sheet having the same size as a semiconductor element and having an opening, on which leads, wiring circuits and electrode pads are formed, and an opening having substantially the same shape as the opening of the sheet. It is composed of a film on which a sheet is mounted such that openings of the sheets coincide with each other. By using the film carrier configured as described above, a semiconductor device having a compact structure can be manufactured. On this occasion,
The leads are connected to the bumps on the semiconductor element, the semiconductor element is covered with a sealing resin, and the film and sheet are removed to transfer the wiring circuit and the electrode pads onto the resin surface. As described above, the film is not the base material of the package but the material of the mediating means for transferring the sheet to the resin surface, and thus it is reusable and contributes to resource saving.

【0020】[0020]

【発明の実施の形態】以下、この発明の第1の実施の形
態を図1〜図6に基づいて説明する。図1はこの発明の
実施の形態の半導体装置の製造段階での平面図、図2
(a)〜(d)はこの発明の実施の形態の半導体装置の
製造方法を示す工程断面図、図3(e)〜(g)は図2
の後の工程断面図、図4(a)はこの発明の実施の形態
の半導体装置の平面図、(b)はその断面図、図5
(a),(b)はこの発明の実施の形態のフィルムキャ
リアの製造工程の平面図、図6(a)はフィルムキャリ
アの表面から見た図、(b)はその裏面から見た図であ
る。
BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described below with reference to FIGS. 1 is a plan view of a semiconductor device according to an embodiment of the present invention at a manufacturing stage, FIG.
3A to 3D are process cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS.
4A is a plan view of the semiconductor device according to the embodiment of the present invention, FIG. 4B is a cross-sectional view thereof, and FIG.
6A and 6B are plan views of the manufacturing process of the film carrier according to the embodiment of the present invention, FIG. 6A is a view seen from the front surface of the film carrier, and FIG. 6B is a view seen from the back surface thereof. is there.

【0021】図1および図4に示すように、この半導体
装置は、フィルムキャリア22により製造される。フィ
ルムキャリア22は、チップ(半導体素子)11と同等
の大きさでかつ開口を有しインナーリード13、配線回
路18および電極パッド17が形成されたシート14
と、シート14の開口と略同形の開口を有し相互の開口
(デバイスホール)21が一致するようにシート14が
装着されたフィルム19とからなる。また、半導体装置
は、表面にバンプ12を有するチップ11と、バンプ1
2に接続されたインナーリード13と、インナーリード
13を埋設した状態でチップ11の表面の略全域に形成
された液状ポッティング樹脂(封止樹脂)25と、イン
ナーリード13より封止樹脂25の外周縁の位置まで延
出されかつ封止樹脂25の表面に露出した配線回路18
および電極パッド17とを備えている。この場合、シー
ト14上にインナーリード13、配線回路18および電
極パッド17が形成され、フィルム19およびシート1
4を引き剥がすことにより配線回路18および電極パッ
ド17が封止樹脂25に転写される構造としている。ま
た、バンプ12がチップ11中心付近に位置し、配線回
路18を引き回すことにより、バンプ12の配列ピッチ
より広い間隔、広い面積の電極パッド17をチップ11
の周囲に形成している。封止樹脂25は、熱硬化製のエ
ポキシ樹脂等を用いる。
As shown in FIGS. 1 and 4, this semiconductor device is manufactured by the film carrier 22. The film carrier 22 has the same size as the chip (semiconductor element) 11, has an opening, and has the inner lead 13, the wiring circuit 18, and the electrode pad 17 formed on the sheet 14.
And the film 19 on which the sheet 14 is mounted so that the openings (device holes) 21 have substantially the same shape as the opening of the sheet 14 and are aligned with each other. Further, the semiconductor device includes a chip 11 having bumps 12 on its surface and bumps 1
2, the inner lead 13 and the liquid potting resin (sealing resin) 25 formed on almost the entire surface of the chip 11 with the inner lead 13 embedded, and the inner lead 13 outside the sealing resin 25. Wiring circuit 18 extended to the peripheral position and exposed on the surface of sealing resin 25
And an electrode pad 17. In this case, the inner lead 13, the wiring circuit 18, and the electrode pad 17 are formed on the sheet 14, and the film 19 and the sheet 1 are formed.
The wiring circuit 18 and the electrode pad 17 are transferred to the sealing resin 25 by peeling off the wiring 4. Further, since the bumps 12 are located near the center of the chip 11 and the wiring circuit 18 is routed, the electrode pads 17 having a wider space and wider area than the arrangement pitch of the bumps 12 are formed on the chip 11.
Has formed around. As the sealing resin 25, a thermosetting epoxy resin or the like is used.

【0022】次に上記構成の半導体装置の製造方法につ
いて説明する。半導体装置の製造工程の前にフィルムキ
ャリア22を形成する。図5および図6に示すように、
厚さ75μm、フィルム幅35mm、48mm、あるい
は70mmのフィルム(テープ基材)19を使用する。
フィルムの材質は、ポリイミドである。フィルム19に
は、インナーリード13とチップ11上のバンプ12を
接続するため、フィルム19にデバイスホール21を形
成する。フィルム19に搭載するシート14には、電解
銅箔により、電極パッド17、配線回路18が形成され
る。シートの材質はフッ素樹脂(厚み75μm〜25
μm、最適な厚みとしては50μm、引っ張り強さ約5
0MPa)、あるいはポリイミド(厚み75μm〜2
5μm、最適な厚みとしては50μm)でも良い、銅箔
とシート14は、引き剥がし可能な接着剤でラミネート
を行う。シート14上にラミネートされた銅箔は、すず
によりメッキされる。チップの側面、裏面に引き回しが
必要な時、すずメッキした銅箔の上にソルダーレジスト
15を塗布する(図16(a)参照)。シート14は、
フィルム19上にデバイスホール21を同じくするよう
な位置合わせをし、エポキシ系接着剤により、引き剥が
し可能な程度に搭載され、フィルムキャリア22を形成
する。
Next, a method of manufacturing the semiconductor device having the above structure will be described. The film carrier 22 is formed before the manufacturing process of the semiconductor device. As shown in FIGS. 5 and 6,
A film (tape base material) 19 having a thickness of 75 μm and a film width of 35 mm, 48 mm, or 70 mm is used.
The material of the film is polyimide. Device holes 21 are formed in the film 19 to connect the inner leads 13 and the bumps 12 on the chip 11 to the film 19. The electrode pad 17 and the wiring circuit 18 are formed on the sheet 14 mounted on the film 19 with the electrolytic copper foil. The material of the sheet is fluororesin (thickness 75 μm-25
μm, optimum thickness is 50 μm, tensile strength is about 5
0 MPa) or polyimide (thickness 75 μm to 2)
The thickness may be 5 μm, and the optimum thickness may be 50 μm. The copper foil and the sheet 14 are laminated with a peelable adhesive. The copper foil laminated on the sheet 14 is plated with tin. When the side surface and the back surface of the chip need to be routed, the solder resist 15 is applied on the tin-plated copper foil (see FIG. 16A). Seat 14
The device hole 21 is aligned on the film 19 in the same manner, and the film carrier 22 is mounted by an epoxy adhesive to a degree such that the film carrier 22 can be peeled off.

【0023】次に上記フィルムキャリア22を用いて半
導体装置を製造する。まず、図2(a)に示すように、
形成されたフィルムキャリア22上のインナーリード1
3とチップ11上の金バンプ12は、ボンド位置合わせ
が行われる。金バンプ12はチップ中央付近に位置して
いる。また、この時、シート14上に形成された配線回
路18、電極パッド17は、チップ11と向かい合わせ
の位置関係にあり、チップ11と重なりの状態になって
いる。
Next, a semiconductor device is manufactured using the film carrier 22. First, as shown in FIG.
Inner leads 1 on the formed film carrier 22
3 and the gold bump 12 on the chip 11 are bonded to each other. The gold bump 12 is located near the center of the chip. At this time, the wiring circuit 18 and the electrode pad 17 formed on the sheet 14 are in a positional relationship of facing the chip 11, and are in a state of overlapping with the chip 11.

【0024】それから、図2(b)〜(d)に示すよう
に、ボンディングツール23の温度が約500℃のもと
でインナーリード13と金バンプ12が熱圧着され、金
−すずの共晶結合により接合される。インナーリード1
3は、この時フォーミングが形つけられ、チップ11と
シート14の間には封止樹脂25が充填できるスペース
ができる。ボンディング方式は、一括ギャングボンディ
ングによる。
Then, as shown in FIGS. 2 (b) to 2 (d), the inner leads 13 and the gold bumps 12 are thermocompression bonded under the temperature of the bonding tool 23 of about 500 ° C., and a gold-tin eutectic bond is formed. Are joined by. Inner lead 1
3, the forming is formed at this time, and a space where the sealing resin 25 can be filled is formed between the chip 11 and the sheet 14. The bonding method is batch gang bonding.

【0025】次に、図3(e)に示すように、フィルム
キャリア22にインナーリード13を介して接合したチ
ップ11上を覆うため熱硬化性エポキシ封止樹脂25を
塗布する。塗布は、樹脂塗布ノズル24を使用し、ディ
スペンス方式で描画して行う。封止樹脂25は、チップ
11とシート14の間に充填する。そして、仮硬化し、
Bステージの状態にし樹脂レベリングツール26で樹脂
面をフラットに押圧する。その後本硬化する(図9
(f)参照)。
Next, as shown in FIG. 3E, a thermosetting epoxy sealing resin 25 is applied to cover the chip 11 joined to the film carrier 22 through the inner leads 13. The application is performed by drawing with a dispense method using the resin application nozzle 24. The sealing resin 25 is filled between the chip 11 and the sheet 14. Then, temporary curing,
In the state of B stage, the resin surface is pressed flat by the resin leveling tool 26. After that, it is fully cured (Fig. 9
(See (f)).

【0026】本硬化後、図1(f),(g)に示すよう
に、フィルム(テープ基材)19からシート14をUV
照射することにより剥がし、さらに樹脂面からシート1
4をUV照射により剥がす。シート14を樹脂面から剥
がすと、シート14上に形成されていた電極パッド17
と配線回路18が樹脂面に転写される。以上により、チ
ップ11と同等のコンパクトな構成の半導体装置が、従
来のTCP製造工程を利用し製造することができる(図
4)。すなわち、TABテープに配線、電極パッドがラ
ミネートされたシート14を搭載した構成のテープキャ
リア22を用い、シート14から配線が封止樹脂面に転
写することを特徴としていることから、コンパクトな構
成のパッケージ形態となる。また、従来のTCP(Ta
pe Carrier Package)製造ラインを
使用し、テープ基材をパッケージの基板材料として用い
ていないことから、低コストのパッケージを供給するこ
とができる。
After the main curing, as shown in FIGS. 1F and 1G, the sheet 14 from the film (tape base material) 19 is exposed to UV.
Peel it off by irradiating it, and then from the resin side, sheet 1
4 is peeled off by UV irradiation. When the sheet 14 is peeled off from the resin surface, the electrode pads 17 formed on the sheet 14 are removed.
The wiring circuit 18 is transferred to the resin surface. As described above, a semiconductor device having a compact configuration equivalent to that of the chip 11 can be manufactured by using the conventional TCP manufacturing process (FIG. 4). That is, the tape carrier 22 having a structure in which the sheet 14 in which wiring and electrode pads are laminated is mounted on a TAB tape is used, and the wiring is transferred from the sheet 14 to the sealing resin surface. It becomes a package form. In addition, conventional TCP (Ta
The pe Carrier Package manufacturing line is used, and the tape base material is not used as the substrate material of the package, so that a low-cost package can be supplied.

【0027】この発明の第2の実施の形態を図7〜図1
0に基づいて説明する。図7はこの発明の実施の形態の
半導体装置の断面図、図8(a)〜(d)はこの発明の
実施の形態の半導体装置の製造方法を示す工程断面図、
図9(e)〜(g)は図8の後の工程断面図、図10
(h),(i)は図9の後の工程断面図である。
A second embodiment of the present invention will be described with reference to FIGS.
A description will be given based on 0. FIG. 7 is a sectional view of a semiconductor device according to an embodiment of the present invention, and FIGS. 8A to 8D are process sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
9E to 9G are process cross-sectional views after FIG.
(H) and (i) are process sectional views after FIG.

【0028】図7に示すように、この半導体装置は、フ
ィルム19上の配線回路および電極パッド17がチップ
11表面と向かい合わせの位置関係となり、バンプ12
をチップ11周囲に配置してある。フィルムキャリア2
2は第1の実施の形態と同様の構成であり、同様に形成
される。次に上記構成の半導体装置の製造方法について
説明する。まず、図8(a)に示すように、形成された
フィルムキャリア22上のインナーリード13とチップ
11上の金バンプ12は、ボンド位置合わせが行われ
る。金バンプ12はチップ11の周囲に位置している。
また、この時、チップ11と向かい合わせの位置関係に
あるシート14上に形成された電極パッド17は、チッ
プ11から見て、電極パッド17、シート14の順の構
成となっている。
As shown in FIG. 7, in this semiconductor device, the wiring circuit on the film 19 and the electrode pad 17 are in a positional relationship of facing the surface of the chip 11, and the bump 12 is formed.
Are arranged around the chip 11. Film carrier 2
2 has the same configuration as that of the first embodiment and is formed in the same manner. Next, a method of manufacturing the semiconductor device having the above structure will be described. First, as shown in FIG. 8A, the inner leads 13 formed on the film carrier 22 and the gold bumps 12 formed on the chip 11 are aligned with each other. The gold bump 12 is located around the chip 11.
Further, at this time, the electrode pad 17 formed on the sheet 14 in a positional relationship facing the chip 11 has a configuration in which the electrode pad 17 and the sheet 14 are arranged in this order when viewed from the chip 11.

【0029】それから、図8(b)〜(d)に示すよう
に、ボンディングツール23の温度が500℃のもとで
インナーリード13と金バンプ12が熱圧着され、金−
すずの共晶結合により接合される。インナーリード13
は、この時フォーミングが形つけられる。ボンディング
方式は、一括ギャングボンディングによる。次に、図9
(e)〜(g)に示すように、フィルムキャリア22に
インナーリード13を介して接合したチップ11上を覆
うため熱硬化性エポキシ封止樹脂25を塗布する。塗布
は、樹脂塗布ノズル24を使用し、ディスペンス方式で
描画して行う。封止樹脂25は仮硬化し、Bステージの
状態にし樹脂レベリングツール26で樹脂面をフラット
に押圧する。その後本硬化する。
Then, as shown in FIGS. 8B to 8D, the inner leads 13 and the gold bumps 12 are thermocompression bonded under the temperature of the bonding tool 23 of 500.degree.
It is joined by the eutectic bond of tin. Inner lead 13
The forming is shaped at this time. The bonding method is batch gang bonding. Next, FIG.
As shown in (e) to (g), a thermosetting epoxy sealing resin 25 is applied to cover the chip 11 joined to the film carrier 22 via the inner leads 13. The application is performed by drawing with a dispense method using the resin application nozzle 24. The encapsulating resin 25 is temporarily hardened and is brought into the B stage state, and the resin surface is pressed flat by the resin leveling tool 26. After that, it is fully cured.

【0030】本硬化後、図10(h),(i)に示すよ
うに、フィルム(テープ基材)19からシート14をU
V照射により剥がし、さらに樹脂面からシート14をU
V照射し取り除く。シート14を樹脂面から取り除く
と、シート14上に形成されていた電極パッド17が樹
脂部に転写される。以上により、チップ11と同等のコ
ンパクトな構成の半導体装置が、従来のTCP製造工程
を利用し製造することができる(図7)。
After the main curing, as shown in FIGS. 10 (h) and 10 (i), the sheet 14 from the film (tape base material) 19 to U
Peel off by V irradiation, then U sheet 14 from the resin surface
Irradiate V and remove. When the sheet 14 is removed from the resin surface, the electrode pads 17 formed on the sheet 14 are transferred to the resin portion. As described above, a semiconductor device having a compact structure equivalent to that of the chip 11 can be manufactured by using the conventional TCP manufacturing process (FIG. 7).

【0031】この発明の第3の実施の形態を図11〜図
14に基づいて説明する。図11はこの発明の実施の形
態の半導体装置の断面図、図12(a)〜(d)はこの
発明の実施の形態の半導体装置の製造方法を示す工程断
面図、図13(e)〜(g)は図12の後の工程断面
図、図14(h),(i)は図13の後の工程断面図で
ある。
A third embodiment of the present invention will be described with reference to FIGS. 11 to 14. 11 is a sectional view of a semiconductor device according to an embodiment of the present invention, FIGS. 12A to 12D are process sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 14G is a process sectional view after FIG. 12, and FIGS. 14H and 14I are process sectional views after FIG.

【0032】図11に示すように、この半導体装置は、
フィルム19上の配線回路および電極パッド17がチッ
プ11表面とシート14を介して向かい合う位置関係に
あり、バンプ12をチップ11周囲に配置してある。フ
ィルムキャリア22は、第1の実施の形態と同様の構成
で同様に形成されるが、シート14をチップ11の四辺
ごとに分割してある。
As shown in FIG. 11, this semiconductor device is
The wiring circuit on the film 19 and the electrode pads 17 are in a positional relationship of facing the surface of the chip 11 via the sheet 14, and the bumps 12 are arranged around the chip 11. The film carrier 22 is formed in the same manner as in the first embodiment, but the sheet 14 is divided into four sides of the chip 11.

【0033】次に上記構成の半導体装置の製造方法につ
いて説明する。まず、図12(a)に示すように、形成
されたフィルムキャリア22上のインナーリード13と
チップ11上の金バンプ12は、ボンド位置合わせが行
われる。金バンプ12はチップ11の周囲に位置してい
る。また、この時、チップ11と向かい合わせの位置関
係にあるシート14は、半導体素子の四辺に分割されて
いる。シート14上に形成された電極パッド17は、チ
ップ11から見て、シート14、電極パッド17の順の
構成となっている。
Next, a method of manufacturing the semiconductor device having the above structure will be described. First, as shown in FIG. 12A, the bond positions of the formed inner leads 13 on the film carrier 22 and the gold bumps 12 on the chip 11 are aligned. The gold bump 12 is located around the chip 11. Further, at this time, the sheet 14 in a positional relationship facing the chip 11 is divided into four sides of the semiconductor element. The electrode pad 17 formed on the sheet 14 has a configuration in which the sheet 14 and the electrode pad 17 are arranged in this order when viewed from the chip 11.

【0034】それから、図12(b)〜(d)に示すよ
うに、ボンディングツール23の温度が約500℃のも
とでインナーリード13と金バンプ12が熱圧着され、
金−すずの共晶結合により接合される。インナーリード
13は、この時フォーミングが形つけられる。ボンディ
ング方式は、一括ギャングボンディングによる。次に、
図13(e)〜(g)に示すように、フィルムキャリア
22にインナーリード13を介して接合したチップ11
上を覆うため熱硬化性エポキシ封止樹脂25を塗布す
る。塗布は、樹脂塗布ノズル24を使用し、ディスペン
ス方式で描画により行う。封止樹脂25は仮硬化し、B
ステージの状態にし樹脂レベリングツール26で樹脂面
をフラットに押圧する。その後本硬化する。
Then, as shown in FIGS. 12B to 12D, the inner leads 13 and the gold bumps 12 are thermocompression bonded under the temperature of the bonding tool 23 of about 500.degree.
They are joined by a gold-tin eutectic bond. The inner lead 13 is shaped at this time. The bonding method is batch gang bonding. next,
As shown in FIGS. 13E to 13G, the chip 11 joined to the film carrier 22 via the inner leads 13.
A thermosetting epoxy sealing resin 25 is applied to cover the top. The application is performed by drawing using a resin application nozzle 24 in a dispense method. The sealing resin 25 is temporarily cured, and
In the stage state, the resin leveling tool 26 presses the resin surface flat. After that, it is fully cured.

【0035】本硬化後、図14(h),(i)に示すよ
うに、フィルム(テープ基材)19からシート14をU
V照射により剥がし、さらにシート14をUV照射し、
樹脂部から取り除く。シート14を樹脂部から取り除く
と、シート14上に形成されていた電極パッド17が樹
脂部に転写される。以上により、チップ11と同等のコ
ンパクトな構成の半導体装置が、従来のTCP製造工程
を利用し製造することができる(図11)。
After the main curing, as shown in FIGS. 14 (h) and 14 (i), the sheet (U) is moved from the film (tape substrate) 19 to the sheet U.
Peel off by V irradiation, and further UV irradiate the sheet 14,
Remove from resin part. When the sheet 14 is removed from the resin portion, the electrode pad 17 formed on the sheet 14 is transferred to the resin portion. As described above, a semiconductor device having a compact configuration equivalent to that of the chip 11 can be manufactured by using the conventional TCP manufacturing process (FIG. 11).

【0036】この発明の第4の実施の形態を図15〜図
19に基づいて説明する。図15はこの発明の実施の形
態の半導体装置の断面図、図16(a)〜(d)はこの
発明の実施の形態の半導体装置の製造方法を示す工程断
面図、図17(e),(f)は図16の後の工程断面
図、図18(g),(h)は図17の後の工程断面図、
図19(i),(j)は図18の後の工程断面図であ
る。
A fourth embodiment of the present invention will be described with reference to FIGS. FIG. 15 is a sectional view of a semiconductor device according to an embodiment of the present invention, FIGS. 16A to 16D are process sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. (F) is a process sectional view after FIG. 16, FIGS. 18 (g) and (h) are process sectional views after FIG. 17,
19I and 19J are process cross-sectional views after FIG.

【0037】図15に示すように、この半導体装置は、
表面にバンプ12が向かい合う2列に配置されたチップ
11と、バンプ12に接続されたインナーリード13
と、インナーリード13を埋設した状態でチップ11の
表面の略全域に形成された封止樹脂25と、インナーリ
ード13より延出された配線回路18および電極パッド
17とを備え、配線回路18が封止樹脂25の外周縁か
らはみ出してチップ11の側面および裏面に引き回さ
れ、チップ11の片側側面に電極パッド17が形成され
た縦形の構造にしてある。フィルムキャリア22は第1
の実施の形態と同様の構成であり、同様に形成される。
As shown in FIG. 15, this semiconductor device is
Chips 11 having bumps 12 arranged in two rows on the surface and inner leads 13 connected to the bumps 12
The wiring circuit 18 is provided with a sealing resin 25 formed over substantially the entire surface of the chip 11 with the inner lead 13 embedded therein, and a wiring circuit 18 and an electrode pad 17 extending from the inner lead 13. It has a vertical structure in which an electrode pad 17 is formed on one side surface of the chip 11 so as to extend from the outer peripheral edge of the sealing resin 25 and be routed to the side surface and the back surface of the chip 11. The film carrier 22 is the first
The configuration is the same as that of the embodiment and is formed in the same manner.

【0038】次に上記構成の半導体装置の製造方法につ
いて説明する。まず、図16(a)示すように、形成さ
れたフィルムキャリア22上のインナーリード13とチ
ップ11上の金バンプ12は、ボンド位置合わせが行わ
れる。金バンプ12はチップ11上に向かい合う2列に
配置されている。また、この時、チップ11と向かい合
わせの位置関係にあるシート14上に形成された電極パ
ッド17、配線回路18は、チップ11から見て、電極
パッド17と配線回路18、シート14、の順の構成と
なっている。
Next, a method of manufacturing the semiconductor device having the above structure will be described. First, as shown in FIG. 16A, the inner leads 13 formed on the film carrier 22 and the gold bumps 12 formed on the chip 11 are bonded to each other. The gold bumps 12 are arranged in two rows facing each other on the chip 11. At this time, the electrode pad 17 and the wiring circuit 18 formed on the sheet 14 which is in the positional relationship of facing the chip 11 are arranged in the order of the electrode pad 17, the wiring circuit 18, and the sheet 14 when viewed from the chip 11. It has a structure of.

【0039】それから、図16(b)〜(d)に示すよ
うに、ボンディングツール23の温度が490℃のもと
でインナーリード13と金バンプ12が熱圧着され、金
−すずの共晶結合により接合される。インナーリード1
3は、この時フォーミングが形つけられる。ボンディン
グ方式は、一括ギャングボンディングによる。次に、図
17(e),(f)に示すように、フィルムキャリア2
2にインナーリード13を介して接合したチップ11上
を覆うため熱硬化性エポキシ封止樹脂25を塗布する。
塗布は、樹脂塗布ノズル24を使用し、ディスペンス方
式で描画により行う。封止樹脂25は仮硬化し、Bステ
ージの状態にし樹脂レベリングツール26で樹脂面をフ
ラットに押圧する。
Then, as shown in FIGS. 16 (b) to 16 (d), the inner leads 13 and the gold bumps 12 are thermocompression bonded under the temperature of the bonding tool 23 of 490 ° C., and gold-tin eutectic bonding is performed. To be joined. Inner lead 1
Forming 3 is shaped at this time. The bonding method is batch gang bonding. Next, as shown in FIGS. 17E and 17F, the film carrier 2
A thermosetting epoxy encapsulating resin 25 is applied to cover the chip 11 joined to the second via the inner lead 13.
The application is performed by drawing using a resin application nozzle 24 in a dispense method. The encapsulating resin 25 is temporarily hardened and is brought into the B stage state, and the resin surface is pressed flat by the resin leveling tool 26.

【0040】仮硬化後、図18(g)に示すように、U
V照射し、フィルム(テープ基材)19からシート14
を剥がす。そして、図18(h)に示すように、ソルダ
ーレジスト15をつけた引き回し回路部を折曲げ、チッ
プ11の側面および裏面に接着剤16を介して装着す
る。その後、本硬化により、封止樹脂25と接着剤16
が硬化される。
After the temporary curing, as shown in FIG.
V irradiation, film (tape base material) 19 to sheet 14
Peel off. Then, as shown in FIG. 18H, the routed circuit portion provided with the solder resist 15 is bent and attached to the side surface and the back surface of the chip 11 via the adhesive 16. After that, by the main curing, the sealing resin 25 and the adhesive 16
Is cured.

【0041】最後に、図19(i),(j)に示すよう
に、シート14をUV照射し取り除くと、シート14上
に形成されていた電極パッド17、引き回し回路がチッ
プ11の側面および裏面に転写される。以上により、チ
ップ11と同等のコンパクトな構成でさらに基板への縦
置き実装が可能な半導体装置が、従来のTCP製造工程
を利用し製造することができる(図15)。
Finally, as shown in FIGS. 19 (i) and 19 (j), when the sheet 14 is irradiated with UV and removed, the electrode pads 17 formed on the sheet 14 and the routing circuits are provided on the side surface and the back surface of the chip 11. Is transcribed to. As described above, a semiconductor device having a compact configuration equivalent to that of the chip 11 and further vertically mountable on the substrate can be manufactured by using the conventional TCP manufacturing process (FIG. 15).

【0042】なお、第1、第2および第4の実施の形態
において、シートを用いないで、インナーリード、配線
回路、電極パッドをフィルム上に形成してもよい。ま
た、インナーリードは、半導体素子上のバンプに異種金
属の間で加熱・加圧することにより接続する構成であれ
ばよい。
In the first, second and fourth embodiments, the inner lead, the wiring circuit and the electrode pad may be formed on the film without using the sheet. Further, the inner lead may be configured so as to be connected to the bump on the semiconductor element by heating / pressurizing between different kinds of metals.

【0043】[0043]

【発明の効果】この発明は以下の効果を有する。 The present invention has the following effects.

【0044】[0044]

【0045】この発明の請求項記載の半導体装置によ
れば、表面にバンプが向かい合う2列に配置された半導
体素子と、バンプに接続されたリードと、リードを埋設
した状態で半導体素子の表面の略全域に形成された封止
樹脂と、リードより延出された配線回路および電極パッ
ドとを備え、配線回路が封止樹脂の外周縁からはみ出し
て半導体素子の側面および裏面に引き回され、半導体素
子の片側側面に電極パッドが形成されているので、基板
への縦置き実装が可能となり、実装面積をより小さくす
ることができる。
According to the semiconductor device of the first aspect of the present invention, the semiconductor element in which bumps are arranged in two rows facing each other on the surface, the leads connected to the bump, and the surface of the semiconductor element with the leads embedded therein are provided. Of the encapsulating resin formed on substantially the entire area of, and a wiring circuit and an electrode pad extended from the lead, the wiring circuit is extended to the side surface and the back surface of the semiconductor element protruding from the outer peripheral edge of the sealing resin, Since the electrode pad is formed on one side surface of the semiconductor element, the semiconductor element can be mounted vertically on the substrate, and the mounting area can be further reduced.

【0046】この発明の請求項記載の半導体装置の製
造方法によれば、半導体素子と同等の大きさで、かつ開
口を設けたシート上にリード、配線回路および電極パッ
ドを形成し、シートの開口と略同形の開口を設けたフィ
ルムに相互の開口が一致するようにシートを装着してフ
ィルムキャリアを形成し、リードと半導体素子上のバン
プを接続し、封止樹脂で半導体素子上を覆い、フィルム
およびシートを取り去ることにより配線回路および電極
パッドを樹脂面に転写するので、コンパクトな構成のパ
ッケージ形態となる。また、従来のTCP(Tape
CarrierPackage)製造ラインを使用し、
テープ基材をパッケージの基板材料として用いていない
ことから、低コストのパッケージを供給することができ
る。また、キャリアとしてのフィルムは、パッケージの
基材ではなく、シートを樹脂面に移行させる媒介手段の
材料となっているため、何度でも利用でき、使用材料を
削減でき、エネルギ、環境へ配慮することができる。
According to the method of manufacturing a semiconductor device according to the second aspect of the present invention, the leads, the wiring circuits and the electrode pads are formed on the sheet having the same size as the semiconductor element and having the openings, and the sheet is formed. A film carrier is formed by mounting a sheet on a film that has an opening of the same shape as the opening so that the openings of the film and the openings of the film are aligned. Connect the leads to the bumps on the semiconductor element and cover the semiconductor element with a sealing resin. Since the wiring circuit and the electrode pads are transferred to the resin surface by removing the film and the sheet, the package form has a compact structure. In addition, conventional TCP (Tape)
Carrier Package) production line,
Since the tape base material is not used as the substrate material of the package, a low-cost package can be supplied. In addition, since the film as a carrier is not the base material of the package but the material of the mediating means for transferring the sheet to the resin surface, it can be used any number of times, the material used can be reduced, and energy and the environment can be considered. be able to.

【0047】請求項では、バンプを半導体素子中心付
近に配置し、配線回路を引き回すことにより、バンプの
配列ピッチより広い間隔、広い面積の電極パッドを半導
体素子周囲に形成するので、実装状態で電極パッドの接
続が確実となり、絶縁距離も確保できる。請求項
は、配線回路および電極パッドが半導体素子表面と向か
い合わせの位置関係となり、バンプを半導体素子周囲に
配置するので、バンプの配列ピッチに応じて電極パッド
の間隔を広げることができ、また配線回路を短縮でき
る。
In the third aspect , the bumps are arranged near the center of the semiconductor element, and the wiring circuit is routed to form the electrode pads having a wider space and larger area than the bump arrangement pitch around the semiconductor element. The electrode pads are securely connected and the insulation distance can be secured. According to claim 4, the wiring circuit and electrode pads becomes the position relationship opposite the semiconductor element surface, since placing the bumps around the semiconductor element, the spacing of the electrode pad can be extended in accordance with the arrangement pitch of the bumps, also The wiring circuit can be shortened.

【0048】請求項では、配線回路および電極パッド
が半導体素子表面とシートを介して向かい合う位置関係
となり、シートを半導体素子の四辺ごとに分割してフィ
ルムに装着するので、電極パッドと半導体素子表面との
間にシートの厚み分以上の封止樹脂の注入スペースが形
成され、配線回路および電極パッドを確実に固定でき
る。また、フィルムおよびシートを封止樹脂の樹脂面か
ら引き剥がすことにより配線回路および電極パッドを樹
脂面に転写する際に、シートが半導体素子の四辺ごとに
分割されていることで、シートを引き剥がし易くなる。
In the fifth aspect , the wiring circuit and the electrode pad are in a positional relationship of facing the semiconductor element surface through the sheet, and the sheet is divided into four sides of the semiconductor element and mounted on the film. An injection space for the sealing resin having a thickness equal to or larger than the thickness of the sheet is formed between and, and the wiring circuit and the electrode pad can be reliably fixed. Further, when the wiring circuit and the electrode pad are transferred to the resin surface by peeling the film and the sheet from the resin surface of the sealing resin, the sheet is divided into four sides of the semiconductor element, so that the sheet is peeled off. It will be easier.

【0049】請求項では、バンプを半導体素子上に向
かい合う2列に配置し、配線回路を半導体素子の側面お
よび裏面に引き回し、半導体素子の片側側面に電極パッ
ドを転写するので、縦形の実装が可能で基板への実装面
積をより小さくすることができる。この発明の請求項
記載のフィルムキャリアによれば、素子と同等の大きさ
でかつ開口を有しリード、配線回路および電極パッドが
形成されたシートと、シートの開口と略同形の開口を有
し相互の開口が一致するようにシートが装着されたフィ
ルムとからなるので、このフィルムキャリアを用いるこ
とで、コンパクトな構成の半導体装置を製造することが
できる。この際、リードと半導体素子上のバンプを接続
し、封止樹脂で半導体素子上を覆い、フィルムおよびシ
ートを取り去ることにより配線回路および電極パッドを
樹脂面に転写する。このようにフィルムは、パッケージ
の基材ではなく、シートを樹脂面に移行させる媒介手段
の材料となっているため、再利用可能で省資源に寄与す
る。
In the sixth aspect , the bumps are arranged in two rows facing each other on the semiconductor element, the wiring circuit is routed to the side surface and the back surface of the semiconductor element, and the electrode pad is transferred to one side surface of the semiconductor element, so that the vertical mounting can be achieved. It is possible and the mounting area on the substrate can be made smaller. Claim 7 of this invention
According to the film carrier described, the sheet having the same size as the element and having the opening, the lead, the wiring circuit and the electrode pad formed, and the opening having substantially the same shape as the opening of the sheet are matched with each other. As described above, the sheet carrier is used to form a film, so that a semiconductor device having a compact structure can be manufactured by using this film carrier. At this time, the leads are connected to the bumps on the semiconductor element, the semiconductor element is covered with a sealing resin, and the film and sheet are removed to transfer the wiring circuit and the electrode pad onto the resin surface. As described above, the film is not the base material of the package but the material of the mediating means for transferring the sheet to the resin surface, and thus it is reusable and contributes to resource saving.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施の形態の半導体装置の製
造段階での平面図である。
FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present invention at a manufacturing stage.

【図2】(a)〜(d)はこの発明の第1の実施の形態
の半導体装置の製造方法を示す工程断面図である。
2A to 2D are process cross-sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図3】(e)〜(g)は図2の後の工程断面図であ
る。
3E to 3G are process cross-sectional views after FIG.

【図4】(a)はこの発明の第1の実施の形態の半導体
装置の平面図、(b)はその断面図である。
FIG. 4A is a plan view of the semiconductor device according to the first embodiment of the present invention, and FIG. 4B is a sectional view thereof.

【図5】(a),(b)はこの発明の第1の実施の形態
のフィルムキャリアの製造工程の平面図である。
5 (a) and 5 (b) are plan views of a manufacturing process of the film carrier according to the first embodiment of the present invention.

【図6】(a)はフィルムキャリアの表面から見た図、
(b)はその裏面から見た図である。
FIG. 6A is a view seen from the surface of the film carrier,
(B) is the figure seen from the back surface.

【図7】この発明の第1の実施の形態の半導体装置の断
面図である。
FIG. 7 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention.

【図8】(a)〜(d)はこの発明の実施の形態の半導
体装置の製造方法を示す工程断面図である。
8A to 8D are process cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図9】(e)〜(g)は図8の後の工程断面図であ
る。
9E to 9G are process cross-sectional views after FIG.

【図10】(h),(i)は図9の後の工程断面図であ
る。
10 (h) and 10 (i) are process cross-sectional views after FIG.

【図11】この発明の第3の実施の形態の半導体装置の
断面図である。
FIG. 11 is a sectional view of a semiconductor device according to a third embodiment of the present invention.

【図12】(a)〜(d)はこの発明の第3の実施の形
態の半導体装置の製造方法を示す工程断面図である。
12A to 12D are process cross-sectional views showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図13】(e)〜(g)は図12の後の工程断面図で
ある。
13 (e) to (g) are process cross-sectional views after FIG.

【図14】(h),(i)は図13の後の工程断面図で
ある。
14 (h) and (i) are process cross-sectional views after FIG.

【図15】この発明の第4の実施の形態の半導体装置の
断面図である。
FIG. 15 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention.

【図16】(a)〜(d)はこの発明の第4の実施の形
態の半導体装置の製造方法を示す工程断面図である。
16A to 16D are process cross-sectional views showing the method for manufacturing a semiconductor device according to the fourth embodiment of the present invention.

【図17】(e),(f)は図16の後の工程断面図で
ある。
17 (e) and (f) are process cross-sectional views after FIG.

【図18】(g),(h)は図17の後の工程断面図で
ある。
18 (g) and 18 (h) are process cross-sectional views after FIG.

【図19】(i),(j)は図18の後の工程断面図で
ある。
19 (i) and (j) are process cross-sectional views after FIG.

【図20】従来のパッケージ構造を示す断面図である。FIG. 20 is a sectional view showing a conventional package structure.

【図21】従来のパッケージ構造の別の例を示す断面図
である。
FIG. 21 is a cross-sectional view showing another example of the conventional package structure.

【符号の説明】[Explanation of symbols]

11 チップ 12 バンプ 13 インナーリード 14 シート 15 ソルダーレジスト 16 接着剤 17 電極パッド 18 銅箔配線回路 19 フィルム(テープ基材) 21 デバイスホール 22 フィルムキャリア 23 ボンディングツール 24 樹脂塗布ノズル 25 封止樹脂 26 樹脂レベリングツール 11 chips 12 bumps 13 Inner lead 14 sheets 15 Solder resist 16 Adhesive 17 electrode pad 18 Copper foil wiring circuit 19 Film (tape base material) 21 Device hole 22 film carrier 23 Bonding tool 24 Resin coating nozzle 25 sealing resin 26 Resin Leveling Tool

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−116015(JP,A) 特開 平10−70217(JP,A) 特開 平5−129473(JP,A) 特開 平9−172033(JP,A) 特開 平10−189638(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-8-116015 (JP, A) JP-A-10-70217 (JP, A) JP-A-5-129473 (JP, A) JP-A-9- 172033 (JP, A) JP-A-10-189638 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/12

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 表面にバンプが向かい合う2列に配置さ
れた半導体素子と、前記バンプに接続されたリードと、
前記リードを埋設した状態で前記半導体素子の表面の略
全域に形成された封止樹脂と、前記リードより延出され
た配線回路および電極パッドとを備え、前記配線回路が
前記封止樹脂の外周縁からはみ出して前記半導体素子の
側面および裏面に引き回され、前記半導体素子の片側側
面に電極パッドが形成されたことを特徴とする半導体装
置。
1. Semiconductor elements in which bumps are arranged in two rows on the surface and leads connected to the bumps;
The semiconductor device includes a sealing resin formed over substantially the entire surface of the semiconductor element in a state where the leads are embedded, and a wiring circuit and an electrode pad extending from the lead, wherein the wiring circuit is outside the sealing resin. A semiconductor device, wherein the semiconductor device has an electrode pad formed on one side surface of the semiconductor element so as to extend from a peripheral edge and be routed to a side surface and a back surface of the semiconductor element.
【請求項2】 半導体素子と同等の大きさで、かつ開口
を設けたシート上にリード、配線回路および電極パッド
を形成し、前記シートの開口と略同形の開口を設けたフ
ィルムに相互の開口が一致するように前記シートを装着
してフィルムキャリアを形成する工程と、前記リードと
半導体素子上のバンプを接続する工程と、封止樹脂で前
記半導体素子上を覆う工程と、前記フィルムおよび前記
シートを取り去ることにより前記配線回路および電極パ
ッドを前記樹脂面に転写する工程とを含む半導体装置の
製造方法。
2. A lead, a wiring circuit, and an electrode pad are formed on a sheet having a size similar to that of a semiconductor element and having an opening, and mutual openings are formed in a film having an opening having substantially the same shape as the opening of the sheet. The step of forming a film carrier by mounting the sheet so as to match, the step of connecting the leads and the bumps on the semiconductor element, the step of covering the semiconductor element with a sealing resin, the film and the And a step of transferring the wiring circuit and the electrode pad to the resin surface by removing the sheet.
【請求項3】 バンプを半導体素子中心付近に配置し、
配線回路を引き回すことにより、前記バンプの配列ピッ
チより広い間隔、広い面積の電極パッドを前記半導体素
子周囲に形成する請求項記載の半導体装置の製造方
法。
3. A bump is arranged near the center of the semiconductor element,
3. The method of manufacturing a semiconductor device according to claim 2 , wherein the wiring circuit is routed to form the electrode pads having a wider space and a wider area than the arrangement pitch of the bumps around the semiconductor element.
【請求項4】 配線回路および電極パッドが半導体素子
表面と向かい合わせの位置関係となり、バンプを半導体
素子周囲に配置する請求項記載の半導体装置の製造方
法。
4. The method of manufacturing a semiconductor device according to claim 2 , wherein the wiring circuit and the electrode pad have a positional relationship facing the surface of the semiconductor element, and the bump is arranged around the semiconductor element.
【請求項5】 配線回路および電極パッドが半導体素子
表面とシートを介して向かい合う位置関係となり、前記
シートを半導体素子の四辺ごとに分割してフィルムに装
着する請求項記載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 2 , wherein the wiring circuit and the electrode pad are in a positional relationship of facing the surface of the semiconductor element via a sheet, and the sheet is divided into four sides of the semiconductor element and mounted on the film. .
【請求項6】 バンプを半導体素子上に向かい合う2列
に配置し、配線回路を前記半導体素子の側面および裏面
に引き回し、前記半導体素子の片側側面に電極パッドを
転写する請求項記載の半導体装置の製造方法。
6. Place the bumps in two rows facing onto the semiconductor element, lead wires circuit side and the back surface of the semiconductor element, the semiconductor device according to claim 2, wherein for transferring the electrode pad on one side surface of the semiconductor element Manufacturing method.
【請求項7】 半導体素子と同等の大きさでかつ開口を
有しリード、配線回路および電極パッドが形成されたシ
ートと、前記シートの開口と略同形の開口を有し相互の
開口が一致するように前記シートが装着されたフィルム
とからなるフィルムキャリア。
7. A sheet having a size similar to that of a semiconductor element and having an opening, on which leads, wiring circuits and electrode pads are formed, and an opening having substantially the same shape as the opening of the sheet, and the mutual openings coincide with each other. A film carrier comprising a film on which the sheet is mounted.
JP25495698A 1998-09-09 1998-09-09 Semiconductor device, method of manufacturing the same, and film carrier Expired - Fee Related JP3457547B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25495698A JP3457547B2 (en) 1998-09-09 1998-09-09 Semiconductor device, method of manufacturing the same, and film carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25495698A JP3457547B2 (en) 1998-09-09 1998-09-09 Semiconductor device, method of manufacturing the same, and film carrier

Publications (2)

Publication Number Publication Date
JP2000091378A JP2000091378A (en) 2000-03-31
JP3457547B2 true JP3457547B2 (en) 2003-10-20

Family

ID=17272206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25495698A Expired - Fee Related JP3457547B2 (en) 1998-09-09 1998-09-09 Semiconductor device, method of manufacturing the same, and film carrier

Country Status (1)

Country Link
JP (1) JP3457547B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914135B2 (en) * 2002-11-07 2007-05-16 三井金属鉱業株式会社 Film carrier tape for mounting electronic components
JP2009016751A (en) * 2007-07-09 2009-01-22 Sharp Corp Tape carrier and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2000091378A (en) 2000-03-31

Similar Documents

Publication Publication Date Title
US8441113B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
KR100384260B1 (en) Semiconductor device and manufacturing method of the same
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
US6835598B2 (en) Stacked semiconductor module and method of manufacturing the same
JP3238004B2 (en) Method for manufacturing semiconductor device
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7015070B2 (en) Electronic device and a method of manufacturing the same
US20080131999A1 (en) Method of die stacking using insulated wire bonds
JP3314757B2 (en) Method of manufacturing semiconductor circuit device
JP3565090B2 (en) Method for manufacturing semiconductor device
US5888849A (en) Method for fabricating an electronic package
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH0831868A (en) Bga semiconductor device
US6320250B1 (en) Semiconductor package and process for manufacturing the same
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP3457547B2 (en) Semiconductor device, method of manufacturing the same, and film carrier
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
KR19980068343A (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JP2007150346A (en) Semiconductor device and method of manufacturing same, circuit board, and electronic apparatus
JP3997685B2 (en) Semiconductor device, manufacturing method thereof, and mounting method of semiconductor device
JP4473668B2 (en) Semiconductor device and manufacturing method thereof
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
KR20030008450A (en) The stack package of ball grid array type

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080801

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090801

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees