JP3457509B2 - バランスミクサ回路 - Google Patents

バランスミクサ回路

Info

Publication number
JP3457509B2
JP3457509B2 JP19530497A JP19530497A JP3457509B2 JP 3457509 B2 JP3457509 B2 JP 3457509B2 JP 19530497 A JP19530497 A JP 19530497A JP 19530497 A JP19530497 A JP 19530497A JP 3457509 B2 JP3457509 B2 JP 3457509B2
Authority
JP
Japan
Prior art keywords
mixer
signal
balance
circuit
balance mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19530497A
Other languages
English (en)
Other versions
JPH1141129A (ja
Inventor
則昭 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP19530497A priority Critical patent/JP3457509B2/ja
Publication of JPH1141129A publication Critical patent/JPH1141129A/ja
Application granted granted Critical
Publication of JP3457509B2 publication Critical patent/JP3457509B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バランスミクサ回
路に関し、より具体的にはさらに、直交バランスミクサ
回路、ダブルバランスミクサ回路、受信装置およびバラ
ンスミクサ制御プログラムを記録した記録媒体に関し、
たとえば、ダイレクトコンバージョン方式を採用する無
線通信装置へ適用し得るものである。
【0002】
【従来の技術】従来、通信装置の受信部において、ミク
サ部で発生する歪みは、ミクサに加えられる信号レベル
や局部発振器のレベルを最適に設計を行い、回路の経時
変化や温度変化による歪み特性の劣化に対して積極的に
補償を行うことが容易ではなかった。
【0003】特に、受信周波数を直接に基底周波数に周
波数変換を行うダイレクトコンバージョン方式による受
信機では、ミクサの2次歪みが問題となっていた。
【0004】
【発明が解決しようとする課題】振幅変動を伴う変調方
式を扱う受信機を、基底周波数に周波数変換を行うミク
サは、局部発振周波数とミクサ入力周波数が同一周波数
であり、次に示すように2次歪みの発生が問題となって
いた。
【0005】そこで、たとえば、図2は、受信機に用い
られている従来の構成のバランスミクサ回路7の構成図
である。この図2を用いて説明する。信号入力端子1に
受信信号1aを加えて、この信号を2分岐し、一方を第1
のミクサ2に与え、他方を位相反転回路3で位相反転し
て第2のミクサ4に与える。第1のミクサ2および第2
のミクサ4には、局部発振器6から局部発振信号が与え
られる。
【0006】第1のミクサ2に与える信号をe1とし、第
2のミクサ4に与える信号を-e2 とする。第1のミクサ
2の2次変換係数をk1とし、第2のミクサ4の2次変換
係数をk2とすると、次のように表すことができる。
【0007】
【数1】 e1=A1(t)cos{ωt + Φ(t)} ・・・・(1)
【0008】
【数2】 e2=A2(t)cos{ωt + Φ(t)} ・・・・(2) 局部発振信号をeLo とし、それぞれのミクサにeLo1,eLo
2 が加えられるとする。
【0009】
【数3】 eLo1=B1cos( ωt)、eLo2=B2cos( ωt) ・・・・(3) これらの式からミクサ出力eoは、次の式で表すことがで
きる。
【0010】
【数4】 eo=k1(e1 + eLo1)2-k2(-e2 + eLo2)2 =k1(2 ×e1×eLo1 + e12 + eLo12) - k2(-2×e2×eLo2+e22+eLo22) ・・・・(4) 基底周波数信号だけを取り出すと、
【0011】
【数5】 eo=k1A1(t)B1cos{Φ(t)}+k2A2(t)B2cos{Φ(t)} +1/2k1A12(t)-1/2k2A22(t)+1/2k1B12-1/2k2B22 ・・・・(5) 式(5) の第1項および第2項は、ミクサ本来の必要とす
る基底周波数に変換されたミクサ出力である。第3項お
よび第4項は、第1のミクサ2および第2のミクサ4の
入力信号自身が2乗されて出力される信号である。ま
た、第5項および第6項は、局部発振信号が2乗されて
出力される直流成分である。第3項および第4項の信号
は、2次歪みによる干渉成分であり、第5項および第6
項は局部発振信号による直流のオフセットとなる。
【0012】理想的には、A1=A2 でk1=k2 で且つB1=B2
である必要がある。しかしながら、ミクサの変換係数k
1,k2 のばらつきや位相反転回路3の損失により第3項
の信号と、第4項の信号の大きさが異なり、加算回路5
でキャンセルされずに出力される。また、B1,B2 につい
ても同様である。
【0013】図3は、A1=A2,B1=B2 で、それぞれの変換
係数が、K1=10dB,k2=9.5dB, それぞれのミクサの2次イ
ンタセプトポイントが10dBm の場合の基本信号出力と2
次歪み出力の例を示す図である。この図3において、ミ
クサ入力レベルを-20dBmとした場合は、本来必要とする
信号の第1のミクサ2、第2のミクサ4および加算出力
5a1 の基本波はそれぞれ、-10dBm,-10.5dBm,約-7dBm で
あることに対して、干渉波となる2次歪み信号は、第1
のミクサ2において-20dBm, 第2のミクサ4において-2
0.5dBm, 加算出力5a1 において-55dBmとなることがわか
る。
【0014】加算出力5a1 において、基本波と歪み成分
は43dBの差となる。この2次歪み信号は、信号自身が2
乗されて出力されるてしまうので、無線周波数帯の自局
周波数の隣接チャネル信号に対しても基底周波数帯に落
ちてきてしまう。これを避けるため中間周波数を設ける
ヘテロダイン受信方式がある。ダイレクトコンバージョ
ン受信方式では、基底周波数帯にだけチャネルフィルタ
を設けることが多いので、隣接周波数チャネルに自局の
周波数信号よりも大きい隣接干渉信号がある場合に問題
となり、もはや2次歪み成分は、濾波手段などによって
除去が不可能となる。これらの変換係数のばらつきは、
温度変化や回路構成素子などのばらつきに起因する。
【0015】このようなことから、入力信号と局部発振
信号とのミクシングによる歪みを効率的に減少させるバ
ランスミクサ回路、直交バランスミクサ回路、ダブルバ
ランスミクサ回路および受信装置などの実現が要請され
ている。
【0016】
【課題を解決するための手段】そこで、本発明は、入力
信号と局部発振信号とをミクシングする第1のミクサ
と、第1のミクサと180 度移相関係で入力信号と局部発
振信号とのミクシングを行う第2のミクサと、第1のミ
クサの出力信号と第2のミクサの出力信号とを加算する
加算手段とを含むバランスミクサ回路において、以下の
特徴的な構成で上述の課題を解決する。
【0017】すなわち、本発明によればバランスミクサ
回路は、(1) 第1のミクサおよび第2のミクサに対する
歪み補償を行うための試験信号を発生する試験信号発生
手段と、(2) 試験信号を第1のミクサおよび第2のミク
サに供給したときの、第1のミクサおよび第2のミクサ
の出力信号、または加算手段の出力信号から歪み量を検
出する歪み量検出手段と、(3) 試験信号を第1のミクサ
および第2のミクサに供給したときの歪み量から第1の
ミクサおよび第2のミクサ、または加算手段に対する感
度制御量信号を決定し、非試験信号入力時には決定した
感度制御量信号で第1のミクサおよび第2のミクサ、ま
たは加算手段に対する感度制御を行う感度制御手段とを
含む。
【0018】このような構成を採ることで、第1のミク
サおよび第2のミクサから出力される歪み量を加算手段
の出力信号で検出することができ、この歪み量に応じ
て、最適な感度制御信号を生成し、第1のミクサおよび
第2のミクサに対して歪みを抑えるように制御すること
ができる。
【0019】
【発明の実施の形態】次に本発明の好適な実施例を図面
を用いて説明する。本実施例では、受信信号と局部発振
信号との混合を行うミクサを少なくとも2つ備えるバラ
ンスミクサを有する受信装置において、受信装置入力に
試験信号を加え、試験信号に基づきバランスミクサの歪
みを検出する回路を設け、この歪み検出回路の結果に基
づき2つのミクサの歪み量を制御する感度制御回路を設
け、2つのミクサは感度制御信号によって歪みの大きさ
を制御し、ミクサの歪み成分を互いに位相反転状態で加
算するバランスミクサを備えるように構成する。これに
よって歪みを抑圧する。
【0020】また、経時変化や温度変化による2次歪み
の発生に対しては、起動時および/または非情報通信時
(情報非通信時)に試験信号を発生させ、歪み成分が所
定値以下になるよう制御する。これによって、中間周波
数を持たない受信装置を構成することができる。
【0021】具体的には、感度制御信号の更新を、受信
装置の起動時および/または非情報通信時に行うように
構成する。
【0022】また、バランスミクサ回路に、それぞれの
ミクサの信号入力端子に独立に制御可能な利得可変手段
を設けて、歪み量に基づき発生した感度制御信号により
利得を制御するように構成する。
【0023】またはバランスミクサ回路に、それぞれの
ミクサの信号入力端子に独立に利得可変手段を設け、歪
み量に基づき発生した感度制御信号によって利得を制御
するように構成する。
【0024】また、バランスミクサ回路に、それぞれの
ミクサ出力に利得可変手段を設け、歪み量に基づき発生
した感度制御信号によって利得を制御し加算するように
構成する。
【0025】さらに、バランスミクサ回路に、それぞれ
のミクサの出力に可変利得差動演算増幅器からなる加算
手段を設け、歪み量に基づき発生した感度制御信号によ
って可変利得差動演算増幅器の利得を制御するように構
成する。
【0026】さらにまた、バランスミクサ回路は、エミ
ッタ結合トランジスタ対回路とし、歪み量制御法とし
て、歪み量に基づき発生した感度制御信号によってそれ
ぞれのトランジスタのベースバイアスを独立に制御する
ように構成する。
【0027】また、バランスミクサ回路は、ソース結合
FET 対回路とし、歪み制御法として、歪み量に基づき発
生した感度制御信号によって、それぞれのFET のゲート
バイアスを独立に制御するように構成する。
【0028】さらに、バランスミクサ回路は、2つの差
動対増幅器からなるギルバートセル構成とし、歪み制御
方法として、歪み量に基づき発生した感度制御信号によ
ってそれぞれの差動対増幅器の電流を独立に制御するよ
うに構成する。
【0029】さらにまた、バランスミクサ回路は、エミ
ッタ結合トランジスタ対回路とし、歪み制御方法とし
て、歪み量に基づき発生した感度制御信号によって、そ
れぞれのトランジスタのコレクタ電圧を独立に制御する
ように構成する。
【0030】また、バランスミクサ回路は、ソース結合
FET 対回路とし、歪み制御方法として、歪み量に基づき
発生した感度制御信号によってそれぞれのFET のドレイ
ン電圧を独立に制御するように構成する。
【0031】さらに、バランスミクサ回路は、それぞれ
のミクサの出力にA/D 変換器を設け、A/D 変換出力をデ
ジタルシグナルプロセッサに取り込み、歪み量に基づき
発生した感度制御信号によってそれぞれの取り込んだ信
号の歪み成分が等しくなるように基準化演算を行い、歪
みがキャンセルされるように加算する構成を採る。
【0032】さらにまた、歪み検出方法として、信号入
力2以上の線スペクトルを持つ変調信号または2以上の
CW波(連続波)を試験信号として加え、さらにバランス
ミクサの局部発振信号入力端子に局部発振信号を加え、
バランスミクサ回路の出力に歪み成分検出濾波手段を設
け、歪み成分検出濾波手段の出力を検出信号とするよう
に歪み検出法を構成する。
【0033】歪み検出方法として、信号入力2以上の線
スペクトルを持つ変調信号または2以上のCW波(連続
波)を試験信号として加え、さらにバランスミクサ回路
の局部発振信号入力端子に局部発振信号を加え、バラン
スミクサ回路のそれぞれのミクサ出力に歪み成分検出濾
波手段をそれぞれ設け、この歪み成分検出濾波手段の出
力を検出信号とするように構成する。
【0034】また、歪み検出方法として、受信装置に信
号入力2以上の線スペクトルを持つ変調信号または2以
上のCW波(連続波)を試験信号として加え、さらにバラ
ンスミクサ回路の局部発振信号入力端子に局部発振信号
を加え、バランスミクサ回路のそれぞれのミクサ出力に
それぞれA/D 変換器を設け、このA/D 変換出力でデジタ
ルシグナルプロセッサに取り込み、このデジタルシグナ
ルプロセッサに組み込まれたプログラムによってFFT な
どのフーリエ変換演算を行い、それぞれのミクサの歪み
量を検出する歪み検出回路を構成する。
【0035】さらに、歪み検出方法として、受信装置に
信号入力2以上の線スペクトルを持つ変調信号または2
以上のCW波(連続波)を試験信号として加え、さらにバ
ランスミクサ回路の局部発振信号入力端子に局部発振信
号を加え、バランスミクサ回路の出力にA/D 変換器を設
け、このA/D 変換出力をデジタルシグナルプロセッサに
取り込み、このデジタルシグナルプロセッサに組み込ま
れたプログラムによってFFT などのフーリエ変換演算を
行い、バランスミクサ回路の歪み量を検出するように歪
み検出回路を構成する。次に、さらに具体的に図面を用
いて説明を行う。
【0036】図1は、第1の実施例のバランスミクサ回
路16の構成図である。本バランスミクサ回路16は、第1
のミクサ2と位相反転回路3と第2のミクサ4と加算回
路5とからなるバランスミクサ7を備え、第1のミクサ
2および第2のミクサ4に局部発振信号6aを供給する局
部発振器6と、起動検出/非情報通信時を検出する起動
時/非情報通信時検出回路15と、試験信号発生回路10
と、試験信号または入力信号1aを選択し、増幅器9に与
えるスイッチ8と、スイッチ8を制御する補償制御回路
14と、バランスミクサ7の出力信号の歪み量を検出する
歪み検出回路12と、バランスミクサ7の感度を制御する
感度制御回路13などから構成されている。
【0037】図1において、信号入力端子1に入力信号
1aをスイッチ8の一方の入力端子8c、8aに加え、増幅器
9を通じてバランスミクサ7の信号入力端子7aに加え
る。一方、スイッチ8の他方の入力端子8bには試験信号
発生回路10からの試験信号が加えられる。バランスミク
サ7は、入力信号を2分岐し、一方を第1のミクサ2に
加え、他方を位相反転回路3を通じて第2のミクサ4に
加える。第2のミクサ4の出力信号は、加算回路5の反
転入力端子5aに加え、第1のミクサ2の出力信号は、加
算回路5のもう一方の非反転入力端子5bに加える。加算
回路5の出力信号は、バランスミクサ7の出力信号とし
て出力端子11に出力される。
【0038】さらに、出力端子11のバランスミクサ出力
信号を、歪み検出回路12に加え、検出結果12a を感度制
御回路13に供給する。感度制御回路13は、補償制御回路
14からの制御信号14a に基づき第1のミクサ2および第
2のミクサ4の感度を制御するために感度制御信号13a
、13b を出力する。
【0039】一方、補償制御回路14は、起動時/非情報
通信時検出回路15の検出結果15a に基づき、補償制御回
路14を起動し、試験信号発生回路10に起動制御信号14b
を与え起動すると共にスイッチ8にも制御信号14c を与
え、試験信号発生回路10側に切り替えさせ、歪み補償動
作が行われるように制御する。
【0040】第1のミクサ2、第2のミクサ4は、上述
の式(5) の変換係数k1、k2が感度制御回路13からの感度
制御信号13a 、13b によって制御される。出力端子11に
接続された歪み検出回路12は、通常のランダムな変調信
号を入力したのでは、上述の式(5) から明らかなよう
に、第1項および第2項の基本信号と第3項および第4
項の歪み信号の区別がつかないので、次に示すような試
験信号を用いる。すなわち、試験信号として、周波数の
異なる2波のCW(連続波)を用いる。
【0041】局部発振器6の出力信号6aを1000MHz 、試
験信号周波数を1001MHz と1001.1MHz の2波とする。こ
れによって、ミクサ出力は、基本周波数成分は1MHzの信
号と1.1MHzの信号が出力される。
【0042】2次歪み信号は、周波数が0.1MHzの信号成
分となり、それぞれは、濾波回路などで分離できる。ま
た、試験信号は、キャリア周波数1001MHz に0.1MHzの変
調周波数でキャリア抑圧振幅変調をかけた変調信号など
でも良い。したがって、歪み成分を分離する分離回路を
有する歪み検出回路12によってその大きさが検出され
る。検出された歪み成分が小さくなるように感度制御回
路13によってバランスミクサ7を制御する。
【0043】図4は、第2の実施例のバランスミクサ回
路16C の構成図である。この図4において、バランスミ
クサ回路16C は、直交ミクサ回路であり、バランスミク
サ回路16A およびバランスミクサ回路16B から構成さ
れ、複素信号を基底周波数に変換するように構成されて
いる。バランスミクサ回路16A は、図1のバランスミク
サ回路16とほぼ同じ構成であり、少し異なることは、歪
み検出回路12A が、バランスミクサ回路16A およびバラ
ンスミクサ回路16B の両方の出力信号を検出し、検出結
果を感度制御回路13A に与えることと、この感度制御回
路13A が、バランスミクサ回路16A およびバランスミク
サ回路16B の両方のミクサをそれぞれ制御するように構
成していることである。
【0044】図4のバランスミクサ回路16C の構成は、
複素信号を扱うダイレクトコンバージョンミクサ回路の
構成である。2つのバランスミクサ回路16A 、16B を直
交して動作させるようにバランスミクサ回路16A および
バランスミクサ回路16B を配置し、それぞれのバランス
ミクサ回路16A 、16B の出力端子11A 、11B における歪
み成分が小さくなるように制御するものである。
【0045】バランスミクサ回路16A およびバランスミ
クサ回路16B を互いに直交して動作させるため、図4で
は、90度移相回路17を、局部発振器6の出力信号6aを分
岐した一方の経路に挿入した例を示しているが、他の例
として、90度移相回路17を増幅器9の出力信号9aを分岐
しバランスミクサ7Aおよびバランスミクサ7Bに信号を供
給する経路のいずれか一方に挿入してもよい。
【0046】また、バランスミクサ7Aおよびバランスミ
クサ7Bの位相反転回路3A、3Bは、入力信号9aを分岐した
一方の経路に挿入したが、これを他の例として、これを
局部発振器6の出力を分岐したいずれか一方に挿入して
も同一の効果を得ることができることは上述の式(4) に
よって明らかである。
【0047】図5は、第3の実施例のバランスミクサ回
路16D の構成図である。この図5において、上述の図1
の構成と異なることは、歪み検出回路12を、濾波回路18
に置き換えたことである。なお、起動時/非情報通信時
検出回路15と、補償制御回路14と、試験信号発生回路10
と、スイッチ8と、増幅器9とは、図示を省略してい
る。
【0048】本バランスミクサ回路16D は、バランスミ
クサ7の出力信号から、試験信号を加えた場合の歪み成
分を濾波回路18によって分離し、その大きさを検出す
る。この検出結果18a を感度制御回路13に与えて感度を
制御する。
【0049】図6は、第4の実施例のバランスミクサ回
路16E の構成図である。この図6において、上述の図5
と異なることは、試験信号を加え、歪み信号に対する濾
波回路として、濾波回路18A 、18B とを設け、加算回路
5の入力側でバランスミクサ7の第1のミクサ2、第2
のミクサ4の歪み信号2a、4aを別々に検出し、検出した
歪みの大きさが等しくなるように、第1のミクサ2およ
び第2のミクサ4の感度を感度制御回路13によって制御
する。このように構成することによって加算回路5の出
力では、歪み成分はキャンセルされる。なお、起動時/
非情報通信時検出回路15と、補償制御回路14と、試験信
号発生回路10と、スイッチ8と、増幅器9とは、図示を
省略している。
【0050】図7は、第5の実施例のバランスミクサ回
路16F の構成図である。この図7において、上述の実施
例の構成と異なることは、バランスミクサ7の加算回路
5の出力経路にアナログ/デジタル(A/D) 変換回路19を
備え、アナログ/デジタル変換回路19の出力信号をデジ
タルシグナルプロセッサ回路20に取り込み、組み込まれ
た高速フーリエ変換(FFT) 演算などのプログラムによっ
て、フーリエ演算を行い、基本波成分と歪み成分とを分
離し、分離された歪み信号が最も小さくなるよう感度制
御回路13を動作させることである。なお、起動時/非情
報通信時検出回路15と、補償制御回路14と、試験信号発
生回路10と、スイッチ8と、増幅器9とは、図示を省略
している。
【0051】図8は、図7の第5の実施例のバランスミ
クサ回路16F における歪み補償動作の制御フローチャー
トである。先ず、アナログ/デジタル変換回路19によっ
て量子化したミクサ出力信号を、所定のデータ数取り込
む(ステップS10 、S20 )。そして、高速フーリエ演算
を行い歪み成分の大きさを検出する(ステップS30 )。
次に、C1(n) を現在のバランスミクサの歪み信号とし、
C1(n-1) を前回のバランスミクサの歪み信号として、前
回の高速フーリエ変換演算結果の歪み成分の大きさC1(n
-1) に比較して、現在の歪み成分の大きさC1(n) が小さ
くなっていれば(ステップS40 )、感度制御回路13によ
って制御した制御方法と同一とし(ステップS50 )、逆
に前回の高速フーリエ変換演算結果の歪み成分の大きさ
C1(n-1)に比較して、現在の歪み成分の大きさC1(n) が
大きくなっていれば、前回制御した方法と逆の方向に所
定の大きさで制御する(ステップS60 )。
【0052】次に、歪み成分の大きさが所定値以下にな
ったか否かを確認し(ステップS70)、所定値以下にな
ったら感度制御回路13の制御信号を固定し、試験を終了
する(ステップS80 )。所定値以下になっていない場合
は、上述のステップS10 〜S70 を繰り返す。
【0053】このような図8の処理を行う制御プログラ
ムは、プログラムROMなどに格納し、マイクロコンピ
ュータで実行することができるようにすると小型化する
上でよい。
【0054】図9は、第6の実施例のバランスミクサ回
路16G の構成図である。この図9において、上述の実施
例と異なることは、第1のミクサ2の出力にアナログ/
デジタル変換回路19A を設け、第2のミクサ4の出力に
アナログ/デジタル変換回路19B を設け、アナログ/デ
ジタル変換回路19A 、19B の出力をデジタルシグナルプ
ロセッサ回路20A に取り込み、ミクサ出力信号を出力す
ると共に感度制御信号を出力することである。なお、起
動時/非情報通信時検出回路15と、補償制御回路14と、
試験信号発生回路10と、スイッチ8と、増幅器9とは、
図示を省略している。
【0055】図10は、図9の第6の実施例のバランスミ
クサ回路16G の歪み補償動作の制御フローチャートであ
る。この図10において、デジタルシグナルプロセッサ回
路20A において、所定のデータ数を取り込むと(ステッ
プS90 、S100)、高速フーリエ演算を行い(ステップS1
10)、第1のミクサ2の歪み成分D2とし、第2のミクサ
4の歪み成分D1とし、歪み成分D1、D2の大きさを比較し
(ステップS120)、歪み成分D1が大きい場合は、第2の
ミクサ4の感度を下げる、および/または第1のミクサ
2の感度を上げる制御信号20Aaを感度制御回路13に与え
(ステップS130)、一方、歪み成分D2が大きい場合は、
第1のミクサ2の感度を下げる、および/または第2の
ミクサ4の感度を上げる制御信号20Aaを感度制御回路13
に与える(ステップS130)。
【0056】そして、歪み成分D1、D2の大きさが所定値
以下になったか否かを確認し(ステップS140)、所定値
以下になった場合は、試験を終了する(ステップS15
0)。所定値以下になっていない場合は、上述のステッ
プS90 〜S140を繰り返す。
【0057】このような図10の処理を行う制御プログラ
ムは、プログラムROM などに格納し、マイクロコンピュ
ータで実行することができるようにすると小型化するう
えでよい。
【0058】図11は、上述のバランスミクサ7の第2の
実施例の構成図である。この図11において、バランスミ
クサ7Aは、特徴的には、第1のミクサ2Aが、利得可変回
路21とミクサ22とから構成され、第2のミクサ4Aが、利
得可変回路41とミクサ42とから構成されている。
【0059】入力信号7aは、利得可変回路21と位相反転
回路3とに与えられる。位相反転回路3は、入力信号7a
を位相反転して利得可変回路41に与える。利得可変回路
21には、感度制御回路13から利得制御信号13a が供給さ
れ、入力信号7aを利得制御して出力しミクサ22に与え
る。そして、ミクサ22は、利得制御された入力信号を局
部発振信号6aとミクシングして加算回路5に与える。
【0060】他方の利得可変回路41も、感度制御回路13
から利得制御信号13a が供給され、位相反転回路3から
の位相反転信号を利得制御して出力しミクサ42に与え
る。そして、ミクサ42は、利得制御された位相反転信号
を局部発振信号6aとミクシングして加算回路5に与え
る。
【0061】ミクサ22、42の2次歪みの大きさは、上述
の式(5) から明らかなように、入力レベルの2乗に比例
して大きくなる。したがって、ミクサ22、42の入力に利
得可変手段としてたとえば可変減衰器を挿入することに
よって、それぞれのミクサ22、42の入力レベルを変える
ことで歪みの大きさを調整することができる。
【0062】また、第1のミクサ2Aと第2のミクサ4Aに
は、独立に制御できる利得制御信号13a 、13b を加え、
加算回路5の出力において歪み成分が最小となるように
制御すればよい。また、利得制御信号13a 、13b は、一
方を固定しておき、他方を可変しても同一の効果を得る
ことができる。
【0063】図12は、上述のバランスミクサ7の第3の
実施例の構成図である。この図12において、バランスミ
クサ7Bは、特徴的に上述の図11と異なることは、第1の
ミクサ2Bが、利得可変回路21とミクサ22の接続順番を入
れ替えて、ミクサ22で処理した後に利得可変回路21で利
得制御するように構成され、第2のミクサ4Bが、利得可
変回路41とミクサ42の接続順番を入れ替えて、ミクサ42
で処理した後に利得可変回路41で利得制御するように構
成されている。そして、加算回路5の出力において歪み
の大きさが最小となるように第1のミクサ2Bおよび第2
のミクサ4Bの出力を制御するように構成されている。
【0064】図13は、上述のバランスミクサ7の第4の
実施例の構成図である。この図13において、バランスミ
クサ7Cは、第1のミクサ22に対する利得可変回路21を局
部発振信号入力側に設け、第1のミクサ42に対する利得
可変回路41も局部発振信号入力側に設けている。すなわ
ち、局部発振信号6aを利得可変回路21、41に与え、利得
可変回路21は、利得制御信号13a によって局部発振信号
6aを利得制御し、第1のミクサ22に与える。他方、利得
可変回路41も、利得制御信号13b によって局部発振信号
6aを利得制御し、第2のミクサ42に与える。第1のミク
サ22の出力と第2のミクサ42の出力信号とは、加算回路
5で加算され出力される。
【0065】ミクサ22、42に加える局部発振信号6aのレ
ベルを変えることは、上述の式(5)からも妥当なことで
ある。したがって、ミクサ22、42の出力の歪み量を制御
することができることとなり、加算回路5の出力では歪
みを小さく抑えることができる。
【0066】図14は、上述のバランスミクサ7の第5の
実施例の構成図である。この図14においては、バランス
ミクサ7Dの特に加算回路5Aを詳細に説明している。ミク
サ2、4の出力信号を、利得制御回路5Bからの制御によ
って演算増幅器51で加算し出力する。ミクサ2、4の出
力信号は、加算回路5Aの端子52, 53に与えられ、演算増
幅器51に接続されている抵抗器R20 、R21 、R22 、R23
の値によって加算の利得制御がされ出力される。利得制
御は、利得制御回路5Bの制御入力端子5B1 に加えられる
制御信号によって利得制御信号が出力され、加算回路5A
の制御端子54に加えられて、抵抗器R20 の抵抗値が制御
されて行われる。このようにすることで、ミクサ出力信
号の歪み成分の大きさを制御できることは明らかであ
る。
【0067】図15は、上述の図14の加算回路5Aの抵抗器
R20 の具体的な構成図である。この図15において、抵抗
器R20 は、抵抗器R20-a 〜R20-n のいずれかを制御端子
54に加えられた利得制御信号によってスイッチ55を切り
替えて所望の抵抗器に接続して抵抗器R20 の抵抗値を決
定するとよい。
【0068】なお、抵抗器をスイッチ55によって切り替
える動作を示したが、PIN ダイオードなどのバイアス電
流を変えることによって、等価的に抵抗値を変えても同
一の効果を得ることができる。
【0069】図16は、バランスミクサの第6の実施例の
回路構成図である。この図16において、バランスミクサ
7Eは、バイポーラトランジスタQ1およびQ2による差動接
続と、バイポーラトランジスタQ3による定電流回路と、
ミクサ出力する加算回路51と、バイアス制御回路52とか
ら構成されている。入力端子7a1 、7a2 には、互いに位
相反転した入力信号が加えられ、局部発振信号入力端子
61には、局部発振信号が加えられ、抵抗器R6を通じてバ
イポーラトランジスタQ3のベースに加えられる。バイポ
ーラトランジスタQ3のエミッタは抵抗器R5を通じて接地
されている。
【0070】バイアス端子B3には、バイポーラトランジ
スタQ3のコレクタ電流を制御するバイアス電圧が加えら
れ、抵抗器R7を通じてバイポーラトランジスタQ3のベー
スに加えられる。バイアス端子B1およびバイアス端子B2
は、バイアス制御回路52からのバイアス電圧が供給され
る。バイアス端子B1に加えられたバイアス電圧は、抵抗
器R1を通じてバイポーラトランジスタQ1のベースに加え
られる。バイアス端子B2に加えられたバイアス電圧は、
抵抗器R2を通じてバイポーラトランジスタQ2のベースに
加えられる。
【0071】コレクタバイアス端子Vcc1、Vcc2には、所
定のコレクタバイアス電圧が加えられる。コレクタバイ
アス端子Vcc1に加えられたコレクタ電圧は、抵抗器R3を
通じてバイポーラトランジスタQ1のコレクタと加算回路
51とに加えられる。コレクタバイアス端子Vcc2に加えら
れたコレクタ電圧は、抵抗器R4を通じてバイポーラトラ
ンジスタQ2のコレクタと加算回路51とに加えられる。
【0072】バイアス制御回路52からのバイアス電圧に
よってミクサ素子であるバイポーラトランジスタQ1およ
びQ2のコレクタ電流が制御される。このバランスミクサ
の変換係数k1およびk2の大きさは、バイポーラトランジ
スタQ1およびQ2のコレクタ電流、コレクタ電圧を変える
ことによって変化するので、バイポーラトランジスタQ1
およびQ2のバイアス電圧を独立にバイアス制御回路52に
よって制御することによって、加算回路51の出力におい
て歪み成分を抑圧することができる。
【0073】図17は、バランスミクサの第7の実施例の
構成図である。この図17において、バランスミクサ7F
は、上述の図16の回路構成でバイポーラトランジスタを
使用したことに対して、FET (電界効果型トランジス
タ)に置き換えた回路構成である。
【0074】バランスミクサ7Fは、FET1およびFET2によ
る差動接続と、FET3による定電流回路と、ミクサ出力す
る加算回路51と、バイアス制御回路52とから構成されて
いる。入力端子7a1 、7a2 には、互いに位相反転した入
力信号が加えられ、局部発振信号入力端子61には、局部
発振信号が加えられ、抵抗器R6を通じてFET3のゲートに
加えられる。FET3のソースは抵抗器R5を通じて接地され
ている。
【0075】バイアス端子B3には、FET3のドレイン電流
を制御するバイアス電圧が加えられ、抵抗器R7を通じて
FET3のゲートに加えられる。バイアス端子B1およびバイ
アス端子B2は、バイアス制御回路52からのバイアス電圧
が供給される。バイアス端子B1に加えられたバイアス電
圧は、抵抗器R1を通じてFET1のゲートに加えられる。バ
イアス端子B2に加えられたバイアス電圧は、抵抗器R2を
通じてFET2のゲートに加えられる。
【0076】ドレインバイアス端子Vdd1、Vdd2には、所
定のドレインバイアス電圧が加えられる。ドレインバイ
アス端子Vdd1に加えられたドレイン電圧は、抵抗器R3を
通じてFET1のドレインと加算回路51とに加えられる。ド
レインバイアス端子Vdd2に加えられたドレイン電圧は、
抵抗器R4を通じてFET2のドレインと加算回路51とに加え
られる。
【0077】バイアス制御回路52からのバイアス電圧に
よってミクサ素子であるFET1およびFET2のドレイン電流
が制御される。このバランスミクサの変換係数k1および
k2の大きさは、FET1およびFET2のドレイン電流、ドレイ
ン電圧を変えることによって変化するので、FET1および
FET2のバイアス電圧を独立にバイアス制御回路52によっ
て制御することによって、加算回路51の出力において歪
み成分を抑圧することができる。
【0078】図18は、バランスミクサの第8の実施例の
構成図である。上述の図16においてはバイアス制御回路
52によって、バイポーラトランジスタQ1およびQ2のベー
スに加えられるベース電圧を制御するように構成した
が、この図18において、バランスミクサ7Gは、バイアス
制御回路52をコレクタバイアス端子Vcc1、Vcc2に接続
し、バイポーラトランジスタQ1およびQ2のコレクタ電圧
を制御する構成を採っている。これによって、バイポー
ラトランジスタQ1およびQ2のコレクタ電圧を加算する加
算回路51の出力の歪み量を小さく抑圧することができ
る。
【0079】図19は、バランスミクサの第9の実施例の
構成図である。上述の図17においては、バイアス制御回
路52によって、FET1およびFET2のゲートに加えられるゲ
ート電圧を制御するように構成したが、この図19におい
て、バランスミクサ7Hは、バイアス制御回路52をドレイ
ンバイアス端子Vdd1、Vd2 に接続し、FET1およびFET2の
ドレイン電圧を制御する構成を採っている。これによっ
て、FET1およびFET2のドレイン電圧を加算する加算回路
51の出力の歪み量を小さく抑圧することができる。
【0080】図20は、バランスミクサの第10の実施例の
構成図である。この図20において、本バランスミクサ7I
は、バイアス端子B1、バイアス端子B2に固定バイアスを
供給し、入力端子7a1 とバイポーラトランジスタQ1のベ
ースとの間に制御可能な可変減衰器(ATT) 54を挿入し、
さらに、入力端子7a2 とバイポーラトランジスタQ2のベ
ースとの間に制御可能な可変減衰器55を挿入したもので
ある。
【0081】可変減衰器54および可変減衰器55の減衰量
は、独立して利得制御回路53からの制御によって制御さ
れる。その他の回路構成については、上述の図16と同様
である。加算回路51の出力の歪みの大きさは、それぞれ
のバイポーラトランジスタQ1、Q2の入力レベルにより変
化するので、可変減衰器54および可変減衰器55を切り替
えることによって、歪みの大きさを制御できる。
【0082】図21は、バランスミクサの第11の実施例の
構成図である。この図21において、本バランスミクサ7J
は、上述の図20の構成と異なり、可変減衰器54および可
変減衰器55の接続位置を変えている。すなわち、バイア
ス端子B1およびバイアス端子B2に固定バイアスを供給
し、バイポーラトランジスタQ1のコレクタ出力と加算回
路51との間に制御可能な可変減衰器54を挿入し、さら
に、バイポーラトランジスタQ2のコレクタ出力と加算回
路51との間に制御可能な可変減衰器55を挿入している。
可変減衰器54および可変減衰器55は、利得制御回路53に
よって制御される。本回路構成では、原理的には上述の
図12と同様な動作を行う。
【0083】図22は、上述の図16のバランスミクサをダ
ブルバランスミクサとした場合の回路構成図である。こ
の回路構成は、ギルバートセルと呼ばれる基本回路を応
用したものである。
【0084】第1のバランスミクサ56と第2のバランス
ミクサ57の構成は、上述の図16の構成とほぼ同様であ
り、第1のバランスミクサ56は、バイポーラトランジス
タQ1およびQ2による差動接続と、バイポーラトランジス
タQ3による定電流回路とから構成されている。第2のバ
ランスミクサ57は、バイポーラトランジスタQ4およびQ5
による差動接続と、バイポーラトランジスタQ6による定
電流回路とから構成されている。
【0085】バイポーラトランジスタQ1のコレクタとバ
イポーラトランジスタQ4のコレクタとが接続され、ここ
から加算回路51にコレクタ電圧が加算回路51に印加され
ている。また、バイポーラトランジスタQ2のコレクタと
バイポーラトランジスタQ5のコレクタとが接続され、こ
こから加算回路51にコレクタ電圧が加算回路51に印加さ
れている。
【0086】第1のバランスミクサ56のバイアス端子B1
には、バイアス制御回路52からバイアス電圧が供給され
ている。第2のバランスミクサ57の抵抗器R2にもバイア
ス制御回路52からバイアス電圧が供給されている。第1
のバランスミクサ56の局部発振信号入力端子61には、局
部発振信号が供給され、この局部発振信号は、位相反転
回路58によって位相反転され第2のバランスミクサ57の
抵抗器R9に供給されている。第1のバランスミクサ56の
バイポーラトランジスタQ2のベースと第2のバランスミ
クサ57のバイポーラトランジスタQ4のベースとは共通に
入力端子7a2 に加えられる入力信号が供給されている。
【0087】入力端子7a1 、7a2 には、上述の図16と同
様に互いに反転した試験信号を加える。バイアス制御回
路52によって 第1のバランスミクサ56と第2のバラン
スミクサ57の変換係数を制御することによって、加算回
路51の出力において歪み量を抑圧するものである。
【0088】図23は、上述の図22のダブルバランスミク
サの回路構成において、第1のバランスミクサおよび第
2のバランスミクサに使用しているバイポーラトランジ
スタQ1、Q2、Q3をFET1、FET2、FET3に置き換え、第1の
バランスミクサ56A と、第2のバランスミクサ57A とか
ら構成される回路である。
【0089】このような構成によっても、バイアス制御
回路52によって 第1のバランスミクサ56A と第2のバ
ランスミクサ57A の変換係数を制御することによって、
加算回路51の出力において歪み量を抑圧することができ
る。
【0090】
【発明の効果】以上述べたように本発明は、第1のミク
サおよび第2のミクサに対する歪み補償を行うための試
験信号を発生し、この試験信号を第1のミクサおよび第
2のミクサに供給したときの出力信号から歪み量を検出
し、この歪み量から第1のミクサおよび第2のミクサに
対する感度制御量信号を決定し、非試験信号入力時には
決定した感度制御量信号で第1のミクサおよび第2のミ
クサに対する感度制御を行うように構成したので、入力
信号と局部発振信号とのミクシングによる歪みを効率的
に減少させることができるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のバランスミクサ回路の
構成図である。
【図2】従来例のバランスミクサ回路の構成図である。
【図3】従来例のバランスミクサ回路におけるミクサ入
力とミクサ出力との関係を表す図であり、第1のミクサ
および第2のミクサの基本波出力および2次歪み出力
と、加算回路の出力の基本波出力と2次歪み出力とを表
す図である。
【図4】本発明の第2の実施例のバランスミクサ回路の
構成図であり、複素信号を扱うダイレクトコンバージョ
ンミクサ回路の構成である。
【図5】第3の実施例のバランスミクサ回路の構成図で
ある。
【図6】第4の実施例のバランスミクサ回路の構成図で
ある。
【図7】第5の実施例のバランスミクサ回路の構成図で
ある。
【図8】図7のバランスミクサ回路における歪み補償動
作の制御フローチャートである。
【図9】第6の実施例のバランスミクサ回路の構成図で
ある。
【図10】図9のバランスミクサ回路における歪み補償
動作の制御フローチャートである。
【図11】バランスミクサの第2の実施例の構成図であ
る。
【図12】バランスミクサの第3の実施例の構成図であ
る。
【図13】バランスミクサの第4の実施例の構成図であ
る。
【図14】バランスミクサの第5の実施例の構成図であ
る。
【図15】図14のバランスミクサの加算回路の詳細構成
図である。
【図16】バランスミクサの第6の実施例の回路構成図
である。
【図17】バランスミクサの第7の実施例の構成図であ
る。
【図18】バランスミクサの第8の実施例の構成図であ
る。
【図19】バランスミクサの第9の実施例の構成図であ
る。
【図20】バランスミクサの第10の実施例の構成図であ
る。
【図21】バランスミクサの第11の実施例の構成図であ
る。
【図22】第1の実施例のダブルバランスミクサ回路の
構成図である。
【図23】第2の実施例のダブルバランスミクサ回路の
構成図である。
【符号の説明】
2、4 ミクサ 5 加算回路 6 局部発振器 7 バランスミクサ 10 試験信号発生回路 12 歪み検出回路 13 感度制御回路 14 補償制御回路 15 起動時/非情報通信時検出回路
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 1/30 H04B 1/26 H03D 7/14

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力信号と局部発振信号とをミクシング
    する第1のミクサと、該第1のミクサと180 度移相関係
    で前記入力信号と前記局部発振信号とのミクシングを行
    う第2のミクサと、前記第1のミクサの出力信号と前記
    第2のミクサの出力信号とを加算する加算手段とを含む
    バランスミクサ回路において、該回路は、 前記第1のミクサおよび第2のミクサに対する歪み補償
    を行うための試験信号を発生する試験信号発生手段と、 前記試験信号を前記第1のミクサおよび第2のミクサに
    供給したときの、前記第1のミクサおよび第2のミクサ
    の出力信号、または前記加算手段の出力信号から歪み量
    を検出する歪み量検出手段と、 前記試験信号を前記第1のミクサおよび第2のミクサに
    供給したときの前記歪み量から前記第1のミクサおよび
    第2のミクサ、または前記加算手段に対する感度制御量
    信号を決定し、非試験信号入力時には決定した前記感度
    制御量信号で前記第1のミクサおよび第2のミクサ、ま
    たは前記加算手段に対する感度制御を行う感度制御手段
    とを含むことを特徴とするバランスミクサ回路。
  2. 【請求項2】 請求項1に記載の回路において、前記歪
    み量検出手段は、前記第1のミクサおよび第2のミクサ
    の出力信号、または前記加算手段の出力信号を濾波して
    歪み成分を分離し歪み成分の大きさを検出することを特
    徴とするバランスミクサ回路。
  3. 【請求項3】 請求項1に記載の回路において、前記歪
    み量検出手段は、前記第1のミクサおよび第2のミクサ
    の出力信号、または前記加算手段の出力信号をフーリエ
    変換して歪み成分を検出することを特徴とするバランス
    ミクサ回路。
  4. 【請求項4】 請求項1ないし3のいずれかに記載の回
    路において、前記感度制御手段は、前記第1のミクサお
    よび第2のミクサの入力側または出力側において入力信
    号または出力信号のレベルの大きさを制御することを特
    徴とするバランスミクサ回路。
  5. 【請求項5】 請求項1ないし3のいずれかに記載の回
    路において、前記感度制御手段は、前記第1のミクサお
    よび第2のミクサに対する局部発振信号のレベルの大き
    さを制御することを特徴とするバランスミクサ回路。
  6. 【請求項6】 請求項1ないし3のいずれかに記載の回
    路において、前記加算手段は可変利得差動演算増幅器を
    含み、該可変利得差動演算増幅器は利得が前記感度制御
    量信号で制御されることを特徴とするバランスミクサ回
    路。
  7. 【請求項7】 請求項1ないし3のいずれかに記載の回
    路において、前記第1のミクサおよび第2のミクサはエ
    ミッタ結合トランジスタ対回路を含み、該エミッタ結合
    トランジスタ対回路はベースバイアスまたはコレクタ電
    圧が前記感度制御量信号で独立に制御されることを特徴
    とするバランスミクサ回路。
  8. 【請求項8】 請求項1ないし3のいずれかに記載の回
    路において、前記第1のミクサおよび第2のミクサはソ
    ース結合電界効果型トランジスタ対回路を含み、そのゲ
    ートバイアスまたはドレイン電圧は前記感度制御量信号
    で独立に制御されることを特徴とするバランスミクサ回
    路。
  9. 【請求項9】 入力信号と局部発振信号とをミクシング
    する第1のミクサと、該第1のミクサと180 度移相関係
    で前記入力信号と前記局部発振信号とのミクシングを行
    う第2のミクサと、前記第1のミクサの出力信号と前記
    第2のミクサの出力信号とを加算する第1の加算手段と
    を含む第1のバランスミクサと、 前記入力信号と前記局部発振信号を90度移相した局部発
    振信号とをミクシングする第3のミクサと、該第3のミ
    クサと180 度移相関係で前記入力信号と前記90移相局部
    発振信号とのミクシングを行う第4のミクサと、前記第
    3のミクサの出力信号と前記第4のミクサの出力信号と
    を加算する第2の加算手段とを含む第2のバランスミク
    サとを含む直交バランスミクサ回路において、該回路
    は、 前記第1のバランスミクサおよび第2のバランスミクサ
    に対する歪み補償を行うための試験信号を発生する試験
    信号発生手段と、 前記試験信号を前記第1のバランスミクサおよび第2の
    バランスミクサに供給したときの、前記第1のバランス
    ミクサおよび第2のバランスミクサの出力信号から歪み
    量を検出する歪み量検出手段と、 前記試験信号を前記第1のバランスミクサおよび第2の
    バランスミクサに供給したときの前記歪み量から前記第
    1のバランスミクサおよび第2のバランスミクサに対す
    る感度制御量信号を決定し、非試験信号入力時には該決
    定した感度制御量信号で前記第1のバランスミクサおよ
    び第2のバランスミクサに対する感度制御を行う感度制
    御手段とを含むことを特徴とする直交バランスミクサ回
    路。
  10. 【請求項10】 入力信号と局部発振信号とをミクシン
    グする差動対増幅器からなる第1のバランスミクサと、
    該第1のバランスミクサと180 度移相関係で前記入力信
    号と前記局部発振信号とのミクシングを行う差動対増幅
    器を含む第2のバランスミクサとがギルバートセル構成
    にされて、前記第1のバランスミクサの出力信号と前記
    第2のバランスミクサの出力信号とを加算する加算手段
    を含むダブルバランスミクサ回路において、該回路は、 前記第1のバランスミクサおよび第2のバランスミクサ
    に対する歪み補償を行うための試験信号を発生する試験
    信号発生手段と、 前記試験信号を前記第1のバランスミクサおよび第2の
    バランスミクサに供給したときの、前記第1のバランス
    ミクサおよび第2のバランスミクサの出力信号から歪み
    量を検出する歪み量検出手段と、 前記試験信号を前記第1のバランスミクサおよび第2の
    バランスミクサに供給したときの前記歪み量から前記第
    1のバランスミクサおよび第2のバランスミクサに対す
    る感度制御量信号を決定し、非試験信号入力時には該決
    定した感度制御量信号で前記第1のバランスミクサおよ
    び第2のバランスミクサの差動対増幅器の電流を独立に
    制御する感度制御手段とを含むことを特徴とするダブル
    バランスミクサ回路。
  11. 【請求項11】 請求項1〜10のいずれかに記載のバラ
    ンスミクサ回路、直交バランスミクサ回路およびダブル
    バランスミクサ回路のうちのいずれかを含む受信装置で
    あって、 該受信装置は、起動直後または情報非受信時に、前記試
    験信号の前記ミクサ回路への供給によって前記感度制御
    手段での感度制御量信号を決定し、または前記感度制御
    量信号を更新し、 情報受信時には、決定または更新された前記感度制御量
    信号を使用して前記ミクサ回路に対する感度制御を行う
    ことを特徴とする受信装置。
  12. 【請求項12】 コンピュータによって、入力信号と局
    部発振信号とをミクシングするバランスミクサの出力信
    号に含まれる歪み量を検出し、前記バランスミクサの感
    度を制御するためのバランスミクサ制御プログラムを記
    録した記録媒体であって、前記バランスミクサ制御プロ
    グラムは、 前記バランスミクサの出力信号を取り込ませ、該出力信
    号に含まれる歪み量を演算処理させて検出させる検出工
    程と、 該検出した歪み量から前記バランスミクサに対する感度
    制御を行うための感度制御信号を生成させる感度制御信
    号生成工程とを含むことを特徴とするバランスミクサ制
    御プログラムを記録した記録媒体。
  13. 【請求項13】 請求項12に記載の記録媒体において、
    前記検出工程は、濾波処理またはフーリエ変換処理によ
    って前記歪み量を検出することを特徴とするバランスミ
    クサ制御プログラムを記録した記録媒体。
JP19530497A 1997-07-22 1997-07-22 バランスミクサ回路 Expired - Fee Related JP3457509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19530497A JP3457509B2 (ja) 1997-07-22 1997-07-22 バランスミクサ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19530497A JP3457509B2 (ja) 1997-07-22 1997-07-22 バランスミクサ回路

Publications (2)

Publication Number Publication Date
JPH1141129A JPH1141129A (ja) 1999-02-12
JP3457509B2 true JP3457509B2 (ja) 2003-10-20

Family

ID=16338935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19530497A Expired - Fee Related JP3457509B2 (ja) 1997-07-22 1997-07-22 バランスミクサ回路

Country Status (1)

Country Link
JP (1) JP3457509B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790994B2 (ja) * 2003-03-13 2011-10-12 八木アンテナ株式会社 高周波増幅装置
US7280805B2 (en) * 2004-07-09 2007-10-09 Silicon Storage Technology, Inc. LO leakage and sideband image calibration system and method
JP3970909B1 (ja) * 2006-04-17 2007-09-05 株式会社アドバンテスト 変調器
JP4784783B2 (ja) * 2006-07-24 2011-10-05 財団法人名古屋産業科学研究所 チューナおよびチューナの製造方法

Also Published As

Publication number Publication date
JPH1141129A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
JP3928898B2 (ja) 集積イメージ阻止ミキサ
US6560449B1 (en) Image-rejection I/Q demodulators
JP3510556B2 (ja) イメージリジェクションミキサ及びそれを用いた受信機
US7369837B2 (en) Frequency-mixing method and frequency-mixing device using the same
JP3398910B2 (ja) イメージ除去型受信機
KR100463792B1 (ko) 주파수변환기, 직교복조기 및 직교변조기
KR100619227B1 (ko) 단일칩 시모스(cmos) 송신기/수신기 및브이시오(vco) 믹서 구조
JP4826960B2 (ja) 負荷インピーダンスの較正手段を備えた平衡形ミクサ
JPH11251947A (ja) イメージ除去送受信機およびイメージ除去方法
US20050221776A1 (en) Test signal generation circuit, and reception circuit
US20030143966A1 (en) Mixer circuit with spurious rejection by using mismatch compensation
US20060091944A1 (en) I/Q quadrature demodulator
US7085548B1 (en) Harmonic mixer
EP0903846B1 (en) Double-balanced modulator and quadri-phase shift keying device
US7536165B2 (en) Offset correction for down-conversion mixers
JP3457509B2 (ja) バランスミクサ回路
JP2000115009A (ja) 無線受信器
US20110243287A1 (en) Receiver apparatus, image signal attenuating method, and mismatch compensating method
US6850752B2 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
EP1652292B1 (en) Offset correction for down-conversion mixers
US20050157826A1 (en) Filtering signals
JP2001119316A (ja) ダイレクトコンバージョン受信機
EP1487123B1 (en) Direct conversion receiver
JP3369396B2 (ja) 無線送受信共用周波数変換器
US7991372B2 (en) Receiver and electronic apparatus using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees