JP3450253B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3450253B2 JP3450253B2 JP2000038971A JP2000038971A JP3450253B2 JP 3450253 B2 JP3450253 B2 JP 3450253B2 JP 2000038971 A JP2000038971 A JP 2000038971A JP 2000038971 A JP2000038971 A JP 2000038971A JP 3450253 B2 JP3450253 B2 JP 3450253B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hbr
- antireflection film
- inorganic antireflection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
工程中にて行なわれるドライエッチング工程に関し、特
に、レジスト膜をマスクとして無機反射防止膜および被
加工膜をエッチングする工程を含む半導体装置の製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching process performed during a semiconductor device manufacturing process, and more particularly to a semiconductor device including a process of etching an inorganic antireflection film and a film to be processed by using a resist film as a mask. The present invention relates to a manufacturing method.
【0002】[0002]
【従来の技術】半導体装置の高集積化の速度が増しつつ
あるのに伴い、その最小加工寸法も急速に縮小化してき
ている。この縮小化は、フォトリソグラフィ技術に依存
している。このフォトリソグラフィ技術において、サブ
クオータミクロン(0.25μm以下)の領域では、露
光源としてはdeep紫外光であるKrFエキシマレー
ザ光(248nm)やArFエキシマレーザ光(193
nm)等が使用されているが、これらのエキシマレーザ
光が時間的空間的にコーヒレンスの高い光であるため
に、レジスト膜内において定在波効果が発生しやすくま
たレジスト膜下においてハレーションを起こしやすい。2. Description of the Related Art As the speed of high integration of semiconductor devices is increasing, the minimum processing size thereof is rapidly decreasing. This reduction is dependent on photolithography technology. In this photolithography technique, in the sub-quarter micron (0.25 μm or less) region, the KrF excimer laser light (248 nm) or the ArF excimer laser light (193 nm) that is deep ultraviolet light is used as the exposure source.
However, since these excimer laser beams have high temporal and spatial coherence, a standing wave effect is likely to occur in the resist film and halation occurs under the resist film. Cheap.
【0003】そのため、deep紫外光を用いた露光技
術ではレジスト膜に反射防止膜を併用することが必須と
なる。この反射防止膜には、レジスト膜上に設けるトッ
プ型とレジスト膜下に挿入するボトム型とがあるが現状
ではボトム型が多用されている。そして、deep紫外
光の反射を防止する膜としてはシリコン酸窒化膜(Si
ON)やこれとシリコン酸化膜と積層したもの(SiO
2 /SiON)が有効であることが知られている。Therefore, in the exposure technique using deep ultraviolet light, it is essential to use an antireflection film together with the resist film. As the antireflection film, there are a top type provided on the resist film and a bottom type inserted below the resist film, but at present, the bottom type is widely used. A silicon oxynitride film (Si) is used as a film for preventing the reflection of deep ultraviolet light.
ON) or a laminate of this and a silicon oxide film (SiO
2 / SiON) is known to be effective.
【0004】図6は、無機の反射防止膜〔ARL(an
ti−reflective layer)と呼ばれ
る〕を用いた従来のエッチング方法を示す工程順の断面
図である。まず、半導体基板31上に下地層32を介し
て被加工膜33を形成し、その上にシリコン酸窒化膜等
からなる無機反射防止膜34を形成する。そして、その
上にフォトレジストを塗付し、露光・現像を行って所定
の幅(寸法)Zのレジスト膜35を形成する〔図6
(a)〕。次に、レジスト膜35をマスクとしてドライ
エッチング法により無機反射防止膜34を選択的にエッ
チングする〔図6(b)〕。次いで、レジスト膜35と
パターニングされた無機反射防止膜34とをマスクとし
て被加工膜33を選択的にエッチングして所定のパター
ンの被加工膜33を得る〔図6(c)〕。FIG. 6 shows an inorganic antireflection film [ARL (an
is a sectional view in the order of steps showing a conventional etching method using a so-called "ti-reflective layer"]. First, the processed film 33 is formed on the semiconductor substrate 31 with the underlying layer 32 interposed therebetween, and the inorganic antireflection film 34 made of a silicon oxynitride film or the like is formed thereon. Then, a photoresist is applied thereon, and exposure and development are performed to form a resist film 35 having a predetermined width (dimension) Z [FIG. 6].
(A)]. Next, the inorganic antireflection film 34 is selectively etched by the dry etching method using the resist film 35 as a mask [FIG. 6 (b)]. Then, the film 33 to be processed is selectively etched by using the resist film 35 and the patterned inorganic antireflection film 34 as a mask to obtain the film 33 to be processed having a predetermined pattern [FIG. 6 (c)].
【0005】無機反射防止膜のエッチングガスとして
は、従来から、シリコン酸化膜やシリコン窒化膜のエッ
チングガスとして一般的に用いられているガスが使用さ
れてきた。すなわち、シリコン酸化膜のエッチングの場
合には、CF4 、CF4 /Ar、CF4 /He、CHF
3 /SF6 、CF4 /CHF3 、CF4 /CHF3 /A
rなどが、シリコン窒化膜のエッチングの場合には、S
F6 /HBr、CF4 /CHF3 、CF4 /CHF3 /
Ar、CHF3 /O2 、CF4 、CF4 /Ar、CF4
/Heなどが用いられてきたが、無機反射防止膜のエッ
チングに対してもこれらのエッチングガスが用いられて
きた。なお、フォトレジストの下層に無機反射防止膜を
介在させる技術については、特開平7−86244号公
報、特開平7−94467号公報などにより公知となっ
ている。As an etching gas for the inorganic antireflection film, a gas generally used as an etching gas for a silicon oxide film or a silicon nitride film has been used. That is, in the case of etching a silicon oxide film, CF 4 , CF 4 / Ar, CF 4 / He, CHF
3 / SF 6 , CF 4 / CHF 3 , CF 4 / CHF 3 / A
If r is an etching of the silicon nitride film, S
F 6 / HBr, CF 4 / CHF 3 , CF 4 / CHF 3 /
Ar, CHF 3 / O 2 , CF 4 , CF 4 / Ar, CF 4
Although / He and the like have been used, these etching gases have also been used for etching the inorganic antireflection film. The technique of interposing an inorganic antireflection film in the lower layer of the photoresist is known from JP-A-7-86244 and JP-A-7-94467.
【0006】[0006]
【発明が解決しようとする課題】上述したように、無機
反射防止膜をレジスト下に使用した場合には、被加工膜
のエッチング前に無機反射防止膜34のエッチング工程
が必要になり、この工程でレジスト膜が無機反射防止膜
のエッチングガスに晒されてエッチングされるため、レ
ジスト膜35にZからZ′へとの寸法変化(短狭化)が
起きる。無機反射防止膜のエッチング工程に続く被加工
膜のパターニング工程では、この短狭化されたレジスト
膜がマスクとして使用されるため、被加工膜の幅がレテ
ィクルにて規定された当初の寸法から外れることにな
る。本発明の課題は、上述した従来技術の問題点を解決
することであって、その目的は、無機反射防止膜をエッ
チングする際に対レジスト選択比を高めてレジストパタ
ーンの寸法の変化を抑制し、これにより、被加工膜の加
工精度を高めることである。As described above, when the inorganic antireflection film is used under the resist, the step of etching the inorganic antireflection film 34 is required before the etching of the film to be processed. Then, the resist film is exposed to the etching gas for the inorganic antireflection film and etched, so that the resist film 35 undergoes a dimensional change (shortening) from Z to Z ′. In the patterning process of the film to be processed following the etching process of the inorganic antireflection film, the width of the film to be processed deviates from the initial size defined by the reticle, because the resist film that has been shortened is used as a mask. It will be. An object of the present invention is to solve the above-mentioned problems of the prior art, and an object thereof is to suppress the dimensional change of the resist pattern by increasing the resist selectivity with respect to the etching of the inorganic antireflection film. This is to improve the processing accuracy of the film to be processed.
【0007】[0007]
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、
(1)半導体基板上に被加工膜を形成しその上に無機反
射防止膜を形成する工程と、
(2)前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、
(3)前記レジスト膜をマスクとし、CF 4 (4フッ化
炭素)とHBr(臭化水素)と不活性ガスとを含む混合
ガスをエッチングガスとして使用して、前記無機反射防
止膜を選択的にエッチングする工程と、
(4)前記レジスト膜および前工程においてパターニン
グされた前記無機反射防止膜をマスクとして前記被加工
膜を選択的にエッチングする工程と、を備える半導体装
置の製造方法において、前記混合ガスにおける不活性ガ
スの混合比{不活性ガス/(CF 4 +HBr+不活性ガ
ス)}が50%以上であることを特徴とする半導体装置
の製造方法、が提供される。To achieve the above object, according to the present invention, (1) a step of forming a film to be processed on a semiconductor substrate and forming an inorganic antireflection film on the film to be processed; 2) a step of forming a resist film having a predetermined pattern by applying a photoresist on the antireflection film and performing exposure / development; (3) using the resist film as a mask , CF 4 (tetrafluoride)
A mixture containing carbon), HBr (hydrogen bromide) and an inert gas
A step of selectively etching the inorganic antireflection film by using a gas as an etching gas; and (4) selecting the film to be processed by using the resist film and the inorganic antireflection film patterned in the previous step as a mask. A step of selectively etching the semiconductor device, the method comprising:
Mixing ratio of gases {Inert gas / (CF 4 + HBr + Inert gas
)} Is 50% or more .
【0008】また、上記の目的を達成するため、本発明
によれば、
(1)半導体基板上に被加工膜を形成しその上に無機反
射防止膜を形成する工程と、
(2)前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、
(3)前記レジスト膜をマスクとし、CF 4 (4フッ化
炭素)とHBr(臭化水素)とを含む混合ガスをエッチ
ングガスとして使用して、前記無機反射防止膜を選択的
にエッチングする工程と、
(4)前記レジスト膜および前工程においてパターニン
グされた前記無機反射防止膜をマスクとして前記被加工
膜を選択的にエッチングする工程と、を備える半導体装
置の製造方法において、前記混合ガスにおけるCF 4 お
よびHBrに対するHBrの混合比{HBr/(CF 4
+HBr)}が25〜75%であることを特徴とする半
導体装置の製造方法、が提供される。In order to achieve the above object, according to the present invention, (1) a process of forming a film to be processed on a semiconductor substrate and forming an inorganic antireflection film thereon (2) the reflection A step of forming a resist film having a predetermined pattern by applying a photoresist on the prevention film and performing exposure and development; (3) using the resist film as a mask , CF 4 (tetrafluoride)
Etch mixed gas containing carbon) and HBr (hydrogen bromide)
Selectively etching the inorganic antireflection film by using the inorganic antireflection film as a masking gas , and (4) selectively etching the film to be processed by using the resist film and the inorganic antireflection film patterned in the previous step as a mask. the method of manufacturing a semiconductor device comprising the steps, a to, CF 4 Contact in the mixed gas
And the mixing ratio of HBr to HBr {HBr / (CF 4
+ HBr)} is 25 to 75%, and a method for manufacturing a semiconductor device is provided.
【0009】[0009]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は、本発明の実施の形
態を示す工程順の断面図である。まず、半導体基板11
上に下地層12を介して被加工膜13を形成し、その上
に無機反射防止膜14を形成する。ここで、下地層12
にはゲート絶縁膜、層間絶縁膜、層間絶縁膜とその上に
形成された配線層などが想定されており、被加工膜とし
ては、ポリシリコン層、ポリサイド層、Al合金膜等の
導電性薄膜、あるいはシリコン酸化膜などの絶縁膜が想
定されている。また、無機反射防止膜には、シリコン酸
窒化膜、シリコン酸化膜またはそれらの積層膜が用いら
れる。その上にポジ型化学増幅フォトレジストを塗付
し、露光・現像を行ってラインパターンやホールパター
ンを有するレジスト膜15を形成する〔図1(a)、
(d)〕。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. 1A to 1D are cross-sectional views in order of the processes, showing an embodiment of the present invention. First, the semiconductor substrate 11
A film 13 to be processed is formed on the underlying layer 12, and an inorganic antireflection film 14 is formed thereon. Here, the underlayer 12
Is assumed to be a gate insulating film, an interlayer insulating film, an interlayer insulating film and a wiring layer formed thereon, and the film to be processed is a conductive thin film such as a polysilicon layer, a polycide layer, or an Al alloy film. Alternatively, an insulating film such as a silicon oxide film is assumed. A silicon oxynitride film, a silicon oxide film, or a laminated film thereof is used as the inorganic antireflection film. A positive chemically amplified photoresist is applied thereon, and exposure and development are performed to form a resist film 15 having a line pattern or a hole pattern [FIG. 1 (a),
(D)].
【0010】次に、レジスト膜15をマスクとして無機
反射防止膜14をRIE(reactive ion
etching)法を用いて選択的にエッチングする。
エッチングガスには、CF4 (4フッ化炭素)とHBr
(臭化水素)と不活性ガス(例えば、He)との混合ガ
スを使用する〔図1(b)、(e)〕。この無機反射防
止膜のエッチング時に、ラインパターンにはX→X′、
ホールパターンにはY→Y′となる寸法変化が起きる。Next, the inorganic antireflection film 14 is subjected to RIE (reactive ion) using the resist film 15 as a mask.
Etching) is used to selectively etch.
CF 4 (carbon tetrafluoride) and HBr are used as etching gas.
A mixed gas of (hydrogen bromide) and an inert gas (for example, He) is used [FIG. 1 (b), (e)]. At the time of etching this inorganic antireflection film, the line pattern has X → X ′,
The hole pattern undergoes a dimensional change of Y → Y ′.
【0011】図2、図3は、不活性ガスとしてHeを用
い、CF4 /HBr/Heの混合ガスの混合比(流量比
に同じ)を変化させて得た実験結果を示すグラフであ
る。実験は、低圧高密度プラズマ源を有するICP(i
nductive−coupled plasma)エ
ッチング装置を使って、以下の条件下でエッチングを行
った。
圧力: 1.333Pa(10mTor
r)
ソースパワー: 400W
バイアスパワー: 100WFIGS. 2 and 3 are graphs showing the experimental results obtained by using He as the inert gas and changing the mixing ratio (the same as the flow rate ratio) of the mixed gas of CF 4 / HBr / He. The experiment shows that ICP (i
Etching was performed under the following conditions by using an n-duplicate-coupled plasma) etching apparatus. Pressure: 1.333 Pa (10 mTorr
r) Source power: 400W Bias power: 100W
【0012】図2は、無機反射防止膜14のエッチング
工程において、全流量におけるHeの混合比{He/
(CF4+HBr+He)}を50%に制御し、CF4
とHBrの混合比{HBr/(CF4 +HBr)}を変
化させたときの、レジストパターンの寸法変化率〔CD
(critical dimension) shif
tと呼ばれる〕と対レジスト選択比(レジストパターン
に対する無機反射防止膜のエッチング速度)の測定結果
を示す。図2の寸法変化率は、図1(a)、(b)のX
とX′に対する(X−X′)/Xを示すが、図1
(d)、(e)のYとY′に対する(Y′−Y)/Yに
ついても同様の結果が得られている。FIG. 2 shows that in the etching process of the inorganic antireflection film 14, the He mixture ratio {He /
(CF 4 + HBr + He)} is controlled to 50%, and CF 4
And HBr mixing ratio {HBr / (CF 4 + HBr)} is changed, the dimensional change rate of the resist pattern [CD
(Critical dimension) shif
and the resist selectivity with respect to the resist (the etching rate of the inorganic antireflection film with respect to the resist pattern) is shown. The dimensional change rate in FIG. 2 is X in FIGS. 1 (a) and 1 (b).
(X-X ') / X for X and X'is shown in FIG.
Similar results are obtained for (Y'-Y) / Y for Y and Y'in (d) and (e).
【0013】この図2によれば、楕円AおよびBで囲ま
れている部分から、CF4 とHBrの混合比{HBr/
(CF4 +HBr)}が約25〜75%のときに、レジ
ストパターンの寸法変化率と対レジスト選択比に関する
好ましい効果が得られることが分かる。なお、この図に
は描かれてないが、混合比が80%を超えると、無機反
射防止膜のエッチング速度が著しく低下し、対レジスト
選択比が低下した。According to FIG. 2, from the portion surrounded by the ellipses A and B, the mixing ratio of CF 4 and HBr {HBr /
It can be seen that when (CF 4 + HBr)} is about 25 to 75%, a favorable effect on the dimensional change rate of the resist pattern and the resist selectivity ratio is obtained. Although not shown in this figure, when the mixing ratio exceeds 80%, the etching rate of the inorganic antireflection film is remarkably reduced, and the selectivity ratio to resist is lowered.
【0014】また、図3は、無機反射防止膜のエッチン
グ工程において、CF4 とHBrの混合比{HBr/
(CF4 +HBr)}を50%(つまり、CF4:HB
r=1:1)に制御し、全流量におけるHeの混合比
{He/(CF4 +HBr+He)}を変化させたとき
の、レジストパターンの寸法変化率の実験結果を示す。
この図3によれば、全流量におけるHeの混合比{He
/(CF4 +HBr+He)}が50%を超えると、レ
ジストパターンの寸法変化率に関する好ましい効果が得
られることが分かる。Further, FIG. 3 shows that in the etching process of the inorganic antireflection film, the mixing ratio of CF 4 and HBr {HBr /
(CF 4 + HBr)} is 50% (that is, CF 4 : HB)
The experimental result of the dimensional change rate of the resist pattern is shown when the mixing ratio {He / (CF 4 + HBr + He)} of He at all flow rates is changed by controlling r = 1: 1).
According to this FIG. 3, the He mixture ratio {He
It is understood that when / (CF 4 + HBr + He)} exceeds 50%, a preferable effect on the dimensional change rate of the resist pattern is obtained.
【0015】以上の実験結果から、無機反射防止膜のエ
ッチング工程における混合ガスの混合比は、CF4 とH
Brの混合比{HBr/(CF4 +HBr)}が25〜
75%で、かつ全ガス流量におけるHeの混合比{He
/(CF4 +HBr+He)}が50%以上となるよう
に制御すると、対レジスト選択比およびレジストの寸法
変化率の好ましい効果が得られることが分かる。From the above experimental results, the mixing ratio of the mixed gas in the etching process of the inorganic antireflection film is CF 4 and H.
The Br mixing ratio {HBr / (CF 4 + HBr)} is 25 to
Mixing ratio of He at 75% and total gas flow rate {He
It is understood that when the ratio / (CF 4 + HBr + He)} is controlled to be 50% or more, preferable effects of the resist selectivity and resist dimensional change rate can be obtained.
【0016】なお、エッチングガスに混合されるHeに
ついては、これに代えてAr等他の不活性ガスを用いて
も同様の結果が得られた。また、本発明の無機反射防止
膜のエッチング工程において使用するエッチング装置
は、IPC型に限定されず、ECR(electron
cyclotron resonance)型など他
の低圧高密度プラズマ源を利用するエッチング装置でも
よく、さらには平行平板型やマグネトロン型RIE(r
eactive ion etching)装置等の低
圧高密度プラズマ型ではないエッチング装置を用いても
よい。With respect to He mixed with the etching gas, the same result was obtained even if another inert gas such as Ar was used instead of He. Further, the etching apparatus used in the step of etching the inorganic antireflection film of the present invention is not limited to the IPC type, but may be an ECR (electron type).
An etching apparatus using another low-pressure high-density plasma source such as a cyclotron resonance type may be used, and further, a parallel plate type or a magnetron type RIE (r) may be used.
An etching apparatus that is not a low-pressure high-density plasma type such as an active ion etching apparatus may be used.
【0017】無機反射防止膜14のエッチングを行った
後、図1(c)、(f)に示すように、レジスト膜15
およびパターニングされた無機反射防止膜14をマスク
として、被加工膜13のエッチングを行う。このエッチ
ングをドライ法により行う場合には、無機反射防止膜の
エッチングの際と同一のチャンバー内において引き続き
エッチングを行うことが望ましい。その後、レジスト膜
を剥離液を用いてあるいは酸素プラズマを用いて除去し
て被加工膜に対するパターニング工程を完了する。After the inorganic antireflection film 14 is etched, as shown in FIGS. 1C and 1F, a resist film 15 is formed.
The processed film 13 is etched using the patterned inorganic antireflection film 14 as a mask. When this etching is performed by the dry method, it is desirable to continue the etching in the same chamber as the etching of the inorganic antireflection film. Then, the resist film is removed using a stripping solution or oxygen plasma to complete the patterning process for the film to be processed.
【0018】[0018]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
[第1の実施例]図4は、本発明の第1の実施例を示す
工程順の断面図である。シリコン基板21上に熱酸化法
により膜厚10nmのゲート酸化膜22を形成した。次
に、減圧CVD(LPCVD)法により膜厚300nm
のポリシリコン膜23を堆積し、その上にCVD法によ
り膜厚10nmのシリコン酸窒化膜24aと膜厚40n
mのシリコン酸化膜24bを堆積して無機反射防止膜2
4を形成した。そして、ポジ型化学増幅フォトレジスト
を0.8μmの膜厚にスピン塗付し、ArFエキシマレ
ーザを露光光源とするステッパーにより露光し、現像を
行って線幅0.13μmのレジスト膜25を得た〔図4
(a)〕。Embodiments of the present invention will now be described with reference to the drawings. [First Embodiment] FIGS. 4A to 4D are sectional views showing the first embodiment of the present invention in the order of steps. A gate oxide film 22 having a film thickness of 10 nm was formed on the silicon substrate 21 by a thermal oxidation method. Next, the film thickness is 300 nm by the low pressure CVD (LPCVD) method.
Of polysilicon film 23 is deposited, and a silicon oxynitride film 24a having a film thickness of 10 nm and a film thickness of 40 n are formed on the polysilicon film 23 by a CVD method.
m silicon oxide film 24b is deposited to form the inorganic antireflection film 2
4 was formed. Then, a positive chemically amplified photoresist was spin-coated to a film thickness of 0.8 μm, exposed by a stepper using an ArF excimer laser as an exposure light source, and developed to obtain a resist film 25 having a line width of 0.13 μm. [Fig. 4
(A)].
【0019】次に、レジスト膜25をマスクとする無機
反射防止膜24のドライエッチングを行う。エッチング
はIPCエッチング装置を用いて以下の条件下で行った
〔図4(b)〕。
混合ガス: CF4 25sccm
HBr 25sccm
He 50sccm
圧力: 1.333Pa(10mTor
r)
ソースパワー: 400W
バイアスパワー: 100WNext, the inorganic antireflection film 24 is dry-etched using the resist film 25 as a mask. The etching was performed under the following conditions using an IPC etching device [FIG. 4 (b)]. Mixed gas: CF 4 25 sccm HBr 25 sccm He 50 sccm Pressure: 1.333 Pa (10 mTorr)
r) Source power: 400W Bias power: 100W
【0020】続いて、同じチャンバー内で以下の条件で
ポリシリコン膜23のエッチングを行ってゲート電極2
3′を形成した〔図4(c)〕。
混合ガス: Cl2 20sccm
HBr 100sccm
圧力: 1.333Pa(10mTor
r)
ソースパワー: 400W
バイアスパワー: 100WThen, the polysilicon film 23 is etched under the following conditions in the same chamber to form the gate electrode 2.
3'is formed [FIG. 4 (c)]. Mixed gas: Cl 2 20 sccm HBr 100 sccm Pressure: 1.333 Pa (10 mTorr)
r) Source power: 400W Bias power: 100W
【0021】[第2の実施例]図5は、本発明の第2の
実施例を示す工程順の断面図である。シリコン基板21
上に熱酸化法により膜厚10nmのゲート酸化膜22を
形成した。次に、減圧CVD(LPCVD)法により膜
厚200nmのポリシリコン膜23aを堆積し引き続き
スパッタ法によりタングステンシリサイド(WSi)膜
23bを堆積してゲート電極材料層を形成した後、その
上にCVD法により膜厚15nmのシリコン酸窒化膜2
4aと膜厚35nmのシリコン酸化膜24bを堆積して
無機反射防止膜24を形成した。そして、ポジ型化学増
幅フォトレジストを0.8μmの膜厚にスピン塗付し、
ArFエキシマレーザを露光光源とするステッパーによ
り露光し、現像を行なって線幅0.13μmのレジスト
膜25を得た〔図5(a)〕。[Second Embodiment] FIGS. 5A to 5C are sectional views in order of the processes, showing a second embodiment of the present invention. Silicon substrate 21
A gate oxide film 22 having a film thickness of 10 nm was formed on the top by a thermal oxidation method. Then, a 200 nm-thickness polysilicon film 23a is deposited by low pressure CVD (LPCVD), and a tungsten silicide (WSi) film 23b is subsequently deposited by sputtering to form a gate electrode material layer, and then a CVD method is formed thereon. 15 nm thick silicon oxynitride film 2
4a and a silicon oxide film 24b having a film thickness of 35 nm were deposited to form an inorganic antireflection film 24. Then, a positive chemically amplified photoresist is spin-coated to a film thickness of 0.8 μm,
It was exposed by a stepper using an ArF excimer laser as an exposure light source and developed to obtain a resist film 25 having a line width of 0.13 μm [FIG. 5 (a)].
【0022】次に、レジスト膜25をマスクとする無機
反射防止膜24のドライエッチングを行う。エッチング
はIPCエッチング装置を用いて以下の条件下で行った
〔図5(b)〕。
混合ガス: CF4 40sccm
HBr 20sccm
He 70sccm
圧力: 1.333Pa(10mTor
r)
ソースパワー: 400W
バイアスパワー: 100WNext, the inorganic antireflection film 24 is dry-etched using the resist film 25 as a mask. The etching was performed using an IPC etching apparatus under the following conditions [FIG. 5 (b)]. Mixed gas: CF 4 40 sccm HBr 20 sccm He 70 sccm Pressure: 1.333 Pa (10 mTorr)
r) Source power: 400W Bias power: 100W
【0023】続いて、同じチャンバー内でタングステン
シリサイド膜23bとポリシリコン膜23aとのエッチ
ングを以下の同一条件で行ってゲート電極23′を形成
した〔図5(c)〕。
混合ガス: Cl2 50sccm
O2 5sccm
圧力: 0.667Pa(5mTor
r)
ソースパワー: 400W
バイアスパワー: 100WSubsequently, the tungsten silicide film 23b and the polysilicon film 23a were etched under the same conditions in the same chamber to form a gate electrode 23 '[FIG. 5 (c)]. Mixed gas: Cl 2 50 sccm O 2 5 sccm Pressure: 0.667 Pa (5 mTorr
r) Source power: 400W Bias power: 100W
【0024】以上、好ましい実施の形態、実施例につい
て説明したが、本発明はこれらの実施の形態、実施例に
限定されるものではなく、発明の要旨を逸脱しない範囲
内において適宜の変更が可能なものである。Although the preferred embodiments and examples have been described above, the present invention is not limited to these embodiments and examples, and appropriate modifications can be made without departing from the gist of the invention. It is something.
【0025】[0025]
【発明の効果】以上説明したように、本発明は、無機反
射防止膜のエッチングガスとして、CF4 とHBrを
1:1に近い混合比で含む混合ガスを使用するものであ
るので、従来技術に比較して高い対レジスト選択比が得
られ、従って無機反射防止膜のエッチング時にレジスト
膜の寸法変化を少なくすることができる。従って、本発
明によれば、deep紫外光を用いたリソグラフィを高
精度に行うことが可能になる。As described above, the present invention uses a mixed gas containing CF 4 and HBr at a mixing ratio close to 1: 1 as the etching gas for the inorganic antireflection film. A high selection ratio with respect to the resist can be obtained as compared with the above, and therefore, the dimensional change of the resist film can be reduced during the etching of the inorganic antireflection film. Therefore, according to the present invention, it becomes possible to perform lithography using deep ultraviolet light with high accuracy.
【図1】 本発明の実施の形態を説明するための工程順
の断面図。1A to 1C are cross-sectional views in order of steps for explaining an embodiment of the present invention.
【図2】 本発明の半導体装置の製造方法において用い
られるエッチングガス中のHBrの混合比に対するレジ
スト寸法変化率と対レジスト選択比とに関する実験結果
を示すグラフ。FIG. 2 is a graph showing experimental results regarding the resist dimensional change rate and the resist selectivity with respect to the mixture ratio of HBr in the etching gas used in the method for manufacturing a semiconductor device of the present invention.
【図3】 本発明の半導体装置の製造方法において用い
られるエッチングガス中のHeの混合比に対するレジス
ト寸法変化率に関する実験結果を示すグラフ。FIG. 3 is a graph showing an experimental result regarding a resist dimensional change rate with respect to a mixing ratio of He in an etching gas used in the method for manufacturing a semiconductor device of the present invention.
【図4】 本発明の第1の実施例を説明するための工程
順の断面図。4A to 4C are cross-sectional views in the order of steps for explaining the first embodiment of the present invention.
【図5】 本発明の第2の実施例を説明するための工程
順の断面図。5A to 5C are cross-sectional views in the order of processes for explaining the second embodiment of the present invention.
【図6】 従来技術を説明するための工程順の断面図。6A to 6C are cross-sectional views in the order of processes for explaining the conventional technique.
11、31 半導体基板 12、32 下地層 13、33 被加工膜 14、24、34 無機反射防止膜 15、25、35 レジスト膜 21 シリコン基板 22 ゲート酸化膜 23、23a ポリシリコン膜 23b タングステンシリサイド膜 23′ ゲート電極 24a シリコン酸窒化膜 24b シリコン酸化膜 11, 31 Semiconductor substrate 12, 32 Underlayer 13, 33 Processed film 14, 24, 34 Inorganic antireflection film 15, 25, 35 resist film 21 Silicon substrate 22 Gate oxide film 23, 23a Polysilicon film 23b Tungsten silicide film 23 'gate electrode 24a Silicon oxynitride film 24b Silicon oxide film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3213 H01L 21/28 H01L 21/3065 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/3213 H01L 21/28 H01L 21/3065
Claims (7)
その上に無機反射防止膜を形成する工程と、 (2)前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、 (3)前記レジスト膜をマスクとし、CF 4 (4フッ化
炭素)とHBr(臭化水素)と不活性ガスとを含む混合
ガスをエッチングガスとして使用して、前記無機反射防
止膜を選択的にエッチングする工程と、 (4)前記レジスト膜および前工程においてパターニン
グされた前記無機反射防止膜をマスクとして前記被加工
膜を選択的にエッチングする工程と、を備える半導体装
置の製造方法において、前記混合ガスにおける不活性ガ
スの混合比{不活性ガス/(CF 4 +HBr+不活性ガ
ス)}が50%以上であることを特徴とする半導体装置
の製造方法。1. A process of forming a film to be processed on a semiconductor substrate and forming an inorganic antireflection film on the film, and (2) applying a photoresist on the antireflection film and exposing and developing. And (3) using the resist film as a mask to form CF 4 (tetrafluoride).
A mixture containing carbon), HBr (hydrogen bromide) and an inert gas
A step of selectively etching the inorganic antireflection film by using a gas as an etching gas; and (4) selecting the film to be processed by using the resist film and the inorganic antireflection film patterned in the previous step as a mask. A step of selectively etching the semiconductor device, the method comprising:
Mixing ratio of gases {Inert gas / (CF 4 + HBr + Inert gas
)) Is 50% or more .
ることを特徴とする請求項1に記載の半導体装置の製造
方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the inert gas is He (helium).
rに対するHBrの混合比{HBr/(CF4 +HB
r)}が25〜75%であることを特徴とする請求項1
に記載の半導体装置の製造方法。3. CF 4 and HB in the mixed gas
Mixing ratio of HBr to r {HBr / (CF 4 + HB
r)} is 25-75%.
A method of manufacturing a semiconductor device according to item 1.
その上に無機反射防止膜を形成する工程と、 (2)前記反射防止膜上にフォトレジストを塗付し露光
・現像を行って所定のパターンのレジスト膜を形成する
工程と、 (3)前記レジスト膜をマスクとし、CF 4 (4フッ化
炭素)とHBr(臭化水素)とを含む混合ガスをエッチ
ングガスとして使用して、前記無機反射防止膜を選択的
にエッチングする工程と、 (4)前記レジスト膜および前工程においてパターニン
グされた前記無機反射防止膜をマスクとして前記被加工
膜を選択的にエッチングする工程と、を備える半導体装
置の製造方法において、前記混合ガスにおけるCF 4 お
よびHBrに対するHBrの混合比{HBr/(CF 4
+HBr)}が25〜75%で あることを特徴とする半
導体装置の製造方法。4. A step of (1) forming a film to be processed on a semiconductor substrate and forming an inorganic antireflection film on the film, and (2) applying a photoresist on the antireflection film and performing exposure and development. And (3) using the resist film as a mask to form CF 4 (tetrafluoride).
Etch mixed gas containing carbon) and HBr (hydrogen bromide)
Selectively etching the inorganic antireflection film by using the inorganic antireflection film as a masking gas , and (4) selectively etching the film to be processed by using the resist film and the inorganic antireflection film patterned in the previous step as a mask. the method of manufacturing a semiconductor device comprising the steps, a to, CF 4 Contact in the mixed gas
And the mixing ratio of HBr to HBr {HBr / (CF 4
The method of manufacturing a semiconductor device + HBr)} is characterized in that 25 to 75%.
を含んで構成されていることを特徴とする請求項1〜4
の何れかに記載の半導体装置の製造方法。5. The inorganic antireflection film is configured to include a silicon oxynitride film.
A method for manufacturing a semiconductor device according to any one of 1.
シリコン酸窒化膜との積層膜であることを特徴とする請
求項1〜5の何れかに記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein the inorganic antireflection film is a laminated film of a silicon oxide film and a silicon oxynitride film.
程とが同一チャンバー内において連続して行われること
を特徴とする請求項1〜6の何れかに記載の半導体装置
の製造方法。7. The semiconductor device according to claim 1, wherein the step (3) and the step (4) are continuously performed in the same chamber. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000038971A JP3450253B2 (en) | 2000-02-17 | 2000-02-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000038971A JP3450253B2 (en) | 2000-02-17 | 2000-02-17 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230258A JP2001230258A (en) | 2001-08-24 |
JP3450253B2 true JP3450253B2 (en) | 2003-09-22 |
Family
ID=18562617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000038971A Expired - Fee Related JP3450253B2 (en) | 2000-02-17 | 2000-02-17 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3450253B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513134B2 (en) | 2010-07-21 | 2013-08-20 | Kabushiki Kaisha Toshiba | Semiconductor device producing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100628249B1 (en) | 2005-09-13 | 2006-09-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing semiconductor device |
-
2000
- 2000-02-17 JP JP2000038971A patent/JP3450253B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513134B2 (en) | 2010-07-21 | 2013-08-20 | Kabushiki Kaisha Toshiba | Semiconductor device producing method |
Also Published As
Publication number | Publication date |
---|---|
JP2001230258A (en) | 2001-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010036732A1 (en) | Method of manufacturing semiconductor device having minute gate electrodes | |
JPH09251988A (en) | Intermediate layer lithography method for removing part of intermediate layer | |
US7018930B2 (en) | Method for fabricating semiconductor device | |
JP2004031944A (en) | Forming method of very narrow width transistor gate element by photolithography | |
JP3209169B2 (en) | Method of forming gate electrode | |
JP2000091318A (en) | Manufacture of semiconductor device | |
KR100434133B1 (en) | Texas instruments incorporated | |
JP3316407B2 (en) | Method for manufacturing semiconductor device | |
US6723652B1 (en) | Dry etching method and method of manufacturing semiconductor apparatus | |
JP3450253B2 (en) | Method for manufacturing semiconductor device | |
US6627387B2 (en) | Method of photolithography | |
JP3116276B2 (en) | Photosensitive film etching method | |
JP2907314B2 (en) | Method for manufacturing semiconductor device | |
KR100596893B1 (en) | Method for gate electrode of semiconductor device | |
JP3118946B2 (en) | Dry etching method | |
JP3462485B2 (en) | Method of forming fine resist pattern | |
JPH0766176A (en) | Dry etching method | |
JPH07226396A (en) | Pattern forming method | |
JP3371180B2 (en) | Wiring formation method | |
JPH08153704A (en) | Manufacturing method for semiconductor device | |
JPH10186672A (en) | Production of semiconductor device | |
JPH09232233A (en) | Intermediate layer lithography method for contracting upper layer | |
JP2002141328A (en) | Semiconductor device and its manufacturing method | |
JP3344027B2 (en) | Dry etching method | |
JP3319157B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |