JP3449302B2 - セル送信方法及びスイッチ装置 - Google Patents
セル送信方法及びスイッチ装置Info
- Publication number
- JP3449302B2 JP3449302B2 JP19465399A JP19465399A JP3449302B2 JP 3449302 B2 JP3449302 B2 JP 3449302B2 JP 19465399 A JP19465399 A JP 19465399A JP 19465399 A JP19465399 A JP 19465399A JP 3449302 B2 JP3449302 B2 JP 3449302B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- buffer
- priority
- multicast
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
イッチを有するマルチキャスト方式に関し、一つの発信
元から複数の特定先に同時に発送するマルチキャスト方
式及びそのマルチキャストの交換方法に関する。
ポートを備え、入力ポートからのATMセルを所定の出
力ポートに送出するために、ATMスイッチ及びその制
御方法が用いられている。ここで、ATMセルは、53
バイトの固定長を有し、この内の5バイトは仮想チャネ
ルのVCI,仮想パスのVPI等の識別子用のヘッダ部
を構成しており、残りの48バイトがペイロード部を構
成している。
スを有する共通メモリを複数の出力ポートによって共用
するものがある。この形式のATMスイッチでは、入力
ポートから与えられるATMセルを順次共通メモリに格
納する一方、格納されたATMセルの共通メモリの格納
アドレスを各出力ポートに対応して設けられたアドレス
バッファに対して、書込制御回路の制御の下に、順次書
込を行っている。他方出力ポートに送出する場合、読み
出し制御回路によって、各アドレスバッファを順次指定
して、各アドレスバッファから読み出された共通メモリ
のアドレスから、格納されたATMセルを読み出し、指
定されたアドレスバッファに応じた出力ポートに送出し
ている。
めのパケットスイッチとして、特開平9−162879
号公報に記載されている共有バッファ型のATMスイッ
チがある。このATMスイッチでは、マルチキャストの
セルが入力されると、セルは共有バッファに書込まれ、
セルの書込み中にマルチキャスト先情報を順次格納する
マルチキャスト・アドレス・バッファから出力ポート毎
に設けたアドレスバッファに、共有バッファ内のアドレ
スポインタをコピーして、リキューイングする。マルチ
キャストセルの書込み中に、複数のアドレスバッファに
順次転送することによりマルチキャストを実現してい
る。
のアドレスを出力ポート毎に設けられたアドレスバッフ
ァに順番に格納して、セルを出力するときは、アドレス
バッファに格納されている順番でセルを出力する。した
がって、特開平9−162879号公報の方式では、伝
送データの品質保証を考慮したQoS制御については、
一切記載されていない。
するときに、QoS制御の一つとして、例えば、格納ア
ドレスとセルの優先クラスを示す情報を同時に格納した
としても、各出力ポート毎に一つのアドレスバッファし
か持たないので、一つのバッファに優先クラスの異なる
アドレスポインタを複数格納する必要があり、そうする
とセルを出力する時は出力のたびにアドレスバッファに
格納されているアドレスポインタの優先クラスを調べ
て、最も優先クラスの高いデータを出力するという処理
が必要になる。
9−162879号公報に記載されている共有バッファ
型のATMスイッチでは、伝送データの品質保証のQo
S制御を仮に行えても、更に高速に伝送データの品質保
証のためのQoS制御を行えることが求められている。
度の異なるバッファを有する入力バッファ型のスイッチ
を備えて、伝送データの品質保証のためのQoS制御を
行うことを課題とする。
含まれる優先クラスのフィールドを参照することによ
り、ハードウェアでそれぞれの優先クラスのバッファに
格納し、セルを出力するときは優先クラスの高いバッフ
ァに格納されているデータから優先的に出力することを
可能とし、セルの出力のたびにアドレスバッファに格納
されているアドレスポインタの優先クラスを調べて、最
も優先クラスの高いデータを出力するために、その時々
で時間を要する処理を不要とすることを課題とする。
グスイッチ部に接続されるスイッチは、ATMスイッチ
装置で所定の機能を搭載した装置スロット挿入用のAT
Mの回線カードに限らず、さまざまな種類の回線カード
を使用して、1つのセルフ・ルーティング・スイッチで
さまざまな種類の回線カードからのデータに対して、品
質保証のQoS制御を行うことができることを課題とす
る。
トのセルが入力されてデータバッファに書込まれてマル
チキャストサービスを提供する入力バッファ型スイッチ
を有するマルチキャスト方式において、前記マルチキャ
ストのセルをデータバッファ内のセルバッファに書込
み、前記セルのヘッダ部からマルチキャスト情報と優先
クラスを抽出してマルチキャストテーブルに格納し、マ
ルチキャスト先情報を格納するマルチキャスト宛先管理
部に通知するデータ書込み制御部と、前記データバッフ
ァから優先クラスの最優先クラスのセルを特定して出力
の可否をスケジューラに問い合わせるポインタ管理部
と、前記ポインタ管理部に特定されたセルの宛先を前記
マルチキャスト宛先管理部から通知されるポインタ制御
部と、前記スケジューラから出力の許可を得て前記セル
を読み出すデータ読出制御部と、前記セルと宛先を組み
合わせてセルフルーティングスイッチに出力する出力部
とを備えたことを特徴とする。また、セル送信装置から
宛先を含むセルをスイッチ装置に送り、当該スイッチ装
置で当該セルをデータバッファに格納するとともに当該
セルに含まれる宛先へセルを転送するセル送信方法にお
いて、前記セル送信装置から前記スイッチ装置に対して
送るセルに、当該セルの送信順位の優先度を示す情報を
含め、前記スイッチ装置は、前記セル送信装置から送ら
れるセルに含まれる優先度を参照して前記データバッフ
ァに格納しているセルより優先度が高い場合には当該デ
ータバッファに格納しているセルよりも前記セルを優先
して送信することを特徴とする。
前記マルチキャストのセル入力部に回線カードが接続さ
れ、前記回線カードは複数種類の回線カードであり、当
該回線カードにより対応したQoS制御を行うことを特
徴とする。
キャストのセルが入力されてデータバッファに書込んで
ルーティング交換する入力バッファ型スイッチを備えた
交換方法において、前記セルのヘッダ部からユニキャス
トか又はマルチキャストかを判別し、前記ユニキャスト
の場合には前記セル内の出力先ポートと優先クラスを読
み込んでデータバッファに書込み、前記マルチキャスト
の場合にはインデックスと優先クラスを読み込んで前記
データバッファに書込み、当該インデックスに基づいて
マルチキャストテーブルを検索して宛先ポート番号を検
出し、前記出力先ポート及び前記宛先ポート番号の優先
クラスに基づいて最優先クラスの出力ポートを決定し、
当該出力ポートのセルの出力の可否をスケジューラに問
い合わせ、スケジューラからの出力許可を得た後に前記
最優先クラスの前記セルを前記出力ポートに出力してル
ーティング設定するセルフルーティングスイッチに出力
することを特徴とする。また、セル送信装置から宛先が
付されて送られてくるセルをデータバッファに格納する
とともに当該セルに含まれる宛先へセルを転送するスイ
ッチ装置において、前記セル送信装置から送られるセル
に送信順位の優先度を示す情報を含ませるようにしてお
き、前記セル送信装置からセルが送信されたときに前記
優先度を参照して前記データバッファに格納しているセ
ルより優先度が高い場合には当該データバッファに格納
しているセルよりも前記セルを優先して送信する手段を
備えることを特徴とする。
ィングスイッチの入力部に優先クラスの異なるバッファ
を有する入力バッファ型スイッチにおいて、(1)さま
ざまな種類の回線カードを収容することができる、
(2)さまざまな種類の回線カードからのデータに対し
て1つのスイッチでQoS(Quality of Service)制御
を行うことができる、(3)さまざまな種類の回線カー
ドからのデータを1つのスイッチでマルチキャストする
ことができる、ことを特徴とする。
図面を参照しつつ詳細に説明する。
する。図1は、本発明の一実施形態を示すブロック図で
ある。図1において、100〜104は、スイッチ部1
05に接続される回線インタフェース、109は中央処
理装置、110は中央処理装置109が回線インタフェ
ース100−104やスイッチ部105の初期設定や状
態監視を行うための保守バスである。回線インタフェー
ス100〜104は例えばネットワークインタフェース
カード(NIC)によりデータリンク層の媒体アクセス
制御(MAC)に対応しており、LANプロトコルの各
種の伝送サービスを満たしている。
6,データを格納するデータバッファ107,出力ポー
ト毎にPクラス(P:正の整数)の優先キューを持つバッ
ファ制御部111,マルチキャスト情報を管理するマル
チキャストテーブル112,セルフルーティングスイッ
チ108から構成される。
出の順序を決定する時間管理部であり、ソフトウェアで
処理されることが多い。また、データバッファ107、
及びマルチキャストテーブル112は記憶装置により構
成され、記憶領域を異ならせば、一つの記憶装置でも、
外付け記憶装置でもよい。また、セルフルーティングス
イッチ108は複数のセッション設定にも対応するセグ
メントスイッチやクロスバースイッチ等が用いられ、宛
先のアドレスに従って回線に接続する。
行う。通常の場合、中央処理装置109は、プロセッサ
(CPU)、主記憶装置のメモリ、2次記憶装置、入出
力装置の操作部のキーボードや表示部のディスプレイ等
から構成され、メモリに記憶されるプログラムに従って
動作する。
は、ATM,イーサーネットなどのインタフェースを持
つ回線インタフェースカードである。以下、イーサーネ
ットのインタフェースを持つ回線カードを例に説明す
る。
先ポート番号の対応テーブルを示したフォワーディング
テーブルを持ち、このフォワーディングテーブルを参照
してIPアドレスから転送先のスイッチポート番号と優
先クラスの情報を得る。スイッチ部105に受信したデ
ータを出力する時は、イーサネットフレーム(以下、イ
ーサフレームと称する)を固定長の内部セルに分割す
る。
ユニキャスト/マルチキャスト(U/M)11を示すフ
ィールドと、優先クラス12を示すフィールドと、出力
ポート/インデックス13を示すフィールドとをヘッダ
部分に持ち、そのヘッダに実際のデータ14をカプセル
化したデータ部分から構成される。受信したIPパケッ
トがユニキャストのパケットの場合、内部セルのヘッダ
にユニキャストを示すフィールドと上記の出力ポート番
号と優先度を付加してスイッチ部105に出力する。
トの場合、マルチキャストを示す情報とバッファ制御部
111でマルチキャスト先の情報を検索するためのイン
デックスを、内部セルのヘッダに付加してスイッチ部1
05に出力する。
は、ユニキャストのある一つの優先クラスを任意に割り
当てることができ、その優先クラス情報を内部セルのヘ
ッダに付加して、スイッチ部105に出力する。
に入力されたデータがユニキャストであった場合、デー
タはデータバッファ107に出力先ポート毎に格納され
る。
を出力先ポート毎に設けられた優先クラス別の出力キュ
ーに格納する。出力キューにアドレスがキューイングさ
れると、バッファ制御部111はスケジューラ106に
対して、出力ポート単位に優先度をスケジューラ106
には通知しないで出力要求を行い、スケジューラ106
から出力許可を得ると、出力許可を得た出力ポート対応
の優先クラスの高い出力キューに格納されているデータ
を読み出して、セルフルーティングスイッチ108に出
力する。この処理を繰り返すことにより、優先度の高い
クラスキューに格納されているデータから、順次セルフ
ルーティングスイッチ108に出力する。
部ヘッダとして付加された転送先ポート番号にしたがっ
て、スイッチングを行う。スイッチから内部セルを受信
した回線インタフェースは、内部ヘッダを削除し、イー
サフレームに組立てて、IPアドレスをキーにフォワー
ディングテーブルを検索して、次に転送する端末のMA
C(Media Access Control)アドレスを得て、イーサフ
レームのヘッダを再構築してネットワークに出力する。
イッチ部105に入力されたデータがマルチキャストで
あった場合、バッファ制御部111は、受信したマルチ
キャストの内部セルをデータバッファ107に格納す
る。また同時に、バッファ制御部111は内部セルのヘ
ッダに示されたインデックスをキーにマルチキャストテ
ーブル112にアクセスして、マルチキャスト先のポー
ト番号の情報を入手して、マルチキャストする内部セル
の格納アドレスをマルチキャストの対象になっている複
数のポートの優先クラス別の出力キューに格納する。
の違いは、ユニキャストが一つの出力ポートの優先クラ
ス別の出力キューにアドレスを格納するのに対して、マ
ルチキャストは複数の出力ポート毎の優先クラス別の出
力キューに対してアドレスを格納する点である。
定される。またマルチキャストする内部セルの格納アド
レスをキューイングする出力キューは、ユニキャストで
使用する出力キューを用いる。したがってマルチキャス
トの場合、内部セルを格納したアドレスをマルチキャス
トの対象である複数のポートの出力キューにストアする
ので、以下スケジューラに対する処理はユニキャストの
時と同じ処理になる。すなわち、出力キューに格納アド
レスがキューイングされるとバッファ制御部111は、
スケジューラ106に対して出力ポート毎に出力要求を
行い、スケジューラ106からポート毎の出力許可を得
ると、優先クラスの高い出力キューに格納されているア
ドレスから対応するデータを読み出して、セルフルーテ
ィングスイッチ108に出力する。
部ヘッダとして付加された転送先ポート番号にしたがっ
てスイッチングを行う。セルフルーティングスイッチ1
08から内部セルを受信した回線インタフェース102
−104は、内部ヘッダを削除し、イーサフレームに組
立てて、IPアドレスをキーにフォワーディングテーブ
ルを検索して、次に転送する端末のMACアドレスを得
て、イーサフレームのヘッダを再構築して、ネットワー
クに出力する。
図である。図2において、200は回線カードとバッフ
ァとのインタフェース部であるLINFR、207はマ
ルチキャストテーブルを管理するメモリ(図1の112
に相当)、208はユニキャスト/マルチキャストのデ
ータを格納するデータバッファ(図1の107に相
当)、206はデータバッファ208への書き込み制御
を行うデータ書込み制御部、201はデータバッファ2
08において実際にデータを格納したアドレスを管理す
るポインタ管理部、205はポインタへのアクセス制御
を行うポインタ制御部、204はスケジューラ212の
出力許可信号にしたがってデータバッファ208からデ
ータを読み出して、セルフルーティングスイッチ108
のインタフェース部210に転送データを出力する制御
を行うデータ読出し制御部、202はマルチキャストテ
ーブル207から得た情報をキューとして格納するマル
チキャスト宛先管理部、209はスケジューラ212と
のインタフェースを行うインタフェース部LINFR、
211はセルフルーティングスイッチ108からデータ
を受信するスイッチインタフェース部SW INFR、
203は回線カードにデータを送信するときのインタフ
ェース部LINFTである。
ェース100,101に該当するとし、ATMスイッチ
部にATMセルとして、ユニキャストやマルチキャスト
用に入力されるパケットデータを信号処理する装置のゲ
ージスロットに挿入されて動作するカード形式の機能ブ
ロックであり、インピーダンス整合ばかりでなく、伝送
データのパルス整形やノイズ成分を除去するノイズキャ
ンセラー等の機能を有する。また、ネットワークを組ん
でいる場合には、例えばイーサネットの場合、衝突検出
機能とデータ送出機能を備えた回線カード等もある。
フローチャートを参照して、本実施形態の動作について
詳細に説明する。
るデータは(S11)、LINFR200で受信され
る。LINFR200では、図6に示すような優先クラ
ス情報、ユニキャスト/マルチキャスト(U/M)情報
を抽出する(S12)。このとき受信した内部セルがユ
ニキャストであれば(S13)、内部セルのヘッダから
出力先ポート情報を(S14)、受信した内部セルがマ
ルチキャストであれば(S23)、内部セルのヘッダか
らインデックスを抽出し(S24)、それらの抽出情報
と内部セルデータをデータ書込み制御部206に送信す
る(S15,S25)。抽出された情報,内部セルデー
タを受信したデータ書込み制御部206は、データバッ
ファ208に内部セルのライト処理を行う(S16,S
26)。
ライト処理の説明の前に、図3を参照してデータバッフ
ァ208の構成について説明する。
(N:正の整数)に転送されるデータを格納するための
領域と、マルチキャストデータを格納するための領域に
分割され、さらに0〜Nの各出力ポートは、0〜P
(P:正の整数)の内部セルの優先クラスに応じて格納
する領域2081が分割されている。また一つの優先ク
ラスの領域は、0〜Q個分の内部セルを格納できる領域
2082に分割されている。また、マルチキャスト格納
領域2083は、0〜U(U:正の整数)個のセルバッ
ファの領域を持つ。
085は、セルバッファ2082,2083毎にあり、
セルバッファの使用状態を示すレジスタである。使用済
みのセルバッファに対応するビットには1、未使用のセ
ルバッファには0がライトされる。空きバッファレジス
タ2084,2085は、データ書込み制御部206が
管理し、データ書込み制御部206は、伝送データであ
る内部セルのビット位置から対応するセルバッファのア
ドレスを求める。
バッファ領域をすべての出力ポートで共有する構成もあ
る。この場合、データ書込み制御部206は、データバ
ッファ208の全領域にわたって、どこに空いている領
域があるか管理する。以下の説明では、データバッファ
208は出力ポート毎に領域が分割されている前者の構
成をとるものとする。
ァ208に対して行うライト処理について説明する。
ユニキャストであった場合(S13)、データ書込み制
御部206は、LINFR200で抽出した出力先ポー
ト情報、優先クラス情報から検索する空きバッファレジ
スタを決定する(S17)。空きバッファレジスタを検
索することにより、内部セルを格納するセルバッファを
決定して、内部セルをバッファ208にライトする(S
18)。
ファ208に内部セルをライトしている間に、出力先ポ
ート情報,優先クラス情報,内部セルを格納したアドレ
スをポインタ制御部205に送信する(S32)。ポイ
ンタ制御部205は、データ書込み制御部206から受
信した出力先ポートと優先クラスの情報と内部セルを格
納したアドレス情報をポインタ管理部201に通知する
(S32)。
は、出力ポート毎に優先クラス別のバッファキューを持
ち、一つのバッファキューにはQ個のアドレスを出力待
ちキューとしてストアすることができる。したがってポ
インタ管理部201は、ポインタ制御部205から出力
ポートと優先クラスの情報を受信すると、出力ポートと
優先クラスに対応したバッファキューに、アドレスを出
力待ちキューとして順次ストアしていく(S33)。ポ
インタ管理部201はバッファキューに出力待ちキュー
が存在すると、ポインタ制御部205に対して、スケジ
ュールINF209を介してスケジューラ212に、出
力ポート単位でセルフルーティングスイッチに対する出
力要求を行い(S34)、スケジューラ212からスケ
ジュールINF209を介して、ポート毎の出力許可を
得ると(S35)、優先クラスの高いバッファキューに
格納されている出力待ちキューのアドレス情報を読み出
す。
08に優先度の異なるバッファを有し、内部セルのヘッ
ダ情報に含まれる優先クラスのフィールドを参照して、
ハードウェアで出力ポート毎の優先クラスのバッファに
格納し、スケジューラ212から出力許可を得ると、優
先クラスの高いバッファに格納されているデータから出
力することで(S36)、優先クラスの度合いに応じた
サービスを行うことにより、QoS制御を行うことがで
きるが、上述した特開平9−162879号公報に記載
されているスイッチでは、セルを格納した共有バッファ
のアドレスを出力ポート毎に設けられたアドレスバッフ
ァに順番に格納して、セルを出力するときは、アドレス
バッファに格納されている順番で、セルを出力のでQo
S制御を行えない。
が読み出したアドレス情報は、データ読出し制御部20
4に送信される(S37)。データ読出し制御部204
は、受信したアドレス情報をもとにデータバッファ20
8にアクセスして、内部セルを読み出し、SW INF
T210に内部セルを送信する(S38)。内部セルの
送信が完了すると、データ読出し制御部204はポイン
タ制御部205に送信完了を通知し、ポインタ制御部2
05は、ポインタ管理部201のバッファキューから送
信完了したキューをデキューし、データ書込み制御部2
05が管理する空きバッファレジスタにアクセスして、
送信完了したビットをクリア(0)する。SW INF
T210は受信した内部セルを、セルフルーティングス
イッチ108に出力する。
であった場合(S23)、データ書込み制御部206
は、マルチキャスト用の空きバッファレジスタ2085
を検索して内部セルを格納するアドレスを決定し、デー
タバッファ208のマルチキャスト領域2083に内部
セルを格納する。
納中に、内部セルのヘッダ情報のインデックスをキー
に、マルチキャストテーブル207にアクセスして、マ
ルチキャスト先のポート番号の情報を入手して(S2
7)、その情報をマルチキャスト宛先管理部202にラ
イトする(S28)。
理部202は、マルチキャストテーブル207から入手
した情報をキューとして、M個(M:正の整数)キュー
イングでき、順次ストアしていく。マルチキャストテー
ブル207には、あらかじめマルチキャスト先のデータ
が設定されており、インデックスをキーに検索される。
スト宛先管理部202にマルチキャストテーブル207
から入手した情報をライトすると、ポインタ制御部20
5に対して、マルチキャスト識別子と優先クラス情報と
格納アドレスを出力する(S31)。ポインタ制御部2
05は、優先クラス情報とマルチキャストを示す識別子
を受信すると、マルチキャスト宛先管理部202からキ
ューを読み出す(S32)。
例にポインタ制御部205の動作を説明すると、#1に
1が立っているので、出力ポートとして#1という情報
と優先クラスとマルチキャストの内部セルを格納したア
ドレスを、ポインタ管理部201に通知し、ユニキャス
トの時と同様に出力ポートと優先クラスに対応したバッ
ファに内部セルを格納したアドレスをキューイングし
て、#1の1をクリアする。
201にマルチキャストの内部セルを格納したアドレス
を通知した回数をカウントする内部カウンタを持ち、内
部セルを格納したアドレスをポインタ管理部201に通
知した回数をカウントする。
ている全ポートに対して行うと、マルチキャスト宛先管
理部202のキューを削除する。
く同じで、ポインタ管理部201は、出力ポート毎に優
先クラス別のバッファキューを持ち、一つのバッファキ
ューにはQ個のアドレスを出力待ちキューとしてストア
することができる(S33)。したがってポインタ管理
部201は、ポインタ制御部205から出力先ポートと
優先クラスの情報を受信すると、出力ポートと優先クラ
スに対応したバッファキューにアドレスを出力待ちキュ
ーとして順次ストアしていく。
出力待ちキューが存在すると、ポインタ制御部205に
対して出力ポート単位でリクエスト信号を出力する(S
34)。ポインタ制御部205は、スケジューラ212
からポート毎の出力許可を得ると(S35)、優先クラ
スの高いバッファキューに格納されている出力待ちキュ
ーのアドレス情報を読み出す(S36)。
08に優先度の異なるバッファを有し、内部セルのヘッ
ダ情報に含まれる優先クラスのフィールドを参照して、
ハードウェアで出力ポート毎の優先クラスのバッファに
格納し、スケジューラ212から出力許可を得ると、優
先クラスの高いバッファに格納されているデータから出
力することによりQoS制御を行うことができる。一
方、上述した特開平9−162879号公報に記載され
ているスイッチでは、セルを格納した共有バッファのア
ドレスを出力ポート毎に設けられたアドレスバッファに
順番に格納して、セルを出力するときは、アドレスバッ
ファに格納されている順番でセルを出力するので、Qo
S制御を行えない。
部205が読み出したアドレス情報は、データ読出し制
御部204に送信される(S37)。データ読出し制御
部204は、受信したアドレス情報をもとにデータバッ
ファ208にアクセスして内部セルを読み出し、SW
INFT210に内部セルを送信する(S38)。内部
セルの送信が完了するとデータ読出し制御部204はポ
インタ制御部205に送信完了したアドレスを通知し、
ポインタ制御部205は、ポインタ管理部201のバッ
ファキューから送信完了したキューをデキューし、ポイ
ンタ制御部205の内部カウンタを1減算する。もしカ
ウンタが0になれば、データ書込み制御部205が管理
する空きバッファレジスタ2085にアクセスして、送
信完了したビットをクリアする。SW INFT210
は受信した内部セルをセルフルーティングスイッチ10
8に出力する。
宛先アドレスから目的回線にルーティングして、スイッ
チングを行い、回線インタフェースで内部セルのヘッダ
部及びデータ部の構造を変換して、マルチの宛先にデー
タを伝送する。
て、主に優先クラスについて説明したが、この優先クラ
スばかりでなく、トラフィック契約や回線接続交渉時に
決定されるQoSのサービスクラスに応じて、例えばA
ALクラスA−Dに応じて、遅延パラメータ(CDV:
Cell Delay Variation)やネットワーク上で固定的に発
生する伝搬遅延と、伝送装置内で発生する遅延等の固定
遅延との最大許容伝送遅延によって、また、トラフィッ
クに対する精度を確保するためのCLR(Cell Loss Ra
tio:セル損失率)やCER(Cell Error Rate:セルエラ
ー量)等に従って、QoS制御を行うこともできる。
どのサービスで扱うマルチキャストデータは、音声や画
像といったリアルタイム性の高いデータである。これら
のデータを扱うスイッチでは、スイッチでの遅延を小さ
くする必要がある。
優先クラスの異なるインプットバッファを設けており、
スイッチングするデータに対して優先制御を行うことが
できるので、音声や画像データに対してある、優先クラ
スを割り当てることによりスイッチにおける遅延を小さ
くすることができる。
のインタフェースに共通のフォーマットを提案すること
により、回線カードの種類に依存せずデータをスイッチ
ングできる。
カードからのデータに対してデータ伝送速度の保証等の
品質サービスを維持しつつ、QoS制御できる。
構成ブロック図である。
御部の構成ブロック図である。
ファの記憶領域の説明図である。
理部の動作説明図である。
ストテーブルの記憶領域の説明図である。
データ構造図である。
ンスである。
T) 211 スイッチ受信インタフェース(SW INF
R) 212 スケジューラ(外付け) 2081 優先クラス領域 2082 セルバッファ領域 2083 マルチキャスト用セルバッファ 2084,2085 空きバッファレジスタ
Claims (2)
- 【請求項1】 セル送信装置から宛先を含むセルをスイ
ッチ装置に送り、当該スイッチ装置で当該セルをデータ
バッファに格納してから当該セルに含まれる宛先へセル
を転送するセル送信方法において、 前記セル送信装置から前記スイッチ装置に対して送るセ
ルに、前記宛先に応じた出力ポートを示す情報に加え、
当該セルの送信順位の優先度を示す情報を含めるステッ
プと、 前記スイッチ装置では、前記セル送信装置から送られる
セルに含まれる優先度を参照して前記データバッファに
格納しているセルより優先度が高い場合には当該データ
バッファに格納しているセルよりも前記セルを優先して
送信するステップとを有し、 前記セルを優先して送信するステップは、 前記セルに含められた情報をもとにユニキャストセル
か、或はマルチキャストセルかを判別し、 前記ユニキャストセルの場合には、前記ユニキャストセ
ルを前記出力ポートの情報と前記送信順位の優先度を示
す情報とに基づいて前記データバッファ上の出力ポート
毎の優先度別に割り当てられたセルバッファ上に書き込
むと共に、そのアドレス情報を出力ポート毎の優先度別
に割り当てられたバッファキューに格納し、そのアドレ
ス情報を前記出力ポート毎に前記優先度の高いバッファ
キューから読み出し、その順に該アドレス情報に基づい
て前記セルバッファ上から前記ユニキャストセルを読み
出して出力すると共に、 前記マルチキャストセルの場合には、前記マルチキャス
トセルを前記データバッファ上の該マルチキャストセル
用に割り当てられたセルバッファ上に書き込むと共に、
前記マルチキャストセルのヘッダ部に付されたインデッ
クスに基づいてマルチキャストテーブルを検索して複数
の出力ポートを示す情報を検出し、その情報と前記優先
度を示す情報に基づいて、前記セルバッファ上に格納さ
れたマルチキャストセルのアドレス情報を該複数の出力
ポートの該優先度毎に割り当てられたバッファキューに
格納し、前記アドレス情報を前記出力ポート毎に優先度
の高いバッファキューから読み出し、その順に前記アド
レス情報に基づいて前記セ ルバッファ上から前記マルチ
キャストセルを読み出して出力する ことを特徴とするセ
ル送信方法。 - 【請求項2】 セル送信装置から宛先が付されて送られ
てくるセルをデータバッファに格納してから当該セルに
含まれる宛先へセルを転送するスイッチ装置において、 前記セル送信装置から送られるセルに前記宛先に応じた
出力ポートを示す情報に加え、送信順位の優先度を示す
情報を含ませるようにしておき、前記セル送信装置から
セルが送信されたときに前記優先度を参照して前記デー
タバッファに格納しているセルより優先度が高い場合に
は当該データバッファに格納しているセルよりも前記セ
ルを優先して送信する送信手段を備え、 前記データバッファに格納されたセルは前記出力ポート
を通過してから前記宛先へ転送され、前記データバッフ
ァは、当該通過する出力ポートごとに前記セルを格納す
るように分けられ、かつ、さらに前記優先度を示す情報
ごとに前記セルを格納するように分けられ、 前記送信手段は、前記データバッファ上の前記セルの書
き込み及び読み出しを制御するバッファ制御部と、前記
セルの内のマルチキャストセルのヘッダ部に付されるイ
ンデックスに対応付けて該マルチキャストセルの宛先に
応じた複数の出力ポートを示す情報を格納するマルチキ
ャストテーブルとを備え、 前記バッファ制御部は、 前記セルを入力する入力部と、 前記入力部に入力された前記セルに含まれる情報をもと
にユニキャストセルか、マルチキャストセルかを判別
し、前記ユニキャストセルを前記出力ポートを示す情報
及び前記送信順位の優先度を示す情報に基づいて該出力
ポートの該優先度別に割り当てられたセルバッファに、
また前記マルチキャストセルを該マルチキャストセル用
に割り当てられたセルバッファにそれぞれ書き込むデー
タ書込み制御部と、 前記マルチキャストセルのインデックスに基づいて前記
マルチキャストテーブルから前記マルチキャストセルの
宛先を示す複数の出力ポートの情報を特定し格納するマ
ルチキャスト宛先管理部と、 複数の出力ポート毎に前記優先度別に割り当てられたバ
ッファキューを有し、前記セルバッファ上に格納された
前記ユニキャストセルのアドレス情報を前記出力ポート
を示す情報及び前記送信順位の優先度を示す情報に基づ
いて該出力ポートの該優先度別に割り当てた前記バッフ
ァキューに格納し、かつ、前記セルバッファ上に格納さ
れた前記マルチキャストセルのアドレス情報を前記マル
チキャスト宛先管理部に格納された複数の出力ポートを
示す情報及び前記送信順位の優先度を示す情報に基づい
て該複数の出力ポートの該優先度別に割り当てた前記バ
ッファキューに格納するポインタ管理部と、 前記ポインタ管理部に格納されたアドレス情報の読み出
し時に前記複数の出力ポート毎に優先度の高いバッファ
キューに格納されたアドレス情報から読み出すポインタ
制御部と、 前記ポインタ制御部により読み出されるアドレス情報に
基づいて前記ユニキャストセル及び前記マルチキャスト
セルを前記セルバッファからそれぞれ読み出すデータ読
出し制御部と、 前記データ読出し制御部により読み出された前記マルチ
キャストセルと前記ユニキャストセルを出力する出力部
とを備えた ことを特徴とするスイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19465399A JP3449302B2 (ja) | 1999-07-08 | 1999-07-08 | セル送信方法及びスイッチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19465399A JP3449302B2 (ja) | 1999-07-08 | 1999-07-08 | セル送信方法及びスイッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001024661A JP2001024661A (ja) | 2001-01-26 |
JP3449302B2 true JP3449302B2 (ja) | 2003-09-22 |
Family
ID=16328097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19465399A Expired - Fee Related JP3449302B2 (ja) | 1999-07-08 | 1999-07-08 | セル送信方法及びスイッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3449302B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100441883B1 (ko) * | 2002-04-04 | 2004-07-27 | 한국전자통신연구원 | 패킷 스위치 시스템의 입력 제어장치 및 방법 |
KR100458373B1 (ko) * | 2002-09-18 | 2004-11-26 | 전자부품연구원 | 이기종 프로토콜과 멀티미디어 데이터의 통합처리 방법 및장치 |
US7440470B2 (en) * | 2003-02-07 | 2008-10-21 | Fujitsu Limited | Multicasting in a high-speed switching environment |
JP4389605B2 (ja) * | 2004-02-26 | 2009-12-24 | 日本電気株式会社 | マルチキャスト情報配信システムおよびマルチキャスト情報配信方法 |
KR100758284B1 (ko) * | 2006-05-09 | 2007-09-12 | 한국전자통신연구원 | 홈네트워크 서비스 품질 보장을 위한 홈서버 장치 및 그를이용한 서비스 품질 보장 방법 |
-
1999
- 1999-07-08 JP JP19465399A patent/JP3449302B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001024661A (ja) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7773622B2 (en) | Deferred queuing in a buffered switch | |
EP1109363B1 (en) | Routing engine | |
USRE41772E1 (en) | Router device and datagram transfer method for data communication network system | |
US6052751A (en) | Method and apparatus for changing the number of access slots into a memory | |
JP2000503828A (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
US20040252685A1 (en) | Channel adapter with integrated switch | |
US7400638B2 (en) | Apparatus and methods for managing packets in a broadband data stream | |
US20020176430A1 (en) | Buffer management for communication systems | |
US6219352B1 (en) | Queue management with support for multicasts in an asynchronous transfer mode (ATM) switch | |
JPH11346223A (ja) | Atm交換機 | |
US5550978A (en) | Multiprocessor system having switches for routing cells in parallel among processors by splitting data into blocks having numbers of cells equals to proccessor bus width | |
US5732082A (en) | System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system | |
US6526452B1 (en) | Methods and apparatus for providing interfaces for mixed topology data switching system | |
US6463485B1 (en) | System for providing cell bus management in a switch platform including a write port cell count in each of a plurality of unidirectional FIFO for indicating which FIFO be able to accept more cell | |
JP3449302B2 (ja) | セル送信方法及びスイッチ装置 | |
US20040028053A1 (en) | Direct memory access circuit with ATM support | |
US6438102B1 (en) | Method and apparatus for providing asynchronous memory functions for bi-directional traffic in a switch platform | |
US6463065B1 (en) | Mixed topology data switching system | |
US6483850B1 (en) | Method and apparatus for routing cells having different formats among service modules of a switch platform | |
JP4209186B2 (ja) | パケットの高速ルーティング及びスイッチングに対するメモリ要件を低減するように構成されたプロセッサ | |
US6665673B1 (en) | Channel communication system | |
EP0674825B1 (en) | Device for the conversion of data blocks, frame structured, into atm cells and vice versa | |
KR100384996B1 (ko) | 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법 | |
US6967961B1 (en) | Method and apparatus for providing programmable memory functions for bi-directional traffic in a switch platform | |
JPH10257068A (ja) | Atmコントローラおよびatm通信制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |