JP3445557B2 - Titanium-tantalum barrier layer thin film and method of forming the same - Google Patents

Titanium-tantalum barrier layer thin film and method of forming the same

Info

Publication number
JP3445557B2
JP3445557B2 JP2000152242A JP2000152242A JP3445557B2 JP 3445557 B2 JP3445557 B2 JP 3445557B2 JP 2000152242 A JP2000152242 A JP 2000152242A JP 2000152242 A JP2000152242 A JP 2000152242A JP 3445557 B2 JP3445557 B2 JP 3445557B2
Authority
JP
Japan
Prior art keywords
titanium
thin film
tantalum
barrier layer
sputtering target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000152242A
Other languages
Japanese (ja)
Other versions
JP2001110751A (en
Inventor
ボウミック シッドハーザ
マンシン マーチャント サイレッシュ
オー ミンセオク
クマー ロイ プラディプ
セン シッドハーザ
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JP2001110751A publication Critical patent/JP2001110751A/en
Application granted granted Critical
Publication of JP3445557B2 publication Critical patent/JP3445557B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】関連出願 本出願は1999年3月29日に出願された不活性化N
GUSI C.O.S.技術から誘導されたプラズマ電
荷蓄積の検出と題する発明者、エム・ロビンズ(M.L
obbins)、ラウリ・エム・ネルソン(Lauri
M.Nelson)、シッダハータ・ボーミク(Si
ddhartha Bhowmik)、サイレッシュ・
エム・マーチャント(Sailesh M.Merch
ant)、プラディップ・ケイ・ロイ(Pradip
K.Roy)、シダハータ・セン(Sidhartha
Sen)及びミンセオク・オー(Minseok O
h)による米国特許出願第60/126.681号の優
先権を請求するものである。
RELATED APPLICATION This application was filed on March 29, 1999 inactivation N
GUSI C. O. S. Inventor M Robbins (ML) entitled Detection of Plasma Charge Accumulation Induced by Technology
obbins), Lauri M. Nelson (Lauri)
M. Nelson), Siddhatha Bomiku (Si
ddhartha Bhowmik), Syresh
M. Merch
ant), Pradip Kay Roy
K. Roy, Sidhartha Sen
Sen and Minseok O
Claiming priority of US Patent Application No. 60 / 126.681 according to h).

【0002】本出願はまた、1999年5月24日に出
願された銅相互接続のための拡散障壁材料としてのチタ
ン−タンタル合金の使用と題する発明者、シッダハータ
・ボーミク(Siddhartha Bhowmi
k)、サイレッシュ・エム・マーチャント(Saile
sh M.Merchant)、ミンセオク・オー(M
inseok Oh)、プラディップ・ケイ・ロイ(P
radip K.Roy)及びシダハータ・セン(Si
dhartha Sen)による米国特許第60/13
5.565号の優先権を請求するものである。
This application is also the inventor, Siddhartha Bhowmi, entitled Use of Titanium-Tantalum Alloys as a Diffusion Barrier Material for Copper Interconnects, filed May 24, 1999.
k), Silesh M Merchant (Saile)
sh M. Merchant), Minseok Oh (M
inseok Oh), Pradip Kay Roy (P
radip K. Roy) and Shidaharta Sen (Si
Dhartha Sen) US Patent No. 60/13
Claiming the priority of 5.565.

【0003】本発明の分野 本発明は一般的に、半導体堆積回路デバイスに関する。
より具体的には、本発明はチタン−タンタル障壁層薄膜
を含む集積回路デバイス及びそのような集積回路デバイ
スの作製方法に関する。
FIELD OF THE INVENTION The present invention relates generally to semiconductor deposited circuit devices.
More specifically, the present invention relates to integrated circuit devices including titanium-tantalum barrier layer thin films and methods of making such integrated circuit devices.

【0004】本発明の背景 一般的に半導体集積回路デバイスにおいて、デバイスの
相互接続又はワイヤ層として用いられるような導電性材
料とともに用いるために、障壁層薄膜を形成するのが好
ましい。導電性材料は一般に、誘電体材料により、半導
体集積回路デバイスの他の部分から分離される。ダマシ
ンプロセスにおいて、相互接続構造又はワイヤパターン
は、誘電体薄膜内に形成された溝又は他の開口内に形成
される。非ダマシンプロセスにおいて、導電性相互接続
構造は、誘電体薄膜上に形成される。
[0004] In the background generally to semiconductor integrated circuit devices of the present invention, for use with a conductive material such as those used as an interconnect or wire layer of the device is preferably formed a barrier layer film. The conductive material is typically separated from other parts of the semiconductor integrated circuit device by a dielectric material. In a damascene process, interconnect structures or wire patterns are formed in trenches or other openings formed in a dielectric thin film. In non-damascene processes, conductive interconnect structures are formed on dielectric thin films.

【0005】導電性材料の部分が誘電体材料を貫いて、
他のデバイス能動部分中に移動するのを防止するため
に、誘電体材料と導電性材料間に、障壁層薄膜が必要で
ある。そのような移動によって、誘電体材料を貫いて、
レベル間又はレベル内の短絡が起りうる。導電性材料の
一部が、半導体産業で一般に用いられているシリコン基
板のような下のシリコン中に移動した時、各種デバイス
特性に悪影響が生じうる。たとえば、接合漏れ電流が生
じる可能性があり、シリコン基板内に形成されたトラン
ジスタの閾値電圧(Vt)レベルが変化する可能性があ
る。多くの場合、デバイスの機能が破壊される可能性が
ある。
A portion of the conductive material penetrates the dielectric material,
A barrier layer thin film is required between the dielectric material and the conductive material to prevent migration into other active parts of the device. Through such movement, through the dielectric material,
Short circuits between or within levels can occur. When some of the conductive material moves into the underlying silicon, such as the silicon substrate commonly used in the semiconductor industry, various device characteristics can be adversely affected. For example, junction leakage currents can occur and the threshold voltage (Vt) level of transistors formed in the silicon substrate can change. In many cases, the functionality of the device can be destroyed.

【0006】銅は半導体構造を通して最も移動しやすい
ため、銅(Cu)を導電性相互接続材料として用いた
時、上の効果は特に関心がもたれる。銅は導電性が勝れ
ているため、半導体集積回路作製において好まれる。従
って、ダマシン構造内で導電性材料として銅が用いられ
る時、導電性の銅材料は障壁層薄膜内に、事実用封じ込
められる。障壁層薄膜は銅のような導電性薄膜を、それ
らを上又は中に形成された誘電体薄膜から分離するため
に、用いられるようになった。障壁層材料はまた、導電
性薄膜が別の導電性薄膜又は半導体デバイスの領域に接
触する接触領域内でも、用途を見い出す。本出願におい
て、障壁層材料は、導電性材料間又は導電性材料と半導
体材料間のスパイクを抑える。
The above effects are of particular interest when copper (Cu) is used as the conductive interconnect material, since copper is the most mobile through semiconductor structures. Copper is preferred in semiconductor integrated circuit fabrication because it has excellent conductivity. Thus, when copper is used as the conductive material in a damascene structure, the conductive copper material is effectively contained within the barrier layer film. Barrier layer thin films have become used to separate conductive thin films, such as copper, from dielectric thin films formed on or in them. Barrier layer materials also find use in contact areas where a conductive thin film contacts another conductive thin film or a region of a semiconductor device. In the present application, the barrier layer material suppresses spikes between conductive materials or between conductive and semiconductor materials.

【0007】半導体作製の技術により、多くの導電性障
壁材料が得られる。しかし、従来の障壁材料のそれぞれ
には限界があり、それらは現在最も望ましいが半導体を
貫いて最も移動しやすい銅薄膜とともに用いた時、その
効果は制限される。従来銅とともに用いられている障壁
材料の例は、タンタル(Ta)である。この出願におい
て、タンタルを用いることに伴う欠点は、タンタルが二
酸化シリコン(あるいは“酸化物”とよぶ)のような従
来用いられている誘電体薄膜と十分固着しないことであ
る。タンタルの使用に付随した制約のため、タンタル窒
化物(TaN)もまた銅とともに障壁材料として用いら
れてきた。タンタル窒化物(TaN)にはそれが酸化物
及び他の誘電体薄膜によく固着するという利点がある。
しかし、タンタル窒化物を障壁層材料として用いること
に伴う欠点は、材料間に形成される境界に沿ったタンタ
ル窒化物と銅の間の原子的な整合性が悪いことにある。
従って、Cu−TaN薄膜構造は、Cu−Ta薄膜構造
よりはるかに歪む。銅とタンタル窒化物間の原子的整合
は、ある原子面で欠陥を含む。
Many conductive barrier materials are available from semiconductor fabrication techniques. However, each of the conventional barrier materials has limitations that limit its effectiveness when used with copper thin films, which are currently the most desirable but most mobile through semiconductors. An example of a barrier material conventionally used with copper is tantalum (Ta). In this application, a drawback associated with using tantalum is that tantalum does not adhere well to conventionally used dielectric thin films such as silicon dioxide (also called "oxide"). Tantalum nitride (TaN) has also been used as a barrier material with copper due to the limitations associated with the use of tantalum. Tantalum nitride (TaN) has the advantage that it adheres well to oxides and other dielectric thin films.
However, a drawback associated with using tantalum nitride as a barrier layer material is the poor atomic compatibility between tantalum nitride and copper along the boundaries formed between the materials.
Therefore, the Cu-TaN thin film structure is much more distorted than the Cu-Ta thin film structure. The atomic match between copper and tantalum nitride contains defects at some atomic planes.

【0008】銅とともに障壁層材料として提案され、時
には使用されてきた他の材料も、欠点を示し、そのため
銅薄膜とともに使用することが不適当になっている。た
とえば、チタン窒化物(TiN)も銅と形成する境界に
沿った原子面上で、原子的整合性の悪さを示す。純粋な
チタン(Ti)は一般に銅とともに障壁層材料として用
いるのに不適切と、考えられている。なぜなら、チタン
は銅と結合し、金属間化合物を形成し、それは銅薄膜の
導電性を下る。チタンは酸化物のような誘電体材料に良
く固着する材料である。
Other materials that have been proposed and sometimes used as barrier layer materials with copper also exhibit disadvantages, making them unsuitable for use with copper thin films. For example, titanium nitride (TiN) also exhibits poor atomic integrity on the atomic planes along the boundaries that form with copper. Pure titanium (Ti) is generally considered unsuitable for use with copper as a barrier layer material. Because titanium combines with copper to form an intermetallic compound, which reduces the conductivity of the copper film. Titanium is a material that adheres well to dielectric materials such as oxides.

【0009】技術的に必要とされていることは、銅及び
他の導電性材料とともに使用するのに適し、酸化物及び
他の誘電体薄膜によく固着し、境界を形成する導電性薄
膜と、低い歪又はヘテロエピタキシャル関係を生じる障
壁材料である。本発明の目的は、そのような障壁層薄膜
とそれを形成する方法を、実現することである。
What is technically needed is a conductive thin film suitable for use with copper and other conductive materials that adheres well to and forms boundaries with oxide and other dielectric thin films; A barrier material that produces a low strain or heteroepitaxial relationship. The object of the invention is to realize such a barrier layer thin film and a method for forming it.

【0010】本発明の要約 これらの目標及び他の目標を実現するために、それらの
目的を考え、本発明はチタン−タンタル障壁層薄膜及び
それらの形成方法を実現する。この障壁層は銅とともに
用いるのに、特に適している。チタン−タンタル障壁層
薄膜は、合成薄膜でもよく、あるいは濃度勾配をもつ単
一の薄膜でもよい。薄膜の第1の表面は、現在の技術で
一般に用いられるような下の誘電体材料に良く固着する
ように、チタン過剰/タンタル欠乏である。薄膜の相対
する面は、導電性材料とヘテロエピタキシャル接合を形
成し、導電性材料の導電性を下る金属間化合物の好まし
くない形成を避けるため、チタン欠乏/タンタル過剰で
ある。
SUMMARY OF THE INVENTION In view of these and other objectives, to accomplish these and other objectives, the present invention provides titanium-tantalum barrier layer thin films and methods of forming the same. This barrier layer is particularly suitable for use with copper. The titanium-tantalum barrier layer thin film may be a synthetic thin film or a single thin film having a concentration gradient. The first surface of the thin film is titanium rich / tantalum depleted so that it adheres well to the underlying dielectric material as commonly used in the current art. Opposite faces of the thin film are titanium-deficient / tantalum-excess to form a heteroepitaxial junction with the conductive material and to avoid undesired formation of intermetallic compounds that reduce the conductivity of the conductive material.

【0011】本発明はまた、合成薄膜及び濃度勾配を有
する単一薄膜の形成方法を明らかにする。合成薄膜の形
成方法は、1ないし複数のスパッタリングターゲットを
用いたスパッタ堆積プロセスを含んでよい。この方法及
び生成する障壁層薄膜は、ダマシン及び非ダマシンプロ
セス技術の両方に適している。
The present invention also reveals a method of forming a synthetic thin film and a single thin film having a concentration gradient. The method of forming the synthetic thin film may include a sputter deposition process using one or more sputtering targets. This method and the resulting barrier layer thin film are suitable for both damascene and non-damascene process technologies.

【0012】本発明の詳細な記述 本発明はチタン及びタンタルから成る障壁層薄膜の形成
方法及び構造を、明らかにする。本発明の障壁層薄膜の
それぞれは、誘電体材料と隣接する表面を形成する薄膜
の部分で相対的にチタン過剰で、導電性材料と隣接する
表面を形成する薄膜の部分で、相対的にタンタル過剰で
ある。本発明に従って形成される障壁層薄膜は、ダマシ
ン又は非ダマシンプロセス用途に使用できる。
DETAILED DESCRIPTION OF THE INVENTION The present invention reveals a method and structure for forming a barrier layer thin film of titanium and tantalum. Each of the barrier layer thin films of the present invention is relatively titanium-excessive in the portion of the thin film forming the surface adjacent to the dielectric material and relatively tantalum in the portion of the thin film forming the surface adjacent to the conductive material. Excess. Barrier layer thin films formed in accordance with the present invention can be used in damascene or non-damascene process applications.

【0013】図1は下部層15上に形成された誘電体薄
膜17内に形成されたダマシン開口21を示す。下部層
15はその上に誘電体薄膜17が形成される任意の層で
よい。実施例に従うと、下部層15は一般に半導体プロ
セス産業で用いられるシリコン基板のような基板でよ
い。別の実施例に従うと、下部層15は導電性薄膜でよ
く、その中の開口21はその中に形成すべき導電層と下
の導電性薄膜間の接触を形成するために用いてもよい。
別の実施例において、下部層15は更に誘電体材料でよ
く、その場合、図1に示された断面は単に、下の接触が
作られつつない領域内に形成されたダマシン開口の断面
図である。誘電体薄膜17は酸化物(二酸化シリコン)
又は窒化物(シリコン窒化物)薄膜といった半導体製造
産業で用いられる適当な誘電体薄膜でよい。誘電体薄膜
17は化学気相堆積及びスピン−オン技術を含む各種方
法のいずれかで形成してよい。
FIG. 1 shows a damascene opening 21 formed in a dielectric thin film 17 formed on a lower layer 15. The lower layer 15 may be any layer on which the dielectric thin film 17 is formed. According to an embodiment, the bottom layer 15 may be a substrate, such as the silicon substrate commonly used in the semiconductor processing industry. According to another embodiment, the lower layer 15 may be a conductive thin film, and the opening 21 therein may be used to form a contact between the conductive layer to be formed therein and the conductive thin film below.
In another embodiment, the bottom layer 15 may also be a dielectric material, in which case the cross-section shown in FIG. 1 is simply a cross-sectional view of the damascene opening formed in the region where the underlying contact is not being made. is there. Dielectric thin film 17 is oxide (silicon dioxide)
Alternatively, it may be a suitable dielectric thin film used in the semiconductor manufacturing industry such as a nitride (silicon nitride) thin film. Dielectric thin film 17 may be formed by any of a variety of methods including chemical vapor deposition and spin-on techniques.

【0014】誘電体薄膜17内に形成される開口21
は、従来の方法を用いて形成してよい。開口21は一般
に二重ダマシン開口と呼ばれる二段構造である。本発明
は二重ダマシン開口内に形成された構造に限定すること
を意図していないことを理解する必要がある。むしろ、
ビア、溝又は単一ダマシン開口といった各種形態をもつ
開口を、用いてもよい。ダマシン開口21は側壁33及
び底面24を含む。底面24は下部層15の上部表面で
よい。障壁層薄膜125は図2に関連して述べる濃度勾
配を有するチタン−タンタル障壁層薄膜である。障壁層
薄膜125は誘電体薄膜17の最上部表面、開口21の
側壁23及び底面24を含む露出された表面上に形成さ
れる。障壁層薄膜125はダマシン開口21を完全には
満さない。
Opening 21 formed in the dielectric thin film 17
May be formed using conventional methods. The opening 21 has a two-stage structure generally called a double damascene opening. It should be understood that the present invention is not intended to be limited to structures formed within double damascene openings. Rather,
Openings with various configurations such as vias, trenches or single damascene openings may be used. The damascene opening 21 includes a side wall 33 and a bottom surface 24. The bottom surface 24 may be the upper surface of the lower layer 15. Barrier layer thin film 125 is a titanium-tantalum barrier layer thin film having the concentration gradient described in connection with FIG. Barrier layer thin film 125 is formed on the top surface of dielectric thin film 17, the exposed surfaces including sidewalls 23 and bottom surface 24 of opening 21. The barrier layer thin film 125 does not completely fill the damascene opening 21.

【0015】実施例1 濃度勾配を有するチタン−タン
タル障壁層薄膜 次に、図2を参照すると、チタン−タンタル障壁層薄膜
125の拡大図が示されている。チタン−タンタル層1
25が下部部材1の露出された表面3上に、形成され
る。下部材料1はCVDを用いて形成される酸化物薄膜
のような半導体プロセス産業で一般に用いられる適当な
誘電体でよい。露出された表面3は図1に示された最上
部表面19のような誘電体薄膜の最上部表面でよく、あ
るいは図1でそれぞれ部分23及び24で示されるよう
な誘電体薄膜中に形成された開口の側壁又は底面を表わ
してもよい。いずれにしても、堆積させた薄膜の先端表
面11が、露出された表面3上に形成される。
Example 1 Titanium-Tan with concentration gradient
Tal Barrier Layer Thin Film Referring now to FIG. 2, an enlarged view of a titanium-tantalum barrier layer thin film 125 is shown. Titanium-tantalum layer 1
25 is formed on the exposed surface 3 of the lower member 1. The bottom material 1 may be any suitable dielectric commonly used in the semiconductor process industry such as oxide thin films formed using CVD. The exposed surface 3 may be the top surface of a dielectric film, such as the top surface 19 shown in FIG. 1, or may be formed in a dielectric film as shown in FIG. 1 at portions 23 and 24 respectively. It may represent the side wall or the bottom of the open opening. In any case, the tip surface 11 of the deposited thin film is formed on the exposed surface 3.

【0016】チタン−タンタル薄膜125はチタン及び
タンタルから成り、薄膜の深さを通して、2つの成分の
相対的な比率の勾配を含む。堆積させた薄膜の先端表面
は、堆積プロセス中形成された第1の、あるいは先端部
分である。チタン−タンタル障壁層薄膜125は、図2
に示されるように、露出された表面3上に堆積させるか
ら、チタン−タンタル障壁層薄膜125の先端表面11
は、図2に示された底部である。逆に、薄膜の最上部
は、後部表面12すなわち薄膜125の最上部表面で終
端する。
The titanium-tantalum thin film 125 consists of titanium and tantalum and contains a gradient of the relative proportions of the two components throughout the depth of the thin film. The tip surface of the deposited thin film is the first, or tip portion, formed during the deposition process. The titanium-tantalum barrier layer thin film 125 is shown in FIG.
, The tip surface 11 of the titanium-tantalum barrier layer thin film 125 is deposited on the exposed surface 3, as shown in FIG.
Is the bottom shown in FIG. Conversely, the top of the membrane terminates in the back surface 12, or the top surface of the membrane 125.

【0017】濃度勾配を有する薄膜内のチタンの相対的
濃度は、露出された表面3に隣接した薄膜内の部分で最
大となり、薄膜125と下の材料1の露出された表面3
の間に形成された境界領域から垂直に延びる方向13に
沿って減少する。従って、下部部分5内のチタンの重量
パーセントは、中央部分7中のそれより大きく、中央部
分のそれは上部部分9中のそれより大きい。従って、薄
膜125内のタンタルの相対的な重量濃度は、薄膜12
5の先端表面11と下の材料1の露出された表面3の間
に形成された境界領域内で、最小になる。薄膜内のタン
タルの相対的な重量濃度は、露出された表面3から垂直
に延びる方向13に沿って増加する。従って、薄膜内の
タンタルの相対的な重量濃度は、下部部分5内で最小に
なり、中央部分7で増加し、上部部分9内で最大にな
る。タンタル及びチタンの両方に関して、領域5,7及
び9は薄膜内の成分の相対的な重量濃度の勾配を示すよ
う、任意に選択されることを理解する必要がある。薄膜
は生成した状態では、上に堆積させる露出された表面に
隣接した薄膜の部分内で、相対的にチタン過剰/タンタ
ル欠乏領域を含む。最上部表面12に最も近い薄膜の部
分は、それとは逆に相対的にタンタル過剰、チタン欠乏
である。チタン及びタンタルの相対的な重量濃度は、方
向13に沿って変化する勾配を形成し、薄膜内で3つの
個別の異なる区別しうる領域を限定することを意図して
いない。実施例において、勾配は徐々に変化するか連続
した勾配でよい。
The relative concentration of titanium in the thin film having the concentration gradient is greatest in the portion of the thin film adjacent to the exposed surface 3, and the thin film 125 and the exposed surface 3 of material 1 below.
Along a direction 13 that extends perpendicularly from the boundary region formed between. Therefore, the weight percentage of titanium in the lower portion 5 is greater than that in the central portion 7, and that in the central portion is greater than that in the upper portion 9. Therefore, the relative weight concentration of tantalum in thin film 125 is
5 within the boundary region formed between the tip surface 11 of 5 and the exposed surface 3 of the underlying material 1. The relative weight concentration of tantalum in the film increases along a direction 13 extending vertically from the exposed surface 3. Thus, the relative weight concentration of tantalum in the film is minimal in the lower part 5, increasing in the central part 7 and maximizing in the upper part 9. It should be understood that for both tantalum and titanium, the regions 5, 7 and 9 are arbitrarily chosen to exhibit a relative weight concentration gradient of components within the film. The thin film, as produced, includes relatively titanium rich / tantalum depleted regions within the portion of the thin film adjacent the exposed surface to be deposited thereon. On the contrary, the portion of the thin film closest to the uppermost surface 12 is relatively tantalum-rich and titanium-deficient. The relative weight concentrations of titanium and tantalum form a gradient that varies along direction 13 and are not intended to define three distinct and distinct regions within the film. In embodiments, the gradient may be a gradual or continuous gradient.

【0018】そのように生成したチタン−タンタル薄膜
は、以下のような形状を作る。下部部分5内の薄膜の部
分はチタン過剰、タンタル欠乏で、それによって下部表
面11は酸化物薄膜のような下の誘電体薄膜に、良く固
着する。チタン−タンタル薄膜125の上部部分9はタ
ンタル過剰、チタン欠乏で、後部表面12が上部表面1
2上に形成してよい銅のような導電性薄膜とヘテロエピ
タキシャル関係を形成する。領域9及び上部表面12は
チタン欠乏であるため、銅とチタンの相互作用が抑えら
れ、それによって望ましくない金属間化合物の形成が除
かれる。そのような金属間化合物は、銅薄膜の導電率を
下る。
The titanium-tantalum thin film thus produced has the following shape. The portion of the thin film within the lower portion 5 is titanium rich and tantalum deficient, which causes the lower surface 11 to adhere well to the underlying dielectric thin film, such as an oxide thin film. The upper portion 9 of the titanium-tantalum thin film 125 is tantalum-excessive and titanium-deficient, and the rear surface 12 is the upper surface 1.
2. Form a heteroepitaxial relationship with a conductive thin film, such as copper, that may be formed on. The regions 9 and the top surface 12 are titanium deficient, which suppresses the copper-titanium interaction, thereby eliminating the formation of unwanted intermetallic compounds. Such intermetallic compounds reduce the conductivity of the copper thin film.

【0019】第1の実施態様に従うと、チタン−タンタ
ル薄膜125はスパッタリングプロセスを用いて形成さ
れ、それは当業者には入手しうる任意の従来のスパッタ
リング手段で行ってよい。全体に一様なチタン−タンタ
ル組成を有する均一なスパッタリングターゲットが用い
られる。ターゲット材料のスパッタリングを可能にする
ように、ターゲットにパワーを印加し、エネルギーを与
えることにより、元素チタン(原子重量:48)及びタ
ンタル(原子重量:181)の相対的な原子重量のた
め、上述のように薄膜が生じる。チタン及びタンタルで
形成された均一なターゲットに電流を印加した時、軽い
方の元素であるチタンがターゲットから最初に、かつよ
り高い速度でスパッタされることは、スパッタプロセス
の自然の結果である。従って、そのようなスパッタ堆積
プロセス中、チタンは露出された表面に最初にスパッタ
堆積される好ましい成分になるであろう。チタンはより
軽く、薄膜を上に堆積させている表面上で、“最初に着
地”する。スパッタリングプロセスが続くにつれ、チタ
ンは均一なターゲットから選択的にスパッタ除去され
る。これによりタンタルがより露出され、次にそれはタ
ーゲットからスパッタされる。このようにして、相対的
にチタン過剰/タンタル欠乏の先端表面と相対的にタン
タル過剰/チタン欠乏の後方部分を有する薄膜が、チタ
ン及びタンタルで形成され、全体に均一な成分を有する
スパッタリングターゲットから形成できる。
According to the first embodiment, the titanium-tantalum thin film 125 is formed using a sputtering process, which may be done by any conventional sputtering means available to those skilled in the art. A uniform sputtering target with a uniform titanium-tantalum composition throughout is used. Due to the relative atomic weights of elemental titanium (atomic weight: 48) and tantalum (atomic weight: 181) by applying power and energy to the target so as to allow sputtering of the target material, the above A thin film is produced. It is a natural result of the sputtering process that when the current is applied to a uniform target made of titanium and tantalum, the lighter element, titanium, is sputtered from the target initially and at a higher rate. Thus, during such a sputter deposition process, titanium will be the preferred component to be first sputter deposited on the exposed surface. Titanium is lighter and "lands first" on the surface on which the thin film is deposited. As the sputtering process continues, titanium is selectively sputtered away from the uniform target. This exposes more tantalum, which is then sputtered from the target. In this way, a thin film having a relatively titanium-excessive / tantalum-deficient tip surface and a relatively tantalum-excessive / titanium-deficient rear portion is formed from titanium and tantalum, and from a sputtering target having a uniform component throughout. Can be formed.

【0020】第1の実施態様に従い、堆積する表面と形
成する境界に対し垂直な方向13に沿って濃度勾配を有
するチタン−タンタル障壁層薄膜125は、異なるチタ
ン−タンタル比を有する任意の各種の均一なスパッタリ
ングターゲットから、形成できることを指摘する必要が
ある。しかし、スパッタリングターゲットが全体的に均
一な組成であるにもかかわらず、スパッタリングにより
生じた薄膜は、後部表面より先端表面でよりチタンを含
み、後部表面より先端表面でタンタルが少いということ
が、本発明の特徴である。
In accordance with the first embodiment, the titanium-tantalum barrier layer thin film 125 having a concentration gradient along the direction 13 perpendicular to the surface to be deposited and the boundary to be formed is any of various types having different titanium-tantalum ratios. It is necessary to point out that it can be formed from a uniform sputtering target. However, despite the fact that the sputtering target has an overall uniform composition, the thin film produced by sputtering contains more titanium on the tip surface than the back surface, and less tantalum on the tip surface than the back surface, This is a feature of the present invention.

【0021】第2の実施態様に従うと、図2に関連して
述べたような方向13に沿った濃度勾配を有するチタン
−タンタル障壁層薄膜125を、2つの別々のスパッタ
リングターゲットを用いるスパッタ堆積プロセスを用い
て形成してもよい。第2の実施例に従うと、チタンスパ
ッタリングターゲット及びタンタルスパッタリングター
ゲットの両方が、スパッタリング装置力に含まれる。相
互汚染によるターゲット表面の汚染を防止するため、シ
ャッタを用いてもよい。ターゲットは別々に制御可能
で、スパッタリング装置内に配置された基板の露出され
た表面上に、別々に独立して薄膜を堆積させるのに、そ
れぞれ適している。各ターゲットからスパッタされる材
料の量は、スパッタリングターゲットに印加される電流
又はパワーの量に比例し、従って制御できる。スパッタ
リングターゲットのそれぞれに同時に電流を供給するこ
とにより、材料は両方のターゲットから露出された表面
上に同時にスパッタされ、それによってチタンとタンタ
ルの両方を含む薄膜が生成する。スパッタリングターゲ
ットに供給される相対的なパワー、アンペア又は電圧を
変えることにより、チタン及びタンタルの変化する濃度
を有する薄膜が生成する。
According to a second embodiment, a titanium-tantalum barrier layer thin film 125 having a concentration gradient along the direction 13 as described in connection with FIG. 2 is used in a sputter deposition process using two separate sputtering targets. You may form using. According to the second embodiment, both the titanium sputtering target and the tantalum sputtering target are included in the sputtering apparatus force. A shutter may be used to prevent contamination of the target surface due to cross-contamination. The targets are separately controllable and each suitable for separately and independently depositing thin films on the exposed surface of a substrate located in a sputtering apparatus. The amount of material sputtered from each target is proportional to the amount of current or power applied to the sputtering target and can therefore be controlled. By simultaneously supplying current to each of the sputtering targets, the material is simultaneously sputtered onto the surface exposed from both targets, thereby producing a thin film containing both titanium and tantalum. Varying the relative power, amps or voltage supplied to the sputtering target produces thin films with varying concentrations of titanium and tantalum.

【0022】第2の実施態様に従うと、上述の薄膜を形
成するために用いられるスパッタリングプロセスの初期
段階中、タンタルより多い量のチタンが基板の露出され
た表面上にスパッタされるように、条件が選択される。
従って、相対的にチタン過剰の薄膜部分が、最初に形成
される。スパッタリングプロセスが続くにつれ、スパッ
タリングターゲットに供給されるパワーは、相対的に多
くのタンタルがスパッタされ、より高いタンタル/チタ
ン濃度化を有する薄膜が生成されるように、調整され
る。合成薄膜の後方端がなお大きなタンタル/チタン濃
度化を有するように、スパッタリングプロセス条件が再
び変えられる。このようにして、スパッタリング条件
は、後方端でタンタル過剰、チタン−タンタル薄膜が生
成されるように、選択される。
According to a second embodiment, during the initial stages of the sputtering process used to form the above-mentioned thin film, the conditions are such that a greater amount of titanium than tantalum is sputtered onto the exposed surface of the substrate. Is selected.
Therefore, a relatively titanium-rich thin film portion is first formed. As the sputtering process continues, the power delivered to the sputtering target is adjusted so that relatively more tantalum is sputtered, producing a thin film with a higher tantalum / titanium concentration. The sputtering process conditions are changed again so that the trailing edge of the synthetic film still has a large tantalum / titanium densification. In this way, the sputtering conditions are selected so that a tantalum-rich, titanium-tantalum thin film is produced at the trailing edge.

【0023】図2に関連して述べた3つの個別の薄膜部
分は、単に例に過ぎないことを、再度強調する必要があ
る。好ましい実施例において、表面上にスパッタされる
チタンとタンタルの相対的な量は、2つのターゲットに
供給される相対的パターンを徐々に変化させることによ
り、徐々に変化する。このようにして、徐々に濃度が変
化したチタン−タンタル薄膜が、形成される。
It needs to be emphasized again that the three individual thin film parts described in connection with FIG. 2 are merely examples. In the preferred embodiment, the relative amounts of titanium and tantalum sputtered on the surface are gradually changed by gradually changing the relative pattern applied to the two targets. In this way, a titanium-tantalum thin film having a gradually changing concentration is formed.

【0024】図2に関連して述べたような方向13に沿
った濃度勾配を有するチタン−タンタル障壁層薄膜12
5を形成する第3の実施例に従うと、チタン−タンタル
障壁層薄膜125は、物理的又は化学的気相堆積技術を
用いて、形成される。化学気相堆積(CVD)技術の例
には、プラズマ促進化学気相堆積(PECVD)、低圧
化学気相堆積(LPCVD)、及び有機金属気相堆積
(MOCVD)が含まれる。
A titanium-tantalum barrier layer thin film 12 having a concentration gradient along direction 13 as described in connection with FIG.
According to the third example of forming 5, the titanium-tantalum barrier layer thin film 125 is formed using a physical or chemical vapor deposition technique. Examples of chemical vapor deposition (CVD) techniques include plasma enhanced chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), and metalorganic vapor deposition (MOCVD).

【0025】第3の実施態様に従う上述の堆積技術のそ
れぞれの場合、堆積条件は堆積プロセスの工程中、以下
のように変えられる。すなわち、相対的にチタン過剰で
あるチタン−タンタル薄膜が最初に形成され、チタン−
タンタル薄膜内の相対的なチタン濃度が堆積プロセス中
減少し、上述のように濃度勾配を有するチタン−タンタ
ル障壁層薄膜が生成するようにする。たとえば、堆積プ
ロセスはチタンを含む入力ガスとタンタルを含む入力ガ
スを含んでよい。MOCVDの場合、堆積プロセスはチ
タンを含むプリカーサを含む入力ガスとタンタルを含む
プリカーサを含む別の入力ガスを、含んでよい。2つの
ガスの相対的な流量は、上述のような薄膜が生じるよう
に、堆積プロセス中、変えてよい。
For each of the above-described deposition techniques according to the third embodiment, the deposition conditions are changed during the steps of the deposition process as follows. That is, a titanium-tantalum thin film that is relatively titanium-rich is formed first,
The relative titanium concentration in the tantalum film is reduced during the deposition process to produce a titanium-tantalum barrier layer film with a concentration gradient as described above. For example, the deposition process may include an input gas that includes titanium and an input gas that includes tantalum. In the case of MOCVD, the deposition process may include an input gas containing a precursor containing titanium and another input gas containing a precursor containing tantalum. The relative flow rates of the two gases may be varied during the deposition process to produce a thin film as described above.

【0026】薄膜が先端で相対的にチタン過剰で、後方
端で相対的にタンタル過剰である濃度勾配を有するチタ
ン−タンタル障壁層薄膜を生じるように、様々な他の堆
積技術を用いてよいことを、理解すべきである。一般的
に言って、チタン堆積の速度及びタンタル堆積の速度
は、別々に制御される。2つの混合物から成る薄膜を形
成するために、2つの成分の同時堆積を含む堆積プロセ
ス中、堆積の相対的な速度は、図2に関連して述べたよ
うなチタン−タンタル薄膜が生成するよう変えられる。
すなわち、堆積プロセスが進むにつれ、相対的に多くの
タンタルが堆積されるであろう。
That various other deposition techniques may be used to produce a titanium-tantalum barrier layer thin film having a concentration gradient in which the thin film is relatively titanium rich at the leading edge and relatively tantalum rich at the trailing edge. Should be understood. Generally speaking, the rate of titanium deposition and the rate of tantalum deposition are controlled separately. During a deposition process involving the simultaneous deposition of two components to form a thin film consisting of two mixtures, the relative rates of deposition are such that a titanium-tantalum thin film as described in connection with FIG. be changed.
That is, relatively more tantalum will be deposited as the deposition process proceeds.

【0027】一実施態様において、誘電体材料と形成す
る界面領域に向うチタンの移動を促進するため、濃度勾
配を有するチタン−タンタル薄膜を形成するのに用いら
れる堆積プロセスに、短時間の熱処理を続けてもよい。
In one embodiment, a short heat treatment is applied to the deposition process used to form the titanium-tantalum thin film having a concentration gradient to facilitate the migration of titanium towards the interface region with the dielectric material. You may continue.

【0028】実施例2 合成チタン−タンタル障壁層薄
図3は本発明に従って形成されるチタン−タンタル障壁
層薄膜の第4の実施例を示す。図3において、同様の印
をつけた部分は、図1に関連して述べたものと同様のも
のである。図3において、チタン−タンタル薄膜225
は下部チタン薄膜27と、独立に形成された上部タンタ
ル薄膜29から成る。この第4の実施態様により、チタ
ン過剰/タンタル欠乏で、下にある表面19に隣接した
下部部分と、タンタル過剰/チタン欠乏である上部部分
を含むチタン−タンタル障壁層薄膜225を実現する第
1の実施態様の利点が得られる。
Example 2 Thin synthetic titanium-tantalum barrier layer
Membrane FIG. 3 shows a fourth embodiment of a titanium-tantalum barrier layer thin film formed according to the present invention. In FIG. 3, like-marked parts are similar to those described in connection with FIG. In FIG. 3, a titanium-tantalum thin film 225
Is composed of a lower titanium thin film 27 and an independently formed upper tantalum thin film 29. This fourth embodiment provides a titanium-tantalum barrier layer thin film 225 comprising a titanium over / tantalum depleted lower portion adjacent an underlying surface 19 and a tantalum over / titanium depleted upper portion. The advantages of the embodiment of

【0029】第4の実施態様に従うと、薄膜27及び2
9は別々に形成される。下部チタン薄膜27はスパッタ
リング、物理的気相堆積(PVD)、化学気相堆積(C
VD)、又は有機又は前有機プリカーサを用いたMOC
VD(有機金属CVD)のような従来の方法により形成
してよい。上部タンタル薄膜29は下部チタン薄膜27
に関連して述べたのと同じ従来の堆積プロセスを用いて
形成してよい。一実施態様において、薄膜27及び29
のそれぞれは、5ナノメータないし100ナノメータの
範囲の厚さである。障壁層薄膜225は誘電体薄膜17
の最上部表面19上、ダマシン開口21内に形成され
る。障壁層薄膜225はダマシン開口21の底面24上
及びダマシン開口21の側壁23に沿って形成される
が、障壁層薄膜225はダマシン開口21を完全には満
さないことがわかる。
According to a fourth embodiment, the thin films 27 and 2
9 are formed separately. The lower titanium thin film 27 is formed by sputtering, physical vapor deposition (PVD), chemical vapor deposition (C
VD), or MOC using organic or pre-organic precursors
It may be formed by a conventional method such as VD (organic metal CVD). The upper tantalum thin film 29 is the lower titanium thin film 27.
It may be formed using the same conventional deposition process described in connection with. In one embodiment, thin films 27 and 29
Each has a thickness in the range of 5 nanometers to 100 nanometers. The barrier layer thin film 225 is the dielectric thin film 17
Is formed in the damascene opening 21 on the uppermost surface 19 of the. Although the barrier layer thin film 225 is formed on the bottom surface 24 of the damascene opening 21 and along the sidewall 23 of the damascene opening 21, it can be seen that the barrier layer thin film 225 does not completely fill the damascene opening 21.

【0030】図4はチタン−タンタル障壁層薄膜25の
最上部表面26上に形成された導電性薄膜31を示す。
図4及び以下の全ての時間において、チタン−タンタル
障壁層薄膜25は図1に示された障壁層薄膜125又は
図3に示されるような障壁層薄膜25のいずれかを表わ
す。導電性薄膜31はスパッタ堆積、CVD、PVD、
電解堆積、電解メッキ又は無電解メッキプロセスによ
り、形成してよい。好ましい実施態様において、導電層
薄膜31は銅でよいが、別の実施態様においては、ニッ
ケル又はアルミニウムでよい。導電性薄膜31の厚さ3
2は、導電性薄膜31が完全に開口21を満すように選
択された任意の適当な厚さでよい。開口21を満すとい
うことは、導電性薄膜31が誘電体薄膜17の上部表面
19により形成される平面より下の開口部分を、完全に
占めることを意味する。
FIG. 4 shows a conductive film 31 formed on the top surface 26 of the titanium-tantalum barrier layer film 25.
4 and all the following times, titanium-tantalum barrier layer film 25 represents either barrier layer film 125 shown in FIG. 1 or barrier layer film 25 as shown in FIG. The conductive thin film 31 is formed by sputter deposition, CVD, PVD,
It may be formed by electrolytic deposition, electrolytic plating or electroless plating processes. In the preferred embodiment, the conductive layer film 31 may be copper, but in another embodiment it may be nickel or aluminum. Thickness 3 of the conductive thin film 31
2 may be any suitable thickness selected so that the conductive thin film 31 completely fills the opening 21. Filling the opening 21 means that the conductive thin film 31 completely occupies the opening portion below the plane formed by the upper surface 19 of the dielectric thin film 17.

【0031】図5に示された別の実施態様において、導
電性薄膜31は電解堆積により、形成してよい。この実
施態様において、シード層薄膜33もチタン−タンタル
障壁層薄膜25と導電性薄膜31の間に形成される。一
実施例において、シード層薄膜33は銅で形成してよ
い。シード層薄膜33は当業者には使用しうる従来のC
VD又はPVD法を用いて形成してよく、あるいは無電
解メッキプロセスを用いて形成してもよい。また、シー
ド層薄膜33はチタン−タンタル障壁層薄膜25の最上
部表面上に形成され、開口21を完全には満さないこと
もわかる。図4に示された実施態様のように、シード層
薄膜33上に電解堆積により形成された導電性薄膜31
は、開口21を完全に満す。
In another embodiment shown in FIG. 5, the conductive thin film 31 may be formed by electrolytic deposition. In this embodiment, the seed layer thin film 33 is also formed between the titanium-tantalum barrier layer thin film 25 and the conductive thin film 31. In one embodiment, seed layer film 33 may be formed of copper. The seed layer thin film 33 is a conventional C that can be used by those skilled in the art.
It may be formed using a VD or PVD method, or it may be formed using an electroless plating process. It can also be seen that the seed layer thin film 33 is formed on the uppermost surface of the titanium-tantalum barrier layer thin film 25 and does not completely fill the opening 21. The conductive thin film 31 formed by electrolytic deposition on the seed layer thin film 33 as in the embodiment shown in FIG.
Completely fills the opening 21.

【0032】図6を参照すると、相互接続構造又は導電
性ワイヤ35の断面が示されている。誘電体薄膜17の
上部表面19により形成された平面上にあるチタン−タ
ンタル障壁層薄膜25及び導電性薄膜31の部分が、す
でに除去されていることがわかる。一実施態様におい
て、薄膜を除去し、図示されるように表面を平坦化する
ために、化学機械研磨(CMP)のような研摩操作を用
いてもよい。導電性ワイヤ35の上部表面37は、誘電
体薄膜17の上部表面19と本質的に同一平面にあるこ
とがわかる。開口21内で、導電性薄膜31は側面及び
底面で、チタン−タンタル障壁層薄膜25と境界を接す
る。図6に示されたこのダマシン構造において、銅が好
ましい導電性材料であるが、ニッケル及びアルミニウム
も代りに使用できる。シード層薄膜33を更に含む図5
に示された実施例において、同様に平坦化してよいこと
を理解すべきである。
Referring to FIG. 6, a cross section of an interconnect structure or conductive wire 35 is shown. It can be seen that the portions of the titanium-tantalum barrier layer thin film 25 and the conductive thin film 31 lying on the plane formed by the upper surface 19 of the dielectric thin film 17 have already been removed. In one embodiment, a polishing operation such as chemical mechanical polishing (CMP) may be used to remove the thin film and planarize the surface as shown. It can be seen that the top surface 37 of the conductive wire 35 is essentially coplanar with the top surface 19 of the dielectric film 17. In the opening 21, the conductive thin film 31 is in contact with the titanium-tantalum barrier layer thin film 25 on the side surface and the bottom surface. In this damascene structure shown in FIG. 6, copper is the preferred conductive material, but nickel and aluminum could be used instead. FIG. 5 further includes a seed layer thin film 33.
It should be understood that in the embodiment shown in FIG.

【0033】図7は本発明に従って形成される障壁層薄
膜を含む薄膜構造の別の実施態様を示す。図7におい
て、導電性薄膜は非ダマシン技術に従って、誘電体材料
の表面上に、形成されている。基板の最上部表面上に形
成された薄膜のこの部分は、たとえば図4の領域40中
に示されたようなものでよい。図7に戻ると、チタン−
タンタル障壁層薄膜25はまた、図1に示され、それに
関連して述べた障壁層薄膜125又は図3に示され、そ
れに関連して述べた障壁層薄膜225でよい。チタン−
タンタル障壁層薄膜25は、誘電体薄膜17の表面上に
形成される。図4に示され、それに関連して述べた導電
性薄膜31が、チタン−タンタル障壁層薄膜25の最上
部表面26上に形成される。導電性薄膜31及びチタン
−タンタル障壁層薄膜25から成る全面合成層薄膜が形
成された後、導電性ワイヤ39が生成するように、合成
薄膜をパターン形成するために、従来のパターン形成及
びエッチング法を用いてよい。図7に示された非ダマシ
ン構造において、アルミニウム及びニッケルは導電層薄
膜31として用いるのに好ましい材料であるが、銅を代
りに用いてもよい。
FIG. 7 illustrates another embodiment of a thin film structure including a barrier layer thin film formed in accordance with the present invention. In FIG. 7, the conductive thin film is formed on the surface of the dielectric material according to the non-damascene technique. This portion of the thin film formed on the top surface of the substrate may be, for example, as shown in region 40 of FIG. Returning to FIG. 7, titanium-
The tantalum barrier layer thin film 25 may also be the barrier layer thin film 125 shown in FIG. 1 and described in connection therewith or the barrier layer thin film 225 shown in FIG. 3 and described in connection therewith. Titanium
The tantalum barrier layer thin film 25 is formed on the surface of the dielectric thin film 17. The conductive thin film 31 shown in FIG. 4 and described in connection therewith is formed on the top surface 26 of the titanium-tantalum barrier layer thin film 25. After the entire synthetic layer thin film including the conductive thin film 31 and the titanium-tantalum barrier layer thin film 25 is formed, the conventional patterning and etching method is used to pattern the synthetic thin film so that the conductive wire 39 is generated. May be used. In the non-damascene structure shown in FIG. 7, aluminum and nickel are preferred materials for use as the conductive layer thin film 31, but copper may be used instead.

【0034】アルミニウム、ニッケル及び銅導電性薄膜
に関連して、本発明を示し述べたが、本発明はここに示
し述べた実施例に限定することを意図したものでないこ
とを、理解する必要がある。チタン過剰/タンタル欠乏
である下部部分及びチタン欠乏/タンタル過剰である上
部部分を含むチタン−タンタル障壁層薄膜は、そのよう
な薄膜が適当である任意の用途で用いてよい。誘電体材
料のプレーナ表面上に形成するかダマシン技術に従って
溝開口内に形成するのに加え、障壁層薄膜は各種の他の
構造上に形成してよい。障壁層薄膜及び障壁層薄膜を用
いて形成される構造は、各種の半導体デバイス内で用い
てよく、半導体製造産業で用いられる各種基板上に形成
してよい。本発明に従って障壁層薄膜を形成するプロセ
スも、上述の形成プロセスに限定することを意図してい
ない。むしろ、チタン−タンタル障壁層薄膜を生成する
ために、他の様々なプロセス技術を用いてよい。加え
て、チタン−タンタル障壁層薄膜の上述の実施例で得ら
れる利点を活かすために、他の様々なプロセス操作を組
合わせてよい。たとえば、図7に示された非ダマシンパ
ターン導電性ワイヤは、導電層薄膜が電解メッキ技術に
より形成される実施例において、チタン−タンタル障壁
層及び導電性薄膜間に形成されるシード層薄膜を更に含
んでよい。
Although the present invention has been shown and described with respect to aluminum, nickel and copper conductive thin films, it should be understood that the invention is not intended to be limited to the embodiments shown and described herein. is there. The titanium-tantalum barrier layer thin film comprising a lower portion that is titanium rich / tantalum depleted and an upper portion that is titanium depleted / tantalum rich may be used in any application for which such a thin film is suitable. In addition to being formed on the planar surface of the dielectric material or in the trench openings according to damascene techniques, the barrier layer thin film may be formed on various other structures. The barrier layer thin film and the structure formed using the barrier layer thin film may be used in various semiconductor devices and may be formed on various substrates used in the semiconductor manufacturing industry. The process of forming the barrier layer thin film according to the present invention is also not intended to be limited to the forming process described above. Rather, various other process techniques may be used to produce the titanium-tantalum barrier layer thin film. In addition, various other process operations may be combined to take advantage of the advantages of the above-described titanium-tantalum barrier layer thin films. For example, the non-damascene pattern conductive wire shown in FIG. 7 further includes a seed layer thin film formed between the titanium-tantalum barrier layer and the conductive thin film in an embodiment in which the conductive layer thin film is formed by an electrolytic plating technique. May be included.

【0035】以上述べたことは、単に本発明の原理を示
すためのものである。当業者はここには明白に延べ、示
されていないが、本発明の原理を実施し、その精神及び
視野の中に含まれる各種の構成を考案できることを、認
識するであろう。更に、ここで述べたすべての例及び条
件を表わす用語は、主に教育的な観点で表わすこと及び
発明者による本発明の原理及び概念を理解する助けとな
ることを意図したもので、そのような具体的に引用した
例及び条件に限定するのではないと理解すべきである。
更に、ここで述べた本発明の原理、視点及び実施例の記
述は、その具体例とともに、構造的かつ機械的にそれと
等価なものを含むことを意図している。加えて、そのよ
うな等価なものには、現在知られている等価なもの及び
将来開発されるもの、すなわち構造にかかわらず同じ機
能を果す開発される任意の要素の両方を含むことを意図
している。従って、本発明の視野は、ここで示し、述べ
たような実施例に限定することを意図していない。本発
明の視野及び精神は、特許請求の範囲に包含される。
The preceding is merely to illustrate the principles of the invention. Those of ordinary skill in the art will recognize that the principles of the present invention, which are not explicitly extended or illustrated herein, may be devised to devise a variety of configurations within the spirit and scope of the invention. Furthermore, all terms and conditions used herein are intended to be predominantly educational in nature and to assist the inventor in understanding the principles and concepts of the invention. It should be understood that the present invention is not limited to the specifically cited examples and conditions.
Furthermore, the description of the principles, aspects and embodiments of the invention set forth herein is intended to include the embodiments as well as their structural and mechanical equivalents. In addition, such equivalents are intended to include both presently known equivalents and those hereafter developed, i.e., any element developed that performs the same function, regardless of structure. ing. Therefore, the scope of the present invention is not intended to be limited to the embodiments as shown and described herein. The scope and spirit of the invention are included in the claims.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に従って形成された障壁層薄膜の第1の
実施例の断面図である。
1 is a cross-sectional view of a first embodiment of a barrier layer thin film formed according to the present invention.

【図2】本発明に従って形成された障壁層薄膜の第1の
実施例の拡大断面図である。
FIG. 2 is an enlarged cross-sectional view of a first embodiment of a barrier layer thin film formed according to the present invention.

【図3】本発明に従って形成された障壁層薄膜の第2の
実施例の断面図である。
FIG. 3 is a cross-sectional view of a second embodiment of a barrier layer thin film formed according to the present invention.

【図4】障壁層薄膜上に形成された導電性薄膜を示す断
面図である。
FIG. 4 is a cross-sectional view showing a conductive thin film formed on a barrier layer thin film.

【図5】障壁層薄膜及び導電性薄膜間に形成されたシー
ド層薄膜を示す断面図である。
FIG. 5 is a cross-sectional view showing a seed layer thin film formed between a barrier layer thin film and a conductive thin film.

【図6】平坦化された後の実施例に従うダマシン構造を
示す断面図である。
FIG. 6 is a cross-sectional view showing a damascene structure according to an embodiment after being planarized.

【図7】非ダマシン用途内の本発明の障壁層薄膜を含む
パターン形成された導電性構造の実施例を示す断面図で
ある。
FIG. 7 is a cross-sectional view showing an example of a patterned conductive structure including a barrier layer thin film of the present invention in a non-Damascene application.

【符号の説明】[Explanation of symbols]

1 下部材料、材料 3 表面 5 下部表面、領域 7 中央部分、領域 9 上部部分、領域 11 先端表面、下部表面 12 後部表面、最上部表面、上部表面 13 方向 15 下部層 17 誘電体薄膜 19 最上部表面、表面 21 ダマシン開口、開口 23 側壁 24 底面 25 チタン−タンタル障壁層薄膜 26 最上部表面 27 下部チタン薄膜、薄膜 29 上部タンタル薄膜、薄膜 31 導電性薄膜 32 厚さ 33 側壁、シード層薄膜 35 導電性ワイヤ 37 上部表面 39 導電性ワイヤ 40 領域 125 障壁層薄膜、チタン−タンタル層、チタン−タ
ンタル薄膜、領域 225 チタン−タンタル薄膜、障壁層薄膜
1 lower material, material 3 surface 5 lower surface, area 7 central portion, area 9 upper portion, area 11 front surface, lower surface 12 rear surface, top surface, top surface 13 direction 15 bottom layer 17 dielectric thin film 19 top Surface, surface 21 Damascene opening, opening 23 Side wall 24 Bottom surface 25 Titanium-tantalum barrier layer thin film 26 Top surface 27 Lower titanium thin film, thin film 29 Upper tantalum thin film, thin film 31 Conductive thin film 32 Thickness 33 Side wall, seed layer thin film 35 Conductive Conductive wire 37 upper surface 39 conductive wire 40 region 125 barrier layer thin film, titanium-tantalum layer, titanium-tantalum thin film, region 225 titanium-tantalum thin film, barrier layer thin film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/3205 H01L 21/88 R 21/768 21/90 C (72)発明者 ミンセオク オー アメリカ合衆国 32836 フロリダ,オ ーランド,リンダーハースト ドライヴ 7524 (72)発明者 プラディプ クマー ロイ アメリカ合衆国 32819 フロリダ,オ ーランド,ヒデン アイビー コート 7706 (72)発明者 シッドハーザ セン アメリカ合衆国 32835 フロリダ,オ ーランド,コンロイ ロード 6373−ア パートメント 1905 (56)参考文献 特開 平11−265890(JP,A) 米国特許5891513(US,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/285 H01L 21/768 H01L 21/3205 C23C 14/14 C23C 16/06 ─────────────────────────────────────────────────── ─── Continued Front Page (51) Int.Cl. 7 Identification Code FI H01L 21/3205 H01L 21/88 R 21/768 21/90 C (72) Inventor Minseok O United States 32836 Florida, Orlando, Linderhurst Drive 7524 (72) Inventor Pradip Kumar Roy United States 32819 Florida, Orlando, Hidden Ivy Court 7706 (72) Inventor Sid Hazasen United States 32835 Florida, Orlando, Conroy Road 6373-Apartment 1905 (56) Reference Flat 11-265890 (JP, A) US Patent 5891513 (US, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/285 H01L 21/768 H01L 21/3205 C23C 14/14 C23C 16/06

Claims (37)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 a)基板表面を有する基板を準備する工
程; b)基板表面上にチタン−タンタル薄膜を堆積させ、前
記薄膜はその中にチタン濃度の勾配を有し、チタン濃度
は基板表面に最も近い薄膜の部分で最大になり、基板表
面から垂直に延びる方向に沿って減少する工程を含む基
板上に薄膜を堆積させるプロセス。
1. A) preparing a substrate having a substrate surface; b) depositing a titanium-tantalum thin film on the substrate surface, said thin film having a gradient of titanium concentration therein, the titanium concentration being the substrate surface. A process of depositing a thin film on a substrate that includes a step of maximizing in a portion of the thin film closest to and decreasing along a direction extending perpendicularly from the substrate surface.
【請求項2】 工程b)はスパッタリング装置内にスパ
ッタリングターゲットを準備することを含み、スパッタ
リングターゲットはチタン及びタンタルを含む均一な組
成で形成される請求項1記載のプロセス。
2. The process of claim 1, wherein step b) comprises providing a sputtering target in a sputtering apparatus, the sputtering target being formed of a uniform composition containing titanium and tantalum.
【請求項3】 工程b)はスパッタリングターゲットに
電流を供給し、それによってチタン−タンタル薄膜は連
続的にスパッタリングされ、 i 基板表面上にチタン−タンタル薄膜の下部部分をス
パッタリングし、下部部分は第1のチタン重量パーセン
トを有し、 ii 下部部分上にチタン−タンタル薄膜の中央部分を
スパッタリングし、中央部分は第1のチタン重量パーセ
ントより小さい第2のチタン重量パーセントを有し、 iii 中央部分上にチタン−タンタル薄膜の上部部分
をスパッタリングし、上部部分は第2のチタン重量パー
セントより小さい第3のチタン重量パーセントを有する
請求項2記載のプロセス。
3. Step b) supplies an electric current to the sputtering target, whereby the titanium-tantalum thin film is continuously sputtered, i: sputtering the lower part of the titanium-tantalum thin film on the substrate surface, the lower part being the first part. Sputtering a central portion of the titanium-tantalum thin film onto the lower portion, the central portion having a second titanium weight percentage less than the first titanium weight percentage, and iii. The process of claim 2 wherein a top portion of the titanium-tantalum thin film is sputtered onto the top portion, the top portion having a third titanium weight percentage less than the second titanium weight percentage.
【請求項4】 工程b)はスパッタリング装置内にチタ
ンスパッタリングターゲットとスパッタリング装置内に
タンタルスパッタリングターゲットを準備し、各スパッ
タリングターゲットは別々に制限でき、かつ基板上に材
料をスパッタリングするのに適している請求項1記載の
プロセス。
4. Step b) prepares a titanium sputtering target in the sputtering apparatus and a tantalum sputtering target in the sputtering apparatus, each sputtering target being individually restricted and suitable for sputtering material onto a substrate. The process of claim 1.
【請求項5】 工程b)はチタンスパッタリングターゲ
ットに電流を供給し、かつタンタルスパッタリングター
ゲットに電流を供給することを含み、それによりチタン
−タンタル薄膜が連続的にスパッタリングされ、 i 基板表面上にチタン−タンタル薄膜の下部部分をス
パッタリングし、下部部分は第1のチタン重量パーセン
トを有し; ii 下部部分上にチタン−タンタル薄膜の中央部分を
スパッタリングし、中央部分は第1のチタン重量パーセ
ントより小さい第2のチタン重量パーセントを有し; iii 中央部分上にチタン−タンタル薄膜の上部部分
をスパッタリングし、上部部分は第2のチタン重量パー
セントより小さい第3のチタン重量パーセントを有する
請求項4記載のプロセス。
5. Step b) includes supplying an electric current to the titanium sputtering target and supplying an electric current to the tantalum sputtering target, whereby a titanium-tantalum thin film is continuously sputtered, i. -Sputtering a lower portion of the tantalum thin film, the lower portion having a first titanium weight percentage; ii Sputtering a central portion of the titanium-tantalum thin film on the lower portion, the central portion being less than the first titanium weight percentage. 5. Having a second titanium weight percentage; iii Sputtering an upper portion of the titanium-tantalum thin film on the central portion, the upper portion having a third titanium weight percentage less than the second titanium weight percentage. process.
【請求項6】 電流及び更に別の電流のそれぞれのアン
ペア、チタンスパッタリングターゲット及びタンタルス
パッタリングターゲットのそれぞれの電圧レベル及びチ
タンスパッタリングターゲット及びタンタルスパッタリ
ングターゲットのそれぞれのパワーレベルの少くとも1
つを、工程b)中に変化させることを含む請求項5記載
のプロセス。
6. An ampere of an electric current and a further electric current, a respective voltage level of a titanium sputtering target and a tantalum sputtering target, and a power level of each titanium sputtering target and a tantalum sputtering target.
6. The process of claim 5, comprising changing one during step b).
【請求項7】 工程b)は化学気相堆積を含む請求項1
記載のプロセス。
7. The step b) comprises chemical vapor deposition.
The described process.
【請求項8】 工程b)は物理的気相堆積を含む請求項
1記載のプロセス。
8. The process of claim 1, wherein step b) comprises physical vapor deposition.
【請求項9】 a)上に形成された誘電体薄膜を有する
半導体基板を準備し、誘電体薄膜は誘電体表面を含み、
その中に形成された開口を有し、開口は側壁及び底部を
含む工程、 b)誘電体表面及び側壁と底部上にチタン−タンタル障
壁層を堆積させるが、開口は満さない工程; c)障壁層上及び開口を満たすように導電性薄膜を堆積
させる工程及び d)誘電体表面により形成された平面上の障壁層及び導
電性薄膜の部分を除去し、障壁層及び導電性薄膜の他の
部分は開口内に残る工程を含み、 前記チタン−タンタル障壁層はその中にチタン濃度の勾
配を有し、チタン濃度はチタン−タンタル障壁層と誘電
体薄膜間に形成された境界に最も近い障壁層の部分で最
大で、境界から垂直方向に延びる方向に減少する、半導
体デバイスの形成プロセス。
9. A semiconductor substrate having a dielectric thin film formed on a) is prepared, the dielectric thin film including a dielectric surface,
Having an opening formed therein, the opening including sidewalls and a bottom, b) depositing a titanium-tantalum barrier layer on the dielectric surface and the sidewalls and the bottom, but not filling the opening; c). Depositing a conductive film on the barrier layer and to fill the opening and d) removing portions of the barrier layer and the conductive film on the plane formed by the dielectric surface, and removing other parts of the barrier layer and the conductive film. A portion of the titanium-tantalum barrier layer having a gradient of titanium concentration therein, the titanium concentration being a barrier closest to a boundary formed between the titanium-tantalum barrier layer and the dielectric thin film. A process of forming a semiconductor device, which is maximum in a portion of a layer and decreases in a direction extending vertically from a boundary.
【請求項10】 工程a)はCVD及びスピン−オン技
術の1つにより、誘電体薄膜を形成することを含む請求
項9記載のプロセス。
10. The process of claim 9, wherein step a) includes forming the dielectric thin film by one of CVD and spin-on techniques.
【請求項11】 開口は二重ダマシン溝構造で、工程
d)は化学機械研摩を含む請求項9記載のプロセス。
11. The process of claim 9 wherein the opening is a dual damascene trench structure and step d) comprises chemical mechanical polishing.
【請求項12】 チタン−タンタル障壁層はその中にチ
タン濃度の勾配を有し、チタン濃度はチタン−タンタル
障壁層と誘電体薄膜の間に形成される境界に最も近い障
壁層の部分で最大で、境界から垂直に延びる方向に沿っ
て減少し、工程b)は化学気相堆積及び物理的気相堆積
の1つを用いて、チタン−タンタル障壁層を堆積させる
ことを含む請求項9記載のプロセス。
12. The titanium-tantalum barrier layer has a titanium concentration gradient therein, the titanium concentration being maximum in the portion of the barrier layer closest to the boundary formed between the titanium-tantalum barrier layer and the dielectric thin film. 10. Along the direction perpendicularly extending from the boundary, step b) comprises depositing the titanium-tantalum barrier layer using one of chemical vapor deposition and physical vapor deposition. Process.
【請求項13】 工程b)は i) スパッタリング装置内にスパッタリングターゲッ
トを準備し、スパッタリングターゲットはチタン及びタ
ンタルを含む均一な組成で形成される工程; ii) スパッタリング装置内に半導体基板を配置する
工程;及び iii) スパッタリングターゲットに電流を供給し、
それによってチタン−タンタル薄膜がスパッタリングさ
れ、チタン−タンタル薄膜はチタン−タンタル障壁層を
形成する工程を含む請求項9記載のプロセス。
13. The step b) is a step of i) preparing a sputtering target in a sputtering apparatus, and the sputtering target is formed with a uniform composition containing titanium and tantalum; ii) disposing a semiconductor substrate in the sputtering apparatus. And iii) supplying an electric current to the sputtering target,
10. The process of claim 9, wherein the titanium-tantalum thin film is sputtered, the titanium-tantalum thin film comprising the step of forming a titanium-tantalum barrier layer.
【請求項14】 工程b)は i) スパッタリング装置内に半導体基板を配置する工
程; ii) スパッタリング装置内にチタンスパッタリング
ターゲットと、スパッタリング装置内にタンタルスパッ
タリングターゲットを準備し、各スパッタリングターゲ
ットは半導体基板上に材料をスパッタするのに適した工
程;及び iii) チタンスパッタリングターゲットに電流を供
給し、タンタルスパッタリングターゲットに更に電流を
供給し、それによってチタン−タンタル薄膜がスパッタ
リングされ、チタン−タンタル薄膜はチタン−タンタル
障壁層を形成する工程を含む請求項9記載のプロセス。
14. The step b) is a step of i) disposing a semiconductor substrate in a sputtering apparatus; ii) preparing a titanium sputtering target in the sputtering apparatus and a tantalum sputtering target in the sputtering apparatus, each sputtering target being a semiconductor substrate. A step suitable for sputtering material on; and iii) supplying an electric current to the titanium sputtering target and further supplying an electric current to the tantalum sputtering target, whereby a titanium-tantalum thin film is sputtered, and the titanium-tantalum thin film is titanium. 10. The process of claim 9 including the step of forming a tantalum barrier layer.
【請求項15】 工程b)は更に、iv)チタン−タン
タル障壁層を加熱する工程を含む請求項13記載のプロ
セス。
15. The process of claim 13, wherein step b) further comprises the step of iv) heating the titanium-tantalum barrier layer.
【請求項16】 工程iii)はスパッタリングターゲ
ットに電流を供給し、それによってチタン−タンタル薄
膜が連続的にスパッタリングされ、 A.誘電体表面、側壁及び底部上にチタン−タンタル薄
膜の下部部分がスパッタリングされ、下部部分は第1の
チタン重量パーセントを有し、 B.下部部分上にチタン−タンタル薄膜の中央部分がス
パッタリングされ、中央部分は第1のチタン重量パーセ
ントより小さい第2のチタン重量パーセントを有し、か
つ C.中央部分上にチタン−タンタル薄膜の上部部分がス
パッタリングされ、上部部分は第2のチタン重量パーセ
ントより小さい第3の重量パーセントを有する請求項1
3記載のプロセス。
16. Step iii) supplies an electric current to a sputtering target, whereby a titanium-tantalum thin film is continuously sputtered, and A. A lower portion of the titanium-tantalum thin film is sputtered onto the dielectric surface, sidewalls and bottom, the lower portion having a first weight percent titanium; A central portion of the titanium-tantalum thin film is sputtered on the lower portion, the central portion having a second titanium weight percentage that is less than the first titanium weight percentage, and C.I. The upper portion of the titanium-tantalum thin film is sputtered onto the central portion, the upper portion having a third weight percentage less than the second titanium weight percentage.
The process described in 3.
【請求項17】 工程c)はニッケル薄膜及びアルミニ
ウム薄膜の1つを堆積させることを含む請求項9記載の
プロセス。
17. The process of claim 9, wherein step c) comprises depositing one of a nickel thin film and an aluminum thin film.
【請求項18】 工程c)は銅薄膜を堆積させることを
含む請求項9記載のプロセス。
18. The process of claim 9, wherein step c) comprises depositing a copper thin film.
【請求項19】 チタン−タンタル障壁層上に電解メッ
キシード層を形成するが、開口は満さず、工程c)は電
解堆積により銅薄膜を形成する工程b1)を更に含む請
求項9記載のプロセス。
19. The method according to claim 9, wherein an electrolytic plating seed layer is formed on the titanium-tantalum barrier layer but the opening is not filled, and step c) further includes step b1) of forming a copper thin film by electrolytic deposition. process.
【請求項20】 a)上に形成された誘電体薄膜を有す
る半導体基板を準備する工程; b)誘電体薄膜の誘電体表面上に、チタン−タンタル障
壁層を堆積させる工程; c)チタン−タンタル障壁層上にニッケル及びアルミニ
ウムの1つの導電性薄膜を堆積させ、それによりチタン
−タンタル障壁層と導電性薄膜の合成薄膜が形成される
工程; d)合成薄膜を除去し、それによって合成薄膜をパター
ン形成し、その相互接続パターンを形成する工程を含む
半導体デバイスの形成プロセス。
20. a) providing a semiconductor substrate having a dielectric thin film formed thereon; b) depositing a titanium-tantalum barrier layer on the dielectric surface of the dielectric thin film; c) titanium- Depositing one conductive thin film of nickel and aluminum on the tantalum barrier layer, thereby forming a synthetic thin film of the titanium-tantalum barrier layer and the conductive thin film; d) removing the synthetic thin film and thereby the synthetic thin film Forming a semiconductor device and forming an interconnection pattern thereof.
【請求項21】 チタン−タンタル障壁層上に電解メッ
キシード層を形成する工程b1)を更に含み、工程c)
は電解メッキを含み、合成薄膜は更に電解メッキシート
層を含む請求項20記載のプロセス。
21. The method further comprises the step b1) of forming an electroplating seed layer on the titanium-tantalum barrier layer, and step c).
21. The process of claim 20, wherein the comprises electroplating and the synthetic thin film further comprises an electroplated sheet layer.
【請求項22】 工程c)はチタン薄膜を形成し、次に
チタン薄膜上にタンタル薄膜を形成することを含む請求
項20記載のプロセス。
22. The process of claim 20, wherein step c) comprises forming a titanium film and then forming a tantalum film on the titanium film.
【請求項23】 工程b)はi) スパッタリング装置
内にスパッタリングターゲットを準備し、スパッタリン
グターゲットはチタン及びタンタルを含む均一な組成で
形成され; ii) スパッタリング装置内に半導体基板を配置する
こと;及び iii) スパッタリングターゲットに電流を供給し、
それによって誘電体表面上にチタン−タンタル薄膜をス
パッタリングし、チタン−タンタル薄膜はチタン−タン
タル障壁層を形成することを含み、チタン−タンタル障
壁層はその中にチタン濃度の勾配を有し、チタン濃度は
誘電体表面から垂直に延びる方向に沿って減少する請求
項20記載のプロセス。
23. Step b) comprises i) preparing a sputtering target in a sputtering apparatus, the sputtering target being formed of a uniform composition containing titanium and tantalum; ii) disposing a semiconductor substrate in the sputtering apparatus; and iii) supplying an electric current to the sputtering target,
Thereby sputtering a titanium-tantalum thin film on the dielectric surface, the titanium-tantalum thin film forming a titanium-tantalum barrier layer, the titanium-tantalum barrier layer having a titanium concentration gradient therein, 21. The process of claim 20, wherein the concentration decreases along a direction extending vertically from the dielectric surface.
【請求項24】 請求項3に記載されたプロセスに従っ
て形成されたチタン−タンタル薄膜。
24. A titanium-tantalum thin film formed according to the process of claim 3.
【請求項25】 中に形成された開口を有する誘電体
層、誘電体層の最上部表面、開口の側壁及び底部を含む
露出された表面及び露出された表面上に形成されたチタ
ン−タンタル障壁層を含み、前記チタン−タンタル障壁
層はその中にチタン濃度の勾配を有し、チタン濃度は、
前記露出された表面から垂直方向に延びる方向に減少す
る半導体デバイス。
25. A dielectric layer having an opening formed therein, a top surface of the dielectric layer, an exposed surface including a sidewall and a bottom of the opening, and a titanium-tantalum barrier formed on the exposed surface. A layer, the titanium-tantalum barrier layer having a gradient of titanium concentration therein, the titanium concentration being
A semiconductor device that decreases in a direction extending vertically from the exposed surface.
【請求項26】 障壁層上に形成された導電性薄膜を更
に含む請求項25記載の半導体デバイス。
26. The semiconductor device according to claim 25, further comprising a conductive thin film formed on the barrier layer.
【請求項27】 導電性薄膜は銅を含む請求項26記載
の半導体デバイス。
27. The semiconductor device according to claim 26, wherein the conductive thin film contains copper.
【請求項28】 チタン−タンタル障壁層と導電性薄膜
の間にはさまれたシード層薄膜を更に含む請求項26記
載の半導体デバイス。
28. The semiconductor device of claim 26, further comprising a seed layer thin film sandwiched between the titanium-tantalum barrier layer and the conductive thin film.
【請求項29】 導電性薄膜はニッケル及びアルミニウ
ムの1つを含む請求項26記載の半導体デバイス。
29. The semiconductor device of claim 26, wherein the conductive thin film comprises one of nickel and aluminum.
【請求項30】 チタン濃度は露出された表面又は近く
で最大である請求項25記載の半導体デバイス。
30. The semiconductor device of claim 25, wherein the titanium concentration is maximum at or near the exposed surface.
【請求項31】 チタン−タンタル障壁層はその中にタ
ンタル濃度勾配を有する薄膜を含み、タンタル濃度は露
出された表面から垂直に延びる方向に沿って増加する請
求項25記載の半導体デバイス。
31. The semiconductor device of claim 25, wherein the titanium-tantalum barrier layer comprises a thin film having a tantalum concentration gradient therein, the tantalum concentration increasing along a direction extending perpendicularly from the exposed surface.
【請求項32】 タンタル濃度は露出された表面又は近
くで最小である請求項25記載の半導体デバイス。
32. The semiconductor device of claim 25, wherein the tantalum concentration is minimal at or near the exposed surface.
【請求項33】 チタン−タンタル障壁層は露出された
表面に隣接して相対的にチタン過剰で、薄膜の上部表面
に隣接して相対的にチタン欠乏である薄膜を含む請求項
25記載の半導体デバイス。
33. The semiconductor of claim 25, wherein the titanium-tantalum barrier layer comprises a thin film that is relatively titanium-rich adjacent the exposed surface and relatively titanium-deficient adjacent the upper surface of the thin film. device.
【請求項34】 誘電体薄膜内に形成されたダマシン開
口内に形成され、誘電体薄膜は最上部表面を有し、ダマ
シン開口は側壁及び底面を含み、ダマシン構造は側壁及
び底面上に形成されるが開口は満さないチタン−タンタ
ル障壁層を含み、導電層は障壁層上に形成され、開口を
満し、ダマシン構造は最上部表面と平坦な上部表面を含
み、チタン−タンタル障壁層は側壁及び底面と境界を形
成する先端表面と、その層の中にチタン濃度の勾配を有
し、チタン濃度は境界又は近くで最大となり、境界から
垂直方向に延びる方向に減少するダマシン構造。
34. Formed within a damascene opening formed in a dielectric thin film, the dielectric thin film having a top surface, the damascene opening including sidewalls and bottom, and the damascene structure formed on the sidewall and bottom. A conductive layer is formed on the barrier layer, the damascene structure includes a top surface and a flat top surface, and the titanium-tantalum barrier layer is A damascene structure having a tip surface bounding a sidewall and a bottom surface and a gradient of titanium concentration in the layer, where the titanium concentration has a maximum at or near the boundary and decreases in a direction extending vertically from the boundary.
【請求項35】 チタン−タンタル障壁層と導電層間に
はさまれたシード層薄膜を更に含む請求項34記載のダ
マシン構造。
35. The damascene structure according to claim 34, further comprising a seed layer thin film sandwiched between the titanium-tantalum barrier layer and the conductive layer.
【請求項36】 導電層は銅を含む請求項34記載のダ
マシン構造。
36. The damascene structure according to claim 34, wherein the conductive layer comprises copper.
【請求項37】 導電層はニッケル及びアルミニウムの
1つを含む請求項34記載のダマシン構造。
37. The damascene structure according to claim 34, wherein the conductive layer comprises one of nickel and aluminum.
JP2000152242A 1999-05-24 2000-05-24 Titanium-tantalum barrier layer thin film and method of forming the same Expired - Lifetime JP3445557B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13556599P 1999-05-24 1999-05-24
US60/135565 1999-05-24

Publications (2)

Publication Number Publication Date
JP2001110751A JP2001110751A (en) 2001-04-20
JP3445557B2 true JP3445557B2 (en) 2003-09-08

Family

ID=22468648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000152242A Expired - Lifetime JP3445557B2 (en) 1999-05-24 2000-05-24 Titanium-tantalum barrier layer thin film and method of forming the same

Country Status (1)

Country Link
JP (1) JP3445557B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102236414B1 (en) 2016-03-25 2021-04-05 제이엑스금속주식회사 Ti-Nb alloy sputtering target and its manufacturing method

Also Published As

Publication number Publication date
JP2001110751A (en) 2001-04-20

Similar Documents

Publication Publication Date Title
US7105434B2 (en) Advanced seed layery for metallic interconnects
US7300869B2 (en) Integrated barrier and seed layer for copper interconnect technology
US6924226B2 (en) Methods for making multiple seed layers for metallic interconnects
US20060076244A1 (en) Barrier enhancement process for copper interconnects
US6331484B1 (en) Titanium-tantalum barrier layer film and method for forming the same
US6566258B1 (en) Bi-layer etch stop for inter-level via
US20070238294A1 (en) Method to create super secondary grain growth in narrow trenches
JPS6127657A (en) Wiring structure
KR930018660A (en) Semiconductor device, liner and metal wire and via manufacturing method
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
US20100311236A1 (en) Copper interconnect structure with amorphous tantalum iridium diffusion barrier
WO2006039138A1 (en) Homogeneous copper interconnects for beol
JP4005295B2 (en) Manufacturing method of semiconductor device
JP3445557B2 (en) Titanium-tantalum barrier layer thin film and method of forming the same
JP2006080234A (en) Semiconductor device and its fabrication process
JP2002526926A (en) Improved method for barrier layer formation
US20040259348A1 (en) Method of reducing post-CMP defectivity
JP2000357669A (en) Method of filling surface feature of substrate with copper
JP3488586B2 (en) Method for manufacturing semiconductor device
KR930001311A (en) Metal wiring layer formation method of a semiconductor device
JP2004165336A (en) Manufacturing method of semiconductor device
JP2001023925A (en) Semiconductor device and manufacture thereof
TW575918B (en) Process for producing metal-containing thin films with a low electrical resistance
TW480664B (en) Titanium-tantalum barrier layer film and method for forming the same
KR100591136B1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3445557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term