JP3488586B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3488586B2
JP3488586B2 JP34426496A JP34426496A JP3488586B2 JP 3488586 B2 JP3488586 B2 JP 3488586B2 JP 34426496 A JP34426496 A JP 34426496A JP 34426496 A JP34426496 A JP 34426496A JP 3488586 B2 JP3488586 B2 JP 3488586B2
Authority
JP
Japan
Prior art keywords
film
conductive element
liquid phase
forming
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34426496A
Other languages
Japanese (ja)
Other versions
JPH10189495A (en
Inventor
敦子 坂田
正彦 蓮沼
尚史 金子
伸夫 早坂
純一 和田
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34426496A priority Critical patent/JP3488586B2/en
Priority to TW086119636A priority patent/TW347570B/en
Priority to US08/997,328 priority patent/US6071810A/en
Priority to KR1019970073302A priority patent/KR100326569B1/en
Publication of JPH10189495A publication Critical patent/JPH10189495A/en
Priority to US09/556,961 priority patent/US6440843B1/en
Priority to US10/189,598 priority patent/US6673704B2/en
Priority to US10/650,974 priority patent/US6946387B2/en
Application granted granted Critical
Publication of JP3488586B2 publication Critical patent/JP3488586B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、多層配線工程に用いられる、接続孔
や配線溝等に導電膜を充填する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of semiconductor devices.
Relates to a method, in particular, it is used in a multilayer wiring process, to a method of filling a conductive film in the connection hole and wiring trench or the like.

【0002】[0002]

【従来の技術】近年の半導体装置の高集積化、高速化に
伴い、電気回路の微細化は進む一方であり、拡散層上−
配線間、配線−配線間を接続する接続孔の径の微細化、
高アスペクト比化は、ますます進んでいる。次世代の高
アスペクト比ホールを埋め込むプラグ配線形成の手法と
しては、リフロー成膜や、CVD成膜によるプラグ形成
が検討されており、リフロー成形ではAl、Cuが、C
VD成膜では、W、Al、Cu等の材料が検討され、実
用化されている。
2. Description of the Related Art With the recent trend toward higher integration and higher speed of semiconductor devices, miniaturization of electric circuits is progressing.
Miniaturization of the diameter of the connection hole that connects between wirings and between wirings,
Higher aspect ratios are becoming more and more advanced. Reflow film formation and plug formation by CVD film formation are being considered as a method of forming plug wirings for filling the next-generation high aspect ratio holes. In reflow molding, Al and Cu are used as C
For VD film formation, materials such as W, Al and Cu have been studied and put to practical use.

【0003】一方、多層配線構造として、デュアルダマ
シン構造がある。この構造は、配線部および接続孔部に
形成した凹部に導電膜を充填して形成する配線構造であ
るが、これらの構造においては、充填する凹部のアスペ
クト比が高くなるため、一層、プラグ形成、配線形成に
おいて、厳しい条件となる。
On the other hand, there is a dual damascene structure as a multilayer wiring structure. This structure is a wiring structure that is formed by filling the recesses formed in the wiring portion and the connection hole portion with a conductive film. In these structures, however, the aspect ratio of the recessed portion to be filled becomes high, so that the plug formation is further improved. In the wiring formation, there are severe conditions.

【0004】図24は、多層配線部にリフロー成膜法を
用いて形成した、デュアルダマシン構造素子を有する構
造を示す。また、拡散層上の接続孔の形成は、CVD法
で形成したWを用いている。リフロー成膜では、リフロ
ー下地としてTiが用いられており、埋め込み時には加
熱成膜する際、TiAl3 を形成し、非常に高抵抗な層
を生じてしまう。また、アスペクト比3以上の接続孔の
埋め込みでは、ボイドが生じてしまい、接続孔が埋め込
めないという問題がある。
FIG. 24 shows a structure having a dual damascene structure element, which is formed in the multilayer wiring portion by the reflow film forming method. Further, W formed by the CVD method is used for forming the connection hole on the diffusion layer. In the reflow film formation, Ti is used as the reflow base, and TiAl 3 is formed during the film formation by heating during filling, and a very high resistance layer is produced. In addition, when the connection hole having an aspect ratio of 3 or more is embedded, a void is generated, and there is a problem that the connection hole cannot be embedded.

【0005】これに対して、埋め込み特性では、CVD
成膜が優れている。
On the other hand, in terms of the filling characteristics, CVD is used.
Excellent film formation.

【0006】CVD成膜では、ブランケットCVD成膜
と選択的CVDがあるが、以下に図25を参照してブラ
ンケットCVD成膜により形成されたWコンタクトプラ
グを具備した配線構造およびその製造方法について説明
する。
Although there are blanket CVD film formation and selective CVD in CVD film formation, a wiring structure having a W contact plug formed by blanket CVD film formation and a manufacturing method thereof will be described below with reference to FIG. To do.

【0007】まず、Si半導体基板141にフィールド
酸化膜142、ゲート酸化膜143a、ゲート電極14
3b、およびその側壁に形成された150nmの厚さの
SiN膜143cを具備し、これらに囲まれてシリコン
表面が露出した構造の上に、周知のイオン法入法を用い
てp+ 不純物拡散層144を形成する。次いで、CVD
によってSiO2 膜145、BPCG膜146を1.2
μmの厚さに堆積し、そして、p+ 不純物拡散層144
まで達するコンタクトホールを開孔する(図25
(a))。
First, a field oxide film 142, a gate oxide film 143a, and a gate electrode 14 are formed on a Si semiconductor substrate 141.
3b and a SiN film 143c having a thickness of 150 nm formed on the side wall thereof and having a silicon surface exposed by being surrounded by these, a p + impurity diffusion layer is formed by using a well-known ion implantation method. 144 are formed. Then CVD
The SiO 2 film 145 and the BPCG film 146 to 1.2
deposited to a thickness of μm, and p + impurity diffusion layer 144
Open a contact hole reaching up to (Fig. 25
(A)).

【0008】次に、この構造上に、Ti(厚さ20n
m)/TiN(厚さ70nm)積層膜147,148
を、ターゲット−基板間の距離の長いロングスロースパ
ッタリングによって堆積し、窒素雰囲気中で600℃3
0分の熱処理を行い、コンタクト底にTiSi2 膜14
9を形成し、酸化膜上はTi/TiN積層膜147,1
48のままとする(図25(b))。このときのTi/
TiN積層膜147,148のコンタクトホール内の膜
厚は、約10nm/約30nmであった。
Next, on this structure, Ti (thickness 20 n
m) / TiN (thickness 70 nm) laminated film 147, 148
Was deposited by long-throw sputtering with a long distance between the target and the substrate, and 600 ° C. 3 in a nitrogen atmosphere.
Heat treatment for 0 minutes is performed, and the TiSi 2 film 14 is formed on the contact bottom.
9 and the Ti / TiN laminated film 147, 1 is formed on the oxide film.
It is left at 48 (FIG. 25 (b)). Ti / at this time
The film thickness of the TiN laminated films 147 and 148 in the contact holes was about 10 nm / about 30 nm.

【0009】この下地を密着層(glue−laye
r)及びCVD成膜のシード層として用い、この構造上
に、六フッ化タングステン(WF6 )等のタングステン
のハロゲン化物と水素(H2 )との混合ガスを反応ガス
として用いて、Wを成膜する(図25(c))。その
後、全面のW膜を酸化膜146た4露出するまでエッチ
ングし、コンタクトホール内にWプラグ160を形成す
る(図25(d))。
This underlayer is adhered to a glue-layer.
r) and a seed layer for CVD film formation, and on this structure, a mixed gas of a tungsten halide such as tungsten hexafluoride (WF 6 ) and hydrogen (H 2 ) is used as a reaction gas. A film is formed (FIG. 25C). After that, the W film on the entire surface is etched until four oxide films 146 are exposed to form a W plug 160 in the contact hole (FIG. 25D).

【0010】ブランケットCVD成膜では、W、Al、
Cu等の材料に関わらず、glue−layerを下地
層として形成することが必須となるが、コンタクトホー
ルの微細化が進んだ場合、第1にこのglue−lay
erをコンタクトホール内に均一に埋め込むことが必要
になる。このために、例えば、Ti及びTiNのCVD
成膜等が検討されている。具体的には、TiCl4 のプ
ラズマCVDによるTiN成膜や、MOCVDによるT
iN成膜が行われているが、現状では、スパッタ成膜に
より形成されたTiNの比抵抗が100μΩ・cm、プ
ラズマCVDにより形成されたTiNの比抵抗が140
μΩ・cm、MOCVDにより形成されたTiNの比抵
抗が400μΩ・cmと高く、CVD成膜のTiN膜中
に混入する不純物に起因する抵抗上昇やClに起因する
コロージョン等を抑制することが課題となる。
In blanket CVD film formation, W, Al,
Regardless of the material such as Cu, it is indispensable to form the blue-layer as the underlayer. However, when the contact holes are further miniaturized, firstly, the blue-layer is formed.
It is necessary to uniformly embed er in the contact hole. To this end, for example, CVD of Ti and TiN
Film formation is being studied. Specifically, TiN film formation by plasma CVD of TiCl 4 and T film formation by MOCVD
Although the iN film is formed, at present, the specific resistance of TiN formed by sputtering film formation is 100 μΩ · cm, and the specific resistance of TiN formed by plasma CVD is 140 μm.
μΩ · cm, the specific resistance of TiN formed by MOCVD is as high as 400 μΩ · cm, and it is an object to suppress the resistance increase due to impurities mixed in the TiN film of the CVD film and the corrosion due to Cl. Become.

【0011】また、下層配線上に直接Wプラグを成膜す
る選択成膜法では、下層配線がAl、Cuを主成分とす
る配線の場合、Wと下層配線とは異種金属界面を形成す
ることになる。異種金属界面は、エレクトロマイグレー
ション耐性、ストレスマイグレーション耐性に弱いこと
が知られており、素子の信頼性を低下させる要因の1つ
である。
Further, in the selective film forming method in which the W plug is formed directly on the lower layer wiring, when the lower layer wiring is a wiring containing Al and Cu as the main components, a dissimilar metal interface is formed between W and the lower layer wiring. become. It is known that the dissimilar metal interface is weak in electromigration resistance and stress migration resistance, and is one of the factors that lower the reliability of the device.

【0012】また、基板の表面状態に非常に敏感なプロ
セスであるために、プロセスマージンが非常に狭く、そ
の選択性の崩れを量産ラインにおいて防ぐことが非常に
困難なプロセスであることは周知である。更に、コンタ
クトホールの微細化高アスペクト化においては、その下
地の清浄表面を得るための前処理が困難となり、それに
伴って不均一なプラグ形成が生じる。更なる次世代LS
Iにこれらのプロセスを適用するためには、前処理技術
の研究、開発が必要とされている。
Further, since the process is very sensitive to the surface condition of the substrate, it is well known that the process margin is very narrow and it is very difficult to prevent the loss of selectivity in the mass production line. is there. Further, in the miniaturization and high aspect ratio of the contact hole, pretreatment for obtaining a clean surface of the underlying layer becomes difficult, which causes nonuniform plug formation. Further Next Generation LS
In order to apply these processes to I, research and development of pretreatment technology are required.

【0013】[0013]

【発明が解決しようとする課題】従って、次世代LSI
の微細な、高アスペクト比のコンタクトホールプラグの
形成のためには、現状のプラグ形成技術では、いずれも
問題が存在し、LSIの設計指針に追従することができ
ない。これらの問題をクリアするためには、いずれの技
術も、更にブラッシュアップ、或いは新たな技術を必要
としており、これらの対策を図ることが、これらの技術
の延命を図る手段である。同時に、微細コンタクトホー
ルの埋め込みの新たなプロセスの確立が急務である。
Therefore, the next-generation LSI
In order to form such a fine contact hole plug having a high aspect ratio, there are problems with the current plug forming technology, and it is not possible to follow the LSI design guidelines. In order to solve these problems, any technique requires further brush-up or new technique, and taking measures against these techniques is a means for extending the life of these techniques. At the same time, there is an urgent need to establish a new process for filling fine contact holes.

【0014】 本発明は、かかる事情の下になされ、微
細でかつ高アスペクト比の接続孔や配線溝等に充填され
た、信頼性の高い導電膜を具備する半導体装置の製造方
を提供することを目的とする。
The present invention has been made under the above circumstances, and is a method of manufacturing a semiconductor device having a highly reliable conductive film filled in a fine connection hole or a wiring groove having a high aspect ratio.
The purpose is to provide the law .

【0015】[0015]

【課題を解決するための手段】上記課題を解決するた
め、本発明(請求項1)は、半導体基板上に絶縁膜を形
成する工程と、前記絶縁膜に凹部を形成する工程と、前
記凹部内に、導電性元素と、この元素よりも低い融点を
有する物質とを含む液相を形成する工程と、前記液相の
組成を、平衡組成から前記導電性元素が過剰な組成へと
移動させて、前記導電性元素を晶出させ、少なくとも前
記凹部内に導電性膜を形成する工程と、前記凹部外の前
記絶縁膜上に存在する物質を除去する工程とを具備する
ことを特徴とする半導体装置の製造方法を提供する。。
In order to solve the above problems, the present invention (Claim 1) forms an insulating film on a semiconductor substrate.
And a step of forming a recess in the insulating film,
A conductive element and a melting point lower than this element should be provided in the recess.
Forming a liquid phase containing a substance having, and
From the equilibrium composition to the composition in which the conductive element is excessive.
Moving to crystallize the conductive element, at least before
The step of forming a conductive film in the concave portion, and the step of forming the conductive film outside the concave portion.
And a step of removing a substance existing on the insulating film.
A method for manufacturing a semiconductor device is provided. .

【0016】[0016]

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】[0022]

【0023】 本発明(請求項2)は、上述の半導体装
置の製造方法(請求項1)において、前記凹部内に、導
電性元素と、この元素よりも低い融点を有する物質とを
含む液相を形成する工程は、少なくとも前記凹部内に、
導電性元素と、この元素よりも低い融点を有する物質と
を含む固相合金層を形成し、次いで、この固相合金層を
加熱して溶融させることからなることを特徴とする。
According to the present invention ( claim 2 ), in the method for manufacturing a semiconductor device ( claim 1 ) described above, a liquid phase containing a conductive element and a substance having a melting point lower than that of the element in the concave portion. The step of forming is at least in the recess,
It is characterized by forming a solid phase alloy layer containing a conductive element and a substance having a melting point lower than that of the element, and then heating and melting the solid phase alloy layer.

【0024】 本発明(請求項3)は、上述の半導体装
置の製造方法(請求項1)において、前記凹部内に、導
電性元素と、この元素よりも低い融点を有する物質とを
含む液相を形成する工程は、少なくとも前記凹部内に、
前記導電性元素よりも低い融点を有する物質層を形成
し、前記導電性元素層を形成し、前記導電性元素よりも
低い融点を有する物質層を加熱して溶融させ、この溶融
物中に前記導電性元素を拡散させることからなることを
特徴とする。
According to the present invention ( claim 3 ), in the method for manufacturing a semiconductor device ( claim 1 ), a liquid phase containing a conductive element and a substance having a melting point lower than that of the element in the recess is provided. The step of forming is at least in the recess,
A material layer having a melting point lower than that of the conductive element is formed, the conductive element layer is formed, and the material layer having a melting point lower than that of the conductive element is heated and melted. It is characterized by comprising diffusing a conductive element.

【0025】 本発明(請求項4)は、上述の半導体装
置の製造方法(請求項1)において、前記凹部内に、導
電性元素と、この元素よりも低い融点を有する物質とを
含む液相を形成する工程は、少なくとも前記凹部内に、
前記導電性元素よりも低い融点を有する物質層を形成
し、前記導電性元素よりも低い融点を有する物質層を加
熱して液相を得るとともに、この溶融物に前記導電性元
素を供給することからなることを特徴とする。
According to the present invention ( claim 4 ), in the method for manufacturing a semiconductor device described above ( claim 1 ), a liquid phase containing a conductive element and a substance having a melting point lower than that of the element is present in the recess. The step of forming is at least in the recess,
Forming a material layer having a melting point lower than that of the conductive element, heating the material layer having a melting point lower than that of the conductive element to obtain a liquid phase, and supplying the conductive element to the melt. It is characterized by consisting of.

【0026】 本発明(請求項5)は、上述の半導体装
置の製造方法(請求項1)において、前記凹部内に、導
電性元素と、この元素よりも低い融点を有する物質とを
含む液相を形成する工程は、前記凹部内に、前記導電性
元素よりも低い融点を有する物質の溶融物、または前記
導電性元素と、この元素よりも低い融点を有する物質と
を含む溶融物を、加圧しつつ充填することからなること
を特徴とする。
According to the present invention ( claim 5 ), in the method for manufacturing a semiconductor device described above ( claim 1 ), a liquid phase containing a conductive element and a substance having a melting point lower than that of the element in the concave portion. In the step of forming, a melt of a substance having a melting point lower than that of the conductive element, or a melt containing the conductive element and a substance having a melting point lower than this element is added to the recess. It is characterized by comprising filling while pressing.

【0027】 本発明(請求項6)は、上述の半導体装
置の製造方法(請求項1)において、前記液相の組成
を、平衡組成から前記導電性元素が過剰な組成へと移動
させて、前記導電性元素を晶出させる工程は、前記液相
を降温すること、または固−液2相温度領域へ降温・保
持することからなることを特徴とする。
According to the present invention ( claim 6 ), in the method for manufacturing a semiconductor device ( claim 1 ), the composition of the liquid phase is moved from an equilibrium composition to a composition in which the conductive element is excessive. The step of crystallizing the conductive element is characterized by lowering the temperature of the liquid phase or lowering and holding the temperature in a solid-liquid two-phase temperature region.

【0028】 本発明(請求項7)は、上述の半導体装
置の製造方法(請求項1)において、前記液相の組成
を、平衡組成から前記導電性元素が過剰な組成へと移動
させて、前記導電性元素を晶出させる工程は、前記液相
を固−液2相温度領域へ降温・保持し、前記液相を昇温
し、前記液相に前記導電性元素を供給し、前記液相を降
温することからなることを特徴とする。
According to the present invention ( claim 7 ), in the method for manufacturing a semiconductor device ( claim 1 ), the composition of the liquid phase is moved from an equilibrium composition to a composition in which the conductive element is excessive. In the step of crystallizing the conductive element, the temperature of the liquid phase is lowered and maintained in a solid-liquid two-phase temperature region, the temperature of the liquid phase is raised, and the conductive element is supplied to the liquid phase. It is characterized in that it consists of cooling the phase.

【0029】 本発明(請求項8)は、上述の半導体装
置の製造方法(請求項1)において、前記液相の組成
を、平衡組成から前記導電性元素が過剰な組成へと移動
させて、前記導電性元素を晶出させる工程は、N、O、
およびHからなる群から選ばれた少なくとも1種を含む
雰囲気で熱処理することを含むことを特徴とする。
According to the present invention ( claim 8 ), in the method for manufacturing a semiconductor device ( claim 1 ), the composition of the liquid phase is moved from an equilibrium composition to a composition in which the conductive element is excessive, In the step of crystallizing the conductive element, N, O,
And heat treatment in an atmosphere containing at least one selected from the group consisting of H and H.

【0030】 本発明(請求項9)は、上述の半導体装
置の製造方法(請求項1)において、前記液相の組成
を、平衡組成から前記導電性元素が過剰な組成へと移動
させて、前記導電性元素を晶出させる工程は、前記低い
融点を有する物質と気相化合物を形成する雰囲気で熱処
理すること、および前記気相化合物を除去することを含
むことを特徴とする。
According to the present invention ( claim 9 ), in the method for manufacturing a semiconductor device ( claim 1 ), the composition of the liquid phase is moved from an equilibrium composition to a composition in which the conductive element is excessive. The step of crystallizing the conductive element includes performing heat treatment in an atmosphere that forms a vapor phase compound with the substance having a low melting point, and removing the vapor phase compound.

【0031】 本発明(請求項10)は、上述の半導体
装置の製造方法(請求項1)において、前記凹部外の前
記絶縁膜上に存在する物質を除去する工程工程は、ハロ
ゲンを含むガスを導入して、ハロゲン化物を形成し、こ
のハロゲン化物を除去することからなることを特徴とす
る。
According to the present invention ( Claim 10 ), in the method for manufacturing a semiconductor device ( Claim 1 ), the step of removing a substance existing on the insulating film outside the recess includes a gas containing halogen. Introducing to form a halide and removing the halide.

【0032】 本発明(請求項11)は、上述の半導体
装置の製造方法(請求項1)において、前記ハロゲン
は、塩素、弗素、ヨウ素、および臭素からなる群から選
ばれた少なくとも1種であることを特徴とする。
According to the present invention ( claim 11 ), in the method for manufacturing a semiconductor device ( claim 1 ), the halogen is at least one selected from the group consisting of chlorine, fluorine, iodine and bromine. It is characterized by

【0033】 本発明(請求項12)は、半導体基板上
に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成す
る工程と、前記凹部内面の少なくとも一部に、バリアメ
タルまたは前記絶縁膜よりも表面エネルギーが高い物質
からなる薄膜を形成する工程と、前記凹部内に、導電性
元素と、この元素よりも低い融点を有する物質とを含む
液相を形成する工程と、前記液相の組成を、平衡組成か
ら前記導電性元素が過剰な組成へと移動させて、前記導
電性元素を晶出させ、前記凹部内に導電性膜を形成する
工程と、前記凹部外の前記絶縁膜上に存在する物質を除
去する工程とを具備することを特徴とする半導体装置の
製造方法を提供する。
According to the present invention ( claim 12 ), a step of forming an insulating film on a semiconductor substrate, a step of forming a recess in the insulating film, and a barrier metal or the insulating film on at least a part of the inner surface of the recess. A step of forming a thin film made of a substance having a surface energy higher than that, a step of forming a liquid phase containing a conductive element and a substance having a melting point lower than this element in the recess; Moving the composition from an equilibrium composition to a composition in which the conductive element is in excess, crystallizing the conductive element to form a conductive film in the recess, and on the insulating film outside the recess. And a step of removing a substance existing in the semiconductor device.

【0034】 本発明(請求項13)は、半導体基板上
に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成す
る工程と、前記凹部内に、導電性元素と、この元素より
も低い融点を有する物質とを含む液相を形成する工程
と、前記液相の組成を、平衡組成から前記導電性元素が
過剰な組成へと移動させて、前記導電性元素を晶出さ
せ、前記凹部内に導電性膜を形成する工程と、前記凹部
外の前記絶縁膜上に存在する物質を除去する工程とを具
備し、前記導電性元素の晶出中または晶出後に、添加元
素を添加することを特徴とする。
According to the present invention ( claim 13 ), a step of forming an insulating film on a semiconductor substrate, a step of forming a concave portion in the insulating film, a conductive element in the concave portion, and a conductive element lower than this element A step of forming a liquid phase containing a substance having a melting point, and moving the composition of the liquid phase from an equilibrium composition to a composition in which the conductive element is in excess to crystallize the conductive element, A step of forming a conductive film therein, and a step of removing a substance existing on the insulating film outside the recess, and adding an additional element during or after crystallization of the conductive element It is characterized by

【0035】 本発明(請求項14)は、上述の半導体
装置の製造方法(請求項13)において、前記導電性元
素は、単一元素であることを特徴とする。
The present invention ( Claim 14 ) is characterized in that, in the method for manufacturing a semiconductor device ( Claim 13 ), the conductive element is a single element.

【0036】 本発明(請求項15)は、上述の半導体
装置の製造方法(請求項13)において、前記添加元素
は、晶出後の導電性膜のエレクトロマイグレーションま
たはストレスマイグレーション耐性を向上させる元素で
あることを特徴とする。
According to the present invention ( claim 15 ), in the method for manufacturing a semiconductor device ( claim 13 ), the additive element is an element for improving electromigration or stress migration resistance of the conductive film after crystallization. It is characterized by being.

【0037】 本発明(請求項16)は、上述の半導体
装置の製造方法(請求項13)において、前記添加元素
は、晶出後の低融点材料の固溶限を低下させる元素であ
ることを特徴とする。
According to the present invention ( claim 16 ), in the method for manufacturing a semiconductor device ( claim 13 ), the additive element is an element that lowers the solid solubility limit of the low melting point material after crystallization. Characterize.

【0038】本発明の原理は、固一液反応を用いて晶出
シード層を形成し、導電性物質を成長させることからな
る、高アスペクトの接続孔の埋め込み技術にある。
The principle of the present invention resides in a technique of filling a high-aspect connection hole, which comprises forming a crystallized seed layer using a solid-liquid reaction and growing a conductive material.

【0039】すなわち、本発明は、FET等の半導体素
子の配線・電極材料を、基板表面、接続孔、溝配線部、
及び素子部近傍の凹部等に形成したい場合、その凹部を
含む全面に、配線・電極材料と、その材料よりも低融点
であり、簡単な共晶系を構成する材料とを含む合金、ま
たはそれらの元素から構成される、単層膜若しくは複数
膜を堆積し、または低融点金属を配線・電極材料の供給
に先だって基板上に形成し、基板を昇温し、所望のプロ
セス温度近傍で液相を得た後、降温することで、もしく
は選択的に低融点の物質を除去することにより、初期の
液相における平衡組成からのずれ分を凹部内に晶出さ
せ、その晶出核をシード相として利用し、基板上及び凹
部に配線・電極材料を形成または埋め込むことを特徴と
している。
That is, according to the present invention, the wiring / electrode material of a semiconductor element such as an FET is used for a substrate surface, a connection hole, a groove wiring portion,
When it is desired to form in a recess or the like near the element portion, an alloy containing a wiring / electrode material and a material having a lower melting point than that of the material and forming a simple eutectic system on the entire surface including the recess, or those Single layer film or multiple films composed of the above elements are deposited, or low melting point metal is formed on the substrate prior to the supply of wiring / electrode material, the temperature of the substrate is raised, and the liquid phase is formed near the desired process temperature. After that, by lowering the temperature or selectively removing the substance with a low melting point, the deviation from the equilibrium composition in the initial liquid phase is crystallized in the recesses, and the crystallization nuclei are used as seed phases. It is characterized in that a wiring / electrode material is formed or embedded on the substrate and in the recess.

【0040】この場合、配線・電極材料の晶出前の溶融
合金の組成は、所望のプロセス温度の上限以下の温度で
液相を得られる組成であればよく、その液相を得るため
の温度は、この液相を構成する低融点材料単体の融点温
度以上の温度であって、かつ液相を構成する低融点材料
と配線・電極材料との共晶線温度を上回る温度であれば
よい。
In this case, the composition of the molten alloy before crystallizing the wiring / electrode material may be any composition that can obtain a liquid phase at a temperature below the upper limit of the desired process temperature, and the temperature for obtaining the liquid phase is It is only necessary that the temperature is equal to or higher than the melting point temperature of the low melting point material constituting the liquid phase and higher than the eutectic line temperature of the low melting point material and the wiring / electrode material forming the liquid phase.

【0041】また不均一核発生密度の高い、配線材料と
絶縁膜で形成される界面、即ち接続孔および配線溝の表
面と、配線溝の底、接続孔底のエッジ、及び下部配線表
面に、望ましくは優先的に核を発生させることにより、
所望の表面及び凹部に、配線・電極を堆積または埋め込
むことを特徴とする。
Further, at the interface formed by the wiring material and the insulating film, which has a high density of non-uniform nucleation, that is, on the surface of the connection hole and the wiring groove, the bottom of the wiring groove, the edge of the connection hole bottom and the lower wiring surface By preferentially generating nuclei,
It is characterized in that wirings / electrodes are deposited or embedded in desired surfaces and recesses.

【0042】[0042]

【発明の実施の形態】以下、本発明の実施例を示し、本
発明について詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to Examples of the present invention.

【0043】実施例1 図1は、本発明の第1の実施例に係るAlプラグ形成方
法を工程順に示す断面図である。
Example 1 FIG. 1 is a sectional view showing an Al plug forming method according to a first example of the present invention in the order of steps.

【0044】まず、素子が形成された基板(図示せず)
上に、第1の配線層2を形成し、次いで、その上に層間
絶縁膜として層間絶縁膜3を形成する。その後、層間絶
縁膜3を選択的にエッチングして、接続孔4および配線
溝5を形成する(図1(a))。
First, a substrate on which elements are formed (not shown)
A first wiring layer 2 is formed on top, and then an interlayer insulating film 3 is formed thereon as an interlayer insulating film. After that, the interlayer insulating film 3 is selectively etched to form the connection hole 4 and the wiring groove 5 (FIG. 1A).

【0045】その後、AlとSnの共晶合金Al−Sn
x、例えばx=約86at%の組成の合金膜6をスパッ
タリング法で成膜する。ここで、スパッタリングは、所
望の共晶合金膜を形成できる組成で構成されたAl−S
nの共晶合金ターゲット、またはAlとSnのモザイク
状ターゲットを用いて行った。この時、基板表面に対し
て垂直方向への直進性の強いスパッタリング方法、例え
ば基板とスパッタリングターゲット間の距離(TS間距
離)が離れた、ロングスロースパッタリング法を用い
て、予めAl−Sn合金を、接続孔や配線溝凹部に形成
する。
After that, a eutectic alloy of Al and Sn Al--Sn
The alloy film 6 having a composition of x, for example, x = about 86 at% is formed by the sputtering method. Here, the sputtering is Al-S composed of a composition capable of forming a desired eutectic alloy film.
The eutectic alloy target of n or the mosaic target of Al and Sn was used. At this time, an Al—Sn alloy is previously prepared by using a sputtering method having a strong straightness in a direction perpendicular to the substrate surface, for example, a long throw sputtering method in which the distance between the substrate and the sputtering target (distance between TSs) is large. Formed in the connection hole and the wiring groove recess.

【0046】この時、Al−Sn膜が液相となる近傍ま
で基板の加熱を行って、接続孔や配線溝凹部内に、Al
−Sn膜をより均一に充填してもよい。また、Al−S
n膜の堆積膜厚は、Al−Sn膜中のAl量が接続孔や
配線溝凹部を充填するのに十分な量を供給できる膜厚に
する(図1(b))。
At this time, the substrate is heated until the Al—Sn film is in the liquid phase, and Al is filled in the connection hole and the wiring groove recess.
The -Sn film may be filled more uniformly. Also, Al-S
The deposited film thickness of the n film is set to a film thickness such that the amount of Al in the Al—Sn film can supply a sufficient amount to fill the connection holes and the wiring groove recesses (FIG. 1B).

【0047】次に、基板を、この実施例の合金組成の場
合、420℃以上で、かつ所望のプロセス温度以下にな
るように、加熱し、先に形成したAl−Sn合金の液相
を得る。所望のプロセス温度とは、ここでは例えば、A
l配線のシンター温度のほか、他の多層配線形成工程
中、最も高い温度以下の温度を指す。
Next, in the case of the alloy composition of this embodiment, the substrate is heated so as to be not lower than 420 ° C. and not higher than the desired process temperature to obtain the liquid phase of the Al—Sn alloy previously formed. . The desired process temperature is, for example, A
In addition to the sinter temperature of the 1-wiring, it refers to a temperature not higher than the highest temperature during the other multi-layer wiring forming process.

【0048】先に堆積したAl−Sn膜が十分液相6a
となり、平衡状態になる時間保持した後、Sn組成86
at%の場合、平衡状態図より、液相の得られる420
℃近傍より十分低い温度、例えば、350℃まで降温す
る。これにより、Al−Snx(およそx=86at
%)合金の液相から350℃の平衡状態組成Al−Sn
x(およそx=92.3at%)に達することにより、
余剰組成のAl約8at%分を、接続孔や配線溝凹部を
含む絶縁膜上に晶出させる(図1(c))。
The previously deposited Al--Sn film is sufficiently in the liquid phase 6a.
, And the Sn composition 86 after holding for a time to reach an equilibrium state.
In the case of at%, the liquid phase is obtained from the equilibrium diagram 420
The temperature is lowered to a temperature sufficiently lower than the vicinity of ℃, for example, 350 ℃. As a result, Al-Snx (approximately x = 86 at
%) From the liquid phase of the alloy to the equilibrium composition Al-Sn at 350 ° C.
By reaching x (approximately x = 92.3 at%),
About 8 at% of Al having a surplus composition is crystallized on the insulating film including the connection hole and the wiring groove concave portion (FIG. 1C).

【0049】このAlの晶出膜6bによって、接続孔や
配線溝凹部を充填した(図2(a))。ここで、Alの
晶出膜は、接続孔や配線溝内にAl−Sn膜の液相を形
成したときに、晶出するAlと液相のSnとが平衡する
最大濃度以下のSnをAl晶出膜中に含有する、Alを
主成分とした膜である。また、Alの晶出工程の温度
は、平衡状態では固相と液相の二相共存領域を形成する
温度領域であり、Al−Sn合金の上記組成の場合、そ
の温度は、平衡状態図上で共晶線である228℃を上回
り、液相線の通る420℃を下回る。
The Al crystallized film 6b filled the contact holes and the wiring groove recesses (FIG. 2A). Here, the Al crystallized film has a maximum concentration of Sn equal to or less than the maximum concentration at which the Al crystallized and the liquid phase Sn are in equilibrium when the liquid phase of the Al-Sn film is formed in the connection hole or the wiring groove. It is a film containing Al in the crystallized film as a main component. Further, the temperature of the crystallization step of Al is a temperature range where a two-phase coexisting region of a solid phase and a liquid phase is formed in the equilibrium state, and in the case of the above composition of Al-Sn alloy, the temperature is on the equilibrium diagram. Above 228 ° C, which is the eutectic line, and below 420 ° C, which passes through the liquidus line.

【0050】また、Alの晶出工程は、降温による平衡
濃度移動だけでなく、選択的にSnの濃度を減少させる
ことによっても実現できる。導電膜であるAlの晶出工
程におけるポイントは、平衡濃度を移動させることによ
り、導電膜を晶出させることにある。また、AlとSn
は、共晶となる金属の組合せであり、2つの金属は平衡
状態において化合物を形成せず、2相に分離する。Al
の融点に対して非常に低い融点を持つ金属であり、かつ
化合物を形成しない金属であるSnとの共晶合金化によ
って、通常のLSI工程に用いられているプロセスの温
度以下に融点を下げることができ、液相を容易に得るこ
とが可能になる。
The Al crystallization step can be realized not only by moving the equilibrium concentration by lowering the temperature but also by selectively reducing the Sn concentration. The point in the crystallization process of Al that is the conductive film is to crystallize the conductive film by moving the equilibrium concentration. Also, Al and Sn
Is a combination of metals that form a eutectic, and the two metals do not form a compound at equilibrium and separate into two phases. Al
Eutectic alloying with Sn, which is a metal that has a very low melting point relative to the melting point of, and does not form a compound, lowers the melting point below the temperature of the process normally used in the LSI process. The liquid phase can be easily obtained.

【0051】流動性の高い液相を得ることにより、微細
なパターンや高アスペクト比の接続孔埋め込みが容易に
なるだけでなく、液相合金から相対的に高融点の金属で
あるAlを晶出させることによって、接続孔や配線溝の
埋め込みプロセス温度の低温化が可能となる。なお、本
実施例中では、接続孔内および溝配線内に直接Al−S
n膜を形成したが、Al−Sn膜形成前にバリア膜を形
成してもよい、それにより、Al−Sn膜の下地とのぬ
れ性が向上し、初期成膜時にAl−Sn膜をより良好な
カバレッジで充填することができる。
By obtaining a liquid phase having a high fluidity, not only is it easy to fill a fine pattern or a connection hole having a high aspect ratio, but also Al, which is a relatively high melting point metal, is crystallized from the liquid phase alloy. By doing so, it is possible to lower the process temperature for filling the connection hole and the wiring groove. In the present embodiment, Al-S is directly introduced into the connection hole and the groove wiring.
Although the n film is formed, the barrier film may be formed before the Al—Sn film is formed. As a result, the wettability of the Al—Sn film with the underlying layer is improved, and the Al—Sn film is more likely to be formed during the initial film formation. Can be filled with good coverage.

【0052】続いて、基板表面に偏析したSn層、およ
び接続孔や配線溝外部のAl−Sn層、Al層を除去す
る。この除去工程は、チャンバー中に塩素(Cl2 )を
含むガスを導入し、基板表面にガスをフローさせ、Sn
層及び余剰なAl−Sn層を塩化物として除去した。S
nは塩化物の蒸気圧が高く、Alの塩化物の蒸気圧より
も高いため、条件を選べばAlに対してある選択比をも
ってSnを除去できる。
Subsequently, the Sn layer segregated on the surface of the substrate and the Al—Sn layer and the Al layer outside the connection hole and the wiring groove are removed. In this removing step, a gas containing chlorine (Cl 2 ) is introduced into the chamber, the gas is caused to flow on the substrate surface, and Sn is added.
The layer and excess Al-Sn layer were removed as chloride. S
Since n has a high chloride vapor pressure and is higher than the chloride vapor pressure of Al, Sn can be removed with a certain selection ratio with respect to Al by selecting the conditions.

【0053】このとき、基板を加熱すると、より塩化物
の除去効率が高い。このCl2 を含むガスのフローは、
塩素を含むガスによるRIEや、CDEによるエッチバ
ックではより高い効果が得られた。また、このとき、酸
化力を持つガスを微量に添加することで、RIEにやC
DEによるエッチバック工程時に、AlとSnの選択比
が更に効果的にとれ、Al晶出膜からなるプラグや配線
7を、接続孔や配線溝に形成することが可能である。ま
た、プラグ、配線加工の手法としては、塩素を含むガス
を実施例として述べたが、このほか、Br、F、Iを含
むガスでも同様の効果が得られる。更にまた、接続孔や
配線溝外部のSn層やAl−Sn層、Al層は、ケミカ
ルメカニカルポリッシング(以後、CMP)によって除
去してもよい(図2(b))。
At this time, if the substrate is heated, the chloride removal efficiency is higher. The flow of the gas containing Cl 2 is
Higher effects were obtained by RIE using a gas containing chlorine and etchback using CDE. Also, at this time, by adding a trace amount of a gas having oxidizing power, RIE and C
During the etch back process by DE, the selection ratio of Al and Sn can be more effectively taken, and the plug or wiring 7 made of an Al crystallized film can be formed in the connection hole or the wiring groove. Further, as a method of processing the plug and the wiring, the gas containing chlorine has been described as an example, but the same effect can be obtained with the gas containing Br, F, and I. Furthermore, the Sn layer, the Al—Sn layer, and the Al layer outside the connection hole and the wiring groove may be removed by chemical mechanical polishing (hereinafter, CMP) (FIG. 2B).

【0054】さて、上記実施例を、大まかなプロセスフ
ローで示すと、 (1)パターン凹部(接続孔や配線溝)へのAl−Sn
膜の形成 (2)昇温によるAl−Sn合金の液相取得、或いは液
相による接続孔充填 (3)平衡濃度を移動させることによる界面及び接続孔
底へのAl晶出(Al−Sn共晶合金の液相と固相の二
相混合領域からのAl晶出) (4)(3)のAl晶出核をシード層としたAl核成
長、層成長による、Alを主成分とするプラグ形成 (5)Alを主成分とするプラグ、及び溝配線部のみに
残す、配線・プラグ加工工程 から構成されている。このうち(1)或いは(2)の段
階で、実施例中Al−Sn合金を接続孔に形成し、液相
の状態で、接続孔内および配線溝内に保持することが一
つのポイントである。
Now, the above-mentioned embodiment is shown by a rough process flow. (1) Al-Sn to the pattern recess (connection hole or wiring groove)
Film formation (2) Liquid phase acquisition of Al-Sn alloy by temperature rise, or filling of connection hole by liquid phase (3) Al crystallization at interface and connection hole bottom by moving equilibrium concentration (both Al-Sn (Al crystallization from mixed phase of liquid phase and solid phase of eutectic alloy) (4) Al nucleus growth using Al crystallization nuclei of (3) as seed layer, and plug mainly composed of Al by layer growth Forming (5) is composed of a plug containing Al as a main component and a wiring / plug processing step of leaving only in the groove wiring portion. One of the points is that in the step (1) or (2), the Al-Sn alloy in the embodiment is formed in the connection hole and is held in the connection hole and the wiring groove in the liquid phase. .

【0055】以上の実施例では、あらかじめAl−Sn
合金膜を接続孔や配線溝内部に形成する手段として、ス
パッタ粒子の直進性の高いPVD成膜法であるロングス
ロースパッタ法を用いたが、特にこれに限るものではな
く、TS間に垂直入射成分以外のスパッタ粒子を付着さ
せるコリメータを挿入するコリメーションスパッタリン
グ法などの異方性スパッタリング法、半導体基板に直流
電圧や、高周波電圧を印可するバイアススパッタリング
法などを用いてもよい。
In the above embodiments, Al--Sn was previously prepared.
As a means for forming the alloy film inside the connection hole or the wiring groove, the long throw sputtering method which is a PVD film forming method in which the sputtered particles have a high rectilinearity is used. An anisotropic sputtering method such as a collimation sputtering method in which a collimator for depositing sputtered particles other than the components is inserted, or a bias sputtering method in which a DC voltage or a high frequency voltage is applied to the semiconductor substrate may be used.

【0056】また、接続孔や配線溝内にAl−Sn合金
膜を形成できれば、通常のスパッタ法でも可能である。
スパッタリングによる成膜に限らず、ICB(Ion Clus
terBeam)成膜等の適用も可能である。また、このとき
のAl−Sn合金膜の堆積時に予め基板を該合金組成の
液相温度近傍まで加熱しておくことも、接続孔や配線溝
内に形成する膜が、Al−Sn合金或いはSn単体であ
っても膜種によらず可能である。また、液相合金を少な
くとも接続孔や配線溝内に保持するために、加圧応力下
で加熱して液相を取得してもよい。
Further, if the Al--Sn alloy film can be formed in the connection hole and the wiring groove, the usual sputtering method is also possible.
The ICB (Ion Clus
terBeam) Film formation and other applications are also possible. In addition, when the Al—Sn alloy film is deposited at this time, the substrate may be heated in advance to a temperature near the liquidus temperature of the alloy composition, or the film formed in the connection hole or the wiring groove may be formed of Al—Sn alloy or Sn. Even a single substance can be used regardless of the film type. Further, in order to hold the liquid phase alloy at least in the connection hole or the wiring groove, the liquid phase may be obtained by heating it under a pressure stress.

【0057】実施例2 実施例1と同様にして、まず、素子が形成された基板
(図示せず)上に、第1の配線層2を形成し、次いで、
その上に層間絶縁膜3を形成する。その後、層間絶縁膜
3に、フォトリソグラフィーとRIE工程を用いて、第
1の配線層2に接続する接続孔4、および配線溝5を形
成する(図1(a))。このとき、接続孔4の開口径は
0.1μm径でアスペクト比10とする。その後、Al
とSnの共晶合金Al−Snx、例えばx=約88at
%の組成の合金膜6をスパッタリング法で成膜し、予め
接続孔4および配線溝5内にAl−Sn共晶合金を充填
する。このときのAl−Sn共晶合金膜の膜厚は2μm
であった。
Example 2 Similar to Example 1, first, a first wiring layer 2 was formed on a substrate (not shown) on which elements were formed, and then,
An interlayer insulating film 3 is formed on it. After that, the connection hole 4 and the wiring groove 5 which are connected to the first wiring layer 2 are formed in the interlayer insulating film 3 by using the photolithography and the RIE process (FIG. 1A). At this time, the opening diameter of the connection hole 4 is 0.1 μm and the aspect ratio is 10. Then Al
And Sn eutectic alloy Al-Snx, for example x = about 88 at
%, The alloy film 6 having a composition of 9% is formed by a sputtering method, and the Al—Sn eutectic alloy is filled in the connection hole 4 and the wiring groove 5 in advance. At this time, the thickness of the Al—Sn eutectic alloy film is 2 μm.
Met.

【0058】次に、基板を450℃に加熱し、先に堆積
したAl−Sn共晶合金の液相を得る。次いで、Al−
Sn共晶合金の液相を、接続孔4および配線溝5内に保
持した状態で、350℃まで降温する。これにより、絶
縁膜表面に初期のAl−Sn合金中4.4at%のAl
を晶出させ、接続孔や配線溝にAlを形成する。その
後、接続孔や配線溝凹部以外の導電膜と、偏析したSn
を、RIEやCDEによるエッチバック、或いはCMP
によって除去し、接続孔や配線溝内に導電膜を形成す
る。
Next, the substrate is heated to 450 ° C. to obtain the liquid phase of the previously deposited Al—Sn eutectic alloy. Then Al-
While maintaining the liquid phase of the Sn eutectic alloy in the connection hole 4 and the wiring groove 5, the temperature is lowered to 350 ° C. As a result, 4.4 at% Al in the initial Al-Sn alloy was formed on the surface of the insulating film.
Is crystallized to form Al in the connection hole and the wiring groove. After that, the conductive film other than the connection holes and the wiring groove recesses and the segregated Sn
, Etch back by RIE or CDE, or CMP
Then, a conductive film is formed in the connection hole and the wiring groove.

【0059】接続孔のオーバーフィリング確率を選択C
VD−W成膜と比較した結果、0.1μm径、A/R〜
10の接続孔において、選択CVDにより成膜したW膜
が、2μmのねらい膜厚に対して、オーバーフィリング
したものが10%であり、プラグ内膜厚が大きくばらつ
いた。これにに対し、本実施例で成膜したプラグでは、
ほぼ同程度の、ばらつきの少ないホール内膜厚が実現で
き、オーバーフィリングも十分可能であった。
Select Overfilling Probability of Connection Hole C
As a result of comparison with VD-W film formation, 0.1 μm diameter, A / R to
In the 10 connection holes, 10% of the W film formed by selective CVD was overfilled with respect to the intended film thickness of 2 μm, and the film thickness in the plug was greatly varied. On the other hand, in the plug formed in this example,
It was possible to achieve a film thickness within the hole with almost the same level of variation, and sufficient overfilling was possible.

【0060】実施例3 図3(a)に示すように、まず、素子が形成された基板
(図示せず)上に、第1の配線層12を形成し、次い
で、その上に層間絶縁膜13を形成する。その後、層間
絶縁膜SiO2 膜13を選択的にエッチングして、例え
ば0.1μm径でアスペクト比10の接続孔14および
配線溝15を形成する(図3(a))。
Example 3 As shown in FIG. 3A, first, a first wiring layer 12 was formed on a substrate (not shown) on which elements were formed, and then an interlayer insulating film was formed thereon. 13 is formed. After that, the interlayer insulating film SiO 2 film 13 is selectively etched to form a connection hole 14 and a wiring groove 15 having a diameter of 0.1 μm and an aspect ratio of 10 (FIG. 3A).

【0061】その後、スズ膜をスパッタリング法で形成
する。このとき、基板表面に対して垂直方向への直進性
の強いスパッタリング方法、例えば基板とスパッタリン
グターゲット間の距離(TS間距離)が離れた、ロング
スロースパッタリング法を用いて、予め接続孔や配線溝
凹部にSn膜16を形成した。この時、232℃近傍ま
で基板を加熱し、Snをより均一に接続孔や配線溝内に
充填してもよい。この基板全面にAl膜17をスパッタ
リングにより成膜し、真空を保持しつつSnとAlの積
層膜を形成した(図3(b))。
Then, a tin film is formed by the sputtering method. At this time, a connection hole or a wiring groove is previously formed by using a sputtering method having a strong straightness in a direction perpendicular to the substrate surface, for example, a long throw sputtering method in which the distance between the substrate and the sputtering target (distance between TSs) is large. The Sn film 16 was formed in the recess. At this time, the substrate may be heated to around 232 ° C. to more uniformly fill Sn into the connection hole and the wiring groove. An Al film 17 was formed on the entire surface of this substrate by sputtering, and a laminated film of Sn and Al was formed while maintaining a vacuum (FIG. 3B).

【0062】この基板を420℃以上で、かつ所望のプ
ロセス温度以下になるように、保持する。所望のプロセ
ス温度とは、ここでは例えば、Al配線のシンター温度
のほか、他の多層配線形成工程中、最も高い温度以下の
温度を指す。この熱処理によって先に堆積したSnの液
相16a及びSn/Al界面近傍のAl膜の液相17a
を得るとともに、Sn膜液相中にAlを拡散させ、Al
−Snの液相合金を得る(図3(c))。
This substrate is held at 420 ° C. or higher and at a desired process temperature or lower. Here, the desired process temperature refers to, for example, the sinter temperature of the Al wiring, or a temperature equal to or lower than the highest temperature during other multilayer wiring forming steps. The liquid phase 16a of Sn previously deposited by this heat treatment and the liquid phase 17a of the Al film near the Sn / Al interface
While diffusing Al into the Sn film liquid phase,
A liquid phase alloy of -Sn is obtained (Fig. 3 (c)).

【0063】基板を降温し、例えば300℃近傍で恒温
保持することによって、恒温保持温度の平衡濃度に対し
て余剰なAlを絶縁膜上に晶出させ、このAl晶出核1
6bをAlの液相成長のシード層として用いてAlの晶
出を行うことで、接続孔や配線溝を埋め込んだ(図4
(a))。ここで、Alの晶出プロセス温度は、平衡状
態では固相と液相の二相共存領域を形成する温度領域で
あり、その温度は共晶線である228℃を上回る。
By lowering the temperature of the substrate and keeping it at a constant temperature of, for example, about 300 ° C., excess Al with respect to the equilibrium concentration at the constant temperature is crystallized on the insulating film.
6b was used as a seed layer for Al liquid phase growth to crystallize Al, thereby filling the contact hole and the wiring groove (FIG. 4).
(A)). Here, the crystallization process temperature of Al is a temperature region in which a two-phase coexisting region of a solid phase and a liquid phase is formed in an equilibrium state, and the temperature exceeds 228 ° C. which is the eutectic line.

【0064】続いて、接続孔や配線溝外部の、偏析した
Sn層やAl−Sn層17bやAl層16bを除去す
る。この除去工程は、Cl2 ガスを含むガスをフローさ
せるか、ガスフローの際に基板の加熱を同時に行い、塩
化物として除去する。このCl2 ガスを含むガスのフロ
ーは、塩素を含むガスによるRIEや、CDEによるエ
チバックによっても効率的に行える。
Subsequently, the segregated Sn layer, Al—Sn layer 17b and Al layer 16b outside the connection hole and the wiring groove are removed. In this removing step, a gas containing Cl 2 gas is caused to flow, or the substrate is simultaneously heated during the gas flow to remove it as a chloride. The flow of the gas containing Cl 2 gas can be efficiently performed also by RIE using a gas containing chlorine and Etchivac by CDE.

【0065】また、このとき、酸化性のガスを微量に添
加することで、より効率的にSnを除去し、Al晶出膜
からなる接続プラグや溝配線を残置、形成することも可
能である。また、接続孔や配線溝外部のSn層やAl層
やAl−Sn層は、CMPによって除去することも可能
である。こうして、接続孔や配線溝に、Al晶出膜から
なるプラグや溝配線16bを形成した(図4(b))。
At this time, it is also possible to remove Sn more efficiently by adding a trace amount of oxidizing gas, and to leave and form the connection plug and the groove wiring made of the Al crystallized film. . Further, the Sn layer, the Al layer, and the Al—Sn layer outside the connection hole and the wiring groove can be removed by CMP. Thus, the plug and groove wiring 16b made of an Al crystallized film were formed in the connection hole and the wiring groove (FIG. 4B).

【0066】この実施例の接続プラグや配線の形成にお
いて、Sn/Al界面ではAlが420℃近傍で、Sn
と固−液二相共存の共晶領域で存在し得る量のAlの拡
散が液相Sn膜中へ生じている。この拡散によって形成
されたAl−Snの液相合金を、降温・恒温保持するこ
とによって、平衡状態組成からずれた組成分のAlを液
相合金中に晶出させることができる。このAl晶出を、
絶縁膜パターン表面、接続孔から生じさせることによっ
て、プラグ形成を行う。
In the formation of the connection plug and the wiring of this embodiment, at the Sn / Al interface, Al is around 420 ° C.
And the amount of Al that can be present in the eutectic region where solid-liquid two-phase coexist with is diffused into the liquid-phase Sn film. By keeping the temperature of the Al-Sn liquid phase alloy formed by this diffusion constant and keeping it at a constant temperature, it is possible to crystallize Al of a composition deviated from the equilibrium composition into the liquid phase alloy. This Al crystallization is
A plug is formed by being generated from the surface of the insulating film pattern and the connection hole.

【0067】なおSn膜やAl膜の形成から溶融加熱工
程へ移る際、真空搬送か、或いはSnやAlの成膜チャ
ンバーと同一チャンバー中で、加熱することも可能であ
る。
When the Sn film or Al film is formed and the melting heating step is performed, it is possible to carry out heating in a vacuum or in the same chamber as the Sn or Al film forming chamber.

【0068】また、初期に形成するSn膜の代わりに、
Sn−Al膜のSn組成の多い膜を形成することも可能
であり、他の工程を考慮して液相が得られる温度が可能
な温度となる組成の膜であればよい。
Further, instead of the Sn film formed initially,
It is also possible to form a Sn-Al film having a large Sn composition, and a film having a composition that allows the temperature at which the liquid phase is obtained in consideration of other steps may be used.

【0069】実施例4 まず、素子が形成された基板(図示せず)上に、第1の
配線層22を形成し、次いで、その上に層間絶縁膜23
を形成する。その後、層間絶縁膜23を選択的にエッチ
ングして、例えば0.1μm径でアスペクト比10の接
続孔24および配線溝25を形成する(図5(a))。
Embodiment 4 First, a first wiring layer 22 is formed on a substrate (not shown) on which elements are formed, and then an interlayer insulating film 23 is formed thereon.
To form. After that, the interlayer insulating film 23 is selectively etched to form a connection hole 24 and a wiring groove 25 having a diameter of 0.1 μm and an aspect ratio of 10 (FIG. 5A).

【0070】その後、基板上全面に、スズ膜をスパッタ
リング法で形成する。この時、基板表面に対して垂直方
向への直進性の強いスパッタリング方法、例えば基板と
スパッタリングターゲット間の距離(TS間距離)が離
れた、ロングスロースパッタリング法を用いて、接続孔
24および配線溝25内にSn膜26を形成する(図5
(b))。このとき、基板加熱を行って、Snをより均
一に接続孔24および配線溝25内に充填してもよい。
After that, a tin film is formed on the entire surface of the substrate by the sputtering method. At this time, the connection hole 24 and the wiring groove are formed by using a sputtering method having a strong straightness in the direction perpendicular to the substrate surface, for example, a long throw sputtering method in which the distance between the substrate and the sputtering target (TS distance) is large. The Sn film 26 is formed in 25 (FIG. 5).
(B)). At this time, the substrate may be heated to more uniformly fill the connection hole 24 and the wiring groove 25 with Sn.

【0071】続いて、真空を保持しつつ基板を別の加熱
及びスパッタリング成膜の可能なチャンバーに搬送し
た。成膜は、特にスパッタリングに限るものではない。
ここで、基板を例えば300℃近傍で恒温保持すること
によって、この熱処理により先に堆積したSn膜の液相
の状態を得る。この場態を保持したまま、Alをスパッ
タリングで供給する(図5(c))。その結果、Al−
Snの固−液二相共存領域の300℃における、平衡組
成を越えた量のAlが、Sn中に拡散し、恒温保持温度
の平衡濃度に対して余剰な量のAlをSiO2 絶縁膜上
に晶出させ、更にこのAl晶出核27をAlの液相成長
のシード層として用いて、Al晶出膜28を接続孔54
および配線溝55内に埋め込んだ(図6(a))。
Subsequently, the substrate was transferred to another chamber capable of heating and sputtering film formation while maintaining the vacuum. The film formation is not particularly limited to sputtering.
Here, by keeping the substrate at a constant temperature of, for example, about 300 ° C., the liquid phase state of the Sn film previously deposited is obtained by this heat treatment. While maintaining this state, Al is supplied by sputtering (FIG. 5 (c)). As a result, Al-
At 300 ° C. in the solid-liquid two-phase coexisting region of Sn, an amount of Al exceeding the equilibrium composition diffuses into Sn, and an excessive amount of Al relative to the equilibrium concentration at the constant temperature holding temperature is deposited on the SiO 2 insulating film. And the Al crystallization nuclei 27 are used as a seed layer for the liquid phase growth of Al to form the Al crystallization film 28 in the connection hole 54.
And it was embedded in the wiring groove 55 (FIG. 6A).

【0072】ここで、Alの晶出工程温度は、平衡状態
では固相と液相の二相共存領域を形成する温度領域であ
り、その温度は共晶線である228℃を上回る。続い
て、接続孔および配線溝凹部外に偏析したSn層、Al
−Sn層、およびAl層を除去し、接続孔および配線溝
内にのみアルミニウムを主成分とするプラグや配線28
を形成した(図6(b))。
Here, the crystallization process temperature of Al is a temperature region where a two-phase coexisting region of a solid phase and a liquid phase is formed in the equilibrium state, and the temperature exceeds 228 ° C. which is the eutectic line. Then, the Sn layer segregated outside the concave portion of the connection hole and the wiring groove, Al
-The Sn layer and the Al layer are removed, and a plug or wiring 28 containing aluminum as a main component is formed only in the connection hole and the wiring groove.
Was formed (FIG. 6B).

【0073】また、初期に形成するSn膜の代わりに、
Sn−Al膜のSn組成の多い膜を形成することも可能
であり、他の工程を考慮して液層が得られる温度が可能
な温度となる組成の膜であればよい。
Further, instead of the Sn film formed at the beginning,
It is also possible to form a Sn-Al film having a large Sn composition, and a film having a composition that allows the temperature at which the liquid layer is obtained in consideration of other steps may be used.

【0074】このAlを供給しながら行う液相Sn膜或
いは液相Al−Sn膜からのAlの晶出工程中、或いは
AlのAlの晶出工程後、降温を行って、Alの晶出を
行ってもよい。また、この降温によるAlの晶出工程
は、Alの供給工程中に降温を数次行うことも可能であ
る。
During the step of crystallizing Al from the liquid phase Sn film or the liquid phase Al—Sn film while supplying Al, or after the step of crystallizing Al of Al, the temperature is lowered to crystallize Al. You can go. Further, in the Al crystallization process by the temperature decrease, the temperature may be decreased several times during the Al supply process.

【0075】実施例5 図7、8を参照して、本実施例に係る接続プラグおよび
溝配線形成プロセスについて説明する。
Embodiment 5 With reference to FIGS. 7 and 8, a connection plug and groove wiring forming process according to this embodiment will be described.

【0076】まず、素子が形成された基板(図示せず)
上に、第1の配線層32を形成し、次いで、その上に層
間絶縁膜33を形成する。その後、層間絶縁膜33にフ
ォトリソグラフィー工程とRIE工程を用いて、第1の
配線層に接続する接続孔34および配線溝35を形成す
る(図7(a))。
First, a substrate on which elements are formed (not shown)
A first wiring layer 32 is formed on top of it, and then an interlayer insulating film 33 is formed on it. After that, a connection hole 34 and a wiring groove 35 for connecting to the first wiring layer are formed in the interlayer insulating film 33 by using a photolithography process and an RIE process (FIG. 7A).

【0077】この接続孔34の底部に露出した第1の配
線層32上の自然酸化膜を、逆スパッタリング等の表面
処理により除去する。次に、接続孔34および配線溝3
5に、Sn膜36を充填する(図7(b))。
The natural oxide film on the first wiring layer 32 exposed at the bottom of the connection hole 34 is removed by surface treatment such as reverse sputtering. Next, the connection hole 34 and the wiring groove 3
5 is filled with the Sn film 36 (FIG. 7B).

【0078】その後、接続孔34および配線溝35の外
部のSnをRIE、或いはCDE、或いはCMPを用い
て除去する(図7(c))。
After that, Sn outside the connection hole 34 and the wiring groove 35 is removed by RIE, CDE, or CMP (FIG. 7C).

【0079】次に、Sn36表面の自然酸化膜を除去し
た後、真空を保持しつつAl膜37をスパッタリングに
より形成する。Sn36表面の自然酸化膜の除去は、逆
スパッタリングにより行ってもよいし、H2 やSiH4
等の還元性のガスを流しながら基板を加熱してもよい。
Next, after removing the natural oxide film on the surface of Sn36, an Al film 37 is formed by sputtering while maintaining a vacuum. The native oxide film on the surface of Sn36 may be removed by reverse sputtering or H 2 or SiH 4
The substrate may be heated while flowing a reducing gas such as.

【0080】Sn/Al界面に自然酸化膜が存在する場
合、Snの液相中へAlが拡散していくのを阻害する。
また、Sn/Al界面に自然酸化膜が存在すると、Sn
膜が液相になった場合に生ずる体積変化によって、固相
であるAl膜との界面に空隙が生じる可能性がある。こ
れを防止するため、Sn膜上にAl膜を堆積する場合、
自然酸化膜を除去する工程を行う。
The presence of a natural oxide film at the Sn / Al interface prevents Al from diffusing into the Sn liquid phase.
If a natural oxide film is present at the Sn / Al interface, Sn
Due to the change in volume that occurs when the film becomes a liquid phase, voids may occur at the interface with the Al film that is a solid phase. In order to prevent this, when depositing an Al film on the Sn film,
A step of removing the natural oxide film is performed.

【0081】この基板を、Sn膜が液相になる温度、例
えば450℃で加熱処理することにより、液相であるS
n膜を得て、液相であるSn膜中にAlが拡散していく
とともに、上部のAl膜中へSnが拡散していき、接続
孔34および配線溝35内にAl−Snの液相を形成す
る(図8(a))。
By subjecting this substrate to heat treatment at a temperature at which the Sn film becomes a liquid phase, for example, 450 ° C., S in the liquid phase is obtained.
After the n film is obtained, Al is diffused into the Sn film which is a liquid phase, and Sn is diffused into the upper Al film, so that the liquid phase of Al—Sn is formed in the connection hole 34 and the wiring groove 35. Are formed (FIG. 8A).

【0082】その後、接続孔34および配線溝35外部
の、Sn膜やAl膜やAl−Sn膜を、RIEによるエ
ッチバックやCMP等によって除去し、接続プラグおよ
び溝配線38を形成する(図8(b))。
After that, the Sn film, the Al film and the Al—Sn film outside the connection hole 34 and the wiring groove 35 are removed by etching back by RIE, CMP or the like to form a connection plug and a groove wiring 38 (FIG. 8). (B)).

【0083】図9および図10に示すように、接続孔お
よび配線溝凹部にSnを充填した後、基板の加熱を行
い、Snの液相39を保持した状態でAlをスパッタリ
ング等で供給してもよい。
As shown in FIGS. 9 and 10, after the connection holes and the wiring groove recesses are filled with Sn, the substrate is heated, and Al is supplied by sputtering or the like while holding the Sn liquid phase 39. Good.

【0084】更に、その後、チャンバー内において降温
し、接続孔および配線溝内部におけるAlの晶出工程を
実施してもよい。このAlを供給しながら行う液相Sn
膜或いは液相Al−Sn膜からのAlの晶出工程中、或
いはAlのAlの晶出工程後、降温を行って、Alの晶
出を行ってもよい。また、この降温によるAlの晶出工
程は、Alの供給工程中に降温を数次行うことも可能で
ある。
Further, thereafter, the temperature may be lowered in the chamber to carry out the step of crystallizing Al in the connection hole and the wiring groove. Liquid phase Sn performed while supplying Al
During the step of crystallizing Al from the film or the liquid Al—Sn film, or after the step of crystallizing Al of Al, the temperature may be lowered to crystallize Al. Further, in the Al crystallization process by the temperature decrease, the temperature may be decreased several times during the Al supply process.

【0085】更にまた、本実施例では、接続孔および配
線溝内部にSn膜を充填したが、Sn−Al膜を充填し
てもよい。
Furthermore, in this embodiment, the Sn film is filled in the connection hole and the wiring groove, but it may be filled with the Sn-Al film.

【0086】実施例6 図11、図12を参照して、本実施例に係る接続プラグ
および溝配線形成プロセスについて説明する。
Sixth Embodiment A connection plug and groove wiring forming process according to the present embodiment will be described with reference to FIGS. 11 and 12.

【0087】まず、素子が形成されたシリコン基板(図
示せず)上に、第1の配線層42を形成し、次いで、そ
の上に層間絶縁膜43を形成する。その後、層間絶縁膜
43にフォトリソグラフィー工程とRIE工程を用い
て、第1の配線層42に接続する接続孔および配線溝を
形成する。
First, a first wiring layer 42 is formed on a silicon substrate (not shown) on which elements are formed, and then an interlayer insulating film 43 is formed thereon. After that, a connection hole and a wiring groove connected to the first wiring layer 42 are formed in the interlayer insulating film 43 by using a photolithography process and an RIE process.

【0088】この接続孔の底部に露出した第1の配線層
42上の自然酸化膜を、逆スパッタリング等の表面処理
により除去する。次に、接続孔および配線溝に、Al−
Snx(例えばx=81.6at%)の合金膜44を充
填する(図11(a))。その後、接続孔および配線溝
外部のSnを、RIEやCDE、またはCMPを用いて
除去する(図11(b))。
The natural oxide film on the first wiring layer 42 exposed at the bottom of the connection hole is removed by surface treatment such as reverse sputtering. Next, in the connection hole and the wiring groove, Al-
The alloy film 44 of Snx (for example, x = 81.6 at%) is filled (FIG. 11A). Then, Sn outside the connection hole and the wiring groove is removed by RIE, CDE, or CMP (FIG. 11B).

【0089】次いで、Al−Sn共晶合金膜表面の自然
酸化膜を除去した後、上記組成のAl−Sn共晶合金膜
が液相になる温度(例えば450℃)まで昇温した後
に、400℃まで降温し、接続孔および配線溝内部にA
l層45を晶出させる。次に、スパッタリング等の方法
でAl膜46を形成する(図11(c))。
Next, after removing the natural oxide film on the surface of the Al—Sn eutectic alloy film, the temperature is raised to a temperature (for example, 450 ° C.) at which the Al—Sn eutectic alloy film having the above composition becomes a liquid phase, and then 400 Cool down to ℃ and put A inside the connection hole and wiring groove.
The l-layer 45 is crystallized. Next, the Al film 46 is formed by a method such as sputtering (FIG. 11C).

【0090】この積層膜を、先にAl−Sn膜の液相か
らAlを晶出させた温度よりも低い温度、例えば400
℃に加熱することにより、上部に形成したAl膜中のA
lが液相であるSn−Al中へ拡散し、接続孔および配
線溝内部に先に充填されて液相に保持されたAl−Sn
内で、供給されたAlを400℃における平衡濃度以上
になった組成分、先に接続孔および配線溝凹部に晶出さ
せたAl層45上に晶出する。こうして、接続孔および
配線溝凹部にAl晶出膜45を充填する。または、接続
孔および配線溝内のSn−Al合金を液相で保持したま
ま、Alをスパッタリング等の方法で供給してもよい。
The temperature of this laminated film is lower than the temperature at which Al was crystallized from the liquid phase of the Al--Sn film, for example, 400.
By heating to ℃, A in the Al film formed above
Al diffused into Sn-Al, which is a liquid phase, and was previously filled in the connection hole and the wiring groove and held in the liquid phase.
In the inside, the supplied Al is crystallized on the Al layer 45 which has been crystallized in the contact hole and the wiring groove concave portion in a composition amount equal to or higher than the equilibrium concentration at 400 ° C. In this way, the Al crystallized film 45 is filled in the connection hole and the wiring groove recess. Alternatively, Al may be supplied by a method such as sputtering while keeping the Sn—Al alloy in the connection hole and the wiring groove in the liquid phase.

【0091】このAlを供給しながら行う液相Sn膜或
いは液相Al−Sn膜からのAlの晶出工程中、或いは
AlのAlの晶出工程後、降温を行って、Alの晶出を
行ってもよい。また、この降温によるAlの晶出工程
は、Alの供給工程中に降温を数次行うことも可能であ
る。
During the step of crystallizing Al from the liquid phase Sn film or the liquid phase Al—Sn film performed while supplying Al, or after the step of crystallizing Al of Al, the temperature is lowered to crystallize Al. You can go. Further, in the Al crystallization process by the temperature decrease, the temperature may be decreased several times during the Al supply process.

【0092】その後、接続孔および配線溝外部のSnが
析出した膜と導電膜であるAl膜をRIEによるエッチ
バックやCMP等によって除去し、接続プラグおよび溝
配線45を形成する(図12(b))。
After that, the film in which Sn is deposited outside the connection hole and the wiring groove and the Al film which is the conductive film are removed by etching back by RIE, CMP or the like to form the connection plug and the groove wiring 45 (FIG. 12B. )).

【0093】本実施例では、Al成膜前の接続孔および
配線溝凹部へのAl−Sn膜の充填工程後、接続孔およ
び配線溝凹部外部のAl−Snの除去工程を実施した
が、接続孔および配線溝凹部外部のAl−Snの除去を
行うことなく、Al−Sn表面の自然酸化膜の除去工程
およびAl膜堆積工程を実施してもよい。
In this embodiment, after the step of filling the Al—Sn film into the connection hole and the wiring groove recess before the Al film formation, the step of removing the Al—Sn outside the connection hole and the wiring groove recess was carried out. The step of removing the native oxide film on the surface of the Al—Sn and the step of depositing the Al film may be performed without removing the Al—Sn outside the hole and the recess of the wiring groove.

【0094】実施例7 図1および2を参照して、本実施例に係る接続プラグお
よび溝配線形成プロセスについて説明する。
Embodiment 7 With reference to FIGS. 1 and 2, a connection plug and groove wiring forming process according to this embodiment will be described.

【0095】既に述べた種々の方法によって、Al−S
n合金からなる液相合金6を少なくとも接続孔および配
線溝内に形成する(図1(b))。その後、AlとSn
とのエッチングの選択比の充分とることが可能な条件
で、加熱した状態でCl2 ガスを含むガスのフローを行
いながら、或いは、Cl2 ガスのプラズマ、或いはラジ
カルにAl−Sn膜表面を晒すことによって、Snのみ
を除去する。このようにすることで溶融AlSn合金中
のSn濃度を下げ、相対的に平衡状態濃度のずれを生じ
させ、Alを晶出させた。これを、液相降温過程と組み
合わせて、Snを塩化物化して除去し、Al−Sn液相
合金を濃縮していくことも可能である。
By the various methods already mentioned, Al--S
A liquid phase alloy 6 made of an n alloy is formed at least in the connection hole and the wiring groove (FIG. 1B). After that, Al and Sn
Under the condition that a sufficient etching selection ratio can be obtained, while flowing a gas containing Cl 2 gas in a heated state, or exposing the Al-Sn film surface to Cl 2 gas plasma or radicals. By doing so, only Sn is removed. By doing so, the Sn concentration in the molten AlSn alloy was lowered, the equilibrium state concentration was relatively shifted, and Al was crystallized. It is also possible to combine this with a liquid phase temperature lowering process to chloride and remove Sn to concentrate the Al-Sn liquid phase alloy.

【0096】その後、他の実施例の手法と同様に、接続
孔および配線溝外部の余剰のSn、及びAl−Sn合金
の除去を行い、接続孔および配線溝内にAl晶出膜を形
成した。
After that, as in the method of the other embodiments, the excess Sn outside the connection hole and the wiring groove and the Al—Sn alloy were removed to form an Al crystallized film in the connection hole and the wiring groove. .

【0097】このとき、Cl2 フローを行う前に、Al
−Sn膜表面の酸化膜を、水素或いは還元作用のある雰
囲気中で加熱処理することにより、或いはスパッタリン
グ等の方法で除去することによって、より効果的にAl
−Sn膜除去を行うことができた。
At this time, before performing Cl 2 flow, Al
-By heating the oxide film on the surface of the Sn film in an atmosphere having hydrogen or a reducing action, or by removing it by a method such as sputtering, Al can be more effectively
It was possible to remove the Sn film.

【0098】実施例8 図13および14を参照して、本実施例に係る接続プラ
グおよび溝配線形成プロセスについて説明する。
Example 8 With reference to FIGS. 13 and 14, a connection plug and groove wiring forming process according to this example will be described.

【0099】まず、素子が形成されたシリコン基板(図
示せず)上に、第1の配線層52を形成し、次いで、そ
の上に層間絶縁膜53を形成する。その後、層間絶縁膜
53上にTiN膜59を形成し、更に層間絶縁膜53に
フォトリソグラフィー工程とRIE工程を用いて、第1
の配線層52に接続する接続孔54および配線溝55を
形成する(図13(a))。
First, a first wiring layer 52 is formed on a silicon substrate (not shown) on which elements are formed, and then an interlayer insulating film 53 is formed thereon. Then, a TiN film 59 is formed on the inter-layer insulating film 53, and the inter-layer insulating film 53 is subjected to a first photolithography process and an RIE process.
A connection hole 54 and a wiring groove 55 connected to the wiring layer 52 are formed (FIG. 13A).

【0100】この接続孔54の底部に露出した第1の配
線層52上の自然酸化膜を、逆スパッタリング等の表面
処理により除去する。次に、接続孔54および配線溝5
5に、Sn膜56を充填する。その後、接続孔および配
線溝外部のSnを、RIEやCDE、またはCMPを用
いて除去する(図13(b))。
The natural oxide film on the first wiring layer 52 exposed at the bottom of the connection hole 54 is removed by surface treatment such as reverse sputtering. Next, the connection hole 54 and the wiring groove 5
5 is filled with the Sn film 56. After that, Sn outside the connection hole and the wiring groove is removed by RIE, CDE, or CMP (FIG. 13B).

【0101】次いで、Sn膜表面の自然酸化膜を除去し
た後、真空を保持したまま、不純物を含まないAl膜5
7を形成する。(図13(c))。この試料をSnが液
相になる温度、例えば450℃で加熱処理することによ
り、液相であるSn膜中に、Alが拡散していくととも
に、上部のAl膜中へSnが拡散していき、接続孔54
および配線溝55内にAl層58が形成される(図13
(d))。
Next, after removing the natural oxide film on the surface of the Sn film, the Al film 5 containing no impurities is maintained while the vacuum is maintained.
Form 7. (FIG.13 (c)). By heat-treating this sample at a temperature at which Sn becomes a liquid phase, for example, 450 ° C., Al diffuses into the Sn film which is a liquid phase, and Sn diffuses into the upper Al film. , Connection hole 54
And the Al layer 58 is formed in the wiring groove 55 (FIG. 13).
(D)).

【0102】その後、接続孔54および配線溝55外部
の、Snが析出した膜および導電膜であるAl膜を、R
IEによるエッチバックやCMP等によって除去する
(図14(a))。
After that, the film in which Sn is deposited and the Al film which is the conductive film outside the connection hole 54 and the wiring groove 55 are removed by R
It is removed by etch back by IE, CMP, or the like (FIG. 14A).

【0103】次に、全面にCu膜60aを堆積し、例え
ば300℃で30分の熱処理を行い、Al配線中にCu
を添加する(図14(b))。その後、接続孔54およ
び配線溝55外部のCu膜およびTiN膜をRIEによ
るエッチバックやCMP等によって除去し、接続プラグ
および溝配線60bを形成する(図14(c))。
Next, a Cu film 60a is deposited on the entire surface, and heat treatment is performed at 300 ° C. for 30 minutes, for example.
Is added (FIG. 14 (b)). After that, the Cu film and the TiN film outside the connection hole 54 and the wiring groove 55 are removed by etching back by RIE, CMP or the like to form the connection plug and the groove wiring 60b (FIG. 14C).

【0104】Al配線中のCuは、エレクトロマイグレ
ーション、ストレスマイグレーション耐性を向上させる
ための添加元素であり、LSIにおけるAl配線中に一
般的に添加されて配線材料として用いられている。しか
し、同時に、Snとの安定な化合物も形成する元素でも
ある。液相Snを接続孔や配線溝中に保持してSlを拡
散させて、接続孔や配線溝中に晶出する場合、Alの供
給工程でCuを含むAl膜を用いると、晶出させるAl
中でCuがSnとの化合物を形成し、AlとSnとの2
層分離を生じにくくさせる可能性がある。即ち、Snを
多く含む高抵抗の膜を形成してしまう。
Cu in the Al wiring is an additive element for improving electromigration and stress migration resistance, and is generally added to the Al wiring in the LSI and used as a wiring material. However, at the same time, it is an element that forms a stable compound with Sn. When the liquid phase Sn is held in the connection hole or the wiring groove and Sl is diffused to crystallize in the connection hole or the wiring groove, if an Al film containing Cu is used in the Al supply step, the crystallized Al is crystallized.
Cu forms a compound with Sn, and 2 of Al and Sn
This may make it difficult to cause layer separation. That is, a high-resistance film containing a large amount of Sn is formed.

【0105】そこで、本実施例では、供給するAlは不
純物を含まないAlを用いて、液相Al−Sn膜中から
Alの晶出工程を行い、接続孔や配線溝中にAl膜を晶
出形成した後、配線の信頼性を向上させるために、配線
中にCuを添加する工程を実施する。これにより、低抵
抗で信頼性の高い接続プラグや溝配線を形成することが
可能である。
Therefore, in the present embodiment, Al that does not contain impurities is used as Al to be crystallized in the liquid Al—Sn film to crystallize the Al film in the connection hole and the wiring groove. After the formation, the step of adding Cu into the wiring is performed in order to improve the reliability of the wiring. As a result, it is possible to form a connection plug and a groove wiring with low resistance and high reliability.

【0106】実施例9 上述の実施例では、スパッタリング法のみによる初期の
Al−Sn膜或いはSn膜の接続孔および配線溝への形
成或いは充填後、加熱して液相を得る方法を示したが、
この液相充填工程において、一軸応力を付与しながら加
圧熱処理を行った工程例について説明する。
Embodiment 9 In the above embodiment, the method of obtaining the liquid phase by heating after forming or filling the initial connection hole and the wiring groove of the Al—Sn film or the Sn film by only the sputtering method has been described. ,
In this liquid phase filling step, an example of steps in which the pressure heat treatment is performed while applying uniaxial stress will be described.

【0107】初めに図15を参照して、一軸応力付与の
例を示す。
First, an example of applying uniaxial stress will be described with reference to FIG.

【0108】Si基板61に素子の下層構造および下層
配線を形成した後、その両面に絶縁膜62a,62bを
形成し、一方の絶縁膜62aに接続孔および配線溝を形
成する。なお、Si基板61の裏面にも絶縁膜を形成し
ておくのは、その後の工程において、Snが基板側へ拡
散するのを防止するためであり、絶縁膜に限らず、バリ
ア膜として機能する膜であればよい。
After the lower layer structure of the element and the lower layer wiring are formed on the Si substrate 61, insulating films 62a and 62b are formed on both surfaces thereof, and a connection hole and a wiring groove are formed in one insulating film 62a. The reason why the insulating film is formed also on the back surface of the Si substrate 61 is to prevent Sn from diffusing to the substrate side in the subsequent steps, and not only the insulating film but also a barrier film. Any film may be used.

【0109】次いで、図15(a)に示すような、坩堝
64に収容された溶融Al−Sn合金またはSn浴63
中に、Si基板61を全体が浸るように、ウエハ支持台
65上に設置する。なお、図中、参照符号66はヒータ
ーを示す。次に、Si基板61を浴63から引上げ、図
15(b)に示すように、加熱、加冷手段を具備したウ
エハ載置台67上に装着・設置する。このとき、Si基
板61の絶縁膜62a上には、Al−Sn合金膜68が
成膜されている。Si基板61のAl−Sn合金膜68
対向して、内径がSi基板61の径と同一の石英の治具
69を具備した加熱ヒータ70が設置されている。
Next, as shown in FIG. 15A, the molten Al—Sn alloy or Sn bath 63 contained in the crucible 64.
The Si substrate 61 is placed on the wafer support base 65 so that the entire substrate is immersed therein. In the figure, reference numeral 66 indicates a heater. Next, the Si substrate 61 is pulled up from the bath 63, and is mounted / installed on a wafer mounting table 67 equipped with heating / cooling means, as shown in FIG. At this time, the Al—Sn alloy film 68 is formed on the insulating film 62 a of the Si substrate 61. Al-Sn alloy film 68 of Si substrate 61
A heater 70 having a quartz jig 69 whose inner diameter is the same as the diameter of the Si substrate 61 is installed facing each other.

【0110】次に、図15(c)に示すように、加熱ヒ
ータ70を下降させてSi基板61に密着させ、圧力を
印加しながら、基板上下にあるヒーター、すなわち加熱
ヒータ70およびウエハ載置台67のヒーター、或いは
加熱ヒータ70のみを昇温し、溶融Al−Sn合金或い
は溶融Snを得る。その後、上下ヒーターを降温、或い
はウエハ載置台67のヒーターのみを降温し、Alを晶
出させる。
Next, as shown in FIG. 15C, the heater 70 is lowered to be in close contact with the Si substrate 61, and the heaters above and below the substrate, that is, the heater 70 and the wafer mounting table, are applied while applying pressure. Only the heater 67 or the heater 70 is heated to obtain the molten Al-Sn alloy or the molten Sn. Then, the upper and lower heaters are cooled, or only the heater of the wafer mounting table 67 is cooled to crystallize Al.

【0111】その後、ウエハ載置台67のヒーターを降
温し、Al晶質プラグを形成した後に、接続孔および配
線溝外部のAl−Sn合金膜、或いはSn膜を、上記実
施例と同様に、Cl2 を含むガスのフロー、RIE、或
いはCDEによるエッチバック、あるいはCMPによっ
て除去する。なお、裏面のバリア膜は、配線工程後、或
いは各工程後、裏面研磨、ウエットエッチング等によっ
て除去する。
After that, the heater of the wafer mounting table 67 is cooled to form an Al crystalline plug, and then the Al--Sn alloy film or Sn film outside the connection hole and the wiring groove is treated with Cl in the same manner as in the above embodiment. It is removed by a flow of a gas containing 2 gas, RIE, etch back by CDE, or CMP. The barrier film on the back surface is removed by polishing the back surface, wet etching, or the like after the wiring step or after each step.

【0112】実施例10 図16を参照して、一軸応力付与による液相充填法を用
いた工程例を示す。
Example 10 With reference to FIG. 16, an example of steps using the liquid phase filling method by applying uniaxial stress is shown.

【0113】図16(a)に示すように、排気機構73
を具備するチャンバー74中に、Al−Sn合金または
Sn浴75を収容する坩堝76を設置した装置を用い
る。装置内部のウエハ支持は、ウエハ載置台77と、基
板裏面の冷却機構78によって行い、基板71の上下移
動によって、坩堝76内への出し入れが行えるようにな
っている。
As shown in FIG. 16A, the exhaust mechanism 73
An apparatus in which a crucible 76 containing an Al—Sn alloy or a Sn bath 75 is installed in a chamber 74 equipped with is used. Wafer support inside the apparatus is performed by a wafer mounting table 77 and a cooling mechanism 78 on the back surface of the substrate, and the substrate 71 can be moved in and out of the crucible 76 by vertical movement.

【0114】この装置内に、Si基板71を導入し、ウ
エハ載置台77に設置する。なお、Si基板71には、
素子の下層構造及び下層配線を形成した後、その両面に
絶縁膜72a,72bを形成し、一方の絶縁膜72aに
接続孔および配線溝を形成したものである。なお、Si
基板61の裏面にも絶縁膜を形成しておくのは、その後
の工程において、Snが基板側へ拡散するのを防止する
ためであり、絶縁膜に限らず、バリア膜として機能する
膜であればよい。
The Si substrate 71 is introduced into this apparatus and placed on the wafer mounting table 77. In addition, the Si substrate 71 is
After the lower layer structure and the lower layer wiring of the element are formed, insulating films 72a and 72b are formed on both surfaces thereof, and a connection hole and a wiring groove are formed in one insulating film 72a. Note that Si
The reason why the insulating film is formed also on the back surface of the substrate 61 is to prevent Sn from diffusing to the substrate side in the subsequent process, and not only the insulating film but also a film functioning as a barrier film may be used. Good.

【0115】チャンバー74内を十分に真空引きした
後、AlSn合金またはSn浴75を収容する坩堝76
内にウエハ載置台77及び冷却機構78を下降させ、接
続孔および配線溝全面を浴75内に浸漬する。この状態
でチャンバー74内に不活性ガスArまたはN2 を導入
し、大気圧以上にチャンバー74内を加圧する。これに
よって、図16(b)に示すように、浴75面に一軸応
力を印加する。
After sufficiently vacuuming the inside of the chamber 74, a crucible 76 containing the AlSn alloy or the Sn bath 75.
The wafer mounting table 77 and the cooling mechanism 78 are lowered inside, and the entire surface of the connection hole and the wiring groove is immersed in the bath 75. In this state, an inert gas Ar or N 2 is introduced into the chamber 74 to pressurize the chamber 74 to atmospheric pressure or higher. Thereby, as shown in FIG. 16B, uniaxial stress is applied to the surface of the bath 75.

【0116】その結果、微細なパターン中にも、溶融A
l−Sn合金またはSnを埋め込むことができる。この
応力印加を行った状態で、徐々に基板71を引き上げな
がら、基板冷却機構78によって基板71を冷却する。
こうして、接続孔および配線溝内にAl晶出膜79を形
成する。
As a result, the melted A
The 1-Sn alloy or Sn can be embedded. With this stress applied, the substrate 71 is cooled by the substrate cooling mechanism 78 while gradually pulling up the substrate 71.
Thus, the Al crystallized film 79 is formed in the connection hole and the wiring groove.

【0117】その後、接続孔および配線溝外部のAl−
Sn合金膜、或いはSn膜を、上記実施例と同様に、C
2 を含むガスのフロー、RIE、或いはCDEによる
エッチバック、あるいはCMPによって除去する。な
お、裏面のバリア膜は、配線工程後、或いは各工程後、
裏面研磨、ウエットエッチング等によって除去する。
After that, Al- outside the connection hole and the wiring groove is
The Sn alloy film or the Sn film was replaced with C as in the above-mentioned embodiment.
It is removed by a flow of a gas containing l 2 , etching back by RIE or CDE, or CMP. The barrier film on the back surface is formed after the wiring process or after each process.
The back surface is removed by polishing, wet etching or the like.

【0118】この手法によれば、Al−Sn膜のスパッ
タリングのみの埋め込みよりも、加熱時により安定に、
接続孔や配線溝内にAl−Sn膜の液相を保持すること
が可能となり、Al晶出膜を接続孔や配線溝内に形成す
ることが可能になる。
According to this technique, the Al--Sn film is more stably heated during heating than the burying of the Al--Sn film only by sputtering.
The liquid phase of the Al—Sn film can be retained in the connection hole or the wiring groove, and the Al crystallized film can be formed in the connection hole or the wiring groove.

【0119】また、実施例9,10における図15、図
16に示した手法の組み合わせは、特にこれに限定する
ものではなく、例えば、図16に示す手法でSnを埋め
込んだ後、図15(b)に示す石英治具69内にAlを
堆積したものと、接続孔および配線溝内に埋め込まれた
Snを接触させ、応力印加と加熱を行うことで、Alを
晶出させてもよい。
The combination of the methods shown in FIGS. 15 and 16 in the ninth and tenth embodiments is not particularly limited to this. For example, after Sn is embedded by the method shown in FIG. It is also possible to crystallize Al by bringing Al deposited in the quartz jig 69 shown in b) into contact with Sn embedded in the connection hole and the wiring groove, and applying stress and heating.

【0120】実施例11 Al−Sn合金の堆積、或いはAl−Sn膜堆積後の昇
温過程において、微細接続孔および配線溝内に、Al−
Sn合金の充填をより安定に実現する手段としては、実
施例9,10に示す一軸応力印加の他に、微細接続孔の
毛管効果及び毛管電気効果を利用する手法もある。この
手法について以下に示す。
Example 11 Al-Sn alloy was deposited, or Al-Sn was deposited in the fine connection holes and wiring grooves during the temperature rising process after deposition of the Al-Sn film.
As a means for realizing more stable filling of the Sn alloy, in addition to the uniaxial stress application shown in Examples 9 and 10, there is a method of utilizing the capillary effect of the fine connection holes and the capillary electric effect. This method is shown below.

【0121】Si基板上に下層の配線を形成した後、層
間絶縁膜を形成する。次いで、層間絶縁膜に接続孔およ
び配線溝を形成する。上述の実施例と同様、Si基板上
にAl−Sn合金を堆積し、接続孔底に到達するように
埋め込んだ。次に、この試料を液相が得られるまで昇温
したところ、毛細管効果によってAl−Sn合金の充填
・保持が可能であった。この条件下で、降温し、かつ一
定温度に恒温保持し、主成分がAlのプラグを晶出させ
た。
After forming the lower wiring on the Si substrate, an interlayer insulating film is formed. Next, a connection hole and a wiring groove are formed in the interlayer insulating film. Similar to the above-described example, an Al—Sn alloy was deposited on the Si substrate and embedded so as to reach the bottom of the connection hole. Next, when the temperature of this sample was raised until a liquid phase was obtained, it was possible to fill and retain the Al—Sn alloy by the capillary effect. Under this condition, the temperature was lowered and kept at a constant temperature to crystallize a plug whose main component was Al.

【0122】更に、この試料の昇温加熱時に、同時にこ
の基板に対し、イオンシャワーを施し、或いは電子を低
エネルギーで照射し、基板にバイアスをかけて、Al−
Sn合金中のSn2+を増加させ、一時的にAl−Sn合
金上に保持させる。このとき、基板は装置全体から絶縁
した状態にしておく。これによって、Al−Sn合金の
表面エネルギーが下がり、微細な接続孔内に、Al−S
n合金が、ボイドなしに、より均一な状態で充填・保持
され、この状態のまま液相からのAl晶出プラグを、よ
り一層効果的に形成することができた。
Further, at the time of heating and heating this sample, at the same time, this substrate is subjected to an ion shower or is irradiated with electrons at a low energy to bias the substrate to form Al-
Sn 2+ in the Sn alloy is increased and temporarily retained on the Al-Sn alloy. At this time, the substrate is kept insulated from the entire device. As a result, the surface energy of the Al-Sn alloy decreases, and Al-Sn
The n alloy was filled and held in a more uniform state without voids, and the Al crystallized plug from the liquid phase could be formed more effectively in this state.

【0123】このような状態を同様に作り出すのに、A
l−Sn合金を堆積し、接続孔底に到達するように埋め
込んだ後、強力な磁場の中に試料を電気的に絶縁して保
持し、渦電流を生じさせ、表面に一時的に電荷を保持さ
あせることによって、同様の効果を得ることができる。
To create such a state similarly, A
After depositing the 1-Sn alloy and burying it so as to reach the bottom of the connection hole, the sample was electrically insulated and held in a strong magnetic field to generate an eddy current and to temporarily charge the surface. A similar effect can be obtained by holding and holding.

【0124】実施例12 液相金属、或いは液相合金の濡れ性を向上させる手法と
して、次に、パターンを形成する酸化膜表面の改質方法
について、図17を参照して説明する。
Example 12 Next, as a method for improving the wettability of a liquid phase metal or a liquid phase alloy, a method of modifying the surface of an oxide film for forming a pattern will be described with reference to FIG.

【0125】図17(a)に示すように、下層配線層8
2および酸化膜83を形成した後、接続孔84および配
線溝85を形成した基板(図示せず)の表面全面に、低
加速イオン注入法によって、Ar、He、Ne、Xeの
不活性ガスイオンの1種或いは複数種を打ち込む(図1
7(b))。このイオンの打ち込みは、酸化膜83の表
面及び接続孔84の内側壁に届くようにできればよい。
例えば、接続孔がアスペクト比10、径0.1μmであ
れば、θ=tan-1(0.1)のチルト角でイオンを入
射し、接続孔84の内壁に充分イオンが入射するように
する。なお、入射イオンのRpが酸化膜83の表面1〜
2nmになるように入射エネルギーを低く設定してあれ
ば、一層効果的である。
As shown in FIG. 17A, the lower wiring layer 8
2 and the oxide film 83 are formed, then Ar, He, Ne, and Xe inert gas ions are formed on the entire surface of the substrate (not shown) in which the connection holes 84 and the wiring grooves 85 are formed by a low acceleration ion implantation method. Type one or more types (Fig. 1
7 (b)). It is sufficient that this ion implantation can reach the surface of the oxide film 83 and the inner wall of the connection hole 84.
For example, if the connection hole has an aspect ratio of 10 and a diameter of 0.1 μm, the ions are made incident at a tilt angle of θ = tan −1 (0.1) so that the ions are sufficiently made incident on the inner wall of the connection hole 84. . It should be noted that the Rp of the incident ions is 1 to the surface of the oxide film 83.
It is even more effective if the incident energy is set low so as to be 2 nm.

【0126】このようにして、酸化膜の表面のSi−O
結合をきることによって、表面をSn或いはAl−Sn
合金の液相と界面反応を生じやすい状態にしておく。
Thus, the Si--O on the surface of the oxide film is
By breaking the bond, the surface of Sn or Al-Sn
It should be in a state where it is likely to cause an interface reaction with the liquid phase of the alloy.

【0127】この状態で、Al−Sn合金をスパッタリ
ング等の方法で堆積し、基板加熱を行い、Al−Sn合
金の液相を得る。或いは、基板加熱を行いながら、Al
−Sn合金のスパッタリングを行い、液相を得る。この
とき、酸化膜表面とAl−Sn合金との界面には表面反
応層86が形成されており、この表面反応層86との濡
れ性を利用して、液相のAl−Sn合金或いはSn単層
膜87を接続孔底まで埋め込んだ(図17(c))。
In this state, an Al--Sn alloy is deposited by a method such as sputtering and the substrate is heated to obtain a liquid phase of the Al--Sn alloy. Alternatively, while heating the substrate, Al
-Sn alloy is sputtered to obtain a liquid phase. At this time, the surface reaction layer 86 is formed at the interface between the surface of the oxide film and the Al—Sn alloy, and the wettability with the surface reaction layer 86 is utilized to make use of the liquid phase Al—Sn alloy or Sn single crystal. The layer film 87 was embedded up to the bottom of the connection hole (FIG. 17C).

【0128】実施例13 図18を参照して、実施例13について説明する。Example 13 Example 13 will be described with reference to FIG.

【0129】基板(図示せず)上に、下層Al配線層9
2aを形成した後、バリアメタルとしてTi/TiN積
層膜92b,92cを堆積し、次に、層間絶縁膜として
SiO2 膜93を堆積した。次いで、層間絶縁膜93表
面にCl2 を主として含むガスを用いた低加速のイオン
注入、或いは逆スパッタリング、RIE等を施した(図
18(a))。こうして、層間絶縁膜93全面を塩素で
ターミネートするか、又は塩素吸着を行なう(図18
(b))。
A lower Al wiring layer 9 is formed on the substrate (not shown).
After forming 2a, Ti / TiN laminated films 92b and 92c were deposited as barrier metals, and then a SiO 2 film 93 was deposited as an interlayer insulating film. Next, low acceleration ion implantation using a gas mainly containing Cl 2 , reverse sputtering, RIE, or the like was performed on the surface of the interlayer insulating film 93 (FIG. 18A). Thus, the entire surface of the interlayer insulating film 93 is terminated with chlorine or chlorine is adsorbed (see FIG. 18).
(B)).

【0130】その後、通常のリソグラフィ工程とエッチ
ングによって、接続孔94、配線溝95を形成する(図
18(c))。次に、Sn膜またはAl−Sn膜を、接
続孔や配線溝に埋め込む。このとき、層間絶縁膜93の
表面は、蒸気圧の高いSnの塩化物を形成しやすくなっ
ており、Sn及びAl−Sn合金が吸着しにくい状態に
なっているので、優先的に接続孔94および配線溝95
内にSn及びAl−Snが入りやすい状態になり、Sn
膜及びAlSn膜の堆積時に、或いは加熱して液相を得
たときに、より効果的に接続孔や配線溝内にSn膜やA
lSn膜を形成することができた。
After that, the connection hole 94 and the wiring groove 95 are formed by the usual lithography process and etching (FIG. 18C). Next, the Sn film or the Al—Sn film is embedded in the connection hole and the wiring groove. At this time, the surface of the interlayer insulating film 93 is likely to form Sn chloride having a high vapor pressure, and Sn and the Al—Sn alloy are not easily adsorbed. And wiring groove 95
Sn and Al-Sn easily enter the inside, and Sn
When the film and AlSn film are deposited or when a liquid phase is obtained by heating, the Sn film and the A film are more effectively formed in the connection hole and the wiring groove.
An Isn film could be formed.

【0131】実施例14 上述の実施例における、接続孔および配線溝にAl−S
n膜、Sn膜を充填する工程において、或いはAl−S
n合金の加熱・恒温保持によるAl晶出工程において、
接続孔および配線溝内にAl−Sn合金をより安定に保
持するための構造として、接続孔底が液相のAl−Sn
膜、Sn膜に対して濡れ性のよい材料が表出しているこ
とが望ましい。これによって、Al−Snを効率よく接
続孔や配線溝内に液相を形成でき、最終的なAlの晶出
埋め込み形状が良好となる。
Example 14 In the above-mentioned examples, Al--S was formed in the connection hole and the wiring groove.
In the step of filling the n film and the Sn film, or Al-S
In the Al crystallization process by heating and maintaining a constant temperature of n alloy,
As a structure for more stably holding the Al—Sn alloy in the connection hole and the wiring groove, the connection hole bottom has a liquid phase of Al—Sn.
It is desirable that a material having good wettability is exposed to the film and the Sn film. As a result, a liquid phase of Al-Sn can be efficiently formed in the connection hole or the wiring groove, and the final Al crystallized filling shape becomes good.

【0132】接続孔開孔時には、下層配線或いはpn接
合上のシリサイド膜が表出するように形成するほか、下
層配線のバリアメタル、或いはリソグラフィ加工用の反
射防止膜の表面を露出させるように接続孔を形成する。
或いは接続孔および配線溝を形成した後、接続孔および
配線溝の凹部に、バリアメタルや濡れ性を向上させる下
地膜を形成する。
At the time of opening the connection hole, the silicide film on the lower layer wiring or the pn junction is formed so as to be exposed, and the barrier metal of the lower layer wiring or the surface of the antireflection film for lithography processing is exposed. Form a hole.
Alternatively, after forming the connection hole and the wiring groove, a barrier metal or a base film for improving wettability is formed in the concave portion of the connection hole and the wiring groove.

【0133】この時用いられる膜としては、非晶質膜で
あれば、SiO2 膜(表面エネルギー:605erg/
cm2 )よりも表面エネルギーの高い膜で、例えば、T
a(表面エネルギー:2130erg/cm2 )、Ni
62−Nb38(表面エネルギー:1326erg/c
2 )、Ta−60%at%Al(表面エネルギー:16
40erg/cm2 )等を挙げることができる。また、
TiN、TiC、TiB、TiB2 、TiSi2 、Zr
N、ZrC、ZrSi2 等の窒化物、炭素化物、珪化物
も、表面エネルギーが高く、有効である。溝配線であれ
ば、配線底にのみ異方性のスパッタリングで上記膜が成
膜してあれば望ましいし、ホール径の大きな接続孔、線
幅の大きい溝配線であれば、接続孔内、溝内の少なくと
も一部に上記膜が形成されていてもよい。
The film used at this time is a SiO 2 film (surface energy: 605 erg / g) if it is an amorphous film.
cm 2 ), the surface energy of which is higher than, for example, T
a (surface energy: 2130 erg / cm 2 ), Ni
62 -Nb 38 (surface energy: 1326 erg / c
m 2 ), Ta- 60 % at% Al (surface energy: 16
40 erg / cm 2 ) and the like. Also,
TiN, TiC, TiB, TiB 2 , TiSi 2 , Zr
Nitride such as N, ZrC, and ZrSi 2 , a carbonized product, and a silicide are also effective because they have high surface energy. In the case of trench wiring, it is desirable that the above film is formed only by anisotropic sputtering on the bottom of the wiring. In the case of trench wiring with a large hole diameter and groove wiring with a large line width, in the connection hole, the trench The film may be formed on at least a part of the inside.

【0134】また、Al晶出核の発生しやすい下地とし
て、本実施例の下地構造のなかで、更にVC、TiC、
TiB2 、AlB2 、ZrC、NbC、W2 Cを表出さ
せる構造を加えておく。
In the base structure of the present embodiment, VC, TiC, and
A structure for exposing TiB 2 , AlB 2 , ZrC, NbC and W 2 C is added.

【0135】また上記膜は、上記元素からなるスパッタ
リングターゲットを用いたスパッタリング等による成膜
の他、カーバイド、ボライドに関しては下地にV、T
i、Al、Zr、Nb、Wを堆積した後、或いは接続孔
を開孔した後、C、Bのイオン注入を行い、次いでアニ
ールを行うことによって表面改質を行い、表層にカーバ
イド、ボライドの合金膜を形成しても効果的であった。
Further, the above-mentioned film is formed by sputtering using a sputtering target made of the above-mentioned element, and in the case of carbide and boride, V, T is used as the base.
After depositing i, Al, Zr, Nb, and W, or after opening a connection hole, ion implantation of C and B is performed, and then annealing is performed to perform surface modification, and carbide and boride of the surface layer are formed. Forming an alloy film was also effective.

【0136】更に、前述の膜種は、化合物膜を列挙した
が、これに限るものではなく、例えばそれぞれの単体の
膜でも可能である。
Further, the compound film is listed as the film type, but the film type is not limited to this, and each film may be a single film.

【0137】実施例15 次に、Alの晶出工程に関する実施例について、図19
を参照して説明する。
Example 15 Next, FIG. 19 shows an example relating to the Al crystallization step.
Will be described with reference to.

【0138】上記実施例1では、420℃以上の液相線
を越える、図19における(a)のポイントで、Al−
Sn合金の液相を取得し、固一液二相領域の(d)点、
例えば350℃まで、降温、恒温保持を行い、最後に共
晶温度を上回る温度直上まで降温したが、228℃を上
回る共晶線直上(b)点まで一度で降温し、ここで恒温
保持し、最後に固相を得るために(c)点まで下げて
も、良好なAlの晶出、埋め込み特性を示した。
In Example 1 above, at the point of (a) in FIG.
The liquid phase of the Sn alloy is acquired, and the solid-liquid two-phase region (d) point,
For example, the temperature was lowered to 350 ° C. and kept at a constant temperature, and finally to a temperature just above the eutectic temperature. However, the temperature was once lowered to a point (b) immediately above the eutectic line above 228 ° C. Finally, even if the temperature was lowered to point (c) to obtain a solid phase, good Al crystallization and embedding characteristics were exhibited.

【0139】Alの晶出工程において、降温或いはSn
の選択エッチング等によって、液相における平衡濃度か
らのずれが生じ、その平衡濃度差分のAlが晶出する。
表1に、各温度におけるAlとSnの平衡濃度を示す。
他の材料、例えばCuとBiの系においても同様であ
り、各温度におけるCuとBiの平衡濃度を表2に示
す。
In the Al crystallization process, the temperature is lowered or Sn is used.
Due to the selective etching, etc., a deviation from the equilibrium concentration in the liquid phase occurs, and the difference in the equilibrium concentration causes Al to crystallize.
Table 1 shows the equilibrium concentrations of Al and Sn at each temperature.
The same applies to other materials such as Cu and Bi, and Table 2 shows the equilibrium concentrations of Cu and Bi at each temperature.

【0140】[0140]

【表1】 [Table 1]

【0141】[0141]

【表2】 [Table 2]

【0142】また、共晶温度を下回る温度まで降温する
工程において、降温した後、保持する工程は、1温度に
限るものではなく、2次以上の数次、降温、保持工程が
可能である。また、降温工程と保持工程は、必ずしも1
対1ではなく、液相から徐冷することも可能である。
Further, in the step of lowering the temperature to below the eutectic temperature, the step of lowering and holding the temperature is not limited to one temperature, and a secondary or higher order, lowering temperature and holding step can be performed. Moreover, the temperature lowering step and the holding step are not necessarily 1
It is also possible to gradually cool from the liquid phase instead of the pair 1.

【0143】また、共晶温度を上回る直上の温度に至る
までに、降温・恒温保持一昇温(固液二相共存領域内)
−降温・恒温保持を複数回繰り返した場合も、同様に良
好な埋め込み特性を示した。更に、固−液二相領域中の
ある一点(d)点に降温する降温レートをR1、(d)
点から(b)点まで降温するレートをR2として、R1
>>R2の場合(R1が急冷の場合)、R1〜R2(R
1、R2ともに急冷の場合或いはともに徐冷の場合)、
いずれも、従来の方法よりも、ボイドが少なく、膜厚ば
らつきも少ない、良好なAlの埋め込み特性を示した。
[0143] Further, until the temperature immediately above the eutectic temperature is reached, the temperature is lowered, the temperature is kept constant and the temperature is raised (in the solid-liquid two-phase coexistence region).
-Even when the temperature lowering / constant temperature holding was repeated a plurality of times, similarly good embedding characteristics were exhibited. Further, the cooling rate for cooling to a certain point (d) in the solid-liquid two-phase region is set to R1, (d).
Let R2 be the rate of temperature decrease from point B to point B
>> In the case of R2 (when R1 is rapidly cooled), R1 to R2 (R
When both 1 and R2 are rapidly cooled or both are slowly cooled),
All of them showed good Al burying characteristics with less voids and less variation in film thickness than the conventional method.

【0144】実施例16 上述の実施例における、Al−Sn膜或いはSn膜の堆
積、加熱工程に関する実施例を図20を参照して説明す
る。
Embodiment 16 An embodiment relating to the deposition and heating process of the Al—Sn film or Sn film in the above embodiment will be described with reference to FIG.

【0145】図20(a)において、Si基板101が
加熱・冷却手段102上に載置され、Si基板101の
上方に赤外線ランプ103が配置されている。
In FIG. 20A, the Si substrate 101 is placed on the heating / cooling means 102, and the infrared lamp 103 is arranged above the Si substrate 101.

【0146】Si基板101上に形成された、接続孔お
よび配線溝を有する酸化膜上に、初期のAl−Sn合
金、或いはSnを堆積する場合、初めに接続孔底側から
表面側方向へ、温度の下降勾配を生じさせる。基板10
1の裏面から、直接、加熱・冷却手段102で加熱しな
がらAl−Sn合金或いはSnをスパッタリングする。
このとき、スパッタリングを行っている膜の組成におけ
る液相が得られる温度以上(Sn膜では283℃以上)
に、基板101を加熱しながら、接続孔および配線溝に
堆積した液相金属膜厚aと接続孔側壁に堆積した液相金
属膜厚bがおよそa<bとなる堆積レートで成膜を行う
(図20(b))。
When initial Al—Sn alloy or Sn is deposited on the oxide film having the connection hole and the wiring groove formed on the Si substrate 101, first, from the bottom side of the connection hole to the front side direction, A downward slope of temperature is created. Board 10
From the back surface of No. 1, Al-Sn alloy or Sn is sputtered directly while being heated by the heating / cooling means 102.
At this time, the temperature is equal to or higher than the temperature at which the liquid phase in the composition of the film being sputtered is obtained (283 ° C. or higher for the Sn film).
In addition, while heating the substrate 101, film formation is performed at a deposition rate such that the liquid-phase metal film thickness a deposited on the connection hole and the wiring groove and the liquid-phase metal film thickness b deposited on the sidewall of the connection hole are approximately a <b. (FIG.20 (b)).

【0147】Al−Sn合金或いはSnを埋め込んだ
後、今度は基板表面を液相温度以上に加熱しながら、裏
面から共晶温度直上の温度288℃を上回る温度まで、
加熱・冷却手段102を用いて冷却を行い、接続孔に、
初期の金属堆積時とは逆の温度勾配を保った状態で、A
l晶出を行う。
After embedding the Al—Sn alloy or Sn, while heating the surface of the substrate to the liquidus temperature or higher, the temperature from the back surface to a temperature above the eutectic temperature of 288 ° C.
Cooling is performed using the heating / cooling means 102, and the connection hole is
While maintaining the temperature gradient opposite to that during the initial metal deposition,
Crystallization is performed.

【0148】これらの温度勾配を生じさせる手段につい
ては、上記実施例中、初期の金属相であるAlSn合金
或いはSn金属の堆積時の基板加熱については、裏面か
ら直接、加熱・冷却手段102による加熱を例として示
したが、下層目のAl配線から電極パッドを引き出し、
通電または熱の直接伝導を行えるサセプタに配置し、下
層Alを発熱体として用いることで、接続孔底に、特に
高い状態を作る出すことも有効である。
Regarding the means for generating these temperature gradients, in the above-mentioned embodiment, the substrate heating at the time of depositing the AlSn alloy or Sn metal which is the initial metal phase is carried out by heating / cooling means 102 directly from the back surface. However, the electrode pad is pulled out from the Al wiring of the lower layer,
It is also effective to create a particularly high state at the bottom of the connection hole by arranging it in a susceptor capable of conducting electricity or conducting heat directly and using the lower layer Al as a heating element.

【0149】または、図20(b)に示すように、基板
を表面から赤外線ランプ103によって照射し、SiO
2 は赤外線を透過し、直下の配線のみ熱吸収を生じるの
で、下層Al配線を発熱体として接続孔開口部の温度を
選択的に上昇させ、埋め込みを促進させることも効果的
である。また、Al晶出過程の加熱は、直接赤外線ラン
プで上部堆積膜を加熱し、表面側の温度を上昇させるこ
とも有効である。
Alternatively, as shown in FIG. 20 (b), the substrate is irradiated from the surface with an infrared lamp 103 to form SiO.sub.2.
Infrared 2 transmits infrared rays and heat is absorbed only in the wiring immediately below, so it is also effective to use the lower layer Al wiring as a heating element to selectively raise the temperature of the opening of the connection hole and promote the burying. Further, for the heating in the Al crystallization process, it is also effective to directly heat the upper deposited film with an infrared lamp to raise the temperature on the surface side.

【0150】また、これら一連の熱加程に関しては、高
真空チャンバーの中で、行ってもよいし、SiH4 、S
iH2 、水素等を含む還元性雰囲気中で行ってもより効
果的である。更に、成膜と加熱処理とを連続工程で行
い、大気に晒さずに搬送しても効果的である。
The series of heat treatments may be carried out in a high vacuum chamber, or SiH 4 , S.
It is more effective even when performed in a reducing atmosphere containing iH 2 , hydrogen and the like. Furthermore, it is also effective to carry out the film formation and the heat treatment in a continuous process and convey them without exposing them to the atmosphere.

【0151】実施例17 図1を参照して、本実施例に係る接続プラグおよび溝配
線形成プロセスについて説明する。
Embodiment 17 With reference to FIG. 1, a description will be given of a connection plug and groove wiring forming process according to this embodiment.

【0152】まず、素子が形成されたシリコン基板(図
示せず)上に、第1の配線層2を形成し、次いで、その
上に層間絶縁膜3を形成する。その後、層間絶縁膜3に
フォトリソグラフィー工程とRIE工程を用いて、第1
の配線層2に接続する接続孔4および配線溝5を形成す
る(図1(a))。
First, a first wiring layer 2 is formed on a silicon substrate (not shown) on which elements are formed, and then an interlayer insulating film 3 is formed thereon. Then, a first photolithography process and an RIE process are performed on the interlayer insulating film 3 to form a first film.
The connection hole 4 and the wiring groove 5 connected to the wiring layer 2 are formed (FIG. 1A).

【0153】この接続孔4の底部に露出した第1の配線
層2上の自然酸化膜を、逆スパッタリング等の表面処理
により除去する。次に、接続孔4および配線溝5に、指
向性のスパッタリング、例えばコリメーションスパッタ
リング、低圧−長距離スパッタリング等を用いて、Cu
−Biを形成する。この時、基板を加熱してCu−Bi
を流動化させ、接続孔および配線溝内に充填してもよ
い。或いは、前述の実施例で用いたような液相での充填
や、液相+加圧による充填を行ってもよい(図1
(b))。
The natural oxide film on the first wiring layer 2 exposed at the bottom of the connection hole 4 is removed by surface treatment such as reverse sputtering. Next, Cu is applied to the connection hole 4 and the wiring groove 5 by using directional sputtering, for example, collimation sputtering, low pressure-long distance sputtering, or the like.
-Form Bi. At this time, the substrate is heated to Cu-Bi.
May be fluidized and filled in the connection hole and the wiring groove. Alternatively, the filling with the liquid phase as used in the above-described embodiment or the filling with the liquid phase + pressurization may be performed (FIG. 1).
(B)).

【0154】次に、基板を加熱し、先に形成したCu−
Bi合金の液相を得る。この液相Cu−Bi合金を固−
液2相領域まで降温すること、或いは選択的にBiを除
去することによって平衡濃度を移動させることによっ
て、平衡濃度から余剰になったCu膜を液相中、絶縁膜
上に晶出させ、接続孔および配線溝内にCu晶出膜を形
成する。ここで、Cuの晶出膜は、接続孔や配線溝内に
Cu−Bi膜の液相を形成したときに、晶出するCuと
液相のBiとが平衡する最大濃度以下のBiを、Cu晶
出膜中に含有する、Cuを主成分とした値である。
Next, the substrate is heated to form the Cu--
A liquid phase of Bi alloy is obtained. This liquid phase Cu-Bi alloy is solid-
By lowering the temperature to the liquid two-phase region or moving the equilibrium concentration by selectively removing Bi, the Cu film that is excessive from the equilibrium concentration is crystallized in the liquid phase on the insulating film, and the connection is made. A Cu crystallized film is formed in the hole and the wiring groove. Here, the crystallized film of Cu has a Bi concentration equal to or lower than the maximum concentration at which the crystallized Cu and the liquid phase Bi are in equilibrium when the liquid phase of the Cu-Bi film is formed in the connection hole or the wiring groove. It is a value containing Cu as a main component contained in the Cu crystallized film.

【0155】続いて、接続孔および配線溝外部の、Bi
膜、Bi−Cu合金、およびCu膜を、RIEによるエ
ッチバックやCMP等によって除去し、接続プラグおよ
び溝配線を形成する。
Subsequently, Bi outside the connection hole and the wiring groove is
The film, the Bi—Cu alloy, and the Cu film are removed by etching back by RIE, CMP, or the like to form a connection plug and a groove wiring.

【0156】実施例18 次に、図21を参照して、本実施例に係る接続プラグお
よび溝配線形成プロセスについて説明する。
Embodiment 18 Next, with reference to FIG. 21, a description will be given of a connection plug and groove wiring forming process according to this embodiment.

【0157】上記実施例の種々の方法によって、W−B
iからなる溶融金属膜113を接続孔および配線溝内に
埋め込み、接続孔および配線溝内にW膜114を薄く晶
出させる(図21(a))。余剰なBiを上述の実施例
と同様の方法によって、塩素を含むガスによるRIEで
除去し、W膜114を表出させた後、N2 またはNH3
ガスを導入できるチャンバー中に設置し、W膜114の
表面をアニールによって窒化、プラズマ窒化、高圧窒
化、およびN2 イオン注入後アニールのいずれかの方法
で、WNx 膜115を形成する(図21(b))。
By the various methods of the above embodiment, WB
The molten metal film 113 made of i is embedded in the connection hole and the wiring groove, and the W film 114 is thinly crystallized in the connection hole and the wiring groove (FIG. 21A). Excess Bi is removed by RIE using a gas containing chlorine in the same manner as in the above-described embodiment to expose the W film 114, and then N 2 or NH 3 is added.
The WN x film 115 is formed by placing it in a chamber into which a gas can be introduced and nitriding the surface of the W film 114 by annealing, plasma nitriding, high pressure nitriding, or annealing after N 2 ion implantation (FIG. 21). (B)).

【0158】再度、この試料の接続孔および配線溝内に
Cu−Biからなる溶融合金116aを埋め込み、WN
x 膜115上に、上述の実施例と同様に、Cu116b
を晶出させ、WNx バリアメタル膜115により被覆さ
れたCu晶出プラグが形成される(図21(c))。そ
の後、上述の実施例と同様に、Cl2 、Br2 、または
2 を含むガスで、RIE、またはCDEによるエッチ
バックを行うか、CMPによって接続孔および配線溝の
凹部外の余剰Cu−Bi、Bi、およびCuを除去す
る。
Again, the molten alloy 116a made of Cu--Bi was embedded in the connection hole and the wiring groove of this sample, and the WN
On the x film 115, as in the above-described embodiment, Cu116b
Are crystallized to form a Cu crystallized plug covered with the WN x barrier metal film 115 (FIG. 21C). Then, as in the above-described embodiment, a gas containing Cl 2 , Br 2 , or F 2 is used to perform etch-back by RIE or CDE, or by CMP, excess Cu—Bi outside the recesses of the connection hole and the wiring groove is formed. , Bi, and Cu are removed.

【0159】実施例19 実施例18で用いた図21を参照して、本実施例に係る
接続プラグおよび溝配線形成プロセスについて説明す
る。
Example 19 With reference to FIG. 21 used in Example 18, a connection plug and groove wiring forming process according to this example will be described.

【0160】上述の実施例に示す種々の方法によって、
W−Geからなる溶融金属膜113を接続孔および配線
溝内に薄く被覆し、W膜114を薄く晶出させる(図2
1(a))。上述の実施例と同様の方法によって、Ge
を含むW膜114、或いはGe/W膜の積層膜を表出さ
せた後、N2 またはNH3 ガスを導入できるチャンバー
中に設置し、W膜114表面をアニールによって窒化、
プラズマ窒化、高圧窒化、N2 イオン注入後アニールの
いずれかの方法で、WN膜、W−Ge−N膜115を形
成する(図21(b))。
By the various methods shown in the above embodiments,
The molten metal film 113 made of W-Ge is thinly coated in the connection hole and the wiring groove to thinly crystallize the W film 114 (FIG. 2).
1 (a)). By the same method as the above embodiment, Ge
After exposing the W film 114 containing Si or a laminated film of Ge / W films, it is placed in a chamber into which N 2 or NH 3 gas can be introduced, and the surface of the W film 114 is nitrided by annealing.
The WN film and the W-Ge-N film 115 are formed by any one of plasma nitriding, high-pressure nitriding, and annealing after N 2 ion implantation (FIG. 21B).

【0161】更に、この試料の接続孔および配線溝内に
Cu−Biからなる溶融合金116aを埋め込み、WN
膜115上に、上述の実施例と同様に、Cu116bを
晶出させ、WN膜またはWGeNバリアメタル膜115
に被覆されたCu晶出プラグを形成する(図21
(c))。その後、上述の実施例と同様に、Cl2 、B
2、またはF2 を含むガスで、RIE、またはCDE
によるエッチバックを行うか、CMPによって接続孔お
よび配線溝の凹部外の余剰Cu−Bi、Bi、およびC
uを除去する。
Further, a molten alloy 116a made of Cu-Bi was embedded in the connection hole and the wiring groove of this sample, and WN
On the film 115, Cu116b was crystallized to form the WN film or the WGeN barrier metal film 115 in the same manner as in the above-mentioned embodiment.
Forming a Cu crystallized plug coated on the surface (FIG. 21).
(C)). Then, as in the above-mentioned embodiment, Cl 2 , B
RIE or CDE with a gas containing r 2 or F 2
Excess Cu-Bi, Bi, and C outside the concave portion of the connection hole and the wiring groove by CMP or by CMP.
Remove u.

【0162】実施例20 図22を参照して、本実施例に係る接続プラグおよび溝
配線形成プロセスについて説明する。
Embodiment 20 With reference to FIG. 22, a connection plug and groove wiring forming process according to this embodiment will be described.

【0163】接続孔および配線溝内に、CVD等によっ
てバリアメタル、例えば、WNまたはWSiN膜120
を形成する。次いで、接続孔および配線溝内に、上述の
実施例に示す種々の方法によって、W−Cu−Biから
なる溶融金属膜121を埋め込む(図22(a))。溶
融金属膜121の溶融状態から降温することによって、
WN膜120上にまずWが晶出し、つぎにCuが晶出す
ることによって、バリアメタルであるWNまたはWSi
N膜122と、密着性のよいCu膜123が成膜され
る。
A barrier metal such as WN or WSiN film 120 is formed in the connection hole and the wiring groove by CVD or the like.
To form. Next, the molten metal film 121 made of W-Cu-Bi is embedded in the connection hole and the wiring groove by the various methods shown in the above-described embodiment (FIG. 22A). By lowering the temperature from the molten state of the molten metal film 121,
W is crystallized on the WN film 120 first, and then Cu is crystallized, so that WN or WSi which is a barrier metal is crystallized.
An N film 122 and a Cu film 123 with good adhesion are formed.

【0164】こうして、Cu晶出プラグを形成した後、
上述の実施例と同様に、Cl2 、Br2 、またはF2
含むガスで、RIE、またはCDEによるエッチバック
を行うか、CMPによって接続孔および配線溝の凹部外
の余剰Cu−Bi、Bi、およびCuを除去する。
After forming the Cu crystallized plug in this way,
Similar to the above-described embodiment, a gas containing Cl 2 , Br 2 , or F 2 is used to perform etch-back by RIE or CDE, or by CMP, excess Cu—Bi, Bi outside the concave portion of the connection hole and the wiring groove is formed. , And Cu are removed.

【0165】実施例21 図23を参照して、本実施例に係る接続プラグおよび溝
配線形成プロセスについて説明する。
Embodiment 21 With reference to FIG. 23, a process of forming a connection plug and a groove wiring according to this embodiment will be described.

【0166】Si半導体基板131にSTl酸化膜13
2、ゲート電極133、およびその側壁に形成された1
50nmの厚さのSiN膜133eを具備し、これらに
囲まれてシリコン表面が露出した構造の上に、不純物拡
散層134を周知のイオン注入法を用いて形成する。次
いで、CVDによって、B−ドープト エピ−Si膜1
35を選択的に堆積し、更にTi/TiN膜を堆積した
後、RTA工程によってTiSi2 膜136を形成す
る。
The STl oxide film 13 is formed on the Si semiconductor substrate 131.
2, gate electrode 133, and 1 formed on the side wall thereof
An impurity diffusion layer 134 is formed by a well-known ion implantation method on a structure including a SiN film 133e having a thickness of 50 nm and having a silicon surface exposed by being surrounded by the SiN film 133e. Then, by CVD, the B-doped epi-Si film 1 is formed.
After selectively depositing 35 and further depositing a Ti / TiN film, a TiSi 2 film 136 is formed by an RTA process.

【0167】その後、Si残渣、及びTi、TiNをR
IE工程によって除去し、拡散層上にのみサリサイド及
びTiN膜137を残す。そして、CVDによってSi
2/BPSGからなる層間絶縁膜138aを1.2μ
mの厚さに堆積し、CMPによって、層間絶縁膜を平坦
化し、接続孔を開孔する(図23(a))。
After that, Si residue, Ti and TiN are removed by R
It is removed by the IE process, and the salicide and the TiN film 137 are left only on the diffusion layer. Then, by CVD, Si
The interlayer insulating film 138a made of O 2 / BPSG has a thickness of 1.2 μm.
Then, the interlayer insulating film is flattened by CMP and a connection hole is opened (FIG. 23A).

【0168】次いで、上述の実施例と同様に、Al−S
n合金を埋め込み、加熱処理によってAl晶出プラグ1
39aを形成する。次に、接続孔や配線溝外の余剰なS
n層、Al層、Al−Sn層をCMP等の方法を用いて
除去する。また、接続孔や配線溝外の余剰なSn層、A
l層、Al−Sn層の除去後に、還元性雰囲気で還元熱
処理を行い、コンタクト部の接合特性を向上させると、
更に効果的である。
Then, similarly to the above-mentioned embodiment, Al--S
Al crystallized plug 1 embedded with n alloy and heat-treated
39a is formed. Next, excess S outside the connection holes and wiring grooves
The n layer, Al layer, and Al—Sn layer are removed by a method such as CMP. In addition, the excess Sn layer outside the connection hole and the wiring groove, A
After removing the 1-layer and the Al—Sn layer, reduction heat treatment is performed in a reducing atmosphere to improve the bonding characteristics of the contact portion.
It is even more effective.

【0169】次に、層間絶縁膜を約1μmの厚さに堆積
し、再び、CMPで平坦化した後、第1層目の配線を埋
め込む溝を形成する。その後、この溝の中にバリアメタ
ルであるTi/Tiナイトライド積層膜140aを形成
し、酸化性雰囲気に晒してTiN膜表面をスタッフィン
グし、この上に、スパッタでCu膜160を0.3μm
の厚さ埋め込む。
Next, an interlayer insulating film is deposited to a thickness of about 1 μm, planarized again by CMP, and then a groove for filling the wiring of the first layer is formed. Then, a Ti / Ti nitride laminated film 140a which is a barrier metal is formed in this groove, the surface of the TiN film is stuffed by exposing it to an oxidizing atmosphere, and a Cu film 160 of 0.3 μm is formed thereon by sputtering.
Embed the thickness of.

【0170】その表面にCMPを施し、溝中にのみCu
配線を残し、酸化膜上のCuを除去する。この上に、再
びバリアメタルであるTi/TiN積層膜140bを堆
積した後、絶縁膜上の余剰なTi/TiN積層膜を除去
して、更にこの上に層間絶縁膜138bを堆積する。こ
の層間絶縁膜138bに再び接続孔を開孔し、この中に
上述の実施例と同様の方法で、Alの晶出プラグ139
bを形成する。
CMP was applied to the surface, and Cu was formed only in the groove.
Cu is removed from the oxide film, leaving the wiring. After the Ti / TiN laminated film 140b, which is a barrier metal, is deposited thereon again, the excess Ti / TiN laminated film on the insulating film is removed, and the interlayer insulating film 138b is further deposited thereon. A connection hole is again formed in the interlayer insulating film 138b, and an Al crystallized plug 139 is formed in the connection hole in the same manner as in the above-described embodiment.
b is formed.

【0171】以下、配線は、Cuを主とする材料、プラ
グはAl−Sn合金等を用いた溶融金属からの晶出によ
るAl晶出プラグの形成を行い、多層配線を形成する
(図23(c))。その結果、Cuプラグ形成において
困難な、接続孔内のバリアメタルのバリア性確保を、溶
融Al−Sn合金から晶出させたAlプラグを用いるこ
とで容易にし、低抵抗化及び信頼性の問題となる配線部
をCuで形成することによって、比較的容易なプロセス
で、信頼性の高い配線を形成することができる。
Hereinafter, the wiring is formed of an Al crystallized plug by crystallization from a molten metal using a material mainly containing Cu and the plug is an Al—Sn alloy or the like to form a multilayer wiring (FIG. 23 ( c)). As a result, it is easy to secure the barrier property of the barrier metal in the connection hole, which is difficult in forming the Cu plug, by using the Al plug crystallized from the molten Al—Sn alloy, which leads to problems of low resistance and reliability. By forming the wiring portion formed of Cu with Cu, a highly reliable wiring can be formed by a relatively easy process.

【0172】また、本実施例中、Cu配線は、バリアメ
タルで周囲を囲む構造としたが、Cuが拡散しない絶縁
膜を用いることによって、バリアメタルを形成しないこ
とも可能である。
Further, in the present embodiment, the Cu wiring has a structure in which the periphery is surrounded by a barrier metal, but it is also possible to form the barrier metal by using an insulating film in which Cu does not diffuse.

【0173】以上説明した実施例において、材料の組合
せは、2元合金に限るものではなく、3元以上の合金で
ももちろん可能である。また主に、上記実施例について
は、Al−Snの系について述べたが、材料については
これに限るものではない。本発明に適用できる2元系合
金は、具体的には、埋め込み材料がAlの場合、組み合
わされる低融点金属は上記実施例のSnの他にGa、H
g、Geを、埋め込み材料がCuであれば、組み合わさ
れる低融点金属はBiを、埋め込み材料が銀であれば組
み合わされる低融点金属はTlを、埋め込み材料がWで
あればHg、Ga、Ge、Bi、Pr、Puを、埋め込
み材料がSiであれば組み合わされる低融点金属は、Z
n、Sb、In、Cd、Ag、Sn、Alを適用するこ
とができる。また、Siに対しては、Ge、SiGeと
代替することが可能であり、この時に組み合わせること
のできる低融点金属は、Siに対するものと同様のもの
を適用することができる。
In the embodiments described above, the combination of materials is not limited to the binary alloy, but it is of course possible to use an alloy of three or more elements. Although the Al-Sn system has been mainly described in the above embodiments, the material is not limited to this. In the binary alloy applicable to the present invention, specifically, when the filling material is Al, the low melting point metals to be combined are Ga and H in addition to Sn in the above embodiment.
g, Ge, if the filling material is Cu, the low melting point metal to be combined is Bi; if the filling material is silver, the low melting point metal to be combined is Tl; if the filling material is W, Hg, Ga, Ge. , Bi, Pr, Pu are combined with the low melting point metal when the filling material is Si, Z is
n, Sb, In, Cd, Ag, Sn, and Al can be applied. Further, Ge and SiGe can be substituted for Si, and the low melting point metal that can be combined at this time can be the same as that for Si.

【0174】更に、以上の実施例は、接続プラグおよび
溝配線の形成について述べたが、配線は本発明によるこ
となくRIEにより形成し、これを本発明により形成し
た接続プラグと組合せることも、もちろん可能である。
更にまた、以上の実施例中、実施例8、17、18、1
9、20以外のAl膜は、Al合金膜、例えばAl−C
u、Al−Si−Cuとすることも可能である。
Furthermore, although the above embodiments have described the formation of the connection plug and the groove wiring, the wiring may be formed by RIE without using the present invention, and this may be combined with the connection plug formed by the present invention. Of course it is possible.
Furthermore, in the above examples, Examples 8, 17, 18, 1
Al films other than 9 and 20 are Al alloy films such as Al-C.
It is also possible to use u or Al-Si-Cu.

【0175】また、本明細書中、液相とは、加熱して溶
融した金属の状態を示すのはもちろん、平衡濃度の移動
が生じて、導電膜の晶出が始まる固液二相共存の状態を
も示している。上述の実施例中、十分液相線を上回る液
相の状態から、固液二相共存の領域、液相との共存を保
持しながら、導電膜を固相晶出することを本質としてい
る。
In the present specification, the term “liquid phase” means not only the state of a metal melted by heating, but also the solid-liquid two-phase coexistence in which the equilibrium concentration shifts to start crystallization of the conductive film. The state is also shown. In the above examples, it is essential that the conductive film is crystallized from the state of the liquid phase sufficiently exceeding the liquidus line while maintaining the region of solid-liquid two-phase coexistence and coexistence with the liquid phase.

【0176】なお、以上の実施例は、それらに限るもの
ではなく、種々の組合せにおいて実施することはもちろ
ん可能である。
The above embodiments are not limited to these, and it is of course possible to carry out various combinations.

【0177】[0177]

【発明の効果】以上詳述したように、本発明によれば、
主たる配線材料Al、Cu、Ag、Si、Wを、非常に
低いプロセス温度で、下地密着層を必要とせずに、良好
に埋め込んだプラグおよび配線を容易に形成することが
可能である。
As described in detail above, according to the present invention,
It is possible to easily form plugs and wirings in which the main wiring materials Al, Cu, Ag, Si, and W are satisfactorily embedded at a very low process temperature without the need for an underlying adhesion layer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 1 is a sectional view showing a process of forming a connection plug and a groove wiring according to a first embodiment of the present invention in the order of steps.

【図2】本発明の実施例1に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
2A to 2D are cross-sectional views showing a connection plug and groove wiring formation process according to the first embodiment of the present invention in the order of steps.

【図3】本発明の実施例3に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 3 is a cross-sectional view showing a process of forming a connection plug and a groove wiring according to a third embodiment of the present invention in the order of steps.

【図4】本発明の実施例3に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 4 is a cross-sectional view showing a process of forming a connection plug and a groove wiring according to a third embodiment of the present invention in the order of steps.

【図5】本発明の実施例4に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 5 is a sectional view showing a process of forming a connection plug and a groove wiring according to a fourth embodiment of the present invention in the order of steps.

【図6】本発明の実施例4に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 6 is a cross-sectional view showing a process of forming a connection plug and a groove wiring according to a fourth embodiment of the present invention in the order of steps.

【図7】本発明の実施例5に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 7 is a cross-sectional view showing a step of forming a connection plug and a groove wiring according to the fifth embodiment of the present invention.

【図8】本発明の実施例5に係る接続プラグおよび溝配
線形成プロセスを工程順に示す断面図。
FIG. 8 is a sectional view showing a process of forming a connection plug and a groove wiring according to a fifth embodiment of the present invention in the order of steps.

【図9】本発明の実施例5の変形例に係る接続プラグお
よび溝配線形成プロセスを工程順に示す断面図。
FIG. 9 is a sectional view showing a process of forming a connection plug and a groove wiring according to a modification of the fifth embodiment of the present invention in the order of steps.

【図10】本発明の実施例5の変形例に係る接続プラグ
および溝配線形成プロセスを工程順に示す断面図。
FIG. 10 is a sectional view showing a process of forming a connection plug and a groove wiring according to a modification of the fifth embodiment of the present invention in the order of steps.

【図11】本発明の実施例6に係る接続プラグおよび溝
配線形成プロセスを工程順に示す断面図。
FIG. 11 is a sectional view showing a process of forming a connection plug and a groove wiring according to the sixth embodiment of the present invention in the order of steps.

【図12】本発明の実施例6に係る接続プラグおよび溝
配線形成プロセスを工程順に示す断面図。
FIG. 12 is a cross-sectional view showing a process of forming a connection plug and a groove wiring according to the sixth embodiment of the present invention in the order of steps.

【図13】本発明の実施例8に係る接続プラグおよび溝
配線形成プロセスを工程順に示す断面図。
FIG. 13 is a cross-sectional view showing the process of forming a connection plug and a groove wiring according to the eighth embodiment of the present invention in the order of steps.

【図14】本発明の実施例8に係る接続プラグおよび溝
配線形成プロセスを工程順に示す断面図。
FIG. 14 is a cross-sectional view showing a process of forming a connection plug and a groove wiring according to the eighth embodiment of the present invention in the order of steps.

【図15】本発明の実施例9に係る接続プラグおよび溝
配線形成プロセスを説明するための図。
FIG. 15 is a view for explaining the process of forming the connection plug and the groove wiring according to the ninth embodiment of the present invention.

【図16】本発明の実施例10に係る接続プラグおよび
溝配線形成プロセスを説明するための図。
FIG. 16 is a view for explaining the process of forming the connection plug and the groove wiring according to the tenth embodiment of the present invention.

【図17】本発明の実施例12に係る接続プラグおよび
溝配線形成プロセスを工程順に示す断面図。
FIG. 17 is a cross-sectional view showing the process of forming a connection plug and a groove wiring according to the twelfth embodiment of the present invention in the order of steps.

【図18】本発明の実施例13に係る接続プラグおよび
溝配線形成プロセスを工程順に示す断面図。
FIG. 18 is a cross-sectional view showing the step of forming a connection plug and a groove wiring according to the thirteenth embodiment of the present invention.

【図19】Al−Snの状態図。FIG. 19 is a state diagram of Al—Sn.

【図20】本発明の実施例16に係る接続プラグおよび
溝配線形成プロセスを説明するための図。
FIG. 20 is a view for explaining the process of forming the connection plug and the groove wiring according to the sixteenth embodiment of the present invention.

【図21】本発明の実施例18に係る接続プラグおよび
溝配線形成プロセスを説明するための図。
FIG. 21 is a view for explaining the process of forming the connection plug and the groove wiring according to the eighteenth embodiment of the present invention.

【図22】本発明の実施例20に係る接続プラグおよび
溝配線形成プロセスを説明するための図。
FIG. 22 is a view for explaining the process of forming the connection plug and the groove wiring according to the twentieth embodiment of the present invention.

【図23】本発明の実施例21に係る接続プラグおよび
溝配線形成プロセスを説明するための図。
FIG. 23 is a view for explaining the process of forming the connection plug and the groove wiring according to the twenty-first embodiment of the present invention.

【図24】従来の多層配線部にリフロー成膜法を用いて
形成した、デュアルダマシン構造を示す断面図。
FIG. 24 is a cross-sectional view showing a dual damascene structure formed by a reflow film forming method in a conventional multilayer wiring portion.

【図25】従来の接続プラグの形成プロセスを工程順に
示す断面図。
FIG. 25 is a cross-sectional view showing the process of forming a conventional connection plug in the order of steps.

【符号の説明】[Explanation of symbols]

2,12,22,32,42,52,82,92,13
2,…第1の配線 3、13,23,33,43,53,83,93…層間
絶縁膜 4,14,24,34,44,54,84,94…接続
孔 5,15,25,35,45,55,85,95…配線
2, 12, 22, 32, 42, 52, 82, 92, 13
2, ... First wirings 3, 13, 23, 33, 43, 53, 83, 93 ... Interlayer insulating films 4, 14, 24, 34, 44, 54, 84, 94 ... Connection holes 5, 15, 25, 35, 45, 55, 85, 95 ... Wiring groove

───────────────────────────────────────────────────── フロントページの続き (72)発明者 早坂 伸夫 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 和田 純一 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 奥村 勝弥 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (56)参考文献 特開 平8−236478(JP,A) 特開 平6−204349(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/288 H01L 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Nobuo Hayasaka, No. 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa, Toshiba Research & Development Center Co., Ltd. (72) Inventor Junichi Wada Komukai-shiba, Kawasaki-shi, Kanagawa No. 1 in Toshiba R & D Center Co., Ltd. (72) Inventor Katsuya Okumura No. 1 Komukai Toshiba-cho, Kouki-ku, Kawasaki-shi, Kanagawa Within Toshiba R & D Center Co., Ltd. (56) ) JP-A-6-204349 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/288 H01L 21/768

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に凹部を形成する工程と、 前記凹部内に、導電性元素と、この元素よりも低い融点
を有する物質とを含む液相を形成する工程と、 前記液相の組成を、平衡組成から前記導電性元素が過剰
な組成へと移動させて、前記導電性元素を晶出させ、少
なくとも前記凹部内に導電性膜を形成する工程と、 前記凹部外の前記絶縁膜上に存在する物質を除去する工
程とを具備することを特徴とする半導体装置の製造方
法。
1. A method comprising: forming an insulating film on a semiconductor substrate; forming a recess in the insulating film; and containing a conductive element and a substance having a melting point lower than that of the conductive element in the recess. A step of forming a liquid phase, the composition of the liquid phase, the conductive element is moved from the equilibrium composition to an excess composition to crystallize the conductive element, at least a conductive film in the recessed portion. A method of manufacturing a semiconductor device, comprising: a forming step; and a step of removing a substance existing on the insulating film outside the recess.
【請求項2】 前記凹部内に、導電性元素と、この元素
よりも低い融点を有する物質とを含む液相を形成する工
程は、少なくとも前記凹部内に、導電性元素と、この元
素よりも低い融点を有する物質とを含む固相合金層を形
成し、次いで、この固相合金層を加熱して溶融させるこ
とからなることを特徴とする請求項1に記載の半導体装
置の製造方法。
2. The step of forming a liquid phase containing a conductive element and a substance having a melting point lower than that of the conductive element in the recess includes at least the conductive element and the element 2. The method for manufacturing a semiconductor device according to claim 1, further comprising: forming a solid phase alloy layer containing a substance having a low melting point, and then heating and melting the solid phase alloy layer.
【請求項3】 前記凹部内に、導電性元素と、この元素
よりも低い融点を有する物質とを含む液相を形成する工
程は、少なくとも前記凹部内に、前記導電性元素よりも
低い融点を有する物質層を形成し、前記導電性元素層を
形成し、前記導電性元素よりも低い融点を有する物質層
を加熱して溶融させ、この溶融物中に前記導電性元素を
拡散させることからなることを特徴とする請求項1に記
載の半導体装置の製造方法。
3. The step of forming a liquid phase containing a conductive element and a substance having a melting point lower than that of the conductive element in the recess has a melting point lower than that of the conductive element in at least the recess. Forming a substance layer having, forming the conductive element layer, heating and melting a substance layer having a melting point lower than that of the conductive element, and diffusing the conductive element in the melt. The method for manufacturing a semiconductor device according to claim 1, wherein:
【請求項4】 前記凹部内に、導電性元素と、この元素
よりも低い融点を有する物質とを含む液相を形成する工
程は、少なくとも前記凹部内に、前記導電性元素よりも
低い融点を有する物質層を形成し、前記導電性元素より
も低い融点を有する物質層を加熱して液相を得るととも
に、この液相に前記導電性元素を供給することからなる
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
4. The step of forming a liquid phase containing a conductive element and a substance having a melting point lower than this element in the recess has a melting point lower than that of the conductive element at least in the recess. And forming a substance layer having the same, heating the substance layer having a melting point lower than that of the conductive element to obtain a liquid phase, and supplying the conductive element to the liquid phase. 1. The method for manufacturing a semiconductor device according to 1.
【請求項5】 前記凹部内に、導電性元素と、この元素
よりも低い融点を有する物質とを含む液相を形成する工
程は、前記凹部内に、前記導電性元素よりも低い融点を
有する物質の溶融物、または前記導電性元素と、この元
素よりも低い融点を有する物質とを含む溶融物を、加圧
しつつ充填することからなることを特徴とする請求項1
に記載の半導体装置の製造方法。
5. The step of forming a liquid phase containing a conductive element and a substance having a melting point lower than this element in the recess has a melting point lower than that of the conductive element in the recess. 3. A method of filling a molten material or a molten material containing the conductive element and a material having a melting point lower than that of the conductive element while pressurizing.
A method of manufacturing a semiconductor device according to item 1.
【請求項6】 前記液相の組成を、平衡組成から前記導
電性元素が過剰な組成へと移動させて、前記導電性元素
を晶出させる工程は、前記液相を降温すること、または
固−液2相温度領域へ降温・保持することからなること
を特徴とする請求項1に記載の半導体装置の製造方法。
6. The step of crystallizing the conductive element by moving the composition of the liquid phase from an equilibrium composition to a composition in which the conductive element is excessive, includes cooling the liquid phase or solidifying the conductive element. 2. The method for manufacturing a semiconductor device according to claim 1, further comprising lowering and holding the temperature in a liquid two-phase temperature region.
【請求項7】 前記液相の組成を、平衡組成から前記導
電性元素が過剰な組成へと移動させて、前記導電性元素
を晶出させる工程は、前記液相を固−液2相温度領域へ
降温・保持し、前記液相を昇温し、前記液相に前記導電
性元素を供給し、前記液相を降温することからなること
を特徴とする請求項1に記載の半導体装置の製造方法。
7. The step of moving the composition of the liquid phase from an equilibrium composition to a composition in which the conductive element is in excess to crystallize the conductive element, wherein the liquid phase has a solid-liquid two-phase temperature. 2. The semiconductor device according to claim 1, wherein the temperature of the liquid phase is maintained and lowered, the temperature of the liquid phase is raised, the conductive element is supplied to the liquid phase, and the temperature of the liquid phase is lowered. Production method.
【請求項8】 前記液相の組成を、平衡組成から前記導
電性元素が過剰な組成へと移動させて、前記導電性元素
を晶出させる工程は、N、O、およびHからなる群から
選ばれた少なくとも1種を含む雰囲気で熱処理すること
を含むことを特徴とする請求項1に記載の半導体装置の
製造方法。
8. The step of crystallizing the conductive element by moving the composition of the liquid phase from an equilibrium composition to a composition in which the conductive element is excessive is selected from the group consisting of N, O, and H. The method for manufacturing a semiconductor device according to claim 1, further comprising performing heat treatment in an atmosphere containing at least one selected.
【請求項9】 前記液相の組成を、平衡組成から前記導
電性元素が過剰な組成へと移動させて、前記導電性元素
を晶出させる工程は、前記低い融点を有する物質と気相
化合物を形成する雰囲気で熱処理すること、および前記
気相化合物を除去することを含むことを特徴とする請求
項1に記載の半導体装置の製造方法。
9. The step of moving the composition of the liquid phase from an equilibrium composition to a composition in which the conductive element is in excess to crystallize the conductive element, the substance having a low melting point and the gas phase compound are used. The method of manufacturing a semiconductor device according to claim 1, further comprising: performing a heat treatment in an atmosphere for forming a gas, and removing the vapor phase compound.
【請求項10】 前記凹部外の前記絶縁膜上に存在する
物質を除去する工程工程は、ハロゲンを含むガスを導入
して、ハロゲン化物を形成し、このハロゲン化物を除去
することからなる請求項1に記載の半導体装置の製造方
法。
10. The step of removing a substance existing on the insulating film outside the recess comprises introducing a gas containing halogen to form a halide and removing the halide. 1. The method for manufacturing a semiconductor device according to 1.
【請求項11】 前記ハロゲンは、塩素、弗素、ヨウ
素、および臭素からなう群から選ばれた少なくとも1種
である請求項1に記載の半導体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 1, wherein the halogen is at least one selected from the group consisting of chlorine, fluorine, iodine, and bromine.
【請求項12】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に凹部を形成する工程と、 前記凹部内面の少なくとも一部に、バリアメタルまたは
前記絶縁膜よりも表面エネルギーが高い物質からなる薄
膜を形成する工程と、 前記凹部内に、導電性元素と、この元素よりも低い融点
を有する物質とを含む液相を形成する工程と、 前記液相の組成を、平衡組成から前記導電性元素が過剰
な組成へと移動させて、前記導電性元素を晶出させ、前
記凹部内に導電性膜を形成する工程と、 前記凹部外の前記絶縁膜上に存在する物質を除去する工
程とを具備することを特徴とする半導体装置の製造方
法。
12. A step of forming an insulating film on a semiconductor substrate, a step of forming a recess in the insulating film, a barrier metal or a substance having a surface energy higher than that of the insulating film on at least a part of the inner surface of the recess. A step of forming a thin film made of, a step of forming a liquid phase containing a conductive element and a substance having a melting point lower than this element in the recess, the composition of the liquid phase from the equilibrium composition to the above A step of moving the conductive element to an excessive composition to crystallize the conductive element to form a conductive film in the recess, and removing a substance existing on the insulating film outside the recess. A method of manufacturing a semiconductor device, comprising:
【請求項13】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に凹部を形成する工程と、 前記凹部内に、導電性元素と、この元素よりも低い融点
を有する物質とを含む液相を形成する工程と、 前記液相の組成を、平衡組成から前記導電性元素が過剰
な組成へと移動させて、前記導電性元素を晶出させ、前
記凹部内に導電性膜を形成する工程と、 前記凹部外の前記絶縁膜上に存在する物質を除去する工
程とを具備し、 前記導電性元素の晶出中または晶出後に、添加元素を添
加することを特徴とする半導体装置の製造方法。
13. A step of forming an insulating film on a semiconductor substrate, a step of forming a recess in the insulating film, a conductive element and a substance having a melting point lower than this element in the recess. A step of forming a liquid phase, and moving the composition of the liquid phase from an equilibrium composition to a composition in which the conductive element is in excess, crystallize the conductive element to form a conductive film in the recess. And a step of removing a substance existing on the insulating film outside the concave portion, wherein the additive element is added during or after crystallization of the conductive element. Manufacturing method.
【請求項14】 前記導電性元素は、単一元素であるこ
とを特徴とする請求項13に記載の半導体装置の製造方
法。
14. The method of manufacturing a semiconductor device according to claim 13, wherein the conductive element is a single element.
【請求項15】 前記添加元素は、晶出後の導電性膜の
エレクトロマイグレーションまたはストレスマイグレー
ション耐性を向上させる元素であることを特徴とする請
求項13に記載の半導体装置の製造方法。
15. The method of manufacturing a semiconductor device according to claim 13, wherein the additive element is an element that improves electromigration or stress migration resistance of the conductive film after crystallization.
【請求項16】 前記添加元素は、晶出後の低融点材料
の固溶限を低下させる元素であることを特徴とする請求
項13に記載の半導体装置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 13, wherein the additional element is an element that lowers the solid solubility limit of the low melting point material after crystallization.
JP34426496A 1996-12-24 1996-12-24 Method for manufacturing semiconductor device Expired - Fee Related JP3488586B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP34426496A JP3488586B2 (en) 1996-12-24 1996-12-24 Method for manufacturing semiconductor device
TW086119636A TW347570B (en) 1996-12-24 1997-12-23 Semiconductor device and method for manufacturing the same
US08/997,328 US6071810A (en) 1996-12-24 1997-12-23 Method of filling contact holes and wiring grooves of a semiconductor device
KR1019970073302A KR100326569B1 (en) 1996-12-24 1997-12-24 Semiconductor device and method for manufacturing the same
US09/556,961 US6440843B1 (en) 1996-12-24 2000-04-21 Semiconductor device and method for manufacturing the same
US10/189,598 US6673704B2 (en) 1996-12-24 2002-07-08 Semiconductor device and method of manufacturing the same
US10/650,974 US6946387B2 (en) 1996-12-24 2003-08-29 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34426496A JP3488586B2 (en) 1996-12-24 1996-12-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH10189495A JPH10189495A (en) 1998-07-21
JP3488586B2 true JP3488586B2 (en) 2004-01-19

Family

ID=18367901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34426496A Expired - Fee Related JP3488586B2 (en) 1996-12-24 1996-12-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3488586B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
JP2000349085A (en) 1999-06-01 2000-12-15 Nec Corp Semiconductor device and its manufacture
JP4535228B2 (en) * 2003-08-13 2010-09-01 株式会社フジクラ Method and apparatus for filling metal into fine holes
JP4611429B2 (en) * 2009-03-03 2011-01-12 有限会社ナプラ Method for filling metal into fine space
JP5872409B2 (en) * 2011-09-14 2016-03-01 住友精密工業株式会社 Metal filling equipment
JP2013105753A (en) * 2011-11-10 2013-05-30 Toshiba Corp Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JPH10189495A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
US6207222B1 (en) Dual damascene metallization
KR100339179B1 (en) Copper interconnection structure incorporating a metal seed layer
US6323553B1 (en) Reduced temperature contact/via filling
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
KR100326569B1 (en) Semiconductor device and method for manufacturing the same
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US5918149A (en) Deposition of a conductor in a via hole or trench
US7112528B2 (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US7220674B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
JP2828540B2 (en) Method for forming low resistance and low defect density tungsten contacts for silicon semiconductor wafers
JP2985692B2 (en) Semiconductor device wiring structure and method of manufacturing the same
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
JPH1187353A (en) Semiconductor device and manufacture thereof
JP4169950B2 (en) Manufacturing method of semiconductor device
JP3488586B2 (en) Method for manufacturing semiconductor device
JPH0922907A (en) Forming method for buried conductive layer
JP3234762B2 (en) Method for manufacturing semiconductor device
JPH06204218A (en) Manufacturing method of semiconductor device
JP2004289009A (en) Method for manufacturing semiconductor device
JP2564786B2 (en) Semiconductor device and manufacturing method thereof
JP2000124310A (en) Semiconductor device and manufacture thereof
JP3269490B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR20040037305A (en) Method of forming a metal wiring in a semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees