JPH07153841A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH07153841A JPH07153841A JP32588293A JP32588293A JPH07153841A JP H07153841 A JPH07153841 A JP H07153841A JP 32588293 A JP32588293 A JP 32588293A JP 32588293 A JP32588293 A JP 32588293A JP H07153841 A JPH07153841 A JP H07153841A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- tungsten
- via hole
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置に関し、特に
ビアホールをタングステンで埋め込み、あるいはビアホ
ール内と絶縁膜上とにタングステンを形成してアルミニ
ウム合金配線と電気的に接続する半導体装置およびその
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a via hole is filled with tungsten or tungsten is formed in the via hole and on an insulating film to electrically connect to an aluminum alloy wiring and a method for manufacturing the same. Regarding
【０００２】[0002]
【従来技術】半導体装置における配線技術に関し、半導
体基板表面に形成された絶縁膜に設けられたコンタクト
ホールまたは下層配線と上層配線とを接続するために層
間絶縁膜に設けられたスルーホール（以下これらを総称
してビアホールという）に直接アルミニウム合金膜を形
成せずに、ビアホールをタングステンで埋め込んだ後ア
ルミニウム合金膜を形成する技術が知られており、モト
ローラの米国特許第４９２６２３７号、あるいは、U. S
chwalke らによる「EFFECTS OF CONTACT HOLEFILLING A
ND MULTILEVEL METALLIZATION ON GATE OXIDE INTEGRIT
Y AND TRANSISTOR PERFORMANCE」（VMIC Conference 199
0年6 月12-13 号、113-119頁) に示されている。2. Description of the Related Art Regarding wiring technology in a semiconductor device, a contact hole provided in an insulating film formed on a surface of a semiconductor substrate or a through hole provided in an interlayer insulating film for connecting a lower layer wiring and an upper layer wiring (hereinafter, referred to as a contact hole). (Hereinafter collectively referred to as a via hole), a technique of forming an aluminum alloy film after burying the via hole with tungsten without directly forming an aluminum alloy film is known, U.S. Pat.No. 4,926,237 of Motorola, or U. S
chwalke et al. "EFFECTS OF CONTACT HOLEFILLING A
ND MULTILEVEL METALLIZATION ON GATE OXIDE INTEGRIT
Y AND TRANSISTOR PERFORMANCE "(VMIC Conference 199
12-13 June pp. 113-119).
【０００３】ＬＳＩの高集積化に伴ってビアホール径が
小さくなると、アスペクト比（深さと径の比）が大きく
なり、スパッタリング法でビアホールに配線のためのア
ルミニウム合金膜を形成した場合にビアホール内でのア
ルミニウム合金膜が薄くなったりあるいは形成されない
ためにビアホール内での接続の不良が発生するので、ビ
アホール内にあらかじめタングステンを形成したりタン
グステンを埋め込んだ後にアルミニウム合金膜を形成す
ることによってこのような問題を解決しようとするのが
これらの技術の目的である。As the diameter of the via hole becomes smaller as the LSI becomes more highly integrated, the aspect ratio (ratio of depth to diameter) becomes larger, and when the aluminum alloy film for wiring is formed in the via hole by the sputtering method, the inside of the via hole becomes large. Since the aluminum alloy film of is thin or not formed, the connection failure occurs in the via hole.Thus, by forming the aluminum alloy film after forming tungsten in the via hole in advance or by filling the tungsten, It is the purpose of these technologies to try to solve the problem.
【０００４】図３（ａ）、（ｂ）および（ｃ）は上記文
献に記載された３種類の配線の形成方法によって半導体
基板上に形成されたアルミニウム合金膜をそれぞれ示し
た図である。FIGS. 3 (a), 3 (b) and 3 (c) are views respectively showing an aluminum alloy film formed on a semiconductor substrate by the three kinds of wiring forming methods described in the above literature.
【０００５】まず、シリコン基板１上に形成した絶縁膜
２に拡散層領域１１に到達するビアホール１２を形成
し、ビアホール１２にチタン４および窒化チタン５をス
パッタリング法で形成した後、気相成長法によりタング
ステン６（図３（ｃ）ではタングステン膜６ａ）を成長
させる。この段階までは図３（ａ）、（ｂ）、（ｃ）に
示す方法は共通している。なお、チタン４はコンタクト
抵抗あるいはスルーホール抵抗を低くするために、窒化
チタン５はタングステン６との密着を良好にするために
それぞれ形成されるものである。First, a via hole 12 reaching the diffusion layer region 11 is formed in the insulating film 2 formed on the silicon substrate 1, titanium 4 and titanium nitride 5 are formed in the via hole 12 by a sputtering method, and then a vapor phase growth method is performed. Thus, the tungsten 6 (the tungsten film 6a in FIG. 3C) is grown. Up to this stage, the methods shown in FIGS. 3A, 3B, and 3C are common. The titanium 4 is formed to reduce contact resistance or through-hole resistance, and the titanium nitride 5 is formed to improve adhesion with the tungsten 6.
【０００６】次に、図３（ａ）および（ｂ）に示す方法
では、ビアホール１２内に形成されたタングステン以外
はドライエッチングにより除去するが、この際、図３
（ａ）の方法ではビアホール１２の外に形成されたチタ
ン４および窒化チタン５も除去し、図３（ｂ）の方法で
はビアホール１２の外に形成されたチタン４および窒化
チタン５をそのまま残してタングステンのみ除去する。Next, in the method shown in FIGS. 3A and 3B, the tungsten other than the tungsten formed in the via hole 12 is removed by dry etching.
The method (a) also removes the titanium 4 and titanium nitride 5 formed outside the via hole 12, and the method (b) of FIG. 3 leaves the titanium 4 and titanium nitride 5 formed outside the via hole 12 as they are. Only tungsten is removed.
【０００７】図３（ａ）のようにビアホール１２の外に
形成されたチタン４および窒化チタン５をドライエッチ
ングで除去する場合は、タングステン除去のためのドラ
イエッチング条件とチタンおよび窒化チタン除去のため
のドライエッチング条件とが異なるためドライエッチン
グプロセスが複雑になる。また、配線の信頼性を向上さ
せるために、配線として用いるアルミニウム合金膜８を
形成する前に窒化チタン等の高融点金属膜７を形成する
必要があるので製造工程が増える。そのため、図３
（ｂ）の方法のようにチタン４および窒化チタン５は除
去せずに後に配線として用いる方が工程数が少なくてす
む。When titanium 4 and titanium nitride 5 formed outside via hole 12 are removed by dry etching as shown in FIG. 3A, dry etching conditions for removing tungsten and titanium and titanium nitride are removed. The dry etching process is complicated because the dry etching conditions are different. Further, in order to improve the reliability of the wiring, it is necessary to form the refractory metal film 7 such as titanium nitride before forming the aluminum alloy film 8 used as the wiring, which increases the number of manufacturing processes. Therefore, FIG.
It is possible to reduce the number of steps by using the titanium 4 and the titanium nitride 5 without removing the titanium 4 and the titanium nitride 5 later, as in the method (b).
【０００８】一方、図３（ｃ）では、ビアホール１２内
外に形成されたタングステン膜６ａを除去せずにそのま
まアルミニウム合金膜８を形成しタングステン膜６ａも
配線として用いる方法を示している。この場合は配線が
厚くなることを防ぐためにタングステン膜６ａの膜厚を
厚くすることはできず、ビアホール１２を完全に埋め込
む構造とはならないが、タングステン除去の工程がない
ため工程数が少なくてすむ。On the other hand, FIG. 3C shows a method of forming the aluminum alloy film 8 as it is without removing the tungsten film 6a formed inside and outside the via hole 12 and using the tungsten film 6a as a wiring. In this case, the thickness of the tungsten film 6a cannot be increased in order to prevent the wiring from becoming thick, and the via hole 12 cannot be completely filled, but the number of steps is small because there is no step for removing tungsten. .
【０００９】このように、ビアホールにタングステンを
形成した後にアルミニウム合金膜を形成する方法では、
工程数の点で図３（ｂ）および（ｃ）が好ましいと考え
られる。As described above, in the method of forming the aluminum alloy film after forming the tungsten in the via hole,
It is considered that FIGS. 3B and 3C are preferable in terms of the number of steps.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、図３
（ｂ）および（ｃ）で示した配線方法でアルミニウム合
金膜を形成した場合に以下のような問題が生じる。However, as shown in FIG.
When the aluminum alloy film is formed by the wiring method shown in (b) and (c), the following problems occur.
【００１１】図３（ｂ）の場合は、配線として用いるア
ルミニウム合金膜を形成する下地は、ビアホール１２上
ではタングステン６であり、絶縁膜２上では窒化チタン
５であるため、異なる下地に形成されるアルミニウム合
金膜８の粒径に違いの出ることが予想される。In the case of FIG. 3B, the underlying layer for forming the aluminum alloy film used as the wiring is tungsten 6 on the via hole 12 and the titanium nitride layer 5 on the insulating film 2, so that they are formed on different underlying layers. It is expected that the grain size of the aluminum alloy film 8 will vary.
【００１２】一方、図３（ｂ）および（ｃ）では共に、
タングステン６上に直接アルミニウム合金膜８を形成す
ることになるので、電流はタングステンとアルミニウム
合金という異なる物質界面を流れることになる。On the other hand, in both FIGS. 3 (b) and 3 (c),
Since the aluminum alloy film 8 is formed directly on the tungsten 6, the current flows through the different material interfaces of tungsten and aluminum alloy.
【００１３】以上のようなアルミニウム合金膜の粒径の
違いや、タングステンとアルミニウム合金というような
物質の違いは電流を流した場合にエレクトロマイグレー
ションによる原子の移動の不均一を引き起こす原因とな
り、配線の断線や短絡といった導通不良に至る可能性が
ある。The difference in the grain size of the aluminum alloy film and the difference in the substance such as tungsten and aluminum alloy as described above cause non-uniform movement of atoms due to electromigration when an electric current is applied, and cause a non-uniformity of wiring. There is a possibility of causing poor continuity such as disconnection or short circuit.
【００１４】なお、配線の信頼性を向上させるための技
術として、高融点金属上に形成するアルミニウムの粒径
を均一化する方法（特開平２−５５２１号公報参照）や
半導体基板とＡｌ・Ｓｉ配線との間にＴｉ・ＷとＡｌ・
Ｓｉとの合金層を形成する方法（特開平１−２７２１３
８号公報参照）が開示されているが、これらはいずれも
タングステンを有するビアホールおよびビアホール上部
に形成されるアルミニウム合金膜に対する問題点を解決
するものではない。また、タングステンを埋め込んだビ
アホールの信頼性向上に関しては、ビアホール内のタン
グステンとアルミニウムとの反応を抑制するために両者
の間に高融点金属あるいはその化合物を形成する方法
（特開平３−２５５６２３号公報参照）が開示されてい
るが、この公知例ではビアホール内の金属はタングステ
ンのみであり、ビアホール内での電気特性が劣化すると
いう問題が生ずる。As a technique for improving the reliability of wiring, a method for making the grain size of aluminum formed on a refractory metal uniform (see Japanese Patent Laid-Open No. 2-5521), a semiconductor substrate and Al.Si. Ti ・ W and Al ・ between the wiring
Method for forming alloy layer with Si (Japanese Patent Laid-Open No. 1-273213)
No. 8) is disclosed, but none of them solves the problems of the via hole having tungsten and the aluminum alloy film formed on the via hole. Further, in order to improve the reliability of a via hole in which tungsten is embedded, a method of forming a refractory metal or its compound between the tungsten and aluminum in order to suppress the reaction between tungsten and aluminum in the via hole (JP-A-3-255623). However, in this known example, the only metal in the via hole is tungsten, which causes a problem that the electrical characteristics in the via hole deteriorate.
【００１５】本発明は上記の問題点にかんがみてなされ
たものであり、その目的は、ビアホールをタングステン
で埋め込み、またはビアホール内と絶縁膜上とにタング
ステン膜を形成した後アルミニウム合金配線と電気的に
接続する半導体装置において、ビアホールおよび配線部
分でのエレクトロマイグレーション耐性を向上させた半
導体装置およびその製造方法を提供することである。The present invention has been made in view of the above problems, and an object thereof is to fill a via hole with tungsten or form a tungsten film in the via hole and on an insulating film and then to electrically connect with an aluminum alloy wiring. It is an object of the present invention to provide a semiconductor device which is improved in electromigration resistance in a via hole and a wiring portion in a semiconductor device connected to a semiconductor device and a manufacturing method thereof.
【００１６】[0016]
【課題を解決するための手段】上記目的を達成するため
に本発明においては、第１の解決手段として、半導体装
置を、半導体基板上に形成された絶縁膜と、前記絶縁膜
に設けられたビアホールと、前記ビアホール内および前
記絶縁膜上に形成されたチタン膜と、前記チタン膜上に
形成されたチタン合金膜と、前記ビアホール内の前記チ
タン合金膜上に前記ビアホールの上端まで埋め込まれた
タングステンと、前記絶縁膜上のチタン合金膜と前記タ
ングステンとを覆うように形成されたチタンとアルミニ
ウムとの合金膜と、前記チタンとアルミニウムとの合金
膜の上に形成されたアルミニウム合金膜から成る配線と
を有するように構成した。In order to achieve the above object, in the present invention, as a first solution means, a semiconductor device is provided with an insulating film formed on a semiconductor substrate and the insulating film. A via hole, a titanium film formed in the via hole and on the insulating film, a titanium alloy film formed on the titanium film, and a titanium alloy film in the via hole are embedded to the upper end of the via hole. It comprises tungsten, an alloy film of titanium and aluminum formed so as to cover the titanium alloy film on the insulating film and the tungsten, and an aluminum alloy film formed on the alloy film of titanium and aluminum. And wiring.
【００１７】また、上記半導体装置を製造する方法にお
いて、半導体基板上に形成した絶縁膜に拡散層領域また
は下層配線に到達するビアホールを形成する工程と、前
記ビアホール内および前記絶縁膜上に第１のチタン膜を
形成する工程と、前記第１のチタン膜上にチタン合金膜
を形成する工程と、前記チタン合金膜上に気相成長法に
よりタングステンを形成する工程と、前記ビアホール内
に成長した前記タングステン以外は除去し前記ビアホー
ル内にのみタングステンを残す工程と、前記絶縁膜上の
チタン合金および前記ビアホール上部のタングステン表
面に第２のチタン膜を形成する工程と、前記第２のチタ
ン膜の上にアルミニウム合金膜を形成する工程と、熱処
理により前記第２のチタン膜と前記アルミニウム合金膜
を反応させチタンとアルミニウムとの合金層を形成する
工程とを有するようにした。In the method of manufacturing a semiconductor device described above, a step of forming a via hole reaching a diffusion layer region or a lower layer wiring in an insulating film formed on a semiconductor substrate, and a first step in the via hole and on the insulating film. Forming a titanium film, forming a titanium alloy film on the first titanium film, forming tungsten on the titanium alloy film by vapor phase epitaxy, and growing in the via hole. Removing all but the tungsten and leaving tungsten only in the via hole; forming a second titanium film on the titanium alloy on the insulating film and on the tungsten surface above the via hole; A step of forming an aluminum alloy film thereon, and a heat treatment to react the second titanium film and the aluminum alloy film with each other to form titanium. And to a step of forming an alloy layer of aluminum.
【００１８】さらに、第２の解決手段として、半導体装
置を、半導体基板上に形成された絶縁膜と、前記絶縁膜
に設けられたビアホールと、前記ビアホール内および前
記絶縁膜上に形成されたチタン膜と、前記チタン膜上に
形成されたチタン合金膜と、前記チタン合金膜上に形成
されたタングステン膜と、前記タングステン膜の上に形
成されたチタンとアルミニウムとの合金膜と、前記チタ
ンとアルミニウムとの合金膜の上に形成されたアルミニ
ウム合金膜から成る配線とを有するように構成した。Further, as a second means for solving the problems, a semiconductor device is provided with an insulating film formed on a semiconductor substrate, a via hole provided in the insulating film, and titanium formed in the via hole and on the insulating film. A film, a titanium alloy film formed on the titanium film, a tungsten film formed on the titanium alloy film, an alloy film of titanium and aluminum formed on the tungsten film, and the titanium. And a wiring formed of an aluminum alloy film formed on the alloy film with aluminum.
【００１９】また、上記第２の解決手段による半導体装
置の製造方法において、半導体基板上に形成した絶縁膜
に拡散層領域または下層配線に到達するビアホールを形
成する工程と、前記ビアホール内および前記絶縁膜上に
第１のチタン膜を形成する工程と、前記第１のチタン膜
上にチタン合金膜を形成する工程と、前記チタン合金膜
上に気相成長法によりタングステン膜を形成する工程
と、前記タングステン膜上に表面に第２のチタン膜を形
成する工程と、前記第２のチタン膜の上にアルミニウム
合金膜を形成する工程と、熱処理により前記第２のチタ
ン膜と前記アルミニウム合金膜を反応させチタンとアル
ミニウムとの合金層を形成する工程とを有するようにし
た。In the method for manufacturing a semiconductor device according to the second solving means, a step of forming a via hole reaching a diffusion layer region or a lower layer wiring in an insulating film formed on a semiconductor substrate; Forming a first titanium film on the film, forming a titanium alloy film on the first titanium film, and forming a tungsten film on the titanium alloy film by vapor phase epitaxy. Forming a second titanium film on the surface of the tungsten film; forming an aluminum alloy film on the second titanium film; and heat treating the second titanium film and the aluminum alloy film. A step of reacting to form an alloy layer of titanium and aluminum.
【００２０】[0020]
【作用】配線のためのアルミニウム合金膜を形成する前
にチタン膜を形成することによってアルミニウム合金膜
は同一の下地上に形成されることになる。また前記チタ
ン膜の上にアルミニウム合金膜を形成することによりそ
の後の製造工程で実施される熱処理によりチタンとアル
ミニウム合金膜の反応（Ｔｉ＋３Ａｌ→ＴｉＡｌ3 ）に
より合金層が形成される。The aluminum alloy film is formed on the same lower surface by forming the titanium film before forming the aluminum alloy film for wiring. Further, by forming an aluminum alloy film on the titanium film, the alloy layer is formed by the reaction of Ti and the aluminum alloy film (Ti + 3Al → TiAl 3 ) by the heat treatment performed in the subsequent manufacturing process.
【００２１】[0021]
【実施例】以下、本発明による実施例について図面を参
照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２２】図１（ａ）、（ｂ）および（ｃ）は本発明
の第１の実施例による半導体装置の製造方法の工程を示
す断面図である。1 (a), 1 (b) and 1 (c) are sectional views showing steps of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【００２３】図１（ａ）に示すように、シリコン基板１
上にある絶縁膜２に拡散領域１１に到達する直径０．５
μｍ程度のビアホール３を形成する。その後スパッタリ
ング法により第１のチタン膜４を３００〜６００Åの厚
さで、続いて窒化チタン膜５を１０００〜１５００Åの
厚さでビアホール３内部および絶縁膜２上に形成する。
なお、この場合窒化チタンに代えてチタンタングステン
（Ｔｉ・Ｗ）等の他のチタン合金を用いてもよい。続い
て気相成長法により六弗化タングステン５０〜１００ｓ
ｃｃｍと水素３０００ｓｃｃｍ〜５０００ｓｃｃｍ、基
板温度４００〜４５０℃の条件でタングステン６を窒化
チタン膜５上に形成する。As shown in FIG. 1A, the silicon substrate 1
The diameter of the insulating film 2 on the top that reaches the diffusion region 11 is 0.5
A via hole 3 of about μm is formed. After that, the first titanium film 4 is formed to a thickness of 300 to 600Å and then the titanium nitride film 5 is formed to a thickness of 1000 to 1500Å in the via hole 3 and on the insulating film 2 by the sputtering method.
In this case, other titanium alloys such as titanium tungsten (Ti.W) may be used instead of titanium nitride. Subsequently, tungsten hexafluoride 50 to 100 s is formed by a vapor phase growth method.
Tungsten 6 is formed on the titanium nitride film 5 under the conditions of ccm, hydrogen 3000 sccm to 5000 sccm, and substrate temperature 400 to 450 ° C.
【００２４】次に図１（ｂ）に示すように、ビアホール
３内に形成したタングステン６は残し、それ以外の絶縁
膜２上に形成されたタングステン６はドライエッチング
法により除去する。Next, as shown in FIG. 1B, the tungsten 6 formed in the via hole 3 is left, and the other tungsten 6 formed on the insulating film 2 is removed by a dry etching method.
【００２５】続いて図１（ｃ）に示すようにスパッタリ
ング法により第２のチタン膜７を２００〜１０００Åの
厚さで形成した後、その上にアルミシリコン（Ａｌ・Ｓ
ｉ）、アルミシリコンカッパー等のアルミニウム合金膜
８をスパッタリング法により形成する。その後すでに形
成したチタン膜４、窒化チタン膜５、第２のチタン膜７
およびアルミニウム合金膜８をパターニングして配線を
形成した後、４００〜４５０℃の水素雰囲気中で熱処理
を行う。この熱処理はデバイス特性を向上させるための
ものである。この結果、アルミニウム合金膜８はビアホ
ール３上も絶縁膜２上も共に同様な粒径となる。また上
記熱処理により第２のチタン膜７とアルミニウム合金膜
８は反応しチタンとアルミニウムとの合金層９（Ｔｉ＋
３Ａｌ→ＴｉＡｌ3 ）が形成される。Subsequently, as shown in FIG. 1C, a second titanium film 7 having a thickness of 200 to 1000 Å is formed by a sputtering method, and aluminum silicon (Al.S.
i), an aluminum alloy film 8 such as aluminum silicon copper is formed by a sputtering method. After that, the titanium film 4, the titanium nitride film 5, and the second titanium film 7 already formed
After the aluminum alloy film 8 and the aluminum alloy film 8 are patterned to form wiring, heat treatment is performed in a hydrogen atmosphere at 400 to 450 ° C. This heat treatment is for improving device characteristics. As a result, the aluminum alloy film 8 has the same grain size on both the via hole 3 and the insulating film 2. Further, the second heat treatment causes the second titanium film 7 and the aluminum alloy film 8 to react with each other, so that the titanium-aluminum alloy layer 9 (Ti +
3Al → TiAl 3 ) is formed.
【００２６】図２（ａ）および（ｂ）は本発明の第２の
実施例による半導体装置の製造方法の工程を示す断面図
である。FIGS. 2A and 2B are sectional views showing steps of a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
【００２７】第１の実施例と同様にシリコン基板１上に
ある絶縁膜２に拡散領域１１に到達する直径０．５μｍ
程度のビアホール３を形成し、その後スパッタリング法
によりチタン膜４を３００〜６００Åの厚さで、続いて
窒化チタン膜５を１０００〜１５００Åの厚さでビアホ
ール３内部および絶縁膜２上に形成する。なお、この場
合窒化チタンに代えてチタンタングステン（Ｔｉ・Ｗ）
等の他のチタン合金を用いてもよい。続いて気相成長法
により六弗化タングステン５０〜１００ｓｃｃｍと水素
３０００ｓｃｃｍ〜５０００ｓｃｃｍ、基板温度４００
〜４５０℃の条件でタングステン膜６ａを窒化チタン膜
５上に形成するが、図２（ａ）に示すように、第２の実
施例ではタングステン６ａを配線に用いるため厚くする
ことはできず、１０００Å程度以下で形成するので直径
０．５μｍ程度のビアホール３はタングステンで完全に
は埋め込まれない。As in the first embodiment, the diameter of the insulating film 2 on the silicon substrate 1 reaching the diffusion region 11 is 0.5 μm.
A via hole 3 having a thickness of about 3 is formed, and thereafter, a titanium film 4 is formed in a thickness of 300 to 600 Å and then a titanium nitride film 5 is formed in a thickness of 1000 to 1500 Å inside the via hole 3 and the insulating film 2 by a sputtering method. In this case, titanium tungsten (Ti · W) is used instead of titanium nitride.
Other titanium alloys such as Subsequently, by vapor phase growth method, tungsten hexafluoride 50 to 100 sccm, hydrogen 3000 sccm to 5000 sccm, and substrate temperature 400.
The tungsten film 6a is formed on the titanium nitride film 5 under the condition of up to 450 ° C. However, as shown in FIG. 2A, since the tungsten 6a is used for wiring in the second embodiment, it cannot be thickened. The via hole 3 having a diameter of about 0.5 μm is not completely filled with tungsten because it is formed with a thickness of about 1000 Å or less.
【００２８】その後図２（ｂ）に示すように、スパッタ
リング法により第２のチタン膜７を形成して、その上に
アルミシリコン（Ａｌ・Ｓｉ）、アルミシルコンカッパ
ー等のアルミニウム合金膜８を形成する。続いて、チタ
ン膜４、窒化チタン膜５、第２のチタン膜７、アルミニ
ウム合金膜８をパターニングして配線を形成した後、４
００〜４５０℃の水素雰囲気中で熱処理を行う。この熱
処理により第２のチタン膜７とアルミニウム合金膜８は
反応し、チタンとアルミニウムとの合金層９（Ｔｉ＋３
Ａｌ→ＴｉＡｌ3 ）が形成される。After that, as shown in FIG. 2B, a second titanium film 7 is formed by a sputtering method, and an aluminum alloy film 8 such as aluminum silicon (Al.Si) or aluminum silcon copper is formed on the second titanium film 7. Form. Subsequently, the titanium film 4, the titanium nitride film 5, the second titanium film 7, and the aluminum alloy film 8 are patterned to form wiring, and then 4
Heat treatment is performed in a hydrogen atmosphere at 00 to 450 ° C. This heat treatment causes the second titanium film 7 and the aluminum alloy film 8 to react with each other, and the titanium-aluminum alloy layer 9 (Ti + 3).
Al → TiAl 3 ) is formed.
【００２９】なお、上記実施例では、半導体基板上に形
成した絶縁膜に形成されたビアホールにアルミニウム合
金配線を行う場合について記載したが、これは、半導体
基板上に多層配線をおこなう場合の層間絶縁膜に形成さ
れたビアホールに下層アルミニウム合金配線と接続する
ための上層アルミニウム合金配線を行う場合も同様であ
る。In the above embodiment, the case where aluminum alloy wiring is formed in the via hole formed in the insulating film formed on the semiconductor substrate has been described. However, this is the case where the interlayer insulation in the case where multilayer wiring is formed on the semiconductor substrate. The same applies when an upper layer aluminum alloy wiring for connecting to a lower layer aluminum alloy wiring is formed in a via hole formed in the film.
【００３０】[0030]
【発明の効果】以上説明したように、本発明によれば、
ビアホールをタングステンで埋め込み、またはビアホー
ル内と絶縁膜上にタングステンを形成した後アルミニウ
ム合金配線と電気的に接続する半導体装置において、チ
タンを全面に形成した後アルミニウム合金膜を形成する
ので、ビアホールのみをタングステンで埋め込む場合
に、アルミニウム合金膜の粒径がビアホール上と絶縁膜
上とで異なることを避けることができる。またアルミニ
ウム合金膜を形成する前にチタンを形成し、その後アル
ミニウム合金膜を形成して熱処理を行うことによってア
ルミニウム合金膜の下層部にチタンとアルミニウムとの
合金層が形成されるので、タングステンとアルミニウム
合金の界面での金属原子の移動速度の変化を緩和するこ
とができる。従って、アルミニウム合金膜中での粒径の
変化および物質の違いによりアルミニウム原子の流れが
不均一となることを抑えることができるので、タングス
テンとアルミニウムを用いたビアホールおよび配線部分
でのエレクトロマイグレーション耐性を向上させること
ができる。As described above, according to the present invention,
In a semiconductor device in which a via hole is filled with tungsten, or tungsten is formed in the via hole and on an insulating film and then electrically connected to an aluminum alloy wiring, since the aluminum alloy film is formed after titanium is formed on the entire surface, only the via hole is formed. When embedding with tungsten, it is possible to avoid that the grain size of the aluminum alloy film is different between the via hole and the insulating film. In addition, since titanium is formed before forming the aluminum alloy film, and then the aluminum alloy film is formed and heat-treated, an alloy layer of titanium and aluminum is formed in the lower part of the aluminum alloy film. It is possible to reduce the change in the moving speed of metal atoms at the interface of the alloy. Therefore, it is possible to suppress non-uniformity of the flow of aluminum atoms due to the change in grain size and the difference in material in the aluminum alloy film, and thus to improve the electromigration resistance in the via hole and the wiring portion using tungsten and aluminum. Can be improved.
【図１】（ａ）、（ｂ）および（ｃ）は本発明の第１の
実施例による半導体装置の製造方法の工程を示す断面図
である。1A, 1B and 1C are cross-sectional views showing steps of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図２】（ａ）および（ｂ）は本発明の第２の実施例に
よる半導体装置の製造方法の工程を示す断面図である。2A and 2B are cross-sectional views showing steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図３】（ａ）、（ｂ）および（ｃ）は従来例による３
種類の配線の形成方法によって半導体基板上に形成され
たアルミニウム合金膜をそれぞれ示した図である。3 (a), (b) and (c) are conventional 3
It is the figure which each showed the aluminum alloy film formed on the semiconductor substrate by the formation method of the kind of wiring.
１ シリコン基板 ２ 絶縁膜 ３ ビアホール ４ チタン ５ 窒化チタン ６ タングステン ６ａ タングステン膜 ７ 第２のチタン膜 ８ アルミニウム合金膜 ９ チタンとアルミニウムの合金層 1 Silicon Substrate 2 Insulating Film 3 Via Hole 4 Titanium 5 Titanium Nitride 6 Tungsten 6a Tungsten Film 7 Second Titanium Film 8 Aluminum Alloy Film 9 Alloy Layer of Titanium and Aluminum
Claims (4)
記絶縁膜に設けられたビアホールと、前記ビアホール内
および前記絶縁膜上に形成されたチタン膜と、前記チタ
ン膜上に形成されたチタン合金膜と、前記ビアホール内
の前記チタン合金膜上に前記ビアホールの上端まで埋め
込まれたタングステンと、前記絶縁膜上のチタン合金膜
と前記タングステンとを覆うように形成されたチタンと
アルミニウムとの合金膜と、前記チタンとアルミニウム
との合金膜の上に形成されたアルミニウム合金膜から成
る配線とを有する半導体装置。1. An insulating film formed on a semiconductor substrate, a via hole provided in the insulating film, a titanium film formed in the via hole and on the insulating film, and a titanium film formed on the titanium film. A titanium alloy film, tungsten embedded in the via hole to the upper end of the via hole on the titanium alloy film, and titanium and aluminum formed so as to cover the titanium alloy film on the insulating film and the tungsten. A semiconductor device having an alloy film and a wiring formed of an aluminum alloy film formed on the alloy film of titanium and aluminum.
記絶縁膜に設けられたビアホールと、前記ビアホール内
および前記絶縁膜上に形成されたチタン膜と、前記チタ
ン膜上に形成されたチタン合金膜と、前記チタン合金膜
上に形成されたタングステン膜と、前記タングステン膜
の上に形成されたチタンとアルミニウムとの合金膜と、
前記チタンとアルミニウムとの合金膜の上に形成された
アルミニウム合金膜とから成る配線とを有する半導体装
置。2. An insulating film formed on a semiconductor substrate, a via hole provided in the insulating film, a titanium film formed in the via hole and on the insulating film, and a titanium film formed on the titanium film. A titanium alloy film, a tungsten film formed on the titanium alloy film, and an alloy film of titanium and aluminum formed on the tungsten film,
A semiconductor device having a wiring formed of an aluminum alloy film formed on the alloy film of titanium and aluminum.
領域または下層配線に到達するビアホールを形成する工
程と、前記ビアホール内および前記絶縁膜上に第１のチ
タン膜を形成する工程と、前記第１のチタン膜上にチタ
ン合金膜を形成する工程と、前記チタン合金膜上に気相
成長法によりタングステンを形成する工程と、前記ビア
ホール内に成長した前記タングステン以外は除去し前記
ビアホール内にのみタングステンを残す工程と、前記絶
縁膜上のチタン合金および前記ビアホール上部のタング
ステン表面に第２のチタン膜を形成する工程と、前記第
２のチタン膜の上にアルミニウム合金膜を形成する工程
と、熱処理により前記第２のチタン膜と前記アルミニウ
ム合金膜を反応させチタンとアルミニウムとの合金層を
形成する工程とを有する半導体装置の製造方法。3. A step of forming a via hole reaching an diffusion layer region or a lower layer wiring in an insulating film formed on a semiconductor substrate, and a step of forming a first titanium film in the via hole and on the insulating film. A step of forming a titanium alloy film on the first titanium film, a step of forming tungsten on the titanium alloy film by a vapor phase epitaxy method, and a step other than removing the tungsten grown in the via hole to remove the tungsten inside the via hole. Leaving tungsten only in the above step, forming a second titanium film on the titanium alloy on the insulating film and the tungsten surface above the via hole, and forming an aluminum alloy film on the second titanium film. And a step of reacting the second titanium film and the aluminum alloy film by heat treatment to form an alloy layer of titanium and aluminum. Of manufacturing a semiconductor device.
領域または下層配線に到達するビアホールを形成する工
程と、前記ビアホール内および前記絶縁膜上に第１のチ
タン膜を形成する工程と、前記第１のチタン膜上にチタ
ン合金膜を形成する工程と、前記チタン合金膜上に気相
成長法によりタングステン膜を形成する工程と、前記タ
ングステン膜上に表面に第２のチタン膜を形成する工程
と、前記第２のチタン膜の上にアルミニウム合金膜を形
成する工程と、熱処理により前記第２のチタン膜と前記
アルミニウム合金膜を反応させチタンとアルミニウムと
の合金層を形成する工程とを有する半導体装置の製造方
法。4. A step of forming a via hole reaching a diffusion layer region or a lower layer wiring in an insulating film formed on a semiconductor substrate, and a step of forming a first titanium film in the via hole and on the insulating film. Forming a titanium alloy film on the first titanium film, forming a tungsten film on the titanium alloy film by vapor phase epitaxy, and forming a second titanium film on the surface of the tungsten film. And a step of forming an aluminum alloy film on the second titanium film, and a step of reacting the second titanium film and the aluminum alloy film by heat treatment to form an alloy layer of titanium and aluminum. And a method for manufacturing a semiconductor device having the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325882A JP2564786B2 (en) | 1993-11-30 | 1993-11-30 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325882A JP2564786B2 (en) | 1993-11-30 | 1993-11-30 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153841A true JPH07153841A (en) | 1995-06-16 |
| JP2564786B2 JP2564786B2 (en) | 1996-12-18 |
Family
ID=18181665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325882A Expired - Fee Related JP2564786B2 (en) | 1993-11-30 | 1993-11-30 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564786B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007505992A (en) * | 2003-09-19 | 2007-03-15 | エスアールアイ インターナショナル | Method and apparatus for producing metal compositions by reduction of metal halides |
| JP2009537074A (en) * | 2006-05-12 | 2009-10-22 | ビシェイ−シリコニクス | Contact MOSFET metallization |
| US10032901B2 (en) | 2009-10-30 | 2018-07-24 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
-
1993
- 1993-11-30 JP JP5325882A patent/JP2564786B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007505992A (en) * | 2003-09-19 | 2007-03-15 | エスアールアイ インターナショナル | Method and apparatus for producing metal compositions by reduction of metal halides |
| JP2009537074A (en) * | 2006-05-12 | 2009-10-22 | ビシェイ−シリコニクス | Contact MOSFET metallization |
| US8471390B2 (en) | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
| US8697571B2 (en) | 2006-05-12 | 2014-04-15 | Vishay-Siliconix | Power MOSFET contact metallization |
| US10032901B2 (en) | 2009-10-30 | 2018-07-24 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564786B2 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (en) | Method for forming interconnector of semiconductor device | |
| US6951809B2 (en) | Method for manufacturing semiconductor device | |
| JP2001516153A (en) | Borderless via with CVD barrier layer | |
| US7186642B2 (en) | Low temperature nitride used as Cu barrier layer | |
| JP4502528B2 (en) | Method and apparatus for forming a double layer low dielectric barrier for interconnection | |
| JPH08148560A (en) | Wiring structure of semiconductor device and its manufacture | |
| JPH0936230A (en) | Manufacture of semiconductor device | |
| KR100331906B1 (en) | Method for manufacturing a semiconductor device | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP2616402B2 (en) | Method for manufacturing semiconductor device | |
| JP2564786B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004525504A (en) | Copper vias in low dielectric constant technology. | |
| KR100924556B1 (en) | Metal wiring of semiconductor device and method of manufacturing the same | |
| KR100221656B1 (en) | Process for forming interconnector | |
| JP2002064139A (en) | Method of manufacturing semiconductor device | |
| JPH06204218A (en) | Manufacturing method of semiconductor device | |
| JP3087692B2 (en) | Method for manufacturing semiconductor device | |
| JP2004289009A (en) | Method for manufacturing semiconductor device | |
| JP3269490B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPH0621236A (en) | Semiconductor device and manufacture thereof | |
| JP3337758B2 (en) | Method for manufacturing semiconductor device | |
| JPH1154507A (en) | Manufacture of semiconductor device | |
| JPH11186390A (en) | Manufacture of semiconductor device | |
| KR100247645B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| JPH08111455A (en) | Formation of wiring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960805 |
|
| LAPS | Cancellation because of no payment of annual fees |