JP3444667B2 - Variable gain amplifier circuit - Google Patents
Variable gain amplifier circuitInfo
- Publication number
- JP3444667B2 JP3444667B2 JP20561394A JP20561394A JP3444667B2 JP 3444667 B2 JP3444667 B2 JP 3444667B2 JP 20561394 A JP20561394 A JP 20561394A JP 20561394 A JP20561394 A JP 20561394A JP 3444667 B2 JP3444667 B2 JP 3444667B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- differential
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、光通信の信号伝送にお
ける信号受信回路等で用いられるゲイン可変増幅回路に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier circuit used in a signal receiving circuit in signal transmission of optical communication.
【0002】[0002]
【従来の技術】図2は、従来のゲイン可変増幅回路を示
す回路図である。従来、光通信の信号伝送における信号
受信回路等では、加算型或いは掛算型の回路で代表され
る縦積み2段型の増幅回路が用いられている。図2のゲ
イン可変増幅回路は加算型の回路の例であり、2つの差
動増幅部A1,A2とを、備えている。差動増幅部A1
は、1対の差動信号入力端子DIP,DINに各ベース
が接続されたnpn型のバイポーラトランジスタ(以
下、Trという)11,12を有し、各Tr11,12
のコレクタは負荷抵抗13,14をそれぞれ介して電源
電位Vccに接続されている。各Tr11,12のエミ
ッタはエミッタ抵抗15,16を介して互いに接続さ
れ、それらの抵抗15,16の接続ノードは差動増幅部
A1に流れる電流を制御するTr17のコレクタに接続
されている。Tr17のエミッタは抵抗18の一方の端
子に接続されている。同様に、差動増幅部A1は、1対
の差動信号入力端子DIP,DINに各ベースが接続さ
れたTr21,22を有し、各Tr21,22のコレク
タは負荷抵抗13,14をそれぞれ介して電源電位Vc
cに接続されている。即ち、抵抗13,14はTr1
1,12及びTr21,22の共用された負荷抵抗とな
っている。各Tr21,22のエミッタはエミッタ抵抗
23,24を介して互いに接続され、それらの抵抗2
3,25の接続ノードは差動増幅部A2に流れる電流を
制御するTr25のコレクタに接続されている。Tr2
5のエミッタは抵抗26の一方の端子に接続されてい
る。抵抗18の他方の端子と抵抗26の他方の端子は互
いに接続され、その接続ノードが電流源30を介して接
地電位Veeに接続されている。Tr17,25には、
ゲイン制御信号を入力する1対のゲイン制御端子VA
P,VANがそれぞれ接続され、ゲイン制御端子VA
P,VANの電位に応じて、差動増幅部A1,A2に流
れる電流が制御される構成である。また、このゲイン可
変増幅回路の1対の差動出力端子DOP,DONは、各
抵抗13,14とTr11,12のコレクタの接続ノー
ドN11,N12に接続されている。2. Description of the Related Art FIG. 2 is a circuit diagram showing a conventional variable gain amplifier circuit. Conventionally, in the signal receiving circuit and the like in the signal transmission of the optical communication, the amplifier circuit of the vertically stacked two-stage represented by the circuit of the addition type or multiplicative is found using. The variable gain amplifier circuit of FIG. 2 is an example of an addition type circuit, and includes two differential amplifier units A1 and A2. Differential amplifier A1
Has npn-type bipolar transistors (hereinafter referred to as Tr) 11 and 12 whose bases are connected to a pair of differential signal input terminals DIP and DIN, respectively.
Is connected to the power supply potential Vcc via the load resistors 13 and 14, respectively. The emitters of the Trs 11 and 12 are connected to each other via emitter resistors 15 and 16, and the connection node of the resistors 15 and 16 is connected to the collector of Tr 17 which controls the current flowing in the differential amplifier A1. The emitter of Tr17 is connected to one end <br/> terminal of resistor 18. Similarly, the differential amplifier A1 has Tr21 and 22 whose bases are connected to a pair of differential signal input terminals DIP and DIN, respectively, and the collectors of the Tr21 and 22 are connected via load resistors 13 and 14, respectively. Power supply potential Vc
connected to c. That is, the resistors 13 and 14 are Tr1
1, 12 and Tr 21, 22 are shared load resistors. The emitters of the Trs 21 and 22 are connected to each other via the emitter resistors 23 and 24, and the resistors 2 and
The connection nodes of 3, 25 are connected to the collector of Tr25 which controls the current flowing through the differential amplifier A2. Tr2
5 of the emitter is connected to one terminal of the resistor 26. The other terminal of the other terminal of the resistor 18 and the resistor 26 are connected to each other, and the connection node is connected via a current source 30 to the ground potential Vee. For Tr17 and 25,
A pair of gain control terminals VA for inputting gain control signals
P and VAN are connected to each other, and gain control terminal VA
The current flowing through the differential amplifiers A1 and A2 is controlled according to the potentials of P and VAN. The pair of differential output terminals DOP and DON of this variable gain amplifier circuit are connected to the connection nodes N11 and N12 of the resistors 13 and 14 and the collectors of the Trs 11 and 12, respectively.
【0003】次に、図2のゲイン可変増幅回路の動作を
説明する。入力信号の振幅に相当する電位が差動信号入
力端子DIP,DINに与えられると、Tr11,1
2,21,22の導通状態が変化し、また、ゲイン制御
信号がゲイン制御端子VAP,VANに与えられること
によって、2個のTr17,25の導通状態が変化す
る。図3は、図2におけるゲイン特性を示す図である。
ここで、各抵抗15,16,23,24の抵抗値R15,
R16,R23,R24を
R15=R16<<R23=R24
とすると、ゲイン制御端子VAP,VANの電位に応じ
て差動増幅部A1,A2に流れる電流が変化すること
で、ゲインが変化する。例えば、ゲイン制御端子VAP
の電位によってゲインは、図3のように変化する。その
ため、入力端子DIP,DINから入力された信号は、
このときのゲインに応じた振幅電圧で差動出力端子DO
P,DONから出力される。Next, the operation of the variable gain amplifier circuit of FIG. 2 will be described. When a potential corresponding to the amplitude of the input signal is applied to the differential signal input terminals DIP, DIN, Tr11, 1
The conduction states of 2, 21, 22 change, and the gain control signal is applied to the gain control terminals VAP, VAN, whereby the conduction states of the two Trs 17, 25 change. FIG. 3 is a diagram showing the gain characteristic in FIG.
Here, the resistance value R 15 , of each resistor 15 , 16 , 23, 24,
When R 16 , R 23 and R 24 are set to R 15 = R 16 << R 23 = R 24 , the currents flowing through the differential amplifiers A 1 and A 2 change according to the potentials of the gain control terminals VAP and VAN. , The gain changes. For example, the gain control terminal VAP
The gain changes as shown in FIG. Therefore, the signals input from the input terminals DIP and DIN are
A differential output terminal DO with an amplitude voltage corresponding to the gain at this time
Output from P and DON.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、従来の
ゲイン可変増幅回路では、次のような課題があった。図
2におけるTr17,25及び抵抗18,26が、差動
増幅部A1,A2の下側に、縦積型の差動増幅部を構成
することになる。ここで、抵抗13,15,18の抵抗
値をR13,R15,R18、Tr11のベース・エミッタ間
電圧をVBE、電流源30に流れる電流をI30、及び電流
源30の基準電圧をViとすると、回路動作に必要な最
低電源電圧VccM1は次の(1)式となる。
VccM1=1/2I30(R13+R15+R18)+2VBE+Vi・・・(1)
そのため、高いゲイン及び広いダイナミックレンジを実
現しようとすると、電源電位Vccを高くする必要があ
り、低電圧化及び低消費電力化が困難であった。また、
ゲイン制御端子VAP,VANに雑音が侵入すると、雑
音が直接出力信号に影響を与えてS/N比を悪化させる
という課題もあった。However, the conventional variable gain amplifier circuit has the following problems. The Trs 17 and 25 and the resistors 18 and 26 in FIG. 2 form a vertical differential amplifier under the differential amplifiers A1 and A2. Here, the resistance values of the resistors 13 , 15 , and 18 are R 13 , R 15 , and R 18 , the base-emitter voltage of Tr11 is V BE , the current flowing through the current source 30 is I 30 , and the reference voltage of the current source 30. Is V i , the minimum power supply voltage Vcc M1 required for circuit operation is given by the following equation (1). Vcc M1 = 1 / 2I 30 (R 13 + R 15 + R 18 ) + 2V BE + V i (1) Therefore, in order to realize high gain and wide dynamic range, it is necessary to increase the power supply potential Vcc, and It was difficult to reduce voltage and power consumption. Also,
If noise enters the gain control terminals VAP and VAN, the noise directly affects the output signal and deteriorates the S / N ratio.
【0005】[0005]
【課題を解決するための手段】第1の発明は、前記課題
を解決するために、次のような構成の第1の差動増幅
部、第2の差動増幅部、ダミー回路、及び帰還手段をゲ
イン可変増幅回路に設けている。第1の差動増幅部は、
第1及び第2電極とその第1及び第2電極間の導通状態
を制御する制御電極とを持ち該第1電極同士が接続され
てそれぞれ差動動作を行う第1及び第2のトランジスタ
と、前記各第1及び第2のトランジスタの第2電極と電
源間にそれぞれ接続された第1及び第2の負荷抵抗と、
前記第1及び第2のトランジスタの第1電極の接続ノー
ドと接地間に接続されゲイン制御信号に基づいた電流を
該第1及び第2のトランジスタを介して前記第1及び第
2の負荷抵抗へ送出する第1の電流源とを有し、差動信
号入力端子を介して前記各制御電極に与えられた入力信
号を差動増幅した出力信号を生成する構成としている。
第2の差動増幅部は、前記第1及び第2電極と制御電極
とを持ち該第1電極同士が接続され該各第2電極が前記
第1及び第2の負荷抵抗を介して電源に接続されかつ該
制御電極には所定の電位が与えられた第3及び第4のト
ランジスタと、帰還信号に基づき制御され前記第3及び
第4のトランジスタに流れる電流を送出する第2の電流
源とを有し、前記出力信号のバイアス電位を設定する機
能を有している。ダミー回路は、前記ゲイン制御信号に
基づいた電流を流す電流路を有し、該電流路の電流で前
記第1の差動増幅部に流れる電流を監視するものであ
り、帰還手段は、前記電流路に流れる電流を一定とする
帰還信号を生成し前記ダミー回路に帰還すると共に前記
第2の電流源に帰還する構成としている。In order to solve the above-mentioned problems, a first aspect of the present invention is directed to a first differential amplifier section, a second differential amplifier section, a dummy circuit, and a feedback circuit having the following configurations. Means are provided in the variable gain amplifier circuit. The first differential amplification section is
First and second transistors having first and second electrodes and a control electrode for controlling a conduction state between the first and second electrodes, the first electrodes being connected to each other and performing a differential operation, respectively. First and second load resistors respectively connected between the second electrodes of the first and second transistors and a power source,
Said first and second transistor first electrode of the connecting node between the current based on the connected gain control signal between the ground first and second transistors to the first and second load resistance via the and a first current source for output transmission, and an input signal applied to the respective control electrodes via the differential signal input terminals configured to generate an output signal differential amplifier.
The second differential amplifying unit has the first and second electrodes and a control electrode, the first electrodes are connected to each other, and the second electrodes are connected to the power source via the first and second load resistors. Third and fourth transistors connected to the control electrode, to which a predetermined potential is applied, and a second current source which is controlled based on a feedback signal and sends out a current flowing through the third and fourth transistors. And has a function of setting the bias potential of the output signal. The dummy circuit has a current path through which a current based on the gain control signal flows, and monitors the current flowing through the first differential amplifier section with the current in the current path. A feedback signal that keeps the current flowing in the path constant is generated, fed back to the dummy circuit, and fed back to the second current source.
【0006】第2の発明は、第1の発明における第1及
び第2のトランジスタと第1及び第2の負荷抵抗と、前
記第1及び第2のトランジスタの第1電極の接続ノード
と接地間に接続されて帰還信号に基づいた電流を前記第
1及び第2のトランジスタに送出する第1の電流源とを
有し、1対の差動信号入力端子を介して前記各制御電極
に与えられた入力信号を差動増幅した出力信号を生成す
る第1の差動増幅部と、第1の発明における第3及び第
4のトランジスタと、ゲイン制御信号に基づき制御され
前記第3及び第4のトランジスタに流れる電流を送出す
る第2の電流源とを有し、前記出力信号のバイアス電位
を設定する第2の差動増幅部とを、ゲイン可変増幅回路
に備えている。さらに、このゲイン可変増幅回路は、第
1の発明におけるの電流路を有し、該電流路の電流で前
記第2の差動増幅部に流れる電流を監視するダミー回路
と、前記電流路に流れる電流を一定とする帰還信号を生
成し前記ダミー回路に帰還すると共に前記第1の電流源
に帰還する帰還手段とを、設けている。 A second invention is between the first and second transistors of the first invention, the first and second load resistors, the connection node of the first electrodes of the first and second transistors, and the ground. A first current source connected to the first current source for sending a current based on a feedback signal to the first and second transistors, and supplied to each of the control electrodes via a pair of differential signal input terminals. A differential amplifier that differentially amplifies the input signal to generate an output signal, the third and fourth transistors in the first invention, and the third and fourth transistors controlled based on a gain control signal. A variable gain amplifier circuit is provided with a second differential amplifier section that has a second current source that sends out a current flowing through the transistor and that sets a bias potential of the output signal. Furthermore, this variable gain amplifier circuit has the current path of the first aspect of the invention, a dummy circuit that monitors the current flowing through the second differential amplifier section with the current of the current path, and a current flowing through the current path. a feedback means for feeding back to said first current source with generates a feedback signal to the current constant is fed back to the dummy circuit, that are provided.
【0007】[0007]
【作用】第1の発明によれば、以上のようにゲイン可変
増幅回路を構成したので、第1の差動増幅部中の第1及
び第2のトランジスタがそれぞれ差動動作を行い、差動
信号入力端子を介して入力され入力信号を差動増幅した
出力信号を生成する。このときのゲインはゲイン制御信
号に基づく第1の電流源の送出電流で設定される。ま
た、第2の差動増幅部中の第2の電流源は帰還信号に対
応した電流を送出し、第2の差動増幅部が出力信号にお
けるバイアス電位を設定する。ダミー回路は、ゲイン制
御信号に基づいた電流を流す電流路を有し、その電流路
の電流で第1の差動増幅部に流れる電流を監視し、帰還
手段が、その電流を一定とする帰還信号を生成してダミ
ー回路に帰還すると共に第2の電流源に帰還する。これ
により、ゲイン制御信号の変化に対する負帰還がかか
り、出力信号のバイアス電位の変化が補償されて一定と
なる。According to the first aspect of the invention, since the variable gain amplifying circuit is configured as described above, the first and second transistors in the first differential amplifying section respectively perform a differential operation, and a differential operation is performed. An output signal is generated by differentially amplifying the input signal input through the signal input terminal. The gain at this time is set by the sending current of the first current source based on the gain control signal. The second current source in the second differential amplifier section sends out a current corresponding to the feedback signal, and the second differential amplifier section sets the bias potential in the output signal. The dummy circuit has a current path through which a current based on the gain control signal flows, and the current in the current path monitors the current flowing through the first differential amplifier section, and the feedback means feedbacks the current to a constant value. A signal is generated and fed back to the dummy circuit and fed back to the second current source. As a result, negative feedback is applied to changes in the gain control signal, and changes in the bias potential of the output signal are compensated and become constant.
【0008】第2の発明によれば、第1の差動増幅部中
の第1及び第2のトランジスタがそれぞれ差動動作を行
い、差動信号入力端子を介して入力され入力信号を差動
増幅した出力信号を生成する。ゲインを変化させるゲイ
ン制御信号が第2の差動増幅部中の第2の電流源に与え
られ、その第2の電流源はゲイン制御信号に対応した電
流を送出する。これにより、出力信号のバイアス電位が
設定されると共にゲインが設定される。ダミー回路は、
電流路の電流で第1の差動増幅部に流れる電流を監視
し、帰還手段が、その電流を一定とする帰還信号を生成
してダミー回路に帰還すると共に第1の電流源に帰還す
る。これにより、ゲイン制御信号の変化に対する負帰還
がかかり、第1の電流源は負帰還に応じた電流を送出
し、出力信号のバイアス電位の変化が補償されて一定と
なる。 According to the second aspect of the invention, the first and second transistors in the first differential amplifier section respectively perform a differential operation and differentially input the input signal through the differential signal input terminal. Generate an amplified output signal. A gain control signal for changing the gain is given to a second current source in the second differential amplifier section, and the second current source sends out a current corresponding to the gain control signal. As a result, the bias potential of the output signal is set and the gain is set. The dummy circuit is
The current flowing through the first differential amplifier is monitored by the current in the current path, and the feedback means generates a feedback signal that keeps the current constant, feeds it back to the dummy circuit, and feeds it back to the first current source. Thus, it takes a negative feedback with respect to the change of the gain control signal, the first current source sends out a current corresponding to the negative feedback, constant and <br/> ing changes in the bias potential of the output signal is compensated.
【0009】[0009]
【実施例】( 第1の実施例)
図1は、本発明の第1の実施例を示すゲイン可変増幅回
路の回路図である。この回路は、入力信号の差動増幅を
行う第1の差動増幅部A3と,差動増幅部A3に接続さ
れ、1対の差動出力端子DOP,DONのバイアス電位
を制御する第2の差動増幅部A4とを備えている。ま
た、差動増幅部A3には、差動増幅部A3に流れる電流
を監視するダミー回路D1が併設され、そのダミー回路
D1には帰還信号を送出してダミー回路D1に流れる電
流を一定にすると共に差動増幅部A4に流れる電流を制
御する帰還手段F1が接続されている。差動増幅部A3
は、1対の差動信号入力端子DIP,DINに制御電極
である各ベースがそれぞれ接続された第1及び第2のト
ランジスタであるTr31,32を有し、各Tr31,
32の第2電極であるコレクタは負荷抵抗33,34を
それぞれ介して電源電位Vccに接続されている。各T
r31,32のエミッタはエミッタ抵抗35,36を介
して互いに接続され、それらの抵抗35,36の接続ノ
ードは第1の電流源である電流源37に接続されてい
る。電流源37はゲイン制御端子VAに与えられたゲイ
ン制御信号の電位に基づいた電流をこの差動増幅部A
3、即ち、Tr31,32及び負荷抵抗33,34に流
す構成となっいる。 ( First Embodiment ) FIG. 1 is a circuit diagram of a variable gain amplifier circuit showing a first embodiment of the present invention. This circuit is connected to a first differential amplification section A3 for differentially amplifying an input signal and a second differential amplification section A3 for controlling a bias potential of a pair of differential output terminals DOP and DON. And a differential amplifier A4. Further, the differential amplifier A3 is provided with a dummy circuit D1 for monitoring the current flowing through the differential amplifier A3, and a feedback signal is sent to the dummy circuit D1 to make the current flowing through the dummy circuit D1 constant. A feedback unit F1 for controlling the current flowing through the differential amplifier A4 is also connected. Differential amplifier A3
Has a pair of differential signal input terminals DIP, a first and second transistors each base Ru control electrode der to DIN are connected respectively Tr31,32, each Tr31,
The collector of the second electrode 32 is connected to the power supply potential Vcc via the load resistors 33 and 34, respectively. Each T
The emitters of r31 and 32 are connected to each other via emitter resistors 35 and 36, and the connection node of these resistors 35 and 36 is connected to a current source 37 which is a first current source. The current source 37 supplies a current based on the potential of the gain control signal applied to the gain control terminal VA to the differential amplifier A.
3, i.e., Tr31, 32 and load resistors 33, 34.
【0010】差動増幅部A4は、共通の電位Vr1に各
ベースが接続された第3及び第4のトランジスタである
Tr41,42を有し、各Tr41,42のコレクタは
負荷抵抗33,34をそれぞれ介して電源電位Vccに
接続されている。即ち、抵抗33,34はTr31,3
2の負荷抵抗であると共にTr41,42の負荷抵抗に
もなっている。各Tr41,42のエミッタはエミッタ
抵抗43,44を介して互いに接続され、それらの抵抗
43,44の接続ノードは第2の電流源である電流源4
5を介して接地電位Veeに接続されている。ダミー回
路D1は、ゲイン制御端子VAに与えられた電位を検出
して対応する電流を送出する電流源51と、その電流源
51と電源電位Vcc間に接続された負荷抵抗52とで
構成された電流路とを有し、さらに、負荷抵抗52と電
流源51の接続ノードN1に対して電流源51と並列に
接続されて帰還電圧に基づいた電流を送出する電流源5
3を、備えている。帰還手段F1は、ノードN1の電位
を検出してダミー回路D1に流れる電流を一定とするよ
うに電流源53に帰還電圧信号を送出すると共に、その
帰還電圧信号を電流源45に与える演算増幅器(以下、
オペアンプという)61を有している。このオペアンプ
61には、帰還信号を生成するための参照電位Vr2が
接続されている。The differential amplifier A4 has Tr41 and 42 which are third and fourth transistors whose bases are connected to a common potential Vr1. The collectors of the Tr41 and 42 have load resistors 33 and 34, respectively. It is connected to the power supply potential Vcc via each. That is, the resistors 33 and 34 are the same as Tr31 and
In addition to being the load resistance of No. 2, it is also the load resistance of the Tr 41, 42. The emitters of the Trs 41 and 42 are connected to each other via emitter resistors 43 and 44, and the connection node of the resistors 43 and 44 is the current source 4 which is the second current source.
It is connected to the ground potential Vee via 5. The dummy circuit D1 is composed of a current source 51 that detects the potential applied to the gain control terminal VA and sends out a corresponding current, and a load resistor 52 that is connected between the current source 51 and the power source potential Vcc. A current source 5 which has a current path and which is connected in parallel to the current source 51 with respect to the connection node N1 of the load resistor 52 and the current source 51 and sends out a current based on the feedback voltage.
3 is provided. The feedback means F1 detects the potential of the node N1 and sends a feedback voltage signal to the current source 53 so as to make the current flowing through the dummy circuit D1 constant, and at the same time, an operational amplifier (which supplies the feedback voltage signal to the current source 45 ( Less than,
61). This op amp
Reference voltage Vr2 for generating a feedback signal is connected to 61 .
【0011】次に、図1のゲイン可変増幅回路の動作を
説明する。差動増幅部A3の各Tr31,32は、入力
信号に対する差動動作を行い、各Tr31,32のコレ
クタの電位が出力端子DOP,DONから出力信号とし
て出力される。一方、差動増幅部A4では、電流源45
の送出する電流に応じた電流を抵抗33,34に流す。
そのため、Tr31,32のコレクタの電位が制御さ
れ、出力信号のバイアス電位が設定される。ここで、ゲ
イン制御端子VAの電位、即ちゲイン制御信号を変化さ
せると、その電位の変化量によって電流源37の送出す
る電流I37が変化し、差動増幅部A3に流れる電流が変
化する。そのため、各Tr31,32のコレクタの電位
がそれぞれ変化し、出力端子DOP,DONの電位差が
対応して変化する。即ち、ゲイン制御端子VAの電位を
変化させることで、入力信号に対するゲインを可変とす
ることができる。また、ゲイン制御端子VAの電位が変
化すると、電流源51の出力する電流I51も電流I37に
比例して変化する。そのため、ノードN1の電位が変化
する。ここで、帰還手段F1のオペアンプ61は、ノー
ドN1の電位が一定となるように、電流源53及び電流
源45に対する帰還信号を生成して負帰還をかける。こ
の負帰還によって電流源45の送出する電流が変化し、
ゲイン制御信号の変化で生じた出力信号のバイアス電位
の変化を補償する。即ち、図1のゲイン可変増幅回路は
出力端子DOP,DONのバイアス電圧を変動させるこ
となく、ゲイン制御端子VAの電位に応じたゲインを得
ることができる。Next, the operation of the variable gain amplifier circuit of FIG. 1 will be described. The Trs 31 and 32 of the differential amplifier A3 perform a differential operation with respect to the input signal, and the potentials of the collectors of the Trs 31 and 32 are output as output signals from the output terminals DOP and DON. On the other hand, in the differential amplifier A4, the current source 45
An electric current corresponding to the electric current sent by the device is passed through the resistors 33 and 34.
Therefore, the potentials of the collectors of the Trs 31 and 32 are controlled and the bias potential of the output signal is set. Here, when the potential of the gain control terminal VA, that is, the gain control signal is changed, the current I 37 sent from the current source 37 changes according to the amount of change in the potential, and the current flowing through the differential amplifier A3 changes. Therefore, the potentials of the collectors of the Trs 31 and 32 change, and the potential difference between the output terminals DOP and DON changes correspondingly. That is, the gain for the input signal can be made variable by changing the potential of the gain control terminal VA. When the potential of the gain control terminal VA changes, the current I 51 output from the current source 51 also changes in proportion to the current I 37 . Therefore, the potential of the node N1 changes. Here, the operational amplifier 61 of the feedback means F1 generates a feedback signal to the current source 53 and the current source 45 so as to make the potential of the node N1 constant, and applies negative feedback. This negative feedback changes the current sent by the current source 45,
The change in the bias potential of the output signal caused by the change in the gain control signal is compensated. That is, the variable gain amplifier circuit of FIG. 1 can obtain a gain according to the potential of the gain control terminal VA without changing the bias voltage of the output terminals DOP and DON.
【0012】ここで、本実施例の回路動作に必要な最低
電源電圧Vcc M2 は、抵抗33,35の抵抗値をR33,
R35、Tr31のベース・エミッタ間電圧をVBE 、電流
源37に流れる電流をI37、及び電流源37の基準電圧
をViとすると、回路動作に必要な最低電源電圧Vcc
M2は次の(2)式となる。
VccM2=1/2I37(R33+R35)+VBE+Vi ・・・(2)
従来の(1)式と比較をするために、I30=I37、R13
=R33、及びR15=R35とすると、次の(3)式の電圧
Vc1 分、最低電源電圧Vcc M2 が下げられる。
Vc1 =VccM1−VccM2=1/2I30R18+VBE ・・・(3)
以上のように、本実施例では、ゲイン可変増幅回路の構
成を従来のように差動増幅部を縦積することなく実現で
きる。そのため、低い電源電圧で動作可能なゲイン可変
増幅回路を構成でき、低消費電力化と低コスト化を実現
できる。Here, the minimum power supply voltage Vcc M2 required for the circuit operation of this embodiment is the resistance value of the resistors 33 and 35 is R 33 ,
Assuming that the base-emitter voltage of R 35 and Tr 31 is V BE , the current flowing in the current source 37 is I 37 , and the reference voltage of the current source 37 is V i , the minimum power supply voltage Vcc required for circuit operation is Vcc.
M2 becomes the following formula (2). Vcc M2 = 1/2 I 37 (R 33 + R 35 ) + V BE + V i (2) In order to compare with the conventional formula (1), I 30 = I 37 , R 13
= R 33 and R 15 = R 35 , the minimum power supply voltage Vcc M2 can be lowered by the voltage Vc1 in the following equation (3). Vc1 = Vcc M1 -Vcc M2 = 1 / 2I 30 R 18 + V BE ··· (3) As described above, in this embodiment, vertical stack a differential amplifier so that the configuration of a conventional variable gain amplifier circuit Can be realized without doing. Therefore, a variable gain amplifier circuit that can operate with a low power supply voltage can be configured, and low power consumption and low cost can be realized.
【0013】(第2の実施例)
図4は、本発明の第2の実施例を示すゲイン可変増幅回
路の回路図である。この回路は、入力信号の差動増幅を
行う第1の差動増幅部A5と,差動増幅部A5に接続さ
れ、1対の差動出力端子DOP,DONのバイアス電位
を制御する第2の差動増幅部A6とを備えている。ま
た、差動増幅部A6には、差動増幅部A5に流れる電流
を監視するダミー回路D2が併設され、そのダミー回路
D2には、帰還信号を送出してダミー回路D2に流れる
電流を一定にすると共に差動増幅部A5に流れる電流を
制御する帰還手段F2が接続されている。差動増幅部A
5は、1対の差動信号入力端子DIP,DINに各ベー
スが接続された第1及び第2のトランジスタであるTr
71,72を有し、各Tr71,72のコレクタは、負
荷抵抗73,74をそれぞれ介して電源電位Vccに接
続されている。各Tr71,72のエミッタはエミッタ
抵抗75,76を介して互いに接続され、それらの抵抗
75,76の接続ノードは第1の電流源である電流源7
7に接続されている。電流源77は帰還信号に基づいた
電流をこの差動増幅部A5、即ちTr71,72及び負
荷抵抗73,74に流す構成となっている。 ( Second Embodiment ) FIG. 4 is a circuit diagram of a variable gain amplifier circuit showing a second embodiment of the present invention. This circuit is connected to a first differential amplification section A5 that performs differential amplification of an input signal and a second differential amplification section A5 that controls a bias potential of a pair of differential output terminals DOP and DON. And a differential amplifier A6. Further, the differential amplifier A6 is provided with a dummy circuit D2 for monitoring the current flowing through the differential amplifier A5, and a feedback signal is sent to the dummy circuit D2 to make the current flowing through the dummy circuit D2 constant. In addition, feedback means F2 for controlling the current flowing through the differential amplifier A5 is connected. Differential amplifier A
Reference numeral 5 denotes Tr, which is a first and second transistor whose bases are connected to a pair of differential signal input terminals DIP and DIN.
71 and 72, and the collectors of the respective Trs 71 and 72 are connected to the power supply potential Vcc through the load resistors 73 and 74, respectively. The emitters of the Trs 71 and 72 are connected to each other via emitter resistors 75 and 76, and the connection node of the resistors 75 and 76 is the current source 7 which is the first current source.
Connected to 7. Current source 77 has a configuration in which electric current based on the feedback signal the differential amplifier A5, i.e. the Tr71,72 and load resistor 73, 74.
【0014】差動増幅部A6は、共通の電位Vr3に各
ベースが接続された第3及び第4のトランジスタである
Tr81,82を有し、各Tr81,82のコレクタは
負荷抵抗73,74をそれぞれ介して電源電位Vccに
接続されている。即ち、抵抗73,74はTr71,7
2の負荷抵抗であると共にTr81,82の負荷抵抗に
もなっている。各Tr81,82のエミッタはエミッタ
抵抗83,84を介して互いに接続され、それらの抵抗
83,84の接続ノードは第2の電流源である電流源8
5を介して接地電位Veeに接続されている。電流源8
5はゲイン制御端子VAに与えられたゲイン制御信号の
電位に基づいた電流をこの差動増幅部A6、即ち、Tr
81,82に流す構成となっている。ダミー回路D2
は、ゲイン制御端子VAに与えられた電位を検出して対
応する電流を送出する電流源91と、その電流源91と
電源電位Vcc間に接続された負荷抵抗92とで、構成
された電流路を有し、さらに負荷抵抗92と電流源91
の接続ノードN2に対して電流源91と並列に接続され
て帰還電圧に基づいた電流を送出する電流源93を、備
えている。帰還手段F2は、ノードN2の電位を検出し
てダミー回路D2に流れる電流を一定とするように電流
源93に帰還電圧信号を送出すると共に、その帰還電圧
信号を電流源77に与えるオペアンプ101を有してい
る。このオペアンプ101には、帰還信号を生成するた
めの参照電位Vr4が接続されている。The differential amplifier A6 has Tr81 and 82 which are third and fourth transistors whose bases are connected to a common potential Vr3, and the collectors of the Tr81 and 82 have load resistors 73 and 74, respectively. It is connected to the power supply potential Vcc via each. That is, the resistors 73 and 74 are the Tr 71 and 7
In addition to being the load resistance of No. 2, it is also the load resistance of the Tr 81, 82. The emitters of the Trs 81 and 82 are connected to each other via emitter resistors 83 and 84, and the connection node of the resistors 83 and 84 is the current source 8 that is the second current source.
It is connected to the ground potential Vee via 5. Current source 8
Reference numeral 5 denotes a current based on the potential of the gain control signal applied to the gain control terminal VA, which is supplied to the differential amplifier A6, that is, Tr.
It is configured to flow to 81 and 82. Dummy circuit D2
Is a current path configured by a current source 91 that detects the potential applied to the gain control terminal VA and sends out a corresponding current, and a load resistor 92 that is connected between the current source 91 and the power source potential Vcc. With a load resistor 92 and a current source 91.
And a current source 93 that is connected in parallel to the current source 91 with respect to the connection node N2 and sends out a current based on the feedback voltage. The feedback means F2 detects the potential of the node N2 and sends a feedback voltage signal to the current source 93 so as to make the current flowing through the dummy circuit D2 constant, and at the same time, an operational amplifier 101 which gives the feedback voltage signal to the current source 77. Have A reference potential Vr4 for generating a feedback signal is connected to the operational amplifier 101.
【0015】次に、図4のゲイン可変増幅回路の動作を
説明する。差動増幅部A5のTr71,72は、入力信
号に対する差動動作を行い、Tr71,72のコレクタ
の電位が出力端子DOP,DONから出力信号として出
力される。一方、差動増幅部A6では、電流源85の送
出する電流I85に応じた電流を抵抗73,74に流す。
そのため、Tr71,72のコレクタの電位が変化し、
出力信号のバイアス電位が設定される。ここで、ゲイン
制御端子VAの電位、即ちゲイン制御信号を変化させる
と、その電位の変化量によって電流源85の送出する電
流I85が変化し、差動増幅部A6に流れる電流が変化す
る。そのため、各Tr71,72のコレクタの電位がそ
れぞれ変化し、出力端子DOP,DONの電位差が対応
して変化する。即ち、ゲイン制御端子VAの電位を駆動
して変化させることで、本実施例においても入力信号に
対するゲインを可変とすることができる。また、ゲイン
制御端子VAの電位が変化すると、電流源91の出力す
る電流I91も差動増幅部A5に流れる電流に比例して変
化する。そのため、ノードN2の電位が変化する。ここ
で、帰還手段F1のオペアンプ101は、ノードN2の
電位が一定となるように、電流源93及び電流源77に
対する帰還信号を生成して負帰還をかける。この負帰還
によって電流源77の送出する電流が変化し、ゲイン制
御信号VAの変化で生じた出力信号の変化を補償する。
即ち、図4のゲイン可変増幅回路は出力端子DOP,D
ONのバイアス電圧を変動させることなく、ゲイン制御
端子VAの電位に応じたゲインを得ることができる。以
上のように、本実施例ではゲインを可変にするゲイン制
御信号を電流源85に与えるようにしているので、例え
ば、半導体集積回路(以下、ICという)でゲイン可変
増幅回路を構成した場合において、ゲイン制御端子VA
を駆動する回路と本回路を別々のブロックにしても、配
線等から入るゲイン制御端子VAの雑音が差動増幅を行
う差動増幅部A5に与える影響を、第1の実施例に対し
て小さくすることができる。これにより、さらにS/N
比を改善することができる。Next, the operation of the variable gain amplifier circuit of FIG. 4 will be described. The Trs 71 and 72 of the differential amplifier A5 perform a differential operation with respect to the input signal, and the potentials of the collectors of the Trs 71 and 72 are output as output signals from the output terminals DOP and DON. On the other hand, in the differential amplifier A6, a current corresponding to the current I 85 sent from the current source 85 is passed through the resistors 73 and 74.
Therefore, the collector potential of Tr71 and 72 changes,
The bias potential of the output signal is set. Here, when the potential of the gain control terminal VA, that is, the gain control signal is changed, the current I 85 sent by the current source 85 changes according to the amount of change in the potential, and the current flowing through the differential amplifier A6 changes. Therefore, the potentials of the collectors of the Trs 71 and 72 change, and the potential difference between the output terminals DOP and DON changes correspondingly. That is, by driving and changing the potential of the gain control terminal VA, the gain for the input signal can be made variable also in this embodiment. Further, when the potential of the gain control terminal VA changes, the current I 91 output from the current source 91 also changes in proportion to the current flowing through the differential amplifier A5. Therefore, the potential of the node N2 changes. Here, the operational amplifier 101 of the feedback means F1 generates a feedback signal to the current source 93 and the current source 77 so as to make the potential of the node N2 constant, and applies negative feedback. This negative feedback changes the current sent from the current source 77, and compensates for the change in the output signal caused by the change in the gain control signal VA.
That is, the variable gain amplifier circuit of FIG. 4 has output terminals DOP and DOP.
It is possible to obtain a gain according to the potential of the gain control terminal VA without changing the ON bias voltage. As described above, in the present embodiment, the gain control signal for varying the gain is applied to the current source 85. Therefore, for example, in the case where the semiconductor integrated circuit (hereinafter referred to as IC) constitutes the variable gain amplifier circuit. , Gain control terminal VA
Even if the circuit for driving the circuit and this circuit are provided as separate blocks, the influence of the noise of the gain control terminal VA that enters from the wiring or the like on the differential amplification unit A5 that performs differential amplification is reduced compared to the first embodiment. can do. As a result, the S / N
The ratio can be improved.
【0016】(第1の参考例)
図5は、本発明の第1の参考例を示すゲイン可変増幅回
路の回路図であり、第1の実施例と共通する要素には共
通の符号が付されている。このゲイン可変増幅回路は、
図1と同様の構成の第1の差動増幅部A3及び第2の差
動増幅部A4とを備え、第1の実施例とは異なるバイア
ス制御手段B1を、ダミー回路D1及び帰還手段F1の
代わりに設けている。バイアス制御手段B1は、差動増
幅部A3に流れる電流を直接検出して対応する制御信号
を差動増幅部A4内の電流源45に帰還する構成となっ
ている。本参考例における差動増幅部A3中の負荷抵抗
33,34は、直接電源電位Vccに接続されず、抵抗
111を介して電源電位Vccに接続されている。つま
り、各負荷抵抗33,34の一端は、共通に接続ノード
N3で抵抗111に接続されている。ノードN3はさら
にバイアス制御手段B1に接続されている。バイアス制
御手段B1は、ノードN3の電位を一方の入力端子から
入力するオペアンプ121を有し、そのオペアンプ12
1の他方の入力端子には参照電位Vr6が入力されてい
る。オペアンプ121の出力端子が差動増幅部A4の電
流源45に接続されている。 (First Reference Example) FIG. 5 is a circuit diagram of a variable gain amplifier circuit showing a first reference example of the present invention. Elements common to the first embodiment are designated by common reference numerals. Has been done. This variable gain amplifier circuit
The first differential amplifier A3 and the second differential amplifier A4 having the same configuration as in FIG. 1 are provided, and the bias control unit B1 different from that of the first embodiment is provided in the dummy circuit D1 and the feedback unit F1. It is provided instead. The bias control means B1 is configured to directly detect the current flowing in the differential amplification section A3 and feed back the corresponding control signal to the current source 45 in the differential amplification section A4. The load resistors 33 and 34 in the differential amplifier A3 in this reference example are not directly connected to the power supply potential Vcc, but are connected to the power supply potential Vcc via the resistor 111. That is, one ends of the load resistors 33 and 34 are commonly connected to the resistor 111 at the connection node N3. The node N3 is further connected to the bias control means B1. The bias control means B1 has an operational amplifier 121 that inputs the potential of the node N3 from one input terminal.
The reference potential Vr6 is input to the other input terminal of 1. The output terminal of the operational amplifier 121 is connected to the current source 45 of the differential amplifier A4.
【0017】次に、図5のゲイン可変増幅回路の動作を
説明する。基本的動作は第1の実施例と同様であり、差
動増幅部A3中の各Tr31,32は入力信号に対する
差動増幅を行い、差動増幅部A4では電流源45の送出
する電流に応じた電流を抵抗33,34に流し、Tr3
1,32のコレクタの電位が変化して出力信号のバイア
ス電位が設定される。そのため、ゲイン制御端子VAの
電位を変化させることで、入力信号に対するゲインを可
変とすることができる。ここで、バイアス制御手段B1
はノードN3の電位から直接差動増幅部A3に流れる電
流を検出する。オペアンプ121は参照電位Vr6に基
づいて第1の実施例における帰還信号に対応する制御信
号を生成して電流源45に送出する。電流源45はオペ
アンプ121からの制御信号に基づいて、出力信号にお
けるバイアス電位の変化を補償する。ここで抵抗111
の抵抗値をR111 として、第1の実施例と同様に回路動
作に必要な最小電源電圧VccM3を求めると、(4)式
のようになる。
VccM3=R111 I37+1/2I37(R33+R35)+VBE+Vi
・・・(4)
また、これを従来の(1)式と比較をすると、次の
(5)式の電圧Vc2 分、最低電源電圧VccM3が下げ
られる。
Vc2 =VccM1−VccM3=1/2I37R18+VBE−R111 I37
・・・(5)
以上のように、本参考例では差動増幅部A3に流れる電
流を、ダミー回路を用いずに直接検出しているので、第
1の実施例に対して回路規模の小さいゲイン可変増幅回
路を構成することができる。そのため、ICのチップ面
積を小さくでき、かつ、消費電力の少ないゲイン可変増
幅回路を実現できる。Next, the operation of the variable gain amplifier circuit shown in FIG. 5 will be described. The basic operation is the same as that of the first embodiment, the Trs 31 and 32 in the differential amplifier A3 perform differential amplification on the input signal, and the differential amplifier A4 responds to the current sent by the current source 45. Current flowing through resistors 33 and 34, and Tr3
The potentials of the collectors of 1, 32 are changed to set the bias potential of the output signal. Therefore, the gain for the input signal can be made variable by changing the potential of the gain control terminal VA. Here, the bias control means B1
Detects a current flowing directly into the differential amplifier A3 from the potential of the node N3. The operational amplifier 121 generates a control signal corresponding to the feedback signal in the first embodiment based on the reference potential Vr6 and sends it to the current source 45. The current source 45 compensates the change in the bias potential in the output signal based on the control signal from the operational amplifier 121. Resistor 111
When the minimum power supply voltage Vcc M3 required for the circuit operation is obtained with the resistance value of R 111 as R 111 , the equation (4) is obtained. Vcc M3 = R 111 I 37 + 1 / 2I 37 (R 33 + R 35 ) + V BE + V i (4) When this is compared with the conventional formula (1), the voltage of the following formula (5) is obtained. The minimum power supply voltage Vcc M3 is lowered by Vc2. Vc2 = Vcc M1 -Vcc M3 = 1/2 I 37 R 18 + V BE -R 111 I 37 (5) As described above, in the present reference example , the current flowing through the differential amplifier A3 uses a dummy circuit. Since it is directly detected without performing the detection, it is possible to configure a variable gain amplifier circuit having a smaller circuit scale than that of the first embodiment. Therefore, the chip area of the IC can be reduced and a variable gain amplifier circuit with low power consumption can be realized.
【0018】(第2の参考例)
図6は、本発明の第2の参考例を示すゲイン可変増幅回
路の回路図であり、図4と共通する要素には共通の符号
が付されている。このゲイン可変増幅回路は、図4と同
様の構成の第1の差動増幅部A5及び第2の差動増幅部
A6とを備え、第2の参考例と同様のバイアス制御手段
B2を、ダミー回路D2及び帰還手段F2の代わりに設
けている。バイアス制御手段B2は、差動増幅部A5に
流れる電流を直接検出して対応する制御信号を差動増幅
部A5内の電流源77に帰還する構成となっている。本
参考例における差動増幅部A5の負荷抵抗73,74は
直接電源電位Vccに接続されず、抵抗131を介して
電源電位Vccに接続されている。つまり、各負荷抵抗
73,74の一端は、共通に接続ノードN4で抵抗13
1に接続されている。ノードN4はさらにバイアス制御
手段B2に接続されている。バイアス制御回路は、ノー
ドN4の電位を一方の入力端子から入力するオペアンプ
141を有し、そのオペアンプ141の他方の入力端子
には参照電位Vr8が入力されている。オペアンプ14
1の出力端子が差動増幅部A5の電流源77に接続され
ている。 (Second Reference Example) FIG. 6 is a circuit diagram of a variable gain amplifier circuit showing a second reference example of the present invention. Elements common to FIG. 4 are designated by common reference numerals. . This variable gain amplifier circuit includes a first differential amplifier section A5 and a second differential amplifier section A6 having the same configuration as in FIG. 4, and a bias control means B2 similar to that of the second reference example is used as a dummy. It is provided instead of the circuit D2 and the feedback means F2. The bias control means B2 is configured to directly detect the current flowing in the differential amplification section A5 and feed back the corresponding control signal to the current source 77 in the differential amplification section A5. Book
The load resistors 73 and 74 of the differential amplifier A5 in the reference example are not directly connected to the power supply potential Vcc, but are connected to the power supply potential Vcc via the resistor 131. That is, one end of each of the load resistors 73 and 74 is commonly connected to the resistor 13 at the connection node N4.
Connected to 1. The node N4 is further connected to the bias control means B2. The bias control circuit has an operational amplifier 141 that inputs the potential of the node N4 from one input terminal, and the reference potential Vr8 is input to the other input terminal of the operational amplifier 141. Operational amplifier 14
The output terminal of No. 1 is connected to the current source 77 of the differential amplifier A5.
【0019】このゲイン可変増幅回路における基本動作
は第2の参考例と同様であるが、バイアス制御手段B2
はノードN4の電位から直接差動増幅部A3に流れる電
流を検出し、オペアンプ141は参照電位Vr8に基づ
いた制御信号を生成して電流源77に帰還する。電流源
77はオペアンプ141からの制御信号に基づいて、出
力信号におけるバイアス電位の変化を補償する。以上の
ように、本参考例では、ゲイン制御端子VAが入力信号
の差動増幅を行う差動増幅部A5に直接接続されていな
いので、ゲイン制御端子VAの電位における配線等から
侵入した雑音の影響を直接受けなくなる。そのため、第
2の参考例でのS/N比をさらに改善することができ
る。なお、本発明は、上記実施例や参考例に限定されず
種々の変形が可能である。例えば、第1、第2の実施例
及び第1、第2の参考例における差動増幅部A3〜A6
の差動用Tr31,32、Tr41,42、Tr71,
72、及びTr81,82、のエミッタ同士は抵抗を介
して接続されていたが、直接接続して用いることも可能
である。また、第1、第2の実施例及び第1、第2の参
考例のゲイン増幅回路は、ピークホールド回路等を用い
た負帰還回路を付加することによってオートゲインコン
トロール回路を構成することも可能である。The basic operation of this variable gain amplifier circuit is the same as that of the second reference example , but the bias control means B2 is used.
Detects a current flowing through the differential amplifier A3 directly from the potential of the node N4, and the operational amplifier 141 generates a control signal based on the reference potential Vr8 and feeds it back to the current source 77. The current source 77 compensates the change in the bias potential in the output signal based on the control signal from the operational amplifier 141. As described above, in the present reference example , since the gain control terminal VA is not directly connected to the differential amplification section A5 that differentially amplifies the input signal, noise that has entered from the wiring or the like at the potential of the gain control terminal VA is not generated. Not directly affected. For this reason, the
The S / N ratio in the second reference example can be further improved. The present invention is not limited to the above-mentioned embodiments and reference examples , and various modifications can be made. For example, the first and second embodiments
And the differential amplifiers A3 to A6 in the first and second reference examples .
Differential Tr31, 32, Tr41, 42, Tr71,
Although the emitters of 72 and Tr 81 and 82 are connected to each other via a resistor, they may be directly connected and used. In addition, the first and second embodiments and the first and second reference
Gain amplifier circuit Reference Example, it is possible to configure the automatic gain control circuit by adding a negative feedback circuit using the peak hold circuit or the like.
【0020】[0020]
【発明の効果】以上詳細に説明したように、第1の発明
によれば、入力信号を差動増幅した出力信号を生成する
第1の差動増幅部とその出力信号のバイアス電位を設定
する第2の差動増幅部と、ゲイン制御信号による第1の
差動増幅部に流れる電流の変化を監視するダミー回路
と、ダミー回路の監視結果に対応して第2の差動増幅部
中の第2の電流源に負帰還をかける帰還手段とを備えて
いるので、ゲイン制御信号の変化による出力信号のバイ
アス電位の変動を防いだゲイン可変増幅回路を、従来の
ように差動増幅部を縦積みすることなく構成できる。そ
のため、低電源電圧で動作が可能となり、低消費電力化
が実現できる。第2の発明によれば、入力信号を差動増
幅した出力信号を生成する第1の差動増幅部とその出力
信号のバイアス電位を設定する第2の差動増幅部と、ゲ
イン制御信号による第1の差動増幅部に流れる電流の変
化を監視するダミー回路と、帰還手段とを備え、ゲイン
制御信号は第2の差動増幅部中の第2の電流源の電流を
変化させる構成としている。そのため、低電源電圧で動
作が可能であり、さらにゲイン制御信号における雑音が
直接出力信号に影響しなくなり、出力信号の品質が向上
する。 As described in detail above, according to the first aspect of the present invention, the first differential amplifier section for generating the output signal by differentially amplifying the input signal and the bias potential of the output signal are set. A second differential amplification section, a dummy circuit for monitoring a change in current flowing through the first differential amplification section due to a gain control signal, and a dummy circuit in the second differential amplification section corresponding to a monitoring result of the dummy circuit. Since the second current source is provided with feedback means for providing negative feedback, a variable gain amplifier circuit that prevents fluctuations in the bias potential of the output signal due to changes in the gain control signal is used as a differential amplifier unit as in the conventional case. It can be configured without vertical stacking. Therefore, it is possible to operate with a low power supply voltage, and low power consumption can be realized. According to the second aspect of the invention, the first differential amplifier section that generates the output signal by differentially amplifying the input signal, the second differential amplifier section that sets the bias potential of the output signal, and the gain control signal are used. A configuration is provided in which a dummy circuit that monitors a change in the current flowing through the first differential amplification unit and a feedback unit are provided, and the gain control signal changes the current of the second current source in the second differential amplification unit. There is. Therefore, it is possible to operate with a low supply voltage, further noise will not affect directly to the output signal of the gain control signal, the quality of the output signal you increase <br/>.
【図1】本発明の第1の実施例を示すゲイン可変増幅回
路の回路図である。FIG. 1 is a circuit diagram of a variable gain amplifier circuit showing a first embodiment of the present invention.
【図2】従来のゲイン可変増幅回路を示す回路図であ
る。FIG. 2 is a circuit diagram showing a conventional variable gain amplifier circuit.
【図3】図2におけるゲイン特性を示す図である。FIG. 3 is a diagram showing a gain characteristic in FIG.
【図4】本発明の第2の実施例を示すゲイン可変増幅回
路の回路図である。FIG. 4 is a circuit diagram of a variable gain amplifier circuit showing a second embodiment of the present invention.
【図5】本発明の第1の参考例を示すゲイン可変増幅回
路の回路図である。FIG. 5 is a circuit diagram of a variable gain amplifier circuit showing a first reference example of the present invention.
【図6】本発明の第2の参考例を示すゲイン可変増幅回
路の回路図である。FIG. 6 is a circuit diagram of a variable gain amplifier circuit showing a second reference example of the present invention.
31,32,71,72 第1及び第2のトランジ
スタ
33,34,73,74 負荷抵抗
37,77 第1の電流源
41,42,81,81 第3及び第4のトランジ
スタ
45,85 第2の電流源
A3〜A6 第1または第2の差動増
幅部
D1,D2 ダミー回路
F1,F2 帰還手段
B1,B2 バイアス制御手段
DIP,DIN 差動信号入力端子
DOP,DON 出力端子
VA ゲイン制御端子31, 32, 71, 72 First and second transistors 33, 34, 73, 74 Load resistance 37, 77 First current source 41, 42, 81, 81 Third and fourth transistors 45, 85 Second Current sources A3 to A6 First or second differential amplifiers D1, D2 Dummy circuits F1, F2 Feedback means B1, B2 Bias control means DIP, DIN Differential signal input terminals DOP, DON output terminals VA Gain control terminals
フロントページの続き (56)参考文献 特開 平4−319805(JP,A) 特開 昭63−136807(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03G 3/12 H03F 3/34 H03F 3/45 Continuation of the front page (56) Reference JP-A-4-319805 (JP, A) JP-A-63-136807 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H03G 3 / 12 H03F 3/34 H03F 3/45
Claims (2)
極間の導通状態を制御する制御電極とを持ち該第1電極
同士が接続されてそれぞれ差動動作を行う第1及び第2
のトランジスタと、前記各第1及び第2のトランジスタ
の第2電極と電源間にそれぞれ接続された第1及び第2
の負荷抵抗と、前記第1及び第2のトランジスタの第1
電極の接続ノードと接地間に接続されゲイン制御信号に
基づいた電流を該第1及び第2のトランジスタを介して
前記第1及び第2の負荷抵抗へ送出する第1の電流源と
を有し、1対の差動信号入力端子を介して前記各制御電
極に与えられた入力信号を差動増幅した出力信号を生成
する第1の差動増幅部と、 前記第1及び第2電極と制御電極とを持ち該第1電極同
士が接続され該各第2電極が前記第1及び第2の負荷抵
抗を介して電源に接続されかつ該制御電極には所定の電
位が与えられた第3及び第4のトランジスタと、帰還信
号に基づき制御され前記第3及び第4のトランジスタに
流れる電流を送出する第2の電流源とを有し、前記出力
信号のバイアス電位を設定する第2の差動増幅部と、 前記ゲイン制御信号に基づいた電流を流す電流路を有
し、該電流路の電流で前記第1の差動増幅部に流れる電
流を監視するダミー回路と、 前記電流路に流れる電流を一定とする帰還信号を生成し
前記ダミー回路に帰還すると共に前記第2の電流源に帰
還する帰還手段とを、 備えたことを特徴とするゲイン可変増幅回路。1. A first and a second electrode having first and second electrodes and a control electrode for controlling a conduction state between the first and second electrodes, the first electrodes being connected to each other and performing a differential operation, respectively. Two
Transistor and first and second transistors connected between the second electrodes of the first and second transistors and the power supply, respectively.
Load resistance and the first and second transistors
A first current source that is connected between a connection node of the electrode and ground and that sends out a current based on the gain control signal to the first and second load resistors via the first and second transistors. A first differential amplification unit that generates an output signal by differentially amplifying an input signal applied to each of the control electrodes via a pair of differential signal input terminals; and controls the first and second electrodes. An electrode and the first electrodes are connected to each other, the second electrodes are connected to a power source through the first and second load resistors, and the control electrode is provided with a third potential A second differential circuit having a fourth transistor and a second current source which is controlled based on a feedback signal and sends out a current flowing through the third and fourth transistors, and which sets a bias potential of the output signal. An amplifier, and a current flowing a current based on the gain control signal A dummy circuit for monitoring the current flowing through the first differential amplifier with the current in the current path, and generating a feedback signal that keeps the current flowing through the current path constant and feeding back the dummy signal to the dummy circuit. A variable gain amplifier circuit comprising: feedback means for returning to the second current source.
スタと第1及び第2の負荷抵抗と、前記第1及び第2の
トランジスタの第1電極の接続ノードと接地間に接続さ
れて帰還信号に基づいた電流を前記第1及び第2のトラ
ンジスタに送出する第1の電流源とを有し、1対の差動
信号入力端子を介して前記各制御電極に与えられた入力
信号を差動増幅した出力信号を生成する第1の差動増幅
部と、 請求項1記載の第3及び第4のトランジスタと、ゲイン
制御信号に基づき制御され前記第3及び第4のトランジ
スタに流れる電流を送出する第2の電流源とを有し、前
記出力信号のバイアス電位を設定する第2の差動増幅部
と、 請求項1記載の電流路を有し、該電流路の電流で前記第
2の差動増幅部に流れる電流を監視するダミー回路と、 前記電流路に流れる電流を一定とする帰還信号を生成し
前記ダミー回路に帰還すると共に前記第1の電流源に帰
還する帰還手段とを、 備えたことを特徴とするゲイン可変増幅回路。 2. The first and second transistors according to claim 1, the first and second load resistors, and the connection node between the first electrode of the first and second transistors and the ground. A first current source for sending a current based on a feedback signal to the first and second transistors, and an input signal applied to each of the control electrodes via a pair of differential signal input terminals. A first differential amplifier section that generates an output signal that has been differentially amplified, the third and fourth transistors according to claim 1, and a current that is controlled based on a gain control signal and that flows through the third and fourth transistors. A second differential amplifier for setting a bias potential of the output signal; and a current path according to claim 1, wherein the second differential amplifier section sets the bias potential of the output signal. A dummy circuit for monitoring the current flowing through the differential amplifier section 2; A variable gain amplifying circuit, comprising: feedback means for generating a feedback signal for making the current flowing through the flow path constant, feeding back to the dummy circuit, and feeding back to the first current source .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20561394A JP3444667B2 (en) | 1994-08-30 | 1994-08-30 | Variable gain amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20561394A JP3444667B2 (en) | 1994-08-30 | 1994-08-30 | Variable gain amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878980A JPH0878980A (en) | 1996-03-22 |
JP3444667B2 true JP3444667B2 (en) | 2003-09-08 |
Family
ID=16509782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20561394A Expired - Fee Related JP3444667B2 (en) | 1994-08-30 | 1994-08-30 | Variable gain amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3444667B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583671B2 (en) * | 2000-12-01 | 2003-06-24 | Sony Corporation | Stable AGC transimpedance amplifier with expanded dynamic range |
JP5239904B2 (en) * | 2009-01-28 | 2013-07-17 | 横河電機株式会社 | Differential amplifier |
CN105324936B (en) | 2013-07-04 | 2018-02-23 | 株式会社村田制作所 | Power amplifier module |
-
1994
- 1994-08-30 JP JP20561394A patent/JP3444667B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0878980A (en) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967065B2 (en) | Amplifier circuit | |
US4437023A (en) | Current mirror source circuitry | |
US3997849A (en) | Push-pull amplifier | |
US20050184805A1 (en) | Differential amplifier circuit | |
JP3697679B2 (en) | Stabilized power circuit | |
JPH021401B2 (en) | ||
JPH0476524B2 (en) | ||
JP3344904B2 (en) | Limiter amplifier | |
JP3444667B2 (en) | Variable gain amplifier circuit | |
JP3404209B2 (en) | Transimpedance amplifier circuit | |
US4217555A (en) | Amplifier circuit arrangement with stabilized power-supply current | |
KR860000440B1 (en) | Signal leve control circuit | |
US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
KR0141591B1 (en) | Amplifier arrangement | |
EP1088391A1 (en) | Improved operational amplifier output stage | |
JPH0712128B2 (en) | amplifier | |
US7019590B1 (en) | Self-stabilizing differential load circuit with well controlled impedance | |
US4254381A (en) | Balanced-to-single-ended signal converters | |
US3439285A (en) | Stabilized direct-coupled amplifier | |
JP3107590B2 (en) | Current polarity conversion circuit | |
JPH06326527A (en) | Amplifier circuit | |
JP3360911B2 (en) | Differential amplifier circuit | |
JP3325816B2 (en) | Offset voltage correction circuit for DC amplifier circuit | |
JP2006221579A (en) | Reference current generation circuit | |
JPS5816366B2 (en) | level shift warmer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |