JP3439430B2 - Instantaneous interruption switching device at transmission line failure - Google Patents
Instantaneous interruption switching device at transmission line failureInfo
- Publication number
- JP3439430B2 JP3439430B2 JP2000174492A JP2000174492A JP3439430B2 JP 3439430 B2 JP3439430 B2 JP 3439430B2 JP 2000174492 A JP2000174492 A JP 2000174492A JP 2000174492 A JP2000174492 A JP 2000174492A JP 3439430 B2 JP3439430 B2 JP 3439430B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- transmission data
- error
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、伝送路故障時無瞬
断切替装置に関し、特に、垂直方向の誤りを検出して伝
送データの無瞬断切り替えを行う伝送路故障時無瞬断切
替装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission line failure non-interruption switching device, and more particularly to a transmission line failure non-interruption switching device for detecting an error in a vertical direction to perform non-interruption switching of transmission data. Regarding
【０００２】[0002]
【従来の技術】伝送路故障時無瞬断切替装置は、二つの
伝送路により送信されてきた内容の同一な伝送データの
うち、選択されかつ出力されている一方の伝送データに
雑音等の外部要因で品質劣化が生じたときに、誤りデー
タを有しない他方の伝送データを選択して伝送路へ送信
するものをいう。この伝送路故障時無瞬断切替装置の従
来技術の一例が特開平５−３４４１０４号公報に伝送路
切替装置として開示されている。2. Description of the Related Art A transmission line failure non-interruption switching device is one of transmission data having the same content transmitted by two transmission lines, and one of the selected and output transmission data has an external noise such as noise. When quality deterioration occurs due to a factor, the other transmission data having no error data is selected and transmitted to the transmission path. An example of the prior art of this transmission line failureless switching device is disclosed as a transmission line switching device in Japanese Patent Application Laid-Open No. 5-344104.
【０００３】この公報に開示の伝送路切替装置における
伝送データの切替動作について、図４を参照して説明す
る。インタフェース回路１１０，２１０は、それぞれ入
力端１００，２００を介して伝送データを入力する。こ
れら入力された伝送データは、それぞれ内容が同一で位
相が異なっている。A switching operation of transmission data in the transmission path switching device disclosed in this publication will be described with reference to FIG. The interface circuits 110 and 210 input transmission data via the input terminals 100 and 200, respectively. The input transmission data have the same contents but different phases.
【０００４】インタフェース回路１１０，２１０は、入
力した二つの伝送データを、それぞれ信号断検出回路１
２０，２２０及び遅延回路１３０，２３０へ出力する。
このうち、信号断検出回路１２０，２２０は、入力した
伝送データの誤り監視を行い、データ誤りが検出された
ときは、アラーム信号を切替回路３００へ出力する。The interface circuits 110 and 210 respectively convert the two input transmission data into the signal break detection circuit 1
It outputs to 20, 220 and delay circuits 130, 230.
Of these, the signal break detection circuits 120 and 220 monitor the input transmission data for errors, and when a data error is detected, output an alarm signal to the switching circuit 300.
【０００５】一方、遅延回路１３０，２３０は、それぞ
れにおいて入力した伝送データの位相差を吸収して位相
を一致させるとともに、信号断検出回路１２０，２２０
におけるデータ誤りの検出に要する時間だけそれら位相
を遅延させ、切替回路３００へ出力する。切替回路３０
０は、遅延回路１３０，２３０からの伝送データのうち
一つを選択し、出力端４００を介して伝送路へ出力す
る。そして、信号断検出回路１２０，２２０からのアラ
ーム信号を入力したときに、出力していた伝送データか
ら他のものへ選択の切り替えを行って出力する。On the other hand, the delay circuits 130 and 230 absorb the phase difference of the transmission data input in each and match the phases, and the signal break detection circuits 120 and 220.
Then, those phases are delayed by the time required for detecting the data error in and output to the switching circuit 300. Switching circuit 30
0 selects one of the transmission data from the delay circuits 130 and 230 and outputs it to the transmission line via the output terminal 400. Then, when an alarm signal is input from the signal disconnection detection circuits 120 and 220, the transmission data that has been output is switched to another one and output.
【０００６】このような構成を有する従来の伝送路切替
装置によれば、二つの伝送データのうち、選択されかつ
伝送路に出力されていた一方の伝送データに誤りが発見
された場合に、選択の切り替えを行うことで、誤りのな
い他方の伝送データを、伝送路に接続された設備や装置
へ送信できる。According to the conventional transmission line switching device having such a configuration, when an error is found in one of the two transmission data which has been selected and output to the transmission line, the selection is made. By switching between the two, it is possible to transmit the other error-free transmission data to the equipment or device connected to the transmission path.
【０００７】また、遅延回路において二つの伝送データ
の位相を一致させることにより、切替回路における選択
の切り替えを無瞬断で行うことができる。さらに、遅延
回路において誤り監視に要する時間だけ伝送データを遅
延させ、切替回路における選択の切り替えを、誤りデー
タの入力前に行わせることで、誤りを有しない伝送デー
タを接続設備などに送信できる。Further, by matching the phases of two transmission data in the delay circuit, it is possible to switch the selection in the switching circuit without interruption. Furthermore, by delaying the transmission data in the delay circuit by the time required for error monitoring and switching the selection in the switching circuit before inputting the error data, transmission data having no error can be transmitted to the connection equipment or the like.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、特開平
５−３４４１０４号公報の伝送路切替装置は、信号断検
出回路における伝送データの誤り監視を通常垂直パリテ
ィ演算により行っていたため、遅延回路のクロックに起
きた異常を原因とする伝送データの位相のずれなどを検
出することができなかった。However, in the transmission path switching device disclosed in Japanese Patent Laid-Open No. 5-344104, the error of the transmission data in the signal disconnection detection circuit is normally monitored by the vertical parity operation, and therefore the clock of the delay circuit is used. It was not possible to detect the phase shift of the transmission data due to the abnormality that occurred.
【０００９】すなわち、垂直パリティ演算は、データご
と（キャラクタごと、つまり垂直方向）の誤りチェック
を行うものであるため、遅延回路のクロックに欠落又は
重複が生じたときに起こる時間軸方向のデータ系列の異
常、たとえば伝送データのブロック単位のデータ欠落、
データ重複及び位相のずれなどを検出することができな
かった。That is, since the vertical parity operation is to perform an error check for each data (for each character, that is, in the vertical direction), a data sequence in the time axis direction that occurs when the clock of the delay circuit is missing or duplicated. Abnormalities, such as missing data in blocks of transmitted data,
Data duplication and phase shift could not be detected.
【００１０】また、伝送データが、あるデータの誤りと
データ系列との異常の双方を有する場合は、データ誤り
が検出されることで選択の切り替えは行われるものの、
時間軸方向の異常が検出されないため選択切替による瞬
断が生じ、この瞬断を含む伝送データが伝送路へ送信さ
れていた。Further, when the transmission data has both an error of a certain data and an abnormality of the data series, although the selection is switched by detecting the data error,
Since no abnormality in the time axis direction was detected, a momentary interruption occurred due to selective switching, and the transmission data including this momentary interruption was transmitted to the transmission path.
【００１１】さらに、この瞬断を含む伝送データを受信
した設備や装置が、そのデータ系列の異常に誘引されて
誤動作を生じることがあった。また、瞬断が生じた伝送
データを受信した設備や装置においては、瞬断の原因を
特定することが困難であるため、瞬断防止の技術の開発
が望まれていた。Furthermore, the equipment or device that receives the transmission data including the instantaneous interruption may be erroneously operated due to the abnormality in the data series. Further, it is difficult to identify the cause of the instantaneous interruption in the equipment or device that has received the transmission data in which the instantaneous interruption has occurred, and therefore, the development of a technique for preventing the instantaneous interruption has been desired.
【００１２】本発明は、上記の事情にかんがみなされた
ものであり、垂直パリティチェック方式で発見できなか
った、クロック信号の異常にともなう位相のずれ及びデ
ータ系列の異常を検出できるとともに、伝送データの瞬
断の原因が遅延回路にあることを報知可能な伝送路故障
時無瞬断切替装置の提供を目的とする。The present invention has been made in view of the above circumstances, and can detect a phase shift and an abnormality in a data sequence due to an abnormality in a clock signal, which cannot be detected by the vertical parity check method, and can detect transmission data. An object of the present invention is to provide a non-instantaneous interruption switching device at the time of transmission line failure, which can inform that the cause of the instantaneous interruption is in the delay circuit.
【００１３】なお、伝送路切替装置の他の従来例が特開
平９−３６８２６号公報に伝送路の無瞬断切替装置およ
び方法として開示されている。この公報に開示の伝送路
の無瞬断切替装置および方法によれば、二つの伝送路の
双方において、ビット単位の誤り監視を行うことによ
り、独立にビット誤りをチェックし、一つの伝送路にお
いて一ビットでもビット誤りが検出したときは、誤りを
有しない他の伝送路に無瞬断で切り替えることができ
る。Another prior art example of a transmission line switching device is disclosed in Japanese Patent Laid-Open No. 9-36826 as a transmission line non-instantaneous switching device and method. According to the transmission line uninterruptible switching apparatus and method disclosed in this publication, bit errors are independently monitored in both of the two transmission lines to independently check bit errors, and in one transmission line. When a bit error is detected for even one bit, it is possible to switch to another transmission line having no error without interruption.
【００１４】しかし、このような従来の伝送路の無瞬断
切替装置および方法においても、遅延回路のクロック異
常による位相のずれを検出することができないため、上
記目的を達成することはできなかった。However, even with such a conventional transmission line non-instantaneous switching device and method, it is not possible to detect the phase shift due to the clock abnormality of the delay circuit, so that the above-mentioned object cannot be achieved. .
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項１記載の伝送路故障時無瞬断切替装
置は、伝送データを搬送する二つの伝送路のそれぞれ
に、伝送データについて垂直方向に誤り検出を行う垂直
誤り監視回路と、この垂直誤り監視回路における誤り検
出の所要時間だけ伝送データを遅延させる遅延回路と、
二つの伝送データのうち、垂直誤り監視回路において誤
りが検出されたものから誤りが検出されなかったものに
選択を切り替え選択データとして伝送路へ送信する選択
回路と、を有する伝送路故障時無瞬断切替装置であっ
て、二つの伝送路のそれぞれに、伝送データの水平方向
の誤り検出を行うとともに、この検出の結果、誤りが発
見されたときに水平誤りアラーム信号を外部に出力する
水平誤り検出手段を設けた構成としてある。In order to achieve the above-mentioned object, a transmission line failure non-interruption switching apparatus according to claim 1 of the present invention provides transmission data to each of two transmission lines carrying transmission data. A vertical error monitoring circuit that performs error detection in the vertical direction, and a delay circuit that delays transmission data by the time required for error detection in the vertical error monitoring circuit,
Of the two transmission data, a selection circuit that switches the selection from the data in which an error is detected in the vertical error monitoring circuit to the data in which no error is detected, and transmits it to the transmission line as selection data A disconnection switching device that detects horizontal errors in the transmission data in each of the two transmission lines, and outputs a horizontal error alarm signal to the outside when an error is detected as a result of this detection. The detection means is provided.
【００１６】伝送路故障時無瞬断切替装置をこのような
構成とすると、従来検出することができなかった、遅延
回路におけるクロックの異常にともなう伝送データの位
相のずれを、水平誤り検出手段を設けることにより水平
方向の誤りを検出することができる。また、伝送データ
を受信する設備や装置においては、位相のずれの検出に
より出力されてきたアラーム信号を受け取ることによ
り、伝送路故障時無瞬断切替装置における遅延回路の故
障を知ることができる。When the transmission line failure non-interruption switching device has such a structure, the horizontal error detection means can detect the phase shift of the transmission data due to the abnormality of the clock in the delay circuit, which could not be detected conventionally. By providing it, an error in the horizontal direction can be detected. Further, in the equipment or device that receives the transmission data, it is possible to know the failure of the delay circuit in the non-instantaneous-interruption switching device at the time of transmission line failure by receiving the alarm signal output by detecting the phase shift.
【００１７】また、請求項２記載の伝送路故障時無瞬断
切替装置は、水平誤り検出手段に、遅延回路に入力され
る伝送データを遅延前伝送データとして受け取ってブロ
ックごとの演算処理を行う遅延前演算回路と、この遅延
前演算回路における演算処理の結果を遅延前演算結果と
して受け取るとともに、遅延回路から出力されてきた伝
送データを遅延後伝送データとして受け取り、この受け
取った遅延後伝送データをブロックごとに演算処理し、
この演算処理の結果得られた遅延後演算結果と遅延前演
算結果とを比較して、両演算結果が異なるときに水平誤
りアラーム信号を出力する遅延後演算回路とを設けた構
成としてある。According to the second aspect of the present invention, in the transmission path failure-free instantaneous interruption switching device, the horizontal error detecting means receives the transmission data input to the delay circuit as pre-delay transmission data and performs arithmetic processing for each block. The pre-delay operation circuit and the result of the operation processing in the pre-delay operation circuit are received as the pre-delay operation result, the transmission data output from the delay circuit is received as the post-delay transmission data, and the received post-delay transmission data is received. Calculate processing for each block,
The post-delay operation result obtained by the operation processing is compared with the pre-delay operation result, and a post-delay operation circuit that outputs a horizontal error alarm signal when the two operation results are different is provided.
【００１８】伝送路故障時無瞬断切替装置をこのような
構成とすれば、遅延回路の前後の伝送データの比較が可
能となるため、遅延回路で発生したクロック異常にとも
なう伝送データの誤りを検出することができる。With such a configuration of the transmission line failure non-instantaneous-interruption switching device, it becomes possible to compare the transmission data before and after the delay circuit. Therefore, the transmission data error caused by the clock abnormality generated in the delay circuit can be corrected. Can be detected.
【００１９】また、請求項３記載の伝送路故障時無瞬断
切替装置は、遅延前演算回路が、遅延前伝送データにつ
いて水平パリティチェックの演算処理を行い、かつこの
演算処理の結果を遅延前演算結果とし、遅延前伝送デー
タに付加して遅延回路へ送り、遅延後演算回路が、遅延
後伝送データ及びこの遅延後伝送データに付加された遅
延前演算結果を受け取り、かつ遅延後伝送データについ
て水平パリティチェックの演算処理を行った結果である
遅延後演算結果と遅延前演算結果とを比較して、両演算
結果が異なるときに水平誤りアラーム信号を出力する構
成としてある。Also, in the transmission path failure-free instantaneous interruption switching device according to the present invention, the pre-delay operation circuit performs the operation processing of the horizontal parity check on the transmission data before the delay, and the result of this operation processing is performed before the delay operation. The calculated result is added to the pre-delay transmission data and sent to the delay circuit, and the post-delay calculation circuit receives the post-delay transmission data and the pre-delay calculation result added to the post-delay transmission data, and The configuration is such that the post-delay operation result, which is the result of the operation processing of the horizontal parity check, and the pre-delay operation result are compared, and a horizontal error alarm signal is output when the two operation results are different.
【００２０】伝送路故障時無瞬断切替装置における水平
誤り検出手段をこのような構成とすると、簡易な構成で
検出可能な水平パリティチェック方式により出力データ
の位相のずれを検出することができる。また、水平パリ
ティチェック方式によれば、伝送データにブロックチェ
ックコードを付加して誤り検出されるため、ブロック単
位のデータ誤りが可能となる。When the horizontal error detecting means in the transmission line failure non-interruption switching device has such a structure, the phase shift of the output data can be detected by the horizontal parity check method which can be detected with a simple structure. Further, according to the horizontal parity check method, since an error is detected by adding a block check code to the transmission data, it is possible to make a data error in block units.
【００２１】また、請求項４記載の伝送路故障時無瞬断
切替装置は、遅延前演算回路が、遅延前伝送データにつ
いてＣＲＣ方式による演算処理を行い、かつこの演算処
理の結果得られたチェックビットを遅延前演算結果と
し、遅延前伝送データに付加して遅延回路へ送り、遅延
後演算回路が、遅延後伝送データに付加された遅延前演
算結果を受け取りＣＲＣ方式による演算処理を行い、こ
の演算処理の結果、誤りが検出されたときに水平誤りア
ラーム信号を出力する構成としてある。Further, in the transmission path failure-free instantaneous interruption switching apparatus according to the present invention, the pre-delay arithmetic circuit performs arithmetic processing on the pre-delay transmission data by the CRC method, and the check obtained as a result of this arithmetic processing is performed. The bit is taken as the pre-delay operation result, added to the pre-delay transmission data and sent to the delay circuit, and the post-delay operation circuit receives the pre-delay operation result added to the post-delay transmission data and performs the operation processing by the CRC method. When an error is detected as a result of the arithmetic processing, a horizontal error alarm signal is output.
【００２２】水平誤り検出手段をＣＲＣ方式を採用する
このような構成とすると、巡回信号を用いることで誤り
検出の性能を向上できるとともに、簡易な構成でデータ
誤りの検出を可能とする。When the horizontal error detecting means adopts the CRC system as described above, the error detection performance can be improved by using the cyclic signal, and the data error can be detected with a simple structure.
【００２３】また、請求項５記載の伝送路故障時無瞬断
切替装置は、伝送データが、パラレル展開されていると
きに、遅延前演算回路が、伝送データについてビットご
とに水平パリティ演算を行い、遅延後演算回路が、伝送
データについてビットごとに遅延前演算結果と遅延後演
算結果とを比較する構成としてある。In the transmission path failure-free instantaneous interruption switching device according to the present invention, when the transmission data is expanded in parallel, the pre-delay arithmetic circuit performs horizontal parity arithmetic on the transmission data bit by bit. The post-delay operation circuit is configured to compare the pre-delay operation result and the post-delay operation result for each bit of transmission data.
【００２４】伝送路故障時無瞬断切替装置をこのような
構成とすれば、パラレル展開された伝送データを扱う伝
送路故障時無瞬断切替装置においても、出力データの位
相のずれを検出することができる。With such a configuration of the transmission line failure non-interruption switching device, even in the transmission line failure non-interruption switching device that handles transmission data that is developed in parallel, the phase shift of the output data is detected. be able to.
【００２５】また、請求項６記載の伝送路故障時無瞬断
切替装置は、遅延後演算回路が、水平誤りアラーム信号
を、選択回路から出力される選択データに重畳する構成
としてある。伝送路故障時無瞬断切替装置の遅延後演算
回路をこのような構成とすると、伝送路に接続された設
備や装置において、受信した選択データを解析すること
により、伝送路故障時無瞬断切替装置における故障を認
識することができる。According to the transmission line failure non-interruption switching device of the present invention, the post-delay operation circuit superimposes the horizontal error alarm signal on the selection data output from the selection circuit. If the post-delay operation circuit of the switching device for transmission line failure is configured in this way, the equipment and devices connected to the transmission line can analyze the selected data and receive no interruption during transmission line failure. A failure in the switching device can be recognized.
【００２６】[0026]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
［第一実施形態］まず、本発明の伝送路故障時無瞬切替
回路の第一の実施形態について、図１を参照して説明す
る。同図は、本実施形態の伝送路故障時無瞬断切替回路
の内部構成を示すブロック図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] First, a first embodiment of a transmission line failureless instantaneous switching circuit of the present invention will be described with reference to FIG. The figure is a block diagram showing an internal configuration of a transmission line failure-free instantaneous interruption switching circuit of the present embodiment.
【００２７】同図に示すように、伝送路故障時無瞬断切
替回路１は、位相補償手段１０と、誤り監視回路２０
ａ，２０ｂと、遅延回路３０ａ，３０ｂと、選択制御回
路４０と、選択回路５０と、水平誤り検出手段６０ａ，
６０ｂとを有している。As shown in the figure, the transmission line failure non-instantaneous interruption switching circuit 1 includes a phase compensating means 10 and an error monitoring circuit 20.
a, 20b, delay circuits 30a, 30b, selection control circuit 40, selection circuit 50, horizontal error detection means 60a,
60b and.
【００２８】ここで、伝送路故障時無瞬断切替回路１
は、二つの伝送路（伝送路Ａ及び伝送路Ｂ）が接続さ
れ、それぞれ伝送データａ，ｂを搬送する。二つの伝送
路には、それぞれ個別に誤り監視回路２０ａ，２０ｂ、
遅延回路３０ａ，３０ｂ及び水平誤り検出手段６０ａ，
６０ｂが接続されている。Here, there is no instantaneous interruption switching circuit 1 at the time of transmission line failure.
Is connected to two transmission lines (transmission line A and transmission line B) and carries transmission data a and b, respectively. Error monitoring circuits 20a, 20b, and
Delay circuits 30a and 30b and horizontal error detection means 60a,
60b is connected.
【００２９】位相補償手段１０は、位相補償回路１１
ａ，１１ｂを有している。また、位相補償手段１０は、
伝送路Ａ，Ｂから搬送されてきた伝送データａ，ｂをそ
れぞれ位相補償回路１１ａ，１１ｂにおいて入力し、各
伝送データの位相差を吸収して互いの位相を一致させ
る。The phase compensating means 10 comprises a phase compensating circuit 11
It has a and 11b. In addition, the phase compensation means 10
The transmission data a and b transmitted from the transmission lines A and B are input to the phase compensation circuits 11a and 11b, respectively, and the phase difference between the transmission data is absorbed to make the phases coincide with each other.
【００３０】誤り監視回路２０ａ，２０ｂは、伝送デー
タの垂直方向の誤り監視を行う。誤り監視により得られ
た結果は、伝送路誤り監視結果として、選択制御回路４
０へ送られる。遅延回路３０ａ，３０ｂは、誤り監視回
路２０ａ，２０ｂにおける誤り監視の所要時間を遅延時
間として伝送データに与える。The error monitoring circuits 20a and 20b perform error monitoring of transmission data in the vertical direction. The result obtained by the error monitoring is used as the transmission line error monitoring result, and the selection control circuit 4
Sent to 0. The delay circuits 30a and 30b provide the transmission data with the time required for error monitoring in the error monitoring circuits 20a and 20b as a delay time.
【００３１】選択制御回路４０は、誤り監視回路２０
ａ，２０ｂにおける伝送路の誤り監視の結果を入力し、
選択の切替が必要か否かを判断し、判断結果を選択制御
信号として出力する。選択回路５０は、二つの伝送デー
タのうち、伝送路へ送信するものを選択制御信号にした
がって選択する。The selection control circuit 40 includes the error monitoring circuit 20.
Input the result of error monitoring of the transmission line in a, 20b,
It is determined whether selection switching is necessary, and the determination result is output as a selection control signal. The selection circuit 50 selects one of the two transmission data to be transmitted to the transmission line according to the selection control signal.
【００３２】水平誤り検出手段６０ａ，６０ｂは、遅延
回路３０ａ，３０ｂにおけるクロック異常にともなう伝
送データの水平方向の誤りを監視する。水平誤りの監視
には、水平パリティチェック方式やＣＲＣ方式などがあ
る。本実施形態における水平誤り検出手段６０ａ，６０
ｂは、水平パリティチェック方式を採用したものとす
る。なお、ＣＲＣ方式を採用したものについては、第二
実施形態として後述する。The horizontal error detectors 60a and 60b monitor horizontal errors in the transmission data due to clock abnormalities in the delay circuits 30a and 30b. The horizontal error check includes a horizontal parity check method and a CRC method. Horizontal error detection means 60a, 60 in this embodiment
For b, the horizontal parity check method is adopted. In addition, what adopted the CRC system is mentioned later as a second embodiment.
【００３３】水平誤り検出手段６０ａ，６０ｂは、遅延
前演算回路６１ａ，６１ｂと、遅延後演算回路６２ａ，
６２ｂとを有している。遅延前演算回路６１ａ，６１ｂ
は、遅延回路３０ａ，３０ｂに入力される前の伝送デー
タについて水平パリティチェックの演算処理を行い、演
算処理の結果である水平パリティビット（遅延前演算結
果）を伝送データに付加する。The horizontal error detecting means 60a and 60b include pre-delay operation circuits 61a and 61b and post-delay operation circuits 62a and 62a.
62b. Pre-delay operation circuits 61a and 61b
Performs a horizontal parity check calculation process on the transmission data before being input to the delay circuits 30a and 30b, and adds a horizontal parity bit (pre-delay calculation result) that is the result of the calculation process to the transmission data.
【００３４】遅延後演算回路６２ａ，６２ｂは、遅延回
路３０ａ，３０ｂからの伝送データ及び付加された遅延
前演算結果を入力して、この遅延前演算結果を取り出
す。そして、遅延前演算結果が取り出された後の伝送デ
ータについて水平パリティチェックの演算処理を行い、
この演算処理の結果である水平パリティビット（遅延後
演算結果）を得る。The post-delay operation circuits 62a and 62b receive the transmission data from the delay circuits 30a and 30b and the added pre-delay operation result and take out the pre-delay operation result. Then, the calculation processing of the horizontal parity check is performed on the transmission data after the pre-delay calculation result is extracted,
A horizontal parity bit (delayed operation result) which is the result of this operation processing is obtained.
【００３５】さらに、遅延後演算回路６２ａ，６２ｂ
は、伝送データから取り出した遅延前演算結果と、演算
処理の結果得られた遅延後演算結果との比較を行う。比
較の結果が異なる場合は、遅延回路３０ａ，３０ｂにお
いて異常が発生したものと判断して水平誤りアラーム信
号を出力する。Further, post-delay operation circuits 62a and 62b
Compares the pre-delay operation result extracted from the transmission data with the post-delay operation result obtained as a result of the operation processing. If the comparison results are different, it is determined that an abnormality has occurred in the delay circuits 30a and 30b, and a horizontal error alarm signal is output.
【００３６】ところで、伝送路Ａ，Ｂにより搬送されて
くる伝送データａ，ｂは、パラレル展開されたものであ
ってもよい。この場合は、遅延前演算回路６１ａ，６１
ｂで伝送データａ，ｂのビットごとに水平パリティ演算
を行い、遅延後演算回路６２ａ，６２ｂでビットごとに
水平パリティの演算結果の比較を行うことで、複数本の
パラレルデータについての誤り監視が可能となる。By the way, the transmission data a and b carried by the transmission lines A and B may be expanded in parallel. In this case, the pre-delay operation circuits 61a, 61
The horizontal parity operation is performed for each bit of the transmission data a and b in b, and the operation results of the horizontal parity are compared for each bit in the post-delay operation circuits 62a and 62b, thereby performing error monitoring for a plurality of parallel data. It will be possible.
【００３７】すなわち、パラレル展開された伝送データ
ａ，ｂについても、ビットごとのパリティ演算及び演算
結果の比較を行うことで、伝送データａ，ｂの水平方向
の誤りを検出することができる。That is, with respect to the parallel-developed transmission data a and b, it is possible to detect an error in the horizontal direction of the transmission data a and b by performing the parity calculation for each bit and the comparison of the calculation results.
【００３８】次に、本実施形態の伝送路故障時無瞬断切
替回路の動作について、図２及び図３を参照して説明す
る。図２は、伝送路故障時無瞬断切替回路が正常に動作
した場合、また、図３は、伝送路故障時無瞬断切替回路
における遅延回路に異常が発生した場合の各データの構
成を示すデータチャートである。Next, the operation of the non-instantaneous-interruption switching circuit at the time of transmission line failure of this embodiment will be described with reference to FIGS. 2 and 3. FIG. 2 shows the configuration of each data when the transmission line failure non-disruption switching circuit operates normally, and FIG. 3 shows the configuration of each data when the delay circuit in the transmission line failure non-disruption switching circuit has an abnormality. It is a data chart shown.
【００３９】図２及び図３において、伝送路Ａ，伝送路
Ｂにより送られてくる伝送データのそれぞれを伝送デー
タａ，伝送データｂとする。そして、例えば伝送データ
ａの“ａ１”と、伝送データｂの“ｂ１”とは内容が同
一であることを示す。In FIGS. 2 and 3, the transmission data sent through the transmission path A and the transmission path B are referred to as transmission data a and transmission data b, respectively. Then, for example, "a1" of the transmission data a and "b1" of the transmission data b indicate that the contents are the same.
【００４０】さらに、伝送データ内に示す記号のうち、
“Ｆ”はフレームの先頭を、“空”は水平パリティビッ
トの挿入位置として使用できる空き領域を、また、“Ｐ
ＴＹ”は水平パリティビットが挿入された領域を示すも
のとする。なお、遅延後演算回路６２ａ，６２ｂは、遅
延前演算回路６１ａ，６１ｂから、遅延回路３０ａ，３
０ｂを介さずに、直接、遅延前演算結果を受け取ること
ができる。Further, among the symbols shown in the transmission data,
"F" is the beginning of the frame, "empty" is an empty area that can be used as a horizontal parity bit insertion position, and "P"
It is assumed that TY ″ indicates an area in which the horizontal parity bit is inserted. The post-delay operation circuits 62a and 62b are changed from the pre-delay operation circuits 61a and 61b to the delay circuits 30a and 3b.
The pre-delay operation result can be directly received without going through 0b.
【００４１】まず、伝送路故障時無瞬断切替回路の遅延
回路が正常な場合の動作について説明する。ここでは、
図２に示すように、伝送データａにおける“ａ７”が誤
りであるものとする。また、伝送路Ａにおける伝送デー
タａはタイミングＴ１の時点を、伝送路Ｂにおける伝送
データｂはタイミングＴ２の時点をそれぞれフレーム先
頭とする。すなわち、伝送データａと伝送データｂと
は、互いに位相がずれているものとする。First, the operation when the delay circuit of the non-interruptive switching circuit at the time of transmission line failure is normal will be described. here,
As shown in FIG. 2, it is assumed that "a7" in the transmission data a is erroneous. Further, the transmission data a on the transmission path A has a time point at the timing T1, and the transmission data b on the transmission path B has a time point at the timing T2 as a frame head. That is, it is assumed that the transmission data a and the transmission data b are out of phase with each other.
【００４２】互いに位相のずれた伝送データａ，ｂが、
それぞれ位相補償回路１０ａ，１０ｂにおいて、タイミ
ングＴ３の時点で位相を一致させるように同期処理さ
れ、遅延回路書き込みデータ（遅延前伝送データ）ａ，
ｂとして、遅延回路３０ａ，３０ｂ，誤り監視回路２０
ａ，２０ｂ及び遅延前演算回路６１ａ，６１ｂへ送られ
る。Transmission data a and b, which are out of phase with each other,
In the phase compensating circuits 10a and 10b, respectively, synchronous processing is performed at timing T3 so as to match the phases, and delay circuit write data (transmission data before delay) a,
b, the delay circuits 30a and 30b, the error monitoring circuit 20
a, 20b and pre-delay operation circuits 61a, 61b.
【００４３】遅延回路３０ａ，３０ｂにおいて、遅延回
路書き込みデータａ，ｂが、誤り監視回路２０ａ，２０
ｂにおける誤り監視時間に相当する時間だけ遅延処理さ
れる。この遅延処理によりタイミングＴ４の時点まで遅
延された遅延回路書き込みデータａ，ｂが、遅延回路読
み出しデータ（遅延後伝送データ）ａ，ｂとして選択回
路５０へ送られる。In the delay circuits 30a and 30b, the delay circuit write data a and b are converted into the error monitoring circuits 20a and 20.
Delay processing is performed for a time corresponding to the error monitoring time in b. The delay circuit write data a and b delayed up to the timing T4 by this delay process are sent to the selection circuit 50 as delay circuit read data (delayed transmission data) a and b.
【００４４】一方、誤り監視回路２０ａにおいて、伝送
データａの垂直誤りの検出が行われる。誤り検出の結
果、“ａ７”の誤りが検出されると、この検出結果を示
す伝送路誤り監視結果ａが、タイミングＴ５の時点で選
択制御回路４０へ送られる。選択制御回路４０におい
て、伝送路誤り監視結果ａの入力にともない、選択制御
信号が選択回路５０へ送られる。On the other hand, the error monitoring circuit 20a detects a vertical error in the transmission data a. When the error “a7” is detected as a result of the error detection, the transmission line error monitoring result a indicating the detection result is sent to the selection control circuit 40 at the timing T5. In the selection control circuit 40, a selection control signal is sent to the selection circuit 50 in response to the input of the transmission path error monitoring result a.
【００４５】選択回路５０において、選択制御信号の受
信時であるタイミングＴ５において、遅延回路読み出し
データａから遅延回路読み出しデータｂに、選択データ
の切り替えが行われ、伝送路へ送信される。この選択の
切り替えが行われた選択データは、その切り替えの前後
におけるデータ系列に矛盾がなく、かつ誤りデータも含
まれていない。In the selection circuit 50, at timing T5 when the selection control signal is received, the selection data is switched from the delay circuit read data a to the delay circuit read data b and is transmitted to the transmission line. The selection data for which the selection has been switched has no contradiction in the data series before and after the switching, and does not include error data.
【００４６】なお、水平誤り検出手段６０ａ，６０ｂに
おいては、遅延後演算回路６２ａ，６２ｂでの水平誤り
検出の結果、水平方向の誤りが検出されないことから、
水平誤りアラーム信号ａ，ｂが出力されることはない。In the horizontal error detecting means 60a and 60b, no horizontal error is detected as a result of horizontal error detection in the post-delay operation circuits 62a and 62b.
The horizontal error alarm signals a and b are never output.
【００４７】次に、伝送路故障時無瞬断切替回路の遅延
回路において異常が発生したため遅延回路読み出しデー
タに一部重複が生じた場合の動作について図３を参照し
て説明する。ここでは、遅延回路読み出しデータｂが、
“ｂ２”及び“ｂ３”においてデータ重複しているもの
とする。Next, the operation when a part of the delay circuit read data is duplicated due to an abnormality occurring in the delay circuit of the circuit for instantaneously disconnecting when there is a transmission line failure will be described with reference to FIG. Here, the delay circuit read data b is
It is assumed that the data is duplicated in "b2" and "b3".
【００４８】同図に示すように、位相のずれた伝送デー
タａ，ｂが、位相補償回路１０ａ，１０ｂにおいて同期
処理され、遅延回路書き込みデータａ，ｂとして遅延回
路３０ａ，３０ｂ，誤り監視回路２０ａ，２０ｂ及び遅
延前演算回路６１ａ，６１ｂへ送られる。As shown in the figure, the phase-shifted transmission data a and b are synchronously processed by the phase compensating circuits 10a and 10b, and the delay circuits 30a and 30b as the delay circuit write data a and b and the error monitoring circuit 20a. , 20b and pre-delay operation circuits 61a, 61b.
【００４９】遅延回路３０ａ，３０ｂにおいて、遅延回
路書き込みデータａ，ｂが、タイミングＴ４の時点まで
遅延され、遅延回路読み出しデータａ，ｂとして選択回
路５０へ送られる。誤り監視回路２０ａ，２０ｂにおい
て、伝送データａの“ａ７”の誤りが検出され、この検
出結果を示す伝送路誤り監視結果ａがタイミングＴ５の
時点で選択制御回路４０へ送られる。In the delay circuits 30a and 30b, the delay circuit write data a and b are delayed until the timing T4 and sent to the selection circuit 50 as the delay circuit read data a and b. The error monitoring circuits 20a and 20b detect an error "a7" in the transmission data a, and the transmission line error monitoring result a indicating the detection result is sent to the selection control circuit 40 at the timing T5.
【００５０】選択制御回路４０において、伝送路誤り監
視結果ａの入力にともない選択制御信号が選択回路５０
へ出力される。選択制御信号が入力された選択回路５０
において、遅延回路読み出しデータａから遅延回路読み
出しデータｂへ選択の切り替えが行われ、選択データと
して伝送路へ送信される。In the selection control circuit 40, the selection control signal is sent to the selection circuit 50 in response to the input of the transmission path error monitoring result a.
Is output to. Selection circuit 50 to which selection control signal is input
At, the selection is switched from the delay circuit read data a to the delay circuit read data b, and the selected data is transmitted to the transmission line.
【００５１】ここで、遅延回路読み出しデータｂは、タ
イミングＴ６，Ｔ７におけるデータ重複を含んでいるた
め、タイミングＴ６以降、遅延回路読み出しデータａと
ｂとの間に位相のずれが生じる。この位相のずれた状態
で、タイミングＴ５の時点において選択の切り替えが行
われると、選択データは、誤りデータは存在しないもの
の、タイミングＴ５の前後でデータ系列に矛盾が生じ
る。Here, since the delay circuit read data b includes the data duplication at the timings T6 and T7, the phase shift occurs between the delay circuit read data a and the timing b after the timing T6. If the selection is switched at the timing T5 in this phase-shifted state, the selected data will be inconsistent in the data series before and after the timing T5, although no error data exists.
【００５２】そこで、遅延回路３０ａ，３０ｂの前後の
伝送データに対して水平パリティ演算を行うことによ
り、選択データの時間軸上のデータ系列の矛盾を検出す
る。この検出を行うため、遅延回路書き込みデータａ，
ｂが入力された遅延前演算回路６１ａ，６１ｂにおい
て、それら遅延回路書き込みデータａ，ｂの水平パリテ
ィ演算が行われ、演算結果が遅延前演算結果として遅延
回路書き込みデータａ，ｂに付加される。Therefore, horizontal parity operation is performed on the transmission data before and after the delay circuits 30a and 30b to detect the inconsistency of the data series of the selected data on the time axis. In order to perform this detection, the delay circuit write data a,
In the pre-delay operation circuits 61a and 61b to which b is input, horizontal parity operation of the delay circuit write data a and b is performed, and the operation result is added to the delay circuit write data a and b as the pre-delay operation result.
【００５３】この遅延回路書き込みデータａ，ｂへの遅
延前演算結果の付加は、図２の伝送データａ，ｂにおけ
る“空”の領域を所定位置とし、遅延前演算結果を挿入
することで行うことができる。この“空”の領域に遅延
前演算結果を挿入した状態が、同図の遅延書き込みデー
タａ，ｂの“ＰＴＹ”である。The pre-delay operation result is added to the delay circuit write data a, b by inserting the pre-delay operation result with the "empty" area in the transmission data a, b of FIG. 2 as a predetermined position. be able to. The state in which the pre-delay operation result is inserted into this "empty" area is the "PTY" of the delayed write data a and b in the figure.
【００５４】遅延前演算結果が挿入された遅延回路書き
込みデータａ，ｂが遅延後演算回路６２ａ，６２ｂにお
いて受け取られ、遅延前演算結果が取り出される。遅延
前演算結果が取り出された後、遅延回路書き込みデータ
ａ，ｂが水平パリティ演算される。この水平パリティ演
算の結果である遅延後演算結果と、遅延前演算結果とが
比較され、両演算結果が異なる場合は遅延回路３０ａ，
３０ｂの故障と判断され、水平誤りアラーム信号が遅延
後演算回路６２ａ，６２ｂから出力される。The delay circuit write data a and b in which the pre-delay operation result is inserted are received by the post-delay operation circuits 62a and 62b, and the pre-delay operation result is taken out. After the pre-delay operation result is taken out, the delay circuit write data a and b are subjected to horizontal parity operation. The post-delay operation result, which is the result of this horizontal parity operation, and the pre-delay operation result are compared. If the two operation results are different, the delay circuit 30a,
It is determined that 30b is in failure, and the horizontal error alarm signal is output from the delayed arithmetic circuits 62a and 62b.
【００５５】出力された水平誤りアラーム信号は、伝送
路に接続された設備又は装置等へ送信される。この設備
又は装置等が、水平誤りアラーム信号を受信することに
より、選択データにおけるデータ系列の矛盾の発生、及
びこの発生の原因が遅延回路３０ａ，３０ｂにおけるク
ロック異常であることを把握できる。The output horizontal error alarm signal is transmitted to equipment or devices connected to the transmission path. By receiving the horizontal error alarm signal, this equipment or device can recognize that the data series in the selected data is inconsistent and that the cause of the inconsistency is the clock abnormality in the delay circuits 30a and 30b.
【００５６】なお、遅延後演算回路６２ａ，６２ｂから
出力された水平誤りアラーム信号は、選択回路５０から
の選択データに重畳させることができる。水平誤りアラ
ーム信号を選択データに重畳させることにより、伝送路
に接続された設備や装置が、選択データを解析すること
により、水平誤りを認識することができる。また、水平
誤りアラーム信号専用の回線を設ける必要がなく、選択
データを搬送する伝送路により、水平方向の誤りを設備
等へ報知することができる。The horizontal error alarm signals output from the post-delay operation circuits 62a and 62b can be superimposed on the selection data from the selection circuit 50. By superimposing the horizontal error alarm signal on the selection data, the equipment or device connected to the transmission path can recognize the horizontal error by analyzing the selection data. Further, it is not necessary to provide a line dedicated to the horizontal error alarm signal, and the error in the horizontal direction can be notified to the equipment or the like by the transmission line carrying the selection data.
【００５７】伝送路故障時無瞬断切替回路をこのような
構成とすれば、遅延回路の故障により、位相補償回路に
おいて位相の一致処理がされた伝送データが、さらに位
相のずれを生じたときに、そのずれによる選択データに
おけるデータ系列の矛盾を外部に知らせることができ
る。With such a configuration of the transmission line failure non-instantaneous-interruption switching circuit, when the transmission data subjected to the phase matching processing in the phase compensation circuit is further deviated in phase due to the failure of the delay circuit. In addition, the discrepancy of the data series in the selected data due to the shift can be notified to the outside.
【００５８】［第二実施形態］次に、本発明の伝送路故
障時無瞬断切替装置の第二の実施形態について説明す
る。本実施形態は、第一実施形態と比較して、水平誤り
検出手段に用いられる誤り検出方式が相違する。すなわ
ち、第一実施形態では、水平誤りの検出に水平パリティ
チェック方式を用いていたのに対し、本実施形態では、
ＣＲＣ方式を用いる点で異なる。他の構成要素は第一実
施形態と同様である。[Second Embodiment] Next, a second embodiment of the apparatus for instantaneously uninterruptible switching upon failure of a transmission line according to the present invention will be described. The present embodiment differs from the first embodiment in the error detection method used in the horizontal error detection means. That is, in the first embodiment, the horizontal parity check method is used to detect horizontal errors, whereas in the present embodiment,
The difference is that the CRC method is used. Other components are the same as those in the first embodiment.
【００５９】上記のように、本実施形態の伝送路故障時
無瞬断切替装置における水平誤りの検出には、ＣＲＣ
（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）
方式が用いられる。ＣＲＣ方式とは、ブロック単位の誤
り検出に巡回符号を用いたものをいう。巡回符号は、生
成多項式（Ｘ４＋Ｘ＋１）を因数として構成される。As described above, the CRC is used to detect the horizontal error in the hitless switching device for transmission line failure of the present embodiment.
(Cyclic Redundancy Check)
Method is used. The CRC method is a method that uses a cyclic code for error detection in block units. The cyclic code is configured with a generator polynomial (X 4 + X + 1) as a factor.
【００６０】ＣＲＣ方式による誤り検出について説明す
る。遅延前演算回路６１ａ，６１ｂにおいて、（ｎ−
ｋ）ビットの伝送データの多項式Ｐ（ｘ）がｋ次の生成
多項式Ｇ（ｘ）で割り算される。この演算の結果生じた
ｋビットのあまり多項式Ｒ（ｘ）がチェックビットとし
て伝送データ（情報ビット）に付加される。この付加に
よりつくられたｎビットのコードＦ（ｘ）＝ｘ ｋＰ
（ｘ）＋Ｒ（ｘ）が遅延回路書き込みデータａ，ｂの所
定の領域へ挿入される。Error detection by the CRC method will be described.
It In the pre-delay operation circuits 61a and 61b, (n-
k) Generation of a polynomial P (x) of transmission data of bits of order k
It is divided by the polynomial G (x). Resulted from this operation
Too many k-bit polynomials R (x) are used as check bits
It is added to the transmission data (information bit). To this addition
N-bit code F (x) = x kP
(X) + R (x) is the delay circuit write data a, b
It is inserted into a fixed area.
【００６１】遅延後演算回路６２ａ，６２ｂにおいて、
遅延回路３０ａ，３０ｂで誤りＥ（ｘ）が加わったとき
の遅延回路読み出しデータ（受信コード）Ｈ（ｘ）＝Ｆ
（ｘ）＋Ｅ（ｘ）がＧ（ｘ）で割り算される。この演算
の結果、余りがあるときは遅延回路３０ａ，３０ｂにお
いてクロック異常が発生したもの判断され、水平誤りア
ラーム信号が出力される。一方、余りがないときは遅延
回路３０ａ，３０ｂにおいて異常が発生していないもの
と判断される。In the post-delay operation circuits 62a and 62b,
Delay circuit read data (reception code) H (x) = F when error E (x) is added in the delay circuits 30a and 30b
(X) + E (x) is divided by G (x). If there is a surplus as a result of this calculation, it is determined that a clock abnormality has occurred in the delay circuits 30a and 30b, and a horizontal error alarm signal is output. On the other hand, when there is no remainder, it is determined that no abnormality has occurred in the delay circuits 30a and 30b.
【００６２】伝送路故障時無瞬断切替装置をこのような
構成とすると、ＣＲＣ方式を用いた水平誤り検出手段に
おいても、伝送データの水平方向について誤り検出を行
うことができる。また、ＣＲＣ方式は、巡回符号を使う
ため、誤り検出能力を向上させることができるととも
に、符号器や復号器を用いて水平誤り検出手段を簡単に
構成することができる。If the transmission line failure non-instantaneous-interruption switching device has such a configuration, even horizontal error detecting means using the CRC system can detect an error in the horizontal direction of the transmission data. Further, since the CRC method uses a cyclic code, it is possible to improve the error detection capability, and at the same time, it is possible to simply configure the horizontal error detecting means using an encoder and a decoder.
【００６３】そして、ＣＲＣ方式を用いて、水平方向の
誤りを検出することにより、従来の伝送路故障時無瞬断
切替装置で検出できなかった、時間軸方向の位相のずれ
などを検出できるため、異常が発生したことを設備や装
置へ知らせることができる。By using the CRC method to detect an error in the horizontal direction, it is possible to detect a phase shift in the time axis direction, which could not be detected by the conventional non-instantaneous interruption switching device at the time of transmission line failure. It is possible to notify the equipment or device that an abnormality has occurred.
【００６４】[0064]
【発明の効果】以上のように、本発明によれば、垂直パ
リティチェック方式では検出できない、遅延回路におけ
るクロックの欠落や重複などの異常にともなう伝送デー
タの時間軸方向の欠落，重複及び位相のずれを、水平誤
り検出手段を設けることで検出可能となる。As described above, according to the present invention, it is possible to detect the loss, duplication, and phase of the transmission data in the time axis direction due to an abnormality such as clock loss or duplication in the delay circuit, which cannot be detected by the vertical parity check method. The deviation can be detected by providing the horizontal error detecting means.
【００６５】また、検出結果を水平誤りアラーム信号と
して出力することで、伝送データを受信する設備や装置
に対し、選択回路における選択の切り替えの前後におけ
る伝送データのデータ系列に異常があること、データ系
列の異常が遅延回路のクロック異常を原因とすること及
び選択回路における選択の切り替えが無瞬断で行えない
状態であることを通知することができる。Further, by outputting the detection result as a horizontal error alarm signal, there is an abnormality in the data sequence of the transmission data before and after the switching of the selection in the selection circuit to the equipment or device receiving the transmission data, It is possible to notify that the abnormality of the series is caused by the clock abnormality of the delay circuit and that the selection in the selection circuit cannot be switched without interruption.
【００６６】また、伝送データを受信する設備や装置
が、水平誤りアラーム信号を受信することにより、受信
した伝送データによる誤動作防止への対応を図ることが
できる。また、水平誤り検出手段に水平パリティチェッ
ク方式を用いることで、簡易な構成で誤り検出を行うこ
とができる。さらに、水平誤り検出手段にＣＲＣ方式を
用いることで、巡回符号の使用による誤り検出精度を向
上できるとともに、簡易な構成で誤り検出が可能とな
る。Further, by receiving the horizontal error alarm signal by the equipment or device receiving the transmission data, it is possible to prevent malfunction due to the received transmission data. Further, by using the horizontal parity check method for the horizontal error detecting means, error detection can be performed with a simple configuration. Further, by using the CRC method for the horizontal error detecting means, it is possible to improve the error detection accuracy by using the cyclic code, and it is possible to detect the error with a simple configuration.
【図１】本発明の第一実施形態の伝送路故障時無瞬断切
替装置の内部構成を示すブロック図である。FIG. 1 is a block diagram showing an internal configuration of a transmission line failure-free instantaneous interruption switching device according to a first embodiment of the present invention.
【図２】正常な伝送路故障時無瞬断切替装置における各
データの構成を示すデータチャートである。FIG. 2 is a data chart showing a configuration of each data in the hitless switching device at the time of a normal transmission line failure.
【図３】遅延回路に故障のある伝送路故障時無瞬断切替
装置における各データの構成を示すデータチャートであ
る。FIG. 3 is a data chart showing a configuration of each data in the non-instantaneous-interruption switching device at the time of failure of a transmission line having a failure in a delay circuit.
【図４】従来の伝送路切替装置の内部構成を示すブロッ
ク図である。FIG. 4 is a block diagram showing an internal configuration of a conventional transmission line switching device.
１ 伝送路故障時無瞬断切替装置 １０ 位相補償手段 １１ 位相補償回路 ２０ 誤り監視回路 ３０ 遅延回路 ４０ 選択制御回路 ５０ 選択回路 ６０ 水平誤り検出手段 ６１ 遅延前演算回路 ６２ 遅延後演算回路 １００，２００ 入力端 １１０，２１０ インタフェース回路 １２０，２２０ 信号断検出回路 １３０，２３０ 遅延回路 ３００ 切替回路 ４００ 出力端 1 Switching device without interruption during transmission line failure 10 Phase compensation means 11 Phase compensation circuit 20 Error monitoring circuit 30 delay circuits 40 selection control circuit 50 selection circuit 60 Horizontal error detection means 61 Pre-delay operation circuit 62 Delay circuit 100,200 input end 110, 210 interface circuit 120, 220 Signal loss detection circuit 130,230 Delay circuit 300 switching circuit 400 output end
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 1/22 H04L 1/00 Front page continued (58) Fields surveyed (Int.Cl. 7 , DB name) H04L 1/22 H04L 1/00
Claims (6)
れぞれに、前記伝送データについて垂直方向に誤り検出
を行う垂直誤り監視回路と、この垂直誤り監視回路にお
ける前記誤り検出の所要時間だけ前記伝送データを遅延
させる遅延回路と、前記二つの伝送データのうち、前記
垂直誤り監視回路において誤りが検出されたものから誤
りが検出されなかったものに選択を切り替え選択データ
として前記伝送路へ送信する選択回路と、を有する伝送
路故障時無瞬断切替装置であって、 前記二つの伝送路のそれぞれに、 前記伝送データの水平方向の誤り検出を行うとともに、
この検出の結果、誤りが発見されたときに水平誤りアラ
ーム信号を外部に出力する水平誤り検出手段を設けたこ
とを特徴とする伝送路故障時無瞬断切替装置。1. A vertical error monitoring circuit for detecting an error in the transmission data in a vertical direction on each of two transmission lines carrying the transmission data, and the transmission for a time required for the error detection in the vertical error monitoring circuit. A delay circuit for delaying data, and a selection of transmitting the selected transmission data to the transmission path as selection data by switching between one of the two transmission data in which an error is detected in the vertical error monitoring circuit and one in which no error is detected. A transmission line failure-free switching device having a circuit, wherein each of the two transmission lines performs horizontal error detection of the transmission data,
As a result of this detection, a horizontal error detection means for outputting a horizontal error alarm signal to the outside when an error is found is provided, and a transmission line failure non-interruption switching device.
データとして受け取ってブロックごとの演算処理を行う
遅延前演算回路と、 この遅延前演算回路における演算処理の結果を遅延前演
算結果として受け取るとともに、前記遅延回路から出力
されてきた前記伝送データを遅延後伝送データとして受
け取り、この受け取った遅延後伝送データをブロックご
とに演算処理し、この演算処理の結果得られた遅延後演
算結果と前記遅延前演算結果とを比較して、両演算結果
が異なるときに前記水平誤りアラーム信号を出力する遅
延後演算回路とを設けたことを特徴とする請求項１記載
の伝送路故障時無瞬断切替装置。2. A pre-delay arithmetic circuit that receives the transmission data input to the delay circuit as pre-delay transmission data and performs arithmetic processing for each block in the horizontal error detecting means, and an arithmetic operation in the pre-delay arithmetic circuit. The result of the processing is received as a pre-delay operation result, the transmission data output from the delay circuit is received as post-delay transmission data, and the received post-delay transmission data is arithmetically processed for each block. 7. A post-delay operation circuit for comparing the obtained post-delay operation result with the pre-delay operation result and outputting the horizontal error alarm signal when the two operation results are different from each other. 1. A switching device without interruption during a transmission line failure according to 1.
データについて水平パリティチェックの演算処理を行
い、かつこの演算処理の結果を前記遅延前演算結果と
し、前記遅延前伝送データに付加して前記遅延回路へ送
り、 前記遅延後演算回路が、前記遅延後伝送データ及びこの
遅延後伝送データに付加された前記遅延前演算結果を受
け取り、かつ前記遅延後伝送データについて水平パリテ
ィチェックの演算処理を行った結果である前記遅延後演
算結果と前記遅延前演算結果とを比較して、両演算結果
が異なるときに前記水平誤りアラーム信号を出力するこ
とを特徴とする請求項２記載の伝送路故障時無瞬断切替
装置。3. The pre-delay operation circuit performs a horizontal parity check operation process on the pre-delay transmission data, and adds the result of the operation process as the pre-delay operation result to the pre-delay transmission data. Sending to the delay circuit, the post-delay operation circuit receives the post-delay transmission data and the pre-delay operation result added to the post-delay transmission data, and performs a horizontal parity check operation process on the post-delay transmission data. The transmission line fault according to claim 2, wherein the post-delay operation result, which is the result of the execution, is compared with the pre-delay operation result, and the horizontal error alarm signal is output when the two operation results are different. Switch without momentary interruption.
データについてＣＲＣ方式による演算処理を行い、かつ
この演算処理の結果得られたチェックビットを前記遅延
前演算結果とし、前記遅延前伝送データに付加して前記
遅延回路へ送り、 前記遅延後演算回路が、前記遅延後伝送データに付加さ
れた前記遅延前演算結果を受け取り前記ＣＲＣ方式によ
る演算処理を行い、この演算処理の結果、誤りが検出さ
れたときに前記水平誤りアラーム信号を出力することを
特徴とする請求項２記載の伝送路故障時無瞬断切替装
置。4. The pre-delay operation circuit performs an operation process on the pre-delay transmission data by a CRC method, and a check bit obtained as a result of the operation process is set as the pre-delay operation result. To the delay circuit, the post-delay arithmetic circuit receives the pre-delay arithmetic result added to the post-delay transmission data, and performs arithmetic processing by the CRC method. The non-instantaneous disconnection switching device according to claim 2, wherein the horizontal error alarm signal is output when the horizontal error alarm signal is detected.
いるときに、 前記遅延前演算回路が、前記伝送データについてビット
ごとに水平パリティ演算を行い、 前記遅延後演算回路が、前記伝送データについてビット
ごとに前記遅延前演算結果と前記遅延後演算結果とを比
較することを特徴とする請求項２〜４のいずれかに記載
の伝送路故障時無瞬断切替装置。5. When the transmission data is expanded in parallel, the pre-delay operation circuit performs a horizontal parity operation for each bit of the transmission data, and the post-delay operation circuit outputs a bit of the transmission data. The non-instantaneous interruption switching device according to claim 2 , wherein the pre-delay calculation result and the post-delay calculation result are compared for each .
ラーム信号を、前記選択回路から出力される前記選択デ
ータに重畳することを特徴とする請求項２〜５のいずれ
かに記載の伝送路故障時無瞬断切替装置。Wherein said delay after the operation circuit, the horizontal error A <br/> alarm signals, any one of claims 2-5, characterized in that superimposed on the selection data output from the selecting circuit Switching device for no interruption when the transmission line fails.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174492A JP3439430B2 (en) | 2000-06-09 | 2000-06-09 | Instantaneous interruption switching device at transmission line failure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174492A JP3439430B2 (en) | 2000-06-09 | 2000-06-09 | Instantaneous interruption switching device at transmission line failure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358700A JP2001358700A (en) | 2001-12-26 |
| JP3439430B2 true JP3439430B2 (en) | 2003-08-25 |
Family
ID=18676522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000174492A Expired - Fee Related JP3439430B2 (en) | 2000-06-09 | 2000-06-09 | Instantaneous interruption switching device at transmission line failure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439430B2 (en) |
-
2000
- 2000-06-09 JP JP2000174492A patent/JP3439430B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358700A (en) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07177116A (en) | Digital signal transmitter | |
| JP3439430B2 (en) | Instantaneous interruption switching device at transmission line failure | |
| US6006352A (en) | Bitstream decoding apparatus with reduced error correction processing and decoding method | |
| JP2778625B2 (en) | Failure assessment method | |
| JPH10190607A (en) | Circuit monitoring system | |
| US20040190463A1 (en) | Change-over apparatus | |
| JPH10262098A (en) | Line protection system | |
| JP2859086B2 (en) | Path monitoring device | |
| JP2591455B2 (en) | Communication device | |
| JP2606160B2 (en) | Failure detection method for parity check circuit | |
| JP3016280B2 (en) | In-device monitoring method | |
| JP2002246917A (en) | Parity check system and parity check method | |
| JPH01241949A (en) | Signal processing circuit | |
| JP3343904B2 (en) | Transmission line switching system | |
| JP2616695B2 (en) | Line switching device | |
| JPS6288450A (en) | Line supervisory system | |
| JP2624210B2 (en) | In-device monitoring circuit | |
| JP2970591B2 (en) | Redundant transmission monitoring system | |
| JP2550413B2 (en) | Synchronous image transmission device | |
| JP2754713B2 (en) | Synchronous switching device | |
| JP3051026B2 (en) | Parity operation circuit and operation method thereof | |
| JPH02209022A (en) | Crc forming bit check system | |
| JPH1115698A (en) | Method for reporting failure and mechanism therefor | |
| JPH04365156A (en) | Data transmission error detection circuit | |
| JP2000209243A (en) | Monitoring system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |