JP3437660B2 - クロック生成装置 - Google Patents
クロック生成装置Info
- Publication number
- JP3437660B2 JP3437660B2 JP29147094A JP29147094A JP3437660B2 JP 3437660 B2 JP3437660 B2 JP 3437660B2 JP 29147094 A JP29147094 A JP 29147094A JP 29147094 A JP29147094 A JP 29147094A JP 3437660 B2 JP3437660 B2 JP 3437660B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- synchronization
- information
- symbol
- received signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散された
信号を受信する受信機に備えられ、該受信機の内部で用
いるシンボルクロックを生成するクロック生成装置に関
するものである。
信号を受信する受信機に備えられ、該受信機の内部で用
いるシンボルクロックを生成するクロック生成装置に関
するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次の文献に記載されるものがあった。 文献；“デジタル移動通信技術”日本工業技術センター
発行、P.127 スペクトル拡散された信号を受信する受信装置は、復調
のためのシンボルクロックが必要であり、クロック生成
装置を備えている。従来の最も単純なクロック生成装置
は、送信機側で用いているチップクロックと同じものを
分周することで、クロックを生成している。ところが、
無線通信では伝搬路を信号が通過するあいだに、受信信
号におけるチップクロックの位相及び周期が変化する。
そのため、クロック生成装置に同期捕捉回路と同期追従
回路等を設けている。同期捕捉回路によって初期捕捉さ
れた同期点を、上記文献に示されている遅延ロックルー
プ（Delay Lock Loop ；以下、ＤＬＬという）等で構成
された同期追従回路で、位相を追従し、結果として得ら
れるチップクロックを分周することで、シンボルクロッ
クを生成している。
例えば、次の文献に記載されるものがあった。 文献；“デジタル移動通信技術”日本工業技術センター
発行、P.127 スペクトル拡散された信号を受信する受信装置は、復調
のためのシンボルクロックが必要であり、クロック生成
装置を備えている。従来の最も単純なクロック生成装置
は、送信機側で用いているチップクロックと同じものを
分周することで、クロックを生成している。ところが、
無線通信では伝搬路を信号が通過するあいだに、受信信
号におけるチップクロックの位相及び周期が変化する。
そのため、クロック生成装置に同期捕捉回路と同期追従
回路等を設けている。同期捕捉回路によって初期捕捉さ
れた同期点を、上記文献に示されている遅延ロックルー
プ（Delay Lock Loop ；以下、ＤＬＬという）等で構成
された同期追従回路で、位相を追従し、結果として得ら
れるチップクロックを分周することで、シンボルクロッ
クを生成している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
クロック生成装置では、次のような課題があった。同期
捕捉回路によって初期捕捉された同期点を、同期追従回
路が追従することによってシンボルクロックを生成して
いる。ところが、同期点を変更する場合、チップクロッ
クが得られなくなるため、シンボルクロックを発生する
ことができなくなる。また、レイク（ＲＡＫＥ）などの
パスダイバーシチを行う場合、各受信信号の伝送路が異
なっているので、同期捕捉回路が各同期追従回路に割り
当てる同期点は、各同期追従回路毎にそれぞれ異なる。
即ち、伝送路毎に異なる。そのため、どの同期追従回路
から得られるチップクロックを用いても、すべての同期
追従回路を満足するシンボルクロックを生成することが
困難であった。
クロック生成装置では、次のような課題があった。同期
捕捉回路によって初期捕捉された同期点を、同期追従回
路が追従することによってシンボルクロックを生成して
いる。ところが、同期点を変更する場合、チップクロッ
クが得られなくなるため、シンボルクロックを発生する
ことができなくなる。また、レイク（ＲＡＫＥ）などの
パスダイバーシチを行う場合、各受信信号の伝送路が異
なっているので、同期捕捉回路が各同期追従回路に割り
当てる同期点は、各同期追従回路毎にそれぞれ異なる。
即ち、伝送路毎に異なる。そのため、どの同期追従回路
から得られるチップクロックを用いても、すべての同期
追従回路を満足するシンボルクロックを生成することが
困難であった。
【０００４】
【課題を解決するための手段】第１の発明は、上記課題
を解決するために、送信機によって送信データがスペク
トル拡散された信号を受信する受信機に備えられ、該受
信信号に対応するシンボルクロックを生成するクロック
生成装置を、次のように構成している。即ち、本発明の
クロック生成装置は、前記受信信号に対して擬似雑音符
号を用い前記送信機に対する同期情報を検出する同期捕
捉器と、予め定められた関数に基づいて前記同期情報を
演算し該演算結果をクロック情報として送出するクロッ
ク情報演算器と、前記クロック情報と前記送信データの
拡散符号長とを用いてその時点で受信しているシンボル
長を求め、該求めたシンボル長をチップクロックでカウ
ントすることで得られるタイミングで、前記シンボルク
ロックを生成するクロック生成器とを、備えている。第
２の発明は、第１の発明における同期捕捉器を、前記受
信信号に対する前記擬似雑音符号の同期点を予め定めら
れた数求め、該定められた数の同期点の位置を前記同期
情報として検出する構成としている。第３の発明は、第
２の発明において、予め定められた関数を、前記定めら
れた数の同期点の位置の平均値を求める関数としてい
る。第４の発明は、第２の発明において、予め定められ
た関数を、前記定められた数の同期点の位置のうちの最
大値と最小値との平均を求める関数としている。
を解決するために、送信機によって送信データがスペク
トル拡散された信号を受信する受信機に備えられ、該受
信信号に対応するシンボルクロックを生成するクロック
生成装置を、次のように構成している。即ち、本発明の
クロック生成装置は、前記受信信号に対して擬似雑音符
号を用い前記送信機に対する同期情報を検出する同期捕
捉器と、予め定められた関数に基づいて前記同期情報を
演算し該演算結果をクロック情報として送出するクロッ
ク情報演算器と、前記クロック情報と前記送信データの
拡散符号長とを用いてその時点で受信しているシンボル
長を求め、該求めたシンボル長をチップクロックでカウ
ントすることで得られるタイミングで、前記シンボルク
ロックを生成するクロック生成器とを、備えている。第
２の発明は、第１の発明における同期捕捉器を、前記受
信信号に対する前記擬似雑音符号の同期点を予め定めら
れた数求め、該定められた数の同期点の位置を前記同期
情報として検出する構成としている。第３の発明は、第
２の発明において、予め定められた関数を、前記定めら
れた数の同期点の位置の平均値を求める関数としてい
る。第４の発明は、第２の発明において、予め定められ
た関数を、前記定められた数の同期点の位置のうちの最
大値と最小値との平均を求める関数としている。
【０００５】
【作用】第１の発明によれば、以上のようにクロック生
成装置を構成しているので、受信信号に対して擬似雑音
符号が用いられ、送信機に対する受信機の同期情報が、
同期捕捉器によって求められる。同期情報は、クロック
情報演算器によって、予め定められた関数に応じたクロ
ック情報に変換される。クロック生成器はクロック情報
と送信データの拡散符号長とに基づいて、その時点で受
信しているシンボル長を求め 、 そのシンボル長をチップ
クロックでカウントすることで得られるタイミングでシ
ンボルクロックを生成する。第２の発明によれば、第１
の発明における同期捕捉器は、受信信号に対する擬似雑
音符号の同期点を予め定められた数求め、その求められ
た同期点の位置が同期情報としてクロック情報演算器に
送られる。第３の発明によれば、第２の発明における同
期捕捉器から出力された同期情報の同期点の位置の平均
値が、クロック情報演算器によって求められ、その平均
値がクロック情報として、クロック生成器に供給され
る。第４の発明によれば、第２の発明における同期捕捉
器から出力された同期情報の同期点の位置のうち、最大
値と最小値との平均値がクロック情報演算器で求めら
れ、その平均値がクロック情報としてクロック生成器に
供給される。即ち、第１〜第４の発明のクロック生成装
置では、現在の同期情報を完全に把握している同期捕捉
器の同期情報を用いてシンボルクロックを生成し、従来
の同期追従回路を必要としない構成としている。従っ
て、前記課題を解決できるのである。
成装置を構成しているので、受信信号に対して擬似雑音
符号が用いられ、送信機に対する受信機の同期情報が、
同期捕捉器によって求められる。同期情報は、クロック
情報演算器によって、予め定められた関数に応じたクロ
ック情報に変換される。クロック生成器はクロック情報
と送信データの拡散符号長とに基づいて、その時点で受
信しているシンボル長を求め 、 そのシンボル長をチップ
クロックでカウントすることで得られるタイミングでシ
ンボルクロックを生成する。第２の発明によれば、第１
の発明における同期捕捉器は、受信信号に対する擬似雑
音符号の同期点を予め定められた数求め、その求められ
た同期点の位置が同期情報としてクロック情報演算器に
送られる。第３の発明によれば、第２の発明における同
期捕捉器から出力された同期情報の同期点の位置の平均
値が、クロック情報演算器によって求められ、その平均
値がクロック情報として、クロック生成器に供給され
る。第４の発明によれば、第２の発明における同期捕捉
器から出力された同期情報の同期点の位置のうち、最大
値と最小値との平均値がクロック情報演算器で求めら
れ、その平均値がクロック情報としてクロック生成器に
供給される。即ち、第１〜第４の発明のクロック生成装
置では、現在の同期情報を完全に把握している同期捕捉
器の同期情報を用いてシンボルクロックを生成し、従来
の同期追従回路を必要としない構成としている。従っ
て、前記課題を解決できるのである。
【０００６】
【実施例】図１は、本発明の実施例を示すクロック生成
装置の構成ブロック図である。このクロック生成装置
は、送信機側で送信データに対して擬似雑音符号（以
下、ＰＮ符号という）を用いてスペクトル拡散された信
号を受信する受信機に設けられ、該受信信号に対応する
シンボルクロックＳＹＣを生成する装置である。図１の
クロック生成装置は、入力端子１に接続された同期捕捉
器２を備えている。同期捕捉器２の出力側には、クロッ
ク情報演算器３が接続され、このクロック情報演算器３
の出力側が、クロック生成器４に接続されている。クロ
ック生成器４の出力端子５はシンボルクロックＳＹＣを
出力する端子であり、そのクロック生成器４は、この受
信機で用いられるチップクロックＣＣをクロック端子６
から入力する構成となっている。チップクロックＣＣ
は、この受信機のＰＮ符号を構成する各符号、即ち、各
チップの周期を律するクロック信号である。クロック情
報演算器３は予め定められた関数を用い、同期捕捉器２
の出力からクロック情報Ｃを求めるものであり、このク
ロック情報演算器３は、受信機内の中央処理装置（以
下、ＣＰＵという）とメモリとで構成されている。
装置の構成ブロック図である。このクロック生成装置
は、送信機側で送信データに対して擬似雑音符号（以
下、ＰＮ符号という）を用いてスペクトル拡散された信
号を受信する受信機に設けられ、該受信信号に対応する
シンボルクロックＳＹＣを生成する装置である。図１の
クロック生成装置は、入力端子１に接続された同期捕捉
器２を備えている。同期捕捉器２の出力側には、クロッ
ク情報演算器３が接続され、このクロック情報演算器３
の出力側が、クロック生成器４に接続されている。クロ
ック生成器４の出力端子５はシンボルクロックＳＹＣを
出力する端子であり、そのクロック生成器４は、この受
信機で用いられるチップクロックＣＣをクロック端子６
から入力する構成となっている。チップクロックＣＣ
は、この受信機のＰＮ符号を構成する各符号、即ち、各
チップの周期を律するクロック信号である。クロック情
報演算器３は予め定められた関数を用い、同期捕捉器２
の出力からクロック情報Ｃを求めるものであり、このク
ロック情報演算器３は、受信機内の中央処理装置（以
下、ＣＰＵという）とメモリとで構成されている。
【０００７】図２は、図１中のクロック生成器の構成を
示すブロック図である。このクロック生成器４は、受信
機中のＣＰＵ４−１からのデータを保持するラッチ４−
２を、備えている。ラッチ４−２の出力側は、カウンタ
４−３に接続されている。そのカウンタ４−３からシン
ボルクロックＳＹＣが出力される構成である。ラッチ４
−２は、ＣＰＵ４−１が出力するクロック情報Ｃから求
めたシンボル長を格納するものである。カウンタ４−３
は、ラッチ４−２の出力をシンボルクロックＳＹＣの立
ち下りでロードし、チップクロックＣＣの立ち上りでカ
ウントダウンし、カウンタ値が“０”になった時に出力
のＳＹＣを１チップ区間“Ｈｉ”にするものである。次
に、図１のクロック生成装置の動作を説明する。図示し
ないアンテナを介して入力した受信信号は、ベースバン
ド信号に変換された後、チップ速度でＡ／Ｄ変換されて
入力端子１に与えられる。同期捕捉器２は、入力端子１
に入力された信号Ｉｎに対して、受信機側におけるＰＮ
符号の位相をずらす等によって同期点を検出する。例え
ば、ＰＮ符号の初めから２番目で、信号Ｉｎの位相と該
ＰＮ符号の位相があったとすると、同期点の位置である
“２”が求められる。同期捕捉器２は、逐次求めた同期
点に基づく遅延プロファイルを作成する。予め定めた数
（Ｎ）の同期点の位置が、遅延プロファイルから読出さ
れ、それらが同期情報Ｔ（ｎ）（１≦ｎ≦Ｎ）としてク
ロック情報演算器３に供給される。
示すブロック図である。このクロック生成器４は、受信
機中のＣＰＵ４−１からのデータを保持するラッチ４−
２を、備えている。ラッチ４−２の出力側は、カウンタ
４−３に接続されている。そのカウンタ４−３からシン
ボルクロックＳＹＣが出力される構成である。ラッチ４
−２は、ＣＰＵ４−１が出力するクロック情報Ｃから求
めたシンボル長を格納するものである。カウンタ４−３
は、ラッチ４−２の出力をシンボルクロックＳＹＣの立
ち下りでロードし、チップクロックＣＣの立ち上りでカ
ウントダウンし、カウンタ値が“０”になった時に出力
のＳＹＣを１チップ区間“Ｈｉ”にするものである。次
に、図１のクロック生成装置の動作を説明する。図示し
ないアンテナを介して入力した受信信号は、ベースバン
ド信号に変換された後、チップ速度でＡ／Ｄ変換されて
入力端子１に与えられる。同期捕捉器２は、入力端子１
に入力された信号Ｉｎに対して、受信機側におけるＰＮ
符号の位相をずらす等によって同期点を検出する。例え
ば、ＰＮ符号の初めから２番目で、信号Ｉｎの位相と該
ＰＮ符号の位相があったとすると、同期点の位置である
“２”が求められる。同期捕捉器２は、逐次求めた同期
点に基づく遅延プロファイルを作成する。予め定めた数
（Ｎ）の同期点の位置が、遅延プロファイルから読出さ
れ、それらが同期情報Ｔ（ｎ）（１≦ｎ≦Ｎ）としてク
ロック情報演算器３に供給される。
【０００８】同期情報Ｔ（ｎ）中における同期点の最大
値Ｔmax と最小値Ｔmin の平均値が、クロック情報演算
器３によって算出され、それがクロック情報Ｃとして出
力される。即ち、同期情報Ｔ（ｎ）中の同期点の最大値
Ｔmax と最小値Ｔmin とから、次の（１）式の関数で、
クロック情報Ｃが求められる。 Ｃ＝（Ｔmax −Ｔmin ）／２ ・・・（１） 図２中のＣＰＵ４−１は、クロック情報Ｃと送信側の拡
散符号長である正規の１シンボル長Ｌを用いて、ある時
刻ｋにおけるシンボル長Ｓ（ｋ）を次の（２）式で求め
る。 Ｓ（ｋ）＝Ｌ＋Ｆ（Ｃ（ｋ）−Ｐ（ｋ−１）） ・・・（２） ここで、Ｆ（ｘ）はｘを越えない最大の整数であり、且
つ、Ｐ（ｋ）は次の（３）式によって定義されるもので
ある。 Ｐ（ｋ）＝Ｐ（ｋ−１）＋Ｆ（Ｃ（ｋ）−Ｐ（ｋ−１））・・・（３） 伝送路によって受信信号の位相と周波数が変化した場
合、拡散符号に対応する正規のチップ数の、例えば６４
に対して、シンボル長Ｓ（ｋ）は６５となったり、６３
となる。ＣＰＵ４−１によって求められたシンボル長Ｓ
（ｋ）は、ラッチ４−２に格納される。カウンタ４−３
は、与えられたシンボル長Ｓ（ｋ）に対して、チップク
ロックＣＣに同期したダウンカウントを行う。ダウンカ
ウントが終了、即ち、カウントがシンボル長Ｓ（ｋ）に
達したとき、カウンタ４−４は、シンボルクロックＳＹ
Ｃを発生する。
値Ｔmax と最小値Ｔmin の平均値が、クロック情報演算
器３によって算出され、それがクロック情報Ｃとして出
力される。即ち、同期情報Ｔ（ｎ）中の同期点の最大値
Ｔmax と最小値Ｔmin とから、次の（１）式の関数で、
クロック情報Ｃが求められる。 Ｃ＝（Ｔmax −Ｔmin ）／２ ・・・（１） 図２中のＣＰＵ４−１は、クロック情報Ｃと送信側の拡
散符号長である正規の１シンボル長Ｌを用いて、ある時
刻ｋにおけるシンボル長Ｓ（ｋ）を次の（２）式で求め
る。 Ｓ（ｋ）＝Ｌ＋Ｆ（Ｃ（ｋ）−Ｐ（ｋ−１）） ・・・（２） ここで、Ｆ（ｘ）はｘを越えない最大の整数であり、且
つ、Ｐ（ｋ）は次の（３）式によって定義されるもので
ある。 Ｐ（ｋ）＝Ｐ（ｋ−１）＋Ｆ（Ｃ（ｋ）−Ｐ（ｋ−１））・・・（３） 伝送路によって受信信号の位相と周波数が変化した場
合、拡散符号に対応する正規のチップ数の、例えば６４
に対して、シンボル長Ｓ（ｋ）は６５となったり、６３
となる。ＣＰＵ４−１によって求められたシンボル長Ｓ
（ｋ）は、ラッチ４−２に格納される。カウンタ４−３
は、与えられたシンボル長Ｓ（ｋ）に対して、チップク
ロックＣＣに同期したダウンカウントを行う。ダウンカ
ウントが終了、即ち、カウントがシンボル長Ｓ（ｋ）に
達したとき、カウンタ４−４は、シンボルクロックＳＹ
Ｃを発生する。
【０００９】以上のように、本実施例では、同期捕捉器
２とクロック情報演算器３を備え、同期捕捉器２が逐次
求めた複数の同期点に基づく同期情報Ｔ（ｎ）を出力
し、クロック情報演算器３が、同期情報Ｔ（ｎ）の同期
点に対する演算によってクロック情報Ｃを求めている。
そして、クロック生成器４がそのクロック情報Ｃを用
い、シンボルクロックＳＹＣを変化させる。つまり、従
来のように同期追従回路の同期情報を用いずに、現在の
同期情報を完全に把握している同期捕捉器２の出力する
同期情報Ｔ（ｎ）が用いられてシンボルクロックＳＹＣ
が生成される。そのため、同期点の変更に伴って同期情
報が得られなくなるために発生するシンボルクロックの
消失を防止できる。また、ＲＡＫＥ等のパスダイバーシ
チを行う場合に、すべての同期追従回路毎に満足できる
シンボルクロックを生成することができないという問題
がなくなる。即ち、安定したシンボルクロックが生成で
きることになる。なお、本発明は、上記実施例に限定さ
れず種々の変形が可能である。例えば、クロック情報演
算器４では、同期情報Ｔ（ｎ）中の同期点の最大値Ｔma
x と最小値Ｔmin との平均値をクロック情報Ｃとしてい
るが、同期情報Ｔ（ｎ）中のすべての同期点の値の平均
値を、次の（４）式の関数で求めたクロック情報Ｃとし
ても、上記実施例と同様の効果を発揮することができ
る。 Ｃ＝（Σ（Ｔ（ｎ）））／Ｎ ・・・（４）
２とクロック情報演算器３を備え、同期捕捉器２が逐次
求めた複数の同期点に基づく同期情報Ｔ（ｎ）を出力
し、クロック情報演算器３が、同期情報Ｔ（ｎ）の同期
点に対する演算によってクロック情報Ｃを求めている。
そして、クロック生成器４がそのクロック情報Ｃを用
い、シンボルクロックＳＹＣを変化させる。つまり、従
来のように同期追従回路の同期情報を用いずに、現在の
同期情報を完全に把握している同期捕捉器２の出力する
同期情報Ｔ（ｎ）が用いられてシンボルクロックＳＹＣ
が生成される。そのため、同期点の変更に伴って同期情
報が得られなくなるために発生するシンボルクロックの
消失を防止できる。また、ＲＡＫＥ等のパスダイバーシ
チを行う場合に、すべての同期追従回路毎に満足できる
シンボルクロックを生成することができないという問題
がなくなる。即ち、安定したシンボルクロックが生成で
きることになる。なお、本発明は、上記実施例に限定さ
れず種々の変形が可能である。例えば、クロック情報演
算器４では、同期情報Ｔ（ｎ）中の同期点の最大値Ｔma
x と最小値Ｔmin との平均値をクロック情報Ｃとしてい
るが、同期情報Ｔ（ｎ）中のすべての同期点の値の平均
値を、次の（４）式の関数で求めたクロック情報Ｃとし
ても、上記実施例と同様の効果を発揮することができ
る。 Ｃ＝（Σ（Ｔ（ｎ）））／Ｎ ・・・（４）
【００１０】
【発明の効果】以上詳細に説明したように、第１の本発
明によれば、同期捕捉器と、その同期捕捉器の検出した
同期情報からクロック情報を演算して求めるクロック情
報演算器と、そのクロック情報と送信データの拡散符号
長とを用いてその時点で受信しているシンボル長を求
め、その求めたシンボル長をチップクロックでカウント
することで得られるタイミングで、シンボルクロックを
生成するクロック生成器とを、備えている。そのため、
従来の同期追従回路を必要としない構成とすることがで
き、同期点の変更に伴ってチップクロックが得られなく
なるために発生するシンボルクロックの消失を防止でき
る。また、ＲＡＫＥ等のパスダイバーシチを行う場合
に、すべての同期追従回路毎に満足できるシンボルクロ
ックを生成することができないという問題がなくなる。
即ち、周波数変動に対応し、安定したシンボルクロック
が生成できることになる。第２の発明によれば、第１の
発明における同期捕捉器が、受信信号に対する擬似雑音
符号の同期点を予め定められた数求め、該同期点の位置
を同期情報とする構成としているので、現在の同期情
報、つまり、同期点の変化を確実に把握することにな
る。よって、第１の発明の効果を確実なものにしてい
る。第３及び第４の発明によれば、第２の発明における
関数を、同期点の位置の平均値を求める関数、及び同期
点の位置の最大値と最小値の平均値を求める関数として
いるので、ＲＡＫＥなどのパスダイバーシチを行う場合
に適したシンボルクロックを生成できる。そのため、第
１の発明の効果を確実なものにする。
明によれば、同期捕捉器と、その同期捕捉器の検出した
同期情報からクロック情報を演算して求めるクロック情
報演算器と、そのクロック情報と送信データの拡散符号
長とを用いてその時点で受信しているシンボル長を求
め、その求めたシンボル長をチップクロックでカウント
することで得られるタイミングで、シンボルクロックを
生成するクロック生成器とを、備えている。そのため、
従来の同期追従回路を必要としない構成とすることがで
き、同期点の変更に伴ってチップクロックが得られなく
なるために発生するシンボルクロックの消失を防止でき
る。また、ＲＡＫＥ等のパスダイバーシチを行う場合
に、すべての同期追従回路毎に満足できるシンボルクロ
ックを生成することができないという問題がなくなる。
即ち、周波数変動に対応し、安定したシンボルクロック
が生成できることになる。第２の発明によれば、第１の
発明における同期捕捉器が、受信信号に対する擬似雑音
符号の同期点を予め定められた数求め、該同期点の位置
を同期情報とする構成としているので、現在の同期情
報、つまり、同期点の変化を確実に把握することにな
る。よって、第１の発明の効果を確実なものにしてい
る。第３及び第４の発明によれば、第２の発明における
関数を、同期点の位置の平均値を求める関数、及び同期
点の位置の最大値と最小値の平均値を求める関数として
いるので、ＲＡＫＥなどのパスダイバーシチを行う場合
に適したシンボルクロックを生成できる。そのため、第
１の発明の効果を確実なものにする。
【図１】本発明の実施例を示すクロック生成装置の構成
ブロック図である。
ブロック図である。
【図２】図１中のクロック生成器の構成を示すブロック
図である。
図である。
２ 同期捕捉器
３ クロック情報演算器
４ クロック生成器
Ｔ（ｎ） 同期情報
Ｃ クロック情報
ＣＣ チップクロック
ＳＹＣ シンボルクロック
フロントページの続き
(56)参考文献 特開 平３−207134（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/00
H04B 1/707
H04L 7/02
Claims (4)
- 【請求項１】 送信機によって送信データがスペクトル
拡散された信号を受信する受信機に備えられ、該受信信
号に対応するシンボルクロックを生成するクロック生成
装置において、 前記受信信号に対して擬似雑音符号を用い前記送信機に
対する同期情報を検出する同期捕捉器と、 予め定められた関数に基づいて前記同期情報を演算し該
演算結果をクロック情報として送出するクロック情報演
算器と、 前記クロック情報と前記送信データの拡散符号長とを用
いてその時点で受信しているシンボル長を求め、該求め
たシンボル長をチップクロックでカウントすることで得
られるタイミングで、前記シンボルクロックを生成する
クロック生成器とを、 備えたことを特徴とするクロック生成装置。 - 【請求項２】 前記同期捕捉器は、前記受信信号に対す
る前記擬似雑音符号の同期点を予め定められた数求め、
該定められた数の同期点の位置を前記同期情報として検
出する構成としたことを特徴とする請求項１記載のクロ
ック生成装置。 - 【請求項３】 前記予め定められた関数は、前記定めら
れた数の同期点の位置の平均値を求める関数としたこと
を特徴とする請求項２記載のクロック生成装置。 - 【請求項４】 前記予め定められた関数は、前記定めら
れた数の同期点の位置のうちの最大値と最小値との平均
を求める関数としたことを特数とする請求項２記載のク
ロック生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29147094A JP3437660B2 (ja) | 1994-11-25 | 1994-11-25 | クロック生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29147094A JP3437660B2 (ja) | 1994-11-25 | 1994-11-25 | クロック生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154087A JPH08154087A (ja) | 1996-06-11 |
| JP3437660B2 true JP3437660B2 (ja) | 2003-08-18 |
Family
ID=17769294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29147094A Expired - Fee Related JP3437660B2 (ja) | 1994-11-25 | 1994-11-25 | クロック生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3437660B2 (ja) |
-
1994
- 1994-11-25 JP JP29147094A patent/JP3437660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08154087A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278727B1 (en) | CDMA synchronous acquisition circuit | |
| KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
| US7315590B1 (en) | Reverse spreading device, timing detecting device, channel estimating device, frequency error measurement method and automatic frequency control method | |
| US4942590A (en) | Optimum clock generator in data communication | |
| US20070047630A1 (en) | Synchronous control apparatus for initial synchronization when receiving a wireless signal | |
| JP2001094468A (ja) | 相関器 | |
| JP3437660B2 (ja) | クロック生成装置 | |
| JP2895399B2 (ja) | 同期追従方法 | |
| JP3440048B2 (ja) | 受信装置およびパイロット信号の受信方法 | |
| US5737372A (en) | Apparatus for synchronizing multipoint-to-point communications systems | |
| JPH11251960A (ja) | 直接スペクトラム拡散通信方式のパス検出方法及び装置 | |
| JP2999368B2 (ja) | 同期装置 | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
| JP3251856B2 (ja) | 受信装置 | |
| US20040146124A1 (en) | Algorithm for timing recovery in a fsk correlation receiver and fsk correlation receiver therewith | |
| US6980585B2 (en) | Receiving unit, receiving method and semiconductor device | |
| KR100305771B1 (ko) | 무선가입자망의 동기신호 수신 장치 | |
| JPH08256084A (ja) | Ｒａｋｅ受信装置 | |
| JP2004146987A (ja) | 受信データ再生装置 | |
| JP2596988B2 (ja) | スペクトラム拡散通信方式および装置 | |
| KR100194758B1 (ko) | 다중경로 지연확산 측정시스템의 수신장치 | |
| JP2880153B1 (ja) | Ｄｓ−ｃｄｍａシステムにおける信号受信装置 | |
| JP2616622B2 (ja) | フレーム相関装置 | |
| JPH11186998A (ja) | 移動無線受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030527 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |