JP3428536B2 - DC / DC converter - Google Patents

DC / DC converter

Info

Publication number
JP3428536B2
JP3428536B2 JP32481699A JP32481699A JP3428536B2 JP 3428536 B2 JP3428536 B2 JP 3428536B2 JP 32481699 A JP32481699 A JP 32481699A JP 32481699 A JP32481699 A JP 32481699A JP 3428536 B2 JP3428536 B2 JP 3428536B2
Authority
JP
Japan
Prior art keywords
voltage
converter
load
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32481699A
Other languages
Japanese (ja)
Other versions
JP2001145336A (en
Inventor
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32481699A priority Critical patent/JP3428536B2/en
Publication of JP2001145336A publication Critical patent/JP2001145336A/en
Application granted granted Critical
Publication of JP3428536B2 publication Critical patent/JP3428536B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、DC/DCコンバ
ータ、特に、複数の負荷にDC電圧を供給するのに好適
DC/DCコンバータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC / DC converter, and more particularly to a DC / DC converter suitable for supplying a DC voltage to a plurality of loads .

【0002】[0002]

【従来の技術】DC/DCコンバータは負荷に所定の値
のDC電圧を安定供給するものであるが、DCコンバー
タの出力部から離散した複数の負荷にDC電圧を供給す
る場合、各負荷近傍における電圧の値は異なってくるこ
とがある。例えば、DCコンバータから負荷へのDC電
圧供給をプリント配線によって行う場合、プリント配線
基板上の様々な制限から、DC/DCコンバータと負荷
との間のインピーダンスは、DC/DCコンバータと負
荷との間の距離や、プリント配線パターンの長さおよび
太さによりそれぞれ異なってしまう。この結果、各負荷
近傍においてはDCコンバータ出力部からの電圧降下に
より電圧のバラツキが発生する。さらに、プリントパタ
ーンによるインピーダンスが大きい場合には、図3左方
に示すように、電圧レギュレーション値の規格を下回る
場合も考えられる。
2. Description of the Related Art A DC / DC converter stably supplies a DC voltage of a predetermined value to a load. However, when supplying a DC voltage to a plurality of loads dispersed from an output section of the DC converter, a DC voltage near each load is provided. The voltage value may vary. For example, when the DC voltage is supplied from the DC converter to the load by the printed wiring, the impedance between the DC / DC converter and the load is limited to the impedance between the DC / DC converter and the load due to various restrictions on the printed wiring board. And the length and thickness of the printed wiring pattern. As a result, in the vicinity of each load, voltage variation occurs due to the voltage drop from the DC converter output section. Further, when the impedance due to the print pattern is large, it may be considered that the voltage regulation value is below the standard, as shown on the left side of FIG.

【0003】そこで、従来のこの種のDC/DCコンバ
ータは、上述のようなプリント配線パターンによる電圧
降下の影響を考慮し、DC/DCコンバータの出力電圧
(設定電圧)を目標の出力電圧よりも予め高く設定して
おく手法を採っている。すなわち、目標の出力電圧より
も高い出力電圧を出力するように、DC/DCコンバー
タへの入力電圧をスイッチング制御するのである。詳し
くは、DC/DCコンバータの出力電圧をエラーアンプ
におけるリファレンス電圧の値を高めに設定する。それ
には、通常、DC/DCコンバータ出力電圧の分圧値を
エラーアンプに入力する。エラーアンプは、DC/DC
コンバータの出力電圧を定電圧のリファレンス電圧と比
較して、その比較結果によりスイッチング制御するため
の信号をスイッチング制御回路へ出力するものである。
このような設定の結果、エラーアンプにおいて、DC/
DCコンバータの出力電圧がリファレンス電圧に達しな
い時間がより長くなり、DC/DCコンバータの入力電
圧をONにスイッチング出力する時間もより長く、した
がってDC/DCコンバータの出力電圧をより高くに設
定できるのである。
Therefore, in the conventional DC / DC converter of this type, the output voltage (set voltage) of the DC / DC converter is set to be higher than the target output voltage in consideration of the influence of the voltage drop due to the printed wiring pattern as described above. The method of setting it high beforehand is adopted. That is, the input voltage to the DC / DC converter is switching-controlled so that an output voltage higher than the target output voltage is output. Specifically, the output voltage of the DC / DC converter is set to a higher value of the reference voltage in the error amplifier. For this purpose, the divided voltage value of the DC / DC converter output voltage is normally input to the error amplifier. Error amplifier is DC / DC
The output voltage of the converter is compared with a constant voltage reference voltage, and a signal for switching control is output to the switching control circuit according to the comparison result.
As a result of such setting, DC /
Since the output voltage of the DC converter does not reach the reference voltage for a longer time, the input voltage of the DC / DC converter is switched on for a longer time, and thus the output voltage of the DC / DC converter can be set higher. is there.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来のDC/DCコンバータでは、DC/DCコンバ
ータの出力電圧を制御するのに、DC/DCコンバータ
の出力電圧のみをリファレンス電圧と比較しているた
め、複数の負荷がある場合は各負荷の電圧降下が異なる
ので適正な補正を施すことが難しいという第1の問題点
がある。
However, in the above-mentioned conventional DC / DC converter, in order to control the output voltage of the DC / DC converter, only the output voltage of the DC / DC converter is compared with the reference voltage. Therefore, when there are a plurality of loads, there is a first problem that it is difficult to perform an appropriate correction because the voltage drop of each load is different.

【0005】また、予めDC/DCコンバータの出力電
圧(設定電圧)を目標電圧よりも高く設定するため、負
荷電流が軽い時にはDC電圧が高く出力されるので、D
C/DCコンバータの消費電力が大きくなるという第2
の問題点もある。
Further, since the output voltage (set voltage) of the DC / DC converter is set higher than the target voltage in advance, the DC voltage is output high when the load current is light.
Second, the power consumption of the C / DC converter increases
There is also a problem.

【0006】本発明は、以上の問題を解消するためにな
されたものであって、その第1の目的は、複数の負荷が
相互に離散して位置する場合であっても、出力電圧値
が、各負荷近傍での電圧降下およびバラツキを考慮した
最適な値に自動的に設定されるDC/DCコンバータを
提供することにある。
The present invention has been made to solve the above problems. A first object of the present invention is to reduce the output voltage value even when a plurality of loads are located discretely from each other. It is to provide a DC / DC converter that is automatically set to an optimum value in consideration of voltage drop and variation in the vicinity of each load.

【0007】また、第2の目的は、軽負荷時の消費電力
を抑制できるDC/DCコンバータを提供することにあ
る。
A second object is to provide a DC / DC converter capable of suppressing power consumption under light load.

【0008】[0008]

【0009】[0009]

【0010】[0010]

【課題を解決するための手段】本発明のDC/DCコン
バータは、複数の負荷にDC電圧を供給するDC/DC
コンバータにおいて、スイッチング信号に応答してON
/OFFし、入力パルスをリップルDCに変換するスイ
ッチング回路と、該リップルDCを平滑化して該DC/
DCコンバータの出力部電圧とする平滑回路と、該出力
部電圧と該出力部電圧から電圧降下が最も大きい負荷近
傍のDC電圧との平均電圧を求める平均電圧生成回路
と、該平均電圧と所定のリファレンス電圧とを比較し、
その差電圧を出力するエラーアンプと、該エラーアンプ
の出力により前記スイッチング信号を発生するスイッチ
ング制御回路とを備えたことを特徴とする。
DC / DC converter of the present invention
The barter is a DC / DC that supplies DC voltage to multiple loads.
ON in the converter in response to the switching signal
/ OFF, and a switching circuit for converting the input pulse into ripple DC and smoothing the ripple DC
A smoothing circuit that uses the output voltage of the DC converter, an average voltage generation circuit that obtains an average voltage of the output voltage and a DC voltage near the load with the largest voltage drop from the output voltage, and the average voltage and a predetermined voltage. Compare with reference voltage,
An error amplifier that outputs the difference voltage and a switching control circuit that generates the switching signal by the output of the error amplifier are provided.

【0011】詳しくは、前記平均電圧生成回路は、前記
出力部電圧と前記負荷近傍のDC電圧とを比較し、前記
出力部電圧からの電圧降下を出力する前記負荷と1対1
対応のエラーアンプから成るエラーアンプ群と、該エラ
ーアンプ群の出力の中で最大の電圧降下値を出力する最
大値検出回路と、該最大の電圧降下値の1/2の値を出
力する分圧回路と、前記出力部電圧から前記最大の電圧
降下値の1/2の値を減算することにより、前記出力部
電圧と負荷近傍のDC電圧の最低電圧との平均電圧を出
力する減算回路とで構成してもよい。
More specifically, the average voltage generation circuit compares the output voltage with a DC voltage near the load and outputs a voltage drop from the output voltage to the load in a one-to-one correspondence.
An error amplifier group composed of corresponding error amplifiers, a maximum value detection circuit that outputs the maximum voltage drop value among the outputs of the error amplifier group, and an amount that outputs a value of 1/2 of the maximum voltage drop value. A voltage circuit, and a subtraction circuit that outputs an average voltage of the output voltage and the minimum DC voltage near the load by subtracting 1/2 of the maximum voltage drop value from the output voltage. You may comprise.

【0012】また、前記最大値検出回路からの最大の電
圧降下値を所定のリファレンス電圧と比較し、これを超
えると前記スイッチング制御回路が内蔵する過電流保護
回路動作をトリガするエラーアンプを設けてもよい。
Further, an error amplifier is provided which compares the maximum voltage drop value from the maximum value detection circuit with a predetermined reference voltage and, when the maximum voltage drop value is exceeded, triggers the operation of the overcurrent protection circuit incorporated in the switching control circuit. Good.

【0013】本発明によるDC/DCコンバータは、複
数の負荷が離散して位置している場合に、各負荷近傍の
出力電圧を検出することにより、DC/DCコンバータ
の設定電圧値をパターンの電圧降下による影響を考慮し
た最適な電圧値に自動的に補正するものである。
In the DC / DC converter according to the present invention, when a plurality of loads are located discretely, the output voltage near each load is detected to set the set voltage value of the DC / DC converter to the pattern voltage. This is to automatically correct to an optimum voltage value in consideration of the influence of the drop.

【0014】具体的には、図1において、負荷8,負荷
9および負荷10の近傍における電圧を検出し、その中
で電圧降下が一番大きい最低電圧とDC/DCコンバー
タ出力部電圧7との平均電圧をリファレンス電圧5と比
較して、スイッチングFET2を制御する。これによ
り、各負荷におけるDC電圧は、常に目標の出力電圧値
を中心に、電圧降下最大値の1/2内に収まり、目標と
する出力電圧値からのズレを最小にすることが可能とな
る。
Specifically, in FIG. 1, the voltages in the vicinity of the load 8, the load 9, and the load 10 are detected, and among them, the lowest voltage having the largest voltage drop and the DC / DC converter output section voltage 7 are detected. The switching FET 2 is controlled by comparing the average voltage with the reference voltage 5. As a result, the DC voltage in each load is always within 1/2 of the maximum voltage drop value centering on the target output voltage value, and it is possible to minimize the deviation from the target output voltage value. .

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0016】本発明の一実施の形態を示す図1を参照す
ると、本DC/DCコンバータ1は、離散して位置する
3つの負荷8,9および10にDC電圧を安定供給する
ものであり、スイッチングFET2,スイッチングFE
T制御回路3,エラーアンプ4および平均電圧生成回路
6から成る。
Referring to FIG. 1 showing an embodiment of the present invention, the present DC / DC converter 1 stably supplies a DC voltage to three loads 8, 9 and 10 which are discretely arranged, Switching FET2, switching FE
It comprises a T control circuit 3, an error amplifier 4 and an average voltage generation circuit 6.

【0017】スイッチングFET2は、左方から入力す
るパルスの幅をスイッチングFET制御回路3からのス
イッチング信号にしたがって制御しリップルのあるDC
に変換出力する。スイッチングFET2の右方のインダ
クタンスおよびキャパシタンスから成る平滑回路は、ス
イッチングFET2からのリップルのあるDCを平滑化
し、DC/DCコンバータ出力部電圧7とする。このD
C/DCコンバータ出力部電圧7は、プリント配線パタ
ーンにより負荷8,9および10に供給される。
The switching FET 2 controls the width of the pulse input from the left side in accordance with the switching signal from the switching FET control circuit 3 and produces a DC with ripples.
Converted to and output. The smoothing circuit composed of the inductance and the capacitance on the right side of the switching FET 2 smoothes the rippled DC from the switching FET 2 to obtain the DC / DC converter output voltage 7. This D
The C / DC converter output voltage 7 is supplied to the loads 8, 9 and 10 by the printed wiring pattern.

【0018】平均電圧生成回路6は、負荷8,負荷9お
よび負荷10近傍のDC電圧値の中でDC/DCコンバ
ータ出力部電圧7からの電圧降下が一番大きい最低電圧
と、DC/DCコンバータ出力部電圧7との平均電圧を
生成する。エラーアンプ4は、この平均電圧生成回路6
の出力とリファレンス電圧5を比較し、そのその差電圧
を出力する。スイッチングFET制御回路3はエラーア
ンプ4の出力によりスイッチングFET2のON/OF
F制御を行うためのスイッチング信号を発生する。
The average voltage generating circuit 6 has the lowest voltage among the DC voltage values in the vicinity of the load 8, the load 9, and the load 10 from the DC / DC converter output section voltage 7, and the DC / DC converter. An average voltage with the output voltage 7 is generated. The error amplifier 4 uses the average voltage generation circuit 6
And the reference voltage 5 are compared, and the difference voltage is output. The switching FET control circuit 3 turns ON / OFF the switching FET 2 according to the output of the error amplifier 4.
A switching signal for performing F control is generated.

【0019】図2は、図1に示した平均電圧生成回路6
の構成例を示す詳細ブロック図である。図2を参照する
と、平均電圧生成回路6は、エラーアンプ群1,最大値
検出回路12,分圧回路13および減算回路14から構
成されている。エラーアンプ群11は、3つの負荷8,
9および10と1対1対応の3つのエラーアンプから成
り、DC/DCコンバータ出力部電圧7と各負荷近傍の
DC電圧値とを比較し、各負荷におけるDC/DCコン
バータ出力部電圧7からの電圧降下を出力する。最大値
検出回路12は、エラーアンプ群11の出力の中で最大
の電圧降下値を出力する。分圧回路13は、その最大の
電圧降下値の1/2の値を出力する。減算回路13は、
DC/DCコンバータ出力部電圧7から最大の電圧降下
値の1/2の値を引き算したもの、つまり、DC/DC
コンバータ出力部電圧7と負荷近傍の電圧の最低電圧と
の平均電圧を出力する。
FIG. 2 shows the average voltage generating circuit 6 shown in FIG.
3 is a detailed block diagram showing a configuration example of FIG. Referring to FIG. 2, the average voltage generation circuit 6 includes an error amplifier group 1, a maximum value detection circuit 12, a voltage dividing circuit 13, and a subtraction circuit 14. The error amplifier group 11 includes three loads 8,
9 and 10 and three error amplifiers in a one-to-one correspondence, the DC / DC converter output voltage 7 is compared with the DC voltage value near each load, and the DC / DC converter output voltage 7 from each load is compared. Output voltage drop. The maximum value detection circuit 12 outputs the maximum voltage drop value among the outputs of the error amplifier group 11. The voltage dividing circuit 13 outputs a value that is ½ of the maximum voltage drop value. The subtraction circuit 13
A value obtained by subtracting 1/2 of the maximum voltage drop value from the DC / DC converter output section voltage 7, that is, DC / DC
The average voltage of the converter output voltage 7 and the lowest voltage near the load is output.

【0020】次に、本実施の形態の動作について説明す
る。
Next, the operation of this embodiment will be described.

【0021】図1において、スイッチングFET2は、
左方から入力するパルスの幅をスイッチングFET制御
回路3からのスイッチング信号したがって変化させる。
スイッチングFET2の出力は平滑回路でDC化され、
負荷8,9および10に供給される。負荷8,9および
10は、DC/DCコンバータ出力部電圧7からは相互
に離散して位置するので、それぞれ長さおよび太さの異
なるプリント配線パターンによりDC/DCコンバータ
1に接続されている。このため、DC/DCコンバータ
1から実際に負荷に供給されるDC電圧は、プリント基
板上に配線されたパターンの電圧降下により、各負荷近
傍において異なった電圧値となる。
In FIG. 1, the switching FET 2 is
The width of the pulse input from the left side is changed according to the switching signal from the switching FET control circuit 3.
The output of the switching FET2 is converted to DC by the smoothing circuit,
The loads 8, 9 and 10 are supplied. Since the loads 8, 9 and 10 are located separately from the DC / DC converter output voltage 7, they are connected to the DC / DC converter 1 by printed wiring patterns having different lengths and thicknesses. Therefore, the DC / DC converter
The DC voltage actually supplied to the load from 1 has different voltage values in the vicinity of each load due to the voltage drop of the pattern wired on the printed board.

【0022】この負荷8,負荷9および負荷10近傍の
DC電圧とDC/DCコンバータ出力部電圧7は平均電
圧生成回路6に導かれる。平均電圧生成回路6では、負
荷近傍のDC電圧とDC/DCコンバータ出力部電圧7
とをそれぞれ比較して、各々の電圧降下を検出し、その
電圧降下の中の最大値の1/2の値をDC/DCコンバ
ータ出力部電圧7から減算した値を出力する。これがD
C/DCコンバータ出力部電圧7と負荷近傍の中の最低
電圧との平均電圧となる。
The DC voltage near the load 8, the load 9, and the load 10 and the DC / DC converter output section voltage 7 are introduced to the average voltage generation circuit 6. In the average voltage generation circuit 6, the DC voltage near the load and the DC / DC converter output section voltage 7
Are compared with each other, each voltage drop is detected, and a value obtained by subtracting 1/2 of the maximum value in the voltage drop from the DC / DC converter output section voltage 7 is output. This is D
It is the average voltage of the C / DC converter output voltage 7 and the lowest voltage in the vicinity of the load.

【0023】そして、この平均電圧とリファレンス電圧
5をエラーアンプ4で比較し、そのエラー信号にて、F
ET制御回路3がスイッチングFET2のON/OFF
を制御する。すなわち、平均電圧とリファレンス電圧と
の相対的な大小関係によって、エラーアンプ4はその出
力を変化させるのである。それにより、平均電圧がリフ
ァレンス電圧未満なら、スイッチングFET制御回路3
はスイッチングFET2が出力するパルスの幅を広げる
ようなスイッチング信号を出力する。また、平均電圧が
リファレンス電圧を超えると、スイッチングFET制御
回路3はスイッチングFET2が出力するパルスの幅を
狭めるようなスイッチング信号を出力する。
Then, the average voltage and the reference voltage 5 are compared by the error amplifier 4, and the error signal F
The ET control circuit 3 turns ON / OFF the switching FET 2.
To control. That is, the error amplifier 4 changes its output depending on the relative magnitude relationship between the average voltage and the reference voltage. Thereby, if the average voltage is less than the reference voltage, the switching FET control circuit 3
Outputs a switching signal that widens the width of the pulse output by the switching FET2. When the average voltage exceeds the reference voltage, the switching FET control circuit 3 outputs a switching signal that narrows the width of the pulse output by the switching FET 2.

【0024】このようにして、DC/DCコンバータ出
力部電圧7と負荷近傍の最低電圧との平均電圧が目標の
DC電圧値になるように制御することにより、各負荷近
傍のDC電圧値は、常に目標の出力電圧値を中心に、電
圧降下最大値の1/2内に収まり、目標とする出力電圧
値からのズレを最小にすることが可能となる。図3右方
を参照すると、各負荷近傍でのDC電圧値が目標の出力
電圧値を中心に、ばらつくようにDC/DCコンバータ
出力部電圧7を制御するため、目標の出力電圧からのズ
レが最小となる様子が示されている。
In this way, by controlling the average voltage of the DC / DC converter output section voltage 7 and the minimum voltage near the load to be the target DC voltage value, the DC voltage value near each load is It is possible to minimize the deviation from the target output voltage value by keeping the voltage value within a half of the maximum voltage drop value centering on the target output voltage value. Referring to the right side of FIG. 3, since the DC / DC converter output section voltage 7 is controlled so that the DC voltage value near each load fluctuates around the target output voltage value, a deviation from the target output voltage occurs. It is shown to be minimal.

【0025】なお、上の実施の形態では負荷が3つの場
合を説明したが、本発明は負荷の数に制限はないことは
明らかである。
In the above embodiment, the case where there are three loads has been described, but it is clear that the present invention does not limit the number of loads.

【0026】次に、本発明の他の実施の形態について説
明する。
Next, another embodiment of the present invention will be described.

【0027】図4を参照すると、この実施の形態では、
電圧降下最大値と可変可能なリファレンス電圧15を比
較するエラーアンプ16が追加されている。この追加部
は、負荷近傍の電圧降下の最大値があるDC電圧値以上
になった場合には、過電流が流れていると判定し、ショ
ート保護回路(スイッチングFET制御回路30に含ま
れている。)を動作させるものである。
Referring to FIG. 4, in this embodiment,
An error amplifier 16 is added to compare the maximum voltage drop value and the variable reference voltage 15. When the maximum value of the voltage drop near the load exceeds a certain DC voltage value, this additional unit determines that an overcurrent is flowing, and the short protection circuit (included in the switching FET control circuit 30). ) Is operated.

【0028】この実施の形態は、負荷がDC/DCコン
バータから大きく離れている場合、つまり負荷とDC/
DCコンバータ間のインピーダンスが大きい場合のショ
ート保護に有効である。負荷がDC/DCコンバータの
近くに位置する場合であれば、プリント配線板の層間短
絡等により負荷がショートした場合、負荷電圧の大きい
降下によって、ショートを検出することは容易である。
しかし、負荷がDC/DCコンバータから大きく離れて
いる場合、つまり負荷とDC/DCコンバータ間のイン
ピーダンスが大きい場合には困難になる。DC/DCコ
ンバータ出力部電圧7の低下によりショート保護回路を
動作させる方式では、負荷がショートした場合、パター
ンのインピーダンスによりDC/DCコンバータ出力部
電圧7があまり低下せず、ショート保護が機能しない場
合が考えられるからである。
In this embodiment, when the load is far away from the DC / DC converter, that is, the load and the DC / DC converter are
This is effective for short-circuit protection when the impedance between DC converters is large. If the load is located near the DC / DC converter, and if the load is short-circuited due to an interlayer short circuit of the printed wiring board or the like, it is easy to detect the short-circuit due to a large drop in the load voltage.
However, it becomes difficult when the load is far away from the DC / DC converter, that is, when the impedance between the load and the DC / DC converter is large. In the method of operating the short-circuit protection circuit by decreasing the DC / DC converter output section voltage 7, when the load is short-circuited, the DC / DC converter output section voltage 7 does not decrease much due to the impedance of the pattern and the short-circuit protection does not function. Is possible.

【0029】本実施の形態では、リファレンス電圧15
は、負荷のショート時における過電流による電圧降下を
検出できるように設定される。エラーアンプ16は、平
均電圧生成回路60から入力する電圧降下最大値信号が
リファレンス電圧15を超えると負荷のショートを検出
し、ショート保護回路を動作させる。
In the present embodiment, the reference voltage 15
Is set so that a voltage drop due to an overcurrent when the load is short-circuited can be detected. When the voltage drop maximum value signal input from the average voltage generation circuit 60 exceeds the reference voltage 15, the error amplifier 16 detects a short circuit of the load and operates the short circuit protection circuit.

【0030】図5は、本実施の形態における平均電圧生
成回路60の詳細ブロック図を示す。図2と比較する
と、最大値検出回路12からエラーアンプ16へ電圧降
下最大値信号を出力していることが分かる。
FIG. 5 is a detailed block diagram of the average voltage generation circuit 60 in this embodiment. It can be seen from comparison with FIG. 2 that the maximum value detection circuit 12 outputs the maximum voltage drop value signal to the error amplifier 16.

【0031】[0031]

【発明の効果】本発明の第1の効果は、DC/DCコン
バータの設定電圧値が、各負荷近傍での電圧降下および
バラツキを考慮した最適な値に自動的に設定されるとい
うことである。この結果、DC/DCコンバータの出力
電圧が、負荷近傍において電圧レギュレーション規格を
満足できない従来技術の問題を改善することができる。
The first effect of the present invention is that the set voltage value of the DC / DC converter is automatically set to an optimum value in consideration of the voltage drop and variations in the vicinity of each load. . As a result, the output voltage of the DC / DC converter can solve the problem of the related art in which the voltage regulation standard cannot be satisfied near the load.

【0032】その理由は、図3右方に示したように、各
負荷近傍での電圧値が目標の出力電圧値を中心に、ばら
つくようにDC/DCコンバータの出力電圧を制御する
ため、目標の出力電圧からのズレが最小となるためであ
る。
The reason is that the output voltage of the DC / DC converter is controlled so that the voltage value near each load fluctuates around the target output voltage value as shown on the right side of FIG. This is because the deviation from the output voltage of 1 is minimized.

【0033】また、第2の効果は、軽負荷時の消費電力
を抑えることができるということである。
The second effect is that the power consumption at a light load can be suppressed.

【0034】その理由は、負荷近傍の電圧を検出し、負
荷の軽重によってDC/DCコンバータの出力電圧を自
動的に制御する構成としたためである。
The reason is that the voltage near the load is detected and the output voltage of the DC / DC converter is automatically controlled according to the weight of the load.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態のブロック図FIG. 1 is a block diagram of a first embodiment of the present invention.

【図2】図1における平均電圧生成回路の詳細ブロック
FIG. 2 is a detailed block diagram of an average voltage generation circuit in FIG.

【図3】DC/DC出力部電圧と目標の出力電圧との関
係を従来技術と本発明について比較した図
FIG. 3 is a diagram comparing the relationship between the DC / DC output voltage and the target output voltage for the related art and the present invention.

【図4】本発明の第2の実施の形態のブロック図FIG. 4 is a block diagram of a second embodiment of the present invention.

【図5】図2における平均電圧生成回路の詳細ブロック
5 is a detailed block diagram of the average voltage generation circuit in FIG.

【符号の説明】[Explanation of symbols]

1 DC/DCコンバータ 2 スイッチングFET 3 スイッチングFET制御回路 4 エラーアンプ 5 リファレンス電圧 6 平均電圧生成回路 7 DC/DCコンバータ出力部電圧 8 負荷 9 負荷 10 負荷 11 エラーアンプ群 12 最大値検出回路 13 分圧回路 14 減算回路 15 リファレンス電圧 16 エラーアンプ 30 スイッチングFET制御回路 60 平均電圧生成回路 1 DC / DC converter 2 switching FET 3 Switching FET control circuit 4 Error amplifier 5 Reference voltage 6 Average voltage generation circuit 7 DC / DC converter output voltage 8 load 9 load 10 load 11 Error amplifier group 12 Maximum value detection circuit 13 voltage divider 14 Subtraction circuit 15 Reference voltage 16 Error amplifier 30 switching FET control circuit 60 Average voltage generation circuit

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の負荷にDC電圧を供給するDC/
DCコンバータにおいて、 スイッチング信号に応答してON/OFFし、入力パル
スをリップルDCに変換するスイッチング回路と、 該リップルDCを平滑化して該DC/DCコンバータの
出力部電圧とする平滑回路と、 該出力部電圧と該出力部電圧から電圧降下が最も大きい
負荷近傍のDC電圧との平均電圧を求める平均電圧生成
回路と、 該平均電圧と所定のリファレンス電圧とを比較し、その
差電圧を出力するエラーアンプと、 該エラーアンプの出力により前記スイッチング信号を発
生するスイッチング制御回路とを備えたことを特徴とす
るDC/DCコンバータ。
1. A DC / DC device for supplying a DC voltage to a plurality of loads.
In the DC converter, a switching circuit that turns ON / OFF in response to a switching signal and converts an input pulse into a ripple DC; a smoothing circuit that smoothes the ripple DC to obtain an output voltage of the DC / DC converter; An average voltage generation circuit for obtaining an average voltage of the output voltage and the DC voltage in the vicinity of the load having the largest voltage drop, and the average voltage is compared with a predetermined reference voltage, and the difference voltage is output. A DC / DC converter comprising an error amplifier and a switching control circuit that generates the switching signal according to the output of the error amplifier.
【請求項2】 前記平均電圧生成回路は、 前記出力部電圧と前記負荷近傍のDC電圧とを比較し、
前記出力部電圧からの電圧降下を出力する前記負荷と1
対1対応のエラーアンプから成るエラーアンプ群と、 該エラーアンプ群の出力の中で最大の電圧降下値を出力
する最大値検出回路と、 該最大の電圧降下値の1/2の値を出力する分圧回路
と、 前記出力部電圧から前記最大の電圧降下値の1/2の値
を減算することにより、前記出力部電圧と負荷近傍のD
C電圧の最低電圧との平均電圧を出力する減算回路とで
構成されることを特徴とする請求項1に記載のDC/D
Cコンバータ。
2. The average voltage generating circuit compares the output section voltage with a DC voltage near the load,
A load that outputs a voltage drop from the output voltage;
An error amplifier group composed of error amplifiers corresponding to one to one, a maximum value detection circuit that outputs the maximum voltage drop value among the outputs of the error amplifier group, and a value that is 1/2 of the maximum voltage drop value. And a D divider near the load by subtracting ½ of the maximum voltage drop value from the output voltage.
The DC / D according to claim 1, wherein the DC / D is composed of a subtraction circuit that outputs an average voltage of the lowest voltage of the C voltage.
C converter.
【請求項3】 前記負荷近傍のDC電圧の出力部電圧か
らの電圧降下が所定の値を超えると過電流保護回路動作
をトリガすることを特徴とする請求項1またが請求項2
に記載のDC/DCコンバータ。
3. The overcurrent protection circuit operation is triggered when the voltage drop of the DC voltage near the load from the output voltage exceeds a predetermined value.
The DC / DC converter described in 1.
【請求項4】 前記最大値検出回路からの最大の電圧降
下値を所定のリファレンス電圧と比較し、これを超える
と前記スイッチング制御回路が内蔵する前記過電流保護
回路動作をトリガするエラーアンプを設けたことを特徴
とする請求項3に記載のDC/DCコンバータ。
4. An error amplifier is provided which compares the maximum voltage drop value from the maximum value detection circuit with a predetermined reference voltage and, when the maximum voltage drop value is exceeded, triggers the operation of the overcurrent protection circuit incorporated in the switching control circuit. The DC / DC converter according to claim 3, wherein
JP32481699A 1999-11-16 1999-11-16 DC / DC converter Expired - Fee Related JP3428536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32481699A JP3428536B2 (en) 1999-11-16 1999-11-16 DC / DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32481699A JP3428536B2 (en) 1999-11-16 1999-11-16 DC / DC converter

Publications (2)

Publication Number Publication Date
JP2001145336A JP2001145336A (en) 2001-05-25
JP3428536B2 true JP3428536B2 (en) 2003-07-22

Family

ID=18170001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32481699A Expired - Fee Related JP3428536B2 (en) 1999-11-16 1999-11-16 DC / DC converter

Country Status (1)

Country Link
JP (1) JP3428536B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906582B2 (en) * 2003-08-29 2005-06-14 Freescale Semiconductor, Inc. Circuit voltage regulation
JP2009159652A (en) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd Dc power supply unit and system
JP2009159690A (en) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd Power supply system and outlet
JP6375798B2 (en) * 2014-09-04 2018-08-22 富士通株式会社 Power supply device, power supply system, and control method thereof

Also Published As

Publication number Publication date
JP2001145336A (en) 2001-05-25

Similar Documents

Publication Publication Date Title
US6437547B2 (en) Board mountable power supply module with multi-function control pin
JP4440869B2 (en) DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
JP4637694B2 (en) Power factor correction circuit and output voltage control method thereof
US20070096703A1 (en) Dynamic conversion circuit for a voltage regulator module
JP2004535148A (en) Isolated switching regulator for fast transient loads
US10020732B2 (en) Power converter having low power operating mode
US7078884B2 (en) Power supply apparatus and control circuit therefor
US20120098514A1 (en) Current mode switching regulator and control circuit and control method thereof
KR20150044334A (en) Method and apparatus for controlling converters
US9007043B2 (en) Parameter adjustment depending on resonant frequency of a power supply
WO2011000588A1 (en) Power supply with dynamic input current suppression
US20110204864A1 (en) Coefficient scaling depending on number of active phases
US20140361707A1 (en) Method and circuit arrangement for operating light-emitting means with a sudden load variation
JP2008187785A (en) Charge controller
JP3428536B2 (en) DC / DC converter
KR20160122042A (en) Single inductor multi output dc/dc converter
US20070097563A1 (en) Information processing apparatus and power supply control method
JP6926762B2 (en) Power supply
JP2004088862A (en) Self-excited power conversion device
JPH0923641A (en) Drive system for switching power supply
JP2001145347A (en) Switching power supply
JP3399242B2 (en) Power circuit
KR101989935B1 (en) Single inductor multi output dc/dc converter
WO2023181360A1 (en) Rectenna device
US10651741B2 (en) Serial input power converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees