JP3425919B2 - 溝配線を有する半導体装置及びその製造方法 - Google Patents
溝配線を有する半導体装置及びその製造方法Info
- Publication number
- JP3425919B2 JP3425919B2 JP37480899A JP37480899A JP3425919B2 JP 3425919 B2 JP3425919 B2 JP 3425919B2 JP 37480899 A JP37480899 A JP 37480899A JP 37480899 A JP37480899 A JP 37480899A JP 3425919 B2 JP3425919 B2 JP 3425919B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- groove
- interlayer insulating
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Cu溝配線が形成された溝配線を有する半導体装置及び
その製造方法に関し、特に、ステップカバレジが優れた
Cu溝配線を有する半導体装置及びその製造方法に関す
る。
絶縁膜表面に配線用溝を形成し、バリア膜を堆積した
後、電解Cuめっきの下地層としてのCu膜をPVD
(PhysicalVapor Deposition物理的気相成長)法により
形成している。このような技術として、特開平11−4
5887号公報には、エレクトロマイグレーション耐性
及び腐食耐性を有するCu配線を形成する方法が開示さ
れている。図3は、この公報に記載の溝配線を示す断面
図である。
ず)上に絶縁膜102が形成され、その表面に金属相互
配線101が形成されている。この金属相互配線101
は絶縁膜102に埋め込まれてその表面が同一平面にな
るように形成され、この上に絶縁膜103、104、1
05が積層されている。そして絶縁膜105が開口され
て絶縁膜104の表面に溝106が形成され、更に溝1
06の底面の絶縁膜104が部分的に開口され、金属相
互配線101に接続する孔107が形成されている。そ
して、この溝106及び溝106に開口された孔107
内に、Ti、Ta、W又はTaN等からなる金属接着層
108と、その上層のW、WN又はTiN等からなる熱
拡散障壁層109と、更にその上層のCuの金属間化合
物層110と、スパッタ成膜された薄いCuのシールド
層111とが順次形成され、その上に電気めっきにより
形成されたCu層112が埋め込まれて溝配線が形成さ
れている。そして、熱拡散障壁層109と、Cuシール
ド層111との間にCuの金属間化合物層110が形成
され、これによりCuシールド層111及びCu層11
2のエレクトロマイグレーション耐性を向上させてい
る。
として使用されるTa、TiN、TaN及びWN膜のう
ち、Ta膜はCuめっきの特性としてTa膜上に直接C
uが析出しないため、Cuめっきの析出下地として使用
することはできない。また、TiN、TaN及びWNは
導電性を有するが、その抵抗率が高く、電解めっきをす
る際にウェハ面内で電位勾配が発生する。電解めっきの
析出速度は、析出部分における電流量に依存するため、
ウェハ面内に電位勾配が生じると析出するめっきCu膜
の面内均一性が劣化する。このため、通常は、上述の従
来技術のように、めっきCu膜の下地層として、PVD
法によるCu膜を予め形成しておく。
たように、Cuの電解めっきのために予め形成する下地
層のCu膜をPVD法により堆積すると、微細な配線用
溝においてはステップカバレジ(段差被覆性(step cov
erage))が悪く、溝開口部が狭くなる形状になった
り、溝底部での側壁では膜厚が不十分となってしまう。
図4及び図5は、めっきCu膜の下地層として、PVD
法によるCu膜を形成した溝配線を示す断面図である。
図4及び図5に示す従来のCu溝配線は、層間絶縁膜1
の表面に形成された配線用溝2内に、バリア層8が形成
され、その上にPVD法によりPVD−Cu膜9が形成
されている。そして、このPVD−Cu膜9を析出下地
層としてめっきCu膜10が形成されている。その後、
これらの層間絶縁膜1上のめっきCu膜10、PVD−
Cu膜9及びバリア層8をCMP等で除去し、溝配線が
形成される。
層として、PVD−Cu膜9を形成すると、PVD−C
u膜9はステップカバレジが悪いため、図4に示すよう
に、溝配線の中央部にシーム状のボイドが発生したり、
図5に示すように、下地層の膜厚不足に起因するボイド
が発生してしまうという問題点がある。
のであって、電解めっきCuが析出するための低抵抗で
ステップカバレジが良好な下地層が形成されたCu溝配
線を有する半導体装置及びその製造方法を提供すること
を目的とする。
する半導体装置は、半導体基板と、この半導体基板上に
形成された層間絶縁膜と、この層間絶縁膜に形成された
配線用溝と、前記配線用溝内に形成され第1のWN膜、
W膜及び第2のWN膜がこの順に積層されてなる積層膜
と、この積層膜上に形成され前記溝を埋めるCu膜とを
有することを特徴とする。
第2のWN膜が形成されているため、めっきCu膜のC
uがW膜と金属間化合物を形成せず、また、配線用溝の
最下層に第1のWN膜を有するため、層間絶縁膜と良好
な密着性が得られ、溝配線の下にCu下層配線が形成さ
れている場合にそのCuがW膜と金属間化合物を形成す
ることを防止し、更に、積層膜の中間層として抵抗率の
低いW層が形成されていることにより、溝配線の抵抗を
低減することができる。
置は、半導体基板と、この半導体基板上に形成された層
間絶縁膜と、この層間絶縁膜に形成された配線用溝と、
前記配線用溝内に形成され第1のTaN膜、Ta膜及び
第2のTaN膜がこの順に積層されてなる積層膜と、こ
の積層膜上に形成され前記溝を埋めるCu膜とを有する
ことを特徴とする。
に形成された前記積層膜に接続されるCu配線を形成し
ていてもよい。
製造方法は、半導体基板上に層間絶縁膜を形成する工程
と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第1のWN膜、W膜及び第2のW
N膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきCu膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきCu膜及び前記積層膜を除去してCu
溝配線を形成する工程とを有することを特徴とする。ま
た、本発明に係る他の溝配線を有する半導体装置の製造
方法は、半導体基板上に層間絶縁膜を形成する工程と、
この層間絶縁膜の表面に配線用溝を形成する工程と、こ
の配線用溝内に第1のTaN膜、Ta膜及び第2のTa
N膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきCu膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきCu膜及び前記積層膜を除去してCu
溝配線を形成する工程とを有することを特徴とする。
1のメタルナイトライド膜(WN膜、TaN膜)、メタ
ル膜(W膜、Ta膜)及び第2のメタルナイトライド膜
(WN膜、TaN膜)からなる積層膜を形成するため、
積層膜のステップカバレジが優れていると共にウェハ面
内の電位勾配が低減され、電解めっきにより形成するめ
っきCu膜の面内均一性を向上させ、抵抗率を低減する
ことができる。
して成膜されることが好ましい。
無機ソースを使用した熱CVD等、化学的気相成長法に
より形成することが好ましい。
バ及び物理的気相成長を行うチャンバを有する同一装置
内で連続して成膜されてもよい。
及び物理的気相成長法を組み合わせて形成してもよい。
付の図面を参照して具体的に説明する。図2(b)は、
本発明の第1の実施例に係る半導体装置の溝配線構造を
示す断面図である。例えば、トランジスタ及び素子分離
層等を形成したシリコン基板上に層間絶縁膜が形成され
ている。そして、図2(b)に示すように、シリコン基
板(図示せず)上に形成された層間絶縁膜1の表面に、
配線を形成するための配線用溝2が形成されている。そ
して、配線用溝2の内には、Cuの拡散バリア層となる
第1のWN膜3がCVD法により堆積され、その上面に
W膜4、更に上面に第2のWN膜5が同様にCVD法に
より堆積されて形成されている。そして、この上に電解
めっき法によりめっきCu膜6が埋め込まれて溝配線7
が形成されている。
5からなる積層膜は、その上層にめっきCu膜6を形成
する際のめっきCu析出用の下地層として作用する。
とめっきCu膜6との間に形成された第2のWN膜5
は、W膜4にめっきCu膜6のCuが拡散して、更にW
と反応して高抵抗の金属間化合物を形成することを防止
することができ、Cuの拡散バリア層として作用すると
共に、めっきCu膜6とW膜4との間の反応防止層とし
ても作用する。
されたWN膜は、W膜より層間絶縁膜1に対して密着性
が高く、従って、第1のWN膜3により、めっき下地層
と配線用溝が形成されている層間絶縁膜1との密着を高
めることができる密着層として作用する。更に、下層配
線との接続孔を上層配線用溝と一括して形成する所謂デ
ュアルダマシン構造では、接続孔底面に下層配線のCu
表面が露出する。従って、下層配線がCuからなると
き、第1のWN膜3が下層Cu膜とW膜4との反応を防
止するための反応防止層として作用する。
れているW膜4は、第1のWN膜3及び第2のWN膜5
よりも抵抗率が低く、従って、下地層の電位勾配が小さ
いため、この上に形成されるめっきCu膜6の面内均一
性を向上させる。
ては、Cuめっき膜6の下地層に、W膜4の上下に第1
のWN膜3と第2のWN膜5とを挟んだ構造であるた
め、めっきCu膜6と積層膜の反応を防止すると共に、
層間絶縁膜1との密着性が高く、また、下層にCu配線
が形成されている場合において、Cu溝配線7が下層の
Cu溝配線と接続しても、Cu溝配線7に下地層の第1
のWN膜3が形成されているため、下層のCuと溝配線
7との反応を防止する。また、面内均一性が高いめっき
Cu膜が形成されているため、低抵抗のCu溝配線を有
する半導体装置を得ることができる。
る。図1(a)及び(b)並びに図2(a)及び(b)
は、本実施例に係る製造方法をその工程順に示す断面図
である。先ず、通常の方法により、シリコン基板上に例
えばトランジスタ及び素子分離層等を形成する。その
後、トランジスタ等が形成されたシリコン基板上に例え
ばSiO2等からなる層間絶縁膜1を堆積する。
基板(図示せず)の上の層間絶縁膜1の表面上にリソグ
ラフィ工程により所定形状のレジストパターン(図示せ
ず)を形成した後、このレジストパターンをマスクにし
て、例えばRIE(ReactiveIon Etching)により配線
用溝2を形成する。
により第1のWN膜3、W膜4及び第2のWN膜5から
なる3層を全面に積層する。CVD法による第1のWN
膜3、W膜4及び第2のWN膜5からなる積層膜の形成
方法としては、例えば、先ずWF6、NH3及びH2等の
ガスを使用した熱CVD法により第1のWN膜3を形成
し、NH3ガスのみを止めて引き続きW膜4を形成し、
再度NH3ガスを導入して引き続き第2のWN膜4を形
成する方法がある。この場合、積層膜を構成する全ての
膜が同一チャンバ内で形成できるため、スループットが
高い積層膜形成方法を得ることができる。なお、この積
層膜形成方法としては、無機ソースを使用した熱CVD
を使用する形成方法のみに限られず、プラズマCVD又
は有機ソースを使用したCVD等を使用してもよい。
法で第1のWN膜3、W膜4及び第2のWN膜5からな
る積層膜を堆積した後、電解めっき法によってCuを堆
積し、配線用溝2をめっきCu膜6で埋め込む。このと
き、積層膜はめっきCu膜6析出用のめっき下地層とな
る。
(Chemical Mechanical Polishing)法等で、層間絶縁
膜1上のめっきCu膜6と第2のWN膜5、W膜4及び
第1のWN膜3からなる積層膜とを除去し、溝配線7を
形成する。その後、例えば、このCu溝配線7上に更に
層間絶縁膜(図示せず)を形成し、Cu溝配線7に接続
する接続孔(図示せず)を形成してこれを金属により埋
め込み、更に上層配線を形成する等して所望の半導体装
置を形成する。
れば、Cu溝配線7を電解めっき法により形成する際の
下地層として、第1のWN膜3、W膜4及び第2のWN
膜5からなる積層膜をCVD法により同一チャンバ内で
連続成膜するため、下地層としてPVD法によりCu膜
を形成するよりもステップカバレジが低減され、めっき
u膜6による配線用溝の埋め込みの際に、配線用溝内に
ボイドが発生することを防ぐことができると共にスルー
プットが高い半導体装置を得ることができる。
3とバリア層の第2のWN膜5の間に挟み込んで堆積
し、これを電解めっきCuの下地層として使用している
ため、抵抗率が高い単層のWN膜を電解めっきの下地層
にした場合と比べ、ウェハ面内の電位勾配が少なくな
り、電解めっきCuの面内均一性が向上して、溝配線7
の抵抗が低減される。
する。第1の実施例では、めっきの下地層として、WN
膜、W膜及びWN膜からなる積層膜を使用したが、第2
の実施例では、TaN膜、Ta膜及びTaN膜からなる
積層膜を形成する。
例と同様に、基板上の層間絶縁膜の表面に形成された配
線用の溝内に第1のTaN膜、Ta膜及び第2のTaN
膜からなる積層膜がめっきCu膜の析出用の下地層とし
て形成され、その上に電解めっき法によりめっきCu膜
が埋め込まれてCu溝配線が形成さている。本実施例の
半導体装置においても、第1の実施例と同様に、このC
u溝配に接続する下層のCu配線が形成されていてもよ
い。
の実施例と同様、半導体基板上の層間絶縁膜の表面に配
線用溝を形成した後、その配線用溝内に第1のTaN
膜、Ta膜及び第2のTaN膜からなる積層膜を堆積す
る。第1のTaN膜及び第2のTaN膜の形成は、例え
ば有機ソースを使用した熱CVD法により、ステップカ
バレジが優れた膜を得ることができる。Ta膜はCVD
法により形成することが困難であるため、PVD法を使
用して形成する。このため、第1のWN膜、W膜及び第
2のWN膜からなる積層膜を形成する第1の実施例と比
べ、ステップカバレジが僅かに劣化する。また、積層膜
を同一チャンバ内で形成するための装置は若干複雑かつ
困難となるため、CVD−TaN膜およびPVD−Ta
膜はそれぞれ専用のチャンバーで形成することが好まし
い。しかしながら両チャンバーは同一装置内に設置可能
であり、積層膜は同一装置内で連続成膜することができ
るため、第1の実施例と比べ若干の低下はあるものの高
スループットで形成することができる。
を形成して配線用溝を埋め込む。第1のTaN膜は層間
絶縁膜に対する密着層として作用し、また、Ta膜は電
解めっきCuの析出層として作用しないため、本実施例
の場合には第2のTaN膜が電解めっきの析出下地とし
て作用する。そして、層間絶縁膜上の積層膜及びめっき
Cu膜を除去してCu溝配線が形成される。
Ta膜及び第2のTaN膜からなる積層膜をCVD及び
PVD法により同一装置内で形成するため、高スループ
ットであると共に、ステップカバレジが優れた析出用の
下地層を形成することができる。また、析出下地層とな
る第2のTaN膜の下層にはTa膜が形成されているた
め、第2のTaN膜に析出するめっきCu膜の面内均一
性が高く、溝内にボイドなどが発生しない低抵抗のCu
溝配線を得ることができる。また、第1のTaN膜が積
層膜と層間絶縁膜との密着層として作用すると共に、下
層Cu配線が形成されている際には積層膜と下層のCu
との反応防止層として作用する。
3の実施例の半導体装置は、電解めっき法により形成す
るめっきCu膜の析出用の下地層として、第1のTiN
膜、Ti膜及び第2のTiN膜からなる積層膜が形成さ
れている。
半導体装置と同様に、基板上に形成された層間絶縁膜の
表面に配線用溝が形成され、その配線溝内に、第1のT
iN膜、Ti膜及び第2のTiN膜からなる積層膜が形
成されている。そして、この上にめっきCu膜が埋め込
まれてCu溝配線が形成されている。本実施例の半導体
装置においても、第1及び第2の実施例と同様に、この
Cu溝配に接続する下層のCu配線が形成されていても
よい。第2のTiN膜はTi膜とめっきCu膜との反応
防止層としてのみ作用する。また、第1のTiN膜は、
下層にCu配線が形成されている場合の反応防止層及び
積層膜と層間絶縁膜との密着層として作用する。
配線用溝を形成した後、この配線用溝内に第1のTiN
膜、Ti膜及び第2のTiN膜の積層膜を形成する。本
実施例の積層膜の形成方法も、第1のTaN膜、Ta膜
及び第2のTaN膜からなる積層膜の形成と同様である
が、第1のTiN膜及び第2のTiN膜は有機ソースを
使用した熱CVD法以外にも無機ソースを使用したプラ
ズマCVD法等により形成することができ、ステップカ
バレジが優れた膜を形成することができる。積層膜形成
後は、積層膜をCu析出用の下地層として、電解めっき
によりCuめっき膜を形成して、配線用溝内を埋め込ん
だ後、層間絶縁膜上のCuめっき膜及び積層膜を除去す
る。
で連続成膜するため、高スループットで且つステップカ
バレジが優れた下地層が得られ、更に第1のTiN膜、
Ti膜及び第2のTiN膜からなる積層膜により面内均
一性が高く低抵抗のめっきCu溝配線を得ることができ
る。
体装置によれば、Cu溝配線のめっきCu膜の下地層
に、最下層から順に第1のメタルナイトライド膜、メタ
ル膜、及び第2のメタルナイトライド膜からなる積層膜
が成されているため、第2のメタルナイトライド膜によ
り、めっきCu膜とメタル膜との反応が防止され、更
に、第1のメタルナイトライド膜により、上層のメタル
膜と、下層の層間絶縁膜との密着性を向上させる。
によれば、抵抗率の低いメタル膜を第1のメタルナイト
ライド膜と第2のメタルナイトライド膜との間に挟み込
んで堆積し、この積層膜を電解めっきCu膜の析出用下
地層として使用しているため、抵抗率が高い単層のメタ
ルナイトライド膜を電解めっきの下地層にした場合と比
べ、ステップカバレジが優れ、ウェハ面内の電位勾配が
低減されることにより、電解めっきCuの面内均一性を
向上させて、めっきCuによる配線用溝の埋め込みの際
に、ボイドのない良好な埋め込み溝配線を得ることがで
きる。
法をその工程順に示す断面図である。
の製造方法を示す図であって、図1(a)及び(b)の
次の工程をその工程順に示す断面図である。
配線を示す断面図である。
Cu膜を形成した溝配線を示す断面図である。
法によるCu膜を形成した溝配線を示す断面図である。
Claims (6)
- 【請求項1】 半導体基板と、この半導体基板上に形成
された層間絶縁膜と、この層間絶縁膜に形成された配線
用溝と、前記配線用溝内に形成され第1のWN膜、W膜
及び第2のWN膜がこの順に積層されてなる積層膜と、
この積層膜上に形成され前記溝を埋めるCu膜とを有す
ることを特徴とする溝配線を有する半導体装置。 - 【請求項2】 半導体基板と、この半導体基板上に形成
された層間絶縁膜と、この層間絶縁膜に形成された配線
用溝と、前記配線用溝内に形成され第1のTaN膜、T
a膜及び第2のTaN膜がこの順に積層されてなる積層
膜と、この積層膜上に形成され前記溝を埋めるCu膜と
を有することを特徴とする溝配線を有する半導体装置。 - 【請求項3】 前記層間絶縁膜の下に前記配線用溝に形
成された前記積層膜に接続するCu配線が形成されてい
ることを特徴とする溝配線を有する請求項1又は2に記
載の半導体装置。 - 【請求項4】 半導体基板上に層間絶縁膜を形成する工
程と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第1のWN膜、W膜及び第2のW
N膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきCu膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきCu膜及び前記積層膜を除去してCu
溝配線を形成する工程とを有することを特徴とする溝配
線を有する半導体装置の製造方法。 - 【請求項5】 半導体基板上に層間絶縁膜を形成する工
程と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第1のTaN膜、Ta膜及び第2
のTaN膜をこの順に積層して積層膜を形成する工程
と、この積層膜を下地層にして電解めっきによりめっき
Cu膜を形成して前記配線用溝を埋め込む工程と、前記
層間絶縁膜上の前記めっきCu膜及び前記積層膜を除去
してCu溝配線を形成する工程とを有することを特徴と
する溝配線を有する半導体装置の製造方法。 - 【請求項6】 前記積層膜は同一チャンバ内で連続して
成膜されることを特徴とする請求項4又は5に記載の溝
配線を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37480899A JP3425919B2 (ja) | 1999-12-28 | 1999-12-28 | 溝配線を有する半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37480899A JP3425919B2 (ja) | 1999-12-28 | 1999-12-28 | 溝配線を有する半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189316A JP2001189316A (ja) | 2001-07-10 |
JP3425919B2 true JP3425919B2 (ja) | 2003-07-14 |
Family
ID=18504466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37480899A Expired - Fee Related JP3425919B2 (ja) | 1999-12-28 | 1999-12-28 | 溝配線を有する半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3425919B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012049823A1 (ja) * | 2010-10-15 | 2014-02-24 | 株式会社アルバック | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-12-28 JP JP37480899A patent/JP3425919B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001189316A (ja) | 2001-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6951809B2 (en) | Method for manufacturing semiconductor device | |
US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
US7041595B2 (en) | Method of forming a barrier seed layer with graded nitrogen composition | |
US7417321B2 (en) | Via structure and process for forming the same | |
KR100558009B1 (ko) | 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자 | |
US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
US20080242088A1 (en) | Method of forming low resistivity copper film structures | |
US7145241B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
US7615489B1 (en) | Method for forming metal interconnects and reducing metal seed layer overhang | |
JP2000150647A (ja) | 配線構造およびその製造方法 | |
US20080142973A1 (en) | Method of forming wiring structure and semiconductor device | |
US20080237860A1 (en) | Interconnect structures containing a ruthenium barrier film and method of forming | |
JP2002075994A (ja) | 半導体装置及びその製造方法 | |
US20060110920A1 (en) | Low temperature nitride used as cu barrier layer | |
JPH0936230A (ja) | 半導体装置の製造方法 | |
US8008774B2 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
US20060189130A1 (en) | Method of forming metal line in semiconductor device | |
JP2005005383A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3425919B2 (ja) | 溝配線を有する半導体装置及びその製造方法 | |
US7902065B2 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
US7633161B2 (en) | Semiconductor device and method of forming metal interconnection layer thereof | |
JP3328359B2 (ja) | 半導体装置の製造方法 | |
JP2004356315A (ja) | 半導体装置及びその製造方法 | |
JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002280449A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |