JP3425919B2 - 溝配線を有する半導体装置及びその製造方法 - Google Patents
溝配線を有する半導体装置及びその製造方法Info
- Publication number
- JP3425919B2 JP3425919B2 JP37480899A JP37480899A JP3425919B2 JP 3425919 B2 JP3425919 B2 JP 3425919B2 JP 37480899 A JP37480899 A JP 37480899A JP 37480899 A JP37480899 A JP 37480899A JP 3425919 B2 JP3425919 B2 JP 3425919B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- groove
- interlayer insulating
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電解めっきにより
Ｃｕ溝配線が形成された溝配線を有する半導体装置及び
その製造方法に関し、特に、ステップカバレジが優れた
Ｃｕ溝配線を有する半導体装置及びその製造方法に関す
る。
Ｃｕ溝配線が形成された溝配線を有する半導体装置及び
その製造方法に関し、特に、ステップカバレジが優れた
Ｃｕ溝配線を有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、Ｃｕ溝配線の形成方法では、層間
絶縁膜表面に配線用溝を形成し、バリア膜を堆積した
後、電解Ｃｕめっきの下地層としてのＣｕ膜をＰＶＤ
（PhysicalVapor Deposition物理的気相成長）法により
形成している。このような技術として、特開平１１−４
５８８７号公報には、エレクトロマイグレーション耐性
及び腐食耐性を有するＣｕ配線を形成する方法が開示さ
れている。図３は、この公報に記載の溝配線を示す断面
図である。
絶縁膜表面に配線用溝を形成し、バリア膜を堆積した
後、電解Ｃｕめっきの下地層としてのＣｕ膜をＰＶＤ
（PhysicalVapor Deposition物理的気相成長）法により
形成している。このような技術として、特開平１１−４
５８８７号公報には、エレクトロマイグレーション耐性
及び腐食耐性を有するＣｕ配線を形成する方法が開示さ
れている。図３は、この公報に記載の溝配線を示す断面
図である。
【０００３】図３に示すように、半導体基板（図示せ
ず）上に絶縁膜１０２が形成され、その表面に金属相互
配線１０１が形成されている。この金属相互配線１０１
は絶縁膜１０２に埋め込まれてその表面が同一平面にな
るように形成され、この上に絶縁膜１０３、１０４、１
０５が積層されている。そして絶縁膜１０５が開口され
て絶縁膜１０４の表面に溝１０６が形成され、更に溝１
０６の底面の絶縁膜１０４が部分的に開口され、金属相
互配線１０１に接続する孔１０７が形成されている。そ
して、この溝１０６及び溝１０６に開口された孔１０７
内に、Ｔｉ、Ｔａ、Ｗ又はＴａＮ等からなる金属接着層
１０８と、その上層のＷ、ＷＮ又はＴｉＮ等からなる熱
拡散障壁層１０９と、更にその上層のＣｕの金属間化合
物層１１０と、スパッタ成膜された薄いＣｕのシールド
層１１１とが順次形成され、その上に電気めっきにより
形成されたＣｕ層１１２が埋め込まれて溝配線が形成さ
れている。そして、熱拡散障壁層１０９と、Ｃｕシール
ド層１１１との間にＣｕの金属間化合物層１１０が形成
され、これによりＣｕシールド層１１１及びＣｕ層１１
２のエレクトロマイグレーション耐性を向上させてい
る。
ず）上に絶縁膜１０２が形成され、その表面に金属相互
配線１０１が形成されている。この金属相互配線１０１
は絶縁膜１０２に埋め込まれてその表面が同一平面にな
るように形成され、この上に絶縁膜１０３、１０４、１
０５が積層されている。そして絶縁膜１０５が開口され
て絶縁膜１０４の表面に溝１０６が形成され、更に溝１
０６の底面の絶縁膜１０４が部分的に開口され、金属相
互配線１０１に接続する孔１０７が形成されている。そ
して、この溝１０６及び溝１０６に開口された孔１０７
内に、Ｔｉ、Ｔａ、Ｗ又はＴａＮ等からなる金属接着層
１０８と、その上層のＷ、ＷＮ又はＴｉＮ等からなる熱
拡散障壁層１０９と、更にその上層のＣｕの金属間化合
物層１１０と、スパッタ成膜された薄いＣｕのシールド
層１１１とが順次形成され、その上に電気めっきにより
形成されたＣｕ層１１２が埋め込まれて溝配線が形成さ
れている。そして、熱拡散障壁層１０９と、Ｃｕシール
ド層１１１との間にＣｕの金属間化合物層１１０が形成
され、これによりＣｕシールド層１１１及びＣｕ層１１
２のエレクトロマイグレーション耐性を向上させてい
る。
【０００４】通常、Ｃｕ溝配線におけるＣｕのバリア膜
として使用されるＴａ、ＴｉＮ、ＴａＮ及びＷＮ膜のう
ち、Ｔａ膜はＣｕめっきの特性としてＴａ膜上に直接Ｃ
ｕが析出しないため、Ｃｕめっきの析出下地として使用
することはできない。また、ＴｉＮ、ＴａＮ及びＷＮは
導電性を有するが、その抵抗率が高く、電解めっきをす
る際にウェハ面内で電位勾配が発生する。電解めっきの
析出速度は、析出部分における電流量に依存するため、
ウェハ面内に電位勾配が生じると析出するめっきＣｕ膜
の面内均一性が劣化する。このため、通常は、上述の従
来技術のように、めっきＣｕ膜の下地層として、ＰＶＤ
法によるＣｕ膜を予め形成しておく。
として使用されるＴａ、ＴｉＮ、ＴａＮ及びＷＮ膜のう
ち、Ｔａ膜はＣｕめっきの特性としてＴａ膜上に直接Ｃ
ｕが析出しないため、Ｃｕめっきの析出下地として使用
することはできない。また、ＴｉＮ、ＴａＮ及びＷＮは
導電性を有するが、その抵抗率が高く、電解めっきをす
る際にウェハ面内で電位勾配が発生する。電解めっきの
析出速度は、析出部分における電流量に依存するため、
ウェハ面内に電位勾配が生じると析出するめっきＣｕ膜
の面内均一性が劣化する。このため、通常は、上述の従
来技術のように、めっきＣｕ膜の下地層として、ＰＶＤ
法によるＣｕ膜を予め形成しておく。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たように、Ｃｕの電解めっきのために予め形成する下地
層のＣｕ膜をＰＶＤ法により堆積すると、微細な配線用
溝においてはステップカバレジ（段差被覆性（step cov
erage））が悪く、溝開口部が狭くなる形状になった
り、溝底部での側壁では膜厚が不十分となってしまう。
図４及び図５は、めっきＣｕ膜の下地層として、ＰＶＤ
法によるＣｕ膜を形成した溝配線を示す断面図である。
図４及び図５に示す従来のＣｕ溝配線は、層間絶縁膜１
の表面に形成された配線用溝２内に、バリア層８が形成
され、その上にＰＶＤ法によりＰＶＤ−Ｃｕ膜９が形成
されている。そして、このＰＶＤ−Ｃｕ膜９を析出下地
層としてめっきＣｕ膜１０が形成されている。その後、
これらの層間絶縁膜１上のめっきＣｕ膜１０、ＰＶＤ−
Ｃｕ膜９及びバリア層８をＣＭＰ等で除去し、溝配線が
形成される。
たように、Ｃｕの電解めっきのために予め形成する下地
層のＣｕ膜をＰＶＤ法により堆積すると、微細な配線用
溝においてはステップカバレジ（段差被覆性（step cov
erage））が悪く、溝開口部が狭くなる形状になった
り、溝底部での側壁では膜厚が不十分となってしまう。
図４及び図５は、めっきＣｕ膜の下地層として、ＰＶＤ
法によるＣｕ膜を形成した溝配線を示す断面図である。
図４及び図５に示す従来のＣｕ溝配線は、層間絶縁膜１
の表面に形成された配線用溝２内に、バリア層８が形成
され、その上にＰＶＤ法によりＰＶＤ−Ｃｕ膜９が形成
されている。そして、このＰＶＤ−Ｃｕ膜９を析出下地
層としてめっきＣｕ膜１０が形成されている。その後、
これらの層間絶縁膜１上のめっきＣｕ膜１０、ＰＶＤ−
Ｃｕ膜９及びバリア層８をＣＭＰ等で除去し、溝配線が
形成される。
【０００６】このようにして、めっきＣｕ膜１０の下地
層として、ＰＶＤ−Ｃｕ膜９を形成すると、ＰＶＤ−Ｃ
ｕ膜９はステップカバレジが悪いため、図４に示すよう
に、溝配線の中央部にシーム状のボイドが発生したり、
図５に示すように、下地層の膜厚不足に起因するボイド
が発生してしまうという問題点がある。
層として、ＰＶＤ−Ｃｕ膜９を形成すると、ＰＶＤ−Ｃ
ｕ膜９はステップカバレジが悪いため、図４に示すよう
に、溝配線の中央部にシーム状のボイドが発生したり、
図５に示すように、下地層の膜厚不足に起因するボイド
が発生してしまうという問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、電解めっきＣｕが析出するための低抵抗で
ステップカバレジが良好な下地層が形成されたＣｕ溝配
線を有する半導体装置及びその製造方法を提供すること
を目的とする。
のであって、電解めっきＣｕが析出するための低抵抗で
ステップカバレジが良好な下地層が形成されたＣｕ溝配
線を有する半導体装置及びその製造方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明に係る溝配線を有
する半導体装置は、半導体基板と、この半導体基板上に
形成された層間絶縁膜と、この層間絶縁膜に形成された
配線用溝と、前記配線用溝内に形成され第１のＷＮ膜、
Ｗ膜及び第２のＷＮ膜がこの順に積層されてなる積層膜
と、この積層膜上に形成され前記溝を埋めるＣｕ膜とを
有することを特徴とする。
する半導体装置は、半導体基板と、この半導体基板上に
形成された層間絶縁膜と、この層間絶縁膜に形成された
配線用溝と、前記配線用溝内に形成され第１のＷＮ膜、
Ｗ膜及び第２のＷＮ膜がこの順に積層されてなる積層膜
と、この積層膜上に形成され前記溝を埋めるＣｕ膜とを
有することを特徴とする。
【０００９】本発明においては、めっきＣｕ膜の下層に
第２のＷＮ膜が形成されているため、めっきＣｕ膜のＣ
ｕがＷ膜と金属間化合物を形成せず、また、配線用溝の
最下層に第１のＷＮ膜を有するため、層間絶縁膜と良好
な密着性が得られ、溝配線の下にＣｕ下層配線が形成さ
れている場合にそのＣｕがＷ膜と金属間化合物を形成す
ることを防止し、更に、積層膜の中間層として抵抗率の
低いＷ層が形成されていることにより、溝配線の抵抗を
低減することができる。
第２のＷＮ膜が形成されているため、めっきＣｕ膜のＣ
ｕがＷ膜と金属間化合物を形成せず、また、配線用溝の
最下層に第１のＷＮ膜を有するため、層間絶縁膜と良好
な密着性が得られ、溝配線の下にＣｕ下層配線が形成さ
れている場合にそのＣｕがＷ膜と金属間化合物を形成す
ることを防止し、更に、積層膜の中間層として抵抗率の
低いＷ層が形成されていることにより、溝配線の抵抗を
低減することができる。
【００１０】本発明に係る他の溝配線を有する半導体装
置は、半導体基板と、この半導体基板上に形成された層
間絶縁膜と、この層間絶縁膜に形成された配線用溝と、
前記配線用溝内に形成され第１のＴａＮ膜、Ｔａ膜及び
第２のＴａＮ膜がこの順に積層されてなる積層膜と、こ
の積層膜上に形成され前記溝を埋めるＣｕ膜とを有する
ことを特徴とする。
置は、半導体基板と、この半導体基板上に形成された層
間絶縁膜と、この層間絶縁膜に形成された配線用溝と、
前記配線用溝内に形成され第１のＴａＮ膜、Ｔａ膜及び
第２のＴａＮ膜がこの順に積層されてなる積層膜と、こ
の積層膜上に形成され前記溝を埋めるＣｕ膜とを有する
ことを特徴とする。
【００１１】また、前記層間絶縁膜の下に前記配線用溝
に形成された前記積層膜に接続されるＣｕ配線を形成し
ていてもよい。
に形成された前記積層膜に接続されるＣｕ配線を形成し
ていてもよい。
【００１２】本発明に係る溝配線を有する半導体装置の
製造方法は、半導体基板上に層間絶縁膜を形成する工程
と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第１のＷＮ膜、Ｗ膜及び第２のＷ
Ｎ膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきＣｕ膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきＣｕ膜及び前記積層膜を除去してＣｕ
溝配線を形成する工程とを有することを特徴とする。ま
た、本発明に係る他の溝配線を有する半導体装置の製造
方法は、半導体基板上に層間絶縁膜を形成する工程と、
この層間絶縁膜の表面に配線用溝を形成する工程と、こ
の配線用溝内に第１のＴａＮ膜、Ｔａ膜及び第２のＴａ
Ｎ膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきＣｕ膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきＣｕ膜及び前記積層膜を除去してＣｕ
溝配線を形成する工程とを有することを特徴とする。
製造方法は、半導体基板上に層間絶縁膜を形成する工程
と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第１のＷＮ膜、Ｗ膜及び第２のＷ
Ｎ膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきＣｕ膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきＣｕ膜及び前記積層膜を除去してＣｕ
溝配線を形成する工程とを有することを特徴とする。ま
た、本発明に係る他の溝配線を有する半導体装置の製造
方法は、半導体基板上に層間絶縁膜を形成する工程と、
この層間絶縁膜の表面に配線用溝を形成する工程と、こ
の配線用溝内に第１のＴａＮ膜、Ｔａ膜及び第２のＴａ
Ｎ膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきＣｕ膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきＣｕ膜及び前記積層膜を除去してＣｕ
溝配線を形成する工程とを有することを特徴とする。
【００１３】本発明においては、めっきＣｕ膜の下に第
１のメタルナイトライド膜（ＷＮ膜、ＴａＮ膜）、メタ
ル膜（Ｗ膜、Ｔａ膜）及び第２のメタルナイトライド膜
（ＷＮ膜、ＴａＮ膜）からなる積層膜を形成するため、
積層膜のステップカバレジが優れていると共にウェハ面
内の電位勾配が低減され、電解めっきにより形成するめ
っきＣｕ膜の面内均一性を向上させ、抵抗率を低減する
ことができる。
１のメタルナイトライド膜（ＷＮ膜、ＴａＮ膜）、メタ
ル膜（Ｗ膜、Ｔａ膜）及び第２のメタルナイトライド膜
（ＷＮ膜、ＴａＮ膜）からなる積層膜を形成するため、
積層膜のステップカバレジが優れていると共にウェハ面
内の電位勾配が低減され、電解めっきにより形成するめ
っきＣｕ膜の面内均一性を向上させ、抵抗率を低減する
ことができる。
【００１４】また、前記積層膜は同一チャンバ内で連続
して成膜されることが好ましい。
して成膜されることが好ましい。
【００１５】更に、前記積層膜は例えば有機ソース又は
無機ソースを使用した熱ＣＶＤ等、化学的気相成長法に
より形成することが好ましい。
無機ソースを使用した熱ＣＶＤ等、化学的気相成長法に
より形成することが好ましい。
【００１６】前記積層膜は化学的気相成長を行うチャン
バ及び物理的気相成長を行うチャンバを有する同一装置
内で連続して成膜されてもよい。
バ及び物理的気相成長を行うチャンバを有する同一装置
内で連続して成膜されてもよい。
【００１７】更にまた、前記積層膜は化学的気相成長法
及び物理的気相成長法を組み合わせて形成してもよい。
及び物理的気相成長法を組み合わせて形成してもよい。
【００１８】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。図２（ｂ）は、
本発明の第１の実施例に係る半導体装置の溝配線構造を
示す断面図である。例えば、トランジスタ及び素子分離
層等を形成したシリコン基板上に層間絶縁膜が形成され
ている。そして、図２（ｂ）に示すように、シリコン基
板（図示せず）上に形成された層間絶縁膜１の表面に、
配線を形成するための配線用溝２が形成されている。そ
して、配線用溝２の内には、Ｃｕの拡散バリア層となる
第１のＷＮ膜３がＣＶＤ法により堆積され、その上面に
Ｗ膜４、更に上面に第２のＷＮ膜５が同様にＣＶＤ法に
より堆積されて形成されている。そして、この上に電解
めっき法によりめっきＣｕ膜６が埋め込まれて溝配線７
が形成されている。
付の図面を参照して具体的に説明する。図２（ｂ）は、
本発明の第１の実施例に係る半導体装置の溝配線構造を
示す断面図である。例えば、トランジスタ及び素子分離
層等を形成したシリコン基板上に層間絶縁膜が形成され
ている。そして、図２（ｂ）に示すように、シリコン基
板（図示せず）上に形成された層間絶縁膜１の表面に、
配線を形成するための配線用溝２が形成されている。そ
して、配線用溝２の内には、Ｃｕの拡散バリア層となる
第１のＷＮ膜３がＣＶＤ法により堆積され、その上面に
Ｗ膜４、更に上面に第２のＷＮ膜５が同様にＣＶＤ法に
より堆積されて形成されている。そして、この上に電解
めっき法によりめっきＣｕ膜６が埋め込まれて溝配線７
が形成されている。
【００１９】第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ膜
５からなる積層膜は、その上層にめっきＣｕ膜６を形成
する際のめっきＣｕ析出用の下地層として作用する。
５からなる積層膜は、その上層にめっきＣｕ膜６を形成
する際のめっきＣｕ析出用の下地層として作用する。
【００２０】めっき下地層のうち、最上層であるＷ膜４
とめっきＣｕ膜６との間に形成された第２のＷＮ膜５
は、Ｗ膜４にめっきＣｕ膜６のＣｕが拡散して、更にＷ
と反応して高抵抗の金属間化合物を形成することを防止
することができ、Ｃｕの拡散バリア層として作用すると
共に、めっきＣｕ膜６とＷ膜４との間の反応防止層とし
ても作用する。
とめっきＣｕ膜６との間に形成された第２のＷＮ膜５
は、Ｗ膜４にめっきＣｕ膜６のＣｕが拡散して、更にＷ
と反応して高抵抗の金属間化合物を形成することを防止
することができ、Ｃｕの拡散バリア層として作用すると
共に、めっきＣｕ膜６とＷ膜４との間の反応防止層とし
ても作用する。
【００２１】また、めっき下地層のうち、最下層に形成
されたＷＮ膜は、Ｗ膜より層間絶縁膜１に対して密着性
が高く、従って、第１のＷＮ膜３により、めっき下地層
と配線用溝が形成されている層間絶縁膜１との密着を高
めることができる密着層として作用する。更に、下層配
線との接続孔を上層配線用溝と一括して形成する所謂デ
ュアルダマシン構造では、接続孔底面に下層配線のＣｕ
表面が露出する。従って、下層配線がＣｕからなると
き、第１のＷＮ膜３が下層Ｃｕ膜とＷ膜４との反応を防
止するための反応防止層として作用する。
されたＷＮ膜は、Ｗ膜より層間絶縁膜１に対して密着性
が高く、従って、第１のＷＮ膜３により、めっき下地層
と配線用溝が形成されている層間絶縁膜１との密着を高
めることができる密着層として作用する。更に、下層配
線との接続孔を上層配線用溝と一括して形成する所謂デ
ュアルダマシン構造では、接続孔底面に下層配線のＣｕ
表面が露出する。従って、下層配線がＣｕからなると
き、第１のＷＮ膜３が下層Ｃｕ膜とＷ膜４との反応を防
止するための反応防止層として作用する。
【００２２】更に、めっき下地層の中間層として形成さ
れているＷ膜４は、第１のＷＮ膜３及び第２のＷＮ膜５
よりも抵抗率が低く、従って、下地層の電位勾配が小さ
いため、この上に形成されるめっきＣｕ膜６の面内均一
性を向上させる。
れているＷ膜４は、第１のＷＮ膜３及び第２のＷＮ膜５
よりも抵抗率が低く、従って、下地層の電位勾配が小さ
いため、この上に形成されるめっきＣｕ膜６の面内均一
性を向上させる。
【００２３】このように構成された第１の実施例におい
ては、Ｃｕめっき膜６の下地層に、Ｗ膜４の上下に第１
のＷＮ膜３と第２のＷＮ膜５とを挟んだ構造であるた
め、めっきＣｕ膜６と積層膜の反応を防止すると共に、
層間絶縁膜１との密着性が高く、また、下層にＣｕ配線
が形成されている場合において、Ｃｕ溝配線７が下層の
Ｃｕ溝配線と接続しても、Ｃｕ溝配線７に下地層の第１
のＷＮ膜３が形成されているため、下層のＣｕと溝配線
７との反応を防止する。また、面内均一性が高いめっき
Ｃｕ膜が形成されているため、低抵抗のＣｕ溝配線を有
する半導体装置を得ることができる。
ては、Ｃｕめっき膜６の下地層に、Ｗ膜４の上下に第１
のＷＮ膜３と第２のＷＮ膜５とを挟んだ構造であるた
め、めっきＣｕ膜６と積層膜の反応を防止すると共に、
層間絶縁膜１との密着性が高く、また、下層にＣｕ配線
が形成されている場合において、Ｃｕ溝配線７が下層の
Ｃｕ溝配線と接続しても、Ｃｕ溝配線７に下地層の第１
のＷＮ膜３が形成されているため、下層のＣｕと溝配線
７との反応を防止する。また、面内均一性が高いめっき
Ｃｕ膜が形成されているため、低抵抗のＣｕ溝配線を有
する半導体装置を得ることができる。
【００２４】次に、本実施例の製造方法について説明す
る。図１（ａ）及び（ｂ）並びに図２（ａ）及び（ｂ）
は、本実施例に係る製造方法をその工程順に示す断面図
である。先ず、通常の方法により、シリコン基板上に例
えばトランジスタ及び素子分離層等を形成する。その
後、トランジスタ等が形成されたシリコン基板上に例え
ばＳｉＯ2等からなる層間絶縁膜１を堆積する。
る。図１（ａ）及び（ｂ）並びに図２（ａ）及び（ｂ）
は、本実施例に係る製造方法をその工程順に示す断面図
である。先ず、通常の方法により、シリコン基板上に例
えばトランジスタ及び素子分離層等を形成する。その
後、トランジスタ等が形成されたシリコン基板上に例え
ばＳｉＯ2等からなる層間絶縁膜１を堆積する。
【００２５】そして、図１（ａ）に示すように、半導体
基板（図示せず）の上の層間絶縁膜１の表面上にリソグ
ラフィ工程により所定形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクにし
て、例えばＲＩＥ（ReactiveIon Etching）により配線
用溝２を形成する。
基板（図示せず）の上の層間絶縁膜１の表面上にリソグ
ラフィ工程により所定形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクにし
て、例えばＲＩＥ（ReactiveIon Etching）により配線
用溝２を形成する。
【００２６】次に、図１（ｂ）に示すように、ＣＶＤ法
により第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ膜５から
なる３層を全面に積層する。ＣＶＤ法による第１のＷＮ
膜３、Ｗ膜４及び第２のＷＮ膜５からなる積層膜の形成
方法としては、例えば、先ずＷＦ6、ＮＨ3及びＨ2等の
ガスを使用した熱ＣＶＤ法により第１のＷＮ膜３を形成
し、ＮＨ3ガスのみを止めて引き続きＷ膜４を形成し、
再度ＮＨ3ガスを導入して引き続き第２のＷＮ膜４を形
成する方法がある。この場合、積層膜を構成する全ての
膜が同一チャンバ内で形成できるため、スループットが
高い積層膜形成方法を得ることができる。なお、この積
層膜形成方法としては、無機ソースを使用した熱ＣＶＤ
を使用する形成方法のみに限られず、プラズマＣＶＤ又
は有機ソースを使用したＣＶＤ等を使用してもよい。
により第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ膜５から
なる３層を全面に積層する。ＣＶＤ法による第１のＷＮ
膜３、Ｗ膜４及び第２のＷＮ膜５からなる積層膜の形成
方法としては、例えば、先ずＷＦ6、ＮＨ3及びＨ2等の
ガスを使用した熱ＣＶＤ法により第１のＷＮ膜３を形成
し、ＮＨ3ガスのみを止めて引き続きＷ膜４を形成し、
再度ＮＨ3ガスを導入して引き続き第２のＷＮ膜４を形
成する方法がある。この場合、積層膜を構成する全ての
膜が同一チャンバ内で形成できるため、スループットが
高い積層膜形成方法を得ることができる。なお、この積
層膜形成方法としては、無機ソースを使用した熱ＣＶＤ
を使用する形成方法のみに限られず、プラズマＣＶＤ又
は有機ソースを使用したＣＶＤ等を使用してもよい。
【００２７】そして、図２（ａ）に示すように、ＣＶＤ
法で第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ膜５からな
る積層膜を堆積した後、電解めっき法によってＣｕを堆
積し、配線用溝２をめっきＣｕ膜６で埋め込む。このと
き、積層膜はめっきＣｕ膜６析出用のめっき下地層とな
る。
法で第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ膜５からな
る積層膜を堆積した後、電解めっき法によってＣｕを堆
積し、配線用溝２をめっきＣｕ膜６で埋め込む。このと
き、積層膜はめっきＣｕ膜６析出用のめっき下地層とな
る。
【００２８】その後、図２（ｂ）に示すように、ＣＭＰ
（Chemical Mechanical Polishing）法等で、層間絶縁
膜１上のめっきＣｕ膜６と第２のＷＮ膜５、Ｗ膜４及び
第１のＷＮ膜３からなる積層膜とを除去し、溝配線７を
形成する。その後、例えば、このＣｕ溝配線７上に更に
層間絶縁膜（図示せず）を形成し、Ｃｕ溝配線７に接続
する接続孔（図示せず）を形成してこれを金属により埋
め込み、更に上層配線を形成する等して所望の半導体装
置を形成する。
（Chemical Mechanical Polishing）法等で、層間絶縁
膜１上のめっきＣｕ膜６と第２のＷＮ膜５、Ｗ膜４及び
第１のＷＮ膜３からなる積層膜とを除去し、溝配線７を
形成する。その後、例えば、このＣｕ溝配線７上に更に
層間絶縁膜（図示せず）を形成し、Ｃｕ溝配線７に接続
する接続孔（図示せず）を形成してこれを金属により埋
め込み、更に上層配線を形成する等して所望の半導体装
置を形成する。
【００２９】第１の実施例の半導体装置の製造方法によ
れば、Ｃｕ溝配線７を電解めっき法により形成する際の
下地層として、第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ
膜５からなる積層膜をＣＶＤ法により同一チャンバ内で
連続成膜するため、下地層としてＰＶＤ法によりＣｕ膜
を形成するよりもステップカバレジが低減され、めっき
ｕ膜６による配線用溝の埋め込みの際に、配線用溝内に
ボイドが発生することを防ぐことができると共にスルー
プットが高い半導体装置を得ることができる。
れば、Ｃｕ溝配線７を電解めっき法により形成する際の
下地層として、第１のＷＮ膜３、Ｗ膜４及び第２のＷＮ
膜５からなる積層膜をＣＶＤ法により同一チャンバ内で
連続成膜するため、下地層としてＰＶＤ法によりＣｕ膜
を形成するよりもステップカバレジが低減され、めっき
ｕ膜６による配線用溝の埋め込みの際に、配線用溝内に
ボイドが発生することを防ぐことができると共にスルー
プットが高い半導体装置を得ることができる。
【００３０】更に、抵抗率の低いＷ膜４を第１のＷＮ膜
３とバリア層の第２のＷＮ膜５の間に挟み込んで堆積
し、これを電解めっきＣｕの下地層として使用している
ため、抵抗率が高い単層のＷＮ膜を電解めっきの下地層
にした場合と比べ、ウェハ面内の電位勾配が少なくな
り、電解めっきＣｕの面内均一性が向上して、溝配線７
の抵抗が低減される。
３とバリア層の第２のＷＮ膜５の間に挟み込んで堆積
し、これを電解めっきＣｕの下地層として使用している
ため、抵抗率が高い単層のＷＮ膜を電解めっきの下地層
にした場合と比べ、ウェハ面内の電位勾配が少なくな
り、電解めっきＣｕの面内均一性が向上して、溝配線７
の抵抗が低減される。
【００３１】次に、本発明の第２の実施例について説明
する。第１の実施例では、めっきの下地層として、ＷＮ
膜、Ｗ膜及びＷＮ膜からなる積層膜を使用したが、第２
の実施例では、ＴａＮ膜、Ｔａ膜及びＴａＮ膜からなる
積層膜を形成する。
する。第１の実施例では、めっきの下地層として、ＷＮ
膜、Ｗ膜及びＷＮ膜からなる積層膜を使用したが、第２
の実施例では、ＴａＮ膜、Ｔａ膜及びＴａＮ膜からなる
積層膜を形成する。
【００３２】第２の実施例の半導体装置は、第１の実施
例と同様に、基板上の層間絶縁膜の表面に形成された配
線用の溝内に第１のＴａＮ膜、Ｔａ膜及び第２のＴａＮ
膜からなる積層膜がめっきＣｕ膜の析出用の下地層とし
て形成され、その上に電解めっき法によりめっきＣｕ膜
が埋め込まれてＣｕ溝配線が形成さている。本実施例の
半導体装置においても、第１の実施例と同様に、このＣ
ｕ溝配に接続する下層のＣｕ配線が形成されていてもよ
い。
例と同様に、基板上の層間絶縁膜の表面に形成された配
線用の溝内に第１のＴａＮ膜、Ｔａ膜及び第２のＴａＮ
膜からなる積層膜がめっきＣｕ膜の析出用の下地層とし
て形成され、その上に電解めっき法によりめっきＣｕ膜
が埋め込まれてＣｕ溝配線が形成さている。本実施例の
半導体装置においても、第１の実施例と同様に、このＣ
ｕ溝配に接続する下層のＣｕ配線が形成されていてもよ
い。
【００３３】この半導体装置の製造方法としては、第１
の実施例と同様、半導体基板上の層間絶縁膜の表面に配
線用溝を形成した後、その配線用溝内に第１のＴａＮ
膜、Ｔａ膜及び第２のＴａＮ膜からなる積層膜を堆積す
る。第１のＴａＮ膜及び第２のＴａＮ膜の形成は、例え
ば有機ソースを使用した熱ＣＶＤ法により、ステップカ
バレジが優れた膜を得ることができる。Ｔａ膜はＣＶＤ
法により形成することが困難であるため、ＰＶＤ法を使
用して形成する。このため、第１のＷＮ膜、Ｗ膜及び第
２のＷＮ膜からなる積層膜を形成する第１の実施例と比
べ、ステップカバレジが僅かに劣化する。また、積層膜
を同一チャンバ内で形成するための装置は若干複雑かつ
困難となるため、ＣＶＤ−ＴａＮ膜およびＰＶＤ−Ｔａ
膜はそれぞれ専用のチャンバーで形成することが好まし
い。しかしながら両チャンバーは同一装置内に設置可能
であり、積層膜は同一装置内で連続成膜することができ
るため、第１の実施例と比べ若干の低下はあるものの高
スループットで形成することができる。
の実施例と同様、半導体基板上の層間絶縁膜の表面に配
線用溝を形成した後、その配線用溝内に第１のＴａＮ
膜、Ｔａ膜及び第２のＴａＮ膜からなる積層膜を堆積す
る。第１のＴａＮ膜及び第２のＴａＮ膜の形成は、例え
ば有機ソースを使用した熱ＣＶＤ法により、ステップカ
バレジが優れた膜を得ることができる。Ｔａ膜はＣＶＤ
法により形成することが困難であるため、ＰＶＤ法を使
用して形成する。このため、第１のＷＮ膜、Ｗ膜及び第
２のＷＮ膜からなる積層膜を形成する第１の実施例と比
べ、ステップカバレジが僅かに劣化する。また、積層膜
を同一チャンバ内で形成するための装置は若干複雑かつ
困難となるため、ＣＶＤ−ＴａＮ膜およびＰＶＤ−Ｔａ
膜はそれぞれ専用のチャンバーで形成することが好まし
い。しかしながら両チャンバーは同一装置内に設置可能
であり、積層膜は同一装置内で連続成膜することができ
るため、第１の実施例と比べ若干の低下はあるものの高
スループットで形成することができる。
【００３４】その後、電解めっき法によりめっきＣｕ膜
を形成して配線用溝を埋め込む。第１のＴａＮ膜は層間
絶縁膜に対する密着層として作用し、また、Ｔａ膜は電
解めっきＣｕの析出層として作用しないため、本実施例
の場合には第２のＴａＮ膜が電解めっきの析出下地とし
て作用する。そして、層間絶縁膜上の積層膜及びめっき
Ｃｕ膜を除去してＣｕ溝配線が形成される。
を形成して配線用溝を埋め込む。第１のＴａＮ膜は層間
絶縁膜に対する密着層として作用し、また、Ｔａ膜は電
解めっきＣｕの析出層として作用しないため、本実施例
の場合には第２のＴａＮ膜が電解めっきの析出下地とし
て作用する。そして、層間絶縁膜上の積層膜及びめっき
Ｃｕ膜を除去してＣｕ溝配線が形成される。
【００３５】第２の実施例によれば、第１のＴａＮ膜、
Ｔａ膜及び第２のＴａＮ膜からなる積層膜をＣＶＤ及び
ＰＶＤ法により同一装置内で形成するため、高スループ
ットであると共に、ステップカバレジが優れた析出用の
下地層を形成することができる。また、析出下地層とな
る第２のＴａＮ膜の下層にはＴａ膜が形成されているた
め、第２のＴａＮ膜に析出するめっきＣｕ膜の面内均一
性が高く、溝内にボイドなどが発生しない低抵抗のＣｕ
溝配線を得ることができる。また、第１のＴａＮ膜が積
層膜と層間絶縁膜との密着層として作用すると共に、下
層Ｃｕ配線が形成されている際には積層膜と下層のＣｕ
との反応防止層として作用する。
Ｔａ膜及び第２のＴａＮ膜からなる積層膜をＣＶＤ及び
ＰＶＤ法により同一装置内で形成するため、高スループ
ットであると共に、ステップカバレジが優れた析出用の
下地層を形成することができる。また、析出下地層とな
る第２のＴａＮ膜の下層にはＴａ膜が形成されているた
め、第２のＴａＮ膜に析出するめっきＣｕ膜の面内均一
性が高く、溝内にボイドなどが発生しない低抵抗のＣｕ
溝配線を得ることができる。また、第１のＴａＮ膜が積
層膜と層間絶縁膜との密着層として作用すると共に、下
層Ｃｕ配線が形成されている際には積層膜と下層のＣｕ
との反応防止層として作用する。
【００３６】次に、第３の実施例について説明する。第
３の実施例の半導体装置は、電解めっき法により形成す
るめっきＣｕ膜の析出用の下地層として、第１のＴｉＮ
膜、Ｔｉ膜及び第２のＴｉＮ膜からなる積層膜が形成さ
れている。
３の実施例の半導体装置は、電解めっき法により形成す
るめっきＣｕ膜の析出用の下地層として、第１のＴｉＮ
膜、Ｔｉ膜及び第２のＴｉＮ膜からなる積層膜が形成さ
れている。
【００３７】本実施例の半導体装置は、第１及び第２の
半導体装置と同様に、基板上に形成された層間絶縁膜の
表面に配線用溝が形成され、その配線溝内に、第１のＴ
ｉＮ膜、Ｔｉ膜及び第２のＴｉＮ膜からなる積層膜が形
成されている。そして、この上にめっきＣｕ膜が埋め込
まれてＣｕ溝配線が形成されている。本実施例の半導体
装置においても、第１及び第２の実施例と同様に、この
Ｃｕ溝配に接続する下層のＣｕ配線が形成されていても
よい。第２のＴｉＮ膜はＴｉ膜とめっきＣｕ膜との反応
防止層としてのみ作用する。また、第１のＴｉＮ膜は、
下層にＣｕ配線が形成されている場合の反応防止層及び
積層膜と層間絶縁膜との密着層として作用する。
半導体装置と同様に、基板上に形成された層間絶縁膜の
表面に配線用溝が形成され、その配線溝内に、第１のＴ
ｉＮ膜、Ｔｉ膜及び第２のＴｉＮ膜からなる積層膜が形
成されている。そして、この上にめっきＣｕ膜が埋め込
まれてＣｕ溝配線が形成されている。本実施例の半導体
装置においても、第１及び第２の実施例と同様に、この
Ｃｕ溝配に接続する下層のＣｕ配線が形成されていても
よい。第２のＴｉＮ膜はＴｉ膜とめっきＣｕ膜との反応
防止層としてのみ作用する。また、第１のＴｉＮ膜は、
下層にＣｕ配線が形成されている場合の反応防止層及び
積層膜と層間絶縁膜との密着層として作用する。
【００３８】本実施例の製造方法は、層間絶縁膜表面に
配線用溝を形成した後、この配線用溝内に第１のＴｉＮ
膜、Ｔｉ膜及び第２のＴｉＮ膜の積層膜を形成する。本
実施例の積層膜の形成方法も、第１のＴａＮ膜、Ｔａ膜
及び第２のＴａＮ膜からなる積層膜の形成と同様である
が、第１のＴｉＮ膜及び第２のＴｉＮ膜は有機ソースを
使用した熱ＣＶＤ法以外にも無機ソースを使用したプラ
ズマＣＶＤ法等により形成することができ、ステップカ
バレジが優れた膜を形成することができる。積層膜形成
後は、積層膜をＣｕ析出用の下地層として、電解めっき
によりＣｕめっき膜を形成して、配線用溝内を埋め込ん
だ後、層間絶縁膜上のＣｕめっき膜及び積層膜を除去す
る。
配線用溝を形成した後、この配線用溝内に第１のＴｉＮ
膜、Ｔｉ膜及び第２のＴｉＮ膜の積層膜を形成する。本
実施例の積層膜の形成方法も、第１のＴａＮ膜、Ｔａ膜
及び第２のＴａＮ膜からなる積層膜の形成と同様である
が、第１のＴｉＮ膜及び第２のＴｉＮ膜は有機ソースを
使用した熱ＣＶＤ法以外にも無機ソースを使用したプラ
ズマＣＶＤ法等により形成することができ、ステップカ
バレジが優れた膜を形成することができる。積層膜形成
後は、積層膜をＣｕ析出用の下地層として、電解めっき
によりＣｕめっき膜を形成して、配線用溝内を埋め込ん
だ後、層間絶縁膜上のＣｕめっき膜及び積層膜を除去す
る。
【００３９】本実施例においても、積層膜を同一装置内
で連続成膜するため、高スループットで且つステップカ
バレジが優れた下地層が得られ、更に第１のＴｉＮ膜、
Ｔｉ膜及び第２のＴｉＮ膜からなる積層膜により面内均
一性が高く低抵抗のめっきＣｕ溝配線を得ることができ
る。
で連続成膜するため、高スループットで且つステップカ
バレジが優れた下地層が得られ、更に第１のＴｉＮ膜、
Ｔｉ膜及び第２のＴｉＮ膜からなる積層膜により面内均
一性が高く低抵抗のめっきＣｕ溝配線を得ることができ
る。
【００４０】
【発明の効果】以上詳述したように、本発明に係る半導
体装置によれば、Ｃｕ溝配線のめっきＣｕ膜の下地層
に、最下層から順に第１のメタルナイトライド膜、メタ
ル膜、及び第２のメタルナイトライド膜からなる積層膜
が成されているため、第２のメタルナイトライド膜によ
り、めっきＣｕ膜とメタル膜との反応が防止され、更
に、第１のメタルナイトライド膜により、上層のメタル
膜と、下層の層間絶縁膜との密着性を向上させる。
体装置によれば、Ｃｕ溝配線のめっきＣｕ膜の下地層
に、最下層から順に第１のメタルナイトライド膜、メタ
ル膜、及び第２のメタルナイトライド膜からなる積層膜
が成されているため、第２のメタルナイトライド膜によ
り、めっきＣｕ膜とメタル膜との反応が防止され、更
に、第１のメタルナイトライド膜により、上層のメタル
膜と、下層の層間絶縁膜との密着性を向上させる。
【００４１】また、本発明に係る半導体装置の製造方法
によれば、抵抗率の低いメタル膜を第１のメタルナイト
ライド膜と第２のメタルナイトライド膜との間に挟み込
んで堆積し、この積層膜を電解めっきＣｕ膜の析出用下
地層として使用しているため、抵抗率が高い単層のメタ
ルナイトライド膜を電解めっきの下地層にした場合と比
べ、ステップカバレジが優れ、ウェハ面内の電位勾配が
低減されることにより、電解めっきＣｕの面内均一性を
向上させて、めっきＣｕによる配線用溝の埋め込みの際
に、ボイドのない良好な埋め込み溝配線を得ることがで
きる。
によれば、抵抗率の低いメタル膜を第１のメタルナイト
ライド膜と第２のメタルナイトライド膜との間に挟み込
んで堆積し、この積層膜を電解めっきＣｕ膜の析出用下
地層として使用しているため、抵抗率が高い単層のメタ
ルナイトライド膜を電解めっきの下地層にした場合と比
べ、ステップカバレジが優れ、ウェハ面内の電位勾配が
低減されることにより、電解めっきＣｕの面内均一性を
向上させて、めっきＣｕによる配線用溝の埋め込みの際
に、ボイドのない良好な埋め込み溝配線を得ることがで
きる。
【図１】（ａ）及び（ｂ）は、本発明の実施例の製造方
法をその工程順に示す断面図である。
法をその工程順に示す断面図である。
【図２】（ａ）及び（ｂ）は、同じく、本発明の実施例
の製造方法を示す図であって、図１（ａ）及び（ｂ）の
次の工程をその工程順に示す断面図である。
の製造方法を示す図であって、図１（ａ）及び（ｂ）の
次の工程をその工程順に示す断面図である。
【図３】特開平１１−４５８８７号公報に記載のＣｕ溝
配線を示す断面図である。
配線を示す断面図である。
【図４】めっきＣｕ膜の下地層として、ＰＶＤ法による
Ｃｕ膜を形成した溝配線を示す断面図である。
Ｃｕ膜を形成した溝配線を示す断面図である。
【図５】同じく、めっきＣｕ膜の下地層として、ＰＶＤ
法によるＣｕ膜を形成した溝配線を示す断面図である。
法によるＣｕ膜を形成した溝配線を示す断面図である。
１；層間絶縁膜
２；配線用溝
３；第１のＷＮ膜
４；Ｗ膜
５；第２のＷＮ膜
６、１０；めっきＣｕ膜
７；溝配線
８；バリア層
９；ＰＶＤ−Ｃｕ膜
１１；シーム
１２；ボイド
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
Claims (6)
- 【請求項１】 半導体基板と、この半導体基板上に形成
された層間絶縁膜と、この層間絶縁膜に形成された配線
用溝と、前記配線用溝内に形成され第１のＷＮ膜、Ｗ膜
及び第２のＷＮ膜がこの順に積層されてなる積層膜と、
この積層膜上に形成され前記溝を埋めるＣｕ膜とを有す
ることを特徴とする溝配線を有する半導体装置。 - 【請求項２】 半導体基板と、この半導体基板上に形成
された層間絶縁膜と、この層間絶縁膜に形成された配線
用溝と、前記配線用溝内に形成され第１のＴａＮ膜、Ｔ
ａ膜及び第２のＴａＮ膜がこの順に積層されてなる積層
膜と、この積層膜上に形成され前記溝を埋めるＣｕ膜と
を有することを特徴とする溝配線を有する半導体装置。 - 【請求項３】 前記層間絶縁膜の下に前記配線用溝に形
成された前記積層膜に接続するＣｕ配線が形成されてい
ることを特徴とする溝配線を有する請求項１又は２に記
載の半導体装置。 - 【請求項４】 半導体基板上に層間絶縁膜を形成する工
程と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第１のＷＮ膜、Ｗ膜及び第２のＷ
Ｎ膜をこの順に積層して積層膜を形成する工程と、この
積層膜を下地層にして電解めっきによりめっきＣｕ膜を
形成して前記配線用溝を埋め込む工程と、前記層間絶縁
膜上の前記めっきＣｕ膜及び前記積層膜を除去してＣｕ
溝配線を形成する工程とを有することを特徴とする溝配
線を有する半導体装置の製造方法。 - 【請求項５】 半導体基板上に層間絶縁膜を形成する工
程と、この層間絶縁膜の表面に配線用溝を形成する工程
と、この配線用溝内に第１のＴａＮ膜、Ｔａ膜及び第２
のＴａＮ膜をこの順に積層して積層膜を形成する工程
と、この積層膜を下地層にして電解めっきによりめっき
Ｃｕ膜を形成して前記配線用溝を埋め込む工程と、前記
層間絶縁膜上の前記めっきＣｕ膜及び前記積層膜を除去
してＣｕ溝配線を形成する工程とを有することを特徴と
する溝配線を有する半導体装置の製造方法。 - 【請求項６】 前記積層膜は同一チャンバ内で連続して
成膜されることを特徴とする請求項４又は５に記載の溝
配線を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37480899A JP3425919B2 (ja) | 1999-12-28 | 1999-12-28 | 溝配線を有する半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37480899A JP3425919B2 (ja) | 1999-12-28 | 1999-12-28 | 溝配線を有する半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189316A JP2001189316A (ja) | 2001-07-10 |
| JP3425919B2 true JP3425919B2 (ja) | 2003-07-14 |
Family
ID=18504466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37480899A Expired - Fee Related JP3425919B2 (ja) | 1999-12-28 | 1999-12-28 | 溝配線を有する半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425919B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012049823A1 (ja) * | 2010-10-15 | 2014-02-24 | 株式会社アルバック | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-12-28 JP JP37480899A patent/JP3425919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189316A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6951809B2 (en) | Method for manufacturing semiconductor device | |
| US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
| US7041595B2 (en) | Method of forming a barrier seed layer with graded nitrogen composition | |
| US7417321B2 (en) | Via structure and process for forming the same | |
| KR100558009B1 (ko) | 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자 | |
| US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20080242088A1 (en) | Method of forming low resistivity copper film structures | |
| US7145241B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
| US7615489B1 (en) | Method for forming metal interconnects and reducing metal seed layer overhang | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| US20080142973A1 (en) | Method of forming wiring structure and semiconductor device | |
| US20080237860A1 (en) | Interconnect structures containing a ruthenium barrier film and method of forming | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| US20060110920A1 (en) | Low temperature nitride used as cu barrier layer | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| US8008774B2 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
| US20060189130A1 (en) | Method of forming metal line in semiconductor device | |
| JP2005005383A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3425919B2 (ja) | 溝配線を有する半導体装置及びその製造方法 | |
| US7902065B2 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
| US7633161B2 (en) | Semiconductor device and method of forming metal interconnection layer thereof | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002280449A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |