【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置製造工程に
おける配線形成方法に関する。
【０００２】
【従来の技術】半導体集積回路においては近年、集積度
の向上とともに素子の微細化、並びにこれら素子を結ぶ
配線の微細化、多層化が進んでいる。配線の微細化とと
もに接続孔（コンタクトホール、ビアホール）の径も小
さくなるが、層間絶縁膜の厚さは耐圧、浮遊容量の問題
から薄くすることにも限界がある。そのため、接続孔の
アスペクト比即ち孔の深さと直径の比はおのずと高くな
り、その結果接続孔の埋め込み平坦化が重要な課題にな
っている。
【０００３】この埋め込み平坦化を達成する方法とし
て、基体に負のＤＣバイアス電圧またはＲＦバイアス電
圧を印加しながらスパッタリングを行うバイアススパッ
タリング法、基体を加熱しながら成膜する高温スパッタ
リング法あるいはこの両方法を併用する高温バイアスス
パッタリング法がある（例えば発明者らによる綜説、月
刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ誌、１９８
８年２月号、７７頁参照）。
【０００４】これらの方法は、いずれも基板に付着した
Ａｌは高温、例えば４２５〜５００℃になり、基板表面
で活発にマイグレートしたり、全体的に流動したりする
ことによって、接続孔に流れ込むことによって、埋め込
み特性を改善して平坦化を達成しようとするものであ
る。
【０００５】また、コンタクトホールでの浅い拡散層の
Ａｌ突き抜けを防ぐため、バリアメタルとしてＴｉＮま
たはＴｉＯＮを用いたＡｌ合金／Ｔｉ（Ｏ）Ｎ／Ｔｉ構
造の配線が最近多く用いられ始めている。
【０００６】
【発明が解決しようとする課題】しかし、前記の高アス
ペクト比の接続孔の埋め込み平坦化の改良方法を用いて
も、接続孔中を十分に満たす程のＡｌを供給するにはＡ
ｌを厚く成膜しなければならなかった。例えば、ホール
径０．８μｍ、深さ０．５μｍの孔の場合、Ａｌ膜厚５
０００Åでは図４（ａ）に示すように表面に窪みが生
じ、Ａｌ膜厚は６０００Å以上を必要とした。Ａｌ膜厚
８０００Åの場合は図４（ｂ）に示すように平坦化され
ている。図中、符号４はアルミニウム膜（特に１％Ｓｉ
含有のアルミニウム合金膜）、２はチタン層、９は層間
膜（ＳｉＯ2 ）を示す。なお図４（ａ）（ｂ）は参考写
真をもとに、写真から起こした図である。
【０００７】しかしながら、Ａｌ膜厚８０００Åでは、
その後の層間膜の平坦化を困難にするという問題が生じ
た。
【０００８】一方、バリアメタルを用いる場合には、Ｔ
ｉ（Ｏ）Ｎ膜上に形成されたＡｌは、前記バリアメタル
膜からのＴｉの拡散によってＡｌ膜の結晶粒が小さくな
り、耐エレクトロマイグレーション性が低下するという
問題点があった。
【０００９】本発明の目的は半導体等の配線形成方法に
おける上記したような実用上問題点を解決することにあ
り、本発明の目的は特に、バリアメタル膜上に形成され
るＡｌ膜の結晶粒の微細化を防ぎ、耐エレクトロマイグ
レーション性低下の問題を解決した、配線形成方法を提
供することである。
【００１０】
【課題を解決するための手段】本出願の請求項１の発明
は、段差凹部を含む基板全面上に薄くコンフォーマルに
バリア層を形成する工程、段差凹部の少なくとも底部以
外に薄く拡散防止層を形成する工程、基板上全面にアル
ミニウム系配線材料を形成する工程を有することを特徴
とするものである。
【００１１】本発明において、段差凹部とは、基板上に
形成された凹入部を言い、コンタクトホール、ビアホー
ル等の多層配線の接続孔を含む。また、アルミニウム系
材料とは、アルミニウム、及びアルミニウムを含有する
Ａｌ合金等の物質をいう。
【００１２】
【作用】本出願の請求項１の発明によれば、バリアメタ
ル層がコンフォーマルに形成され、次いで同様にＳｉＯ
2とＡｌ系膜が形成され、カバレッジの悪いコンタクト
ホールの底のＡｌとＳｉＯ2が、これらを層間上には残
す程度に逆スパッタを行って除去されることになるの
で、層間上に残ったＳｉＯ2 がバリアメタルの拡散防止
層として作用し、Ａｌ系膜の結晶粒の微小化による耐エ
レクトロマイグレーション性低下が生じることが防止で
きる。
【００１３】
【実施例】以下本出願の発明の実施例について、図面を
参照して説明する。但し当然のことではあるが、本発明
は以下述べる実施例により限定されるものではない。
【００１４】参考例１
本発明の実施例の説明に先立ち、参考例について説明す
る。
【００１５】この参考例は、段差凹部を含む基板上全面
にアルミニウム系配線材料を平坦表面が形成されるまで
充分厚く堆積する工程、アルミニウム系配線材料の厚さ
方向の一部を所望の厚さにエッチバックして残す工程、
残されたアルミニウム系配線材料を所望の配線形状にパ
ターニングする工程を含むことを特徴とする配線形成方
法を、半導体装置の配線形成方法、特に４メガピットま
たは１６メガピットクラスＳＲＡＭの如き、極微細化・
集積された半導体集積回路装置の配線形成方法に適用し
たものである。
【００１６】本参考例においては、孔径０．８μｍ、深
さ０．５μｍの接続孔３が開口された厚さ５００ÅのＴ
ｉバリアメタル層２を有するシリコン等の基板１上全面
にＡｌ−１％Ｓｉ配線材料４を厚さ８０００Åになるよ
うに、４５０℃の高温バイアススパッタによって堆積し
接続孔３の埋め込みと表面平坦化を行った（図３（ａ）
参照）。次いでＡｌ膜４全面をその後の層間膜の平坦化
に支障のない、例えば４０００Åの厚さにまでＢＣｌ3
ガスによるＲＩＥ等の方法によってエッチバックして残
す（図３（ｂ）参照）。その後、リソグラフィ工程によ
って配線パターンを焼き付け、再度ＲＩＥ等の方法によ
って配線５を図３（ｃ）に示す如く形成した。こうする
ことによって、その後の層間膜平坦化に支障の生じない
薄い膜厚のＡｌ高温スパッタによる接続孔埋め込み平坦
化が可能になる。このように、高温または高温バイアス
スパッタリング法でＡｌ合金またはＡｌ等のＡｌ系材料
による接続孔の埋め込み平坦化が、層間膜の平坦化に支
障を生じない程度のＡｌ膜厚で達成でき、しかも全面エ
ッチバックによってマイクロローディング効果を生じる
ことなく、制御性良くエッチバックでき、接続孔の埋め
込み平坦化と、その後の層間膜の平坦化をともに満足さ
せることができた。
【００１７】なお、Ａｌバイアススパッタ膜の膜質が粗
悪な場合、接続孔中に埋め込んだＡｌだけを残すように
して、他は全てエッチバックして除去してしまい、再度
通常のＡｌスパッタ膜を成膜する方法があるが、Ａｌの
高温スパッタ膜は、特に膜質が粗悪であることもないか
ら、全面エッチオフ後再度Ａｌを堆積する方法は２度手
間をかけることになり、薄い膜厚での接続孔の埋め込み
平坦化のためには、最初から所望の膜厚までエッチバッ
クする方が工程の簡略化、生産性の向上等の面で優れて
いる。
【００１８】また、全面エッチバックによって接続孔の
中にのみＡｌを残す場合は、Ａｌが接続孔中にのみ残留
した瞬間にその部分でのローディング効果のためエッチ
ング速度が速くなり、全面をバラツキなく制御性良好に
接続孔中のＡｌだけを残留させることは極めて困難であ
る。これに対して、単に基板上全面のＡｌ層を薄くする
だけのエッチバックでは上記の問題が生じないため、比
較的容易に達成できる。
【００１９】実施例１
この実施例は、本出願の請求項１の発明を具体化したも
のであり、バリアメタル層を有する参考例１と同様な微
細化した半導体装置の配線形成方法にこの発明を具体化
したものである。
【００２０】本実施例では、孔径０．８μｍ、深さ０．
５μｍの接続孔３が開口されたシリコン等の基板１の全
面上に、図１に示すようにコンフォーマルにバリアメタ
ル層２としてＴｉ膜６及びＴｉ（Ｏ）Ｎ膜７（またはＴ
ｉ膜とＴｉ（Ｏ）Ｎ膜とＴｉ膜との積層膜）を形成後、
ＴｉのＡｌ中への拡散を防ぐためＳｉＯ2 ８を２００Å
に成膜し、その後Ａｌ（ここではＳｉ含有Ａｌ合金）を
２００〜５００Åの厚さに高温スパッタすると、図１に
示すようにＡｌ４はコンタクトホール内でのカバレッジ
が悪いため、孔の底部は上部に比べて薄く堆積するだけ
である。従って、この後逆スパッタを適当量、即ちＳｉ
Ｏ2 ８まで含めて３００Å程度かけることによって、孔
３の底のＡｌ４とＳｉＯ2８を取り除き、孔上部のＳｉ
Ｏ2 ８を残した図２に示す状態にして、層間膜９上のバ
リアメタル層２上に拡散防止層としてＳｉＯ2 層８を形
成することができる。この後連続してＡｌを所望の膜厚
に堆積することによって、孔３の底ではＴｉ（Ｏ）Ｎバ
リアメタル層を介してコンタクトをとり、層間膜９上は
ＡｌはＳｉＯ2 拡散防止層８上に成膜されることになり
Ｔｉの拡散が防止される。従ってＡｌ膜４の結晶粒が大
きく、耐エレクトロマイグレーション性に優れた配線の
形成が実現される。
【００２１】
【発明の効果】以下詳述した通り、本出願の請求項１の
発明によれば、ＴｉＮまたはＴｉＯＮのバリアメタルに
よりコンタクト部でのＡｌ突き抜けを防止しながら、Ｓ
ｉＯ2等の拡散防止層によりＴｉのＡｌ中への拡散に起
因するＡｌ膜の耐エレクトロマイグレーション性劣化を
効果的に防止した配線が形成することができ、いずれも
半導体装置製造工程における配線形成技術の実用上の問
題点を解決するものである。DETAILED DESCRIPTION OF THE INVENTION
[0001]
The present invention relates to a semiconductor device manufacturing process.
The present invention relates to a method for forming a wiring.
[0002]
2. Description of the Related Art In recent years, the degree of integration in semiconductor integrated circuits has been increasing.
Of devices with the improvement of
Wiring is becoming finer and multilayered. With finer wiring
In addition, the diameter of connection holes (contact holes, via holes) is also small.
However, the thickness of the interlayer insulating film depends on the withstand voltage and stray capacitance.
There is a limit to thinning. Therefore, the connection hole
The aspect ratio, that is, the ratio of the depth to the diameter of the hole, is naturally high.
As a result, burying and flattening of connection holes becomes an important issue.
ing.
A method for achieving the buried flattening is as follows.
To apply a negative DC bias voltage or RF bias voltage to the substrate.
Bias sputtering that performs sputtering while applying pressure.
Turing method, high-temperature sputtering for forming a film while heating the substrate
High-temperature bias using the ring method or both methods
There is a puttering method (for example, a review by the inventors,
Published by Semiconductor World, 198
February, 1982, p. 77).
[0004] All of these methods adhere to the substrate.
Al becomes high temperature, for example, 425-500 ° C., and the substrate surface
Actively migrated and flowed overall
By flowing into the connection hole,
To improve flattening characteristics and achieve flattening.
You.
In addition, a shallow diffusion layer in a contact hole
To prevent Al penetration, use TiN or other barrier metal.
Alloy using Ti or TiON / Ti (O) N / Ti structure
Structured wiring has recently begun to be widely used.
[0006]
SUMMARY OF THE INVENTION
Using an improved method of burying and flattening the connection hole with the aspect ratio
However, in order to supply Al enough to fill the connection hole, A
1 had to be formed thick. For example, hall
In the case of a hole having a diameter of 0.8 μm and a depth of 0.5 μm, the Al film thickness is 5
At 000 mm, a dent is formed on the surface as shown in FIG.
First, the Al film thickness required was 6000 ° or more. Al film thickness
In the case of 8000 °, the surface is flattened as shown in FIG.
ing. In the drawing, reference numeral 4 denotes an aluminum film (particularly, 1% Si
Containing aluminum alloy film), 2 is a titanium layer, 9 is an interlayer
Film (SiOTwo ). 4 (a) and 4 (b) are reference photos
It is a figure made from a photograph based on the truth.
However, when the Al film thickness is 8000８,
A problem arises that makes it difficult to planarize the interlayer film thereafter.
Was.
On the other hand, when a barrier metal is used, T
Al formed on the i (O) N film is formed by the barrier metal
The crystal grains of the Al film become smaller due to the diffusion of Ti from the film.
The electromigration resistance decreases.
There was a problem.
An object of the present invention is to provide a method for forming a wiring of a semiconductor or the like.
To solve the practical problems described above.
In particular, an object of the present invention is to form on a barrier metal film.
Prevents Al film crystal grains from becoming finer and prevents electromigration
A wiring formation method that solves the problem of reduced
Is to provide.
[0010]
The invention of claim 1 of the present application
Is thin and conformal over the entire surface of the substrate including the step recess
Step of forming a barrier layer, at least the bottom of the step recess
Process to form a thin diffusion prevention layer outside,
Characterized by having a step of forming a minium-based wiring material
It is assumed that.
In the present invention, the step recess is formed on the substrate.
Refers to the formed recess, contact hole, via hole
Includes connection holes for multilayer wiring such as In addition, aluminum
Material contains aluminum and aluminum
It refers to a substance such as an Al alloy.
[0012]
According to the invention of claim 1 of the present application, the barrier metal
Layer is formed conformally, and then likewise SiO 2
TwoContacts with poor coverage due to the formation of Al and Al-based films
Al and SiO at the bottom of the holeTwoHowever, these are left on the layers.
It will be removed by reverse sputtering
Then, the SiO remaining on the interlayerTwo Prevents barrier metal diffusion
Acts as a layer, and resists danger due to the miniaturization of crystal grains in the Al-based film.
Prevents degradation of Lectromigration
Wear.
[0013]
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
It will be described with reference to FIG. However, as a matter of course, the present invention
Is not limited by the embodiments described below.
Reference Example 1
Prior to the description of the embodiment of the present invention, a reference example will be described.
You.
In this reference example, the entire surface of the substrate including the step recess is formed.
Aluminum wiring material until a flat surface is formed
Process to deposit thick enough, thickness of aluminum wiring material
A process of etching back part of the direction to a desired thickness and leaving
The remaining aluminum-based wiring material is patterned into the desired wiring shape.
Wiring forming method characterized by including a turning step
The method is applied to the method of forming wiring of semiconductor devices,
Or ultra-miniaturized, such as 16 megapit class SRAM
The present invention is applied to a wiring forming method of an integrated semiconductor integrated circuit device.
It is a thing.
In this embodiment, the pore diameter is 0.8 μm,
500 μm thick T having a 0.5 μm connection hole 3
All over the substrate 1 such as silicon having the i barrier metal layer 2
Al-1% Si wiring material 4 will be 8000mm thick
Deposited by hot bias sputtering at 450 ° C
The connection holes 3 were buried and the surface was flattened (FIG. 3A).
reference). Next, the entire surface of the Al film 4 is flattened thereafter.
To a thickness of, for example, 4000 mm
Etch back by RIE or other method using gas
(See FIG. 3B). Then, the lithography process
And print the wiring pattern again using a method such as RIE.
Thus, the wiring 5 was formed as shown in FIG. do this
As a result, there is no problem in the subsequent planarization of the interlayer film.
Connection hole filling flat by thin film Al high temperature sputtering
Becomes possible. Thus, high temperature or high temperature bias
Al-based material such as Al alloy or Al by sputtering method
Flattening of the contact holes by the
It can be achieved with an Al film thickness that does not cause trouble, and
Micro-loading effect by switchback
Etch-back without controllability and filling of connection holes
Satisfies both flattening and subsequent planarization of the interlayer film.
I was able to make it.
The quality of the Al bias sputtered film is rough.
If bad, leave only Al embedded in the connection hole
Then, everything else is etched back and removed, and again
There is a method of forming a normal Al sputtered film,
Is high-temperature sputtered film particularly poor in film quality?
The method of depositing Al again after etching off the entire surface is twice
Filling the connection hole with a thin film thickness
For planarization, etch back to the desired film thickness from the beginning.
Is superior in terms of simplification of process, improvement of productivity, etc.
I have.
Further, the whole surface is etched back to form a connection hole.
When leaving Al only in the inside, Al remains only in the connection hole
Etch for the loading effect in that part at the moment
Speed is high, and the whole surface has good controllability without variation.
It is extremely difficult to leave only Al in the connection hole.
You. In contrast, the thickness of the Al layer on the entire surface of the substrate is simply reduced.
Since the above problem does not occur with just etch back,
It can be achieved relatively easily.
Embodiment 1
This embodiment embodies the invention of claim 1 of the present application.
And the same fineness as in Reference Example 1 having a barrier metal layer.
The present invention is embodied in a method for forming a wiring of a thinned semiconductor device.
It was done.
In this embodiment, the hole diameter is 0.8 μm and the depth is 0.1 μm.
The entirety of the substrate 1 made of silicon or the like in which the connection holes 3 of 5 μm are opened.
On the surface, conformally barrier metal as shown in Figure 1
The Ti film 6 and the Ti (O) N film 7 (or T
After forming an i-film, a Ti (O) N film and a Ti film,
SiO to prevent diffusion of Ti into AlTwo 8 for 200Å
And then Al (here, a Si-containing Al alloy)
When sputtered at a high temperature of 200-500mm,
As shown, Al4 is the coverage in the contact hole
The bottom of the hole is thinner than the top
It is. Therefore, after this, reverse sputtering is performed in an appropriate amount,
OTwo By applying about 300mm including up to 8 holes
Al4 and SiO at bottom of 3Two8 and remove Si
OTwo In the state shown in FIG.
SiO as a diffusion preventing layer on the rear metal layer 2Two Form Layer 8
Can be achieved. After this, Al is continuously coated to a desired film thickness.
At the bottom of the hole 3 by Ti (O) N
Contact is made via the rear metal layer, and
Al is SiOTwo The film is formed on the diffusion prevention layer 8.
The diffusion of Ti is prevented. Therefore, the crystal grains of the Al film 4 are large.
Wiring with excellent electromigration resistance
The formation is realized.
[0021]
As described in detail below, claim 1 of the present application
According to the invention, the barrier metal of TiN or TiON
While preventing Al penetration at the contact part,
iOTwoCaused by the diffusion of Ti into Al
Of the electromigration resistance of the Al film
Effectively prevented wiring can be formed,
Practical questions of wiring formation technology in semiconductor device manufacturing process
It solves the problem.
【図面の簡単な説明】
【図１】実施例１による接続孔への被堆積材料のステッ
プカバレッジを示す断面図である。
【図２】実施例１の逆スパッタ後の被堆積材料の断面図
である。
【図３】参考例１の工程を被堆積材料の断面図で順に示
したものである。
【図４】Ａｌ膜厚による接続孔埋め込み形状の相違を示
す断面図である。
【符号の説明】
１ 基板
２ バリアメタル層
３ 段差凹部（接続孔）
４ Ａｌ合金系配線材料
５ 配線BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing step coverage of a material to be deposited on a connection hole according to a first embodiment. FIG. 2 is a cross-sectional view of a material to be deposited after reverse sputtering in Example 1. FIGS. 3A and 3B sequentially show the steps of Reference Example 1 in sectional views of the material to be deposited. FIG. 4 is a cross-sectional view showing a difference in a connection hole filling shape depending on an Al film thickness. [Description of Signs] 1 Substrate 2 Barrier metal layer 3 Step recess (connection hole) 4 Al alloy-based wiring material 5 Wiring
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/28 301
H01L 21/768 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3205 H01L 21/28 301 H01L 21/768