JP3411510B2 - 電子式電力量計の定格調整方法 - Google Patents
電子式電力量計の定格調整方法Info
- Publication number
- JP3411510B2 JP3411510B2 JP29135598A JP29135598A JP3411510B2 JP 3411510 B2 JP3411510 B2 JP 3411510B2 JP 29135598 A JP29135598 A JP 29135598A JP 29135598 A JP29135598 A JP 29135598A JP 3411510 B2 JP3411510 B2 JP 3411510B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- rating
- reference value
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子式電力量計の
定格を調整する定格調整方法の改良に関するものであ
る。 【０００２】 【従来の技術】電子式電力量計においては、定格電力が
入力された時に所定数の電力量パルスが形成されるよう
に定格調整がなされる。従来の定格調整方法を図７によ
り説明する。例えば、３素子に交流電圧と交流電流が入
力される３素子入力の場合において、まず、第１素子の
基準電流をＡ／Ｄ変換器１０１に入力し、第１素子の基
準電圧をＡ／Ｄ変換器１０２に入力して、これらＡ／Ｄ
変換器１０１，１０２の出力を乗算器１０３で乗じるこ
とにより得られる電力値を基準電力値Ｗ1 とする。第２
素子、第３素子についても同様に乗算器１０４，１０５
により求めた電力値Ｗ2 ，Ｗ3 に対して、基準電力値Ｗ
1 を基準としたバランス調整値Ｗ1 ／Ｗ2，Ｗ1 ／Ｗ3
を設定し、電力値Ｗ2 ，Ｗ3 にバランス調整値Ｗ1 ／Ｗ
2 ，Ｗ1 ／Ｗ3 をそれぞれ乗算器１０６，１０７により
乗算して、各相のバランス調整を行う。その後、各相に
定格電力を入力し、その時の乗算器１０３，１０６，１
０７のデジタル出力を加算器１０８により加算する。こ
の加算出力Ｗt が所定値Ｗ0になっているかどうかを見
て、所定値になるように定格調整値α（＝Ｗ0/Ｗt )を
計算し、この定格調整値αを乗算器１０９により乗算す
ることで定格調整を行う。 【０００３】 【発明が解決しようとする課題】従来の方法によるバラ
ンス調整及び定格調整は、乗算により実行するために、
回路構成が複雑となる。更に、高精度に行うためには、
定格調整値αのビット数が増加し、乗算器の構成が非常
に大規模となる。 【０００４】このような問題は、力率の変化による双方
向の電力量計とするために、正負の電力の計量が必要な
電子式電力量計においても同様である。 （発明の目的）本発明の目的は、乗算を必要としないこ
とにより、回路構成を簡単にすることができる電子式電
力量計の定格調整方法を提供することである。 【０００５】 【課題を解決するための手段】 上記目的を達成するた
めに、本発明は、各相の電力に比例したデジタル値を累
積し、該累積値が所定の出力基準値を越える毎に電力量
パルスとして１パルスを出力すると共に、前記累積値よ
り１電力量パルスに相当する前記出力基準値を減算する
電子式電力量計の定格を調整する方法であって、独立し
て調整可能な各相毎の出力基準値のうちの一相の出力基
準値に定格調整値を加算することにより定格調整を行
い、該一相の出力基準値と定格調整値の加算値を他の相
の出力基準値として設定した後、該他の相の出力基準値
を微調整することにより他の相の定格調整を行うように
したことを特徴とするものである。 【０００６】 【０００７】 【０００８】 【発明の実施の形態】 図１は、本発明の前提となる定
格調整方法を実施するデジタル乗算方式の１素子（単
相）電子式電力量計の主要部分の一形態を示す図であ
る。なお、この図では、電力量パルスを計数する計量部
分や、電力量を表示する表示部分などは省略されてい
る。 【０００９】１，２は測定対象の電流ｉと電圧ｖがそれ
ぞれ入力されるＡ／Ｄ変換器、３はＡ／Ｄ変換器１，２
の出力を乗算する乗算器、４は加算器、５は加算器４の
出力と出力基準値レジスタ６からの出力基準値とを比較
すると共に、減算を行う減算比較器、７は加算器４の出
力と減算比較器５の減算値出力とを電力量パルス出力の
有無に応じて選択するセレクタ、８はセレクタ７の出力
を累積し、その累積値を加算器４に対して出力する累積
値レジスタ、９は出力基準値レジスタ７に保持された出
力基準値を予め計算された出力基準値ａに定格調整値ｂ
が加算された値（ａ＋ｂ）に変更させる定格調整器であ
る。減算比較器５とセレクタ７は減算比較回路１０を構
成する。 【００１０】乗算器３はＡ／Ｄ変換器１，２からのそれ
ぞれのデジタル出力を乗算し、サンプリング毎に瞬時電
力のデジタル値を出力する。加算器４はこの値に累積値
レジスタ８からの累積値（その時まで電力量パルスに変
換されていない値）を加算する。減算比較器５は加算器
４の加算値ｃを出力基準値レジスタ６からの出力基準値
（ａ＋ｂ）と比較する。加算値ｃ≧出力基準値（ａ＋
ｂ）の時には、減算比較器５は電力量パルスを１パルス
出力すると共に、セレクタ７に減算比較器５の減算値出
力｛ｃ−（ａ＋ｂ）｝を出力させる。この減算値出力は
累積値レジスタ８により累積される。加算値ｃ＜出力基
準値（ａ＋ｂ）の時には、減算比較器５は電力量パルス
を出力せず、これに応じてセレクタ７は加算器４の加算
値ｃを選択して、累積値レジスタ８により累積させる。 【００１１】定格調整を行う場合には、定格電流をＡ／
Ｄ変換器１に、定格電圧をＡ／Ｄ変換器２に、それぞれ
入力させる。定格調整を始める前に累積値レジスタ８の
累積値は勿論０にリセットされている。Ａ／Ｄ変換器
１，２の出力に応じて前述のように各回路が動作し、減
算比較器５から出力される電力量パルスが不図示のカウ
ンタにより計数される。そして、このカウンタの所定時
間での計数値が定格電力を表わす所定値（予め計算され
ている）と一致するように、出力基準値レジスタ７の出
力基準値（ａ＋ｂ）を定格調整器９により調整する。 【００１２】図１では累積値レジスタ８が減算比較器５
により減算された残りを累積するようにしているが、こ
のような回路構成には限らず、図２のようにしても良
い。図２では、乗算器３の出力がまず累積器１１により
累積され、この累積値が出力基準値（ａ＋ｂ）を越える
毎に電力量パルスが比較器１２から出力されると共に、
累積器１１の累積値から出力基準値（ａ＋ｂ）が減算さ
れる。 【００１３】力率の変化による双方向の電力量計とする
ためには、正負の電力の計量が必要となるが、正負の電
力を計量する１素子（単相）電子式電力量計の場合に
は、図１の減算比較回路１０が図３に示される加減算比
較回路１３のように変更される。加減算比較回路１３は
加算比較器１４、減算比較器１５及びセレクタ１６から
構成される。 【００１４】加算器４の出力が負で、その絶対値が出力
基準値（ａ＋ｂ）に等しいか、大きい時には、加算比較
器１４は負の電力量パルスを出力すると共に、セレクタ
１６に加算比較器１４の加算値出力｛ｃ＋（ａ＋ｂ）｝
（但しｃ≦０）を出力させる。この加算値出力は累積値
レジスタ８により累積される。この時、減算比較器１５
では入力が出力基準値（ａ＋ｂ）（必ず≧０）より必ず
小さいので、正の電力量計パルスは出力されない。加算
器４の出力が負で、その絶対値が出力基準値（ａ＋ｂ）
より小さい時には、加算比較器１４及び減算比較器１５
は共に電力量パルスを出力せず、これに応じてセレクタ
１６は加算器４の加算値ｃを選択して、累積値レジスタ
８により累積させる。 【００１５】加算器４の出力が正の時には、減算比較器
１５より正の電力量パルスが出力され、減算値出力が累
積値レジスタ８に累積され、或いは、加算器４の出力が
そのまま累積される。 【００１６】 図１〜３では、出力基準値レジスタ７の
出力基準値（ａ＋ｂ）を定格調整値ｂを含めた値に調整
するようにしているが、図４に示されるように、出力基
準値レジスタ７には定格出力の９０％相当の固定値ａを
出力基準値として保持させ、別に設けた定格調整値レジ
スタ１７には設定部材１８の操作により例えば、定格出
力の０〜２０％程度の幅を有する任意の定格調整値ｂを
設定させるようにしても良い。これらの出力基準値ａと
定格調整値ｂとは加算器１９により加算されて、加減算
比較回路１３に与えられる。この場合、加減算比較回路
１３に与えられる出力基準値（ａ＋ｂ）の調整幅は例え
ば９０〜１１０％程度となる。出力基準値レジスタ７の
出力基準値ａを固定値としたのは、初期状態における出
力基準値未設定（出力基準値ａ＝０）による誤動作を未
然に防ぐためである。 【００１７】また、図５に示されるように、１つのレジ
スタ２０の上位ビットに出力基準値ａを、下位ビットに
て定格調整値ｂを、それぞれ設定部材２１により設定す
るようにして、加算器１９を必要とせずに、（ａ＋ｂ）
の出力基準値をレジスタ２０から出力することもでき
る。 【００１８】図６は、本発明のバランス調整と定格調整
を同時に行うことのできるデジタル乗算方式の３素子
（三相）電子式電力量計の一形態を示す図である。な
お、この図でも、電力量パルスを計数する計量部分や、
電力量を表示する表示部分などは省略されている。 【００１９】乗算器として第１〜３素子用の乗算器３ａ
〜３ｃが、加算器として第１〜３素子用の加算器４ａ〜
４ｃが、加減算比較回路として第１〜３素子用の加減算
比較回路１３ａ〜１３ｃが、累積値レジスタとして第１
〜３素子用の累積値レジスタ８ａ〜８ｃが、出力基準値
レジスタとして第１〜３素子出力基準値レジスタ７ａ〜
７ｃが、第１〜３素子出力基準値レジスタ７ａ〜７ｃの
出力基準値を定格調整値を加算した値にそれぞれ設定す
る定格調整器２２が、それぞれ具備される。そして、加
減算比較回路１３ａ〜１３ｃからの正の電力量パルスは
オアゲート２３を経て、また、加減算比較回路１３ａ〜
１３ｃからの負の電力量パルスはオアゲート２４を経
て、平均化回路２５により平均化されて、力率や逆電流
に対応した電力量パルスが出力される。平均化回路２５
としては、例えば、主にアップダウンカウンタにより構
成されるものが用いられる。 【００２０】 バランス調整及び定格調整を行う場合に
は、第１素子に基準電流、基準電圧を入力させ、その時
の平均化回路２５から出力される電力量パルスを所定時
間不図示のカウンタにより計数させ、その計数値が定格
電力の１／３に相当する所定数になるように、定格調整
器２２により第１素子出力基準値レジスタ７ａの出力基
準値を設定する。同じ出力基準値を第２素子出力基準値
レジスタ７ｂ及び第３素子出力基準値レジスタ７ｃにも
設定する。そして、第２素子に基準電流、基準電圧を入
力させ、その時の平均化回路２５から出力される電力量
パルスを所定時間不図示のカウンタにより計数させ、そ
の計数値が所定数になるように、定格調整器２２により
第２素子出力基準値レジスタ７ｂの出力基準値を定格調
整器２２により微調整する。同様に、第３素子にも基準
電流、基準電圧を入力させ、その時の平均化回路２５か
ら出力される電力量パルスを所定時間不図示のカウンタ
により計数させ、その計数値が所定数になるように、定
格調整器２２により第３素子出力基準値レジスタ７ｃの
出力基準値を定格調整器２２により微調整する。 【００２１】 図６により説明した方法は、２素子（三
相）電子式電力量計にも適用することができる。図１〜
６により説明された本発明の前提となる定格調整方法に
よれば、出力基準値に定格調整値を加算することによっ
て、即ち、乗算を使わずに、定格調整を行うので、回路
構成を簡単にすることができる。定格調整値は、乗算結
果と同等以上のビット数に設定することが可能なため、
高分解能の定格調整が可能である。 【００２２】また、図６で説明した多素子の定格調整方
法によれば、第１素子の定格調整値を第２素子以降の定
格調整値に反映させることによって、第２素子以降の粗
調整を省略化することができる。そして、定格調整と同
時にバランス調整をも完了することができる。 【００２３】さらに、定格調整の幅を広げることによっ
て、電力量パルスを分周する分周器を減らすことができ
る。 【００２４】なお、図１〜６では、測定対象の電流ｉと
電圧ｖをデジタル値に変換するＡ／Ｄ変換器を用いて、
デジタル乗算を行うデジタル乗算方式の電子式電力量計
に適用する定格調整方法について説明したが、電流ｉと
電圧ｖをアナログ乗算し、このアナログ乗算値をデジタ
ル値に変換するアナログ乗算方式の電子式電力量計にも
全く同様に適用することができる。 【００２５】 【発明の効果】 以上説明したように、本発明によれ
ば、乗算を必要としないことにより、定格調整のための
回路構成を簡単にすることができる上に、各相において
定格調整を行うことにより、バランス調整をも同時に行
うことができる。 【００２６】
定格を調整する定格調整方法の改良に関するものであ
る。 【０００２】 【従来の技術】電子式電力量計においては、定格電力が
入力された時に所定数の電力量パルスが形成されるよう
に定格調整がなされる。従来の定格調整方法を図７によ
り説明する。例えば、３素子に交流電圧と交流電流が入
力される３素子入力の場合において、まず、第１素子の
基準電流をＡ／Ｄ変換器１０１に入力し、第１素子の基
準電圧をＡ／Ｄ変換器１０２に入力して、これらＡ／Ｄ
変換器１０１，１０２の出力を乗算器１０３で乗じるこ
とにより得られる電力値を基準電力値Ｗ1 とする。第２
素子、第３素子についても同様に乗算器１０４，１０５
により求めた電力値Ｗ2 ，Ｗ3 に対して、基準電力値Ｗ
1 を基準としたバランス調整値Ｗ1 ／Ｗ2，Ｗ1 ／Ｗ3
を設定し、電力値Ｗ2 ，Ｗ3 にバランス調整値Ｗ1 ／Ｗ
2 ，Ｗ1 ／Ｗ3 をそれぞれ乗算器１０６，１０７により
乗算して、各相のバランス調整を行う。その後、各相に
定格電力を入力し、その時の乗算器１０３，１０６，１
０７のデジタル出力を加算器１０８により加算する。こ
の加算出力Ｗt が所定値Ｗ0になっているかどうかを見
て、所定値になるように定格調整値α（＝Ｗ0/Ｗt )を
計算し、この定格調整値αを乗算器１０９により乗算す
ることで定格調整を行う。 【０００３】 【発明が解決しようとする課題】従来の方法によるバラ
ンス調整及び定格調整は、乗算により実行するために、
回路構成が複雑となる。更に、高精度に行うためには、
定格調整値αのビット数が増加し、乗算器の構成が非常
に大規模となる。 【０００４】このような問題は、力率の変化による双方
向の電力量計とするために、正負の電力の計量が必要な
電子式電力量計においても同様である。 （発明の目的）本発明の目的は、乗算を必要としないこ
とにより、回路構成を簡単にすることができる電子式電
力量計の定格調整方法を提供することである。 【０００５】 【課題を解決するための手段】 上記目的を達成するた
めに、本発明は、各相の電力に比例したデジタル値を累
積し、該累積値が所定の出力基準値を越える毎に電力量
パルスとして１パルスを出力すると共に、前記累積値よ
り１電力量パルスに相当する前記出力基準値を減算する
電子式電力量計の定格を調整する方法であって、独立し
て調整可能な各相毎の出力基準値のうちの一相の出力基
準値に定格調整値を加算することにより定格調整を行
い、該一相の出力基準値と定格調整値の加算値を他の相
の出力基準値として設定した後、該他の相の出力基準値
を微調整することにより他の相の定格調整を行うように
したことを特徴とするものである。 【０００６】 【０００７】 【０００８】 【発明の実施の形態】 図１は、本発明の前提となる定
格調整方法を実施するデジタル乗算方式の１素子（単
相）電子式電力量計の主要部分の一形態を示す図であ
る。なお、この図では、電力量パルスを計数する計量部
分や、電力量を表示する表示部分などは省略されてい
る。 【０００９】１，２は測定対象の電流ｉと電圧ｖがそれ
ぞれ入力されるＡ／Ｄ変換器、３はＡ／Ｄ変換器１，２
の出力を乗算する乗算器、４は加算器、５は加算器４の
出力と出力基準値レジスタ６からの出力基準値とを比較
すると共に、減算を行う減算比較器、７は加算器４の出
力と減算比較器５の減算値出力とを電力量パルス出力の
有無に応じて選択するセレクタ、８はセレクタ７の出力
を累積し、その累積値を加算器４に対して出力する累積
値レジスタ、９は出力基準値レジスタ７に保持された出
力基準値を予め計算された出力基準値ａに定格調整値ｂ
が加算された値（ａ＋ｂ）に変更させる定格調整器であ
る。減算比較器５とセレクタ７は減算比較回路１０を構
成する。 【００１０】乗算器３はＡ／Ｄ変換器１，２からのそれ
ぞれのデジタル出力を乗算し、サンプリング毎に瞬時電
力のデジタル値を出力する。加算器４はこの値に累積値
レジスタ８からの累積値（その時まで電力量パルスに変
換されていない値）を加算する。減算比較器５は加算器
４の加算値ｃを出力基準値レジスタ６からの出力基準値
（ａ＋ｂ）と比較する。加算値ｃ≧出力基準値（ａ＋
ｂ）の時には、減算比較器５は電力量パルスを１パルス
出力すると共に、セレクタ７に減算比較器５の減算値出
力｛ｃ−（ａ＋ｂ）｝を出力させる。この減算値出力は
累積値レジスタ８により累積される。加算値ｃ＜出力基
準値（ａ＋ｂ）の時には、減算比較器５は電力量パルス
を出力せず、これに応じてセレクタ７は加算器４の加算
値ｃを選択して、累積値レジスタ８により累積させる。 【００１１】定格調整を行う場合には、定格電流をＡ／
Ｄ変換器１に、定格電圧をＡ／Ｄ変換器２に、それぞれ
入力させる。定格調整を始める前に累積値レジスタ８の
累積値は勿論０にリセットされている。Ａ／Ｄ変換器
１，２の出力に応じて前述のように各回路が動作し、減
算比較器５から出力される電力量パルスが不図示のカウ
ンタにより計数される。そして、このカウンタの所定時
間での計数値が定格電力を表わす所定値（予め計算され
ている）と一致するように、出力基準値レジスタ７の出
力基準値（ａ＋ｂ）を定格調整器９により調整する。 【００１２】図１では累積値レジスタ８が減算比較器５
により減算された残りを累積するようにしているが、こ
のような回路構成には限らず、図２のようにしても良
い。図２では、乗算器３の出力がまず累積器１１により
累積され、この累積値が出力基準値（ａ＋ｂ）を越える
毎に電力量パルスが比較器１２から出力されると共に、
累積器１１の累積値から出力基準値（ａ＋ｂ）が減算さ
れる。 【００１３】力率の変化による双方向の電力量計とする
ためには、正負の電力の計量が必要となるが、正負の電
力を計量する１素子（単相）電子式電力量計の場合に
は、図１の減算比較回路１０が図３に示される加減算比
較回路１３のように変更される。加減算比較回路１３は
加算比較器１４、減算比較器１５及びセレクタ１６から
構成される。 【００１４】加算器４の出力が負で、その絶対値が出力
基準値（ａ＋ｂ）に等しいか、大きい時には、加算比較
器１４は負の電力量パルスを出力すると共に、セレクタ
１６に加算比較器１４の加算値出力｛ｃ＋（ａ＋ｂ）｝
（但しｃ≦０）を出力させる。この加算値出力は累積値
レジスタ８により累積される。この時、減算比較器１５
では入力が出力基準値（ａ＋ｂ）（必ず≧０）より必ず
小さいので、正の電力量計パルスは出力されない。加算
器４の出力が負で、その絶対値が出力基準値（ａ＋ｂ）
より小さい時には、加算比較器１４及び減算比較器１５
は共に電力量パルスを出力せず、これに応じてセレクタ
１６は加算器４の加算値ｃを選択して、累積値レジスタ
８により累積させる。 【００１５】加算器４の出力が正の時には、減算比較器
１５より正の電力量パルスが出力され、減算値出力が累
積値レジスタ８に累積され、或いは、加算器４の出力が
そのまま累積される。 【００１６】 図１〜３では、出力基準値レジスタ７の
出力基準値（ａ＋ｂ）を定格調整値ｂを含めた値に調整
するようにしているが、図４に示されるように、出力基
準値レジスタ７には定格出力の９０％相当の固定値ａを
出力基準値として保持させ、別に設けた定格調整値レジ
スタ１７には設定部材１８の操作により例えば、定格出
力の０〜２０％程度の幅を有する任意の定格調整値ｂを
設定させるようにしても良い。これらの出力基準値ａと
定格調整値ｂとは加算器１９により加算されて、加減算
比較回路１３に与えられる。この場合、加減算比較回路
１３に与えられる出力基準値（ａ＋ｂ）の調整幅は例え
ば９０〜１１０％程度となる。出力基準値レジスタ７の
出力基準値ａを固定値としたのは、初期状態における出
力基準値未設定（出力基準値ａ＝０）による誤動作を未
然に防ぐためである。 【００１７】また、図５に示されるように、１つのレジ
スタ２０の上位ビットに出力基準値ａを、下位ビットに
て定格調整値ｂを、それぞれ設定部材２１により設定す
るようにして、加算器１９を必要とせずに、（ａ＋ｂ）
の出力基準値をレジスタ２０から出力することもでき
る。 【００１８】図６は、本発明のバランス調整と定格調整
を同時に行うことのできるデジタル乗算方式の３素子
（三相）電子式電力量計の一形態を示す図である。な
お、この図でも、電力量パルスを計数する計量部分や、
電力量を表示する表示部分などは省略されている。 【００１９】乗算器として第１〜３素子用の乗算器３ａ
〜３ｃが、加算器として第１〜３素子用の加算器４ａ〜
４ｃが、加減算比較回路として第１〜３素子用の加減算
比較回路１３ａ〜１３ｃが、累積値レジスタとして第１
〜３素子用の累積値レジスタ８ａ〜８ｃが、出力基準値
レジスタとして第１〜３素子出力基準値レジスタ７ａ〜
７ｃが、第１〜３素子出力基準値レジスタ７ａ〜７ｃの
出力基準値を定格調整値を加算した値にそれぞれ設定す
る定格調整器２２が、それぞれ具備される。そして、加
減算比較回路１３ａ〜１３ｃからの正の電力量パルスは
オアゲート２３を経て、また、加減算比較回路１３ａ〜
１３ｃからの負の電力量パルスはオアゲート２４を経
て、平均化回路２５により平均化されて、力率や逆電流
に対応した電力量パルスが出力される。平均化回路２５
としては、例えば、主にアップダウンカウンタにより構
成されるものが用いられる。 【００２０】 バランス調整及び定格調整を行う場合に
は、第１素子に基準電流、基準電圧を入力させ、その時
の平均化回路２５から出力される電力量パルスを所定時
間不図示のカウンタにより計数させ、その計数値が定格
電力の１／３に相当する所定数になるように、定格調整
器２２により第１素子出力基準値レジスタ７ａの出力基
準値を設定する。同じ出力基準値を第２素子出力基準値
レジスタ７ｂ及び第３素子出力基準値レジスタ７ｃにも
設定する。そして、第２素子に基準電流、基準電圧を入
力させ、その時の平均化回路２５から出力される電力量
パルスを所定時間不図示のカウンタにより計数させ、そ
の計数値が所定数になるように、定格調整器２２により
第２素子出力基準値レジスタ７ｂの出力基準値を定格調
整器２２により微調整する。同様に、第３素子にも基準
電流、基準電圧を入力させ、その時の平均化回路２５か
ら出力される電力量パルスを所定時間不図示のカウンタ
により計数させ、その計数値が所定数になるように、定
格調整器２２により第３素子出力基準値レジスタ７ｃの
出力基準値を定格調整器２２により微調整する。 【００２１】 図６により説明した方法は、２素子（三
相）電子式電力量計にも適用することができる。図１〜
６により説明された本発明の前提となる定格調整方法に
よれば、出力基準値に定格調整値を加算することによっ
て、即ち、乗算を使わずに、定格調整を行うので、回路
構成を簡単にすることができる。定格調整値は、乗算結
果と同等以上のビット数に設定することが可能なため、
高分解能の定格調整が可能である。 【００２２】また、図６で説明した多素子の定格調整方
法によれば、第１素子の定格調整値を第２素子以降の定
格調整値に反映させることによって、第２素子以降の粗
調整を省略化することができる。そして、定格調整と同
時にバランス調整をも完了することができる。 【００２３】さらに、定格調整の幅を広げることによっ
て、電力量パルスを分周する分周器を減らすことができ
る。 【００２４】なお、図１〜６では、測定対象の電流ｉと
電圧ｖをデジタル値に変換するＡ／Ｄ変換器を用いて、
デジタル乗算を行うデジタル乗算方式の電子式電力量計
に適用する定格調整方法について説明したが、電流ｉと
電圧ｖをアナログ乗算し、このアナログ乗算値をデジタ
ル値に変換するアナログ乗算方式の電子式電力量計にも
全く同様に適用することができる。 【００２５】 【発明の効果】 以上説明したように、本発明によれ
ば、乗算を必要としないことにより、定格調整のための
回路構成を簡単にすることができる上に、各相において
定格調整を行うことにより、バランス調整をも同時に行
うことができる。 【００２６】
【図面の簡単な説明】
【図１】 本発明の前提となる定格調整方法を実施する
デジタル乗算方式の１素子（単相）電子式電力量計の主
要部分の一例を示す図である。 【図２】 本発明の前提となる定格調整方法を実施する
デジタル乗算方式の１素子（単相）電子式電力量計の主
要部分の他の例を示す図である。 【図３】 本発明の前提となる定格調整方法を実施する
デジタル乗算方式の１素子（単相）電子式電力量計の主
要部分の別の例を示す図である。 【図４】 図３に示される回路構成の変形例を示す図で
ある。 【図５】 図３に示される回路構成の他の変形例を示す
図である。 【図６】 本発明を実施するデジタル乗算方式の３素子
（三相）電子式電力量計の主要部分の一形態を示す図で
ある。 【図７】 従来の定格調整方法を実行するデジタル乗算
方式の３素子（三相）電子式電力量計の主要部分を示す
図である。 【符号の説明】 １，２ Ａ／Ｄ変換器器 ３，３ａ〜３ｃ 乗算器 ４，４ａ〜４ｃ 加算器 ５ 減算比較器 ６ 出力基準値レジスタ ７，７ａ〜７ｃ セレクタ ８，８ａ〜８ｃ 累積値レジスタ ９ 定格調整器 １０ 減算比較回路 １１ 累積器 １２ 比較器 １３，１３ａ〜１３ｃ 加減算比較回路 １４ 加算比較器 １５ 減算比較器 １６ セレクタ １７ 定格調整値レジスタ １８ 設定部材 １９ 加算器 ２０ レジスタ ２１ 設定部材 ２２ 定格調整器
デジタル乗算方式の１素子（単相）電子式電力量計の主
要部分の一例を示す図である。 【図２】 本発明の前提となる定格調整方法を実施する
デジタル乗算方式の１素子（単相）電子式電力量計の主
要部分の他の例を示す図である。 【図３】 本発明の前提となる定格調整方法を実施する
デジタル乗算方式の１素子（単相）電子式電力量計の主
要部分の別の例を示す図である。 【図４】 図３に示される回路構成の変形例を示す図で
ある。 【図５】 図３に示される回路構成の他の変形例を示す
図である。 【図６】 本発明を実施するデジタル乗算方式の３素子
（三相）電子式電力量計の主要部分の一形態を示す図で
ある。 【図７】 従来の定格調整方法を実行するデジタル乗算
方式の３素子（三相）電子式電力量計の主要部分を示す
図である。 【符号の説明】 １，２ Ａ／Ｄ変換器器 ３，３ａ〜３ｃ 乗算器 ４，４ａ〜４ｃ 加算器 ５ 減算比較器 ６ 出力基準値レジスタ ７，７ａ〜７ｃ セレクタ ８，８ａ〜８ｃ 累積値レジスタ ９ 定格調整器 １０ 減算比較回路 １１ 累積器 １２ 比較器 １３，１３ａ〜１３ｃ 加減算比較回路 １４ 加算比較器 １５ 減算比較器 １６ セレクタ １７ 定格調整値レジスタ １８ 設定部材 １９ 加算器 ２０ レジスタ ２１ 設定部材 ２２ 定格調整器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 呉 一憲
神奈川県横浜市港北区新羽町1178−２
(56)参考文献 特開 平６−258362（ＪＰ，Ａ)
特開 平９−116395（ＪＰ，Ａ)
実開 昭62−20377（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 21/00 - 22/00 130
G01R 11/00 - 11/66
G01R 35/04
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 各相の電力に比例したデジタル値を累積
し、該累積値が所定の出力基準値を越える毎に電力量パ
ルスとして１パルスを出力すると共に、前記累積値より
１電力量パルスに相当する前記出力基準値を減算する電
子式電力量計の定格を調整する方法であって、独立して
調整可能な各相毎の出力基準値のうちの一相の出力基準
値に定格調整値を加算することにより定格調整を行い、
該一相の出力基準値と定格調整値の加算値を他の相の出
力基準値として設定した後、該他の相の出力基準値を微
調整することにより他の相の定格調整を行うようにした
ことを特徴とする電子式電力量計の定格調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29135598A JP3411510B2 (ja) | 1998-09-30 | 1998-09-30 | 電子式電力量計の定格調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29135598A JP3411510B2 (ja) | 1998-09-30 | 1998-09-30 | 電子式電力量計の定格調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000111592A JP2000111592A (ja) | 2000-04-21 |
| JP3411510B2 true JP3411510B2 (ja) | 2003-06-03 |
Family
ID=17767862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29135598A Expired - Fee Related JP3411510B2 (ja) | 1998-09-30 | 1998-09-30 | 電子式電力量計の定格調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3411510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116593768B (zh) * | 2023-04-27 | 2024-03-26 | 深圳市锐能微科技有限公司 | 一种电能计量方法、装置、电子设备及介质 |
-
1998
- 1998-09-30 JP JP29135598A patent/JP3411510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000111592A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764523A (en) | Electronic watt-hour meter | |
| CA1245289A (en) | Rms calculation circuit for digital circuit interrupters | |
| US4255707A (en) | Electrical energy meter | |
| EP0746890B1 (en) | Method and apparatus for rms current approximation | |
| US8260695B1 (en) | Secondary power meter for quarter-cycle power measurement and invoicing method | |
| JP4193697B2 (ja) | 電子式電力量計および電力演算回路 | |
| JP2003222645A (ja) | 多回路電力計測装置 | |
| JP3411510B2 (ja) | 電子式電力量計の定格調整方法 | |
| JP2968607B2 (ja) | 無効電力量計 | |
| JP3614048B2 (ja) | 通電情報計測装置 | |
| JP3349102B2 (ja) | 電子式電力量計のテスト方法及び電子式電力量計 | |
| US5336991A (en) | Apparatus and method for measuring electrical energy and quadergy and for performing line frequency compensation | |
| JP3795462B2 (ja) | 電子式電力量計 | |
| JP3850184B2 (ja) | 電力量計 | |
| US11784486B2 (en) | Low-voltage circuit breaker and power measuring arrangement | |
| JP3287434B2 (ja) | 積算電力計 | |
| JP2005134210A (ja) | 交流電力計及び交流電力量計 | |
| JP2994184B2 (ja) | 単相三線式電子式電力量計 | |
| JP2864919B2 (ja) | 複数素子の電子式電力量計 | |
| JPH11326428A (ja) | インバータ回路のパラメータ測定装置 | |
| JPWO2002037126A1 (ja) | 電子式電力量計 | |
| KR200397632Y1 (ko) | N상 전력 고조파 검출형 적산 전력량계 | |
| JP2531470B2 (ja) | 電子式電力量計 | |
| JP2690646B2 (ja) | 電子式電力量計 | |
| RU41373U1 (ru) | Устройство для измерения реактивной мощности сдвига в трехфазной трехпроводной цепи переменного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |