JP3409998B2 - Chip type inductor array - Google Patents

Chip type inductor array

Info

Publication number
JP3409998B2
JP3409998B2 JP21097097A JP21097097A JP3409998B2 JP 3409998 B2 JP3409998 B2 JP 3409998B2 JP 21097097 A JP21097097 A JP 21097097A JP 21097097 A JP21097097 A JP 21097097A JP 3409998 B2 JP3409998 B2 JP 3409998B2
Authority
JP
Japan
Prior art keywords
conductive material
inductors
magnetic permeability
element body
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21097097A
Other languages
Japanese (ja)
Other versions
JPH1154331A (en
Inventor
秀美 岩尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP21097097A priority Critical patent/JP3409998B2/en
Publication of JPH1154331A publication Critical patent/JPH1154331A/en
Application granted granted Critical
Publication of JP3409998B2 publication Critical patent/JP3409998B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、インダクタ間のク
ロストークの低減を図ったチップ型インダクタアレイに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type inductor array for reducing crosstalk between inductors.

【0002】[0002]

【従来の技術】近年、ディジタル信号処理技術が急速な
進歩を遂げ、さらにその処理速度はCPUクロック周波
数で100〜200MHzに至っている。さらに、ディ
ジタル信号処理技術はあらゆる電子機器に用いられてい
る。一般に、電子機器のディジタル信号は多くの高調波
成分を含んでいるため、この高調波が他の機器に接続す
るケーブルに流出し、ノイズとして不要輻射を起こす。
これを回避するために、ケーブル接続用コネクタ近傍の
各信号ラインにインダクタを挿入している。
2. Description of the Related Art In recent years, digital signal processing technology has made rapid progress, and its processing speed has reached 100 to 200 MHz in terms of CPU clock frequency. Furthermore, digital signal processing technology is used in all electronic devices. Generally, since a digital signal of an electronic device contains many harmonic components, the harmonics flow out to a cable connected to another device and cause unnecessary radiation as noise.
To avoid this, an inductor is inserted in each signal line near the cable connector.

【0003】一方、近年においては電子機器の小型化及
び集積化が進み、これに伴い個々の電子部品の複合化や
アレイ化が行われている。前述したインダクタにしても
アレイ化が図られ、さらにチップ型に小型化されてい
る。
On the other hand, in recent years, miniaturization and integration of electronic devices have progressed, and accordingly, electronic devices have been compounded or arrayed. The inductors described above can be arrayed and further downsized to a chip type.

【0004】この様なチップ型インダクタアレイの一例
を図2及び図3に示す。図2はチップ型インダクタアレ
イの構造を示す斜視図、図3は要部分解斜視図である。
このインダクタアレイ1は、1個の磁性体中に3個のコ
イル(インダクタ)10を横方向に配列したもので、各
コイル10は導体ペースト11を印刷したフェライト製
のグリーンシート12を複数枚積層して構成される。こ
の印刷された導体ペースト11はスルーホール13を介
して上下に接続され、上下に周回する周回パターンが形
成され、この周回パターンの両端は接続電極14を介し
てコネクタ或いは電子機器の信号ラインに接続される。
An example of such a chip type inductor array is shown in FIGS. FIG. 2 is a perspective view showing the structure of the chip-type inductor array, and FIG. 3 is an exploded perspective view of a main part.
This inductor array 1 is one in which three coils (inductors) 10 are laterally arranged in one magnetic body, and each coil 10 is formed by laminating a plurality of ferrite green sheets 12 printed with a conductor paste 11. Configured. The printed conductor paste 11 is vertically connected through through holes 13 to form a circular pattern that circulates vertically. Both ends of the circular pattern are connected to a connector or a signal line of an electronic device through connection electrodes 14. To be done.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述し
たようなチップ型インダクタアレイ1では、隣り合うコ
イル10間の間隔が狭くなっているときは、各コイル1
0から発生する磁束が他のコイル10に結合してクロス
トークを起こすという問題点があった。
However, in the chip-type inductor array 1 as described above, when the space between the adjacent coils 10 is narrow, each coil 1 is separated.
There is a problem that the magnetic flux generated from 0 is coupled to another coil 10 to cause crosstalk.

【0006】本発明の目的は上記の問題点に鑑み、イン
ダクタ間のクロストークを抑制し、且つインダクタ間の
間隔を狭く設定できるチップ型インダクタアレイを提供
することにある。
In view of the above problems, it is an object of the present invention to provide a chip-type inductor array which can suppress crosstalk between inductors and can set a narrow interval between inductors.

【0007】[0007]

【課題を解決するための手段】本発明は上記の目的を達
成するために、螺旋形状の導電材からなる複数のインダ
クタと該複数のインダクタを包含する所定空間に充填さ
れた所定のセラミック材料とによって形成された略直方
体形状の素体と、前記各インダクタの両端に接続され、
前記素体の外面に形成された複数対の接続電極とを備
え、前記複数のインダクタは、螺旋の中心軸が互いにほ
ぼ平行になり、且つ螺旋の中心軸が前記素体の対向する
1対の主面に対してほぼ直角に交わるように並設されて
いるチップ型インダクタアレイにおいて、前記素体は、
前記複数のインダクタを構成する複数の螺旋形状の導電
材と、前記インダクタの導電材と前記セラミック材料と
の間の前記導電材の形状に沿った所定領域に配置された
高透磁率の磁性材料と、これ以外の部分を形成する低透
磁率のセラミック材料とから構成されているチップ型イ
ンダクタアレイを提案する。
In order to achieve the above object, the present invention provides a plurality of inductors made of a spiral conductive material and a predetermined ceramic material filled in a predetermined space containing the plurality of inductors. A substantially rectangular parallelepiped element body formed by, and connected to both ends of each inductor,
A plurality of pairs of connection electrodes formed on the outer surface of the element body, wherein the plurality of inductors have central axes of the spirals substantially parallel to each other, and the central axes of the spirals are a pair of opposing pairs of the element body. In a chip-type inductor array arranged side by side so as to intersect substantially at right angles to the main surface, the element body is
A plurality of spiral-shaped conductive materials that form the plurality of inductors, a conductive material of the inductors, and the ceramic material
A chip-type inductor array composed of a high-permeability magnetic material arranged in a predetermined region along the shape of the conductive material between the two and a low-permeability ceramic material forming the other portion is proposed. To do.

【0008】該チップ型インダクタアレイによれば、各
インダクタの導電材周囲に発生した磁束は互いにまとま
り合って、インダクタの内側では螺旋の中心軸に沿って
螺旋の一端から外側に移り、内側におけるときとは逆方
向に進み前記螺旋の他端に至り、螺旋の内側を再び螺旋
の中心軸に沿って進む主経路を流れる。しかし、前記イ
ンダクタの導電材と前記セラミック材料との間の前記導
電材の形状に沿った所定領域のみに高透磁率の磁性材料
が配置され、素体内の他の部分は低透磁率のセラミック
材料からなるため、前記主経路を流れる磁束の割合は減
少し、前記導電材近傍に配置された高透磁率の磁性材料
中を流れる磁束の割合が増加する。これにより、隣り合
うインダクタに到達する磁束の割合が減少し、隣り合う
インダクタに対する磁束の結合が抑制される。
According to the chip-type inductor array, the magnetic fluxes generated around the conductive material of each inductor are gathered together and move from one end of the spiral to the outside along the central axis of the spiral inside the inductor. It flows in the opposite direction to the other end of the spiral, and flows inside the spiral along the main path again along the central axis of the spiral. However, the conductor between the conductive material of the inductor and the ceramic material is
The magnetic material having a high magnetic permeability is arranged only in a predetermined region along the shape of the electric material, and the other portions in the element body are made of the ceramic material having a low magnetic permeability, so that the ratio of the magnetic flux flowing through the main path is reduced, The ratio of the magnetic flux flowing in the magnetic material of high magnetic permeability arranged near the conductive material increases. As a result, the ratio of the magnetic flux that reaches the adjacent inductors is reduced, and the coupling of the magnetic flux to the adjacent inductors is suppressed.

【0009】また、請求項2では、請求項1に記載のチ
ップ型インダクタアレイにおいて、前記素体は、第1透
磁率を有する第1セラミック材料シートと、該第1セラ
ミック材料シートの主面に設けられて前記インダクタを
構成する導電材料層と、該導電材料層と前記第1セラミ
ック材料シートとの間の前記導電材料層の形状に沿った
所定領域に配置され且つ前記第1透磁率よりも大きい第
2透磁率を有する第2セラミック材料層とが積層されて
なるチップ型インダクタアレイを提案する。
According to a second aspect of the present invention, the chi
In the up-type inductor array, the element body is the first transparent element.
A first ceramic material sheet having magnetic susceptibility and the first ceramic
The inductor is provided on the main surface of the Mick material sheet.
Constituting conductive material layer, the conductive material layer and the first ceramic
According to the shape of the conductive material layer between the
A first magnetic field arranged in a predetermined region and having a magnetic permeability larger than the first magnetic permeability;
And a second ceramic material layer having a magnetic permeability of 2
We propose a new chip-type inductor array.

【0010】該チップ型インダクタアレイの素体は、第
1透磁率を有する第1セラミック材料シートと、該第1
セラミック材料シートの主面に設けられて前記インダク
タを構成する導電材料層と、該導電材料層と前記第1セ
ラミック材料シートとの間の前記導電材料層の形状に沿
った所定領域に配置され且つ前記第1透磁率よりも大き
い第2透磁率を有する第2セラミック材料層とが積層さ
れてなる。
The element body of the chip-type inductor array is
A first ceramic material sheet having one magnetic permeability;
The inductor is provided on the main surface of the ceramic material sheet.
A conductive material layer constituting the data source, the conductive material layer and the first cell.
Following the shape of the conductive material layer between the
Is located in a predetermined area and is larger than the first magnetic permeability.
And a second ceramic material layer having a second magnetic permeability.
It will be.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施形態を説明
する。図1は本発明の一実施形態のチップ型インダクタ
アレイを示す外観斜視図、図4は要部分解斜視図、図5
は平断面図、図6は図5に示すA−A線矢視方向断面図
である。図において、2はチップ型インダクタアレイ
で、低透磁率の磁性体セラミックからなる略直方体形状
の素体21と、素体21の対向する1対の側面に所定の
間隔をあけて形成された3対の接続電極22a〜22f
とから構成されている。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below. FIG. 1 is an external perspective view showing a chip-type inductor array according to an embodiment of the present invention, FIG. 4 is an exploded perspective view of a main part, and FIG.
Is a plane sectional view, and FIG. 6 is a sectional view taken along the line AA shown in FIG. In the figure, reference numeral 2 denotes a chip-type inductor array, which is formed of a substantially rectangular parallelepiped element body 21 made of a low-permeability magnetic ceramic and a pair of opposing side surfaces of the element body 3 with a predetermined space therebetween. Pair of connection electrodes 22a to 22f
It consists of and.

【0012】また、素体21の内部には螺旋状導体から
なる3個のコイル(インダクタ)L1,L2,L3が形
成され、これらのコイルL1〜L3の両端はそれぞれ素
体21の側面に形成された接続電極22a〜22fに接
続されている。
Further, three coils (inductors) L1, L2, L3 made of a spiral conductor are formed inside the element body 21, and both ends of these coils L1 to L3 are formed on the side surfaces of the element body 21, respectively. Connected to the connected connection electrodes 22a to 22f.

【0013】また、コイルL1〜L3の螺旋の中心軸は
互いに平行で、且つ素体21の上下面に対してほぼ直角
に交わっている。
The central axes of the spirals of the coils L1 to L3 are parallel to each other and intersect the element body 21 at substantially right angles to the upper and lower surfaces thereof.

【0014】さらに、素体21内部の大部分が低透磁率
の磁性材料21aによって形成され、コイルL1〜L3
の近傍の所定領域にのみに高透磁率の磁性材料21bが
配置されている。
Further, most of the inside of the element body 21 is formed of a magnetic material 21a having a low magnetic permeability, and the coils L1 to L3.
The magnetic material 21b having a high magnetic permeability is disposed only in a predetermined region near the.

【0015】ここで、素体21内部の大部分を構成する
低透磁率の磁性材料21aは、コイルL1〜L3を形成
する導電材料の近傍にのみ配置される高透磁率磁性材料
21bよりも低い透磁率を有する材料であれば本願発明
の目的を達成するものであり、非磁性材料であっても良
い。
Here, the magnetic material 21a having a low magnetic permeability which constitutes most of the inside of the element body 21 is lower than the magnetic material 21b having a high magnetic permeability which is arranged only in the vicinity of the conductive material forming the coils L1 to L3. Any material having magnetic permeability can achieve the object of the present invention and may be a non-magnetic material.

【0016】前述の構成をさらに詳細に説明すると、素
体21は、導体パターン23a1,23a2,23a3〜23
e1,23e2,23e3が形成された矩形の複数の低透磁率
の磁性材料シート24a〜24e及び導体パターンが形
成されていない矩形の低透磁率磁性材料シート24fを
積層して一体に形成されている。
Explaining the above-mentioned structure in more detail, the element body 21 includes conductor patterns 23a1, 23a2, 23a3 to 23a-23.
A plurality of rectangular low-permeability magnetic material sheets 24a to 24e in which e1, 23e2, and 23e3 are formed and a rectangular low-permeability magnetic material sheet 24f in which a conductor pattern is not formed are laminated and integrally formed. .

【0017】また、導体パターン23a1,23a2,23
a3〜23e1,23e2,23e3が形成された低透磁率の磁
性材料シート24a〜24e上には、低透磁率の磁性材
料シート24a〜24eと導体パターン23a1,23a
2,23a3〜23e1,23e2,23e3との間に、所定の
厚さを有し、且つ導体パターン23a1,23a2,23a3
〜23e1,23e2,23e3とほぼ同形状で幅広の高透磁
率の磁性材料パターン25a1,25a2,25a3〜25e
1,25e2,25e3が設けられている。
Further, the conductor patterns 23a1, 23a2, 23
On the low-permeability magnetic material sheets 24a-24e on which a3-23e1, 23e2, and 23e3 are formed, the low-permeability magnetic material sheets 24a-24e and the conductor patterns 23a1, 23a are formed.
2, 23a3 to 23e1, 23e2, 23e3 have a predetermined thickness and have conductor patterns 23a1, 23a2, 23a3
˜23e1, 23e2, 23e3, and a wide magnetic material pattern 25a1, 25a2, 25a3 with a high magnetic permeability, which has almost the same shape as 25e3
1, 25e2 and 25e3 are provided.

【0018】導体パターン23a1,23a2,23a3〜2
3e1,23e2,23e3のそれぞれは所定の導体によっ
て、高透磁率の磁性材料パターン25a1,25a2,25
a3〜25e1,25e2,25e3が形成された低透磁率の磁
性材料シート24a〜24e上に形成され,導体パター
ン23a1,23a2,23a3〜23e1,23e2,23e3は
低透磁率の磁性材料シート24a〜24eの所定の3乃
至4辺にほぼ平行となるように略コ字形状或いは略I字
形状に形成されている。
Conductor patterns 23a1, 23a2, 23a3-2
Each of 3e1, 23e2, and 23e3 is made of a predetermined conductor and is made of a magnetic material pattern 25a1, 25a2, 25 having high magnetic permeability.
a3 to 25e1, 25e2 and 25e3 are formed on the low magnetic permeability sheets 24a to 24e, and the conductor patterns 23a1, 23a2, 23a3 to 23e1, 23e2 and 23e3 are low magnetic permeability sheets 24a to 24e. Is formed in a substantially U shape or a substantially I shape so as to be substantially parallel to the predetermined 3 to 4 sides.

【0019】これらの導体パターン23a1,23a2,2
3a3〜23e1,23e2,23e3は、スパイラル形状とな
るようにスルーホール26を介して互いに導電接続さ
れ、3個のコイルL1,L2,L3が構成されている。
These conductor patterns 23a1, 23a2, 2
3a3 to 23e1, 23e2, and 23e3 are conductively connected to each other through a through hole 26 so as to have a spiral shape, and three coils L1, L2, and L3 are configured.

【0020】即ち、導体パターン23a1,23b1,23
c1,23d1,23e1によってコイルL1が形成され、導
体パターン23a2,23b2,23c2,23d2,23e2に
よってコイルL2が形成され、導体パターン23a3,2
3b3,23c3,23d3,23e3によってコイルL3が形
成されている。
That is, the conductor patterns 23a1, 23b1, 23
The coil L1 is formed by c1, 23d1, 23e1, the coil L2 is formed by the conductor patterns 23a2, 23b2, 23c2, 23d2, 23e2, and the conductor patterns 23a3, 2
A coil L3 is formed by 3b3, 23c3, 23d3 and 23e3.

【0021】さらに、これらのコイルL1,L2,L3
の両端に対応する部分の導体パターンは、素体21の側
面に露出するように形成され、素体21の側面に露出し
た導体パターンは接続電極22a〜22fに導電接続さ
れている。
Further, these coils L1, L2, L3
The conductor patterns of the portions corresponding to both ends of the element body 21 are formed so as to be exposed on the side surfaces of the element body 21, and the conductor patterns exposed on the side surfaces of the element body 21 are conductively connected to the connection electrodes 22a to 22f.

【0022】次に、本実施形態のインダクタアレイ2の
製造手順を詳述する。まず、NiO、ZnO、CuO
(Znリッチ)を秤量し、水と共にボールミルに投入し
て混合、分散を行い、ボールミルから取り出して乾燥し
た後、大気中、80℃で2時間加熱して仮焼した。その
後再び水と共にボールミルに投入して15時間解砕し、
ボールミルから取り出し、乾燥して高透磁率磁器粉末を
得た。この高透磁率磁器粉末にポリブチラールを主成分
とする有機バインダーと有機溶剤を加え、混練して粘度
4200cpの高透磁率磁器スラリーを得た。
Next, the manufacturing procedure of the inductor array 2 of this embodiment will be described in detail. First, NiO, ZnO, CuO
(Zn rich) was weighed, put into a ball mill together with water for mixing and dispersion, taken out from the ball mill and dried, and then heated in air at 80 ° C. for 2 hours for calcination. Then put it again into the ball mill with water and crush it for 15 hours.
It was taken out from the ball mill and dried to obtain a high-permeability porcelain powder. An organic binder containing polybutyral as a main component and an organic solvent were added to this high-permeability porcelain powder and kneaded to obtain a high-permeability porcelain slurry having a viscosity of 4200 cp.

【0023】さらに、NiO,ZnO,CuO(Niリ
ッチ)を秤量し、水と共にボールミルに投入して混合、
分散を行い、ボールミルから取り出して乾燥し、大気
中、80℃で2時間加熱して仮焼した後、再び水と共に
ボールミルに投入して15時間解砕し、ボールミルから
取り出し、乾燥して低透磁率磁器粉末を得た後、これに
ポリブチラールを主成分とする有機バインダーと有機溶
剤を加え、混練して粘度4200cpの低透磁率磁器ス
ラリーを得た。
Further, NiO, ZnO and CuO (Ni rich) are weighed and put into a ball mill together with water to mix,
Disperse, take out from the ball mill, dry, heat in air at 80 ° C. for 2 hours to calcinate, then put into a ball mill with water again, crush for 15 hours, take out from the ball mill, dry and reduce low permeability. After obtaining the magnetic susceptibility porcelain powder, an organic binder containing polybutyral as a main component and an organic solvent were added and kneaded to obtain a low-permeability porcelain slurry having a viscosity of 4200 cp.

【0024】一方、Ag粉末、エチルセルロール、α−
ターピネオール、及びブチルカルビトールアセテートを
混練したAgペーストを用意した。
On the other hand, Ag powder, ethyl cellulose, α-
An Ag paste prepared by kneading terpineol and butyl carbitol acetate was prepared.

【0025】次に、ポリエチレンテレフタレートのベー
スフィルムを水平に搬送し、このベースフィルムにドク
ターブレード法によって前述した低透磁率磁器スラリー
を塗布する。これを乾燥した後剥離して、110mm角の
方形に切断し、厚さ40μmのシートを形成し、このシ
ートを複数枚用意した。
Next, the polyethylene terephthalate base film is conveyed horizontally, and the above-mentioned low-permeability porcelain slurry is applied to this base film by the doctor blade method. This was dried and then peeled off and cut into a square of 110 mm square to form a sheet having a thickness of 40 μm, and a plurality of these sheets were prepared.

【0026】また、100mm角の窓の周囲を15mmの幅
で囲った額縁状のステンレス製フレームを用意する。こ
のフレームの隅には、印刷機等において位置決めを行う
小穴が設けられている。このフレームに前記シートを張
り付け、高透磁率磁器スラリーを印刷して磁性材料パタ
ーン25a1,25a2,25a3〜25e1,25e2,25e3
を形成してこれを乾燥させる。この後、シートの所定位
置にスルーホール金型によってスルーホールを打ち抜
き、スルーホールを有するグリーンシートを形成する。
Further, a frame-shaped stainless frame in which a 100 mm square window is surrounded by a width of 15 mm is prepared. Small holes for positioning in a printing machine or the like are provided at the corners of this frame. The sheet is attached to this frame, and a high-permeability porcelain slurry is printed to print magnetic material patterns 25a1, 25a2, 25a3 to 25e1, 25e2, 25e3.
And dry it. After that, the through hole is punched at a predetermined position of the sheet with a through hole die to form a green sheet having the through hole.

【0027】次いで、グリーンシートに印刷機を用いて
導体パターン23a1,23a2,23a3〜23e1,23e
2,23e3を形成する。別に用意した印刷機の被印刷物
を配置するステーションには、前記フレームを位置決め
する複数のピンが設けられている。このピンを前記フレ
ームの小穴に挿入して印刷位置を決め、グリーンシート
に前記Agペーストを用いて、前述した形状の導体パタ
ーン23a1,23a2,23a3〜23e1,23e2,23e3
をスクリーン印刷して形成する。このときグリーンシー
トには、対応する導体パターン23a1,23a2,23a3
〜23e1,23e2,23e3が縦横複数列のマトリックス
状に形成される。
Next, the conductor patterns 23a1, 23a2, 23a3 to 23e1, 23e are printed on the green sheet by using a printing machine.
2,23e3 is formed. A plurality of pins for positioning the frame are provided at a station for arranging an object to be printed of a separately prepared printing press. The pin is inserted into the small hole of the frame to determine the printing position, and the Ag paste is used for the green sheet to form the conductor patterns 23a1, 23a2, 23a3 to 23e1, 23e2, 23e3 having the above-described shapes.
Is formed by screen printing. At this time, the corresponding conductor patterns 23a1, 23a2, 23a3 are provided on the green sheet.
23e1, 23e2, and 23e3 are formed in a matrix with a plurality of vertical and horizontal rows.

【0028】この後、図4に示す順序で各導体パターン
23a1,23a2,23a3〜23e1,23e2,23e3が上
下に重なるように、各グリーンシートを積層して圧着す
る。これにより、上下層の導体パターン23a1,23a
2,23a3〜23e1,23e2,23e3はスルーホール2
6を介して導電接続され、コイルL1,L2,L3が形
成される。
Thereafter, the green sheets are laminated and pressure-bonded in the order shown in FIG. 4 so that the conductor patterns 23a1, 23a2, 23a3 to 23e1, 23e2, 23e3 are vertically overlapped. As a result, the upper and lower conductor patterns 23a1 and 23a
2, 23a3 to 23e1, 23e2, 23e3 are through holes 2
Conductive connection is made via 6 to form coils L1, L2, L3.

【0029】次いで、前述した直方体形状のチップに裁
断し、900℃の温度で2時間焼成した。さらに、導体
パターン23a1,23a2,23a3〜23e1,23e2,2
3e3の端分に導通する接続電極22a〜22fを形成し
て、3つのコイルL1,L2,L3を有するインダクタ
アレイ2を構成した。
Next, the above-mentioned rectangular parallelepiped chips were cut and fired at a temperature of 900 ° C. for 2 hours. Furthermore, the conductor patterns 23a1, 23a2, 23a3 to 23e1, 23e2, 2
By forming connection electrodes 22a to 22f which are electrically connected to the ends of 3e3, the inductor array 2 having the three coils L1, L2 and L3 is configured.

【0030】前述の構成よりなる本実施形態によれば、
図7に示すように、各コイルL1,L2,L3の導体パ
ターン23a1,23a2,23a3〜23e1,23e2,23
e3の周囲に発生した磁束φ1は互いにまとまり合って、
コイルL1,L2,L3の内側では螺旋の中心軸に沿っ
て螺旋の一端から外側に移り、内側におけるときとは逆
方向に進み前記螺旋の他端に至り、螺旋の内側を再び螺
旋の中心軸に沿って進む主経路を流れる。しかし、各コ
イルL1,L2,L3の導体パターン23a1,23a2,
23a3〜23e1,23e2,23e3近傍にのみに高透磁率
磁性材料パターン25a1,25a2,25a3〜25e1,2
5e2,25e3によって形成された高透磁率の磁性材料2
1bが配置され、素体21内の他の部分は低透磁率の磁
性材料21aからなるため、主経路を流れる磁束φ2は
減少し、導体パターン23a1,23a2,23a3〜23e
1,23e2,23e3近傍に配置された高透磁率の磁性材
料21b中を流れる磁束φ1の割合が増加する。これに
より、隣り合うコイルL1,L2,L3に到達する磁束
の割合が減少し、隣り合うコイルL1,L2,L3に対
する磁束の結合が抑制される。
According to the present embodiment having the above-mentioned configuration,
As shown in FIG. 7, the conductor patterns 23a1, 23a2, 23a3 to 23e1, 23e2, 23 of the coils L1, L2, L3.
The magnetic flux φ1 generated around e3 gathers together,
Inside the coils L1, L2, and L3, the spiral moves from one end to the outside along the central axis of the spiral, moves in the opposite direction to that at the inside to reach the other end of the spiral, and the inside of the spiral again has the central axis of the spiral. Follow the main route along. However, the conductor patterns 23a1, 23a2 of the coils L1, L2, L3,
High magnetic permeability magnetic material patterns 25a1, 25a2, 25a3 to 25e1, 2 only in the vicinity of 23a3 to 23e1, 23e2, and 23e3.
High magnetic permeability magnetic material 2 formed by 5e2 and 25e3
1b is arranged and the other parts in the element body 21 are made of the magnetic material 21a having a low magnetic permeability, the magnetic flux φ2 flowing through the main path is reduced, and the conductor patterns 23a1, 23a2, 23a3 to 23e.
The ratio of the magnetic flux φ1 flowing in the magnetic material 21b having a high magnetic permeability arranged near 1, 23e2, 23e3 increases. As a result, the ratio of the magnetic flux reaching the adjacent coils L1, L2, L3 is reduced, and the coupling of the magnetic flux to the adjacent coils L1, L2, L3 is suppressed.

【0031】これにより、コイルL1,L2,L3に異
なる信号を印加した場合において、これらの間のクロス
トークが抑制される。また、従来よりもコイルL1,L
2,L3の間隔を狭く設定しても、クロストークの発生
を抑制することができる。
As a result, when different signals are applied to the coils L1, L2 and L3, crosstalk between them is suppressed. In addition, coils L1 and L
Even if the distance between L2 and L3 is set to be narrow, the occurrence of crosstalk can be suppressed.

【0032】尚、前述した実施形態は一例であり、本発
明がこれに限定されることはない。
The above-mentioned embodiment is an example, and the present invention is not limited to this.

【0033】[0033]

【発明の効果】以上説明したように本発明のチップ型イ
ンダクタアレイによれば、インダクタの導電材とセラミ
ック材料との間の前記導電材の形状に沿った所定領域
みに高透磁率の磁性材料が配置され、素体内の他の部分
は低透磁率のセラミック材料からなるため、前記導電材
近傍に配置された高透磁率の磁性材料中を流れる磁束の
割合が増加すると共に、隣り合うインダクタに到達する
磁束の割合が減少し、隣り合うインダクタに対する磁束
の結合が抑制されるので、隣り合うインダクタに異なる
信号を印加してもこれらの間のクロストークが抑制され
る。さらに、従来よりも隣り合うインダクタの間隔を狭
く設定しても、クロストークの発生を抑制することがで
きる。
As described above, according to the chip type inductor array of the present invention, the conductive material of the inductor and the ceramic
A magnetic material having a high magnetic permeability is disposed only in a predetermined region along the shape of the conductive material between the magnetic material and the other material, and the other parts in the element body are made of a ceramic material having a low magnetic permeability. , The ratio of the magnetic flux flowing in the magnetic material having a high magnetic permeability disposed in the vicinity of the conductive material increases, and the ratio of the magnetic flux reaching the adjacent inductors decreases, so that the coupling of the magnetic flux to the adjacent inductors is suppressed. Therefore, even if different signals are applied to the adjacent inductors, crosstalk between them is suppressed. Furthermore, even if the interval between adjacent inductors is set narrower than in the conventional case, the occurrence of crosstalk can be suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態のチップ型インダクタアレ
イを示す外観斜視図
FIG. 1 is an external perspective view showing a chip inductor array according to an embodiment of the present invention.

【図2】従来例のチップ型インダクタアレイの構造を示
す斜視図
FIG. 2 is a perspective view showing the structure of a conventional chip-type inductor array.

【図3】従来例のチップ型インダクタアレイを示す要部
分解斜視図
FIG. 3 is an exploded perspective view of essential parts showing a conventional chip-type inductor array.

【図4】本発明の一実施形態のチップ型インダクタアレ
イを示す要部分解斜視図
FIG. 4 is an exploded perspective view of essential parts showing a chip-type inductor array according to an embodiment of the present invention.

【図5】本発明の一実施形態のチップ型インダクタアレ
イを示す平面図
FIG. 5 is a plan view showing a chip inductor array according to an embodiment of the present invention.

【図6】図5に示すA−A線矢視方向断面図6 is a cross-sectional view taken along the line AA shown in FIG.

【図7】本発明の一実施形態のクロストーク抑制動作を
説明する図
FIG. 7 is a diagram illustrating a crosstalk suppressing operation according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2…チップ型インダクタアレイ、21…素体、21a…
低透磁率磁性材料、21b…高透磁率磁性材料、22a
〜22f…接続電極、23a1,23a2,23a3〜23e
1,23e2,23e3…導体パターン、24a〜24f…
…低透磁率磁性材料シート、25a1,25a2,25a3〜
25e1,25e2,25e3…高透磁率磁性材料パターン、
26…スルーホール、L1,L2,L3…コイル(イン
ダクタ)。
2 ... Chip type inductor array, 21 ... Element body, 21a ...
Low magnetic permeability magnetic material, 21b ... High magnetic permeability magnetic material, 22a
22f ... Connection electrodes, 23a1, 23a2, 23a3 to 23e
1, 23e2, 23e3 ... Conductor pattern, 24a to 24f ...
... Low permeability magnetic material sheet, 25a1, 25a2, 25a3 ~
25e1, 25e2, 25e3 ... High permeability magnetic material pattern,
26 ... Through hole, L1, L2, L3 ... Coil (inductor).

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 螺旋形状の導電材からなる複数のインダ
クタと該複数のインダクタを包含する所定空間に充填さ
れた所定のセラミック材料とによって形成された略直方
体形状の素体と、前記各インダクタの両端に接続され、
前記素体の外面に形成された複数対の接続電極とを備
え、前記複数のインダクタは、螺旋の中心軸が互いにほ
ぼ平行になり、且つ螺旋の中心軸が前記素体の対向する
1対の主面に対してほぼ直角に交わるように並設されて
いるチップ型インダクタアレイにおいて、 前記素体は、前記複数のインダクタを構成する複数の螺
旋形状の導電材と、前記インダクタの導電材と前記セラ
ミック材料との間の前記導電材の形状に沿った所定領域
配置された高透磁率の磁性材料と、これ以外の部分を
形成する低透磁率のセラミック材料とから構成されてい
ることを特徴とするチップ型インダクタアレイ。
1. A substantially rectangular parallelepiped element body formed by a plurality of inductors made of a spiral conductive material and a predetermined ceramic material filled in a predetermined space containing the plurality of inductors, and each of the inductors. Connected to both ends,
A plurality of pairs of connection electrodes formed on the outer surface of the element body, wherein the plurality of inductors have central axes of the spirals substantially parallel to each other, and the central axes of the spirals are a pair of opposing pairs of the element body. in the chip type inductor array are juxtaposed so as to cross substantially perpendicularly to the principal surface, wherein the body includes a conductive material of a plurality of helical shape constituting the plurality of inductors, the conductive material of the inductor the Sera
A predetermined area along the shape of the conductive material between
2. A chip-type inductor array comprising: a magnetic material having a high magnetic permeability, which is disposed in the above, and a ceramic material having a low magnetic permeability, which forms the other portion.
【請求項2】 前記素体は、第1透磁率を有する第1セ2. The element body is a first cell having a first magnetic permeability.
ラミック材料シートと、該第1セラミック材料シートのOf the lamic material sheet and the first ceramic material sheet
主面に設けられて前記インダクタを構成する導電材料層Conductive material layer provided on the main surface to form the inductor
と、該導電材料層と前記第1セラミック材料シートとのOf the conductive material layer and the first ceramic material sheet
間の前記導電材料層の形状に沿った所定領域に配置されIs disposed in a predetermined region along the shape of the conductive material layer between
且つ前記第1透磁率よりも大きい第2透磁率を有する第And having a second magnetic permeability greater than the first magnetic permeability
2セラミック材料層とが積層されてなるTwo ceramic material layers are laminated ことを特徴とすCharacterized by
る請求項1に記載のチップ型インダクタアレイ。The chip-type inductor array according to claim 1.
JP21097097A 1997-08-05 1997-08-05 Chip type inductor array Expired - Fee Related JP3409998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21097097A JP3409998B2 (en) 1997-08-05 1997-08-05 Chip type inductor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21097097A JP3409998B2 (en) 1997-08-05 1997-08-05 Chip type inductor array

Publications (2)

Publication Number Publication Date
JPH1154331A JPH1154331A (en) 1999-02-26
JP3409998B2 true JP3409998B2 (en) 2003-05-26

Family

ID=16598151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21097097A Expired - Fee Related JP3409998B2 (en) 1997-08-05 1997-08-05 Chip type inductor array

Country Status (1)

Country Link
JP (1) JP3409998B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446681B2 (en) * 1999-09-28 2003-09-16 株式会社村田製作所 Multilayer inductor array
JP4606724B2 (en) * 2003-11-04 2011-01-05 Necトーキン株式会社 Thin film inductor and manufacturing method thereof
JP4598384B2 (en) * 2003-11-06 2010-12-15 スミダコーポレーション株式会社 Multilayer common mode filter

Also Published As

Publication number Publication date
JPH1154331A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
JPH0745933Y2 (en) Multilayer ceramic inductance element
US4437140A (en) Printed circuit device
JP3409998B2 (en) Chip type inductor array
CN111986878B (en) Laminated coil component
JP7476937B2 (en) Multilayer coil parts
JPH1116738A (en) Chip type inductor array
JP3658350B2 (en) Manufacturing method of multilayer chip balun element
JP4295660B2 (en) Balun transformer
JPH0636936A (en) Compound inductor and its manufacture
JPH11195531A (en) Chip parts and chip network parts
JP2003198221A (en) Chip-type laminated balun element
EP2048737A1 (en) Chip device
EP1429414B1 (en) Nonreciprocal circuit device and communication device
JP2000216026A (en) Chip type inductor array and its manufacture
JPH0338813A (en) Lc composite component
JPH0626216U (en) Laminated coil parts
JPH06333744A (en) Laminated chip bead array
CN117712660A (en) Balun for automobile
GB2040589A (en) Printed circuit device
JPH0744005Y2 (en) Multilayer ceramic inductance element
JP2002111422A (en) Noise filter
JP2004071962A (en) Laminated inductor
JPH11162782A (en) Laminated electronic part array
JPH05283235A (en) Manufacture of laminated chip electronic component
JP2001085231A (en) Laminated inductor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030212

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees