JP3407067B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JP3407067B2
JP3407067B2 JP27869795A JP27869795A JP3407067B2 JP 3407067 B2 JP3407067 B2 JP 3407067B2 JP 27869795 A JP27869795 A JP 27869795A JP 27869795 A JP27869795 A JP 27869795A JP 3407067 B2 JP3407067 B2 JP 3407067B2
Authority
JP
Japan
Prior art keywords
insulating film
predetermined region
channel
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27869795A
Other languages
Japanese (ja)
Other versions
JPH09121056A (en
Inventor
三郎 大崎
Original Assignee
株式会社アドバンスト・ディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンスト・ディスプレイ filed Critical 株式会社アドバンスト・ディスプレイ
Priority to JP27869795A priority Critical patent/JP3407067B2/en
Publication of JPH09121056A publication Critical patent/JPH09121056A/en
Application granted granted Critical
Publication of JP3407067B2 publication Critical patent/JP3407067B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製法に
関する。さらに詳しくは、薄膜トランジスタなどの半導
体装置の製造工程において、メタル配線とチャネル領域
との短絡を防止できる半導体装置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method of manufacturing a semiconductor device capable of preventing a short circuit between a metal wiring and a channel region in a manufacturing process of a semiconductor device such as a thin film transistor.

【0002】[0002]

【従来の技術】図3は、イオンドーピング法を使った従
来の逆スタガ型薄膜トランジスタの製法を示す工程断面
説明図である。図3において、21はガラス基板、22
はゲート電極、23はシリコン窒化膜などからなるゲー
ト絶縁膜、24aは半導体層、25aはシリコン窒化膜
などからなるチャネル絶縁膜であり、27および28は
Alなどからなるソース電極およびドレイン電極であ
る。
2. Description of the Related Art FIGS. 3A to 3C are sectional views for explaining steps in a conventional method of manufacturing an inverted stagger type thin film transistor using an ion doping method. In FIG. 3, 21 is a glass substrate, 22
Is a gate electrode, 23 is a gate insulating film made of a silicon nitride film, 24a is a semiconductor layer, 25a is a channel insulating film made of a silicon nitride film, and 27 and 28 are source and drain electrodes made of Al or the like. .

【0003】つぎに、従来の逆スタガ型薄膜トランジス
タの製法を図3にしたがって説明する。まず、図3
(a)に示すようにガラス基板21上の所定領域のみに
Crなどからなるゲート電極22を形成する。続いて、
ゲート絶縁膜23、アモルファスシリコン層24および
絶縁膜25を順次形成する(図3(b)参照)。つぎ
に、絶縁膜25に対して写真製版技術を使ってパターニ
ングを行い、不要部分の絶縁膜をエッチング除去し、図
3(c)に示す形状のチャネル絶縁膜25aをうる。そ
ののち、アモルファスシリコン層24に対して、パター
ニングおよびエッチングを行い、半導体層24aを所定
領域に形成し、前記半導体層24aの表面の露出してい
る部分にリンなどをイオンドーピングしてn型領域29
を形成し、最後に、ソース電極27およびドレイン電極
28を形成する(図3(d)参照)。
Next, a method of manufacturing a conventional inverted stagger type thin film transistor will be described with reference to FIG. First, FIG.
As shown in (a), the gate electrode 22 made of Cr or the like is formed only in a predetermined region on the glass substrate 21. continue,
The gate insulating film 23, the amorphous silicon layer 24, and the insulating film 25 are sequentially formed (see FIG. 3B). Next, the insulating film 25 is patterned by using a photolithography technique, and the unnecessary portion of the insulating film is removed by etching to obtain a channel insulating film 25a having a shape shown in FIG. 3C. After that, the amorphous silicon layer 24 is patterned and etched to form the semiconductor layer 24a in a predetermined region, and the exposed portion of the surface of the semiconductor layer 24a is ion-doped with phosphorus or the like to form an n-type region. 29
And finally, the source electrode 27 and the drain electrode 28 are formed (see FIG. 3D).

【0004】[0004]

【発明が解決しようとする課題】前述のように、イオン
ドーピング法を使った従来の半導体装置の製法では、半
導体層24aの表面の一部分に形成されたn型領域29
に対して、ソース電極27およびドレイン電極28を形
成するが、イオンドーピング法によるn型領域の形成に
おいてはドーピング不純物の横方向の拡がりが少ないた
め、チャネル絶縁膜25aの端面近傍において、ソース
電極27と半導体層24aのn型領域29が形成されて
いない部分、またはドレイン電極28と半導体層24a
のn型領域29が形成されていない部分とが短絡するこ
とから、半導体装置のオフ電流特性を著しく低下させる
という問題があった。
As described above, in the conventional method of manufacturing a semiconductor device using the ion doping method, the n-type region 29 formed on a part of the surface of the semiconductor layer 24a is used.
On the other hand, although the source electrode 27 and the drain electrode 28 are formed, the lateral diffusion of the doping impurities is small in the formation of the n-type region by the ion doping method. Therefore, the source electrode 27 is formed near the end surface of the channel insulating film 25a. And a portion of the semiconductor layer 24a where the n-type region 29 is not formed, or the drain electrode 28 and the semiconductor layer 24a.
There is a problem that the off-current characteristics of the semiconductor device are remarkably deteriorated because a short circuit occurs in a portion where the n-type region 29 is not formed.

【0005】本発明はかかる問題を解決し、チャネル絶
縁膜の端面近傍におけるソース電極と半導体層またはド
レイン電極と半導体層との短絡を防止できる半導体装置
の製法を提供することを目的とする。
An object of the present invention is to solve the above problems and to provide a method of manufacturing a semiconductor device capable of preventing a short circuit between a source electrode and a semiconductor layer or a drain electrode and a semiconductor layer in the vicinity of an end face of a channel insulating film.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置の製
法は、 (a)ガラス基板上の第1の所定領域にゲート電極を形
成する工程と、 (b)前記ゲート電極を含むガラス基板上にゲート絶縁
膜、半導体層およびチャネル絶縁膜を順次形成する工程
と、 (c)前記チャネル絶縁膜エッチングすることによ
記チャネル絶縁膜を第2の所定領域のみ残す工程
と、 (d)前記半導体層エッチングすることにより前記半
導体層を第3の所定領域のみ残す工程と、 (e)前記第3の所定領域の半導体層に、イオンドーピ
ングして一対のn型領域を形成する工程と、 (f)さらに前記ゲート絶縁膜と前記一対のn型領域と
前記チャネル絶縁膜とを覆うように絶縁膜を形成する工
程と、 (g)当該絶縁膜に対して異方性エッチングを施し、前
記n型領域と前記ゲート絶縁膜との境界部分および前記
n型領域と前記チャネル絶縁膜との境界部分に前記絶縁
膜を残す工程と、 (h)前記ゲート絶縁膜、前記n型領域の一方、前記絶
縁膜および前記チャネル絶縁膜を覆ってなる第4の所定
領域にソース電極を形成し、前記ゲート絶縁膜、前記n
型領域の他方、前記絶縁膜および前記チャネル絶縁膜を
覆ってなる第5の所定領域にドレイン電極を形成する工
程とからなることを特徴とする。
A method of manufacturing a semiconductor device according to the present invention comprises (a) a step of forming a gate electrode in a first predetermined region on a glass substrate, and (b) a glass substrate including the gate electrode. sequentially forming a gate insulating film, the semiconductor layer and the channel insulating film, Ri by the etching the (c) the channel insulating layer
A step of leaving the previous SL channel insulating film only in the second predetermined region, and thereby leaving only the third predetermined region before Symbol semiconductor layer Ri by the etching (d) is the semiconductor layer, (e) the Forming a pair of n-type regions in the semiconductor layer in the third predetermined region by ion doping, and (f) further covering the gate insulating film, the pair of n-type regions, and the channel insulating film. A step of forming an insulating film, and (g) anisotropically etching the insulating film to form a boundary between the n-type region and the gate insulating film and a boundary between the n-type region and the channel insulating film. a step of leaving the insulating film on the portion, to form a (h) the gate insulating film, before SL one of the n-type region, the insulating film and the fourth source electrode in a predetermined area formed by covering the channel insulating film, the gate insulating film, before Symbol n
Forming a drain electrode in a fifth predetermined region covering the insulating film and the channel insulating film on the other side of the mold region.

【0007】前記イオンドーピングする工程が、イオン
源を少なくとも2方向から照射してイオンドーピングす
る工程からなり、前記イオン源の照射角度が、前記ガラ
ス基板表面に垂直な面に対して、0°より大きく60°
より小さい角度であることが、前記半導体層の表面およ
び側面にイオンドーピングできるため好ましい。
The ion doping step comprises the step of performing ion doping by irradiating the ion source from at least two directions, and the irradiation angle of the ion source is 0 ° with respect to a plane perpendicular to the glass substrate surface. Large 60 °
A smaller angle is preferable because the surface and side surfaces of the semiconductor layer can be ion-doped.

【0008】前記チャネル絶縁膜を所定領域のみ残す工
程が、等方性エッチングしたのち、さらに異方性エッチ
ングする工程からなることが、ドーピング不純物の横方
向拡がりを大きくして、ソース電極およびドレイン電極
とn型領域が形成されていない半導体層との短絡を防止
できるため好ましい。
The step of leaving the channel insulating film only in a predetermined region may be a step of performing isotropic etching and then anisotropic etching so that the lateral spread of doping impurities is increased and the source electrode and drain electrode are expanded. Is preferable because it can prevent a short circuit between a semiconductor layer in which the n-type region is not formed.

【0009】本発明の半導体装置の製法は、 (a)ガラス基板上の第1の所定領域にゲート電極を形
成する工程と、 (b)前記ゲート電極を含むガラス基板上にゲート絶縁
膜、半導体層を順次形成する工程と、 (c)前記半導体層エッチングすることにより第3の
所定領域のみ残す工程と、 (d)さらに前記ゲート絶縁膜と前記半導体層とを覆う
ようにチャネル絶縁膜を形成する工程と、 (e)前記チャネル絶縁膜エッチングすることによ
記チャネル絶縁膜を第2の所定領域のみ残す工程と、 (f)前記第3の所定領域の半導体層に、イオンドーピ
ングして一対のn型領域を形成する工程と、 (g)さらに前記ゲート絶縁膜と前記一対のn型領域と
前記チャネル絶縁膜とを覆うように絶縁膜を形成する工
程と、 (h)当該絶縁膜に対して異方性エッチングを施し、前
記n型領域と前記ゲート絶縁膜との境界部分および前記
n型領域と前記チャネル絶縁膜との境界部分に前記絶縁
膜を残す工程と、 (i)前記ゲート絶縁膜、前記n型領域の一方、前記絶
縁膜および前記チャネル絶縁膜を覆ってなる第4の所定
領域にソース電極を形成し、前記ゲート絶縁膜、前記n
型領域の他方、前記絶縁膜および前記チャネル絶縁膜を
覆ってなる第5の所定領域にドレイン電極を形成する工
程と、からなることを特徴とする。
The method of manufacturing a semiconductor device of the present invention comprises (a) a step of forming a gate electrode in a first predetermined region on a glass substrate, and (b) a gate insulating film, a semiconductor on the glass substrate including the gate electrode. sequentially forming a layer, (c) a step of leaving only the third predetermined region Ri by the etching the semiconductor layer, (d) the channel so as to cover and said gate insulating film and the semiconductor layer forming an insulating film, Ri by the etching the (e) the channel insulating layer
A step of leaving the previous SL-channel insulated film only the second predetermined region, (f) the semiconductor layer of the third predetermined region, and forming a pair of n-type region by ion doping, (g) Further, the Forming an insulating film so as to cover the gate insulating film, the pair of n-type regions, and the channel insulating film; and (h) anisotropically etching the insulating film to form the n-type region and the n-type region. a step of leaving the insulating film in the boundary portion and the n-type region and the boundary portion between the channel insulation film between the gate insulating film, (i) the gate insulating layer, one of the pre-Symbol n-type region, said insulating film and the channel insulating film to form a source electrode to a fourth predetermined region comprising covering said gate insulating film, before Symbol n
Forming a drain electrode in a fifth predetermined region which covers the insulating film and the channel insulating film on the other side of the mold region.

【0010】前記イオンドーピングする工程が、イオン
源を少なくとも2方向から照射してイオンドーピングす
る工程からなり、前記イオン源の照射角度が、前記ガラ
ス基板表面に垂直な面に対して、0°より大きく60°
より小さい角度であることが、前記半導体層の表面およ
び側面にイオンドーピングできるため好ましい。
The step of ion doping comprises the step of ion-doping by irradiating the ion source from at least two directions, and the irradiation angle of the ion source is 0 ° with respect to a plane perpendicular to the surface of the glass substrate. Large 60 °
A smaller angle is preferable because the surface and side surfaces of the semiconductor layer can be ion-doped.

【0011】前記チャネル絶縁膜を所定の領域のみ残す
工程が、等方性エッチングしたのち、さらに異方性エッ
チングする工程からなることが、ドーピング不純物の横
方向拡がりを大きくして、ソース電極およびドレイン電
極とn型領域が形成されていない半導体層との短絡を防
止できるため好ましい。
The step of leaving the channel insulating film only in a predetermined region may be a step of performing isotropic etching and then anisotropic etching so that the lateral spread of the doping impurities is increased to increase the source electrode and the drain. It is preferable because a short circuit between the electrode and the semiconductor layer in which the n-type region is not formed can be prevented.

【0012】[0012]

【発明の実施の形態】つぎに図面を参照しながら本発明
の半導体装置の製法の一実施例を説明する。図1は本発
明の半導体装置の製法の一実施例の工程断面説明図であ
る。図1において、11はガラス基板であり、12はゲ
ート電極であり、13はゲート絶縁膜であり、14aは
半導体層であり、15aはチャネル絶縁膜であり、16
は前記ソース電極17と前記n型領域19の境界部分ま
たは前記ドレイン電極18と前記n型領域19aの境界
部分に形成される側壁絶縁膜であり、17、18はそれ
ぞれソース電極およびドレイン電極であり、19は前記
半導体層14aに形成されるn型領域である。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of a method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings. 1A to 1D are process cross-sectional explanatory views of an embodiment of a method for manufacturing a semiconductor device of the present invention. In FIG. 1, 11 is a glass substrate, 12 is a gate electrode, 13 is a gate insulating film, 14a is a semiconductor layer, 15a is a channel insulating film, 16
Is a sidewall insulating film formed at the boundary between the source electrode 17 and the n-type region 19 or at the boundary between the drain electrode 18 and the n-type region 19a, and 17 and 18 are a source electrode and a drain electrode, respectively. , 19 are n-type regions formed in the semiconductor layer 14a.

【0013】本発明の半導体装置の製法は、まず、図1
(a)に示されるように、たとえばCr、Al、Moま
たはTaなどからなるゲート電極12を、ゲート電極と
して作用するために必要な面積を有する、前記ガラス基
板11上の第1の所定領域に形成する。続いて、図1
(b)に示されるように、前記ゲート電極12を含む前
記ガラス基板11上に、たとえば窒化シリコン、酸化シ
リコン、シリコンオキシナイトライド、酸化アルミニウ
ムもしくはタンタルオキサイドの単一膜、または前記各
膜を組合せて多層にしたものなどからなるゲート絶縁膜
13と、のちに半導体層14aとなるアモルファスシリ
コン層14と、たとえば窒化シリコン、酸化シリコン、
もしくはシリコンオキシナイトライドの単一膜、または
前記各膜を組合せて多層にしたものなどからなり、のち
にチャネル絶縁膜15aとなる絶縁膜15とを順次形成
する。つぎに、該絶縁膜15に対して、通常のレジスト
塗布および露光方法で所望形状にレジストを形成する写
真製版技術(以下、単に「写真製版技術」という)によ
りパターニングを行ったのち、不要部分の絶縁膜をエッ
チング除去し、チャネル絶縁膜として作用するために必
要な位置および面積を有する第2の所定領域に、図1
(c)に示される形状のチャネル絶縁膜15aを形成す
る。そののち、前記アモルファスシリコン層14に対し
て、写真製版技術を用いてパターニングを行い、不要部
分のアモルファスシリコン層をエッチング除去し、半導
体層として作用するために必要な位置および面積を有す
る第3の所定領域に半導体層14aを形成する。さら
に、該半導体層14aの表面の露出している部分および
側面にリンなどをイオンドーピングして、前記半導体層
14aの表面および側面にn型領域19を形成する。つ
ぎに、前記ゲート絶縁膜13、前記n型領域19および
前記チャネル絶縁膜15aの表面を覆うように、たとえ
ば窒化シリコン、酸化シリコン、シリコンオキシナイト
ライドもしくはタンタルオキサイドの単一膜、または前
記各膜を組合せて多層にしたものなどからなり、のちに
側壁絶縁膜16となる絶縁膜を形成し、該絶縁膜に対し
て、異方性エッチング処理を施し、図1(d)に示すよ
うに、前記n型領域19と前記ゲート絶縁膜13との境
界部分および前記n型領域19と前記チャネル絶縁膜1
5aとの境界部分に側壁絶縁膜16を形成する。前記異
方性エッチング処理は、前記絶縁膜に対して垂直な方向
のみエッチングが進行するように、CF4、SF6、CH
3、O2、N2、ArまたはHeなどのガスを用いて行
われる。このため、イオンドーピング法による前記n型
領域19の形成が、ゲート絶縁膜13の端面近傍および
チャネル絶縁膜15aの端面近傍で不充分であっても、
前記n型領域19の端部と、ソース電極17およびドレ
イン電極18とのあいだに側壁絶縁膜16が形成され
る。したがって、前記半導体層14aとソース電極17
と、または前記半導体層14aとドレイン電極18との
短絡が防止される。最後に、ソース電極として作用する
ために必要な位置および面積を有する第4の所定領域に
Alなどからなるソース電極17を形成し、ドレイン電
極として作用するために必要な位置および面積を有する
第5の所定領域にAlなどからなるドレイン電極18を
形成して、図1(e)に示される形状の半導体装置であ
る薄膜トランジスタをうる。
The method of manufacturing the semiconductor device of the present invention is as follows.
As shown in (a), a gate electrode 12 made of, for example, Cr, Al, Mo, or Ta is formed in a first predetermined region on the glass substrate 11 having an area necessary to act as a gate electrode. Form. Then, Fig. 1
As shown in (b), on the glass substrate 11 including the gate electrode 12, for example, a single film of silicon nitride, silicon oxide, silicon oxynitride, aluminum oxide or tantalum oxide, or a combination of the above films. A gate insulating film 13 composed of a multi-layered structure, an amorphous silicon layer 14 to be a semiconductor layer 14a later, and, for example, silicon nitride, silicon oxide,
Alternatively, a single film of silicon oxynitride, or a multi-layered film formed by combining the above films, etc., and an insulating film 15 to be a channel insulating film 15a later is sequentially formed. Next, the insulating film 15 is patterned by a photolithography technique (hereinafter simply referred to as "photolithography technique") in which a resist is formed into a desired shape by an ordinary resist coating and exposure method, and then an unnecessary portion is removed. The insulating film is removed by etching, and a second predetermined region having a position and an area necessary for acting as a channel insulating film is formed.
A channel insulating film 15a having the shape shown in (c) is formed. After that, the amorphous silicon layer 14 is patterned by using a photolithography technique to remove unnecessary portions of the amorphous silicon layer by etching, and a third area having a position and an area necessary for acting as a semiconductor layer is formed. The semiconductor layer 14a is formed in a predetermined area. Further, the exposed portion and the side surface of the semiconductor layer 14a are ion-doped with phosphorus or the like to form an n-type region 19 on the surface and the side surface of the semiconductor layer 14a. Next, a single film of, for example, silicon nitride, silicon oxide, silicon oxynitride or tantalum oxide, or each of the above films is formed so as to cover the surfaces of the gate insulating film 13, the n-type region 19 and the channel insulating film 15a. An insulating film which will later become the side wall insulating film 16 is formed, and anisotropic etching is applied to the insulating film, as shown in FIG. The boundary between the n-type region 19 and the gate insulating film 13 and the n-type region 19 and the channel insulating film 1
The side wall insulating film 16 is formed at the boundary with 5a. The anisotropic etching process is performed with CF 4 , SF 6 , CH so that the etching proceeds only in a direction perpendicular to the insulating film.
It is performed using a gas such as F 3 , O 2 , N 2 , Ar, or He. Therefore, even if the formation of the n-type region 19 by the ion doping method is insufficient near the end face of the gate insulating film 13 and near the end face of the channel insulating film 15a,
The sidewall insulating film 16 is formed between the end of the n-type region 19 and the source electrode 17 and the drain electrode 18. Therefore, the semiconductor layer 14a and the source electrode 17 are
Or a short circuit between the semiconductor layer 14a and the drain electrode 18 is prevented. Finally, a source electrode 17 made of Al or the like is formed in a fourth predetermined region having a position and an area required to act as a source electrode, and a fifth electrode having a position and an area required to act as a drain electrode is formed. A drain electrode 18 made of Al or the like is formed in a predetermined region of the above to obtain a thin film transistor which is a semiconductor device having the shape shown in FIG.

【0014】さらに、前記半導体層14aの表面および
側面にリンなどの不純物をイオンドーピングする工程
は、イオン源を少なくとも2方向から照射してイオンド
ーピングする工程からなる。このように、イオン源を少
なくとも2方向から照射するので、前記半導体層14a
は、その表面だけではなく、その側面に対してもリンな
どの不純物がドーピングされる。前記イオン源の照射角
度は、前記ガラス基板表面に垂直な面に対して0°より
大きく90°より小さい角度で変化させるものとし、本
発明においては0°より大きく60°より小さい角度が
好ましく、なかでも0°より大きく45°より小さい角
度がより好ましい。前記照射角度が60°より大きい角
度であるばあいは、前記半導体層14aの表面にリンな
どの不純物が充分にドーピングされず、n型領域19の
形成が不充分となり薄膜トランジスタとしての機能を有
しなくなる。
Further, the step of ion-doping impurities such as phosphorus on the surface and the side surface of the semiconductor layer 14a includes a step of irradiating the ion source from at least two directions to perform ion-doping. Thus, since the ion source is irradiated from at least two directions, the semiconductor layer 14a
Is doped with impurities such as phosphorus not only on its surface but also on its side surface. The irradiation angle of the ion source is changed at an angle larger than 0 ° and smaller than 90 ° with respect to a plane perpendicular to the glass substrate surface, and in the present invention, an angle larger than 0 ° and smaller than 60 ° is preferable, Above all, an angle larger than 0 ° and smaller than 45 ° is more preferable. If the irradiation angle is larger than 60 °, the surface of the semiconductor layer 14a is not sufficiently doped with impurities such as phosphorus, and the n-type region 19 is insufficiently formed, which has a function as a thin film transistor. Disappear.

【0015】前述の半導体装置の製法によれば、ガラス
基板11上の第1の所定領域にゲート電極12を形成
し、ゲート絶縁膜13、半導体層14aとなるアモルフ
ァスシリコン層14およびチャネル絶縁膜15aとなる
絶縁膜15を順次形成したのち、アモルファスシリコン
層14と前記絶縁膜15とに対して、それぞれパターニ
ングおよびエッチングを行い、第2の所定領域にチャネ
ル絶縁膜15aを、第3の所定領域に半導体層14aを
それぞれ形成している。しかし、まずはじめに、ガラス
基板11上の第1の所定領域にゲート電極12を形成
し、ゲート絶縁膜13および半導体層14aとなるアモ
ルファスシリコン層14を順次形成し、該アモルファス
シリコン層14に対してパターニングおよびエッチング
を行い、第3の所定領域に半導体層14aを形成し、そ
ののち、チャネル絶縁膜15aとなる絶縁膜15を形成
し、該絶縁膜15に対してパターニングおよびエッチン
グを行い、第2の所定領域にチャネル絶縁膜15aを形
成してもよい。
According to the method for manufacturing a semiconductor device described above, the gate electrode 12 is formed in the first predetermined region on the glass substrate 11, and the gate insulating film 13, the amorphous silicon layer 14 to be the semiconductor layer 14a, and the channel insulating film 15a are formed. After sequentially forming an insulating film 15 to be formed, the amorphous silicon layer 14 and the insulating film 15 are respectively patterned and etched to form a channel insulating film 15a in a second predetermined region and a third predetermined region. Each of the semiconductor layers 14a is formed. However, first, the gate electrode 12 is formed in the first predetermined region on the glass substrate 11, the gate insulating film 13 and the amorphous silicon layer 14 to be the semiconductor layer 14a are sequentially formed, and the amorphous silicon layer 14 is formed. Patterning and etching are performed to form the semiconductor layer 14a in the third predetermined region, after which the insulating film 15 to be the channel insulating film 15a is formed, and the insulating film 15 is patterned and etched to obtain the second The channel insulating film 15a may be formed in a predetermined region of the above.

【0016】また、図2(b)に示されるように前記第
2の所定領域のみにチャネル絶縁膜15bを形成する工
程において、チャネル絶縁膜15bとなる絶縁膜に対し
て、まずはじめに等方性エッチングしたのち、さらに異
方性エッチングすることにより、チャネル絶縁膜15b
を形成してもよい。このように、等方性エッチングを行
ったのち異方性エッチングを行うので、前記チャネル絶
縁膜15bは、まず、チャネル絶縁膜15bに対して、
垂直方向にも水平方向にもエッチングが進行し、そのの
ち、チャネル絶縁膜15bに対して、垂直方向にのみエ
ッチングが進行する。したがって、図2(b)に示され
る前記チャネル絶縁膜15bの平面図である図2(a)
に示されるように、前記チャネル絶縁膜15bの4箇所
の側面の形状はテーパ状に形成される。これにより、イ
オンドーピング時にテーパ状に形成された部分の薄膜化
したチャネル絶縁膜の一部をドーピング不純物が通過し
て、チャネル絶縁膜下部の半導体層にもn型領域が形成
されて、実効的なドーピング不純物の横方向拡がりを大
きくして、ソース電極およびドレイン電極とn型領域が
形成されていない半導体層との短絡を防止することが可
能となる。
In the step of forming the channel insulating film 15b only in the second predetermined region as shown in FIG. 2B, the insulating film to be the channel insulating film 15b is firstly isotropic. After the etching, the channel insulating film 15b is further anisotropically etched.
May be formed. In this way, since the isotropic etching is performed and then the anisotropic etching is performed, the channel insulating film 15b is first formed on the channel insulating film 15b.
Etching progresses in both the vertical and horizontal directions, and thereafter, the etching progresses only in the vertical direction with respect to the channel insulating film 15b. Therefore, FIG. 2A is a plan view of the channel insulating film 15b shown in FIG. 2B.
As shown in FIG. 5, the four side surfaces of the channel insulating film 15b are tapered. As a result, the doping impurities pass through a part of the thinned channel insulating film in the tapered portion at the time of ion doping, and an n-type region is also formed in the semiconductor layer below the channel insulating film, which is effective. It is possible to prevent the short circuit between the source electrode and the drain electrode and the semiconductor layer in which the n-type region is not formed by increasing the lateral spread of the doping impurities.

【0017】[0017]

【発明の効果】本発明の半導体装置の製法により、たと
えば薄膜トランジスタなどを形成したばあい、半導体層
の表面部分に形成されるn型領域とチャネル絶縁膜の端
面部分が絶縁膜で覆われているため、イオンドーピング
法により形成された前記n型領域の横方向の拡がりが少
ないことにより生じる、ソース電極およびドレイン電極
と前記半導体層との短絡を防止でき、良好な電流−電圧
特性、とくにオフ電流特性を有する半導体装置をうるこ
とができる。
When a thin film transistor or the like is formed by the method for manufacturing a semiconductor device of the present invention, the n-type region formed on the surface portion of the semiconductor layer and the end surface portion of the channel insulating film are covered with the insulating film. Therefore, it is possible to prevent a short circuit between the source electrode and the drain electrode and the semiconductor layer, which is caused by a small lateral expansion of the n-type region formed by the ion doping method, and to obtain good current-voltage characteristics, particularly off current. A semiconductor device having characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の製法を示す工程断面説明
図である。
FIG. 1 is a process cross-sectional explanatory view showing a method for manufacturing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製法によるチャネル絶縁
膜の形状を示す説明図である。
FIG. 2 is an explanatory diagram showing a shape of a channel insulating film according to a method for manufacturing a semiconductor device of the present invention.

【図3】従来の半導体装置の製法を示す工程断面説明図
である。
FIG. 3 is a process cross-sectional explanatory view showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 ガラス基板 12 ゲート電極 13 ゲート絶縁膜 14a 半導体層 15a チャネル絶縁膜 16 側壁絶縁膜 17 ソース電極 18 ドレイン電極 19 n型領域 11 glass substrate 12 Gate electrode 13 Gate insulating film 14a semiconductor layer 15a Channel insulating film 16 Side wall insulating film 17 Source electrode 18 Drain electrode 19 n-type region

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)ガラス基板上の第1の所定領域
に、ゲート電極を形成する工程と、 (b)前記ゲート電極を含むガラス基板上にゲート絶縁
膜、半導体層およびチャネル絶縁膜を順次形成する工程
と、 (c)前記チャネル絶縁膜エッチングすることによ
2の所定領域のみ残す工程と、 (d)前記半導体層エッチングすることにより第3の
所定領域のみ残す工程と、 (e)前記第3の所定領域の半導体層に、イオンドーピ
ングして一対のn型領域を形成する工程と、 (f)さらに前記ゲート絶縁膜と前記一対のn型領域と
前記チャネル絶縁膜とを覆うように絶縁膜を形成する工
程と、 (g)当該絶縁膜に対して異方性エッチングを施し、前
記n型領域と前記ゲート絶縁膜との境界部分および前記
n型領域と前記チャネル絶縁膜との境界部分に前記絶縁
膜を残す工程と、 (h)前記ゲート絶縁膜、前記n型領域の一方、前記絶
縁膜および前記チャネル絶縁膜を覆ってなる第4の所定
領域にソース電極を形成し、前記ゲート絶縁膜、前記n
型領域の他方、前記絶縁膜および前記チャネル絶縁膜を
覆ってなる第5の所定領域にドレイン電極を形成する工
程とからなることを特徴とする半導体装置の製法。
1. A process of forming a gate electrode in a first predetermined region on a glass substrate, and a gate insulating film, a semiconductor layer and a channel insulating film on a glass substrate including the gate electrode. sequentially forming, Ri by the etching the (c) the channel insulating layer
And thereby leaving only the second predetermined region, (d) a step of leaving only the third predetermined region Ri by the etching the semiconductor layer, a semiconductor layer of (e) the third predetermined region, ions Forming a pair of n-type regions by doping, (f) further forming an insulating film so as to cover the gate insulating film, the pair of n-type regions, and the channel insulating film, (g) Anisotropically etching the insulating film to leave the insulating film at the boundary between the n-type region and the gate insulating film and at the boundary between the n-type region and the channel insulating film; h) the gate insulating layer, one of the pre-Symbol n-type region, said insulating film and said forming a source electrode to a fourth predetermined region formed by covering the channel insulating film, the gate insulating film, before Symbol n
A step of forming a drain electrode in a fifth predetermined region covering the insulating film and the channel insulating film on the other side of the mold region , the method for manufacturing a semiconductor device.
【請求項2】 前記イオンドーピングする工程が、イオ
ン源を少なくとも2方向から照射してイオンドーピング
する工程からなり、前記イオン源の照射角度が、前記ガ
ラス基板表面に垂直な面に対して、0°より大きく60
°より小さい角度である請求項1記載の半導体装置の製
法。
2. The step of ion doping comprises the step of ion-doping by irradiating the ion source from at least two directions, and the irradiation angle of the ion source is 0 with respect to a plane perpendicular to the surface of the glass substrate. Greater than 60
The method for manufacturing a semiconductor device according to claim 1, wherein the angle is smaller than °.
【請求項3】 前記チャネル絶縁膜を所定領域のみ残す
工程が、等方性エッチングしたのち、さらに異方性エッ
チングする工程からなる請求項1記載の半導体装置の製
法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the step of leaving only the predetermined region of the channel insulating film comprises the step of isotropic etching and then anisotropic etching.
【請求項4】 (a)ガラス基板上の第1の所定領域
に、ゲート電極を形成する工程と、 (b)前記ゲート電極を含むガラス基板上にゲート絶縁
膜、半導体層を順次形成する工程と、 (c)前記半導体層エッチングすることにより第3の
所定領域のみ残す工程と、 (d)さらに前記ゲート絶縁膜と前記半導体層とを覆う
ようにチャネル絶縁膜を形成する工程と、 (e)前記チャネル絶縁膜エッチングすることによ
2の所定領域のみ残す工程と、 (f)前記第3の所定領域の半導体層に、イオンドーピ
ングして一対のn型領域を形成する工程と、 (g)さらに前記ゲート絶縁膜と前記一対のn型領域と
前記チャネル絶縁膜とを覆うように絶縁膜を形成する工
程と、 (h)当該絶縁膜に対して異方性エッチングを施し、前
記n型領域と前記ゲート絶縁膜との境界部分および前記
n型領域と前記チャネル絶縁膜との境界部分に前記絶縁
膜を残す工程と、 (i)前記ゲート絶縁膜、前記n型領域の一方、前記絶
縁膜および前記チャネル絶縁膜を覆ってなる第4の所定
領域にソース電極を形成し、前記ゲート絶縁膜、前記n
型領域の他方、前記絶縁膜および前記チャネル絶縁膜を
覆ってなる第5の所定領域にドレイン電極を形成する工
程とからなることを特徴とする半導体装置の製法。
4. A step of (a) forming a gate electrode in a first predetermined region on the glass substrate, and (b) a step of sequentially forming a gate insulating film and a semiconductor layer on the glass substrate including the gate electrode. If, (c) forming a step to leave only the third predetermined region Ri by the etching the semiconductor layer, the channel insulating film to cover said semiconductor layer (d) and further the gate insulating film If, Ri by the etching the (e) the channel insulating layer
Wherein the step of leaving only the second predetermined region, the semiconductor layer (f) said third predetermined region, and forming a pair of n-type region by ion doping, and (g) Further, the gate insulating film Forming an insulating film so as to cover the pair of n-type regions and the channel insulating film, and (h) anisotropically etching the insulating film to form the n-type region and the gate insulating film. a step of leaving the insulating film at the boundary between the channel insulating layer between the boundary portion and the n-type region, the (i) the gate insulating layer, one of the pre-Symbol n-type region, the insulating film and the channel insulating layer fourth forming a source electrode in a predetermined region, said gate insulating film formed over the previous SL n
A step of forming a drain electrode in a fifth predetermined region covering the insulating film and the channel insulating film on the other side of the mold region , the method for manufacturing a semiconductor device.
【請求項5】 前記イオンドーピングする工程が、イオ
ン源を少なくとも2方向から照射してイオンドーピング
する工程からなり、前記イオン源の照射角度が、前記ガ
ラス基板表面に垂直な面に対して、0°より大きく60
°より小さい角度である請求項4記載の半導体装置の製
法。
5. The step of performing ion doping includes the step of performing ion doping by irradiating the ion source from at least two directions, and the irradiation angle of the ion source is 0 with respect to a plane perpendicular to the surface of the glass substrate. Greater than 60
The method for manufacturing a semiconductor device according to claim 4, wherein the angle is smaller than °.
【請求項6】 前記チャネル絶縁膜を所定の領域のみ残
す工程が、等方性エッチングしたのち、さらに異方性エ
ッチングする工程からなる請求項4記載の半導体装置の
製法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the step of leaving only the predetermined region of the channel insulating film comprises the step of isotropic etching and then anisotropic etching.
JP27869795A 1995-10-26 1995-10-26 Semiconductor device manufacturing method Expired - Lifetime JP3407067B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27869795A JP3407067B2 (en) 1995-10-26 1995-10-26 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27869795A JP3407067B2 (en) 1995-10-26 1995-10-26 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH09121056A JPH09121056A (en) 1997-05-06
JP3407067B2 true JP3407067B2 (en) 2003-05-19

Family

ID=17600930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27869795A Expired - Lifetime JP3407067B2 (en) 1995-10-26 1995-10-26 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3407067B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
JP2014038911A (en) * 2012-08-13 2014-02-27 Sony Corp Thin film transistor and manufacturing method of the same, and display device and electronic apparatus
DE112013006219T5 (en) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JPH09121056A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
KR100395667B1 (en) MOS structure gate electrode manufacturing method
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
JPH0677487A (en) Thin-film transistor and its manufacture
JP3086579B2 (en) Method for manufacturing thin film transistor
JPH09129877A (en) Manufacture of semiconductor device, manufacture of insulated gate semiconductor device, and insulated gate semiconductor device
KR19990076582A (en) MOS transistor formation method
JP3407067B2 (en) Semiconductor device manufacturing method
JPH07211912A (en) Thin film transistor and its manufacture
JPH05182983A (en) Manufacture of thin-film transistor
JP2935083B2 (en) Method for manufacturing thin film transistor
JPH04275436A (en) Soimos transistor
JP3131850B2 (en) Method for manufacturing thin film transistor
KR100214534B1 (en) Method of forming a device isolation structure of semiconductor device
JPH07131027A (en) Fabrication of thin film semiconductor device
KR0186090B1 (en) Method of manufacturing thin film transistor
JP3200640B2 (en) Thin film transistor and method of manufacturing the same
JPH05275450A (en) Manufacture of thin film transistor
KR100596802B1 (en) Method of manufacturing semiconductor device
JPS62132363A (en) Manufacture of semiconductor device
US5792671A (en) Method of manufacturing semiconductor device
KR20040013537A (en) A thin film transistor and a method of fabricating thereof
JPH0272671A (en) Manufacture of nonvolatile memory device
KR100223754B1 (en) A thin film transistor and method for producing the same
KR0137551B1 (en) Tft fabrication method
JP3374534B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10